KR101622916B1 - NORMALLY-OFF GaN-BASED TRANSISTORS BY PROTON IRRADIATION AND FORMING METHOD FOR THE SAME - Google Patents

NORMALLY-OFF GaN-BASED TRANSISTORS BY PROTON IRRADIATION AND FORMING METHOD FOR THE SAME Download PDF

Info

Publication number
KR101622916B1
KR101622916B1 KR1020140170327A KR20140170327A KR101622916B1 KR 101622916 B1 KR101622916 B1 KR 101622916B1 KR 1020140170327 A KR1020140170327 A KR 1020140170327A KR 20140170327 A KR20140170327 A KR 20140170327A KR 101622916 B1 KR101622916 B1 KR 101622916B1
Authority
KR
South Korea
Prior art keywords
layer
barrier layer
gan
proton beam
gate
Prior art date
Application number
KR1020140170327A
Other languages
Korean (ko)
Inventor
김형탁
Original Assignee
홍익대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 홍익대학교 산학협력단 filed Critical 홍익대학교 산학협력단
Priority to KR1020140170327A priority Critical patent/KR101622916B1/en
Application granted granted Critical
Publication of KR101622916B1 publication Critical patent/KR101622916B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

The present invention relates to a normally-off GaN-based transistor using proton beam irradiation and a manufacturing method thereof. The normally-off transistor comprises: a substrate; a buffer layer formed on the substrate; a transition layer formed on the buffer layer; a barrier layer formed on the transition layer; a gate insulation layer formed on the barrier layer; a source electrode and a drain electrode which penetrate the gate insulation layer to touch the barrier layer; and a gate electrode which is arranged between the source and drain electrodes and spaced apart from the barrier layer by the gate insulation layer. According to the present invention, it is possible to raise a turn-on voltage of the transistor by irradiating a trench using a proton beam.

Description

양성자 빔 조사에 의한 상시불통형 GaN계 트랜지스터 및 그 제조 방법{NORMALLY-OFF GaN-BASED TRANSISTORS BY PROTON IRRADIATION AND FORMING METHOD FOR THE SAME}TECHNICAL FIELD [0001] The present invention relates to a GaN-based GaN-based transistor and a method of manufacturing the GaN-based GaN-based GaN-based GaN-

본 발명은 양성자 빔 조사에 의한 상시불통형 GaN계 트랜지스터 및 그 제조 방법에 관한 것으로, 더욱 자세하게는 AlGaN/GaN 이종접합 소자에 양성자 빔을 조사하여 문턱 전압을 양의 방향으로 이동시킨 상시불통형 GaN계 트랜지스터 및 그 제조 방법에 관한 것이다.
The present invention relates to a normally-closed GaN-based transistor by proton beam irradiation and a method of manufacturing the same. More particularly, the present invention relates to an AlGaN / GaN heterojunction element which is irradiated with a proton beam, And a method of manufacturing the same.

현재 전력반도체 시장의 대부분을 차지하는 실리콘 기반의 전력소자는 물질자체의 이론적 한계에 의해 더 이상의 전력 전송효율 향상을 기대하기 힘든 상황이다.Silicon-based power companies, which account for the majority of the power semiconductor market, are unable to expect further improvements in power transmission efficiency due to the theoretical limitations of the materials themselves.

최근 에너지 손실 최소화에 많은 관심이 집중되는 상황에서 현재 실리콘 전력소자의 한계를 극복할 수 있는 신소재 반도체를 이용한 차세대 고효율, 고전력 반도체 소자에 대한 요구는 필연적이며, 이러한 요구에 부합하는 반도체 중 하나가 질화갈륨(GaN)이다.In recent years, there has been a lot of interest in minimizing energy loss. In order to overcome the limitations of silicon power devices, there is inevitable demand for next generation high efficiency, high power semiconductor devices using new material semiconductors. Gallium (GaN).

GaN은 넓은 에너지밴드에 의해 실리콘에 비하여 10배 가량 높은 항복전압을 구현할 수 있으며, 높은 전자 이동 속도에 의해 스위칭 속도도 높아 전력 전송효율의 개선이 가능하다.GaN can achieve breakdown voltage as high as 10 times higher than that of silicon due to its wide energy band and high switching speed due to high electron mobility can improve power transmission efficiency.

또한, 고온 동작이 가능하므로 냉각장치를 최소화할 수 있는 장점을 가진다.Further, since the high-temperature operation is possible, the cooling apparatus can be minimized.

GaN은 주로 질화알루미늄갈륨(AlGaN)과 이종접합(heterojunction)을 이루어 이종접합 전계효과 트랜지스터로 제작된다.GaN is formed by heterojunction field effect transistors with heterojunction with aluminum gallium nitride (AlGaN).

이종접합 계면에서 발생하는 압전분극(piezoelectric polarization) 효과와 비대칭성 우르짜이트(wurzite) 구조에 의해 발생하는 자발분극(spontaneous polarization) 효과에 의하여 고밀도의 전자들이 질화알루미늄갈륨/질화갈륨 접합면에 양자우물(quantum well)을 형성하여 2차원 전자가스층(2-dimensional electron gas)을 만든다. Due to the piezoelectric polarization effect at the hetero-junction interface and the spontaneous polarization effect caused by the asymmetric wurzite structure, high-density electrons are attracted to the gallium nitride / gallium nitride interface A quantum well is formed to form a two-dimensional electron gas layer.

이처럼 외부에서의 도핑 없이 분극 현상만으로도 전자 전도층이 형성되기 때문에 AlGaN/GaN계 트랜지스터는 상시불통형(normally-off)으로 제조하기 어려운 단점을 가진다.As described above, since the electron conduction layer is formed only by the polarization phenomenon without doping from the outside, the AlGaN / GaN-based transistor has a disadvantage that it is difficult to manufacture normally-off at all times.

AlGaN/GaN계 트랜지스터의 문턱 전압을 양으로 형성하기 위한 종래 방법에는 게이트 표면식각, 즉 게이트 리세스(gate recess) 공정을 통한 채널공핍, 정공 타입(p-type) 질화갈륨이나 질화알루미늄갈륨 층 활용 및 플루오린(fluoride)에 의한 표면처리와 같은 방법들이 있으나, 종래 방식은 소자의 열화 및 누설 전류 증가와 같은 문제가 있다.
Conventional methods for positively forming threshold voltages of AlGaN / GaN-based transistors include gate surface etching, i.e., channel depletion through a gate recess process, use of p-type gallium nitride or aluminum gallium nitride layer And surface treatment with fluoride. However, the conventional method has problems such as degradation of device and increase of leakage current.

비특허문헌 1: O.Ambacher et al., Two-dimensional electron gases induced by spontaneous and peizoelectric polarization charges in N- and Ga-face AlGaN/GaN heterostructures, J. Appl. Phys., vol. 85, no. 6, pp.3222-3233, 1999.Non-Patent Document 1: O. Ambacher et al., Two-dimensional electron gases induced by spontaneous and peizoelectric charge charges in N- and Ga-face AlGaN / GaN heterostructures, J. Appl. Phys., Vol. 85, no. 6, pp. 3222-3233, 1999. 비특허문헌 2: W. Saito, Y. Takada, M. Kuraguchi, K. Tsuda and I. Omura, Recessed-gate structure approach toward normally off high-voltage AlGaN/GaN HEMT for power electronics applications, IEEE Trans. Electron Devices, vol. 53, no. 2, pp. 356-362, Feb. 2006.Non-Patent Document 2: W. Saito, Y. Takada, M. Kuraguchi, K. Tsuda and I. Omura, Recessed-gate structure approach to high-voltage AlGaN / GaN HEMT for power electronics applications, IEEE Trans. Electron Devices, vol. 53, no. 2, pp. 356-362, Feb. 2006. 비특허문헌 3: Y. Uemoto, M. Hikita, H. Ueno, H. Matsuo, H. Ishida, M. Yanagihara, T. Ueda, T. Tanaka and D. Ueda, Gate injection transistor (GIT).A normally-off AlGaN/GaNNon-patent document 3: Y. Uemoto, M. Hikita, H. Ueno, H. Matsuo, H. Ishida, M. Yanagihara, T. Ueda, T. Tanaka and D. Ueda, Gate injection transistor -off AlGaN / GaN power transistor using conductivity modulation, IEEE Trans. Electron Devices, vol. 54, no. 12, pp. 3393-3399, Dec. 2007.power transistor using conductivity modulation, IEEE Trans. Electron Devices, vol. 54, no. 12, pp. 3393-3399, Dec. 2007. 비특허문헌 4: Y. Cai, Y. Zhou, K. M. Lau and K. J. Chen, Control of threshold voltage of AlGaN/GaN HEMTs by fluoride-based plasma treatment: From depletion mode to enhancement mode, IEEE Trans. Electron Devices, vol. 53, no. 9, pp. 2207-2215, Sep. 2006.Non-Patent Document 4: Y. Cai, Y. Zhou, K. M. Lau and K. J. Chen, Control of threshold voltage of AlGaN / GaN HEMTs by fluoride-based plasma treatment: From depletion mode to enhancement mode, IEEE Trans. Electron Devices, vol. 53, no. 9, pp. 2207-2215, Sep. 2006.

본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 상시불통형 AlGaN/GaN계 트랜지스터 및 그 제조 방법을 제공하는데 목적이 있다.
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the conventional art, and it is an object of the present invention to provide a normally-open type AlGaN / GaN-based transistor and a manufacturing method thereof.

상기 기술적 과제를 달성하기 위한 본 발명의 제1 특징은 기판; 상기 기판 위에 형성된 버퍼층; 상기 버퍼층 위에 형성된 전이층; 상기 전이층 위에 형성된 장벽층; 상기 장벽층 위에 형성된 게이트 절연층; 상기 게이트 절연층을 관통하여 상기 장벽층에 접하는 소스 전극 및 드레인 전극; 및 상기 소스 전극 및 상기 드레인 전극 사이에 위치하며 상기 게이트 절연층에 의해 상기 장벽층과 이격되는 게이트 전극을 포함하는 상시불통형 트랜지스터에 있다. According to an aspect of the present invention, A buffer layer formed on the substrate; A transition layer formed on the buffer layer; A barrier layer formed over the transition layer; A gate insulating layer formed on the barrier layer; A source electrode and a drain electrode penetrating the gate insulating layer and contacting the barrier layer; And a gate electrode located between the source electrode and the drain electrode and spaced apart from the barrier layer by the gate insulating layer.

또한, 상기 기술적 과제를 달성하기 위한 본 발명의 제2 특징은 기판에 버퍼층을 형성하는 단계; 상기 버퍼층 위에 전이층을 형성하는 단계; 상기 전이층 위에 장벽층을 형성하는 단계; 상기 장벽층 위에 게이트 절연층을 형성하는 단계; 상기 게이트 절연층을 관통하여 상기 장벽층에 접하는 소스 전극 및 드레인 전극을 형성하는 단계; 및 상기 소스 전극 및 상기 드레인 전극 사이에 위치하며 상기 게이트 절연층에 의해 상기 장벽층과 이격되는 게이트 전극 형성하는 단계를 포함하는 상시불통형 트랜지스터 제조 방법에 있다. According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a buffer layer on a substrate; Forming a transition layer on the buffer layer; Forming a barrier layer over the transition layer; Forming a gate insulating layer on the barrier layer; Forming a source electrode and a drain electrode through the gate insulating layer and in contact with the barrier layer; And forming a gate electrode between the source electrode and the drain electrode and spaced apart from the barrier layer by the gate insulating layer.

이때, 상기 게이트 전극은 상기 장벽층에 형성된 트렌치에 삽입되어 형성될 수 있다.At this time, the gate electrode may be inserted into the trench formed in the barrier layer.

상기 트랜지스터의 턴온 전압의 양의 방향 이동은 상기 트렌치로 조사되는 양성자 빔에 의해 수행 될 수 있다.Positive shift of the turn-on voltage of the transistor can be performed by a proton beam that is irradiated with the trench.

또한 상기 장벽층에 접하는 상기 버퍼층의 계면에 2차원 전자가스(2-DEG) 또는 전자채널층을 포함할 수 있다.Further, a two-dimensional electron gas (2-DEG) or an electron channel layer may be formed at the interface of the buffer layer in contact with the barrier layer.

이때, 상기 버퍼층은 GaN계 물질, AlGaN계 물질, InGaN계 물질 및 AlInGaN계 물질 중에서 선택된 하나의 재질로 이루어질 수 있다.At this time, the buffer layer may be made of one material selected from a GaN-based material, an AlGaN-based material, an InGaN-based material, and an AlInGaN-based material.

이때, 상기 장벽층은 GaN계 물질, AlGaN계 물질, InGaN계 물질 및 AlInGaN계 물질 중에서 선택된 하나의 재질로 이루어질 수 있다.At this time, the barrier layer may be made of one material selected from a GaN-based material, an AlGaN-based material, an InGaN-based material, and an AlInGaN-based material.

상기 양성자 빔은 4MeV 내지 6MeV의 에너지로 조사될 수 있다.The proton beam can be irradiated with an energy of 4 MeV to 6 MeV.

또한, 상기 양성자 빔의 조사량은 5×1014cm-2일 수 있다.The dose of the proton beam may be 5 x 10 < 14 > cm <" 2 >.

한편, 상기 트랜지스터의 턴온 전압의 양의 방향 이동은 상기 양성자 빔의 조사량 증가에 따라 수행될 수 있다.On the other hand, the positive direction movement of the turn-on voltage of the transistor can be performed in accordance with an increase in the dose of the proton beam.

이때, 상기 양성자 빔 조사는 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 전극의 형성 이후 수행될 수 있다.
At this time, the proton beam irradiation may be performed after formation of the source electrode, the drain electrode, and the gate electrode.

이상 설명한 본 발명에 따르면 다음과 같은 효과가 있다. According to the present invention described above, the following effects can be obtained.

본 발명에 따르면 트렌치로 조사되는 양성자 빔에 의해 트랜지스터의 턴온 전압을 양의 방향으로 이동시킬 수 있다. 전압 이동 값은 조사되는 양성자 빔의 양에 따라 조절할 수 있다. According to the present invention, the turn-on voltage of the transistor can be shifted in the positive direction by the trench-irradiated proton beam. The voltage shift value can be adjusted according to the amount of the irradiated proton beam.

본 발명에 따른 전압 이동은 일시적인 것이 아닌 영구적인 변화이며, 빔 조사에 따른 누설 전류와 같은 소자 열화가 발생되지 않는다.The voltage shift according to the present invention is a permanent change, not a temporary one, and does not cause device degradation such as leakage current due to beam irradiation.

또한, 양성자 빔 조사에 따른 턴온 전압의 이동은 HFET 및 MISFET 계열 소자에 모두 적용 가능하므로 반도체 소자가 적용되는 시스템의 요구조건에 맞추어 다양한 소자를 제작할 수 있다.
Also, since the movement of the turn-on voltage according to the proton beam irradiation can be applied to both the HFET and MISFET series devices, various devices can be manufactured in accordance with the requirements of the system to which the semiconductor device is applied.

도 1a 및 도 1b는 본 발명의 실시예에 따른 GaN계 트랜지스터의 단면 구조를 나타내는 모식도이다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 리세스 MIS-HEMT(Metal-Insulator-Semiconductor High-electron-mobility transistor)의 전류-전압 특성을 나타내는 그래프이다.
도 3a 내지 도3f는 본 발명의 실시예에 따른 쇼트키 게이트 HEMT의 전류-전압 특성을 나타내는 그래프이다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 리세스 MIS-HEMT와 쇼트키 게이트 HEMT의 C-V특성을 나타내는 그래프이다.1A and 1B are schematic diagrams showing a cross-sectional structure of a GaN-based transistor according to an embodiment of the present invention.
FIGS. 2A to 2F are graphs illustrating current-voltage characteristics of a recess-semiconductor high-electron-mobility transistor (MIS-HEMT) according to an embodiment of the present invention.
FIGS. 3A through 3F are graphs showing current-voltage characteristics of a Schottky gate HEMT according to an embodiment of the present invention. FIG.
4A and 4B are graphs showing CV characteristics of a recessed MIS-HEMT and a Schottky gate HEMT according to an embodiment of the present invention.

이하의 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 그 권리범위는 특정 실시예에 의하여 제한되지 않는다. 본 발명은 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 그 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. The following description is only an example for structural or functional explanation, and the scope of the right is not limited by the specific embodiment. It is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and similarities that may occur therein.

도 1a는 본 발명의 실시예에 따른 리세스 MIS-HEMT 소자의 단면 구조를 나타내는 모식도이다.1A is a schematic view showing a cross-sectional structure of a recessed MIS-HEMT device according to an embodiment of the present invention.

실시예에 따른 양성자 빔 조사에 의한 리세스 MIS-HEMT 소자(100)는 기판(110), 버퍼층(120), 전이층(130), 장벽층(140), GaN 캡층(150), 게이트 절연층(160), 게이트 전극(170), 소스 전극(180) 및 드레인 전극(190)을 포함한다.The recessed MIS-HEMT device 100 according to the embodiment includes a substrate 110, a buffer layer 120, a transition layer 130, a barrier layer 140, a GaN cap layer 150, A gate electrode 170, a source electrode 180, and a drain electrode 190. The gate electrode 170, the source electrode 180,

본 실시예에서는 (111)방향으로 단결정 성장시킨 P타입 혹은 N타입 Si 기판(110)에 GaN 재질의 버퍼층(120)을 5㎛ 두께로 형성하고, 그 위에 AlN 재질의 전이층(130)을 1nm 두께로 형성하였다. 이어서, Al0.25GaN 재질의 장벽층(140)을 24nm의 두께로 형성하고, GaN 캡층(150)을 4nm 두께로 형성하였다.In this embodiment, a GaN buffer layer 120 is formed to a thickness of 5 탆 on a P-type or N-type Si substrate 110 grown by a single crystal in the (111) direction, and a transition layer 130 made of AlN Thick. Next, a barrier layer 140 made of Al 0.25 GaN was formed to a thickness of 24 nm, and a GaN cap layer 150 was formed to a thickness of 4 nm.

버퍼층(120)은 본 실시예에서 적용한 GaN 재질에 한정되지 않고, AlGaN계 물질, InGaN계 물질 및 AlInGaN계 물질 등과 같은 GaN 기반의 화합물을 다양하게 형성하여 적용할 수 있으며, 도핑 또는 이온주입 공정으로 다양한 조성의 화합물 층을 형성하여 사용할 수도 있다.The buffer layer 120 is not limited to the GaN material applied in the present embodiment, but may be formed by various kinds of GaN-based compounds such as AlGaN-based materials, InGaN-based materials and AlInGaN-based materials, A compound layer of various compositions may be formed and used.

장벽층(140)도 본 실시예에 적용한 Al0.25GaN와 같은 AlGaN 재질에 한정되지 않고, GaN계 물질, AlGaN계 물질, InGaN계 물질 및 AlInGaN계 물질 등의 GaN 기반의 화합물을 다양하게 형성하여 적용할 수 있으며, 도핑 또는 이온 주입 공정으로 다양한 조성의 화합물 층을 형성하여 사용할 수 있다.The barrier layer 140 is not limited to the AlGaN material such as Al 0.25 GaN applied to the present embodiment but may be formed by variously forming GaN based compounds such as GaN based materials, AlGaN based materials, InGaN based materials and AlInGaN based materials And a compound layer having various compositions can be formed by a doping or ion implantation process.

버퍼층(120)과 장벽층(140)이 모두 Al을 포함하는 재질인 경우에는 장벽층에 포함된 Al의 비율이 버퍼 층에 포함된 Al의 비율보다 높아야 한다.When the buffer layer 120 and the barrier layer 140 are both made of Al, the proportion of Al contained in the barrier layer should be higher than the proportion of Al contained in the buffer layer.

이어서, GaN(150)층 및 장벽층(140)을 식각하여 게이트 전극(170)이 형성될 트렌치를 형성하고, SiNx 재질의 게이트 절연층(160)을 300Å의 두께로 형성하고, 게이트 전극(170), 소스 전극(180) 및 드레인 전극(190)을 형성하였다.Next, the GaN layer 150 and the barrier layer 140 are etched to form a trench in which the gate electrode 170 is to be formed, a gate insulating layer 160 of SiN x is formed to a thickness of 300 ANGSTROM, 170, a source electrode 180, and a drain electrode 190 are formed.

2차원 전자가스(2DEG, 2 dimension electric gas)가 장벽층(140)에 접하고 있는 전이층(130)의 계면 근처에 형성될 수 있다.A two-dimensional electron gas (2DEG) may be formed near the interface of the transition layer 130 that is in contact with the barrier layer 140.

한편, 도시된 것 외에도 게이트 전극(170)이 형성되는 트렌치의 깊이를 더 깊게 형성하여, 트렌치가 장벽층(140)을 완전히 관통하여 버퍼층(120)까지 형성할 수 있다. 이러한 경우에는 트렌치 하부의 게이트 절연층(160)은 버퍼층(120)에 형성되어 게이트 절연층(160)과 버퍼층(120)의 계면에 채널이 형성된다.In addition, the depth of the trench in which the gate electrode 170 is formed may be made deeper, and the trench may be completely penetrated through the barrier layer 140 to form the buffer layer 120. In this case, the gate insulating layer 160 under the trench is formed in the buffer layer 120, and a channel is formed at the interface between the gate insulating layer 160 and the buffer layer 120.

게이트 절연층(160)의 재질은 본 실시예의 SiNx에 한정되지 않고, SiO2, SiNx, Al2O3, HfO2 등의 절연물질을 모두 적용할 수 있다.The material of the gate insulating layer 160 is not limited to SiN x of the present embodiment, and any insulating material such as SiO 2 , SiN x , Al 2 O 3 , and HfO 2 can be used.

이상의 구조에 의해서 GaN계 MIS-HEMT 소자가 구성된다.The GaN-based MIS-HEMT device is constituted by the above structure.

기판(110), 버퍼층(120), 전이층(130), 장벽층(140), GaN 캡층(150), 게이트 절연층(160), 게이트 전극(170), 소스 전극(180) 및 드레인 전극(190)은 일반적인 이종접합 전계효과 트랜지스터를 제조하는 과정에서 사용되는 구성을 모두 적용할 수 있으므로 구체적인 설명은 생략한다.The substrate 110, the buffer layer 120, the transition layer 130, the barrier layer 140, the GaN cap layer 150, the gate insulating layer 160, the gate electrode 170, the source electrode 180, 190 can be applied to all of the structures used in the fabrication of a general heterojunction field-effect transistor, and thus a detailed description thereof will be omitted.

도 1b는 본 발명의 실시예에 따른 쇼트키 HEMT 소자의 단면 구조를 나타내는 모식도이다.1B is a schematic view showing a cross-sectional structure of a Schottky HEMT device according to an embodiment of the present invention.

실시예에 따른 양성자 빔 조사에 의한 쇼트키 HEMT 소자(200)는 기판(210), AlN 리치 버퍼층(225), GaN/AlN 멀티플 레이어(225), AlN 전이층(230), GaN 버퍼층(235), AlGaN 장벽층(240), GaN 캡층(250), 게이트 전극(270), 소스 전극(280) 및 드레인 전극(290)을 포함한다. 각 층의 형성과정은 일반적인 이종접합 전계효과 트랜지스터를 제조하는 과정에서 사용되는 구성을 모두 적용할 수 있으므로 구체적인 설명은 생략한다.The Schottky HEMT device 200 according to the embodiment includes a substrate 210, an AlN rich buffer layer 225, a GaN / AlN multiple layer 225, an AlN transition layer 230, a GaN buffer layer 235, An AlGaN barrier layer 240, a GaN cap layer 250, a gate electrode 270, a source electrode 280, and a drain electrode 290. The formation process of each layer can be applied to all the structures used in the fabrication of a general heterojunction field effect transistor, and thus a detailed description thereof will be omitted.

리세스 MIS-HEMT 소자(100)의 경우 게이트 전극(170)이 형성되는 트렌치 영역에 양성자 빔을 조사하고, 쇼트키 HEMT 소자(200)의 경우 게이트 전극(270) 영역에 양성자 빔을 조사한다. In the recessed MIS-HEMT device 100, a proton beam is irradiated to the trench region where the gate electrode 170 is formed, and in the case of the Schottky HEMT device 200, the proton beam is irradiated to the gate electrode 270 region.

이때, 양성자 빔은 4MeV 내지 6MeV의 에너지로, 빔 조사량은 5×1014cm-2로 하는 것이 바람직하다.At this time, it is preferable that the energy of the proton beam is 4 MeV to 6 MeV and the amount of beam irradiation is 5 10 14 cm -2 .

양성자 조사에 따라 각 트랜지스터의 턴 온 전압은 양의 방향으로 이동된다. 즉, 문턱 전압이 양의 방향으로 이동되어 상기개통(normally-on) 동작하는 GaN계 트랜지스터는 상시불통(normally-off)형 트랜지스터로 동작하게 되며,According to the proton irradiation, the turn-on voltage of each transistor is shifted in the positive direction. That is, the GaN-based transistor in which the threshold voltage is shifted in the positive direction so that the normally-on operation operates as a normally-off type transistor,

상시불통(normally-off)형 트랜지스터인 경우에도 문턱 전압이 양의 방향으로 이동된다.Even in the case of a normally-off type transistor, the threshold voltage is shifted in the positive direction.

이때, 문턱 전압의 이동 값은 양성자 빔의 조사량에 따라 정해진다. 한편, 문턱 전압의 이동은 양성자 조사에 따른 일시적인 현상이 아니므로 빔 조사량 조절을 통해 반도체 소자가 적용되는 시스템의 요구조건에 맞추어 다양한 소자를 제작할 수 있다.At this time, the shift value of the threshold voltage is determined according to the dose of the proton beam. On the other hand, since the movement of the threshold voltage is not a transient phenomenon according to the proton irradiation, various devices can be manufactured in accordance with the requirements of the system to which the semiconductor device is applied by adjusting the beam irradiation amount.

본 발명에 의한 양성자 조사에 따른 턴온 전압 이동은 도 1a에 도시된 MIS-HEMT 소자 및 도 1b에 도시된 쇼트키 게이트 HEMT(High-electron-mobility transistor) 소자에 모두 적용가능하다. 즉, 상시개통형 소자 및 상시불통형 소자의 문턱 전압을 조절하는 데에 모두 적용할 수 있다.The turn-on voltage shift according to the proton irradiation according to the present invention is applicable to both the MIS-HEMT device shown in FIG. 1A and the Schottky gate HEMT (High-electron-mobility transistor) device shown in FIG. 1B. That is, the present invention can be applied to both the normally open type device and the normally-closed type device for adjusting the threshold voltage.

도 2a 내지 도 2f는 본 발명의 실시예에 따른 리세스 MIS-HEMT(Metal-Insulator-Semiconductor High-electron-mobility transistor)소자의 특성을 나타내는 그래프이다.FIGS. 2A to 2F are graphs illustrating characteristics of a recessed MIS-HEMT (Metal-Insulator-Semiconductor High-electron-mobility Transistor) device according to an embodiment of the present invention.

도 2a는 양성자 조사에 따른 리세스 MIS-HEMT 소자의 출력 특성을 보여준다.FIG. 2A shows the output characteristics of a recessed MIS-HEMT device according to proton irradiation.

도 2b는 선형영역 (VD=1V)의 전달 특성을 보여준다. 양성자 조사량 증가에 따라 ID 가 감소하는 것을 확인하였다. 즉, 양성자 조사에 의해 턴온 전압이 양의 방향으로 이동된 것을 알 수 있다.2B shows the transfer characteristics of the linear region (V D = 1V). It was confirmed that I D decreased with increasing proton dose. That is, it can be seen that the turn-on voltage is shifted in the positive direction by the proton irradiation.

도 2d는 포화영역 (VD=10V)의 전달 특성을 보여준다. 마찬가지로 양성자 조사에 의해 선형 영역에서의 게이트 누설전류가 감소한 것을 확인할 수 있다.Figure 2d shows the transfer characteristics of the saturation region (V D = 10V). Similarly, it can be confirmed that the gate leakage current in the linear region is reduced by the proton irradiation.

도 2e는 포화영역에서의 게이트 누설 전류를 보여준다. 양성자 조사에 의해 포화영역에서도 게이트 누설전류가 감소한 것을 확인하였다.Figure 2E shows the gate leakage current in the saturation region. It was confirmed by the proton irradiation that the gate leakage current decreased in the saturation region.

도 2f는 도2d를 로그 스케일로 도시한 그래프이다. 도 2f에서 소자의 OFF 상태에서 채널 누설 전류가 감소한 것을 확인할 수 있다.FIG. 2F is a graph showing the log scale of FIG. 2D. In FIG. 2F, it can be seen that the channel leakage current decreases in the OFF state of the device.

도 2f에서 확인되는 바와 같이 누설전류는 오히려 감소하므로 본 실시예에 의하면 게이트 열화는 발생되지 않는 것을 알 수 있다.
As can be seen in FIG. 2F, the leakage current is rather reduced, so that gate deterioration does not occur according to the present embodiment.

도 3a 내지 도 3f는 본 발명의 실시예에 따른 쇼트키 게이트 HEMT(High-electron-mobility transistor) 소자의 특성을 나타내는 그래프이다.3A to 3F are graphs showing characteristics of a Schottky gate HEMT (high-electron-mobility transistor) device according to an embodiment of the present invention.

도 3a는 양성자 조사에 따른 쇼트키 게이트 HEMT 소자의 출력 특성을 보여준다.3A shows the output characteristics of a Schottky gate HEMT device according to proton irradiation.

도 3b는 선형영역 (VD=1V)의 전달 특성을 보여준다. 양성자 조사량 증가에 따라 ID 가 감소하는 것을 확인하였다. 즉, 양성자 조사에 의해 턴온 전압이 양의 방향으로 이동된 것을 알 수 있다.Figure 3b shows the transfer characteristics of the linear region (V D = 1V). It was confirmed that I D decreased with increasing proton dose. That is, it can be seen that the turn-on voltage is shifted in the positive direction by the proton irradiation.

도 3d는 포화영역 (VD=10V)의 전달 특성을 보여준다. 마찬가지로 양성자 조사에 의해 선형 영역에서의 게이트 누설전류가 감소한 것을 확인할 수 있다.Figure 3d shows the transfer characteristics of the saturation region (V D = 10V). Similarly, it can be confirmed that the gate leakage current in the linear region is reduced by the proton irradiation.

도 3e는 포화영역에서의 게이트 누설 전류를 보여준다. 양성자 조사에 의해 포화영역에서도 게이트 누설전류가 감소한 것을 확인하였다.3E shows the gate leakage current in the saturation region. It was confirmed by the proton irradiation that the gate leakage current decreased in the saturation region.

도 3f는 도 3d를 로그 스케일로 도시한 그래프이다. 도 3f에서 소자의 OFF 상태에서 채널 누설 전류가 감소한 것을 확인할 수 있다.FIG. 3F is a graph showing the log scale of FIG. 3D. In FIG. 3F, it can be seen that the channel leakage current decreases in the OFF state of the device.

도 3f에서 확인되는 바와 같이 누설전류는 오히려 감소하므로 게이트 HEMT에 본 발명을 적용하여도 게이트 열화는 발생되지 않는 것을 알 수 있다.
As can be seen in FIG. 3F, the leakage current is rather reduced, so that gate deterioration does not occur even when the present invention is applied to the gate HEMT.

도 4a 및 도 4b는 본 발명의 실시예에 따른 리세스 MIS-HEMT와 쇼트키 게이트 HEMT의 C-V특성을 나타내는 그래프이다.4A and 4B are graphs showing C-V characteristics of a recessed MIS-HEMT and a Schottky gate HEMT according to an embodiment of the present invention.

도시된 바와 같이 문턱 전압의 양방향 이동외의 C-V특성은 변화가 없음을 알 수 있다.As can be seen, there is no change in the C-V characteristics other than the bidirectional movement of the threshold voltage.

이상 본 발명을 바람직한 실시예를 통하여 설명하였으나 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예를 구현할 수 있음을 이해할 것이다. 따라서 본 발명의 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made without departing from the scope of the invention. Accordingly, the technical scope of the present invention should be determined by the appended claims.

110: 기판 120: 버퍼층
130: 전이층 140: 장벽층
150: GaN 캡층 160: 게이트 절연층
170: 게이트 전극 180: 소스 전극
190: 드레인 전극 110: substrate 120: buffer layer
130: transition layer 140: barrier layer
150: GaN cap layer 160: gate insulating layer
170: gate electrode 180: source electrode
190: drain electrode

Claims (20)

기판;
상기 기판 위에 형성된 버퍼층;
상기 버퍼층 위에 형성된 전이층;
상기 전이층 위에 형성된 장벽층;
상기 장벽층 위에 형성된 게이트 절연층;
상기 게이트 절연층을 관통하여 상기 장벽층에 접하는 소스 전극 및 드레인 전극; 및
상기 소스 전극 및 상기 드레인 전극 사이에 위치하며 상기 게이트 절연층에 의해 상기 장벽층과 이격되는 게이트 전극을 포함하고,
상기 게이트 전극은 상기 장벽층에 형성된 트렌치에 삽입되어 형성되며,
상기 트렌치로 조사되는 양성자 빔에 의해 트랜지스터의 턴온 전압이 양의 방향으로 이동되고,
상기 양성자 빔이 4MeV 내지 6MeV의 에너지로 조사되는 상시불통형 트랜지스터.
Board;
A buffer layer formed on the substrate;
A transition layer formed on the buffer layer;
A barrier layer formed over the transition layer;
A gate insulating layer formed on the barrier layer;
A source electrode and a drain electrode penetrating the gate insulating layer and contacting the barrier layer; And
And a gate electrode located between the source electrode and the drain electrode and spaced apart from the barrier layer by the gate insulating layer,
Wherein the gate electrode is formed by being inserted into a trench formed in the barrier layer,
The turn-on voltage of the transistor is shifted in the positive direction by the proton beam irradiated by the trench,
Wherein the proton beam is irradiated at an energy of 4 MeV to 6 MeV.
삭제delete 삭제delete 삭제delete 청구항 1에 있어서,
상기 버퍼층은 GaN계 물질, AlGaN계 물질, InGaN계 물질 및 AlInGaN계 물질 중에서 선택된 하나의 재질인 것을 특징으로 하는 상시불통형 트랜지스터.
The method according to claim 1,
Wherein the buffer layer is a material selected from the group consisting of a GaN-based material, an AlGaN-based material, an InGaN-based material, and an AlInGaN-based material.
청구항 1에 있어서,
상기 장벽층은 GaN계 물질, AlGaN계 물질, InGaN계 물질 및 AlInGaN계 물질 중에서 선택된 하나의 재질인 것을 특징으로 하는 상시불통형 트랜지스터.
The method according to claim 1,
Wherein the barrier layer is a material selected from the group consisting of a GaN-based material, an AlGaN-based material, an InGaN-based material, and an AlInGaN-based material.
삭제delete 청구항 1에 있어서,
상기 양성자 빔의 조사량이 5×1014cm-2 인 것을 특징으로 하는 상시불통형 트랜지스터.
The method according to claim 1,
And the dose of the proton beam is 5 x 10 < 14 > cm <" 2 & gt ;.
청구항 1에 있어서,
상기 양성자 빔의 조사량 증가에 따라 상기 트랜지스터의 턴온 전압은 양의 방향으로 이동하는 것을 특징으로 하는 상시불통형 트랜지스터.
The method according to claim 1,
Wherein the turn-on voltage of the transistor moves in a positive direction as the dose of the proton beam increases.
청구항 1에 있어서,
상기 양성자 빔 조사는 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 전극의 형성 이후 수행되는 것을 특징으로 하는 상시불통형 트랜지스터.
The method according to claim 1,
Wherein the proton beam irradiation is performed after formation of the source electrode, the drain electrode, and the gate electrode.
기판에 버퍼층을 형성하는 단계;
상기 버퍼층 위에 전이층을 형성하는 단계;
상기 전이층 위에 장벽층을 형성하는 단계;
상기 장벽층 위에 게이트 절연층을 형성하는 단계;
상기 게이트 절연층을 관통하여 상기 장벽층에 접하는 소스 전극 및 드레인 전극을 형성하는 단계; 및
상기 소스 전극 및 상기 드레인 전극 사이에 위치하며 상기 게이트 절연층에 의해 상기 장벽층과 이격되는 게이트 전극 형성하는 단계를 포함하고,
상기 게이트 전극은 상기 장벽층에 형성된 트렌치에 삽입되어 형성되며,
상기 트렌치로 조사되는 양성자 빔에 의해 트랜지스터의 턴온 전압이 양의 방향으로 이동되고,
상기 양성자 빔이 4MeV 내지 6MeV의 에너지로 조사되는 상시불통형 트랜지스터 제조 방법.
Forming a buffer layer on the substrate;
Forming a transition layer on the buffer layer;
Forming a barrier layer over the transition layer;
Forming a gate insulating layer on the barrier layer;
Forming a source electrode and a drain electrode through the gate insulating layer and in contact with the barrier layer; And
Forming a gate electrode between the source electrode and the drain electrode and spaced apart from the barrier layer by the gate insulating layer,
Wherein the gate electrode is formed by being inserted into a trench formed in the barrier layer,
The turn-on voltage of the transistor is shifted in the positive direction by the proton beam irradiated by the trench,
Wherein the proton beam is irradiated at an energy of 4 MeV to 6 MeV.
삭제delete 삭제delete 삭제delete 청구항 11에 있어서,
상기 버퍼층은 GaN계 물질, AlGaN계 물질, InGaN계 물질 및 AlInGaN계 물질 중에서 선택된 하나의 재질인 것을 특징으로 하는 상시불통형 트랜지스터 제조 방법.
The method of claim 11,
Wherein the buffer layer is a material selected from the group consisting of GaN-based materials, AlGaN-based materials, InGaN-based materials, and AlInGaN-based materials.
청구항 11에 있어서,
상기 장벽층은 GaN계 물질, AlGaN계 물질, InGaN계 물질 및 AlInGaN계 물질 중에서 선택된 하나의 재질인 것을 특징으로 하는 상시불통형 트랜지스터 제조 방법.
The method of claim 11,
Wherein the barrier layer is a material selected from the group consisting of GaN-based materials, AlGaN-based materials, InGaN-based materials, and AlInGaN-based materials.
삭제delete 청구항 11에 있어서,
상기 양성자 빔의 조사량은 5×1014cm-2 인 것을 특징으로 하는 상시불통형 트랜지스터 제조 방법.
The method of claim 11,
Wherein the dose of the proton beam is 5 x 10 < 14 > cm <" 2 & gt ; .
청구항 11에 있어서,
상기 양성자 빔의 조사량 증가에 따라 상기 트랜지스터의 턴온 전압은 양의 방향으로 이동하는 것을 특징으로 하는 상시불통형 트랜지스터 제조 방법.
The method of claim 11,
Wherein the turn-on voltage of the transistor moves in a positive direction as the dose of the proton beam increases.
청구항 11에 있어서,
상기 양성자 빔 조사는 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 전극의 형성 이후 수행되는 것을 특징으로 하는 상시불통형 트랜지스터 제조 방법.The method of claim 11,
Wherein the proton beam irradiation is performed after formation of the source electrode, the drain electrode, and the gate electrode.
KR1020140170327A 2014-12-02 2014-12-02 NORMALLY-OFF GaN-BASED TRANSISTORS BY PROTON IRRADIATION AND FORMING METHOD FOR THE SAME KR101622916B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140170327A KR101622916B1 (en) 2014-12-02 2014-12-02 NORMALLY-OFF GaN-BASED TRANSISTORS BY PROTON IRRADIATION AND FORMING METHOD FOR THE SAME

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140170327A KR101622916B1 (en) 2014-12-02 2014-12-02 NORMALLY-OFF GaN-BASED TRANSISTORS BY PROTON IRRADIATION AND FORMING METHOD FOR THE SAME

Publications (1)

Publication Number Publication Date
KR101622916B1 true KR101622916B1 (en) 2016-05-31

Family

ID=56099232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140170327A KR101622916B1 (en) 2014-12-02 2014-12-02 NORMALLY-OFF GaN-BASED TRANSISTORS BY PROTON IRRADIATION AND FORMING METHOD FOR THE SAME

Country Status (1)

Country Link
KR (1) KR101622916B1 (en)

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
B.D.White et al,."Electrical, Spectral, and Chemical Properties of 1.8MeV Proton Irradiated AlGaN/GaN HEMT Structures as a Function of Proton Fluence". IEEE. page 1934~1941, 2003*
Lu Liu et al,. "Dependence on proton energy of degradation of AlGaN/GaN high electron mobility transistors". Journal of Vacuum Science & Technology B 31, 022201, (2013)*

Similar Documents

Publication Publication Date Title
Shibata et al. 1.7 kV/1.0 mΩcm 2 normally-off vertical GaN transistor on GaN substrate with regrown p-GaN/AlGaN/GaN semipolar gate structure
US9196614B2 (en) Inverted III-nitride P-channel field effect transistor with hole carriers in the channel
US10062775B2 (en) GaN-based power electronic device and method for manufacturing the same
JP6049674B2 (en) Dual gate type III-V compound transistor
KR101773259B1 (en) A STRUCTURE FOR A GALLIUM NITRIDE (GaN) HIGH ELECTRON MOBILITY TRANSISTOR
JP6439789B2 (en) Field effect transistor
JP6373509B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6173661B2 (en) III-nitride device manufacturing method and III-nitride device
US20080308813A1 (en) High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate
KR102174546B1 (en) Semiconductor devices and methods of designing semiconductor devices
CN104051519A (en) Device, high electron mobility transistor, and method for controlling the transistor to work
KR20070003906A (en) Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
JP5534661B2 (en) Semiconductor device
CN102969354A (en) Semiconductor device
JP2008010803A (en) Nitride semiconductor field-effect transistor
CN104916633A (en) Semiconductor device
US11705511B2 (en) Metal-insulator-semiconductor transistors with gate-dielectric/semiconductor interfacial protection layer
US20160190295A1 (en) Field effect transistor
US20210359123A1 (en) Semiconductor power device
JP2016058622A (en) Semiconductor device
Zhou et al. Threshold voltage modulation by interface charge engineering for high performance normally-off GaN MOSFETs with high faulty turn-on immunity
KR101622916B1 (en) NORMALLY-OFF GaN-BASED TRANSISTORS BY PROTON IRRADIATION AND FORMING METHOD FOR THE SAME
Kim et al. High performance in a normally-off Al2O3/GaN MOSFET based on an AlGaN/GaN heterostructure with a p-GaN buffer layer
KR102067596B1 (en) Nitride semiconductor and method thereof
Du et al. Design optimization of a high-breakdown-voltage GaN-based vertical HFET with composite current-blocking layer

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee