KR101616467B1 - A method of measuring a resistivity of a semiconductor substrate - Google Patents
A method of measuring a resistivity of a semiconductor substrate Download PDFInfo
- Publication number
- KR101616467B1 KR101616467B1 KR1020140187961A KR20140187961A KR101616467B1 KR 101616467 B1 KR101616467 B1 KR 101616467B1 KR 1020140187961 A KR1020140187961 A KR 1020140187961A KR 20140187961 A KR20140187961 A KR 20140187961A KR 101616467 B1 KR101616467 B1 KR 101616467B1
- Authority
- KR
- South Korea
- Prior art keywords
- heat treatment
- semiconductor substrate
- section
- time
- resistivity
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Abstract
Description
실시 예는 반도체 기판의 비저항을 측정하는 방법에 관한 것이다.Embodiments relate to a method for measuring the resistivity of a semiconductor substrate.
일반적으로 고내압 파워 소자용으로서 플로팅 존법에 의한 FZ 단결정 실리콘 기판이 사용되는데, 이동통신용의 반도체 소자나 CMOS 소자용으로는 기생 용량의 저하 및 대구경화를 동시에 만족할 수 있는 쵸크랄스키법(이하 "CZ법"이라 한다.)에 의한 고저항률 단결정 실리콘 기판이 사용된다.In general, a FZ single crystal silicon substrate according to the floating zone method is used for a high voltage power device. For a semiconductor device for mobile communication or a CMOS device, a Czochralski method (hereinafter referred to as " Quot; CZ method ") is used.
이러한 고저항률 단결정 실리콘 기판의 비저항 측정 방법으로는 4점 탐침법이 있는데, 이는 측정 대상이 되는 실리콘 기판의 피측정면에 탐침 바늘 및 통전 전극을 접촉하고, 정전류 전원에 의하여 통전 전극에 일정 전류를 인가한 후에 측정용 전극들 간의 전위차, 및 측정용 전극들 간의 거리를 이용하여 실리콘 기판의 저항률을 측정할 수 있다. 그러나 이러한 4점 탐침법은 고저항률을 측정하는 경우에는 신뢰성이 떨어질 수 있다. 이는 저항률이 높은 실리콘 기판의 경우, 전자와 홀이라는 이동도의 차이의 영향을 받기 쉽기 때문에, 저항률 값의 판정이 부정확할 수 있기 때문이다.The 4-point probe method is a method of measuring the resistivity of such a high resistivity single crystal silicon substrate. The probe tip and the energizing electrode are brought into contact with the surface to be measured of the silicon substrate to be measured. The resistivity of the silicon substrate can be measured using the potential difference between the electrodes for measurement and the distance between the electrodes for measurement. However, such a 4-point probe method may be less reliable when measuring high resistivity. This is because, in the case of a silicon substrate having a high resistivity, the determination of the resistivity value may be inaccurate because it is easily affected by the difference in mobility between electrons and holes.
실시 예는 열적 도너의 제거와 반도체 기판의 피측정면의 산화막 형성을 하나의 열처리 공정을 통하여 수행하고, 비저항 측정의 신뢰도를 향상시킬 수 있는 반도체 기판의 비저항을 측정하는 방법을 제공한다.The embodiment provides a method of measuring the resistivity of a semiconductor substrate, which can improve the reliability of the resistivity measurement by removing the thermal donor and forming the oxide film on the surface to be measured of the semiconductor substrate through one heat treatment process.
실시 예에 따른 반도체 기판의 비저항을 측정하는 방법은 단결정 잉곳을 성장시키는 단계; 상기 성장된 단결정 잉곳을 반도체 기판으로 가공하는 단계; 상기 반도체 기판에 열 처리를 수행하여, 상기 반도체 기판에 산화막을 형성함과 동시에 상기 단결정 잉곳을 성장시키는 단계에서 생성된 상기 반도체 기판 내의 열적 도너를 제거하는 열처리 단계;및 상기 열처리 단계가 완료된 상기 반도체 기판의 비저항을 측정하는 단계를 포함하며, 상기 열 처리 단계는 순차적인 제1 내지 제n 번째 열처리 구간들을 포함하며, 상기 제1 내지 제n 번째 열처리 구간들의 열처리 온도는 서로 다르며, 상기 제1번째 열처리 구간의 열처리 온도는 600℃ 이상이며, k(2≤k≤n)번째 열처리 구간의 열 처리 온도는 k-1번째 열처리 구간의 열 처리 온도보다 높다.A method of measuring a specific resistance of a semiconductor substrate according to an embodiment includes: growing a single crystal ingot; Processing the grown single crystal ingot into a semiconductor substrate; A thermal processing step of performing thermal processing on the semiconductor substrate to form an oxide film on the semiconductor substrate and to remove a thermal donor in the semiconductor substrate generated in the step of growing the single crystal ingot; Wherein the heat treatment step includes sequential first to nth heat treatment periods, wherein the first to nth heat treatment periods have different heat treatment temperatures, and the first The heat treatment temperature of the heat treatment zone is 600 ° C or more, and the heat treatment temperature of k (2? K? N) th heat treatment zone is higher than the heat treatment temperature of the k-1th heat treatment zone.
상기 열처리 단계는 600℃ ~ 650℃로 가열하여 제1 산화막을 형성함과 동시에 열적 도너를 1차적으로 제거하는 제1 열처리 단계; 700℃ ~ 750℃로 가열하여 제2 산화막을 형성함과 동시에 열적 도너를 2차적으로 제거하는 제2 열처리 단계; 및 850℃ ~ 950℃로 가열하여 제3 산화막을 형성함과 동시에 열적 도너를 3차적으로 제거하는 제3 열처리 단계를 포함할 수 있다.Wherein the heat treatment step comprises: a first heat treatment step of forming a first oxide film by heating to 600 ° C to 650 ° C and simultaneously removing the thermal donor; A second heat treatment step of forming a second oxide film by heating to 700 ° C to 750 ° C and secondarily removing the thermal donor; And a third heat treatment step of forming a third oxide film by heating to 850 캜 to 950 캜 and removing thirdly the thermal donor.
상기 제3 열처리 단계의 시간은 상기 제1 열처리 단계의 시간보다 짧고, 상기 제2 열처리 단계의 시간보다 길 수 있다.The time of the third heat treatment step may be shorter than the time of the first heat treatment step and longer than the time of the second heat treatment step.
상기 제1 열처리 단계의 시간은 50초 ~ 70초이고 상기 제2 열처리 단계의 시간은 5초 ~ 15초이고, 상기 제3 열처리 단계의 시간은 25초 ~ 35초일 수 있다.The time of the first heat treatment step may be 50 seconds to 70 seconds, the time of the second heat treatment step may be 5 seconds to 15 seconds, and the time of the third heat treatment step may be 25 seconds to 35 seconds.
상기 제1 열처리 단계에서 주입되는 산소의 농도와 상기 제2 열처리 단계에서 주입되는 산소의 농도의 비율은 1:4.5 ~ 1:5.5일 수 있다.The ratio of the concentration of oxygen injected in the first heat treatment step to the concentration of oxygen injected in the second heat treatment step may be 1: 4.5 to 1: 5.5.
상기 열처리 단계는 상기 제3 열처리 단계의 열처리 온도에서 점진적으로 온도를 낮추면서 제4 산화막을 형성함과 동시에 열적 도너를 4차적으로 제거하는 제4 열처리 단계를 더 포함할 수 있다.The heat treatment step may further include a fourth heat treatment step of forming the fourth oxide film while gradually lowering the temperature at the heat treatment temperature of the third heat treatment step, and quadratically removing the thermal donor.
상기 제4 열처리 단계의 시간은 상기 제2 열 처리 단계의 시간보다 짧을 수 있다.The time of the fourth heat treatment step may be shorter than the time of the second heat treatment step.
상기 반도체 기판은 1000 [Ω㎠] 이상의 비저항을 갖는 실리콘 기판일 수 있다.The semiconductor substrate may be a silicon substrate having a resistivity of 1000 [Omega] cm < 2 > or more.
실시 예는 열적 도너의 제거와 반도체 기판의 피측정면의 산화막 형성을 하나의 열처리 공정을 통하여 수행할 수 있고, 비저항 측정의 신뢰도를 향상시킬 수 있다.The embodiment can perform the removal of the thermal donor and the formation of the oxide film on the surface to be measured of the semiconductor substrate through one heat treatment process and improve the reliability of the resistivity measurement.
도 1은 실시 예에 따른 기판의 비저항 측정 방법을 나타내는 플로챠트이다.
도 2는 도 1에 도시된 고온 급속 열처리 단계를 나타내는 그래프이다.
도 3은 도 2에 도시된 고온 급속 열처리 단계에 따라 처리된 반도체 기판의 비저항을 측정한 결과를 나타낸다.1 is a flowchart showing a method for measuring a specific resistance of a substrate according to an embodiment.
2 is a graph showing the high temperature rapid thermal processing step shown in FIG.
FIG. 3 shows the result of measuring the resistivity of the semiconductor substrate processed according to the high-temperature rapid thermal annealing step shown in FIG.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be referred to as being "on" or "under" a substrate, each layer It is to be understood that the terms " on "and " under" include both " directly "or" indirectly " do. In addition, the criteria for the top / bottom or bottom / bottom of each layer are described with reference to the drawings.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.In the drawings, dimensions are exaggerated, omitted, or schematically illustrated for convenience and clarity of illustration. Also, the size of each component does not entirely reflect the actual size. The same reference numerals denote the same elements throughout the description of the drawings.
도 1은 실시 예에 따른 기판의 비저항 측정 방법을 나타내는 플로챠트이다.1 is a flowchart showing a method for measuring a specific resistance of a substrate according to an embodiment.
도 1을 참조하면, 측정 대상이 되는 반도체 기판을 준비한다(S110). 이때 준비되는 반도체 기판은 실리콘 기판일 수 있으나, 이에 한정되는 것은 아니다.Referring to FIG. 1, a semiconductor substrate to be measured is prepared (S110). The semiconductor substrate prepared at this time may be a silicon substrate, but is not limited thereto.
반도체 기판의 준비는 단결정 잉곳을 성장시키는 성장 단계(S112), 및 반도체 기판으로 가공하는 가공 단계(S114)를 포함할 수 있다.The preparation of the semiconductor substrate may include a growth step (S112) of growing a single crystal ingot, and a processing step (S114) of processing into a semiconductor substrate.
성장 단계(S112)에서, 단결정 잉곳, 예컨대, CZ법에 의한 실리콘 단결정 잉곳을 성장시킨다.In the growth step S112, a single crystal ingot such as a silicon single crystal ingot by the CZ method is grown.
저항률이나 도전형의 조정을 위하여 성장되는 실리콘 단결정에 불순물을 주입할 수 있다. 예컨대, 주입되는 불순물의 종류는 p형 불순물 또는 n형 불순물 중 적어도 하나를 포함할 수 있으며, 주입되는 불순물의 농도는 1.3E13 [atoms/㎠] 이하일 수 있으나, 이에 한정되는 것은 아니다.Impurities can be implanted into the grown silicon single crystal for adjustment of resistivity or conductivity type. For example, the type of the impurity to be implanted may include at least one of the p-type impurity and the n-type impurity, and the concentration of the impurity to be implanted may be 1.3E13 [atoms / cm2] or less, but the present invention is not limited thereto.
가공 단계(S114)는 성장된 단결정 잉곳(Ingot)을 슬라이싱(slicing)하여 웨이퍼를 형성하는 슬라이싱 단계, 슬라이싱된 웨이퍼를 래핑(lapping)하는 단계, 래핑된 웨이퍼를 에칭(etching)하는 단계, 및 에칭된 웨이퍼를 폴리싱(polishing)하는 단계를 포함할 수 있다.The processing step S114 includes a slicing step of slicing the grown single crystal ingot to form a wafer, a step of lapping the sliced wafer, a step of etching the lapped wafer, And polishing the resulting wafer.
준비되는 반도체 기판은 쵸크랄스키법("CZ법")에 의한 실리콘 단결정 잉곳으로부터 얻어지는 1000 [Ω㎠] 이상의 비저항을 갖는 실리콘 기판일 수 있다.The semiconductor substrate to be prepared may be a silicon substrate having a resistivity of 1000 [Omega] cm or more obtained from a silicon single crystal ingot by the Czochralski method ("CZ method").
CZ법으로 제작된 반도체용 실리콘 기판은 실리콘 단결정 잉곳 성장 후 성장된 실리콘 단결정 잉곳을 냉각하는 단계에서 산소 원자들의 응집으로 전도성을 가지는 열적 도너(thermal domor)가 실리콘 단결정 잉곳 내에 생성될 수 있다.The silicon substrate for a semiconductor manufactured by the CZ method can be formed with a thermal domer in the silicon single crystal ingot which has conductivity by coagulation of oxygen atoms in cooling the silicon single crystal ingot grown after the silicon single crystal ingot grows.
측정되는 반도체 기판의 비저항 값의 신뢰성을 높이기 위해서는 이러한 산소 응집 원자들을 분리시키는 공정이 수반되어야 한다.In order to increase the reliability of the measured resistivity value of the semiconductor substrate, it is necessary to carry out a process of separating such oxygen flocculating atoms.
다음으로 준비된 반도체 기판에 고온 급속 열처리를 수행하여, 반도체 기판의 피측정면에 산화막을 성장시킴과 동시에 반도체 기판 내에 존재하는 열적 도너(thermal donor)를 제거한다(S120). 이와 같이 고온 급속 열처리를 수행하는 이유는 열처리 속도가 느릴 경우에는 냉각 과정에서 다시 열적 도너가 생성될 수 있고, 이로 인하여 비저항 측정의 신뢰성이 떨어질 수 있기 때문이다.Next, a high-temperature rapid thermal annealing process is performed on the prepared semiconductor substrate to grow an oxide film on a surface to be measured of the semiconductor substrate, and at the same time, a thermal donor existing in the semiconductor substrate is removed (S120). The reason for performing the high-temperature rapid thermal annealing is that if the annealing speed is low, a thermal donor may be generated again during the cooling process, and the reliability of the resistivity measurement may be deteriorated.
열 처리 단계(S120)는 순차적인 제1 내지 제n 번째 열처리 구간들을 포함할 수 있으며, 제1 내지 제n 번째 열처리 구간들의 열처리 온도는 서로 다르며, 제1 번째 열처리 구간의 열처리 온도는 600℃ 이상이며, k(2≤k≤n)번째 열처리 구간의 열 처리 온도는 k-1번째 열처리 구간의 열 처리 온도보다 높을 수 있다.The heat treatment step S120 may include sequential first through n-th heat treatment zones, wherein the first to nth heat treatment zones have different heat treatment temperatures, and the first heat treatment zone has a heat treatment temperature of 600 ° C or higher , And the heat treatment temperature of k (2? K? N) th heat treatment period may be higher than the heat treatment temperature of the (k-1) heat treatment period.
도 2는 도 1에 도시된 고온 급속 열처리 단계(S120)를 나타내는 그래프이다.2 is a graph showing the high temperature rapid thermal annealing step (S120) shown in FIG.
도 2를 참조하면, 제1 구간(T1) 동안 불활성 가스, 예컨대, 아르곤(Ar) 가스, 및 산소(O2) 가스를 주입하는 상태에서, 제1 기준 온도로 준비된 반도체 기판을 가열하는 열 처리 공정을 수행하여 반도체 기판의 피측정면에 제1 산화막을 형성함과 동시에 반도체 기판 내의 열적 도너를 1차적으로 제거한다.Referring to FIG. 2, a heat treatment for heating a semiconductor substrate prepared at a first reference temperature in a state where an inert gas such as argon (Ar) gas and oxygen (O 2 ) The first oxide film is formed on the surface to be measured of the semiconductor substrate and the thermal donor in the semiconductor substrate is primarily removed.
예컨대, 제1 구간(P1)은 반도체 기판을 가열하기 시작해서 제1 기준 시간(t1)까지의 구간일 수 있다. 제1 구간(P1)은 타켓 온도(예컨대, 900℃)로 승온시키기 이전에 열처리 장비의 손상(damage)를 최소화라기 위한 구간으로 열 처리 장비를 안정화시키는 구간일 수 있다.For example, the first section P1 may start the heating of the semiconductor substrate and may be a section up to the first reference time t1. The first zone P1 may be a zone for stabilizing the heat treatment equipment to minimize the damage of the heat treatment equipment before the target temperature is raised to a target temperature (for example, 900 DEG C).
제1 기준 시간은 50초 ~ 70초일 수 있으며, 바람직하게 58초일 수 있다. 반도체 기판의 피측정면은 반도체 기판의 비저항을 측정할 면일 수 있다.The first reference time may be from 50 seconds to 70 seconds, preferably 58 seconds. The surface to be measured of the semiconductor substrate may be a surface on which the specific resistance of the semiconductor substrate is to be measured.
제1 기준 온도는 600℃ ~ 650℃일 수 있으며, 바람직하게는 600℃의 온도일 수 있다.The first reference temperature may be 600 ° C to 650 ° C, preferably 600 ° C.
제1 구간(P1)의 시간은 50초 ~ 70초일 수 있으며, 바람직하게 58초일 수 있다.The time of the first section P1 may be 50 seconds to 70 seconds, preferably 58 seconds.
제1 구간(P1)에서는 산소 농도가 불활성 가스의 농도보다 낮을 수 있다. 예컨대, 산소 농도와 불활성 가스의 농도 간의 비율은 1: 2.5 ~ 3.5일 수 있으며, 바람직하게는 1:3일 수 있다.In the first section P1, the oxygen concentration may be lower than the inert gas concentration. For example, the ratio between the oxygen concentration and the concentration of the inert gas may be 1: 2.5 to 3.5, preferably 1: 3.
다음으로 제1 구간(P1) 이후 제2 구간(P2) 동안 불활성 가스는 주입하지 않고, 산소(O2) 가스만을 주입한 상태에서 제2 기준 온도로 반도체 기판을 가열하는 공정을 수행하여 반도체 기판의 피측정면에 제2 산화막을 형성함과 동시에 반도체 기판 내의 열적 도너를 2차적으로 제거한다.Next, the semiconductor substrate is heated to a second reference temperature in a state where only oxygen (O 2 ) gas is injected without injecting an inert gas during the second section P2 after the first section P1, The second oxide film is formed on the surface to be measured of the semiconductor substrate and the thermal donor in the semiconductor substrate is secondarily removed.
제2 구간(P2)은 제1 기준 시간(t1)에서 제2 기준 시간(t2) 동안의 구간일 수 있다. 제2 구간(P2) 또한 타겟 온도(예컨대, 900℃)로 승온 시키기 이전에 급속한 가열로 인한 열 처리 장비의 손상을 방지하고, 열처리 장비를 안정화시키는 구간일 수 있다.The second section P2 may be a section during the second reference time t2 at the first reference time t1. The second section P2 may also be a section that prevents damage to the thermal processing equipment due to rapid heating prior to raising the temperature to a target temperature (e.g., 900 [deg.] C) and stabilizes the thermal processing equipment.
제2 구간(P2)의 시간은 제1 구간(P1)의 시간보다 짧을 수 있다. 예컨대, 제2 구간(P2)의 시간은 5초 ~ 15초일 수 있으며, 바람직하게는 10초일 수 있다.The time of the second section P2 may be shorter than the time of the first section P1. For example, the time of the second section P2 may be 5 seconds to 15 seconds, preferably 10 seconds.
제2 기준 온도는 700℃ ~ 750℃의 온도일 수 있고, 바람직하게는 750℃의 온도일 수 있다.The second reference temperature may be a temperature of 700 ° C to 750 ° C, and preferably a temperature of 750 ° C.
제2 구간(P2)의 산소 농도는 제1 구간(P1)의 산소 농도보다 높을 수 있다.The oxygen concentration in the second section P2 may be higher than the oxygen concentration in the first section P1.
예컨대, 제1 구간(P1)에서 주입되는 산소의 농도와 제2 구간(P2)에서 주입되는 산소 농도 간의 비율은 1:4.5 ~ 1:5.5일 수 있으며, 바람직하게는 1:5일 수 있다.For example, the ratio between the concentration of oxygen injected in the first section P1 and the concentration of oxygen injected in the second section P2 may be 1: 4.5 to 1: 5.5, preferably 1: 5.
다음으로 제2 구간(P2) 이후 제3 구간(P3) 동안 불활성 가스는 주입하지 않고, 산소(O2) 가스만을 주입한 상태에서 제3 기준 온도로 반도체 기판을 가열하는 공정을 수행하여 반도체 기판의 피측정면에 제3 산화막을 형성함과 동시에 반도체 기판 내의 열적 도너를 3차적으로 제거한다.Next, the semiconductor substrate is heated to the third reference temperature in a state where only the oxygen (O 2 ) gas is injected without injecting the inert gas during the third section P3 after the second section P2, The third oxide film is formed on the surface to be measured of the semiconductor substrate and the thermal donor in the semiconductor substrate is thirdly removed.
제3 구간(P3)은 제2 기준 시간(t2)에서 제3 기준 시간(t3) 동안의 구간일 수 있다. 제3 구간(P3)은 산화막을 본격적으로 성장시키는 구간이며, 이때 성장되는 산화막의 두께는 20 옴스트롱 ~ 30 옴스트롱일 수 있다.The third section P3 may be a section during the third reference time t3 at the second reference time t2. The third section P3 is a section for fully growing the oxide film, and the thickness of the oxide film grown at this time may be 20 to 40 Ohm Strong.
제3 구간(P3)의 시간은 제1 구간(P1)의 시간보다 짧고, 제2 구간(P2)의 시간보다 길 수 있다. 예컨대, 제3 구간(P3)의 시간은 25초 ~ 35초일 수 있으며, 바람직하게는 30초일 수 있다.The time of the third section P3 may be shorter than the time of the first section P1 and longer than the time of the second section P2. For example, the time of the third section P3 may be 25 seconds to 35 seconds, preferably 30 seconds.
제3 기준 온도는 850℃ ~ 950℃의 온도일 수 있고, 바람직하게는 900℃의 온도일 수 있다.The third reference temperature may be a temperature of 850 캜 to 950 캜, and preferably a temperature of 900 캜.
제3 구간(P3)의 산소 농도는 제2 구간(P2)의 산소 농도와 동일할 수 있다.The oxygen concentration in the third section P3 may be equal to the oxygen concentration in the second section P2.
다음으로 제3 구간(P3) 이후 제4 구간(P4) 동안 불활성 가스는 주입하지 않고, 산소(O2) 가스만을 주입한 상태에서 제3 기준 온도에서 0℃의 온도로 온도를 점진적으로 낮추면서 반도체 기판을 냉각하여 반도체 기판의 피측정면에 제4 산화막을 형성함과 동시에 반도체 기판 내의 열적 도너를 4차적으로 제거한다.Next, the third period (P3) after a fourth period (P4) the inert gas is not injected, oxygen (O 2) while reducing the temperature from the third reference temperature in the only injection conditions as the gas to a temperature of 0 ℃ gradually over The semiconductor substrate is cooled to form a fourth oxide film on the surface to be measured of the semiconductor substrate and the thermal donor in the semiconductor substrate is quaternary removed.
제4 구간(P4)은 제3 기준 시간(t3)에서 제4 기준 시간(t4) 동안의 구간일 수 있다. 제4 구간(P4)은 산화막 성장 조건의 단계를 완료한 후에 온도를 내리는 구간으로서 급속 냉각을 시키면서 450℃ 구간에서 발생될 수 있는 열적 도너 생성을 방지할 수 있다.The fourth section P4 may be a section during the fourth reference time t4 at the third reference time t3. The fourth section P4 is a section for lowering the temperature after completing the step of growing the oxide film, and can prevent the formation of thermal donors which may occur in the region of 450 DEG C while being rapidly cooled.
제4 구간(P4)의 시간은 제2 구간(P2)의 시간보다 짧을 수 있다. 예컨대, 제4 구간(P4)의 시간은 5초 ~ 15초일 수 있으며, 바람직하게는 10초일 수 있다. 제4 구간(P4)의 냉각 속도는 약 56.7℃/sec ~ 190℃/sec일 수 있으며, 바람직하게는 90℃/sec일 수 있다.The time of the fourth section P4 may be shorter than the time of the second section P2. For example, the time of the fourth section P4 may be 5 seconds to 15 seconds, preferably 10 seconds. The cooling rate of the fourth section P4 may be about 56.7 DEG C / sec to 190 DEG C / sec, and preferably 90 DEG C / sec.
제4 구간(P4)의 산소 농도는 제2 및 제3 구간(P2, P3)의 산소 농도와 동일할 수 있다.The oxygen concentration in the fourth section P4 may be equal to the oxygen concentration in the second and third sections P2 and P3.
고온 급속 열처리 단계(S120)는 600℃ 이상의 온도에서 총 2분 이내에 이루어지며, 서로 다른 온도에서 제1 내지 제4 산화막들을 형성함과 동시에 반도체 기판 내의 열적 도너를 제거할 수 있다.The high-temperature rapid thermal annealing step (S120) is performed within a total of two minutes at a temperature of 600 ° C or more, and the first to fourth oxide films are formed at different temperatures, and the thermal donor in the semiconductor substrate can be removed.
마지막으로 고온 급속 열처리 단계(S120)가 수행된 반도체 기판의 비저항을 측정한다. 비저항 측정은 4점 탐침법으로 수행될 수 있다.Finally, the resistivity of the semiconductor substrate subjected to the high-temperature rapid thermal annealing step (S120) is measured. The resistivity measurement can be performed by a four-point probe method.
실시 예는 4점 탐침법으로 반도체 기판의 비저항을 측정하기 이전에 도 2에 도시된 레시피(recipe)에 의하여 반도체 기판의 피측정면에 산화막을 형성함과 동시에 반도체 기판으로부터 열적 도너를 제거함으로써, 비저항 측정의 신뢰도를 향상시킬 수 있다.The embodiment forms the oxide film on the surface to be measured of the semiconductor substrate by the recipe shown in FIG. 2 and removes the thermal donor from the semiconductor substrate before measuring the resistivity of the semiconductor substrate by the four-point probe method, The reliability of the resistivity measurement can be improved.
도 3은 도 2에 도시된 고온 급속 열처리 단계(S120)에 따라 처리된 반도체 기판의 비저항을 측정한 결과를 나타낸다. g1은 비저항이 약 1100 [Ω㎠]인 반도체 기판의 비저항을 나타내고, g2는 비저항이 약 4000 [Ω㎠]인 반도체 기판의 비저항을 나타내고, g3는 비저항이 약 7000 [Ω㎠]인 반도체 기판의 비저항을 나타낸다.FIG. 3 shows a result of measuring the resistivity of the semiconductor substrate processed according to the high-temperature rapid thermal annealing step (S120) shown in FIG. g1 represents a resistivity of a semiconductor substrate having a resistivity of about 1100 OMEGA cm2, g2 represents a resistivity of a semiconductor substrate having a resistivity of about 4000 OMEGA cm2, and g3 represents a resistivity of about 7000 OMEGA cm2. Respectively.
도 3을 참조하면, g1 내지 g3에 도시된 바와 같이, 반도체 기판의 반경 방향 위치(radial position)에 따른 비저항 값이 균일한 것을 알 수 있다.Referring to FIG. 3, as shown in g1 to g3, it can be seen that the resistivity values according to the radial position of the semiconductor substrate are uniform.
즉 반도체 기판의 중심에 위치하는 제1 영역, 가장 자리에 위치하는 제2 영역, 및 제1 영역과 제2 영역 사이의 제3 영역에서는 비저항 값이 균일 또는 거의 동일한 것을 알 수 있다.That is, the first region located at the center of the semiconductor substrate, the second region located at the edge, and the third region between the first region and the second region.
즉 도 2에 도시된 레시피에 따른 고온 급속 열 처리 단계(S120)를 수행한 후에 4점 탐침법에 의하여 비저항을 측정함으로써, 실시 예는 비저항 측정의 신뢰성을 향상시킬 수 있다.That is, after performing the high temperature rapid thermal processing step (S120) according to the recipe shown in FIG. 2 and then measuring the resistivity by the four-point probe method, the embodiment can improve the reliability of the resistivity measurement.
일반적으로 CZ법에 의하여 제작된 반도체 실리콘 기판은 필연적으로 전기적으로 활성인 열적 도너가 생성되며, 비저항 측정 전에 이러한 열적 도너를 제거하는 열처리가 요구된다. 또한 고저항 실리콘 기판의 경우 비저항 측정의 신뢰성을 확보하기 위하여 피측정면에 일정 수준의 산화막이 존재해야 한다.Generally, a semiconductor silicon substrate manufactured by the CZ method inevitably generates an electrically active thermal donor, and a heat treatment for removing such a thermal donor is required before the specific resistance is measured. In the case of a high-resistance silicon substrate, a certain level of oxide film must be present on the surface to be measured in order to secure the reliability of the resistivity measurement.
실시 예는 도 2에 도시된 레시피에 따른 고온 급속 열 처리 단계(S120)에 의하여 열적 도너를 서로 다른 온도 조건에서 제1 내지 제4차적으로 제거함과 동시에 제1 내지 제4 산화막들을 형성함으로써, 비저항 측정의 신뢰성을 향상시킬 수 있다.In the embodiment, the first to fourth oxide films are formed by removing the thermal donor in the first to fourth order at different temperature conditions by the high-temperature rapid thermal processing step (S120) according to the recipe shown in FIG. 2, The reliability of the measurement can be improved.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments can be combined and modified by other persons having ordinary skill in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.
P1 내지 P4: 제1 내지 제4 구간들.P1 to P4: first to fourth intervals.
Claims (8)
상기 성장된 단결정 잉곳을 반도체 기판으로 가공하는 단계;
상기 반도체 기판에 열 처리를 수행하여, 상기 반도체 기판에 산화막을 형성함과 동시에 상기 단결정 잉곳을 성장시키는 단계에서 생성된 상기 반도체 기판 내의 열적 도너를 제거하는 열처리 단계;및
상기 열처리 단계가 완료된 상기 반도체 기판의 비저항을 측정하는 단계를 포함하며,
상기 열 처리 단계는,
600℃ ~ 650℃로 가열하여 제1 산화막을 형성함과 동시에 열적 도너를 1차적으로 제거하는 제1 열처리 구간;
700℃ ~ 750℃로 가열하여 제2 산화막을 형성함과 동시에 열적 도너를 2차적으로 제거하는 제2 열처리 구간; 및
850℃ ~ 950℃로 가열하여 제3 산화막을 형성함과 동시에 열적 도너를 3차적으로 제거하는 제3 열처리 구간을 포함하며, 상기 제1 내지 제3 열처리 구간들은 순차적인 반도체 기판의 비저항을 측정하는 방법.Growing a single crystal ingot;
Processing the grown single crystal ingot into a semiconductor substrate;
A thermal processing step of performing thermal processing on the semiconductor substrate to form an oxide film on the semiconductor substrate and to remove a thermal donor in the semiconductor substrate generated in the step of growing the single crystal ingot;
And measuring the resistivity of the semiconductor substrate after the heat treatment step is completed,
The heat treatment step may include:
A first heat treatment period in which the first oxide film is formed by heating at 600 to 650 ° C and the thermal donor is primarily removed;
A second heat treatment section for forming a second oxide film by heating to 700 ° C to 750 ° C and secondarily removing the thermal donor; And
And a third heat treatment period in which the third oxide film is formed by heating to 850 ° C to 950 ° C and the thermal donor is removed in a tertiary manner, wherein the first to third heat treatment periods are sequentially measured to measure a specific resistance of the semiconductor substrate Way.
상기 제1 열처리 구간에서는 불활성 가스 및 산소 가스가 제공되는 상태에서 열처리가 수행되고, 상기 제2 내지 제3 열처리 구간들 각각에서는 상기 불활성 가스는 제공되지 않고, 상기 산소 가스만 제공된 상태에서 열처리가 수행되는 반도체 기판의 비저항을 측정하는 방법.The method according to claim 1,
In the first heat treatment period, heat treatment is performed in a state where an inert gas and oxygen gas are provided, the inert gas is not provided in each of the second to third heat treatment periods, and heat treatment is performed in a state where only the oxygen gas is provided Wherein the resistivity of the semiconductor substrate is measured.
상기 제3 열처리 구간의 시간은 상기 제1 열처리 구간의 시간보다 짧고, 상기 제2 열처리 구간의 시간보다 긴 반도체 기판의 비저항을 측정하는 방법.The method according to claim 1,
Wherein the time of the third heat treatment section is shorter than the time of the first heat treatment section and longer than the time of the second heat treatment section.
상기 제1 열처리 구간의 시간은 50초 ~ 70초이고 상기 제2 열처리 구간의 시간은 5초 ~ 15초이고, 상기 제3 열처리 구간의 시간은 25초 ~ 35초인 반도체 기판의 비저항을 측정하는 방법.The method according to claim 1,
A method of measuring a specific resistance of a semiconductor substrate having a time of the first annealing period of 50 seconds to 70 seconds, a period of the second annealing period of 5 seconds to 15 seconds, and a time of the third annealing period of 25 seconds to 35 seconds .
상기 제1 열처리 구간에서 주입되는 산소의 농도와 상기 제2 열처리 구간에서 주입되는 산소의 농도의 비율은 1:4.5 ~ 1:5.5인 반도체 기판의 비저항을 측정하는 방법.The method according to claim 1,
Wherein a ratio of a concentration of oxygen injected in the first annealing section to a concentration of oxygen injected in the second annealing section is 1: 4.5 to 1: 5.5.
상기 제3 열처리 구간의 열처리 온도에서 점진적으로 온도를 낮추면서 제4 산화막을 형성함과 동시에 열적 도너를 4차적으로 제거하는 제4 열처리 구간을 더 포함하는 반도체 기판의 비저항을 측정하는 방법.The method according to claim 1,
Further comprising a fourth heat treatment period for forming a fourth oxide film while gradually lowering the temperature at the heat treatment temperature of the third heat treatment period and for quadratically removing the thermal donor.
상기 제4 열처리 구간의 시간은 상기 제2 열 처리 구간의 시간보다 짧은 반도체 기판의 비저항을 측정하는 방법.The method according to claim 6,
Wherein the time of the fourth heat treatment section is shorter than the time of the second heat treatment section.
상기 반도체 기판은 쵸크랄스키법에 의한 실리콘 단결정 잉곳으로부터 얻어지는 1000 [Ω㎠] 이상의 비저항을 갖는 실리콘 기판인 반도체 기판의 비저항을 측정하는 방법.The method according to claim 1,
Wherein the semiconductor substrate is a silicon substrate having a resistivity of 1000 [Omega] < 2 > or more, which is obtained from a silicon single crystal ingot by the Czochralski method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140187961A KR101616467B1 (en) | 2014-12-24 | 2014-12-24 | A method of measuring a resistivity of a semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140187961A KR101616467B1 (en) | 2014-12-24 | 2014-12-24 | A method of measuring a resistivity of a semiconductor substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101616467B1 true KR101616467B1 (en) | 2016-05-11 |
Family
ID=56026333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140187961A KR101616467B1 (en) | 2014-12-24 | 2014-12-24 | A method of measuring a resistivity of a semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101616467B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190066686A (en) * | 2017-12-06 | 2019-06-14 | 에스케이실트론 주식회사 | A method of identifying point defect regions in the silicon wafer |
-
2014
- 2014-12-24 KR KR1020140187961A patent/KR101616467B1/en active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190066686A (en) * | 2017-12-06 | 2019-06-14 | 에스케이실트론 주식회사 | A method of identifying point defect regions in the silicon wafer |
| KR102037748B1 (en) | 2017-12-06 | 2019-11-29 | 에스케이실트론 주식회사 | A method of identifying point defect regions in the silicon wafer |
| US10634622B2 (en) | 2017-12-06 | 2020-04-28 | Sk Siltron Co., Ltd. | Method of identifying defect regions in wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102172705B1 (en) | Semiconductor on insulator substrates for RF applications | |
| CN102396055B (en) | Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device | |
| JP6344718B2 (en) | Crystal laminated structure and semiconductor device | |
| US8916953B2 (en) | Method for manufacturing silicon single crystal wafer and annealed wafer | |
| JP3419163B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| TW201620013A (en) | Semiconductor element and production method for same | |
| CN103782376B (en) | Ga2o3it it is the donor concentrations control method of monocrystal | |
| WO2018137937A1 (en) | Support for a semiconductor structure | |
| KR20160132017A (en) | Process for producing bonded soi wafer | |
| TW201538808A (en) | Epitaxial-silicon-wafer manufacturing method and epitaxial silicon wafer | |
| JP2007207876A (en) | High-frequency diode and manufacturing method thereof | |
| KR101616467B1 (en) | A method of measuring a resistivity of a semiconductor substrate | |
| FR2580116A1 (en) | ||
| US20180315814A1 (en) | Bonded substrate for epitaxial growth and method of forming the same | |
| JP2010027959A (en) | Method for manufacturing high-resistance simox wafer | |
| JPH0927489A (en) | Semiconductor substrate and method of manufacture | |
| JP6485406B2 (en) | Manufacturing method of SOI wafer | |
| Liu et al. | Structural and electrical properties of Se-hyperdoped Si via ion implantation and flash lamp annealing | |
| US10115587B2 (en) | Method of manufacturing semiconductor device | |
| JP2011054656A (en) | High resistivity silicon wafer and manufacturing method thereof | |
| JP5007582B2 (en) | Method for measuring heat treatment temperature of semiconductor substrate | |
| KR20090079419A (en) | Silicon single crystal having high resistivity, producing method and wafer thereof | |
| JP6369388B2 (en) | Evaluation method of silicon single crystal substrate | |
| JP2024060938A (en) | Silicon carbide wafer and silicon carbide semiconductor device using same | |
| CN103746045B (en) | Suppress the method for surface high-temperature inversion of P-type super-high-resistancmonocrystalline monocrystalline silicon material |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190325 Year of fee payment: 4 |