KR101615304B1 - Fabrication Methods Of Schottky Barrier Diodes - Google Patents
Fabrication Methods Of Schottky Barrier Diodes Download PDFInfo
- Publication number
- KR101615304B1 KR101615304B1 KR1020140120973A KR20140120973A KR101615304B1 KR 101615304 B1 KR101615304 B1 KR 101615304B1 KR 1020140120973 A KR1020140120973 A KR 1020140120973A KR 20140120973 A KR20140120973 A KR 20140120973A KR 101615304 B1 KR101615304 B1 KR 101615304B1
- Authority
- KR
- South Korea
- Prior art keywords
- epitaxial layer
- oxide film
- schottky
- thermal oxide
- pad
- Prior art date
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 48
- 229910052751 metal Inorganic materials 0.000 claims abstract description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 230000003647 oxidation Effects 0.000 claims abstract description 18
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 230000001590 oxidative effect Effects 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 7
- 230000007547 defect Effects 0.000 abstract description 6
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 85
- 238000000137 annealing Methods 0.000 description 17
- 230000015556 catabolic process Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000003949 trap density measurement Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ODUCDPQEXGNKDN-UHFFFAOYSA-N Nitrogen oxide(NO) Natural products O=N ODUCDPQEXGNKDN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002547 anomalous effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000000700 radioactive tracer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
Abstract
본 발명은 에피택셜층 상에 열산화막을 갖는 쇼트키 배리어 다이오드의 제조 방법에 관한 것이다. 본 발명은, 일면에 에피택셜층을 갖는 SiC 기판을 제공하는 단계; 상기 에피택셜층을 산화 분위기에서 건식 산화하고, NO 가스 분위기에서 열처리하여 표면에 열산화막을 형성하는 단계; 상기 열산화막이 형성된 SiC 기판의 배면에 오믹금속층을 형성하는 단계; 상기 에피택셜층의 일부를 노출하는 개구를 형성하도록 상기 열산화막을 패터닝하는 단계; 및 상기 개구를 충진하는 쇼트키 금속 및 패드를 형성하는 단계를 포함하는 쇼트키 배리어 다이오드의 제조 방법을 제공한다. 본 발명에 따르면, 낮은 계면 결함 밀도를 갖고 이상적인 다이오드 계수를 갖는 쇼트키 배리어 다이오드를 제조할 수 있게 된다.The present invention relates to a method of manufacturing a Schottky barrier diode having a thermal oxide film on an epitaxial layer. The present invention provides a method for manufacturing a semiconductor device, comprising: providing a SiC substrate having an epitaxial layer on one side; Dry oxidation of the epitaxial layer in an oxidizing atmosphere and heat treatment in an NO gas atmosphere to form a thermal oxide film on the surface; Forming an ohmic metal layer on the back surface of the SiC substrate on which the thermal oxide film is formed; Patterning the thermally-oxidized film to form an opening exposing a portion of the epitaxial layer; And forming Schottky metal and pads filling the openings. ≪ RTI ID = 0.0 > [0011] < / RTI > According to the present invention, it becomes possible to manufacture a Schottky barrier diode having a low interface defect density and an ideal diode coefficient.
Description
본 발명은 쇼트키 배리어 다이오드의 제조 방법에 관한 것으로, 보다 상세하게는 에피택셜층 상에 열산화막을 갖는 쇼트키 배리어 다이오드의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a Schottky barrier diode, and more particularly, to a method of manufacturing a Schottky barrier diode having a thermal oxide film on an epitaxial layer.
높은 항복전압, 높은 열전도성, 그리고 큰 전자 유동 속도 등 우수한 특성으로 인해 대전력 및 스위칭 특성 등을 충족시켜줄 수 있는 소자로서 기존의 실리콘(Si) 소자보다 우수한 특성을 나타내는 실리콘 카바이드(SiC) 전력 반도체 소자가 주목받고 있다. Silicon carbide (SiC) power semiconductors (SiC), which exhibit superior characteristics over conventional silicon (Si) devices, can meet high power and switching characteristics due to their excellent properties such as high breakdown voltage, high thermal conductivity, Devices are attracting attention.
쇼트키 배리어 다이오드(Schottky barrier diode; SBD)는 금속 전극과 탄화규소의 접촉면에 형성되는 쇼트키배리어를 이용해, 정류 작용을 실현시키는 소자이다. 이 때, 정류 작용의 성능을 결정하는 한 요소로서 쇼트키 배리어 높이가 존재한다. 쇼트키 배리어 높이는 역누설전류(reverse leakage current)에 대한 배리어이기 때문에, SBD는 통상의 pn 다이오드보다 높은 역누설전류를 가진다. A Schottky barrier diode (SBD) is a device that realizes a rectifying action by using a Schottky barrier formed on the contact surface between a metal electrode and silicon carbide. At this time, there is a Schottky barrier height as an element that determines the performance of the rectifying action. Since the Schottky barrier height is a barrier to reverse leakage current, the SBD has a higher reverse leakage current than a conventional pn diode.
그러나, 탄화규소에 있어서는 결정내 및 결정 표면에 존재하는 결정 결함이 쇼트키 배리어 높이를 저하시키는 것으로 알려져 있으며, 쇼트키 다이오드의 제작을 위해서 탄화규소 중의 결함의 밀도를 감소시켜 이상적인 쇼트키 컨택트(Schottky contact)를 형성하는 것이 매우 중요하다. However, in the case of silicon carbide, crystal defects existing in the crystal and on the crystal surface are known to lower the Schottky barrier height. In order to fabricate the Schottky diode, the density of defects in the silicon carbide is reduced to obtain an ideal schottky contact it is very important to form a contact.
이를 위해, 표면 희생 산화법(sacrificial oxididation)이 매우 효과적인 표면 처리 방법으로 알려져 있다. 그러나, 열산화시에 탄소 성분과 관련된 계면 트랩 밀도가 높아진다는 문제점을 갖는다.For this purpose, surface sacrificial oxididation is known as a highly effective surface treatment method. However, there is a problem that the interface trap density associated with the carbon component increases during thermal oxidation.
상기 종래 기술의 문제점을 해결하기 위하여 본 발명은, 희생 산화막과의 계면에서 낮은 계면 결함 밀도를 갖는 쇼트키 배리어 다이오드의 제조 방법을 제공하는 것을 목적으로 한다.In order to solve the problems of the prior art, it is an object of the present invention to provide a method of manufacturing a Schottky barrier diode having a low interface defect density at an interface with a sacrificial oxide film.
또한, 본 발명은 이상적인 쇼트키 컨택트를 형성하는 쇼트키 배리어 다이오드의 제조 방법을 제공하는 것을 목적으로 한다.It is also an object of the present invention to provide a method of manufacturing a Schottky barrier diode which forms an ideal Schottky contact.
상기 기술적 과제를 달성하기 위하여 본 발명은, 일면에 에피택셜층을 갖는 SiC 기판을 제공하는 단계; 상기 에피택셜층을 산화 분위기에서 건식 산화하고, NO 가스 분위기에서 열처리하여 표면에 열산화막을 형성하는 단계; 상기 열산화막이 형성된 SiC 기판의 배면에 오믹금속층을 형성하는 단계; 상기 에피택셜층의 일부를 노출하는 개구를 형성하도록 상기 열산화막을 패터닝하는 단계; 및 상기 개구를 충진하는 쇼트키 금속 및 패드를 형성하는 단계를 포함하는 쇼트키 배리어 다이오드의 제조 방법을 제공한다. According to an aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: providing a SiC substrate having an epitaxial layer on one surface; Dry oxidation of the epitaxial layer in an oxidizing atmosphere and heat treatment in an NO gas atmosphere to form a thermal oxide film on the surface; Forming an ohmic metal layer on the back surface of the SiC substrate on which the thermal oxide film is formed; Patterning the thermally-oxidized film to form an opening exposing a portion of the epitaxial layer; And forming Schottky metal and pads filling the openings. ≪ RTI ID = 0.0 > [0011] < / RTI >
본 발명에서 상기 패터닝 단계는, 포토레지스트를 도포, 노광 및 현상하여 상기 개구에 대응하는 위치의 포토레지스트가 제거된 포토레지스트 패턴을 형성하는 단계; 및 상기 포토레지스트 패턴을 식각 마스크로 상기 열산화막의 일부를 제거하는 단계를 포함할 수 있다. 이 때, 상기 쇼트키 금속 및 패드 형성 단계는, 상기 개구를 충진하는 쇼트키 금속을 증착하는 단계; 상기 쇼트키 금속 상에 패드 금속층을 증착하는 단계; 상기 패드 금속층을 패터닝하여 패드를 형성하는 단계를 포함할 수 있다. In the present invention, the patterning step may include: coating, exposing, and developing a photoresist to form a photoresist pattern from which photoresist is removed at a position corresponding to the opening; And removing a portion of the thermal oxide film using the photoresist pattern as an etching mask. Wherein the forming the Schottky metal and pad comprises: depositing a Schottky metal filling the opening; Depositing a pad metal layer on the Schottky metal; And patterning the pad metal layer to form a pad.
상기 열산화막 형성 단계의 건식 산화는 O2 분위기에서 수행되는 것이 바람직하다.The dry oxidation of the thermal oxide film forming step is preferably performed in an O 2 atmosphere.
또한 본 발명은, 일면에 제1 반도체형의 에피택셜층을 갖는 SiC 기판을 제공하는 단계; 상기 에피택셜층의 표면을 포함하는 일부에 p-n 접합이 형성되도록 상기 제1 반도체형과는 다른 제2 반도체형 영역을 형성하는 단계; 상기 제2 반도체형 영역이 형성된 상기 에피택셜층을 산화 분위기에서 건식 산화하고, NO 가스 분위기에서 열처리하여 표면에 열산화막을 형성하는 단계; 상기 열산화막이 형성된 SiC 기판의 배면에 오믹금속층을 형성하는 단계; 상기 에피택셜층의 일부를 노출하는 개구를 형성하도록 상기 열산화막을 패터닝하는 단계; 및 상기 개구를 충진하는 쇼트키 금속 및 패드를 형성하는 단계를 포함하는 쇼트키 배리어 다이오드의 제조 방법을 제공한다. The present invention also provides a method of manufacturing a semiconductor device, comprising: providing a SiC substrate having a first semiconductor type epitaxial layer on one surface; Forming a second semiconductor-type region different from the first semiconductor-type region so that a p-n junction is formed in a portion including the surface of the epitaxial layer; Dry oxidation of the epitaxial layer on which the second semiconductor type region is formed in an oxidizing atmosphere and heat treatment in an NO gas atmosphere to form a thermal oxide film on the surface; Forming an ohmic metal layer on the back surface of the SiC substrate on which the thermal oxide film is formed; Patterning the thermally-oxidized film to form an opening exposing a portion of the epitaxial layer; And forming Schottky metal and pads filling the openings. ≪ RTI ID = 0.0 > [0011] < / RTI >
이 때, 상기 제2 반도체형 영역의 최소한 일부는 상기 쇼트키 금속의 에지와 접촉한다. At this time, at least a portion of the second semiconductor-type region is in contact with the edge of the Schottky metal.
본 발명에 따르면, 낮은 계면 결함 밀도를 갖고 이상적인 다이오드 계수를 갖는 쇼트키 배리어 다이오드를 제조할 수 있게 된다.According to the present invention, it becomes possible to manufacture a Schottky barrier diode having a low interface defect density and an ideal diode coefficient.
또한 본 발명에 따르면, 쇼트키 금속과 접촉 영역에 p-n 접합 영역을 형성함으로써 높은 항복전압과 낮은 역방향 누설 전류를 갖는 쇼트키 배리어 다이오드를 제조할 수 있게 된다.Further, according to the present invention, by forming the p-n junction region in contact with the Schottky metal, a Schottky barrier diode having a high breakdown voltage and a low reverse leakage current can be manufactured.
도 1 내지 도 6은 본 발명의 일실시예에 따른 쇼트키 배리어 다이오드의 제조 과정을 개략적으로 나타낸 단면도이다.
도 7은 본 발명의 일실시예에 따른 열산화막의 제조 방법을 설명하기 위한 블록도이다.
도 8 및 도 9는 본 발명의 다른 실시예에 따른 쇼트키 배리어 다이오드의 제조 과정을 개략적으로 나타낸 단면도이다.
도 10은 본 발명의 일실시예에 따른 쇼트키 배리어 다이오드의 전류-전압 특성을 나타낸 그래프이다.
도 11은 본 발명의 다른 실시예에 따른 쇼트키 배리어 다이오드의 전류-전압 특성을 나타낸 그래프이다.FIGS. 1 to 6 are cross-sectional views schematically showing a manufacturing process of a Schottky barrier diode according to an embodiment of the present invention.
7 is a block diagram for explaining a method of manufacturing a thermal oxide film according to an embodiment of the present invention.
8 and 9 are cross-sectional views schematically illustrating a manufacturing process of a Schottky barrier diode according to another embodiment of the present invention.
10 is a graph showing current-voltage characteristics of a Schottky barrier diode according to an embodiment of the present invention.
11 is a graph showing current-voltage characteristics of a Schottky barrier diode according to another embodiment of the present invention.
이하 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상술한다.BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention will be described in detail with reference to the preferred embodiments of the present invention with reference to the drawings.
도 1 내지 도 6은 본 발명의 일실시예에 따른 쇼트키 다이오드의 제조 방법을 개략적으로 도시한 모식도이다.1 to 6 are schematic diagrams schematically showing a method of manufacturing a Schottky diode according to an embodiment of the present invention.
도 1을 참조하면, n+ 도핑된 SiC 기판(100) 상에 n 에피택셜층(110)이 형성된다. 본 발명에서 상기 SiC 기판의 도핑 농도는 예컨대 ~1018/cm3급이고, 상기 에피택셜층의 도핑 농도는 예컨대 약 5*1015/cm3일 수 있다. Referring to FIG. 1, an n-type
이어서, 도 2에 도시된 바와 같이, 상기 에피택셜층상에 열산화막(120)을 형성한다. Next, as shown in FIG. 2, a
본 발명에서 상기 열산화막(120)은 건식 산화 공정 및 NO 어닐링 공정을 순차 적용하여 형성된다. 도 7은 본 발명에 따른 바람직한 열산화막(120)의 형성 과정을 나타낸 절차도이다. In the present invention, the
도 7을 참조하면, 먼저 산화 분위기에서 SiC 표면을 열처리하는 건식 산화법에 의해 SiC 표면에 산화막을 형성한다(S100). 본 발명에서 건식 산화란 공정 분위기 중 H2O를 포함하지 않는 산화 분위기에서 수행되는 산화 공정을 지칭한다. Referring to FIG. 7, first, an oxide film is formed on the surface of SiC by a dry oxidation method in which an SiC surface is heat-treated in an oxidizing atmosphere (S100). Dry oxidation in the present invention refers to an oxidation process carried out in an oxidizing atmosphere containing no H 2 O in the process atmosphere.
이어서, 상기 산화막을 산화질소(NO) 분위기에서 어닐링한다(S110). 상기 어닐링 단계(S110)는 상기 산화막과 SiC 표면의 계면 결함을 감소시키기 위해서 수행된다. Next, the oxide film is annealed in a nitrogen oxide (NO) atmosphere (S110). The annealing step (S110) is performed to reduce interface defects of the oxide film and the SiC surface.
본 발명에서 상기 건식 산화 온도 및 어닐링 온도는 적절히 선택될 수 있다. 예컨대, 상기 건식 산화는 1150 ~ 1175℃의 온도에서 1 ~ 5 시간 동안 수행될 수 있고, 어닐링은 NO 가스 유량 2 ~ 5 Liter/min 및 1175℃의 온도에서 1 ~ 3 시간 동안 수행될 수 있다.In the present invention, the dry oxidation temperature and the annealing temperature can be appropriately selected. For example, the dry oxidation can be performed at a temperature of 1150 to 1175 ° C for 1 to 5 hours, and the annealing can be performed at a NO gas flow rate of 2 to 5 Liter / min and a temperature of 1175 ° C for 1 to 3 hours.
도 3과 같이 열산화막(120)을 형성한 후, 상기 기판의 배면에 전자빔증발기(e-beam evaporator)와 같은 방법에 의해 오믹컨택(ohmic contact)을 위한 오믹금속층(130)을 형성한다. 상기 오믹금속층(130)으로는 Ni과 같은 금속이 사용될 수 있다. 형성된 오믹금속층(130)은 대략 950 ~ 1000 ℃의 온도에서 열처리를 거친다.3, an
이어서, 상기 열산화막(120) 상에 통상의 포토리소그래피 기술을 적용하여 사전 설정된 위치에 개구부를 형성한다. 후술하는 바와 같이 상기 사전 설정된 위치는 쇼트키 금속의 배치 위치에 대응한다. 상기 포토리소그래피는 포토레지스트(photoresist)의 도포, 노광, 베이킹 및 현상 등의 공정으로 이루어질 수 있다.Then, a conventional photolithography technique is applied to the thermally oxidized
이어서 도 4에 도시된 바와 같이, 형성된 포토레지스트 패턴을 식각 마스크(140)로 하여 하부의 열산화막을 식각함으로써 사전 설정된 쇼트키 금속 형성 위치를 규정하는 열산화막 패턴(120')을 형성한다.Next, as shown in FIG. 4, a thermally oxidized film pattern 120 'defining a predetermined Schottky metal forming position is formed by etching the underlying thermal oxide film using the formed photoresist pattern as an
이어서, 상기 열산화막(120) 상에 통상의 포토리소그래피 기술을 적용하여 사전 설정된 위치에 개구부를 형성한다. 후술하는 바와 같이 상기 사전 설정된 위치는 쇼트키 금속의 배치 위치에 대응한다. 상기 포토리소그래피는 포토레지스트(photoresist)의 도포, 노광, 베이킹 및 현상 등의 공정으로 이루어질 수 있다.Then, a conventional photolithography technique is applied to the thermally oxidized
이어서 도 4에 도시된 바와 같이, 형성된 포토레지스트 패턴을 식각 마스크(140)로 하여 하부의 열산화막을 식각함으로써 사전 설정된 쇼트키 금속 형성 위치를 규정하는 열산화막 패턴(120')을 형성한다.Next, as shown in FIG. 4, a thermally oxidized film pattern 120 'defining a predetermined Schottky metal forming position is formed by etching the underlying thermal oxide film using the formed photoresist pattern as an
다음으로, 도 5에 도시된 바와 같이, 상기 열산화막 패턴(120) 사이의 개구부에 쇼트키 금속(150)을 증착한다. 본 발명에서 쇼트키 금속으로는 Ni과 같은 금속 물질이 사용될 수 있다. 또한, 본 발명에서 쇼트키 금속 증착 공정은 전자빔 증착과 같은 통상의 증착법에 의해 수행될 수 있다. 쇼트키 금속(150)을 형성한 후 식각 마스크(140')로서의 포토레지스트 패턴은 리프트 오프(lift-off) 등의 통상적인 공정을 적용하여 제거될 수 있다.Next, as shown in FIG. 5, Schottky
이어서, 도 6에 도시된 바와 같이, 상기 쇼트키 금속(150) 상에 패드(160)를 형성한다. 상기 패드(160)는 금이나 은과 같은 높은 전도성을 갖는 물질에 의해 형성될 수 있다. 본 발명에서 상기 패드(160) 형성 공정은 다양한 방법으로 수행될 수 있다. 예컨대, 통상의 증착 공정 및 포토리소그래피 공정을 적용함으로써 상기 패드(160)가 쇼트키 금속(150)을 적절히 커버하도록 형성할 수 있을 것이다. Next, as shown in FIG. 6, a
도 8 내지 도 9는 본 발명의 다른 실시예에 따른 쇼트키 다이오드의 제조 공정을 개략적으로 설명하기 위한 도면이다.8 to 9 are views for schematically explaining a manufacturing process of a Schottky diode according to another embodiment of the present invention.
도 8을 참조하면, n 에피택셜층(110)이 형성된 SiC 기판(100)이 제공된다. 상기 에피택셜층(110)의 소정 위치에 p-n 접합 영역을 제공하기 위하여 링 형상의 p+ 영역(170)이 형성된다. 상기 p+ 영역(170)은 통상의 포토리소그래피 기법을 이용하여 상기 영역을 개구하는 이온 주입 마스크(도시하지 않음)를 형성하고, p형 도펀트를 이온 주입함으로써 형성될 수 있다. 본 발명에서 여러 지점에 복수의 p+ 영역을 형성하기 위하여 다중 이온주입 공정(multiple ion implantation)이 적용될 수 있다. Referring to FIG. 8, there is provided a
본 발명에서 상기 p형 도펀트로는 예컨대 Al이나 B와 같은 금속이 사용될 수 있고, 도핑 농도는 예컨대 8*1017 cm3일 수 있다. 이온 주입된 p 도펀트는 고온에서 열처리함으로써 활성화된다. In the present invention, a metal such as Al or B may be used as the p-type dopant, and the doping concentration may be, for example, 8 * 10 17 cm 3 . The implanted p dopant is activated by heat treatment at high temperature.
이어서, 전술한 도 2 내지 도 6에서 설명한 것과 동일한 공정이 수행되고, 도 9에 도시된 바와 같이 링의 폭이 w이고 인접한 링과의 간격이 s인 FGR(Field Guard Ring) 구조의 SBD가 제조된다. 이와 같이 형성된 링 형상의 p+ 영역은 쇼트키 금속의 모서리 부분에서 발생하는 전계 크라우딩(electric field crowding)을 완화하여 다이오드의 항복 전압을 향상시킬 수 있다.
Next, the same processes as those described with reference to Figs. 2 to 6 described above are performed, and an SBD having an FGR (field guard ring) structure having a ring width w and an interval between adjacent rings is s do. The ring-shaped p + region thus formed can alleviate the electric field crowding generated at the corner portion of the Schottky metal, thereby improving the breakdown voltage of the diode.
<실시예1>≪ Example 1 >
도너(donor) 농도가 5*1015/cm3이고 두께가 12 마이크로미터인 n형 4H-SiC 에피택셜층을 갖는 SiC 기판상에 도 2 내지 도 6과 관련하여 설명한 제조 공정에 따라 복수의 SBD를 제조하였다. On a SiC substrate having an n-type 4H-SiC epitaxial layer with a donor concentration of 5 * 10 15 / cm 3 and a thickness of 12 micrometers, a plurality of SBDs .
구체적으로, 산소 분위기 및 1150℃의 온도에서 열산화에 의해 두께 약 300Å인 열산화막을 형성하였고, 형성된 산화막을 1175℃에서 NO 가스 분위기에서 2시간 동안 어닐링 하였다. 이어서, SiC 기판의 배면에 오믹 금속으로 500Å 두께의 Ni 금속층을 전자빔증발기(e-beam evaporator)를 이용하여 증착하고 1000℃에서 2분간 어닐링 하였다. 이어서, 열산화막 패턴을 형성한 후 전자빔 증발기로 쇼트키 금속 및 패드 금속으로 1000Å 두께의 Ni층과 2000Å의 Au층을 증착하였다. 제조된 샘플에서 개개의 SBD는 직경 약 100 마이크로미터인 원형이었다. Specifically, a thermal oxide film having a thickness of about 300 ANGSTROM was formed by thermal oxidation at an oxygen atmosphere and a temperature of 1150 DEG C, and the formed oxide film was annealed at 1175 DEG C for 2 hours in an NO gas atmosphere. Next, a 500 Å thick Ni metal layer was deposited as an ohmic metal on the back surface of the SiC substrate by using an electron beam evaporator (e-beam evaporator) and annealed at 1000 ° C. for 2 minutes. Next, a thermal oxide film pattern was formed, and then an electron beam evaporator was used to deposit a 1000 Å thick Ni layer and a 2000 Å Au layer of Schottky metal and pad metal. Each SBD in the prepared sample was circular with a diameter of about 100 micrometers.
비교를 위하여, NO 가스 어닐링을 거치지 않고 열산화만을 거친 SBD 샘플(REF), 열산화를 거치지 않고 NO 어닐링만을 거친 SBD 샘플(NO direct), 열산화 후 N2와 Ar 분위기에서 어닐링을 거친 SBD 샘플(N2, Ar)을 각각 제조하였다. For comparison, SBD samples (REF) subjected to thermal oxidation only without NO gas annealing, SBD samples (NO direct) only after NO annealing without thermal oxidation, SBD samples annealed in N 2 and Ar atmosphere after thermal oxidation (N 2 , Ar), respectively.
각 샘플 당 50 개의 SBD에 대하여 Hewlett-Packard사의 HP-4155A 장치와 텍트로닉스(Tektronix)사의 Curve Tracer 371A를 사용하여 I-V 특성을 측정하였다. I-V characteristics were measured using a HP-4155A device from Hewlett-Packard and a Curve Tracer 371A from Tektronix for 50 SBDs per sample.
아래 표 1에 측정된 각 샘플에 대한 다이오드 이상계수(Ideality factor; n), 쇼트키 배리어 높이(Φb) 및 역방향 누설전류 밀도값을 열거하였다. 또한, 도 10에는 그 값이 플롯되어 있다. The diode ideal coefficient (n), Schottky barrier height (phi b ) and reverse leakage current density values for each sample measured are listed in Table 1 below. In Fig. 10, the values are plotted.
표 1 및 도 1을 참조하면, 어닐링을 거치지 않은 SBD 샘플(REF)와 대비할 때, NO 어닐링을 거친 SBD 샘플(NO)의 경우에는 이상계수와 쇼트키 배리어 높이에 있어서 높은 균일성을 가짐을 알 수 있다. 또한 NO 어닐링을 거친 SBD 샘플(NO)은 -100 V에서의 역방향 누설전류값이 감소함을 알 수 있다. Referring to Table 1 and FIG. 1, it can be seen that, in contrast to the non-annealed SBD sample (REF), the SBD sample (NO) after NO annealing has high uniformity in the anomalous coefficient and the Schottky barrier height . Also, it can be seen that the reverse leakage current value at -100 V is decreased in the SBD sample (NO) subjected to NO annealing.
이상의 결과로부터, 열산화막이 제거된 SiC 표면은 NO 가스 어닐링에 의해 낮은 표면 트랩 밀도를 나타내며, 이상적인 쇼트키 컨택트를 형성함을 알 수 있다. From the above results, it can be seen that the SiC surface from which the thermal oxide film has been removed exhibits a low surface trap density by NO gas annealing and forms an ideal Schottky contact.
한편, NO 어닐링만을 거친 SBD 샘플(NO direct)의 경우에도 열산화 및 NO 어닐링을 거친 SBD 샘플(NO)과 비슷한 결과를 보여주고 있어, 공정 간소화 측면에서는 NO 어닐링만을 도입하는 것이 유리한 점이 있음을 알 수 있다. 한편, 불활성 분위기에서 어닐링을 거친 샘플들 즉 N2 및 Ar의 경우, 쇼트키 배리어 높이의 균일성이 향상되지만, 쇼트키 배리어 높이가 감소하고, 역방향 누설전류값이 증가함을 알 수 있다.
On the other hand, in the case of the NOD annealed SBD sample (NO direct), the result is similar to that of the SBD sample (NO) after thermal oxidation and NO annealing. Thus, . On the other hand, it can be seen that, in the case of samples annealed in an inert atmosphere, that is, N 2 and Ar, the Schottky barrier height is improved, but the Schottky barrier height is decreased and the reverse leakage current value is increased.
<실시예2>≪ Example 2 >
고전압에서의 역방향 누설전류에 미치는 NO 어닐링의 영향을 살펴보기 위하여 도 8 및 도 9와 관련하여 설명한 FGR 구조의 SBD를 제조하였다. The SBD of the FGR structure described with reference to FIGS. 8 and 9 was fabricated to examine the effect of NO annealing on the reverse leakage current at high voltage.
제조된 FGR 구조는 폭이 20 마이크로미터, 간격이 5 마이크로미터인 4 개의 링으로 구성된다. 각 링은 약 650 ℃의 온도에서 Al 이온을 다중 에너지 이온주입(multiple energy ion implantation)함으로써 형성하였고, 그 주입 농도는 약 8.0*1017/cm3, 주입 깊이는 약 0.4 마이크로미터였다. 이온 주입 후 약 1700℃의 온도에서 5분간 활성화하였다. 이후, 실시예1에서 설명한 것과 마찬가지로, 열산화막 패턴, 쇼트키 금속 및 패드를 형성하여 FGR 구조의 SBD 샘플을 제조하였다. The fabricated FGR structure consists of four rings with a width of 20 micrometers and a spacing of 5 micrometers. Each ring was formed by multiple energy ion implantation of Al ions at a temperature of about 650 ° C with an implant concentration of about 8.0 * 10 17 / cm 3 and an implant depth of about 0.4 micrometer. After ion implantation, it was activated at a temperature of about 1700 ° C for 5 minutes. Thereafter, as in Example 1, a thermally oxidized film pattern, a Schottky metal and a pad were formed to prepare an SBD sample of the FGR structure.
이상의 방법으로 제조한 FGR SBD 샘플(NO POA)에 대해 I-V 특성을 측정하였다. 또한, 비교를 위해 NO 어닐링을 거치지 않은 FGR SBD 샘플(REFERENCE)을 동일한 방식으로 제작하여 그 I-V 특성을 측정하였다. I-V characteristics were measured for the FGR SBD sample (NO POA) prepared by the above method. For comparison, an FGR SBD sample (REFERENCE) not subjected to NO annealing was prepared in the same manner and its I-V characteristics were measured.
도 11은 NO 어닐링 수행 여부에 따른 FGR SBD의 순방향 및 역방향 I-V 특성을 나타낸 그래프이다. 11 is a graph showing forward and backward I-V characteristics of the FGR SBD according to NO annealing.
도 11을 참조하면, NO 어닐링을 거치지 않은 FGR SBD 샘플(REFERENCE)의 경우 계면 트랩과 관련된 비정상적인 전압-전류 특성이 나타났으나(도 11의 (a) 참조), NO 어닐링을 거친 FGR SBD 샘플(NO POA)의 경우 나타나지 않음을 알 수 있다(도 11의 (b) 참조). 또한, 비정상적인 전압-전류 특성이 나타난 FGR SBD에서 높은 역방향 누설전류가 나타남을 알 수 있다(도 11의 (c) 및 (d) 참조). 11, an abnormal voltage-current characteristic associated with the surface trap was observed for the FGR SBD sample (REFERENCE) without the NO annealing (see FIG. 11A), but the FGR SBD sample NO POA) (see Fig. 11 (b)). Also, it can be seen that a high reverse leakage current appears in the FGR SBD exhibiting abnormal voltage-current characteristics (see FIGS. 11 (c) and 11 (d)).
한편, 도 11의 (e)에 도시된 바와 같이, NO 어닐링을 거친 FGR SBD 샘플(NO POA)은 NO 어닐링을 거치지 않은 FGR SBD 샘플(REFERENCE) 보다 높은 항복 전압을 나타내고 있다. 또한, NO 어닐링을 거치지 않은 FGR SBD 샘플(REFERENCE)은 역방향 누설전류가 천천히 증가하는 완만한 항복 전압 특성을 나타내며, NO 어닐링을 거친 FGR SBD 샘플(NO POA)은 급격한 항복 전압 특성을 나타냄을 알 수 있다.
On the other hand, as shown in FIG. 11 (e), the NO annealed FGR SBD sample (NO POA) shows a higher breakdown voltage than the FGR SBD sample (REFERENCE) without the NO annealing. In addition, the FGR SBD sample (REFERENCE) not subjected to the NO annealing exhibits a gentle breakdown voltage characteristic in which the reverse leakage current slowly increases, and the FGR SBD sample (NO POA) after the NO annealing exhibits a rapid breakdown voltage characteristic have.
100 SiC 기판
110 에피택셜층
120 열산화막
120' 열산화막 패턴
130 오믹금속층
140 식각 마스크
150 쇼트키 금속
160 패드
170 p+ 영역100 SiC substrate
110 epitaxial layer
120 thermal oxide film
120 'thermal oxide film pattern
130 ohmic metal layer
140 Etch mask
150 Schottky metal
160 pads
170 p + region
Claims (6)
상기 에피택셜층을 1150~1175℃의 온도 및 산화 분위기에서 1~5 시간 동안 건식 산화하고, 1175℃의 온도 및 NO 가스 분위기에서 1~3 시간 동안 열처리하여 N을 포함하게 된 표면에 열산화막을 형성하는 단계;
상기 열산화막이 형성된 SiC 기판의 배면에 오믹금속층을 형성하고 950~1000℃의 온도에서 열처리하는 단계;
상기 에피택셜층의 일부를 노출하는 개구를 형성하도록 상기 열산화막을 패터닝하는 단계;
상기 개구를 충진하는 쇼트키 금속을 N을 포함하는 표면에 증착하는 단계;
상기 쇼트키 금속 상에 패드 금속층을 증착하는 단계; 및
상기 패드 금속층을 패터닝하여 패드를 형성하는 단계를 포함하는 것을 특징으로 하는 에피택셜층 표면에 N을 포함하는 쇼트키 배리어 다이오드의 제조 방법.Providing an n-type 4H-SiC substrate having an epitaxial layer on one side;
The epitaxial layer is dry-oxidized for 1 to 5 hours at a temperature of 1150 to 1175 DEG C and an oxidizing atmosphere, and heat-treated at a temperature of 1175 DEG C and an NO gas atmosphere for 1 to 3 hours to form a thermal oxide film ;
Forming an ohmic metal layer on the back surface of the SiC substrate on which the thermal oxide film is formed, and performing heat treatment at a temperature of 950 to 1000 ° C;
Patterning the thermally-oxidized film to form an opening exposing a portion of the epitaxial layer;
Depositing a Schottky metal filling the opening on a surface comprising N;
Depositing a pad metal layer on the Schottky metal; And
And patterning the pad metal layer to form a pad. The method of manufacturing a Schottky barrier diode according to claim 1,
상기 패터닝 단계는,
포토레지스트를 도포, 노광 및 현상하여 상기 개구에 대응하는 위치의 포토레지스트가 제거된 포토레지스트 패턴을 형성하는 단계; 및
상기 포토레지스트 패턴을 식각 마스크로 상기 열산화막의 일부를 제거하는 단계를 포함하는 것을 특징으로 하는 쇼트키 배리어 다이오드의 제조 방법.The method according to claim 1,
Wherein the patterning step comprises:
Applying, exposing, and developing the photoresist to form a photoresist pattern from which the photoresist at a position corresponding to the opening is removed; And
And removing a portion of the thermally-oxidized film using the photoresist pattern as an etch mask.
상기 열산화막 형성 단계의 건식 산화는 O2 분위기에서 수행되는 것을 특징으로 하는 쇼트키 배리어 다이오드의 제조 방법.The method according to claim 1,
Wherein the dry oxidation of the thermal oxidation film forming step is performed in an O 2 atmosphere.
상기 에피택셜층의 표면을 포함하는 일부에 p-n 접합이 형성되도록 p형 반도체 영역을 형성하는 단계;
상기 에피택셜층을 1150~1175℃의 온도 및 산화 분위기에서 1~5 시간 동안 건식 산화하고, 1175℃의 온도 및 NO 가스 분위기에서 1~3 시간 동안 열처리하여 N을 포함하게 된 표면에 열산화막을 형성하는 단계;
상기 열산화막이 형성된 SiC 기판의 배면에 오믹금속층을 형성하고 950~1000℃의 온도에서 열처리하는 단계;
상기 에피택셜층의 일부를 노출하는 개구를 형성하도록 상기 열산화막을 패터닝하는 단계;
상기 개구를 충진하는 쇼트키 금속을 N을 포함하는 표면에 증착하는 단계;
상기 쇼트키 금속 상에 패드 금속층을 증착하는 단계; 및
상기 패드 금속층을 패터닝하여 패드를 형성하는 단계를 포함하는 것을 특징으로 에피택셜층 표면에 N을 포함하는 쇼트키 배리어 다이오드의 제조 방법.Providing a 4H-SiC substrate having an n-type epitaxial layer on one side;
Forming a p-type semiconductor region so that a pn junction is formed in a portion including the surface of the epitaxial layer;
The epitaxial layer is dry-oxidized for 1 to 5 hours at a temperature of 1150 to 1175 DEG C and an oxidizing atmosphere, and heat-treated at a temperature of 1175 DEG C and an NO gas atmosphere for 1 to 3 hours to form a thermal oxide film ;
Forming an ohmic metal layer on the back surface of the SiC substrate on which the thermal oxide film is formed, and performing heat treatment at a temperature of 950 to 1000 ° C;
Patterning the thermally-oxidized film to form an opening exposing a portion of the epitaxial layer;
Depositing a Schottky metal filling the opening on a surface comprising N;
Depositing a pad metal layer on the Schottky metal; And
And patterning the pad metal layer to form a pad. 2. The method of claim 1, wherein the pad metal layer is N-doped.
상기 p형 반도체 영역의 최소한 일부는 상기 쇼트키 금속의 에지와 접촉하는 것을 특징으로 하는 쇼트키 배리어 다이오드의 제조 방법.6. The method of claim 5,
Wherein at least a portion of the p-type semiconductor region is in contact with an edge of the Schottky metal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140120973A KR101615304B1 (en) | 2014-09-12 | 2014-09-12 | Fabrication Methods Of Schottky Barrier Diodes |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140120973A KR101615304B1 (en) | 2014-09-12 | 2014-09-12 | Fabrication Methods Of Schottky Barrier Diodes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160031592A KR20160031592A (en) | 2016-03-23 |
| KR101615304B1 true KR101615304B1 (en) | 2016-04-27 |
Family
ID=55645009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140120973A KR101615304B1 (en) | 2014-09-12 | 2014-09-12 | Fabrication Methods Of Schottky Barrier Diodes |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101615304B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113436970B (en) * | 2021-06-24 | 2024-03-29 | 中国科学技术大学 | Preparation method of double-barrier Schottky diode |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006324585A (en) * | 2005-05-20 | 2006-11-30 | Nissan Motor Co Ltd | Silicon carbide semiconductor device and manufacturing method thereof |
| JP2010067937A (en) * | 2008-08-12 | 2010-03-25 | Shindengen Electric Mfg Co Ltd | Manufacturing method of schottky barrier diode, and schottky barrier diode |
| JP2013105868A (en) | 2011-11-14 | 2013-05-30 | Sumitomo Electric Ind Ltd | Method for manufacturing schottky barrier diode |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011159814A (en) | 2010-02-01 | 2011-08-18 | Nagoya Institute Of Technology | Schottky diode and method of manufacturing the same |
-
2014
- 2014-09-12 KR KR1020140120973A patent/KR101615304B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006324585A (en) * | 2005-05-20 | 2006-11-30 | Nissan Motor Co Ltd | Silicon carbide semiconductor device and manufacturing method thereof |
| JP2010067937A (en) * | 2008-08-12 | 2010-03-25 | Shindengen Electric Mfg Co Ltd | Manufacturing method of schottky barrier diode, and schottky barrier diode |
| JP2013105868A (en) | 2011-11-14 | 2013-05-30 | Sumitomo Electric Ind Ltd | Method for manufacturing schottky barrier diode |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160031592A (en) | 2016-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20190140046A1 (en) | Silicon carbide power device employing heterojunction terminal and manufacturing method thereof | |
| JP2022065153A (en) | Schottky barrier diode and pn junction | |
| JP6477106B2 (en) | Semiconductor device | |
| JP2004515080A (en) | Epitaxial edge termination for silicon carbide schottky device and method of manufacturing silicon carbide device including the same | |
| WO2009119248A1 (en) | Semiconductor device | |
| JP6444718B2 (en) | Semiconductor device | |
| Nakamura et al. | A 4.15 kV 9.07-m/spl Omega//spl middot/cm/sup 2/4H-SiC Schottky-barrier diode using Mo contact annealed at high temperature | |
| Hao et al. | Improved vertical β-Ga 2 O 3 Schottky barrier diodes with conductivity-modulated p-NiO junction termination extension | |
| US20060006394A1 (en) | Silicon carbide Schottky diodes and fabrication method | |
| JP2003318413A (en) | High breakdown voltage silicon carbide diode and manufacturing method therefor | |
| KR20070092473A (en) | Gan semiconductor device and method for fabricating the same | |
| Lynch et al. | Design considerations for high voltage SiC power devices: An experimental investigation into channel pinching of 10kV SiC junction barrier schottky (JBS) diodes | |
| US20160276497A1 (en) | Semiconductor device and manufacturing method thereof | |
| US11380757B2 (en) | Metal terminal edge for semiconductor structure and method of forming the same | |
| JP2006352006A (en) | Rectifier element and manufacturing method thereof | |
| JP2006253521A (en) | Semiconductor diode and its fabrication process | |
| JP3817915B2 (en) | Schottky diode and manufacturing method thereof | |
| WO2010073455A1 (en) | Method for manufacturing silicon carbide semiconductor element | |
| KR101615304B1 (en) | Fabrication Methods Of Schottky Barrier Diodes | |
| KR20180116586A (en) | Silicon-carbide trench schottky barrier diode using poly-Si and a method of manufacturing the same | |
| CN108550652B (en) | Preparation method of avalanche photodiode | |
| KR100613844B1 (en) | Sic - schottky barrier diode and manufacturing method of the same | |
| CN107251230B (en) | Method for manufacturing wide band gap junction barrier schottky diode | |
| JP5872327B2 (en) | Semiconductor rectifier | |
| CN109285774B (en) | Junction barrier Schottky diode based on gallium nitride and forming method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |