KR101611218B1 - 붕소와 질소가 동시에 도핑된 반도체용 그래핀 및 이의 제조방법 - Google Patents

붕소와 질소가 동시에 도핑된 반도체용 그래핀 및 이의 제조방법 Download PDF

Info

Publication number
KR101611218B1
KR101611218B1 KR1020140009713A KR20140009713A KR101611218B1 KR 101611218 B1 KR101611218 B1 KR 101611218B1 KR 1020140009713 A KR1020140009713 A KR 1020140009713A KR 20140009713 A KR20140009713 A KR 20140009713A KR 101611218 B1 KR101611218 B1 KR 101611218B1
Authority
KR
South Korea
Prior art keywords
graphene
boron
nitrogen
precursor
semiconductor
Prior art date
Application number
KR1020140009713A
Other languages
English (en)
Other versions
KR20150089275A (ko
Inventor
백종범
정선민
전인엽
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020140009713A priority Critical patent/KR101611218B1/ko
Priority to US14/605,738 priority patent/US9490040B2/en
Publication of KR20150089275A publication Critical patent/KR20150089275A/ko
Application granted granted Critical
Publication of KR101611218B1 publication Critical patent/KR101611218B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/194—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/04—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of carbon-silicon compounds, carbon or silicon
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 붕소와 질소가 동시에 도핑된 반도체용 그래핀 및 이의 제조방법에 관한 것이다.
본 발명에 따른 반도체용 그래핀 및 이의 제조방법에 의해 제조된 그래핀은 질소와 붕소를 동시에 도핑하여 반도체로 사용이 가능하다. 그리하여 종래 제조방법에 의해 제조된 그래핀의 경우 물리적, 화학적, 전기적 안정성에도 불구하고 밴드갭이 없어 반도체로 사용이 불가능하던 그래핀을 반도체로 사용할 수 있게 되어, 그래핀의 적용 분야가 보다 다양해지는 효과가 있다. 또한 분산성이 우수한 그래핀의 제공이 가능하다.

Description

붕소와 질소가 동시에 도핑된 반도체용 그래핀 및 이의 제조방법{Graphene for semiconductor co-doping boron and nitrogen at the same time and preparation method thereof}
본 발명은 붕소와 질소가 동시에 도핑된 반도체용 그래핀 및 이의 제조방법에 관한 것이다.
최근 들어, 탄소로 구성되는 풀러렌, 탄소 나노 튜브, 그래핀, 흑연 등의 탄소 물질에 관한 관심이 증가하고 있다.
특히 탄소 나노 튜브와 그래핀에 대한 연구가 활발히 진행되고 있다. 특히, 그래핀은 대면적으로 형성할 수 있으며, 전기적, 기계적, 화학적인 안정성을 가지고 있을 뿐만 아니라 뛰어난 도전성의 성질을 가지고 있으므로, 전자 회로의 기초 소재로 관심을 받고 있다.
이러한 그래핀은 흑연(graphite)을 이루고 있는 기본 단위이며, 탄소 원자 1개의 두께로 이루어진 얇은 막이다. 또한 탄소가 육각형 모양의 공유 결합으로 이루어진 2차원의 평면 물질이다. 이러한 그래핀은 물리적 화학적 성질이 매우 뛰어난 소재로서, 높은 비표면적(대략 2,000-3,000 ㎠/g)을 가지고 있으며, 뛰어난 열전도성 및 전기전도성을 가지고 있다.
그래핀의 제조방법은 크게 상향식 접근(bottom up process)과 하향식 접근(top down process)의 두 가지 방법으로 분류할 수 있다. 상향식 접근 방식의 대표적인 방법으로는 화학기상증착법, 에피택시얼(epitaxial) 등 탄소 전구체를 이용하여 금속 혹은 실리콘 등의 기판(substrate) 위에서 그래핀을 합성하는 방법이다. 이 방법은 그래핀의 생성시 조건에 따라 고품질을 얻을 수 있으나 높은 온도에서만 합성이 가능하다는 문제점이 있으며, 사용한 기판의 면적에 따라 생산량이 제한적이라는 문제점이 있다.
반면에 하향식 접근 방법은 판상형의 흑연으로부터 한 장의 그래핀을 박리하는 방법으로 흑연을 산화하여 그래핀을 박리하였다가 다시 환원시켜 얻는 그래핀 산화환원법이 대표적이다. 이러한 산화환원법은 강산을 사용하여 산화를 하며, 환원 시 강한 환원제를 사용하는 방법으로서, 환원을 하여도 손상된 구조는 원래의 상태로 완전히 복원하기 어렵다는 문제점이 있다. 그 밖에 흑연을 이루고 있는 그래핀의 가장자리만 선택적으로 기능화시켜 박리시키는 그래핀 가장자리 박리법, 흑연을 기계적으로 박리하는 볼밀링법 등이 존재한다.
또한 이렇게 생산된 그래핀을 도핑하는 방법은 물리적 도핑과 화학적 도핑으로 나눌 수 있다. 이중 물리적 도핑은 그래핀과 도핑제의 물리적 결합으로 인해 외부 환경에 민감하게 되고, 이는 도핑 효과의 지속성이 매우 낮다는 문제점을 가지게 된다. 반면에 화학적 도핑의 경우, 이종원소와 그래핀이 화학적으로 결합하여 지속적으로 도핑 효과를 나타낼 수 있으며, 그래핀에 도입되는 이종원소의 성질에 따라 그래핀의 물성이 달라져 이종원소의 양이나 원소 종류에 따라 원하는 방향으로 물성을 조절할 수 있다.
한편 상기 상향식 접근방법이나 하향식 접근 방법으로 생산된 그래핀은 높은 전자이동도를 가지지만 반금속 물질로 밴드갭이 없으며, 이는 그래핀이 논리 소자에서 온/오프 제어가 불가능하여 반도체로 사용이 불가능하다는 문제점이 있다. 그리하여 상기 화학적 도핑을 이용하여 반도체로의 이용 가능성을 모색하는 연구가 계속되어야만 함에도 불구하고 이에 대한 연구가 아직은 많이 부족하다는 문제점이 있다.
본 발명과 관련된 선행기술문헌으로는 대한민국 공개특허 제10-2011-0016287호(특허문헌 1)가 있으며, 상기 특허문헌 1은 그래핀 산화물의 코팅방법에 관한 것으로 구체적으로는 콜로이드 상태의 그래핀 산화물 용액을 각종 다양한 기재의 표면에 직접 코팅하고 건조시킨 후 열처리를 하여 기재의 표면에 그래핀 박막을 형성시키는 것으로서, 본 발명과 같이 그래핀에 밴드갭을 형성하여 반도체에 사용하고자 하는 기술에 관하여는 어떠한 개시 또는 암시조차 되어 있지 않다.
특허문헌 1. 대한민국 공개특허 제10-2011-0016287호
본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 화학적 도핑을 통해 반도체로 사용이 가능한 그래핀 및 이의 제조방법을 제공하는 것이다.
위와 같은 과제를 해결하기 위한 본 발명의 한 특징에 따른 반도체용 그래핀은
붕소 및 질소가 동시에 도핑되었으며,
상기 도핑은 주기율표상 1족인 알칼리 금속 원소 또는 2족인 알칼리 토금속 원소와 탄소 전구체의 화학결합 후 도핑되어 이루어진 것을 특징으로 한다.
또한 상기 붕소 및 질소의 도핑은 붕소 전구체 및 질소 전구체에 의해 도핑되는 것으로서, 상기 붕소 전구체는 붕소에 F, Cl, Br 및 I로 이루어지는 군으로부터 선택되는 어느 하나가 결합하여 이루어지는 것을 특징으로 한다.
또한 상기 붕소 전구체는 BF, BF3, BCl3, BBr3 및 BI3로 이루어진 군으로부터 선택되는 어느 하나 이상인 것을 특징으로 하며, 상기 질소 전구체는 N2, NH3, NF3, NCl, NBr3, NI3, NHCl2, NH2Cl, NF5, N2F4 및 N2Cl4로 이루어지는 군으로부터 선택되는 어느 하나 이상인 것을 특징으로 한다.
또한 상기 탄소 전구체는 탄소에 F, Cl, Br 및 I로 이루어지는 군으로부터 선택되는 어느 하나가 결합하여 이루어지는 것을 특징으로 한다.
또한 상기 탄소 전구체는 CF4, C2F4, CF6, CCl4, C2Cl4, CCl6, C6Cl6, CBr4, C2Br4, C6Br6, CI4, C2I4 및 C6I6로 이루어지는 군으로부터 선택되는 어느 하나 이상인 것을 특징으로 한다.
또한 상기 붕소 및 질소의 도핑 비율은 상기 붕소가 0.01-5.00 at%로 도핑되며, 상기 질소는 0.01-5.00 at%로 도핑되어 이루어지는 것을 특징으로 한다.
또한 상기 알칼리 금속은 리튬, 나트륨, 칼륨, 루비듐, 세슘 및 프랑슘으로 이루어지는 군으로부터 선택되는 어느 하나 이상인 것을 특징으로 하고,
상기 알칼리 토금속은 베릴륨, 마그네슘, 칼슘, 스트론튬, 바륨 및 라듐으로 이루어지는 군으로부터 선택되는 어느 하나 이상인 것을 특징으로 한다.
또한 상기 그래핀의 밴드갭은 0.1-5 eV인 것을 특징으로 한다.
본 발명의 또 다른 특징에 따른 반도체용 그래핀의 제조방법은
1) 탄소 전구체와 알칼리 금속 또는 알칼리 토금속을 밀폐된 용기에 투입하는 단계;
2) 상기 밀폐된 용기에 붕소 전구체 및 질소 전구체를 투입하는 단계; 및
3) 상기 밀폐된 용기 내의 온도를 상승시켜 유지하는 단계;
를 포함한다.
또한 상기 붕소 전구체는 붕소에 F, Cl, Br 및 I로 이루어지는 군으로부터 선택되는 어느 하나가 결합하여 이루어지는 것을 특징으로 한다.
또한 상기 붕소 전구체는 BF, BF3, BCl3, BBr3 및 BI3로 이루어진 군으로부터 선택되는 어느 하나 이상인 것을 특징으로 하며,
상기 질소 전구체는 N2, NH3, NF3, NCl, NBr3, NI3, NHCl2, NH2Cl, NF5, N2F4 및 N2Cl4로 이루어지는 군으로부터 선택되는 어느 하나 이상인 것을 특징으로 한다.
또한 상기 탄소 전구체는 탄소에 F, Cl, Br 및 I로 이루어지는 군으로부터 선택되는 어느 하나가 결합하여 이루어지는 것을 특징으로 한다.
또한 상기 탄소 전구체는 CF4, C2F4, CF6, CCl4, C2Cl4, CCl6, C6Cl6, CBr4, C2Br4, C6Br6, CI4, C2I4 및 C6I6로 이루어지는 군으로부터 선택되는 어느 하나 이상인 것을 특징으로 한다.
또한 상기 1)단계에서 탄소 전구체와 알칼리 금속 또는 알칼리 토금속의 부피비는 0.01-20 부피%인 것을 특징으로 한다.
또한 상기 제조방법에 의해 제조된 그래핀은 붕소와 질소가 동시에 도핑되어 이루어진 것을 특징으로 하며, 상기 붕소 및 질소의 도핑 비율은 상기 붕소가 0.01-5.00 at%로 도핑되며, 상기 질소는 0.01-5.00 at%로 도핑되어 이루어지는 것을 특징으로 한다.
또한 상기 3)단계는 50-400 ℃의 온도까지 밀폐 용기의 내부를 상승시킨 후, 이를 0.5-12 시간 동안 유지하여 이루어지는 것을 특징으로 한다.
또한 상기 1)단계에서 밀폐된 용기에 투입하는 탄소 전구체와 알칼리 금속 또는 알칼리 토금속의 비율은 밀폐된 용기의 전체 부피 중 10-30 부피%로 투입되어 이루어지는 것을 특징으로 한다.
본 발명에 따른 반도체용 그래핀 및 이의 제조방법에 의해 제조된 그래핀은 질소와 붕소를 동시에 도핑하여 반도체로 사용이 가능하다. 그리하여 종래 제조방법에 의해 제조된 그래핀의 경우 물리적, 화학적, 전기적 안정성에도 불구하고 밴드갭이 없어 반도체로 사용이 불가능하던 그래핀을 반도체로 사용할 수 있게 되어, 그래핀의 적용 분야가 보다 다양해지는 효과가 있다. 또한 유기 용매에서 분산성이 우수한 그래핀의 제공이 가능하다.
도 1은 그래핀 구조 내부에 붕소와 질소가 함께 도핑되는 메커니즘을 나타낸 도면이다.
도 2는 분광학 측정 장비(UV-Vis spectroscopy)를 이용하여 계산한 밴드갭을 나타내는 도면이다.
도 3은 전계효과 트랜지스터의 그래프를 나타내는 도면이다.
도 4는 붕소와 질소가 함께 도핑된 그래핀이 NMP(N-Methyl-2-pyrrolidone)용매에 분산시켜 상온에서 두달 동안 방치해 두었을 때, 그래핀(C-graphene), 붕소만 도핑된 그래핀(BC-graphene)과 비교하여 안정된 분산력을 나타낸다.
도 5는 그래핀이 형성되는 실험을 열적 안정성으로 예측하였으며, 반응 온도 별로 분해 온도를 알 수 있는 도면이다.
도 6은 그래핀이 형성되는 실험을 열적 안정성으로 예측하였으며, 반응 시간 별로 분해 온도를 알 수 있는 도면이다.
이에 본 발명자들은 반도체로 사용이 가능한 그래핀을 개발하기 위하여 예의 연구 노력한 결과, 본 발명에 따른 질소와 붕소가 동시에 도핑된 반도체용 그래핀 및 이의 제조방법을 발견하여 본 발명을 완성하였다.
구체적으로 본 발명에 따른 반도체용 그래핀은 붕소 및 질소가 도핑 되었으며,
상기 도핑은 주기율표상 1족인 알칼리 금속 원소 또는 2족인 알칼리 토금속 원소와 탄소 전구체의 화학결합 후 도핑되어 이루어진 것을 특징으로 한다.
상기 붕소와 질소가 본 발명에 따른 반도체용 그래핀에 동시에 도핑됨으로 인해 밴드갭을 형성하는 것이 가능하며, 이를 통해 반도체에 사용되기 어려웠던 그래핀을 반도체에 적용하는 것이 가능하게 된다. 또한 이렇게 본 발명에 따른 반도체용 그래핀에 붕소와 질소가 동시에 도핑되면 붕소 또는 질소 각각이 따로이 그래핀에 도핑된 경우에 비해 분산력이 월등히 향상되는 효과가 있다.
한편, 상기 도핑은 주기율표상 1족인 알칼리 금속 원소 또는 2족인 알칼리 토금속 원소와 탄소 전구체의 화학결합 후 도핑되는 것이 바람직한데, 이렇게 알칼리 금속 또는 알칼리 토금속 원소와 탄소 전구체가 화학결합한 후에 도핑되는 것이 붕소와 질소의 동시 도핑 양을 보다 증가시킬 수 있어 바람직하다. 또한 상기 화학결합은 특별한 제한이 있는 것은 아니지만 공유결합인 것이 바람직하다.
또한 상기 붕소 및 질소의 도핑은 붕소 전구체 및 질소 전구체에 의해 도핑되는 것으로서, 상기 붕소 전구체는 붕소 할라이드라면 특별한 제한이 없으며, 바람직하게는 붕소에 F, Cl, Br 및 I로 이루어지는 군으로부터 선택되는 어느 하나가 결합하여 이루어지는 것이 바람직하다. 또한 상기 붕소 전구체는 더욱 바람직하게는 BF, BF3, BCl3, BBr3 및 BI3로 이루어진 군으로부터 선택되는 어느 하나 이상일 수 있으며, 상기 질소 전구체는 N2, NH3, NF3, NCl, NBr3, NI3, NHCl2, NH2Cl, NF5, N2F4 및 N2Cl4로 이루어지는 군으로부터 선택되는 어느 하나 이상인 것을 특징으로 한다
또한 상기 탄소 전구체는 탄소 할라이드라면 특별한 제한이 없으며, 바람직하게는 탄소에 F, Cl, Br 및 I로 이루어지는 군으로부터 선택되는 어느 하나가 결합하여 이루어지는 것이 바람직하다. 또한 상기 탄소 전구체는 더욱 바람직하게는 CF4, C2F4, CF6, CCl4, C2Cl4, CCl6, C6Cl6, CBr4, C2Br4, C6Br6, CI4, C2I4 및 C6I6로 이루어지는 군으로부터 선택되는 어느 하나 이상일 수 있다.
또한 상기 붕소 및 질소의 도핑 비율은 상기 붕소가 0.01-5.00 at%로 도핑되며, 상기 질소는 0.01-5.00 at%로 도핑되어 이루어지는 것이 바람직하다. 상기 도핑 비율이 상기 수치범위에 해당하는 경우만이 우수한 밴드갭을 형성할 수 있어 그래핀을 반도체로 활용할 수 있으며, 우수한 분산성 향상을 도모할 수 있어 바람직하다.
또한 상기 알칼리 금속은 리튬, 나트륨, 칼륨, 루비듐, 세슘 및 프랑슘으로 이루어지는 군으로부터 선택되는 어느 하나 이상인 것이 바람직하고,
상기 알칼리 토금속은 베릴륨, 마그네슘, 칼슘, 스트론튬, 바륨 및 라듐으로 이루어지는 군으로부터 선택되는 어느 하나 이상인 것이 바람직하다.
한편 본 발명에 따른 반도체용 그래핀은 밴드갭이 반도체 범위인 0.1-5 eV에 해당할 수 있어 반도체에 적용이 가능하다.
본 발명의 또 다른 특징에 따른 반도체용 그래핀의 제조방법은
1) 탄소 전구체와 알칼리 금속 또는 알칼리 토금속을 밀폐된 용기에 투입하는 단계;
2) 상기 밀폐된 용기에 붕소 전구체 및 질소 전구체를 투입하는 단계; 및
3) 상기 밀폐된 용기 내의 온도를 상승시켜 유지하는 단계;
를 포함한다.
이러한 단계를 포함하여 반도체용 그래핀을 제조하게 되면 밴드갭이 형성되어 반도체로 적용이 가능하게 된다.
상기 붕소 전구체는 붕소 할라이드라면 특별한 제한이 없으며, 바람직하게는 붕소에 F, Cl, Br 및 I로 이루어지는 군으로부터 선택되는 어느 하나가 결합하여 이루어지는 것이 바람직하다. 또한 상기 붕소 전구체는 더욱 바람직하게는 BF, BF3, BCl3, BBr3 및 BI3로 이루어진 군으로부터 선택되는 어느 하나 이상일 수 있으며, 상기 질소 전구체는 N2, NH3, NF3, NCl, NBr3, NI3, NHCl2, NH2Cl, NF5, N2F4 및 N2Cl4로 이루어지는 군으로부터 선택되는 어느 하나 이상인 것을 특징으로 한다.
또한 상기 탄소 전구체는 탄소 할라이드라면 특별한 제한이 없으며, 바람직하게는 탄소에 F, Cl, Br 및 I로 이루어지는 군으로부터 선택되는 어느 하나가 결합하여 이루어지는 것이 바람직하다. 또한 상기 탄소 전구체는 더욱 바람직하게는 CF4, C2F4, CF6, CCl4, C2Cl4, CCl6, C6Cl6, CBr4, C2Br4, C6Br6, CI4, C2I4 및 C6I6로 이루어지는 군으로부터 선택되는 어느 하나 이상일 수 있다.
또한 상기 1)단계에서 탄소 전구체와 알칼리 금속 또는 알칼리 토금속의 부피비는 0.01~20 부피%인 것이 탄소 전구체와 알칼리 금속 또는 알칼리 토금속의 화학결합 후 충분한 양으로 붕소와 질소의 도핑을 유도할 수 있어 바람직하다.
또한 상기 제조방법에 의해 제조된 그래핀은 붕소와 질소가 동시에 도핑되어 이루어질 수 있다. 또한 상기 붕소 및 질소의 도핑 비율은 상기 붕소가 0.01-5.00 at%로 도핑될 수 있으며, 상기 질소는 0.01-5.00 at%로 도핑되어 이루어질 수 있다.
또한 상기 3)단계는 50-400 ℃의 온도까지 밀폐 용기의 내부를 상승시킨 후, 이를 0.5-12 시간 동안 유지시키는 것이 붕소와 질소의 도핑양을 보다 증가시킬 수 있어 바람직하다.
또한 상기 1)단계에서 밀폐된 용기에 투입하는 탄소 전구체와 알칼리 금속 또는 알칼리 토금속의 비율은 밀폐된 용기의 전체 부피 중 10-30 부피%로 투입되어 이루어지는 것이 바람직하다.
이하 본 발명을 바람직한 실시예를 참고로 하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되는 것은 아니다.
실시예
실시예 1
오토클레이브에 4 ㎖의 카본 테트라클로라이드(CCl4, Carbon tetrachloride)와 7.6 g의 칼륨(K)을 넣고, 질소 분위기 하에서 보론 트리브로마이드(BBr3, boron tribromide, 붕소)를 0.39 ㎖ 주입하여 270 ℃로 30 분간 열을 주어 그래핀 플레이크를 제조하였다. 이 결과로 붕소 2.38 at%와 질소 2.66 at%가 함께 도핑된 그래핀 플래이크를 제조하였다. 한편 하기 도 1은 본 실시예 1에 따른 그래핀의 제조 메커니즘 및 생성된 그래핀의 이미지를 보여주는 사진이다.
실시예 2
상기 카본 테트라클로라이드 대신 테트라클로로에틸렌을 사용한 것을 제외하고는 상기 실시예 1과 동일한 방법을 사용하여 그래핀 플래이크를 제조하였다.
비교예
비교예 1
붕소를 주입하지 않은 것을 제외하고는 상기 실시예 1과 동일한 방법을 사용하여 그래핀 플래이크를 제조하였다.
비교예 2
질소 대신에 아르곤을 주입한 것을 제외하고는 상기 실시예 1과 동일한 방법을 사용하여 그래핀 플래이크를 제조하였다.
실험예
실험예 1: 밴드갭 측정 실험
상기 실시예 1 및 실시예 2와 비교예 1 및 비교예 2에 따른 그래핀 플레이크의 밴드갭을 측정하는 실험을 진행하였다. 이때 본 실험은 분광학 실험 방법(UV-Vis spectroscopy 측정)을 사용하여 진행하였다. 또한 측정된 결과는 하기 도 2에서 확인할 수 있다.
하기 도 2에서 확인할 수 있는 바와 같이 질소와 붕소가 동시에 도핑된 실시예 1 및 실시예의 2의 경우에는 그래프에서 밴드갭을 계산한 결과 3.3 eV로 측정되어 밴드갭이 충분히 형성된 것임을 확인할 수 있었다. 반면에 비교예 1 및 비교예 2의 경우에는 밴드갭이 충분히 형성되지 않았다.
실험예 2: 전계효과 트랜지스터 측정 실험
한편 붕소와 질소가 함께 도핑된 실시예 1의 그래핀의 경우 반도체 성질을 나타내는지 보다 확실하게 알아보기 위해 전계효과 트랜지스터를 측정하는 실험을 진행하였으며, 이의 결과는 하기 도 3에 나타내었다.
하기 도 3에서 확인할 수 있는 바와 같이 온/오프 제어 비율을 통해 밴드갭 유무를 확인하는 전계효과 트랜지스터의 측정 결과로 보아 실시예 1에 따른 그래핀의 경우 반도체의 성질을 가지고 있음을 확인할 수 있었다.
실험예 3: 분산력 측정 실험
붕소와 질소가 동시에 도핑된 실시예 1 및 실시예 2가 비교예 1 및 비교예 2에 비하여 분산 효과가 우수한 것인지를 측정하는 실험을 진행하였다. 이의 실험은 유기 용매인 NMP(N-Methyl-2-pyrrolidone)에 2달 동안 침지시켜 분산되는 정도를 측정하는 방식으로 진행하였다. 이의 결과는 하기 도 4에 나타내었다.
하기 도 4에서 확인할 수 있는 바와 같이 실시예 1 및 실시예 2의 경우에는 2달 동안 안정적인 분산 결과를 보였음에 반하여, 비교예 1 및 비교예 2의 경우에는 분산 결과가 안정적이지 못함을 확인할 수 있었다.
실험예 4: 반응 온도를 달리한 경우
상기 실시예 1의 경우, 다른 조건은 변경함이 없이 오토클레이브의 온도 변화에 따른 그래핀의 구조 생성을 측정하는 실험을 진행하였다. 이의 결과는 하기 도 5에서 확인할 수 있다.
하기 도 5에서 확인할 수 있는 바와 같이 50-400 ℃의 온도에서보다 더욱 바람직한 결과를 보임을 확인할 수 있었다.
실험예 5: 반응 시간을 달리한 경우
상기 실시예 1의 경우, 다른 조건은 변경함이 없이 오토클레이브의 온도 유지 시간 변화에 따른 그래핀의 합성 정도를 측정하는 실험을 진행하였다. 이의 결과는 하기 도 6에서 확인할 수 있다.
하기 도 6에서 확인할 수 있는 바와 같이 30 분 이후에서부터 그래핀 구조가 형성되는(열적 안정성과 전자 현미경을 통하여 확인) 결과를 확인할 수 있었으며, 12 시간 이후에는 0.5 시간동안 반응한 것과 비슷한 결과를 보여, 0.5-12 시간 동안 승온시킨 온도를 유지시킴이 바람직함을 확인하였다. 또한 도 6에서는 0.5 시간이 1 시간 보다 더욱 바람직한 결과를 보임을 확인하였다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것은 아니고, 본 발명의 기술 사상 범위 내에서 여러 가지로 변형하여 실시하는 것이 가능하고, 이 또한 첨부된 특허 청구 범위에 속하는 것은 당연하다.

Claims (23)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 1) 밀폐된 용기에 탄소 할라이드 전구체, 붕소 전구체 및 질소 전구체와 알칼리 금속 또는 알칼리 토금속을 투입하여 반응시키는 단계; 및
    2) 상기 밀폐된 용기 내의 50-400 ℃까지 온도를 상승시켜 유지하는 단계;
    를 포함하며,
    상기 탄소 할라이드 전구체는 CF6, CCl4, C2Cl4, CCl6, C6Cl6, CBr4, C2Br4, C6Br6, CI4, C2I4 및 C6I6로 이루어지는 군으로부터 선택되는 어느 하나 이상이고,
    상기 붕소 전구체는 BF, BF3, BCl3, BBr3 및 BI3로 이루어진 군으로부터 선택되는 어느 하나 이상이며,
    상기 질소 전구체는 N2, NH3, NF3, NCl, NBr3, NI3, NHCl2, NH2Cl, NF5, N2F4 및 N2Cl4로 이루어지는 군으로부터 선택되는 어느 하나 이상이고,
    상기 붕소의 도핑 비율은 0.01-5.00 at%이며, 상기 질소의 도핑 비율은 0.01-5.00 at%이고,
    밴드갭은 2-5 eV인 반도체용 그래핀의 제조방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제 9항에 있어서,
    상기 1)단계에서 탄소 전구체와 알칼리 금속 또는 알칼리 토금속의 부피비는 0.01-20 부피%인 것을 특징으로 하는 반도체용 그래핀의 제조방법.
  15. 삭제
  16. 제 9항에 있어서,
    상기 2)단계는 50-400 ℃의 온도까지 밀폐 용기의 내부를 상승시킨 후, 이를 0.5-12 시간 동안 유지하여 이루어지는 것을 특징으로 하는 반도체용 그래핀의 제조방법.
  17. 제 9항에 있어서,
    상기 1)단계에서 밀폐된 용기에 투입하는 탄소 전구체와 알칼리 금속 또는 알칼리 토금속의 비율은 밀폐된 용기의 전체 부피 중 10-30 부피%로 투입되어 이루어지는 것을 특징으로 하는 반도체용 그래핀의 제조방법.
  18. 삭제
  19. 제 9항에 따른 제조방법에 의해 제조된 그래핀을 포함하는 반도체.
  20. 삭제
  21. 제 9항에 따른 제조방법에 의해 제조된 반도체용 그래핀을 포함하는 메모리소자.
  22. 삭제
  23. 제 9항에 따른 제조방법에 의해 제조된 반도체용 그래핀을 포함하는 전자제품.
KR1020140009713A 2014-01-27 2014-01-27 붕소와 질소가 동시에 도핑된 반도체용 그래핀 및 이의 제조방법 KR101611218B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140009713A KR101611218B1 (ko) 2014-01-27 2014-01-27 붕소와 질소가 동시에 도핑된 반도체용 그래핀 및 이의 제조방법
US14/605,738 US9490040B2 (en) 2014-01-27 2015-01-26 Graphene for semiconductor co-doping boron and nitrogen at the same time and preparation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140009713A KR101611218B1 (ko) 2014-01-27 2014-01-27 붕소와 질소가 동시에 도핑된 반도체용 그래핀 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20150089275A KR20150089275A (ko) 2015-08-05
KR101611218B1 true KR101611218B1 (ko) 2016-04-26

Family

ID=53679645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140009713A KR101611218B1 (ko) 2014-01-27 2014-01-27 붕소와 질소가 동시에 도핑된 반도체용 그래핀 및 이의 제조방법

Country Status (2)

Country Link
US (1) US9490040B2 (ko)
KR (1) KR101611218B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190083506A (ko) 2018-01-04 2019-07-12 우석대학교 산학협력단 질소 도핑된 그래핀 입자 및 이의 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105067691B (zh) * 2015-08-24 2017-11-03 江西农业大学 同步检测汞、铜、铅、镉离子含量的电化学传感器的制备方法
CN105070766B (zh) * 2015-09-23 2020-08-11 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
EP3299334A1 (en) * 2016-09-27 2018-03-28 ETH Zurich Boron-doped graphitic carbon
CN113789109B (zh) * 2021-08-24 2022-08-05 福州大学 一种氟、硼双掺杂石墨烯/醇酸树脂复合涂料及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101635835B1 (ko) 2009-08-11 2016-07-05 한국세라믹기술원 그래핀 산화물의 코팅방법
KR101643758B1 (ko) * 2009-11-23 2016-08-01 삼성전자주식회사 분자빔 에피탁시 방법을 이용한 카본 절연층 제조방법 및 이를 이용한 전계효과 트랜지스터 제조방법
KR101781552B1 (ko) 2010-06-21 2017-09-27 삼성전자주식회사 보론 및 질소로 치환된 그라핀 및 제조방법과, 이를 구비한 트랜지스터
CN102485647B (zh) * 2010-12-02 2013-10-30 中国科学院上海硅酸盐研究所 一种硼掺杂石墨烯的制备方法
WO2012148439A1 (en) * 2011-04-25 2012-11-01 William Marsh Rice University Direct growth of graphene films on non-catalyst surfaces
CN102583329B (zh) * 2012-01-03 2013-08-14 西安电子科技大学 基于Cu膜辅助退火和Cl2反应的大面积石墨烯制备方法
TWI573158B (zh) * 2013-02-06 2017-03-01 鈺邦科技股份有限公司 電容器陰極箔結構之製造方法
EP2801551A1 (en) * 2013-05-08 2014-11-12 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Graphene with very high charge carrier mobility and preparation thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Q. Zhu et al. J. Renewable Sustainable Energy. 2013, Vol. 5, Article No. 021408 (2013.3.27.)*

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190083506A (ko) 2018-01-04 2019-07-12 우석대학교 산학협력단 질소 도핑된 그래핀 입자 및 이의 제조방법

Also Published As

Publication number Publication date
US20150213915A1 (en) 2015-07-30
US9490040B2 (en) 2016-11-08
KR20150089275A (ko) 2015-08-05

Similar Documents

Publication Publication Date Title
Li et al. Controlled growth of large-area anisotropic ReS 2 atomic layer and its photodetector application
Manna et al. Lattice Dynamics and Electron–Phonon Coupling in Lead-Free Cs2AgIn1–x Bi x Cl6 Double Perovskite Nanocrystals
Diaz et al. Molecular beam epitaxy of the van der Waals heterostructure MoTe2 on MoS2: phase, thermal, and chemical stability
KR101611218B1 (ko) 붕소와 질소가 동시에 도핑된 반도체용 그래핀 및 이의 제조방법
Liao et al. In situ Raman spectroscopic studies of thermal stability of all-inorganic cesium lead halide (CsPbX3, X= Cl, Br, I) perovskite nanocrystals
Zhou et al. InSe monolayer: synthesis, structure and ultra-high second-harmonic generation
Chen et al. Synthesis of wafer-scale monolayer WS2 crystals toward the application in integrated electronic devices
Gong et al. Electronic and optoelectronic applications based on 2D novel anisotropic transition metal dichalcogenides
Cui et al. Tellurium-assisted epitaxial growth of large-area, highly crystalline ReS2 atomic layers on mica substrate
He et al. Molecular beam epitaxy scalable growth of wafer‐scale continuous semiconducting monolayer MoTe2 on inert amorphous dielectrics
Jiang et al. Zinc selenide nanoribbons and nanowires
Wang et al. Phase stabilization and phonon properties of single crystalline rhombohedral indium oxide
Li et al. Centimeter-scale, large-area, few-layer 1T′-WTe2 films by chemical vapor deposition and its long-term stability in ambient condition
Yang et al. High water resistance of monoclinic CsPbBr3 nanocrystals derived from zero-dimensional cesium lead halide perovskites
JP2011032156A (ja) グラフェンまたは薄膜グラファイトの製造方法
Pan et al. Effect of annealing on the structures and properties of Al and F co-doped ZnO nanostructures
Zhou et al. Optical and electrical properties of Ga-doped ZnO nanowire arrays on conducting substrates
Kim et al. Highly uniform wafer-scale synthesis of α-MoO3 by plasma enhanced chemical vapor deposition
Yun et al. A systematic study of the synthesis of monolayer tungsten diselenide films on gold foil
Zhang et al. General approach for two-dimensional rare-earth oxyhalides with high gate dielectric performance
Young et al. Field emission properties of ZnO nanosheets grown on a Si substrate
Zhu et al. Quantum transport in the surface states of epitaxial Bi (111) thin films
Lin et al. Strain Engineering for Tailored Carrier Transport and Thermoelectric Performance in Mixed Halide Perovskites CsPb (I1–x Br x) 3
Jeon et al. Quintuple layer Bi2Se3 thin films directly grown on insulating SiO2 using molecular beam epitaxy
Zhang et al. Controllable growth of wafer-scale two-dimensional WS2 with outstanding optoelectronic properties

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
N231 Notification of change of applicant
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 4