KR101603240B1 - 스캐너 내장형 액정표시장치 - Google Patents

Abstract

본 발명은 제조비용이 절감되고 수율이 향상될 수 있는 스캐너 내장형 액정표시장치에 관한 것으로, 서로 교번하여 배치되는 복수의 제1 게이트라인과 복수의 제2 게이트라인; 복수의 화소가 정의되도록 상기 복수의 제1 게이트라인 또는 상기 복수의 제2 게이트라인에 교차하는 방향으로, 서로 교번하여 배치되는 복수의 데이터라인과 복수의 리드아웃라인; 상기 제1 게이트라인 또는 상기 제2 게이트라인과 상기 데이터라인이 교차하는 영역에 형성되는 표시트랜지스터; 및 상기 제1 게이트라인 또는 상기 제2 게이트라인과 상기 리드아웃라인이 교차하는 영역에 형성되는 스위칭트랜지스터를 포함하고, 상기 복수의 화소 중 하나의 리드아웃라인을 사이에 두고 서로 인접한 제1열과 제2열에 배치된 화소들은 상기 하나의 리드아웃라인과 연결되는 상기 스위칭트랜지스터를 각각 포함함을 특징으로 한다.

액정표시장치, 스캐너, 내장

Description

스캐너 내장형 액정표시장치{LIQUID CRYSTAL DISPLAY WITH SCANNER}

본 발명은 스캐너 내장형 액정표시장치에 관한 것으로, 특히 제조비용이 절감될 수 있고 수율이 향상될 수 있는 스캐너 내장형 액정표시장치에 관한 것이다.

최근, 본격적인 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 디스플레이(display)분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판 표시장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube: CRT)을 빠르게 대체하고 있다.

이 같은 평판 표시장치의 구체적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 플라즈마표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro luminescence Display Device: ELD) 및 전기습윤표시장치(Electro-Wetting Display: EWD) 등을 들 수 있다. 이와 같은 평판 표시장치들은, 고유의 발광 또는 편광물질층을 사이에 두고 한 쌍의 절연기판을 대면 합착한 구성을 가짐으로써 화상을 구현하는 표시패널을 필수적으로 구비한다.

이 중 액정표시장치는 전계에 따라 조절되는 액정의 광 투과율을 이용하여 화상을 표시하는 장치로, 소형화, 박형화 및 저전력 소모의 장점을 가지고 있어, 노트북 컴퓨터, 사무자동화 기기, 오디오/비디오 기기 등으로 널리 사용되고 있다.

도 1은 일반적인 액정표시장치의 액정패널을 나타내는 등가회로도이다.

일반적인 액정표시장치는, 화상을 표시하는 액정패널 및 액정패널을 구동하는 구동회로부를 포함하여 이루어진다. 그 중 액정패널은, 서로 대향하는 박막트랜지스터어레이기판(Thin Film Transistor Array Substrate)과 컬러필터어레이기판(Color Filter Array Substrate), 박막트랜지스터어레이기판과 컬러필터어레이기판 사이의 일정한 셀갭 유지를 위한 스페이서 및 박막트랜지스터어레이기판과 컬러필터어레이기판 사이에 충진되어 있는 액정층을 포함하여 구성되어, 복수의 화소를 포함되는 화소 어레이를 형성한다.

복수의 화소 각각은, 도 1에 도시된 바와 같이, 서로 교차배치되어 화소영역을 정의하는 복수의 게이트라인(GL)과 복수의 데이터라인(DL), 게이트라인(GL)과 데이터라인(DL)이 교차되는 영역에 형성되는 박막 트랜지스터(T) 및 박막 트랜지스터(T)와 연결되는 액정커패시터(Clc)를 포함하여 구성된다.

여기서, 액정커패시터(Clc)는 화소영역에 대응되는 액정층의 정전용량(capacitivity)를 의미한다. 박막 트랜지스터(T)는 게이트라인(GL)을 통해 인가된 게이트신호에 따라 턴온-턴오프하고, 턴온하면 데이터라인(DL)을 통해 인가된 데이터신호를 액정커패시터(Clc)의 일단으로 출력한다. 이때, 액정커패시터(Clc)에 소정의 전하가 충전되면서, 액정커패시터(Clc)에 대응되는 액정층에 전계가 형성되고, 이러한 전계에 의해 액정층에 구비된 액정 셀의 방향이 조절되어 광 투과율이 조절된다. 이와 같이, 액정표시장치는, 복수의 화소 각각의 광 투과율을 조절함으로써, 화상을 표시하게 된다.

한편, 액정표시장치는 화상 표시 기능 외의 다른 기능들을 수행할 수 있도록 발전하는 추세인데, 특히, 화상을 표시하기 위한 화소 어레이에 광을 센싱하기 위한 광 센싱 어레이를 부가하여 스캐너(scanner)의 기능이 포함된 스캐너 내장형 액정표시장치가 제안되었다.

도 2는 종래기술에 따른 스캐너 내장형 액정표시장치의 액정패널을 나타내는 등가회로도이다.

종래기술에 따른 스캐너 내장형 액정표시장치에 구비된 액정패널은, 광 센싱 어레이가 부가된 화소 어레이를 형성한다. 화소 어레이에 포함되는 복수의 화소 각각은 화상 표시를 위한 표시 영역과 광 센싱을 위한 센싱 영역으로 구분된다.

즉, 복수의 화소 각각은, 도 2에 도시된 바와 같이, 화소 영역이 정의되도록 서로 교차되도록 배치되는 복수의 게이트라인(GL)과 복수의 데이터라인(DL), 게이트라인(GL)과 데이터라인(DL)이 교차하는 영역에 형성되는 복수의 제1 트랜지스터(T1), 복수의 제1 트랜지스터(T1)에 각각 연결되는 복수의 액정커패시터(Clc), 복수의 게이트라인(GL)에 교차되고 복수의 데이터라인(DL)과 교번하면서 평행하게 배치되는 복수의 리드아웃라인(Readout Line: RL), 게이트라인(GL)과 리드아웃라 인(RL)이 교차하는 영역에 형성되는 복수의 제2 트랜지스터(T2) 및 복수의 제2 트랜지스터(T2)에 각각 연결되는 센싱커패시터(Csc)를 포함하여 구성된다.

여기서, 복수의 게이트라인(GL)과 복수의 데이터라인(DL), 제1 트랜지스터(T1) 및 액정커패시터(Clc)에 대한 설명은, 도 1에서 설명한 일반적인 액정표시장치와 동일하므로, 이하에서 중복되는 설명은 생략한다.

센싱커패시터(Csc)는 외부로부터 입사된 광량에 대응하는 광전압을 저장한다. 이때, 광전압은, 센싱영역에 배치되는 센싱용 박막 트랜지스터(미도시)가 외부로부터 입사된 광량에 대응하여 센싱커패시터(Csc)로 출력하는 전압이다.

제2 트랜지스터(T2)는 게이트라인(GL)을 통해 인가된 게이트신호에 따라 턴온-턴오프되고, 턴온하면 센싱커패시터(Csc)에 저장된 광전압을 리드아웃라인(RL)에 인가한다.

이와 같이 구성되는 종래의 스캐너 내장형 액정표시장치는, 표시영역과 센싱영역을 각각 포함하는 복수의 화소 어레이를 구비하여, 화면 표시 모드 또는 스캐너 모드로 구동될 수 있다.

그런데, 종래의 스캐너 내장형 액정표시장치는, 도 2에 도시된 바와 같이, 하나의 행(가로줄)에 배치되는 화소들에 대응하여 하나의 게이트라인(GL)이 배치되고, 하나의 열(세로줄)에 배치되는 화소들에 대응하여 하나의 데이터라인(DL) 및 하나의 리드아웃라인(RL)이 배치된다. 즉, 화소 어레이에서 세로줄의 개수가 증가될수록, 데이터라인(DL) 및 리드아웃라인(RL)의 개수가 증가하게 된다. 특히, 스캐너 내장형 액정표시장치가 WXGA(Wide eXtended Graphics Array, 1366×768) 이상의 해상도로 마련되는 경우, 화소 어레이의 세로줄은 768×(R + G + B)가 되고, 이에 비례하여 리드아웃(RL)의 개수 및 리드아웃(RL)을 구동하는 리드아웃구동 집적회로(이하, "RL-IC"로 지칭함)의 개수가 증가된다. RL-IC는 복수의 리드아웃(RL)에 인가된 광전압을 각각 인지해야 하므로, 게이트라인(GL)을 구동하는 게이트구동 집적회로(이하, "GL-IC"로 지칭함)에 비해 상대적으로 복잡하고, 민감하며, 고가이다. 따라서, 종래의 스캐너 내장형 액정표시장치는 해상도가 높을수록, 증가된 리드아웃(RL)의 개수에 비례하여 RL-IC의 개수가 증가되어, 제조비용이 매우 상승하는 문제점이 있다.

또한, 게이트라인(GL), 데이터라인(DL) 및 리드아웃라인(RL)을 구동하는 집적회로(Integrated Circuit: IC)는 테이프 캐리어 패키지(Tape Carrier Package: TCP) 또는 기판 등에 실장되어 배치된다. 그런데, RL-IC의 경우, 복잡하고 민감하여, IC 실장공정에 의해 불량이 될 가능성이 높으므로, 실장될 RL-IC의 개수가 증가될수록, 스캐너 내장형 액정표시장치의 수율 감소를 예측할 수 있다. 따라서, 종래의 스캐너 내장형 액정표시장치는 해상도가 높을수록, 증가된 리드아웃(RL)의 개수에 비례하여 RL-IC의 개수가 증가되어, 수율이 감소되는 문제점이 있다.

이에 따라, 본 발명은, 제조비용이 절감될 수 있고 수율이 향상될 수 있는 스캐너 내장형 액정표시장치를 제공한다.

이와 같은 과제를 해결하기 위하여, 본 발명은, 서로 교번하여 배치되는 복수의 제1 게이트라인과 복수의 제2 게이트라인; 복수의 화소가 정의되도록, 상기 복수의 제1 게이트라인 또는 상기 복수의 제2 게이트라인에 교차하는 방향으로, 서로 교번하여 배치되는 복수의 데이터라인과 복수의 리드아웃라인; 상기 제1 게이트라인 또는 상기 제2 게이트라인과 상기 데이터라인이 교차하는 영역에 형성되는 표시트랜지스터; 및 상기 제1 게이트라인 또는 상기 제2 게이트라인과 상기 리드아웃라인이 교차하는 영역에 형성되는 스위칭트랜지스터를 포함하는 스캐너 내장형 액정표시장치를 제공한다. 이때, 상기 복수의 화소 중 하나의 리드아웃라인을 사이에 두고 서로 인접한 제1열과 제2열에 배치된 화소들은 상기 하나의 리드아웃라인과 연결되는 상기 스위칭트랜지스터를 각각 포함함을 특징으로 한다.

삭제

이상과 같이, 본 발명에 따르면, 하나의 리드아웃라인을 사이에 두고 인접한 두 개의 열에 배치되는 복수의 화소가 하나의 리드아웃라인을 공유하여, 복수의 화소에 대응되어 필요한 리드아웃라인의 개수가 감소될 수 있다. 이에 따라, 리드아웃라인을 구동하는 리드아웃구동 집적회로의 개수도 감소된 리드아웃라인에 비례하여 줄일 수 있다. 또한, 하나의 데이터라인을 사이에 두고 인접한 두 개의 열에 배치되는 복수의 화소가 하나의 데이터라인을 공유하여, 복수의 화소에 대응되어 필요한 데이터라인의 개수가 감소될 수 있다. 따라서, 리드아웃구동 집적회로 및 데이터라인을 구동하는 데이터구동 집적회로의 개수를 줄일 수 있어, 제조비용이 감소될 수 있고, 불량 발생율이 낮아져서 수율이 향상될 수 있으므로, 특히, 고해상도의 스캐너 내장형 액정표시장치에 유용하게 적용될 수 있다.

이하, 본 발명의 실시예에 따른 스캐너 내장형 액정표시장치에 대하여 첨부한 도면을 참고로 하여 상세히 설명하기로 한다.

본 발명의 실시예에 따른 스캐너 내장형 액정표시장치는, 화상을 표시하는 액정패널, 액정패널에 광을 조사하는 백라이트유닛, 액정패널을 구동하는 구동회로부를 포함하여 이루어진다.

여기서, 액정패널은, 서로 대향하는 박막트랜지스터어레이기판(Thin Film Transistor Array Substrate, 이하 "TFT기판"으로 지칭함)과 컬러필터어레이기판(Color Filter Array Substrate, 이하 "CF기판"으로 지칭함), TFT기판과 CF기판 사이의 일정한 셀갭 유지를 위한 스페이서 및 TFT기판과 CF기판 사이에 충진되는 액정층을 포함하여 구성되어, R(Red), G(Green), B(Blue) 중 어느 하나에 대응하는 복수의 화소를 형성한다. 이때, R, G, B 화소의 조합으로 하나의 단위화소가 정의될 수 있다. 복수의 화소는 각각 화상을 표시하는 표시영역과 광을 센싱하는 센싱영역으로 구분되어, 사실상 디스플레이 어레이와 광 센싱 어레이의 조합으로 마련된다.

도 3은 본 발명의 실시예에 따른 스캐너 내장형 액정표시장치의 화소를 나타낸 평면도이다.

화소(100)는, 도 3에 도시된 바와 같이, 교번하여 배치된 제1 게이트라인(110)과 제2 게이트라인(111), 표시영역(P)과 센싱영역(S)을 포함한 화소영역이 정의되도록 제1 게이트라인(110)과 제2 게이트라인(111)에 교차하는 방향으로 배치되는 데이터라인(120), 제1 게이트라인(110)과 제2 게이트라인(111)에 교차하는 방향으로 데이터라인(120)과 교번하여 배치되는 리드아웃라인(130), 제1 게이트라인(110)과 데이터라인(120)이 교차하는 영역에 형성되는 표시트랜지스터(Td), 표시영역(P)에 대응되어 배치되고 표시트랜지스터(Td)의 드레인 전극과 연결되는 화소전극(미도시), 표시영역(P)에 대응되고, 화소전극(미도시)와 대향 또는 교번하여 배치되는 공통전극(미도시), 센싱영역에 배치되고 광을 센싱하여 광 전압을 출력하 는 포토트랜지스터(Tp), 포토트랜지스터(Tp)에 제1 구동전압을 인가하는 제1 구동전압 공급라인(140), 포토트랜지스터(Tp)에서 출력한 광 전압을 저장하는 센서 스토리지 커패시터(Cst), 센서 스토리지 커패시터(Cst)에 연결되고 포토트랜지스터(Tp)에 제1 구동전압과 다른 제2 구동전압을 인가하는 제2 구동전압 공급라인(141) 및 제2 게이트라인(111)과 리드아웃라인(130)이 교차하는 영역에 형성되고 센서 스토리지 커패시터(Cst)에 연결되는 스위칭트랜지스터(Ts)을 포함하여 구성된다.

여기서, 표시트랜지스터(Td)는 제1 게이트라인(110)을 통해 인가된 제1 게이트신호에 의해 턴온-턴오프하고, 턴온하면 데이터라인(120)을 통해 인가된 데이터신호를 화소전극(미도시)으로 출력한다. 화소전극(미도시)는 표시트랜지스터(Td)가 턴온하여 데이터신호가 인가되면, 공통전압이 인가되는 공통전극(미도시)과 함께, 화소영역(P)에 대응되는 액정층에 전계를 형성하여, 화소의 광 투과율이 조절되도록 한다. 이때, 제1 게이트라인(110)과 화소전극(미도시) 또는 공통전극(미도시) 사이의 중첩 영역에 스토리지커패시터(미도시)가 형성되어, 표시트랜지스터(Td)가 턴오프한 이후에도 액정층에 형성된 전계가 유지될 수 있도록 한다.

그리고, 포토트랜지스터(Tp)는 액정패널 위에 놓여진 이미지에 따라 입사되는 광량에 대응하는 광 전압을 출력한다. 예를들어, 포토트랜지스터(Tp)는 높은 명도의 이미지에 대응하여 높은 광 전압을 출력하고, 낮은 명도의 이미지에 대응하여 낮은 광 전압을 출력하는 소자인 것일 수 있다.

센서 스토리지 커패시터(Cst)는 제2 구동전압 공급라인(141)에 연결된 하부 전극과 스위칭트랜지스터(Ts)의 소스 전극에 연결된 상부전극 사이의 중첩 영역에서 발생되며, 포토트랜지스터(Tp)에서 출력되는 광 전압을 저장한다.

스위칭트랜지스터(Ts)는 제2 게이트라인(111)을 통해 인가된 제2 게이트신호에 의해 턴온-턴오프하고, 턴온하면 센서 스토리지 커패시터(Cst)에 저장된 광 전압을 리드아웃라인(130)에 인가한다.

한편, 구동회로부는, 제1 게이트라인(110)과 제2 게이트라인(111)에 각각의 게이트신호를 인가하는 게이트구동 집적회로, 데이터라인(120)에 데이터신호를 인가하는 데이터구동 집적회로 및 리드아웃라인(130)에 인가된 신호를 입력받아 포토트랜지스터(Tp)가 센싱한 광량을 감지하는 리드아웃구동 집적회로를 포함하여 구성된다. 이때, 게이트구동 집적회로는 게이트신호를 제1 게이트라인 또는 제2 게이트라인에 순차적으로 인가하는 반면, 데이터구동 집적회로는 복수의 데이터라인(120)에 각각의 데이터신호를 인가하는 회로이고, 리드아웃구동 집적회로는 복수의 리드아웃라인(130)에 인가된 광 전압을 각각 인지하는 회로이다. 즉, 데이터구동 집적회로와 리드아웃구동 집적회로는 게이트구동 집적회로에 비해 상대적으로 복잡하고, 민감하며, 높은 가격을 가진다. 또한, 테이프 캐리어 패키지(Tape Carrier Package: TCP) 또는 기판 등에 실장하는 공정에 의해 불량이 발생될 확률이 높다.

이에 따라, 본 발명의 실시예는, 데이터라인(120)을 사이에 두고 인접한 두 개의 열에 배치된 화소끼리 데이터라인(120)을 공유하도록 하고, 리드아웃라인(130)을 사이에 두고 인접한 두 개의 열에 배치된 화소끼리 리드아웃라인(130)을 공유하도록 복수의 화소를 배치한다. 이와 같이 함으로써, 복수의 화소에 대응하는 데이터라인(120)의 개수 및 리드아웃라인(130)의 개수를 줄일 수 있으므로, 데이터구동 집적회로의 개수 및 리드아웃구동 집적회로의 개수가 감소될 수 있다. 이때, 데이터라인(120) 또는 리드아웃라인(130)을 공유하는 화소간의 구별을 위하여, 하나의 행에 배치된 화소들은 두 개의 게이트라인에 나뉘어 연결된다.

도 4는 본 발명의 실시예에 따른 스캐너 내장형 액정표시장치의 복수의 화소를 나타낸 블록도이다. 그리고, 도 5는 본 발명의 실시예에 따른 한 프레임에 대응되는 게이트신호의 파형을 나타낸 것이다.

도 4는 본 발명의 실시예에 따른 복수의 화소 중 일부(3x4 행렬)만을 예시적으로 나타낸 것으로, 화소 배치를 설명하기 위해 필요한 구성요소만을 간략하게 도시하였다.

도 4에 도시된 바와 같이, 복수의 화소를 정의하는 복수의 게이트라인은 제1 그룹과 제2 그룹으로 구분되고, 제1 그룹의 게이트라인과 제2 그룹의 게이트라인은 서로 교번하여 배치된다. 예를들어, 제1 그룹의 게이트라인은 홀수번째 행(또는, 짝수번째 행)에 배치되고, 제2 그룹의 게이트라인은 짝수번째 행(또는, 홀수번째 행)에 배치되는 것일 수 있다. 이하에서는 용이한 설명을 위하여, 제1 그룹의 게이트라인은 각각 도 4에서 홀수번째 배치되어 화소 상측에 위치하는 게이트라인(GLodd(1), GLodd(2), GLodd(3), 이하 "홀수게이트라인"으로 지칭함)으로 가정하고, 제2 그룹의 게이트라인은 도 4에서 짝수번째 배치되어 화소 하측에 위치하는 게이트라인(GLeven(1), GLeven(2), GLeven(3), 이하 "짝수게이트라인"으로 지칭함)으로 가정한다.

도 4에 도시된 바와 같이, 제1열에 배치되는 제1 화소(1,1), 제5 화소(2,1) 및 제9 화소(3,1)와, 제2열에 배치되는 제2 화소(1,2), 제6 화소(2,2) 및 제10 화소(3,2)는, 제1 리드아웃라인(RL(1))을 사이에 두고 인접하게 배치되며, 제1 리드아웃라인(RL(1))을 공유한다.

즉, 제1 홀수게이트라인(GLodd(1))과 제1 짝수게이트라인(GLeven(1))이 위치한 제1행에 배치되고, 제1 리드아웃라인(RL(1))을 사이에 두고 인접하게 위치하는 제1 화소(1,1)와 제2 화소(1,2)는, 제1 리드아웃라인(RL(1))에 연결되는 스위칭트랜지스터(Ts)를 각각 포함한다. 이때, 제1 화소(1,1)의 스위칭트랜지스터(Ts)는 제1 홀수게이트라인(GLodd(1))과 제1 리드아웃라인(RL(1))의 교차부분에 배치되고, 제2 화소(1,2)의 스위칭트랜지스터(Ts)는 제1 짝수게이트라인(GLeven(1))과 제1 리드아웃라인(RL(1))의 교차부분에 배치된다.

그리고, 제2 홀수게이트라인(GLodd(2))과 제2 짝수게이트라인(GLeven(2))이 위치한 제2행에 배치되고, 제1 리드아웃라인(RL(1))을 사이에 두고 인접하게 위치하는 제5 화소(2,1)와 제6 화소(2,2)는, 제1 리드아웃라인(RL(1))에 연결되는 스위칭트랜지스터(Ts)를 각각 포함한다. 이때, 제5 화소(2,1)의 스위칭트랜지스터(Ts)는 제2 짝수게이트라인(GLeven(2))과 제1 리드아웃라인(RL(1))의 교차부분에 배치되고, 제6 화소(2,2)의 스위칭트랜지스터(Ts)는 제2 홀수게이트라인(GLodd(2))과 제1 리드아웃라인(RL(1))의 교차부분에 배치된다.

또한, 제3 홀수게이트라인(GLodd(3))과 제3 짝수게이트라인(GLeven(3))이 위치한 제3행에 배치되고, 제1 리드아웃라인(RL(1))을 사이에 두고 인접하게 위치하 는 제9 화소(3,1)와 제10 화소(3,2)는, 제1 리드아웃라인(RL(1))에 연결되는 스위칭트랜지스터(Ts)를 각각 포함한다. 이때, 제9 화소(3,1)의 스위칭트랜지스터(Ts)는 스위칭트랜지스터(Ts)는 제3 홀수게이트라인(GLodd(3))과 제1 리드아웃라인(RL(1))의 교차부분에 배치되고, 제10 화소(3,2)의 스위칭트랜지스터(Ts)는 제3 짝수게이트라인(GLeven(3))과 제1 리드아웃라인(RL(1))의 교차부분에 배치된다.

제2열에 배치되는 화소(제2 화소(1,2), 제6 화소(2,2) 및 제10 화소(3,2))와 제3열에 배치되는 화소(제3 화소(1,3), 제7 화소(2,3) 및 제11 화소(3,3))는, 제2 데이터라인(DL(2))을 사이에 두고 인접하게 배치되며, 제2 데이터라인(DL(2))을 공유한다.

보다 상세히 설명하면, 제1행에 배치되는 제2 화소(1,2)와 제3 화소(1,3), 제2행에 배치되는 제6 화소(2,2)와 제7 화소(2,3) 및 제3행에 배치되는 제10 화소(3,2)와 제11 화소(3,3)는 제2 데이터라인(DL(2))에 연결되는 표시트랜지스터(Td)를 각각 포함한다. 즉, 제2 화소(1,2)의 표시트랜지스터(Td)는 제1 홀수게이트라인(GLodd(1))과 제2 데이터라인(DL(2))의 교차부분에 배치되고, 제3 화소(1,3)의 표시트랜지스터(Td)는 제1 짝수게이트라인(GLeven(1))과 제2 데이터라인(DL(2))의 교차부분에 배치된다. 제6 화소(2,2)의 표시트랜지스터(Td)는 제2 짝수게이트라인(GLeven(2))과 제2 데이터라인(DL(2))의 교차부분에 배치되고, 제7 화소(2,3)의 표시트랜지스터(Td)는 제2 홀수게이트라인(GLodd(2))과 제2 데이터라인(DL(2))의 교차부분에 배치된다. 제10 화소(3,2)의 표시트랜지스터(Td)는 제3 홀수게이트라인(GLodd(3))과 제2 데이터라인(DL(2))의 교차부분에 배치되고, 제11 화소(3,3)의 표시트랜지스터(Td)는 제3 짝수게이트라인(GLeven(3))과 제2 데이터라인(DL(2))의 교차부분에 배치된다.

제1 리드아웃라인(RL(1))을 사이에 두고 인접하게 배치되며 제1 리드아웃라인(RL(1))을 공유하는 제1열과 제2열의 화소들과 마찬가지로, 제2 리드아웃라인(RL(2))을 사이에 두고 인접하게 배치되는 제3열의 화소(제3 화소(1,3), 제7 화소(2,3) 및 제11 화소(3,3))와 제4열의 화소(제4 화소(1,4), 제8 화소(2,4), 제12 화소(3,4))는 그 사이에 배치된 제2 리드아웃라인(RL(2))을 공유한다.

즉, 제1행에 배치되는 제3 화소(1,3)와 제4 화소(1,4), 제2행에 배치되는 제7 화소(2,3)와 제8 화소(2,4) 및 제3행에 배치되는 제11 화소(3,3)와 제12 화소(3,4)는, 제2 리드아웃라인(RL(2))에 연결되는 스위칭트랜지스터(Ts)를 각각 포함한다.

이상과 같이, 하나의 데이터라인(DL)을 사이에 두고 인접한 두 개의 열에 배치된 화소들은 그 사이에 배치된 하나의 데이터라인(DL)에 대응한다. 그리고, 하나의 리드아웃라인(RL)을 사이에 두고 인접한 두 개의 열에 배치된 화소들은 그 사이에 배치된 하나의 리드아웃라인(RL)에 대응한다. 그 대신, 하나의 행에 배치된 화소들은 두 개의 게이트라인(GLodd, GLeven)에 대응한다. 이와 같이 배치되는 복수의 화소를 구동하기 위해서는, 도 5에 도시된 바와 같이, 하나의 프레임동안 모든 제1 그룹의 게이트라인(GLodd(1)~GLodd(n))과 제2 그룹의 게이트라인(GLeven(1)~ GLeven(n))에 게이트신호를 순차적으로 인가하여야 한다. 즉, 하나의 프레임은 제1 그룹에 대응되는 기간과 제2 그룹에 대응되는 기간으로 나뉘어진다.

예를들어, 제1열에 배치된 화소들을 스캐너 모드로 구동하는 경우, 제1 홀수게이트라인(GLodd(1))에 게이트신호를 인가하는 단계와, 제1 짝수게이트라인(GLeven(1))에 게이트신호를 인가하는 단계를 포함하여야 한다. 여기서, 홀수게이트라인(GLodd(1))에 게이트신호를 인가하는 단계에서, 복수의 리드아웃라인(RL(1)~RL(m))에 인가된 광전압을 각각 출력함으로써, 홀수게이트라인(GLodd(1))에 스위칭트랜지스터(Ts)가 연결된 일부 화소들의 광전압이 각각 인지된다. 그리고, 짝수게이트라인(GLeven(1))에 게이트신호를 인가하는 단계에서, 복수의 리드아웃라인(RL(1)~RL(m))에 인가된 광전압을 각각 출력함으로써, 짝수게이트라인(GLeven(1))에 스위칭트랜지스터(Ts)가 연결된 일부 화소들의 광전압이 각각 인지된다.

이와 마찬가지로, 제1열에 배치된 화소들을 화면 표시 모드로 구동하는 경우에도, 제1 홀수게이트라인(GLodd(1))에 게이트신호를 인가하는 단계와, 제1 짝수게이트라인(GLeven(1))에 게이트신호를 인가하는 단계를 포함하여야 한다. 즉, 홀수게이트라인(GLodd(1))에 게이트신호를 인가하는 단계에서, 복수의 데이터라인(DL(1)~DL(m))에 각각의 데이터신호를 인가하여, 홀수게이트라인(GLodd(1))에 연결된 일부 화소를 구동한다. 그리고, 짝수게이트라인(GLeven(1))에 게이트신호를 인가하는 단계에서, 복수의 데이터라인(DL(1)~DL(m))에 각각의 데이터신호를 인가하여, 홀수게이트라인(GLeven(1))에 연결된 일부 화소를 구동한다.

이상과 같이, 본 발명의 실시예에 따르면, 하나의 데이터라인(DL)에 인접한 두 개의 열에 배치되는 화소들은 하나의 데이터라인(DL)에 연결되는 표시 트랜지스 터(Td)를 각각 포함하고, 하나의 리드아웃라인(RL)에 인접한 두 개의 열에 배치되는 화소들은 그 사이에 배치된 하나의 리드아웃라인(RL)에 연결되는 스위칭 트랜지스터(Ts)를 각각 포함한다. 대신, 하나의 행에 배치되는 화소들은 두 개의 게이트라인(GLodd, GLeven)에 대응된다. 이와 같이 하면, 게이트라인(GLodd, GLeven)을 구동하는 게이트구동 집적회로의 개수는 증가해야 하는 반면, 데이터라인(DL)을 구동하는 데이터구동 집적회로 및 리드아웃라인(RL)을 구동하는 리드아웃구동 집적회로의 개수는 최대 절반까지 감소될 수 있다. 이에 따라, 스캐너 내장형 액정표시장치의 제조비용이 감소될 수 있고, 수율이 향상될 수 있다. 특히, 고해상도의 스캐너 내장형 액정표시장치의 경우, 많은 수의 열로 배치되는 복수의 화소를 포함하더라도, 이에 비례하여 게이트라인 및 리드아웃라인의 개수가 증가되지 않으므로, 제조비용의 감소 및 수율 향상이 기대될 수 있다.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다.

도 1은 일반적인 액정표시장치의 액정패널을 나타내는 등가회로도이다.

도 2는 종래기술에 따른 스캐너 내장형 액정표시장치의 액정패널을 나타내는 등가회로도이다.

도 3은 본 발명의 실시예에 따른 스캐너 내장형 액정표시장치의 화소를 나타낸 평면도이다.

도 4는 본 발명의 실시예에 따른 스캐너 내장형 액정표시장치의 복수의 화소를 나타낸 블록도이다.

도 5는 본 발명의 실시예에 따른 한 프레임에 대응되는 게이트신호의 파형을 나타낸 것이다.

<도면의 주요부분에 대한 식별번호 설명>

100: 화소 110: 제1 게이트라인

111: 제2 게이트라인 120: 데이터라인

130: 리드아웃라인 Td: 표시트랜지스터

Ts: 스위칭트랜지스터 Tp: 포토트랜지스터

Cst: 센서 스토리지 커패시터

GLodd: 제1 그룹의 게이트라인(홀수게이트라인)

GLeven: 제2 그룹의 게이트라인(짝수게이트라인)

DL: 데이터라인 RL: 리드아웃라인

Claims (8)

1. 서로 교번하여 배치되는 복수의 제1 게이트라인과 복수의 제2 게이트라인;

   상기 복수의 제1 게이트라인 및 상기 복수의 제2 게이트라인에 교차하는 방향으로, 서로 교번하여 배치되는 복수의 데이터라인과 복수의 리드아웃라인; 및

   상기 복수의 제1 및 제2 게이트라인과, 상기 복수의 데이터라인과, 상기 복수의 리드아웃라인의 교차영역으로 정의되는 복수의 화소를 포함하고,

   상기 복수의 화소 각각은 상기 제1 게이트라인과 상기 제2 게이트라인 중 어느 하나와 상기 데이터라인에 연결되는 표시트랜지스터, 및 상기 제1 게이트라인과 상기 제2 게이트라인 중 다른 나머지 하나와 상기 리드아웃라인에 연결되는 스위칭트랜지스터를 포함하며,

   상기 복수의 화소 중 어느 하나의 리드아웃라인 양측의 두 열에 배열된 화소들의 상기 스위칭트랜지스터는 상기 하나의 리드아웃라인에 함께 연결되고,

   상기 복수의 화소 중 어느 하나의 데이터라인 양측의 두 열에 배열된 화소들의 상기 표시트랜지스터는 상기 하나의 데이터라인에 함께 연결되는 스캐너 내장형 액정표시장치.
2. 삭제
3. 삭제
4. 삭제
5. 제1항에 있어서,

   상기 복수의 화소 각각은

   입사된 광에 대응하는 광 전압을 출력하는 포토트랜지스터; 및

   상기 포토트랜지스터와 상기 스위칭트랜지스터에 연결되고, 상기 광 전압을 저장하는 센서 스토리지 커패시터를 더 포함함을 특징으로 하는 스캐너 내장형 액정표시장치.
6. 제5항에 있어서,

   상기 게이트라인과 같은 방향으로 배치되고, 상기 포토트랜지스터에 제1 구동전압을 인가하는 제1 구동전압 공급라인; 및

   상기 게이트라인과 같은 방향으로 배치되고, 상기 포토트랜지스터에 상기 제1 구동전압과 다른 제2 구동전압을 인가하는 제2 구동전압 공급라인을 더 포함함을 특징으로 하는 스캐너 내장형 액정표시장치.
7. 삭제
8. 삭제

Images