KR101601213B1 - 화합물 반도체의 제조방법 및 이를 통해 제조된 화합물 반도체 - Google Patents

화합물 반도체의 제조방법 및 이를 통해 제조된 화합물 반도체 Download PDF

Info

Publication number
KR101601213B1
KR101601213B1 KR1020140153509A KR20140153509A KR101601213B1 KR 101601213 B1 KR101601213 B1 KR 101601213B1 KR 1020140153509 A KR1020140153509 A KR 1020140153509A KR 20140153509 A KR20140153509 A KR 20140153509A KR 101601213 B1 KR101601213 B1 KR 101601213B1
Authority
KR
South Korea
Prior art keywords
mixture
evaporation source
sulfur
selenium
via group
Prior art date
Application number
KR1020140153509A
Other languages
English (en)
Inventor
박시내
강진규
김대환
성시준
Original Assignee
재단법인대구경북과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인대구경북과학기술원 filed Critical 재단법인대구경북과학기술원
Priority to KR1020140153509A priority Critical patent/KR101601213B1/ko
Application granted granted Critical
Publication of KR101601213B1 publication Critical patent/KR101601213B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0322—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising only AIBIIICVI chalcopyrite compounds, e.g. Cu In Se2, Cu Ga Se2, Cu In Ga Se2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0749—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type including a AIBIIICVI compound, e.g. CdS/CulnSe2 [CIS] heterojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1876—Particular processes or apparatus for batch treatment of the devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Sustainable Development (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

본 발명은 반응 챔버; 상기 반응 챔버 내에 구비된 증발원 담지부; 상기 반응 챔버 내에서 상기 증발원 담지부와 이격되어 구비되는 기판 배치부; 상기 증발원 담지부 및 기판 배치부를 가열시키는 가열부;를 포함하는 화합물 반도체의 제조장치를 이용한 화합물 반도체의 제조방법에 있어서, 증발원 담지부에 VIA족 원소 혼합물을 위치시키는 단계(단계 1); 표면에 시편이 형성된 기판을 반응 챔버 내 기판 배치부에 위치시키는 단계(단계 2); 및 상기 단계 1에서 VIA족 원소 혼합물을 위치시킨 증발원 담지부를 가열하여 VIA족 원소 혼합물을 기판 표면의 시편으로 공급하는 단계(단계 3);를 포함하는 화합물 반도체의 제조방법을 제공한다. 본 발명에 따른 화합물 반도체의 제조방법은 VIA족 원소 혼합물을 형성하고 이를 고온으로 가열함으로써 VIA족 원소 혼합물, 특히 황 및 셀레늄 원소 혼합물의 열분해를 동시에 유도할 수 있다. 이에 따라, 황 및 셀레늄 등의 원소의 조성비를 미리 조절하여 원하는 조성비의 혼합물을 증착시킬 수 있다. 또한, 혼합물 원소의 조성비를 조절하여 넓은 범위에서 손쉽게 기화 온도의 제어가 가능하다. 나아가, VIA족 원소 혼합물을 사용하여 열처리함으로써, 열처리 온도, 결정 성장 특성, 밴드갭 등의 제어가 가능하므로 고품질 반도체 제작이 가능하다.

Description

화합물 반도체의 제조방법 및 이를 통해 제조된 화합물 반도체{Preparation method of compound semiconductor and the compound semiconductor thereby}
본 발명은 화합물 반도체의 제조방법 및 이를 통해 제조된 화합물 반도체에 관한 것으로, 황 및 셀레늄의 혼합물을 이용한 화합물 반도체의 제조방법 및 이를 통해 제조된 화합물 반도체에 관한 것이다.
최근 환경문제와 에너지 고갈에 대한 관심이 높아지면서, 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없으며 효율이 높은 태양전지에 대한 관심이 높아지고 있다. 태양전지는 흡수된 광자에 의해 생성된 전자와 정공을 이용함으로써 광 에너지를 전기에너지로 변환하는 방식을 기본원리로 하며, 현재 이에 대한 연구가 활발히 진행되고 있다.
이때, 태양전지의 연구 초기에는 결정질 실리콘을 이용하여 태양전지를 제조하였으나, 결정질 실리콘 태양전지의 두께는 수백 ㎛ 정도여서 효율이 떨어지고 원재료가 낭비된다는 등의 문제가 제기되어 수 ㎛ 두께를 가진 박막 태양전지에 대한 연구가 활발히 진행되고 있다.
한편, 박막 태양전지 중 CIS계 및 CIGS계 태양전지는 화합물 반도체 태양전지로서, 실리콘 태양전지, 염료감응형 태양전지, 고분자 태양전지와 같은 다른 태양전지에 비하여 우수한 광전변환효율을 보이며 광조사 등에 의한 열화가 없어 유망한 태양전지로 인정받고 있다. 상기 화합물 반도체 태양전지의 화합물 반도체는 일반적으로 특정한 원소들의 조합으로 구성된 시편을 고온에서 열처리하여 제조되며, 열처리시 VIA족 원소를 함께 공급함으로써 다양한 화학적 조성을 갖는 반도체 소재를 합성할 수 있다. 그러나, 일반적인 열처리 방법은 유독한 H2Se나 H2S 가스를 일정량 계속 공급하여 열처리를 하며 안정성 문제 때문에 사용에 큰 어려움이 따르며 시설 투자비가 크다.
보다 간단하게는 고체인 과량의 VIA족 원소를 열처리 장치 내부에 시편과 함께 배치한 후 고온으로 가열하게 되는데, 이 경우 VIA족 원소의 공급량을 일정하게 유지하는 것이 불가능하여 화합물 반도체 내부의 VIA족 원소 조성을 제어하기 어렵다는 단점이 있다. 즉 VIA족 원소가 고체상으로 존재하기 때문에 동일한 기화 공급량을 일정하게 유지시키기 어려우며 이를 극복하고자, 연구가 진행되고 있는 실정이다.
종래 기술에 따르면, 고체형 VIA족 원소를 활용한 열처리 시, VIA족 원소의 공급량을 일정하게 유지하고 반응성을 극대화하기 위한 용도로 상용화된 밸브 크랙커(valved cracker) 장비를 활용하고 있으나, 이와 같은 장비를이용하여 화합물 반도체를 열처리할 경우 장비의 규모가 크고 경제적으로 많은 비용이 요구되므로 실질적으로 활용하는 것에 어려움이 크다는 문제점이 있으며 특히 소규모 R&D 연구 단계에서는 고체형 VIA족 원소를 활용한 열처리에 적용하기에는 경제적 비용 때문에 현실적으로 불가능하다.
이에, 본 발명자들은 화합물 반도체를 제조하는 방법을 연구하던 중, VIA족 원소 혼합물을 형성하고 이를 가열하여 화합물 반도체를 제조하는 방법을 개발하였으며, 이를 통해 VIA족 원소 혼합물, 특히 황 및 셀레늄의 혼합물의 열분해를 동시에 유도할 수 있으며, 화합물 반도체의 열처리 온도, 결정 성장 특성, 밴드갭(band gap) 등의 제어가 가능하여 고품질의 화합물 반도체 제작이 가능함을 발견하고, 본 발명을 완성하였다.
특허문헌 1 : 대한민국등록특허 제10-1168706호 특허문헌 2 : 대한민국공개공보 제10-2012-0109022호
본 발명의 목적은 화합물 반도체의 제조방법 및 이를 통해 제조된 화합물 반도체를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은
반응 챔버; 상기 반응 챔버 내에 구비된 증발원 담지부; 상기 반응 챔버 내에서 상기 증발원 담지부와 이격되어 구비되는 기판 배치부; 상기 증발원 담지부 및 기판 배치부를 가열시키는 가열부;를 포함하는 화합물 반도체의 제조장치를 이용한 화합물 반도체의 제조방법에 있어서,
증발원 담지부에 VIA족 원소 혼합물을 위치시키는 단계(단계 1);
표면에 시편이 형성된 기판을 반응 챔버 내 기판 배치부에 위치시키는 단계(단계 2); 및
상기 단계 1에서 VIA족 원소 혼합물을 위치시킨 증발원 담지부를 가열하여 VIA족 원소 혼합물을 기판 표면의 시편으로 공급하는 단계(단계 3);를 포함하는 화합물 반도체의 제조방법을 제공한다.
본 발명에 따른 화합물 반도체의 제조방법은 VIA족 원소 혼합물을 형성하고 이를 고온으로 가열함으로써 VIA족 원소 혼합물, 특히 황 및 셀레늄 원소 혼합물의 열분해를 동시에 유도할 수 있다. 이에 따라, 황 및 셀레늄 등의 원소의 조성비를 미리 조절하여 손쉽게 원하는 조성비의 혼합물을 증착시킬 수 있다. 또한, 혼합물 원소의 조성비를 조절하여 넓은 범위에서 손쉽게 기화 온도의 제어가 가능하다. 나아가, VIA족 원소 혼합물을 사용하여 열처리함으로써, 열처리 온도, 결정 성장 특성, 밴드갭 등의 제어가 가능하므로 고품질 반도체 제작이 가능하다.
도 1은 본 발명에 따른 화합물 반도체의 제조장치를 개략적으로 나타낸 모식도이고;
도 2는 황, 셀레늄, 황 및 셀레늄의 혼합물의 기화 특성을 분석한 그래프이다.
본 발명은
반응 챔버; 상기 반응 챔버 내에 구비된 증발원 담지부; 상기 반응 챔버 내에서 상기 증발원 담지부와 이격되어 구비되는 기판 배치부; 상기 증발원 담지부 및 기판 배치부를 가열시키는 가열부;를 포함하는 화합물 반도체의 제조장치를 이용한 화합물 반도체의 제조방법에 있어서,
증발원 담지부에 VIA족 원소 혼합물을 위치시키는 단계(단계 1);
표면에 시편이 형성된 기판을 반응 챔버 내 기판 배치부에 위치시키는 단계(단계 2); 및
상기 단계 1에서 VIA족 원소 혼합물을 위치시킨 증발원 담지부를 가열하여 VIA족 원소 혼합물을 기판 표면의 시편으로 공급하는 단계(단계 3);를 포함하는 화합물 반도체의 제조방법을 제공한다.
이하, 본 발명에 따른 화합물 반도체의 제조방법에 대하여 각 단계별로 상세히 설명한다.
먼저, 본 발명에 따른 화합물 반도체의 제조방법에 있어서, 단계 1은 증발원 담지부에 VIA족 원소 혼합물을 위치시키는 단계이다.
종래 황 또는 셀레늄 원소 등의 VIA족 원소를 포함하는 분말을 칼코겐화(chalcogenization) 소스로 사용하는 열처리 시에는 황 또는 셀레늄 원소 자체를 전구체와 함께 가열하거나 또는 별도 가열영역(heating zone)에 배치한 후, 가열시켜 운송가스로 이송시키는 방법을 쓰며 고온의 황 또는 셀레늄 기체 분자와 금속화합물 전구체 간 반응을 유도하였다.
더욱 구체적으로, 종래에는 화합물 반도체를 제조하기 위해 황 증발원의 열처리를 먼저 하고 이어서 셀레늄 증발원의 열처리를 하거나 또는 그 반대로 진행하여 화합물 반도체 내의 황 및 셀레늄의 양을 제어하는 방법을 사용하였다. 그러나, 상기 방법은 열처리를 두 번 수행하기 때문에 번거로울뿐만 아니라, 황과 셀레늄을 최종 박막의 깊이 방향으로 균일하게 분포시키기 어려운 문제가 있다.
또 다른 방법으로는 황 및 셀레늄의 증발원을 동시에 배치하여 열처리를 수행하는 방법을 사용하기도 하였다. 그러나, 상기 방법은 황과 셀레늄 증발원의 기화 온도가 각각 달라 기화 온도가 낮은 황이 박막에 먼저 공급되고 이어서 셀레늄이 뒤늦게 공급되는 문제가 있어, 결정화 반응성 제어 및 화합물 반도체 내 황 및 셀레늄 조성비 제어가 어려운 문제가 있다.
이에, 상기 단계 1에서는 증발원으로 VIA족 원소 혼합물을 사용하여 VIA족 원소 혼합물의 열분해를 동시에 유도한다. 이에 따라, 황 및 셀레늄 등의 원소의 조성비를 미리 조절하여 원하는 조성비의 혼합물을 증착시킬 수 있다.
구체적으로, 본 발명의 화합물 반도체의 제조방법은 화합물 반도체의 제조장치를 이용할 수 있다.
상기 화합물 반도체의 제조장치는 도 1의 모식도를 통해 개략적으로 나타내었으며, 반응 챔버(10); 상기 반응 챔버 내에 구비되고, 증발원으로 VIA족 원소 혼합물을 위치시키기 위한 증발원 담지부(20); 상기 반응 챔버 내에서 상기 증발원 담지부와 이격되어 구비되고, 시편이 표면에 형성된 기판을 위치시키기 위한 기판 배치부(30); 상기 증발원 담지부 및 기판 배치부를 가열시키는 가열부(40);를 포함할 수 있다.
또한, 상기 화합물 반도체의 제조장치는 상기 반응 챔버(10) 내로 이송가스를 공급하는 이송가스 공급부(50); 및 상기 반응 챔버 내의 이송가스를 배출하는 이송가스 배출부(60);를 더 포함할 수 있으나, 이에 제한되지 않는다.
상기 반응 챔버(10)는 외부의 공기가 유입되지 않도록 차단되어 있으며, 일정한 온도를 유지하기 위해 단열재가 설치될 수 있으나, 이에 제한되는 것은 아니다.
또한, 상기 이송가스 공급부(50)를 포함하는 경우, 상기 이송가스 공급부로부터 공급되는 이송가스는 아르곤(Ar) 또는 질소(N2)일 수 있으며, 상기 가스들을 혼합한 혼합가스일 수 있으나, 상기 이송가스가 이에 제한되는 것은 아니다.
상기 단계 1의 VIA족 원소 혼합물은 황(S) 및 셀레늄(Se)의 혼합물인 것이 바람직하다. 화합물 반도체의 결정구조나 밴드갭 제어를 위해서는 내부에 황과 셀레늄이 함께 포함되는 것이 바람직하다.
또한, 상기 단계 1의 VIA족 원소 혼합물이 황 및 셀레늄의 혼합물일 경우, 상기 황(S)과 셀레늄(Se)의 혼합물은 황과 셀레늄이 0.5 : 9.5 내지 9.5 : 0.5인 것이 바람직하다.
이와 같이, 혼합물 원소의 조성비를 조절하여 열처리 온도, 결정 성장 특성, 밴드갭 등의 제어가 가능하다.
나아가, 상기 단계 1의 VIA족 원소 혼합물은 다양한 혼합방법을 사용하여 준비할 수 있으나, 상기 황 및 셀레늄의 혼합물은 황 및 셀레늄 원소의 용융 혼합 또는 분쇄 혼합을 통해 제조되는 것이 바람직하다. 구체적인 일례로써, 황 원소 및 셀레늄 원소를 250 ℃ 내지 350 ℃의 온도에서 용융시켜 혼합된 혼합물을 사용하는 것이 바람직하다. 또한, 분쇄 혼합의 구체적인 일례로써, 황 원소 및 셀레늄 원소를 기계적 밀링(milling)으로 분쇄하여 혼합된 혼합물을 사용할 수 있으며, 또 다른 방법으로, 황 및 셀레늄 입자를 막자 사발에 담은 다음 막자를 이용하여 충분한 시간 동안 물리적인 힘을 가하여 서로 혼합될 수 있도록 분쇄시켜 혼합물을 제조할 수 있다.
다음으로, 본 발명에 따른 화합물 반도체의 제조방법에 있어서, 단계 2는 표면에 시편이 형성된 기판을 반응 챔버 내 기판 배치부에 위치시키는 단계이다.
이때, 상기 단계 2의 기판 표면에는 IB, IIB, IIIA, VA 및 IVA족 원소 등의 원소를 포함하는 시편이 표면에 형성될 수 있으며, 바람직하게는 IB족 원소로 구리 (Cu), IIB족 원소로 아연 (Zn) 또는 카드뮴(Cd), IIIA족 원소로 인듐 (In) 또는 갈륨 (Ga), VIA족 원소로 주석 (Sn), 저마늄(Ge), 실리콘(Si) 및 VA족 원소로 안티몬 (Sb), 비스무스 (Bi)를 포함할 수 있고, 더욱 바람직하게는 상기 시편은 구리, 인듐 및 갈륨을 포함하는 CIG 전구체 또는 구리, 아연 및 주석을 포함하는 CZT 전구체일 수 있다.
CIGSSe 또는 CZTSSe는 대표적인 화합물 반도체 물질들로서, 상기 시편이 CIG 전구체 또는 CZT 전구체인 경우 가열부에 의해 가열되는 동시에 공급되는 VIA족 원소와 반응하여 CIGSSe 또는 CZTSSe 화합물 반도체가 형성될 수 있다.
한편, 상기 단계 2의 기판은 표면에 형성된 시편이 증발원 담지부(20)를 향하도록 기울어져 있는 것이 바람직하다. 즉, 상기 단계 2의 기판은 증발원 담지부로부터 증발된 증발원이 효율적으로 될 수 있도록 상기 증발원 담지부를 향하도록 기울어져 있는 것이 바람직하며, 이를 통해 황, 셀레늄 등의 증발원과 효율적으로 반응 시킬 수 있다. 이때, 상기 기판이 기울어져 있는 각도는 특별히 제한되는 것은 아니다.
아울러, 상기 단계 2의 반응 챔버(10) 내의 압력은 0.1 Torr 내지 2 기압인 것이 바람직하다. 상기 압력 범위로 반응 챔버 내의 압력을 제어함으로써, 최종 형성된 박막의 반응 균일도를 높이거나 다르게는 반응 형성물의 기화나 분해를 방지할 수 있다.
다음으로, 본 발명에 따른 화합물 반도체의 제조방법에 있어서, 단계 3은 상기 단계 1에서 VIA족 원소 혼합물을 위치시킨 증발원 담지부를 가열하여 VIA족 원소 혼합물을 기판 표면의 시편으로 공급하는 단계이다.
상기 단계 3은 상기 단계 1에서 증발원 담지부에 위치한 VIA족 원소 혼합물을 가열하여 기판 표면의 시편으로 공급하는 단계로서, 혼합물 증발원을 동시에 증발시켜 기판 표면의 시편으로 공급할 수 있다.
상기 증발원 담지부 및 기편 배치부를 가열시키기 위한 가열부(40)를 통해 상기 단계 3의 가열을 수행할 수 있으며, 상기 단계 3의 증발원 담지부를 가열하는 온도는 200 ℃ 내지 600 ℃인 것이 바람직하고, 300 ℃ 내지 400 ℃인 것이 더욱 바람직하다. 구체적인 일례로써, 상기 VIA족 원소 혼합물이 황 및 셀레늄일 경우에 대하여 설명하면, 황 원소만을 사용하는 경우 약 180 ℃의 온도에서 기화현상이 발생할 수 있으며, 셀레늄 원소만을 사용하는 경우 약 340 ℃의 온도에서 기화현상이 발생할 수 있다. 이때, 본 발명의 실험예 1에 의하면 황 및 셀레늄의 혼합물은 약 190 ℃의 온도에서 기화현상이 발생하기 때문에 그 이상의 온도에서 기화를 개시할 수 있다.
또한, 황 원소만을 사용하는 경우 약 320 ℃의 온도에서 약 50 %의 질량이 감소되고, 셀레늄 원소만을 사용하는 경우 약 500 ℃의 온도에서 약 50 %의 질량이 감소된다. 이때 본 발명의 실험예 1에 의하면 황 및 셀레늄의 혼합물은 약 350 ℃ 내지 370 ℃의 온도에서 약 50 %의 질량 감소가 일어나므로, 가열시키는 온도를 조절하기에 용이하다.
만약, 상기 단계 3의 증발원 담지부를 가열하는 온도가 200 ℃ 미만일 경우에는 VIA족 원소 혼합물의 기화현상이 발생하지 않는 문제가 있으며, 600 ℃의 온도를 초과하는 경우에는 혼합물 증발원의 기화 속도가 빨라져서 화합물 반도체 결정화 반응이 너무 빠르게 일어나므로 결정화 반응의 제어가 어려우며, 증발원이 급속하게 기화됨에 따라서 대부분의 증발원이 결정화 반응에 참여하지 못하고 제거되므로 증발원 손실이 과다하게 발생하는 문제가 있다.
또한, 상기 단계 3의 증발원 담지부를 가열하는 시간은 5 분 내지 60 분인 것이 바람직하다. 만약, 상기 단계 3의 증발원 담지부를 가열하는 시간이 5 분 미만일 경우에는 증발원이 충분히 기화되지 못하므로 결정화 반응이 제대로 진행되지 못하는 문제가 있으며, 60 분을 초과하는 경우에는 과도한 결정화 반응으로 인해 균일한 화합물 반도체 박막이 형성되지 않는 문제가 있다.
또한, 상기 제조방법에 따라 제조되는 화합물 반도체는 태양전지의 광흡수층으로 이용될 수 있으며, 상기 제조방법을 통해 화합물 반도체의 조성범위를 용이하게 제어하여 적절한 조성의 화합물 반도체로 제조될 수 있다.
이하, 본 발명을 실시예 및 실험예에 의해 더욱 상세히 설명한다.
단, 하기의 실시예 및 실험예는 발명을 예시하는 것일 뿐, 본 발명의 내용이 하기 실시예 및 실험예에 의해 제한되는 것은 아니다.
<실시예 1> CZTSSe 화합물 반도체의 제조 - 1
단계 1: 황(S) 및 셀레늄(Se) 원소를 황 : 셀레늄의 중량비가 2 : 1이 되도록 도가니에 담은 후, 300 ℃의 온도로 가열하여 황 및 셀레늄이 용융되도록 하였다. 그 후, 균일하게 섞으며 상온으로 식히는 과정을 수행하여 황 및 셀레늄의 혼합물을 준비하였다.
이후, 도 1에 개시된 제조장치의 증발원 담지부에 상기에서 준비된 황 및 셀레늄의 혼합물을 위치시켰다.
단계 2: 반응 챔버 내로 구리(Cu), 아연(Zn), 주석(Tin)을 포함하는 CZT 전구체를 포함하는 시편이 표면에 형성된 기판을 도 1에 개시된 제조장치의 기판 배치부에 위치시켰다. 이때, 상기 기판으로는 몰리브데늄(Mo) 기판을 이용하였다.
단계 3: 상기 단계 1에서 황 및 셀레늄 혼합물을 위치시킨 증발원 담지부를 가열부를 통해 350 ℃의 온도로 가열하여 증발시킨 후, 기상으로 존재하는 증발원들을 이송가스인 아르곤(Ar) 가스를 통해 이동시켜 기판 표면의 시편과 반응시킴으로써 CZTSSe 화합물 반도체를 제조하였다. 이때, 반응 챔버의 기압은 760 torr이다.
<실시예 2> CZTSSe 화합물 반도체의 제조 - 2
상기 실시예 1의 단계 1에서 황 : 셀레늄의 중량비가 1 : 1이 되도록 도가니에 담은 것을 제외하고 상기 실시예 1과 동일하게 수행하여 CZTSSe 화합물 반도체를 제조하였다.
<실시예 3> CZTSSe 화합물 반도체의 제조 - 3
상기 실시예 1의 단계 1에서 황 : 셀레늄의 중량비가 1 : 2가 되도록 도가니에 담은 것을 제외하고 상기 실시예 1과 동일하게 수행하여 CZTSSe 화합물 반도체를 제조하였다.
<실시예 4> CZTSSe 화합물 반도체의 제조 - 4
단계 1: 황(S) 및 셀레늄(Se) 원소를 황 : 셀레늄의 중량비가 2 : 1이 되도록 막자사발에 담은 후 막자를 이용하여 혼합물을 잘게 분쇄하는 과정을 수행하여 황 및 셀레늄의 혼합물을 준비하였다.
이후, 도 1에 개시된 제조장치의 증발원 담지부에 상기에서 준비된 황 및 셀레늄의 혼합물을 위치시켰다.
단계 2: 반응 챔버 내로 구리(Cu), 아연(Zn), 주석(Tin)을 포함하는 CZT 전구체를 포함하는 시편이 표면에 형성된 기판을 도 1에 개시된 제조장치의 기판 배치부에 위치시켰다. 이때, 상기 기판으로는 몰리브데늄(Mo) 기판을 이용하였다.
단계 3: 상기 단계 1에서 황 및 셀레늄 혼합물을 위치시킨 증발원 담지부를 가열부를 통해 가열하여 증발시킨 후, 기상으로 존재하는 증발원들을 기판 표면의 시편과 반응시킴으로써 CZTSSe 화합물 반도체를 제조하였다.
<실시예 5> CZTSSe 화합물 반도체의 제조 - 5
상기 실시예 4의 단계 1에서 황 : 셀레늄의 중량비가 1 : 1이 되도록 막자사발에 담은 것을 제외하고 상기 실시예 4와 동일하게 수행하여 CZTSSe 화합물 반도체를 제조하였다.
<실시예 6> CZTSSe 화합물 반도체의 제조 - 6
상기 실시예 4의 단계 1에서 황 : 셀레늄의 중량비가 1 : 2가 되도록 막자사발에 담은 것을 제외하고 상기 실시예 4와 동일하게 수행하여 CZTSSe 화합물 반도체를 제조하였다.
<비교예 1>
단계 1: 도 1에 개시된 제조장치의 증발원 담지부에 상기에서 준비된 황 및 셀레늄을 각각 위치시켰다.
단계 2: 반응 챔버 내로 구리(Cu), 아연(Zn), 주석(Tin)을 포함하는 CZT 전구체를 포함하는 시편이 표면에 형성된 기판을 도 1에 개시된 제조장치의 기판 배치부에 위치시켰다. 이때, 상기 기판으로는 몰리브데늄(Mo) 기판을 이용하였다.
단계 3: 상기 단계 1에서 황 및 셀레늄을 각각 위치시킨 증발원 담지부를 가열부를 통해 가열하여 증발시킨 후, 기상으로 존재하는 증발원들을 기판 표면의 시편과 반응시킴으로써 CZTSSe 화합물 반도체를 제조하였다.
<실험예 1> 기화 특성 분석
본 발명에 따른 화합물 반도체 제조방법의 효과를 확인하기 위하여, 하기의 실험을 수행하여 기화 특성을 분석하였다.
증발원으로 황, 셀레늄, 상기 실시예 1 및 실시예 2의 단계 1에서 제조된 황 및 셀레늄의 혼합물 30 mg을 0 ℃의 온도에서 800 ℃의 온도까지 분당 10 ℃씩 상승하도록 가열하면서 변화하는 질량을 측정하여 기화 특성을 분석하였으며, 그 결과를 도 2에 나타내었다.
도 2에 나타낸 바와 같이, 황을 단독으로 사용하여 기화시킬 경우, 기화 개시 온도는 약 180 ℃를 나타냈으며, 질량이 50 % 감소하는 지점의 온도는 약 320 ℃인 것을 확인할 수 있었다. 또한, 셀레늄을 단독으로 사용하여 기화시킬 경우, 기화 개시 온도는 약 340 ℃를 나타냈으며, 질량이 50 % 감소하는 지점의 온도는 약 500 ℃인 것을 확인할 수 있었다.
반면, 황 및 셀레늄을 용융 혼합하여 제조된 혼합물의 기화 개시 온도는 약 190 ℃를 나타냈으며, 질량이 50 % 감소하는 지점의 온도는 약 350 ℃인 것을 확인할 수 있었다. 또한, 황 및 셀레늄을 분쇄 혼합하여 제조된 혼합물의 기화 개시 온도는 약 190 ℃를 나타냈으며, 질량이 50 % 감소하는 지점의 온도는 약 370 ℃인 것을 확인할 수 있었다.
이와 같이, 본 발명의 제조방법으로 화합물 반도체를 제조하는 경우 열처리 온도를 조절하기에 용이한 것을 확인할 수 있었다.
따라서, 본 발명에 따른 화합물 반도체의 제조방법은 VIA족 원소 혼합물을 형성하고 이를 고온으로 가열함으로써 VIA족 원소 혼합물, 특히 황 및 셀레늄 원소 혼합물의 열분해를 동시에 유도할 수 있으며 이에 따라, 황 및 셀레늄 등의 원소의 조성비를 미리 조절하여 원하는 조성비의 혼합물을 증착시킬 수 있다. 또한, 혼합물 원소의 조성비를 조절하여 넓은 범위에서 손쉽게 기화 온도의 제어가 가능한 것을 확인할 수 있었다. 나아가, VIA족 원소 혼합물을 사용하여 열처리함으로써, 열처리 온도, 결정 성장 특성, 밴드갭 등의 제어가 가능하므로 고품질 반도체 제작이 가능하다.
100 : 화합물 반도체의 제조장치
10 : 반응 챔버
20 : 증발원 담지부
30 : 기판 배치부
40 : 가열부
50 : 이송가스 공급부
60 : 이송가스 배출부

Claims (10)

  1. 반응 챔버; 상기 반응 챔버 내에 구비된 증발원 담지부; 상기 반응 챔버 내에서 상기 증발원 담지부와 이격되어 구비되는 기판 배치부; 상기 증발원 담지부 및 기판 배치부를 가열시키는 가열부;를 포함하는 화합물 반도체의 제조장치를 이용한 화합물 반도체의 제조방법에 있어서,
    증발원 담지부에 VIA족 원소 혼합물을 위치시키는 단계(단계 1);
    표면에 시편이 형성된 기판을 반응 챔버 내 기판 배치부에 위치시키는 단계(단계 2); 및
    상기 단계 1에서 VIA족 원소 혼합물을 위치시킨 증발원 담지부를 300℃ 내지 400℃로 가열하여 VIA족 원소 혼합물을 기판 표면의 시편으로 공급하는 단계(단계 3);를 포함하여 화합물 반도체를 제조하되,
    상기 단계 1의 VIA족 원소 혼합물은 황(S) 및 셀레늄(Se)의 혼합물이고,
    상기 황(S) 및 셀레늄(Se)의 혼합물은 황 및 셀레늄 원소의 용융 혼합 또는 분쇄 혼합을 통해 제조되는 것을 특징으로 하는 화합물 반도체의 제조방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 황(S)과 셀레늄(Se)의 혼합물은 황과 셀레늄이 0.5 : 9.5 내지 9.5 : 0.5의 중량비로 혼합된 것을 특징으로 하는 화합물 반도체의 제조방법.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 단계 2의 시편은 IB, IIB, IIIA, VA 및 IVA족 원소로 이루어진 군으로부터 선택되는 1 종 이상의 원소를 포함하는 것을 특징으로 하는 화합물 반도체의 제조방법.
  7. 제1항에 있어서,
    상기 단계 2의 IB족 원소로 구리(Cu), IIB족 원소로 아연(Zn) 또는 카드뮴(Cd), IIIA족 원소로 인듐(In) 또는 갈륨(Ga), VIA족 원소로 주석(Sn), 저마늄(Ge) 또는 실리콘(Si) 및 VA족 원소로 안티몬(Sb) 또는 비스무스(Bi)를 포함하는 것을 특징으로 하는 화합물 반도체의 제조방법.
  8. 삭제
  9. 삭제
  10. 제1항에 있어서,
    상기 단계 3의 증발원 담지부를 가열하는 시간은 5 분 내지 60 분인 것을 특징으로 하는 화합물 반도체의 제조방법.
KR1020140153509A 2014-11-06 2014-11-06 화합물 반도체의 제조방법 및 이를 통해 제조된 화합물 반도체 KR101601213B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140153509A KR101601213B1 (ko) 2014-11-06 2014-11-06 화합물 반도체의 제조방법 및 이를 통해 제조된 화합물 반도체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140153509A KR101601213B1 (ko) 2014-11-06 2014-11-06 화합물 반도체의 제조방법 및 이를 통해 제조된 화합물 반도체

Publications (1)

Publication Number Publication Date
KR101601213B1 true KR101601213B1 (ko) 2016-03-09

Family

ID=55537123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140153509A KR101601213B1 (ko) 2014-11-06 2014-11-06 화합물 반도체의 제조방법 및 이를 통해 제조된 화합물 반도체

Country Status (1)

Country Link
KR (1) KR101601213B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190014226A (ko) * 2017-07-28 2019-02-12 재단법인대구경북과학기술원 칼코겐화 열처리 장치 및 칼코겐화 열처리 방법
KR20190132975A (ko) * 2019-11-22 2019-11-29 한국과학기술연구원 찰코파이라이트 화합물계 박막 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090043245A (ko) * 2007-10-29 2009-05-06 한국과학기술원 Ｃｉｇｓ 광흡수층 제조방법 및 ｃｉｇｓ 광흡수층을포함하는 태양전지.
KR101168706B1 (ko) 2011-05-13 2012-07-30 주식회사 제이몬 Ｃｉｇｓ 박막 성장을 위한 셀렌화 공정 장치
KR20120109022A (ko) 2011-03-24 2012-10-08 진중 김 대면적 ｃｉｇｓ 박막제조장비
KR20120122369A (ko) * 2011-04-29 2012-11-07 주식회사 디엠에스 인라인 타입의 태양전지 제조장치 및 이에 의하여 제조된 태양전지
KR20130097603A (ko) * 2012-02-24 2013-09-03 영남대학교 산학협력단 태양 전지 제조 방법
KR20140061610A (ko) * 2012-11-13 2014-05-22 재단법인대구경북과학기술원 화합물 반도체의 제조장치 및 이를 이용한 화합물 반도체의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090043245A (ko) * 2007-10-29 2009-05-06 한국과학기술원 Ｃｉｇｓ 광흡수층 제조방법 및 ｃｉｇｓ 광흡수층을포함하는 태양전지.
KR20120109022A (ko) 2011-03-24 2012-10-08 진중 김 대면적 ｃｉｇｓ 박막제조장비
KR20120122369A (ko) * 2011-04-29 2012-11-07 주식회사 디엠에스 인라인 타입의 태양전지 제조장치 및 이에 의하여 제조된 태양전지
KR101168706B1 (ko) 2011-05-13 2012-07-30 주식회사 제이몬 Ｃｉｇｓ 박막 성장을 위한 셀렌화 공정 장치
KR20130097603A (ko) * 2012-02-24 2013-09-03 영남대학교 산학협력단 태양 전지 제조 방법
KR20140061610A (ko) * 2012-11-13 2014-05-22 재단법인대구경북과학기술원 화합물 반도체의 제조장치 및 이를 이용한 화합물 반도체의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190014226A (ko) * 2017-07-28 2019-02-12 재단법인대구경북과학기술원 칼코겐화 열처리 장치 및 칼코겐화 열처리 방법
KR101978040B1 (ko) 2017-07-28 2019-05-14 재단법인대구경북과학기술원 칼코겐화 열처리 장치 및 칼코겐화 열처리 방법
KR20190132975A (ko) * 2019-11-22 2019-11-29 한국과학기술연구원 찰코파이라이트 화합물계 박막 제조방법
KR102130601B1 (ko) * 2019-11-22 2020-07-06 한국과학기술연구원 찰코파이라이트 화합물계 박막 제조방법

Similar Documents

Publication Publication Date Title
US20190311889A1 (en) Synthesis of high-purity bulk copper indium gallium selenide materials
US9614118B2 (en) Method and apparatus for depositing copper-indium-gallium selenide (CuInGaSe2-cigs) thin films and other materials on a substrate
Frantz et al. Cu (In, Ga) Se2 thin films and devices sputtered from a single target without additional selenization
Tanaka et al. Preparation of Cu2ZnSnS4 thin films by hybrid sputtering
EP2260506B1 (en) Method for forming a compound semi-conductor thin-film
US10109755B2 (en) Capping layers for improved crystallization
KR20110084435A (ko) 광전지 적용을 위한 칼코겐화물 합금 스퍼터 타깃 및 그 제조 방법
US20110290643A1 (en) Low Melting Point Sputter Targets for Chalcogenide Photovoltaic Applications and Methods of Manufacturing the Same
CN102763230A (zh) 制造半导体层的方法和装置
Takei et al. Crystallographic and optical properties of CuSbS2 and CuSb (S1-xSex) 2 solid solution
Zhang et al. Sb2S3 thin films prepared by vulcanizing evaporated metallic precursors
Chen et al. Low-temperature growth of Na doped CIGS films on flexible polymer substrates by pulsed laser ablation from a Na containing target
KR101601213B1 (ko) 화합물 반도체의 제조방법 및 이를 통해 제조된 화합물 반도체
US9136423B1 (en) Method and apparatus for depositing copper—indiumgalliumselenide (CuInGaSe2-CIGS) thin films and other materials on a substrate
KR101403479B1 (ko) 화합물 반도체의 제조장치 및 이를 이용한 화합물 반도체의 제조방법
US20120009728A1 (en) Apparatus and Method for Manufacturing CIGS Solar Cells
Klenk et al. Preparation of device quality chalcopyrite thin films by thermal evaporation of compound materials
Atasoy et al. Cu (In, Ga)(Se, Te) 2 pentenary thin films formed by reaction of precursor layers
Singh et al. One step deposition of Cu2ZnSnSe4 thin films using a ceramic quaternary target
Arredondo et al. Investigation of AgInSe 2 thin films grown by co-evaporation
RU2212080C2 (ru) СПОСОБ ПОЛУЧЕНИЯ ХАЛЬКОПИРИТНЫХ CuInSe2, Cu (In, Ga)Se2, CuGaSe2 ТОНКИХ ПЛЕНОК
Sripan et al. Influence of annealing temperature on the properties of non-stoichiometric Cu1. 66Zn1. 25GeSe4 thin films
Nkuissi et al. Cu2ZnSnS4 thin-film solar cells
VAROL et al. OPTICAL, STRUCTURAL AND MORPHOLOGICAL CHARACTERIZATION OF CuIn0. 7Ga0. 3 (Se0. 6Te0. 4) 2 THİN FILMS UNDER DIFFERENT ANNEALING TEMPERATURES
Yanuar et al. Structural, Optical and Electrical Properties P-Type Quaternary Chalcogenides Of Cuin (S1-Xsex) 2 Thin Films

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181212

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191203

Year of fee payment: 5