KR101594853B1 - 컴퓨터 칩, 및 상기 컴퓨터 칩에서의 정보 라우팅 방법 - Google Patents

컴퓨터 칩, 및 상기 컴퓨터 칩에서의 정보 라우팅 방법 Download PDF

Info

Publication number
KR101594853B1
KR101594853B1 KR1020090115537A KR20090115537A KR101594853B1 KR 101594853 B1 KR101594853 B1 KR 101594853B1 KR 1020090115537 A KR1020090115537 A KR 1020090115537A KR 20090115537 A KR20090115537 A KR 20090115537A KR 101594853 B1 KR101594853 B1 KR 101594853B1
Authority
KR
South Korea
Prior art keywords
router
intelligent
information
identification number
register
Prior art date
Application number
KR1020090115537A
Other languages
English (en)
Other versions
KR20110058971A (ko
Inventor
민경준
정석윤
이시화
유동훈
권권택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090115537A priority Critical patent/KR101594853B1/ko
Publication of KR20110058971A publication Critical patent/KR20110058971A/ko
Application granted granted Critical
Publication of KR101594853B1 publication Critical patent/KR101594853B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

트리 구조를 이용하여 컴퓨터 칩 상의 라우터 및 지능 소자들을 연결하는 시스템에 관한 것으로, 라우터를 트리 구조로 연결하여 포함하는 복수 개의 라우터 그룹, 상기 복수 개의 라우터 그룹 중에서 제1 라우터 그룹에 포함되는 제1 라우터와 상기 제1 라우터 그룹과 상이한 제2 라우터 그룹에 포함되는 제2 라우터 간을 연결하는 브리지 라인(bridge line), 및 상기 라우터와 연결되고, 정보를 상기 라우터를 통해 교환하는 지능 소자를 포함하는 컴퓨터 칩이 개시된다.
컴퓨터 칩, 라우터, 지능 소자, 브리지 라인(bridge line), 트리 구조

Description

컴퓨터 칩, 및 상기 컴퓨터 칩에서의 정보 라우팅 방법{COMPUTER CHIP AND INFORMATION ROUTING METHOD IN THE COMPUTER CHIP}
아래의 실시예들은 반도체 컴퓨터 칩(semiconductor computer chip)에 관한 것으로, 이진 트리 토폴로지(binary tree topology)를 변형하여 컴퓨터 칩 상의 디바이스를 연결하는 시스템에 관한 것이다.
종래에는 독립된 기능을 수행하는 하나 이상의 컴퓨터 칩을 포함한 장치들을 연결하여 하나의 시스템을 생산하였다. 그러나, 최근에는 하나의 컴퓨터 칩 상에 다양한 기능을 수행하는 디바이스들을 포함시켜서, 하나의 칩이 독립된 시스템으로 동작하도록 하는 시스템 온 칩(SOC: System on Chip) 기술이 등장하였다. 이는 반도체 기술이 발달하면서 하나의 칩에 포함시킬 수 있는 트랜지스터의 수가 극적으로 증가하면서 가능하게 되었다. SOC 기술에서는 하나의 컴퓨터 칩 상에 여러 개의 디바이스가 집적된다. SOC 기술에서는 이러한 여러 개의 디바이스를 어떻게 연결하고, 또한 어떻게 상기 디바이스가 데이터를 교환할 수 있도록 할 것인지가 매우 중요하다. 따라서, 상기 디바이스 간의 정보 교환을 빠르게 수행하도록 하면서 동시에 컴퓨터 칩 상에서 상기 디바이스를 연결하는 연결선들이 복잡하지 않도록 하기 위한 연구가 진행되고 있다.
한편, Multi-core on-chip network에서 주어진 두 노드(node) 사이를 찾아가는 문제는 core(이하, 지능 소자)의 개수가 증가하고, 지능 소자 간의 정보 교환이 많아 질수록 그 중요성이 커진다.
현재 상용화된 multi-core processor의 on-chip network는 대부분 메시 토폴로지(mesh topology)이며, 이러한 메시 토폴로지에서는 확장(scalability)이 용이하고, 비교적 적은 평균 홉 수(hop count)의 경로(path)를 동적으로 찾을 수 있는 장점이 있다.
또한, 이진 트리 토폴로지(binary tree topology)에서는 메시 토폴로지에서 보다 더 적은 홉 수와 상호 연결 수(interconnection count)를 갖는다는 장점이 있으나, 상위 노드로 갈수록 급격히 부하가 증가하는 단점이 있다.
이에 따라, 노드의 수가 기하급수적으로 증가하더라도 두 노드 간의 경로의 길이가 선형적으로만 증가하는 이진 트리 토폴로지를 변형하여, 메시 트리 토폴로지 보다 적은 홉 수의 경로로 빠르게 정보를 교환할 수 있는 컴퓨터 칩이 요구되고 있다.
본 발명의 일실시예에 따른 컴퓨터 칩은, 라우터를 트리 구조로 연결하여 포함하는 복수 개의 라우터 그룹, 상기 복수 개의 라우터 그룹 중에서 제1 라우터 그룹에 포함되는 제1 라우터와, 상기 제1 라우터 그룹과 상이한 제2 라우터 그룹에 포함되는 제2 라우터 간을 연결하는 브리지 라인(bridge line), 및 상기 라우터와 연결되고, 정보를 상기 라우터를 통해 교환하는 지능 소자를 포함한다.
이때, 상기 브리지 라인은 상기 제1 라우터 또는 상기 제2 라우터와 연결 관계를 갖는, 라우터 및 지능 소자의 개수를 고려하여 연결될 수 있다.
이때, 상기 브리지 라인은 상기 제1 라우터와 상기 제2 라우터 사이의 인접 거리를 고려하여 연결될 수 있다.
이때, 상기 브리지 라인은 트리 구조에서 동일한 레이어(layer)를 갖는 제1 라우터와 제2 라우터를 연결시킬 수 있다.
이때, 상기 브리지 라인은 상기 제1 라우터와 상기 제2 라우터를 단일의 홉 수(hop count)로 연결시킬 수 있다.
이때, 상기 라우터는 연결 관계에 있는 지능 소자에 관한 식별넘버를 저장하는 레지스터를 이용하여, 제1 지능 소자로부터 출력되는 정보를 제2 지능 소자로 라우팅할 수 있다.
이때, 상기 라우터는 상기 제2 지능 소자와 연관된 식별넘버 x가 상기 레지스터에 저장되는지를 판단하고, 상기 판단 결과, 저장되지 않는 경우, 상기 레지스 터에 저장된 식별넘버 중에서 상기 식별넘버 x와 근사치인 식별넘버 y를 레지스터에 저장하는 인접한 라우터로 상기 정보를 라우팅할 수 있다.
이때, 상기 라우터는 상기 제2 지능 소자와 연관된 식별넘버 x를 상기 레지스터에 저장하되, 인접하는 라우터가 있는 경우, 상기 식별넘버 x를 포함하여 레지스터에 저장된 식별넘버의 개수가 상대적으로 적은 인접한 라우터로 상기 정보를 라우팅할 수 있다.
이때, 상기 라우터는 상기 제2 지능 소자와 연관된 식별넘버 x를 상기 레지스터에 저장하면서, 인접하는 라우터가 없는 경우, 상기 제2 지능 소자로 상기 정보를 라우팅할 수 있다.
또한, 본 발명의 일실시예에 따른 컴퓨터 칩에서의 정보 라우팅 방법은, 제1 라우터 그룹에서 트리 구조로 연결된 제1 라우터와, 제2 라우터 그룹에서 트리 구조로 연결된 제2 라우터를, 브리지 라인(bridge line)으로 연결하는 단계, 및 상기 제1 라우터 또는 상기 제2 라우터를 포함하는 라우터와 연결된 제1 지능 소자로부터 출력되는 정보를 제2 지능 소자로 라우팅하는 단계를 포함한다.
본 발명의 실시예들에 따르면, 이진 트리를 변형한 트리 구조로 라우터와 지능 소자들이 연결된 컴퓨터 칩을 제공 함으로써, 컴퓨터 칩에 포함된 다수의 지능 소자들 사이의 빠른 on-chip 데이터 전송을 구현할 수 있다.
또한, 본 발명의 실시예들에 따르면, 이진 트리 토폴로지에서의 검색의 장점을 극대화 하면서, 상위 노드로 집중되는 트래픽을 분산시킬 수 있는 bridged- binary tree graph 토폴로지로 라우터와 지능 소자들을 연결한 컴퓨터 칩을 제공할 수 있다.
또한, 본 발명의 실시예들에 따르면, 컴퓨터 칩에 포함되는 지능 소자의 수가 기하 급수적으로 늘어나더라도 on-chip network의 복잡도를 줄이면서 빠르게 정보를 전달할 수 있다.
이하에서, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일실시예에 따른 컴퓨터 칩의 내부 구성을 도시한 도면이다.
본 발명의 일실시예에 따른 컴퓨터 칩(100)은 복수 개의 라우터 그룹(110), 브리지 라인(bridge line, 120), 지능 소자(130), 및 레지스터(140)를 포함하여 구성될 수 있다.
복수 개의 라우터 그룹(110)은 라우터를 트리 구조로 연결하여 포함하고, 지능 소자(130)는 상기 라우터와 연결되며, 상기 라우터를 통해 정보를 교환한다.
지능 소자(intellectual property, 130)는 프로세서 IP, 그래픽 콘트롤러 IP, 메모리 IP 등과 같이 컴퓨터 칩(100) 상에서 어떤 기능을 수행하는 모듈이다.
라우터(router)는 소스 지능 소자(이하, 제1 지능 소자)로부터 목적지 지능 소자(이하, 제2 지능 소자)로 정보를 라우팅하는 모듈이다. 예컨대, 각 라우터는 균형 이진 트리 토폴로지(balanced binary tree topology)로 연결되어 복수 개의 라우터 그룹(110)을 형성할 수 있다.
브리지 라인(120)은 복수 개의 라우터 그룹(110) 중에서 제1 라우터 그룹에 포함되는 제1 라우터와, 상기 제1 라우터 그룹과 상이한 제2 라우터 그룹에 포함되는 제2 라우터 간을 연결한다.
이때, 브리지 라인(120)은 상기 제1 라우터 또는 상기 제2 라우터와 연결 관계를 갖는, 라우터 및 지능 소자(130)의 개수를 고려하여 연결될 수 있다. 예컨대, 상기 제1 라우터와 상기 제2 라우터는 연결 관계를 갖는 라우터 또는 지능 소자(130)의 개수가 3개일 경우, 브리지 라인(120)을 통해 연결될 수 있다. 이에 따라, 상기 제1 라우터와 상기 제2 라우터는 브리지 라인(120)을 포함하여, 다른 라우터 또는 지능 소자(130)와 각각 최대 4개 연결될 수 있다.
이때, 브리지 라인(120)은 트리 구조에서 동일한 레이어(layer)를 갖는 제1 라우터와 제2 라우터를 연결시킬 수 있다. 예컨대, 브리지 라인(120)은 제1 라우터 그룹에서 레이어 2를 갖는 제1 라우터와, 제2 라우터 그룹에서 레이어 2를 갖는 제2 라우터를 연결시킬 수 있다.
이때, 브리지 라인(120)은 상기 제1 라우터와 상기 제2 라우터를 단일의 홉 수(hop count)로 연결시킬 수 있다. 즉, 브리지 라인(120)은 상기 제1 라우터와 상기 제2 라우터를 다이렉트로 연결할 수 있다.
이때, 브리지 라인(120)은 상기 제1 라우터와 상기 제2 라우터 사이의 인접 거리를 고려하여 연결될 수 있다. 예컨대, 브리지 라인(120)은 상기 제1 라우터와 연결 가능한 제2 라우터가 복수 개일 경우, 이격 거리가 가장 먼 제2 라우터를 상기 제1 라우터와 연결시킴으로써, 컴퓨터 칩(100) 상에서 정보가 라우팅되는 횟수 또는 홉 수를 단축할 수 있게 된다.
레지스터(140)는 라우터와 연결 관계에 있는 지능 소자(130)를 구분하기 위한 식별넘버를 저장할 수 있다. 상기 라우터는 레지스터(140)를 이용하여 제1 지능 소자로부터 출력되는 정보를 제2 지능 소자로 라우팅할 수 있다.
우선, 라우터는 상기 제2 지능 소자와 연관된 식별넘버 x가 레지스터(140)에 저장되는지를 판단할 수 있다.
상기 판단 결과, 저장되지 않는 경우, 라우터는 레지스터(140)에 저장된 식별넘버 중에서 식별넘버 x와 근사치인 식별넘버 y를 레지스터(140)에 저장하는 인접한 라우터로 상기 정보를 라우팅할 수 있다.
이때, 상기 제2 지능 소자와 연관된 식별넘버 x를 레지스터(140)에 저장하되, 인접하는 라우터가 있는 경우, 라우터는 상기 식별넘버 x를 포함하여 레지스터(140)에 저장된 식별넘버의 개수가 상대적으로 적은 인접한 라우터로 상기 정보를 라우팅할 수 있다. 또는, 상기 제2 지능 소자와 연관된 식별넘버 x를 레지스터(140)에 저장하면서, 인접하는 라우터가 없는 경우, 라우터는 상기 제2 지능 소자로 상기 정보를 라우팅할 수 있다.
예컨대, 상기 제2 지능 소자와 연관된 식별넘버 x를 레지스터(140)에 저장하면서 라우터 e, f, n과 인접하는 라우터 k가 존재할 경우, 라우터 j는 라우터 e, f 또는 n 중에서 레지스터(140)에 저장된 식별넘버의 개수가 적은 라우터 e로 상기 정보를 라우팅할 수 있다. 이때, 상기 정보는 라우터 j에서 라우터 k를 경유하여 라우터 e로 라우팅될 수 있다.
그리고, 라우터 e는 제2 지능 소자와 연관된 식별넘버 x를 레지스터(140)에 저장하면서 인접하는 라우터가 없으므로, 상기 정보를 제2 지능 소자로 라우팅할 수 있다.
따라서, 본 발명의 실시예들에 따르면, 이진 트리를 변형한 트리 구조로 라우터와 지능 소자들이 연결된 컴퓨터 칩을 제공 함으로써, 상위 노드로 집중되는 트래픽을 분산시켜, 컴퓨터 칩에 포함된 다수의 지능 소자들 사이의 빠른 on-chip 데이터 전송을 구현할 수 있다.
또한, 본 발명의 실시예들에 따르면, 컴퓨터 칩에 포함되는 지능 소자의 수가 기하 급수적으로 늘어나더라도 on-chip network의 복잡도를 줄이면서, 메시 트리 토폴로지 보다 적은 홉 수의 경로로 빠르게 정보를 전달할 수 있다.
도 2는 본 발명의 일실시예에 있어서, 라우터와 지능 소자를 트리 구조로 연결한 컴퓨터 칩을 도시한 도면이다.
도 2를 참조하면, 컴퓨터 칩(100)에 포함되는 16개의 지능 소자(130)는 라우터와 연결되며, 상기 라우터를 통해 정보를 교환한다. 이때, 각 지능 소자(130)는 1부터 16까지 식별넘버를 갖는다.
각 라우터는 균형 이진 트리 토폴로지(balanced binary tree topology)로 연결되어 제1 라우터 그룹(210)과 제2 라우터 그룹(220)을 형성할 수 있다.
우선, 브리지 라인(120)은 제1 라우터 그룹(210) 내 제1 라우터 또는 제2 라 우터 그룹(220) 내 제2 라우터가 연결 관계를 갖는 라우터 및 지능 소자(130)의 개수를 고려하여 연결될 수 있다. 즉, 브리지 라인(120)은 제1 라우터 그룹(210)에서 총 3개의 라우터/지능 소자와 연결된 제1 라우터 a, i, j, 또는 m을, 제2 라우터 그룹(220)에서 총 3개의 라우터/지능 소자와 연결된 제2 라우터 h, k, l, 또는 n과 단일의 홉 수(hop count)로 연결시킬 수 있다.
이때, 브리지 라인(120)은 트리 구조에서 동일한 레이어(layer)를 갖는 제1 라우터와 제2 라우터를 연결시킬 수 있다. 즉, 제1 라우터 그룹(210)에서 레이어 2인 제1 라우터 a는 제2 라우터 그룹(220)에서 레이어 2인 제1 라우터 h와 연결되고, 제1 라우터 그룹(210)에서 레이어 4인 제1 라우터 m은 제2 라우터 그룹(220)에서 레이어 4인 제2 라우터 n과 연결되고, 제1 라우터 그룹(210)에서 레이어 3인 제1 라우터 i, j는 제2 라우터 그룹(220)에서 레이어 3인 제2 라우터 l, k와 브리지 라인(120)으로 연결될 수 있다.
또한, 브리지 라인(120)은 상기 제1 라우터와 상기 제2 라우터 사이의 인접 거리를 고려하여 연결될 수 있다. 즉, 제1 라우터 i와 연결 가능한 제2 라우터가 k, l로 두 개이므로, 브리지 라인(120)은 제1 라우터 i와의 이격 거리가 가장 먼 제2 라우터 l을 제1 라우터 i와 연결시킬 수 있다. 그러면, 제1 라우터 j는 제2 라우터 k와 연결될 수 있다. 이와 같이, 제1 라우터 i와 이격 거리가 가장 먼 제2 라우터 l이 브리지 라인(120)으로 연결 됨에 따라, 컴퓨터 칩(100) 상에서 정보는 보다 빠르게 라우팅되어 전송될 수 있다.
또한, 컴퓨터 칩(100)에는 제1 라우터 그룹(210)과 제2 라우터 그룹(220) 외 에도 다른 복수 개의 라우터 그룹이 포함될 수 있다. 예컨대, 제1 라우터 그룹(210) 내에 라우터 a, b, i로 구성된 라우터 그룹과 라우터 c, d, j로 구성된 라우터 그룹이 포함될 경우, 브리지 라인(120)은 1개의 라우터 및 2개의 지능 소자와 연결되면서 동일한 레이어 2를 갖는 라우터 b와 라우터 c를 다이렉트로 연결시킬 수 있다. 마찬가지로, 제2 라우터 그룹(220) 내에 라우터 e, f, k로 구성된 라우터 그룹과 라우터 g, h, l로 구성된 라우터 그룹이 포함될 경우, 브리지 라인(120)은 1개의 라우터 및 2개의 지능 소자와 연결되면서 동일한 레이어 2를 갖는 라우터 f와 라우터 g를 다이렉트로 연결시킬 수 있다.
따라서, 본 발명의 실시예들에 따르면, 컴퓨터 칩에 포함되는 라우터와 지능 소자들을 bridged-binary tree graph 토폴로지로 연결 함으로써, 이진 트리 토폴로지에서의 검색의 장점을 극대화 하면서, 상위 노드로 집중되는 트래픽을 분산시킬 수 있게 된다.
또한, 본 발명의 실시예들에 따르면, 이진 트리 토폴로지를 변형 함으로써 메시 트리 토폴로지 보다 적은 홉 수의 경로로 빠르게 정보를 교환할 수 있는 컴퓨터 칩을 제공할 수 있다.
또한, 본 발명의 실시예들에 따르면, 최단 경로를 탐색하기 위한 복잡한 전역적인 정보를 필요로 하지 않으며, 단순한 라우팅 알고리즘을 통해 최단 경로를 찾을 수 있다.
도 3은 본 발명의 일실시예에 있어서, 레지스터의 일례를 도시한 도면이다.
본 발명의 일실시예에 따른 컴퓨터 칩은 라우터와 연결 관계에 있는 지능 소 자에 관한 식별넘버를 라우터와 연관시켜 레지스터에 저장할 수 있다.
도 3을 참조하면, 컴퓨터 칩은 두 개의 지능 소자와 연결되는 라우터 a를 각 지능 소자의 식별넘버 1,2에 대응시켜 레지스터에 저장할 수 있다.
또한, 컴퓨터 칩은 두 개의 지능 소자와 연결되는 라우터 b를 각 지능 소자의 식별넘버 3,4에 대응시켜 레지스터에 저장할 수 있다.
또한, 컴퓨터 칩은 상기 라우터 a와 상기 라우터 b를 포함하여 네 개의 지능 소자와 연결되는 라우터 i를, 각 지능 소자의 식별넘버 1,2,3,4에 대응시켜 레지스터에 저장할 수 있다.
또한, 컴퓨터 칩은 라우터 c와 라우터 d를 포함하여 네 개의 지능 소자와 연결되는 라우터 j를, 각 지능 소자의 식별넘버 5,6,7,8에 대응시켜 레지스터에 저장할 수 있다.
또한, 컴퓨터 칩은 상기 라우터 a, b, c, d, i, j를 포함하여 여덟 개의 지능 소자와 연결되는 라우터 m을, 각 지능 소자의 식별넘버 1,2,3,4,5,6,7,8을 라우터 m에 대응시켜 저장할 수 있다.
또한, 컴퓨터 칩은 라우터 e, f, g, h, k, l을 포함하여 여덟 개의 지능 소자와 연결되는 라우터 n을, 각 지능 소자의 식별넘버 9,10,11,12,13,14,15,16에 대응시켜 레지스터에 저장할 수 있다.
도 4는 본 발명의 일실시예에 있어서, 정보를 라우팅하는 과정을 도시한 도면이다.
도 4에는 라우터 및 지능 소자들이 트리 구조로 연결된 컴퓨터 칩(100)에서, 정보가 라우팅되는 과정이 도시되어 있다. 여기서 상기 트리 구조는 균형 이진 트리가 변형된 트리일 수 있다.
도 4를 참조하면, 컴퓨터 칩(100)에 포함되는 라우터는 도 3에 도시된 레지스터를 이용하여 제1 지능 소자(식별넘버 5)로부터 출력되는 정보를 제2 지능 소자(식별넘버 9)로 라우팅할 수 있다.
우선, 상기 제1 지능 소자와 다이렉트로 연결된 라우터 c는, 인접한 라우터 b 또는 j와 관련된 레지스터에, 상기 제2 지능 소자의 식별넘버 9가 저장되는지를 판단할 수 있다.
상기 라우터 c는 인접한 라우터 b 또는 j와 관련된 레지스터에, 상기 제2 지능 소자의 식별넘버 9가 저장되지 않는 것으로 판단 함에 따라, 라우터 b와 라우터 j 중에서 상기 제2 지능 소자의 식별넘버 9와 근사치인 식별넘버 8을 레지스터에 저장하는 라우터 j로 상기 정보를 라우팅할 수 있다.
그리고, 상기 라우터 j는 인접한 라우터 d, m, 또는 k와 관련된 레지스터에, 상기 제2 지능 소자의 식별넘버 9가 저장되는지를 판단할 수 있다. 이때, 라우터 c는 상기 라우터 j와 인접하지만 기 판단되었으므로 제외될 수 있다.
상기 라우터 j는 인접한 라우터 d, m, 또는 k 중에서, 라우터 k와 관련된 레지스터에, 상기 제2 지능 소자의 식별넘버 9가 저장되는 것으로 판단 함에 따라, 상기 라우터 k로 상기 정보를 라우팅하고, 상기 라우터 k와 인접한 라우터가 존재하는지를 판단할 수 있다.
이때, 상기 라우터 k와 인접한 라우터 e, f, n이 존재하는 경우, 상기 라우 터 k는 상기 제2 지능 소자의 식별넘버 9를 레지스터에 저장하면서, 레지스터에 저장된 식별넘버의 개수가 2개로 가장 적은 라우터 e로 상기 정보를 라우팅할 수 있다.
상기 라우터 e는 상기 제2 지능 소자와 연관된 식별넘버 9를 레지스터에 저장하는 동시에, 라우터 k를 제외하면 인접하는 라우터가 없으므로, 식별넘버 9를 갖는 상기 제2 지능 소자로 상기 정보를 라우팅할 수 있다.
도 4를 참조하면, 상기 정보는 식별넘버 5를 갖는 제1 지능 소자로부터 출력되어, 라우터 c, 라우터 j, 라우터 k, 라우터 e를 경유하여 식별넘버 9를 갖는 제2 지능 소자로 라우팅될 수 있다. 즉, 컴퓨터 칩(100)은 라우터 j와 라우터 k를 연결하는 브리지 라인을 통해 상기 정보를 라우팅 함으로써, 홉 수를 5 hops으로 단축할 수 있다.
따라서, 본 발명의 실시예들에 따르면, 이진 트리를 변형한 트리 구조로 라우터와 지능 소자들이 연결된 컴퓨터 칩을 제공 함으로써, 상위 노드로 집중되는 트래픽을 분산시켜, 컴퓨터 칩에 포함된 다수의 지능 소자들 사이의 빠른 on-chip 데이터 전송을 구현할 수 있다.
또한, 본 발명의 실시예들에 따르면, 최단 경로를 탐색하기 위한 복잡한 전역적인 정보를 필요로 하지 않으며, 단순한 라우팅 알고리즘을 통해 최단 경로를 찾을 수 있다.
도 5는 본 발명의 다른 실시예에 있어서, 정보를 라우팅하는 과정을 도시한 도면이다.
도 5에는 bridged binary tree에서 정보를 라우팅하는 컴퓨터 칩(510)과, binary tree에서 정보를 라우팅하는 컴퓨터 칩(520)이 도시되어 있다.
컴퓨터 칩(510)에 포함되는 라우터와 지능 소자들은 각각 bridged binary tree의 중간 노드와 리프 노드(leaf node)로서 연결될 수 있다. 이때, 라우터와 지능 소자들은 binary tree와 같은 넘버링(numbering) 규칙에 따른 식별넘버를 가질 수 있다. 즉, bridged binary tree에서 부모 노드의 식별넘버는 각 자녀 노드의 식별넘버의 중간값이 된다.
각 라우터는 최단 경로로 연결이 가능한 지능 소자의 식별넙버를 원소로 갖는 집합을 레지스터에 저장할 수 있다. 예를 들어, 라우터 4는 지능 소자 1과 지능 소자 7에 대한 최단 접근이 가능하다. 이때, 지능 소자 1과 지능 소자 7 사이에는 식별넘버가 1 이하, 7 이상을 갖는 지능 소자는 존재하지 않는 성질이 있다. 따라서, 모든 라우터는 동일 계층에서 최단 접근이 가능한 지능 소자의 범위를 두 개의 식별넘버로 설정하여 레지스터에 저장할 수 있으며, 이와 관련된 설명은 도 6에서 후술한다.
도 5에 도시된 컴퓨터 칩(510)을 참조하면, 지능 소자 9에서 지능 소자 17로의 정보 전송 요청이 발생할 경우, 지능 소자 9는 연결된 유일한 라우터 10으로 상기 정보를 전송할 수 있다.
라우터 10은 라우터 6, 12와 연결되어 있으며, 라우터 6은 [5,7], 라우터 12는 [9,15]의 범위를 가질 수 있다. 각 범위에는 목적지 노드인 지능 소자 17의 식별넘버가 포함되지 않으므로, 컴퓨터 칩(510)은 범위가 가장 큰 라우터 12를 선택 할 수 있다. 즉, 컴퓨터 칩(510)은 라우터 10에서 라우터 12로 상기 정보를 라우팅할 수 있다.
라우터 12는 라우터 8, 10, 14, 20과 연결되어 있으며, 각각의 범위는 [1,15], [9,11], [13,15], [17,23]이 될 수 있다. 이때, 라우터 20의 범위 [17,23]에는 유일하게 목적지 노드인 지능 소자 17의 식별넘버가 포함되므로, 컴퓨터 칩(510)은 라우터 12에서 라우터 20으로 상기 정보를 라우팅할 수 있다.
라우터 20은 라우터 18, 22, 24, 12와 연결되어 있으며, 각각의 범위는 [17,19], [21,23], [17,31], [9,15]이 될 수 있다. 이때, 라우터 18과 라우터 24의 범위에 모두 목적지 노드인 지능 소자 17의 식별넘버가 포함되므로, 컴퓨터 칩(510)은 범위가 가장 작은 라우터 18을 선택할 수 있다. 즉, 컴퓨터 칩(510)은 라우터 20에서 라우터 18로 상기 정보를 라우팅할 수 있다.
라우터 18은 목적지 노드인 지능 소자 17과 연결되어 있으므로, 라우터 18은 상기 정보를 지능 소자 17로 라우팅할 수 있다. 이에 따라, 지능 소자 9에서 지능 소자 17로 상기 정보가 전송될 수 있다.
도 5의 컴퓨터 칩(520)을 참조하면, 지능 소자 9에서 지능 소자 17로 정보를 보낼 경우, binary tree의 루트 노드에 해당하는 라우터 16을 경유해야 하므로, 총 8 hops이 소요된다. 반면, 도 5의 컴퓨터 칩(510)에서는 5 hops으로 정보를 보낼 수 있어 3 hops이 줄어들게 된다. 또한, 컴퓨터 칩(510)에서는 라우터 12와 라우터 20 간에 연결되는 브리지 라인을 통해 정보가 전송 되므로, 라우터 8, 24와 같은 상위 노드에 대한 부하가 효과적으로 분산될 수 있다.
도 6은 본 발명의 다른 실시예에 있어서, 레지스터의 일례를 도시한 도면이다.
도 5의 컴퓨터 칩(510)에 도시된 바와 같이, 라우터와 지능 소자들은 이진 트리에서의 넘버링 규칙에 따른 식별넘버를 가질 수 있다. 이에 따라, 16개의 지능 소자는 1, 3, 5,…, 29, 31과 같이 홀수인 식별넘버를 가지며, 14개의 라우터는 2, 4, 6, 8,…, 14, 18, 20, 22,…,30과 같이 짝수인 식별넘버를 가질 수 있다.
도 6을 참조하면, 컴퓨터 칩은 라우터와 연결 관계에 있는 지능 소자가 갖는 식별넘버를, 최소값과 최대값으로 구성된 범위 형태로 레지스터에 저장할 수 있다.
예컨대, 컴퓨터 칩은 지능 소자 1.3.5,7,9,11,13,15와 연결된 라우터 8의 경우, 식별넘버의 최소값과 최대값으로 구성된 범위 [1,15]를 레지스터에 저장하고, 지능 소자 17,19,21,23,25,27,29,31과 연결된 라우터 24의 경우, 식별넘버의 최소값과 최대값으로 구성된 범위 [17,31]을 레지스터에 저장할 수 있다.
또한, 컴퓨터 칩은 지능 소자 1, 3, 5, 7과 연결된 라우터 4의 경우, 식별넘버의 최소값과 최대값으로 구성된 범위 [1,7]을 레지스터에 저장하고, 지능 소자 9,11,13,15와 연결된 라우터 12의 경우, 식별넘버의 최소값과 최대값으로 구성된 범위 [9,15]를 레지스터에 저장할 수 있다.
도 7은 본 발명의 일실시예에 따른 정보 라우팅 방법의 순서를 도시한 도면이다.
본 발명의 일실시예에 따른 정보 라우팅 방법은 도 4에 도시된 컴퓨터 칩(100)에 의해 구현될 수 있다. 이하, 도 7의 설명에서는 상술한 도 4를 함께 참 조하여 도 7을 설명하여 발명의 이해를 도모한다.
단계 710에서 컴퓨터 칩(100)은 지능 소자 5에서 지능 소자 9로의 정보 전송 요청이 발생하는지 여부를 판단한다.
상기 판단 결과, 지능 소자 5에서 지능 소자 9로의 정보 전송 요청이 발생할 경우, 단계 720에서 컴퓨터 칩(100)은 지능 소자 5와 연결된 라우터 c에서 라우터 j로 상기 정보를 라우팅한다.
상기 정보 전송 요청이 발생 함에 따라, 지능 소자 5는 상기 정보를 연결된 유일한 라우터 c로 전송할 수 있다.
이때, 라우터 c는 인접한 라우터 b 또는 j와 관련된 레지스터에, 목적지 노드인 지능 소자 9의 식별넘버가 저장되는지를 판단할 수 있다. 상기 라우터 c는 지능 소자 9의 식별넘버가 저장되지 않는 것으로 판단 함에 따라, 라우터 b와 라우터 j 중에서 지능 소자 9의 식별넘버와 근사치인 식별넘버 8을 레지스터에 저장하는 라우터 j로 상기 정보를 라우팅할 수 있다.
단계 730에서 컴퓨터 칩(100)은 컴퓨터 칩(100)은 라우터 j에서 라우터 k로 상기 정보를 라우팅한다.
라우터 j는 인접한 라우터 d, m, 또는 k와 관련된 레지스터에, 목적지 노드인 지능 소자 9의 식별넘버가 저장되는지를 판단할 수 있다. 이때, 라우터 c는 상기 라우터 j와 인접하지만 기 판단되었으므로 제외될 수 있다. 상기 라우터 j는 지능 소자 9의 식별넘버가 저장되는 것으로 판단 함에 따라, 상기 라우터 k로 상기 정보를 라우팅할 수 있다.
즉, 컴퓨터 칩(100)은 라우터 j와 라우터 k를 연결하는 브리지 라인을 통해 상기 정보를 라우팅 함으로써, 홉 수를 5hops으로 단축할 수 있다.
단계 740에서 컴퓨터 칩(100)은 라우터 k에서 라우터 e로 상기 정보를 라우팅한다.
이때, 상기 라우터 k와 인접한 라우터 e, f, n이 존재하는 경우, 상기 라우터 k는 목적지 노드인 지능 소자 9의 식별넘버를 레지스터에 저장하면서, 레지스터에 저장된 식별넘버의 개수가 2개로 가장 적은 라우터 e로 상기 정보를 라우팅할 수 있다.
단계 750에서 컴퓨터 칩(100)은 라우터 e에서 목적지 노드인 지능 소자 9로 상기 정보를 라우팅한다.
상기 라우터 e는 목적지 노드인 지능 소자 9의 식별넘버를 레지스터에 저장하고, 라우터 k를 제외하면 인접하는 라우터가 없으므로, 식별넘버 9를 갖는 지능 소자로 상기 정보를 라우팅할 수 있다.
즉, 상기 정보는 식별넘버 5를 갖는 제1 지능 소자로부터 출력되어, 라우터 c, 라우터 j, 라우터 k, 라우터 e를 경유하여 식별넘버 9를 갖는 제2 지능 소자로 라우팅될 수 있다.
따라서, 본 발명의 실시예들에 따르면, 이진 트리를 변형한 트리 구조로 라우터와 지능 소자들이 연결된 컴퓨터 칩을 제공 함으로써, 상위 노드로 집중되는 트래픽을 분산시켜, 컴퓨터 칩에 포함된 다수의 지능 소자들 사이의 빠른 on-chip 데이터 전송을 구현할 수 있다.
도 8은 본 발명의 다른 실시예에 따른 정보 라우팅 방법의 순서를 도시한 도면이다.
본 발명의 다른 실시예에 따른 정보 라우팅 방법은 도 5에 도시된 컴퓨터 칩(510)에 의해 구현될 수 있다. 이하, 도 8의 설명에서는 상술한 도 5를 함께 참조하여 도 8을 설명하여 발명의 이해를 도모한다.
단계 810에서 컴퓨터 칩(510)은 지능 소자 9에서 지능 소자 17로의 정보 전송 요청이 발생하는지 여부를 판단한다.
상기 판단 결과, 지능 소자 9에서 지능 소자 17로의 정보 전송 요청이 발생할 경우, 단계 820에서 컴퓨터 칩(510)은 지능 소자 9와 연결된 라우터 10에서 라우터 12로 상기 정보를 라우팅한다.
상기 정보 전송 요청이 발생 함에 따라, 지능 소자 9는 연결된 유일한 라우터 10으로 상기 정보를 전송할 수 있다.
라우터 10은 라우터 6, 12와 연결되어 있으며, 라우터 6은 [5,7], 라우터 12는 [9,15]의 범위를 가질 수 있다. 각 범위에는 목적지 노드인 지능 소자 17의 식별넘버가 포함되지 않으므로, 컴퓨터 칩(510)은 범위가 가장 큰 라우터 12를 선택할 수 있다. 즉, 컴퓨터 칩(510)은 라우터 10에서 라우터 12로 상기 정보를 라우팅할 수 있다.
단계 830에서 컴퓨터 칩(510)은 라우터 12에서 라우터 20으로 상기 정보를 라우팅한다.
라우터 12는 라우터 8, 10, 14, 20과 연결되어 있으며, 각각의 범위는 [1,15], [9,11], [13,15], [17,23]이 될 수 있다. 이때, 라우터 20의 범위 [17,23]에는 유일하게 목적지 노드인 지능 소자 17의 식별넘버가 포함되므로, 컴퓨터 칩(510)은 라우터 12에서 라우터 20으로 상기 정보를 라우팅할 수 있다.
단계 840에서 컴퓨터 칩(510)은 라우터 20에서 라우터 18로 상기 정보를 라우팅한다.
라우터 20은 라우터 18, 22, 24, 12와 연결되어 있으며, 각각의 범위는 [17,19], [21,23], [17,31], [9,15]이 될 수 있다. 이때, 라우터 18과 라우터 24의 범위에 모두 목적지 노드인 지능 소자 17의 식별넘버가 포함되므로, 컴퓨터 칩(510)은 범위가 가장 작은 라우터 18을 선택할 수 있다. 즉, 컴퓨터 칩(510)은 라우터 20에서 라우터 18로 상기 정보를 라우팅할 수 있다.
단계 850에서 컴퓨터 칩(510)은 라우터 18에서 지능 소자 17로 상기 정보를 라우팅한다.
라우터 18은 목적지 노드인 지능 소자 17과 연결되어 있으므로, 라우터 18은 상기 정보를 지능 소자 17로 라우팅할 수 있다. 이에 따라, 지능 소자 9에서 지능 소자 17로 상기 정보가 전송될 수 있다.
이와 같이, 컴퓨터 칩(510)에서는 라우터 12와 라우터 20 간에 연결되는 브리지 라인을 통해 5 hops으로 빠르게 정보를 보낼 수 있으며, 라우터 8, 24와 같은 상위 노드에 대한 부하가 효과적으로 분산될 수 있다.
또한, 본 발명의 실시예들은 다양한 컴퓨터로 구현되는 동작을 수행하기 위한 프로그램 명령을 포함하는 컴퓨터 판독 가능 매체를 포함한다. 상기 컴퓨터 판 독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
도 1은 본 발명의 일실시예에 따른 컴퓨터 칩의 내부 구성을 도시한 도면이다.
도 2는 본 발명의 일실시예에 있어서, 라우터와 지능 소자를 트리 구조로 연결한 컴퓨터 칩을 도시한 도면이다.
도 3은 본 발명의 일실시예에 있어서, 레지스터의 일례를 도시한 도면이다.
도 4는 본 발명의 일실시예에 있어서, 정보를 라우팅하는 과정을 도시한 도면이다.
도 5는 본 발명의 다른 실시예에 있어서, 정보를 라우팅하는 과정을 도시한 도면이다.
도 6은 본 발명의 다른 실시예에 있어서, 레지스터의 일례를 도시한 도면이다.
도 7은 본 발명의 일실시예에 따른 정보 라우팅 방법의 순서를 도시한 도면이다.
도 8은 본 발명의 다른 실시예에 따른 정보 라우팅 방법의 순서를 도시한 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 컴퓨터 칩
110: 라우터 그룹 130: 지능 소자
120: 브리지 라인 140: 레지스터

Claims (16)

  1. 라우터를 트리 구조로 연결하여 포함하는 복수 개의 라우터 그룹;
    상기 복수 개의 라우터 그룹 중에서 제1 라우터 그룹에 포함되는 제1 라우터와, 상기 제1 라우터 그룹과 상이한 제2 라우터 그룹에 포함되는 제2 라우터 간을 연결하는 브리지 라인(bridge line); 및
    상기 라우터와 연결되고, 정보를 상기 라우터를 통해 교환하는 지능 소자
    를 포함하고,
    상기 라우터는,
    연결 관계에 있는 지능 소자에 관한 식별넘버를 저장하는 레지스터를 이용하여, 제1 지능 소자로부터 출력되는 정보를 제2 지능 소자로 라우팅하되,
    상기 제2 지능 소자와 연관된 식별넘버 x가 상기 레지스터에 저장되는지를 판단하고, 상기 판단 결과, 저장되지 않는 경우, 상기 레지스터에 저장된 식별넘버 중에서 상기 식별넘버 x와 근사치인 식별넘버 y를 레지스터에 저장하는 인접한 라우터로 상기 정보를 라우팅하는
    컴퓨터 칩.
  2. 라우터를 트리 구조로 연결하여 포함하는 복수 개의 라우터 그룹;
    상기 복수 개의 라우터 그룹 중에서 제1 라우터 그룹에 포함되는 제1 라우터와, 상기 제1 라우터 그룹과 상이한 제2 라우터 그룹에 포함되는 제2 라우터 간을 연결하는 브리지 라인; 및
    상기 라우터와 연결되고, 정보를 상기 라우터를 통해 교환하는 지능 소자
    를 포함하고,
    상기 라우터는,
    연결 관계에 있는 지능 소자에 관한 식별넘버를 저장하는 레지스터를 이용하여, 제1 지능 소자로부터 출력되는 정보를 제2 지능 소자로 라우팅하되,
    상기 제2 지능 소자와 연관된 식별넘버 x를 상기 레지스터에 저장하나, 인접하는 라우터가 있는 경우, 상기 식별넘버 x를 포함하여 레지스터에 저장된 식별넘버의 개수가 상대적으로 적은 인접한 라우터로 상기 정보를 라우팅하는
    컴퓨터 칩.
  3. 라우터를 트리 구조로 연결하여 포함하는 복수 개의 라우터 그룹;
    상기 복수 개의 라우터 그룹 중에서 제1 라우터 그룹에 포함되는 제1 라우터와, 상기 제1 라우터 그룹과 상이한 제2 라우터 그룹에 포함되는 제2 라우터 간을 연결하는 브리지 라인; 및
    상기 라우터와 연결되고, 정보를 상기 라우터를 통해 교환하는 지능 소자
    를 포함하고,
    상기 라우터는,
    연결 관계에 있는 지능 소자에 관한 식별넘버를 저장하는 레지스터를 이용하여, 제1 지능 소자로부터 출력되는 정보를 제2 지능 소자로 라우팅하되,
    상기 제2 지능 소자와 연관된 식별넘버 x를 상기 레지스터에 저장하면서, 인접하는 라우터가 없는 경우, 상기 제2 지능 소자로 상기 정보를 라우팅하는
    컴퓨터 칩.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 브리지 라인은,
    상기 제1 라우터 또는 상기 제2 라우터와 연결 관계를 갖는, 라우터 및 지능 소자의 개수를 고려하여 연결되는
    컴퓨터 칩.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 브리지 라인은,
    상기 제1 라우터와 상기 제2 라우터 사이의 인접 거리를 고려하여 연결되는
    컴퓨터 칩.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 브리지 라인은,
    트리 구조에서 동일한 레이어(layer)를 갖는 제1 라우터와 제2 라우터를 연결시키는
    컴퓨터 칩.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 브리지 라인은,
    상기 제1 라우터와 상기 제2 라우터를 단일의 홉 수(hop count)로 연결시키는
    컴퓨터 칩.
  8. 삭제
  9. 삭제
  10. 제1 라우터 그룹에서 트리 구조로 연결된 제1 라우터와, 제2 라우터 그룹에서 트리 구조로 연결된 제2 라우터를, 브리지 라인으로 연결하는 단계;
    상기 제1 라우터 또는 상기 제2 라우터를 포함하는 라우터와 연결된 제1 지능 소자로부터 출력되는 정보를 제2 지능 소자로 라우팅하는 단계; 및
    상기 라우터와 연결 관계에 있는 지능 소자에 관한 식별넘버를 상기 라우터와 연관시켜 레지스터에 저장하는 단계
    를 포함하고,
    상기 라우팅하는 단계는,
    상기 제2 지능 소자와 연관된 식별넘버 x가 레지스터에 저장되는지를 판단하는 단계; 및
    상기 판단 결과, 저장되지 않는 경우, 상기 레지스터에 저장된 식별넘버 중에서 상기 식별넘버 x와 근사치인 식별넘버 y를 레지스터에 저장하는 인접한 라우터로 상기 정보를 라우팅하는 단계
    를 포함하는, 컴퓨터 칩에서의 정보 라우팅 방법.
  11. 제1 라우터 그룹에서 트리 구조로 연결된 제1 라우터와, 제2 라우터 그룹에서 트리 구조로 연결된 제2 라우터를, 브리지 라인으로 연결하는 단계;
    상기 제1 라우터 또는 상기 제2 라우터를 포함하는 라우터와 연결된 제1 지능 소자로부터 출력되는 정보를 제2 지능 소자로 라우팅하는 단계; 및
    상기 라우터와 연결 관계에 있는 지능 소자에 관한 식별넘버를 상기 라우터와 연관시켜 레지스터에 저장하는 단계
    를 포함하고,
    상기 라우팅하는 단계는,
    상기 제2 지능 소자와 연관된 식별넘버 x를 레지스터에 저장하면서, 인접하는 라우터가 있는 경우, 상기 식별넘버 x를 포함하여 레지스터에 저장된 식별넘버의 개수가 상대적으로 적은 인접한 라우터로 상기 정보를 라우팅하는 단계
    를 포함하는 컴퓨터 칩에서의 정보 라우팅 방법.
  12. 제1 라우터 그룹에서 트리 구조로 연결된 제1 라우터와, 제2 라우터 그룹에서 트리 구조로 연결된 제2 라우터를, 브리지 라인으로 연결하는 단계;
    상기 제1 라우터 또는 상기 제2 라우터를 포함하는 라우터와 연결된 제1 지능 소자로부터 출력되는 정보를 제2 지능 소자로 라우팅하는 단계; 및
    상기 라우터와 연결 관계에 있는 지능 소자에 관한 식별넘버를 상기 라우터와 연관시켜 레지스터에 저장하는 단계
    를 포함하고,
    상기 라우팅하는 단계는,
    상기 제2 지능 소자와 연관된 식별넘버 x를 레지스터에 저장하면서, 인접하는 라우터가 없는 경우, 상기 제2 지능 소자로 상기 정보를 라우팅하는 단계
    를 포함하는 컴퓨터 칩에서의 정보 라우팅 방법.
  13. 제10항 내지 제12항 중 어느 한 항에 있어서,
    상기 브리지 라인으로 연결하는 단계는,
    인접 거리 또는 연결된 라우터 및 지능 소자의 개수를 고려하여, 상기 제1 라우터와 상기 제2 라우터를 상기 브리지 라인으로 연결하는 단계
    를 포함하는 컴퓨터 칩에서의 정보 라우팅 방법.
  14. 제10항 내지 제12항 중 어느 한 항에 있어서,
    상기 브리지 라인으로 연결하는 단계는,
    트리 구조에서 동일한 레이어(layer)를 갖는 제1 라우터와 제2 라우터를 상기 브리지 라인으로 연결하는 단계
    를 포함하는 컴퓨터 칩에서의 정보 라우팅 방법.
  15. 삭제
  16. 삭제
KR1020090115537A 2009-11-27 2009-11-27 컴퓨터 칩, 및 상기 컴퓨터 칩에서의 정보 라우팅 방법 KR101594853B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090115537A KR101594853B1 (ko) 2009-11-27 2009-11-27 컴퓨터 칩, 및 상기 컴퓨터 칩에서의 정보 라우팅 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090115537A KR101594853B1 (ko) 2009-11-27 2009-11-27 컴퓨터 칩, 및 상기 컴퓨터 칩에서의 정보 라우팅 방법

Publications (2)

Publication Number Publication Date
KR20110058971A KR20110058971A (ko) 2011-06-02
KR101594853B1 true KR101594853B1 (ko) 2016-02-17

Family

ID=44394181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090115537A KR101594853B1 (ko) 2009-11-27 2009-11-27 컴퓨터 칩, 및 상기 컴퓨터 칩에서의 정보 라우팅 방법

Country Status (1)

Country Link
KR (1) KR101594853B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100313433B1 (ko) * 1999-10-25 2001-11-07 오길록 이더넷 망 접속 노드간의 연결형 통신을 위한 링크 식별방법
WO2005024644A2 (en) * 2003-09-09 2005-03-17 Koninklijke Philips Electronics N.V. Integrated data processing circuit with a plurality of programmable processors

Also Published As

Publication number Publication date
KR20110058971A (ko) 2011-06-02

Similar Documents

Publication Publication Date Title
US8819616B2 (en) Asymmetric mesh NoC topologies
US10348563B2 (en) System-on-chip (SoC) optimization through transformation and generation of a network-on-chip (NoC) topology
US9282031B2 (en) Network system and routing method
Palesi et al. Application specific routing algorithms for networks on chip
US9529400B1 (en) Automatic power domain and voltage domain assignment to system-on-chip agents and network-on-chip elements
JP6216454B2 (ja) ネットワークオンチップアーキテクチャにおけるシステムレベルシミュレーション
US9130856B2 (en) Creating multiple NoC layers for isolation or avoiding NoC traffic congestion
US11558259B2 (en) System and method for generating and using physical roadmaps in network synthesis
US9160627B2 (en) Multiple heterogeneous NoC layers
US10218581B2 (en) Generation of network-on-chip layout based on user specified topological constraints
US8825986B2 (en) Switches and a network of switches
US10817627B1 (en) Network on-chip topology generation
US11194950B2 (en) Network-on-chip topology generation
CN105075199B (zh) 具有到每一资源的多个分布式连接的直接网络系统
US11329690B2 (en) Network-on-Chip topology generation
CN102546417B (zh) 基于网络信息的片上网络路由器调度方法
US20180197110A1 (en) Metrics to Train Machine Learning Predictor for NoC Construction
US10896476B2 (en) Repository of integration description of hardware intellectual property for NoC construction and SoC integration
Feldmann et al. Fast hybrid network algorithms for shortest paths in sparse graphs
US20220210056A1 (en) Network-On-Chip Topology Generation
US20180198687A1 (en) Infrastructure to Apply Machine Learning for NoC Construction
US11310169B2 (en) Network-on-chip topology generation
US10469338B2 (en) Cost management against requirements for the generation of a NoC
KR101594853B1 (ko) 컴퓨터 칩, 및 상기 컴퓨터 칩에서의 정보 라우팅 방법
US10084725B2 (en) Extracting features from a NoC for machine learning construction

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200120

Year of fee payment: 5