KR101590695B1 - 정렬된 포어를 가지는 열전 박막 및 그 제조방법, 그리고 이를 가지는 열전 소자 - Google Patents

정렬된 포어를 가지는 열전 박막 및 그 제조방법, 그리고 이를 가지는 열전 소자 Download PDF

Info

Publication number
KR101590695B1
KR101590695B1 KR1020140030025A KR20140030025A KR101590695B1 KR 101590695 B1 KR101590695 B1 KR 101590695B1 KR 1020140030025 A KR1020140030025 A KR 1020140030025A KR 20140030025 A KR20140030025 A KR 20140030025A KR 101590695 B1 KR101590695 B1 KR 101590695B1
Authority
KR
South Korea
Prior art keywords
thin film
thermoelectric
thermoelectric thin
pores
spherical structures
Prior art date
Application number
KR1020140030025A
Other languages
English (en)
Other versions
KR20150107956A (ko
Inventor
이상권
박노원
이원용
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Priority to KR1020140030025A priority Critical patent/KR101590695B1/ko
Publication of KR20150107956A publication Critical patent/KR20150107956A/ko
Application granted granted Critical
Publication of KR101590695B1 publication Critical patent/KR101590695B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명의 일 양태에 의하면, 정렬된 포어(pore)를 가지는 열전 박막의 제조방법이 제공된다. 상기 제조방법은, 기판에 구형 구조물들을 단층으로 적층하는 단계; 상기 구형 구조물들의 사이즈를 축소시키는 단계; 상기 축소된 구형 구조물들이 적층된 기판 상에 열전(thermoelectric) 물질을 증착시키는 단계; 및 상기 구형 구조물들을 제거하는 단계;를 포함한다.

Description

정렬된 포어를 가지는 열전 박막 및 그 제조방법, 그리고 이를 가지는 열전 소자{THERMOELECTRIC THIN FILM HAVING ALINGED PORES, FABRICATING METHOD THEREOF, AND THERMOELECTRIC DEVICE HAVING THE SAME}
본 발명은 열전 박막 및 그 제조 방법, 그리고 이를 가지는 열전 소자에 관한 것이다.
보다 구체적으로, 본 발명을 정렬된 포어를 가지는 열전 박막 및 그 제조방법, 그리고 이를 가지는 열전 소자에 관한 것이다.
열전 소자는 온도 구배를 이용하여 전력을 생성하거나, 전류의 흐름을 이용하여 온도 구배를 생성하는 소자이다.
열전 소자의 성능을 향상시키기 위해서는, 높은 제벡계수(Seebeck coefficient)를 구현하여야 하며, 이를 위해서는, 전기 전도도(electrical conductivity) 높이고, 열 전도도(thermal conductivity)를 낮추어야 한다.
최근, 열전 소자의 제벡계수를 높이기 위하여, 포논(phonon)의 평균자유경로(mean free path)를 줄이기 위한 연구가 진행되고 있으며, 이러한 하나의 결과로, 열전 물질을 나노와이어(nanowire)와 같은 1차원(one dimensional) 나노구조화 하는 연구가 이루어졌으며, 실제로 이러한 나노구조화된 열전 물질의 열전도도는, 동일한 열전 물질의 벌크(bulk)에 비하여 더 낮아지는 것이 확인되었다.
그러나, 이러한 1차원 나노구조를 이용하여 열전 소자를 제조함에 있어서, 열전 소자 전체의 열전 특성은 나노구조들의 모폴로지(morphology)에 크게 의존적이며, 실제로 이러한 나노구조들의 모폴로지를 정밀하게 제어하는 것에는 매우 많은 어려움이 뒤따르기 때문에 실제로 상용화되기에 적합하지는 않는 것으로 여겨지고 있다.
본 발명이 해결하고자 하는 일 과제는, 열전 소자의 상용화에 적합하고 향상된 열전 특성을 가지는 열전 박막의 제조방법을 제공하는 것에 있다.
또한, 본 발명이 해결하고자 하는 다른 과제는, 열전 소자의 상용화에 적합하고 향상된 열전 특성을 가지는 열전 박막을 제공하는 것에 있다.
아울러, 본 발명이 해결하고자 하는 또 다른 과제는, 향상된 열전 특성을 가지는 열전 박막을 가지며 상용화에 적합한 열전 소자를 제공하는 것에 있다.
본 발명의 일 양태에 의하면, 정렬된 포어(pore)를 가지는 열전 박막의 제조방법이 제공된다. 상기 제조방법은, 기판에 구형 구조물들을 단층으로 적층하는 단계; 상기 구형 구조물들의 사이즈를 축소시키는 단계; 상기 축소된 구형 구조물들이 적층된 기판 상에 열전(thermoelectric) 물질을 증착시키는 단계; 및 상기 구형 구조물들을 제거하는 단계;를 포함한다.
상기 적층하는 단계는, 상기 구형 구조물들이 조밀육방격자(Hexagonal Close Packed; HCP) 구조를 가지도록 상기 구형 구조물들을 적층하는 것을 특징으로 한다.
상기 축소시키는 단계는, 상기 구형 구조물들을 선택적으로 식각하는 단계를 포함한다. 이 때, 상기 식각하는 단계는, 반응성 이온 에칭(Reactive Ion Etching; RIE)에 의해 수행될 수 있다.
상기 축소시키는 단계에 의하여, 상기 구형 구조물들 사이에 갭(gap)이 형성된다.
상기 열전 물질을 증착시키는 단계는, 상기 증착된 열전 물질의 두께가 상기 축소된 구형 구조물들의 높이보다 더 작게 상기 열전 물질을 증착시킬 수 있다.
상기 열전 물질은, 상기 축소된 구형 구조물들 사이에 형성된 갭(gap)에 증착될 수 있다.
상기 열전 물질을 증착시키는 단계는, 상기 축소된 구형 구조물들을 마스크로 하여 상기 기판에 상기 열전 물질을 증착시키는 것일 수 있다.
상기 정렬된 포어들(pores)의 위치 및 크기는 상기 축소된 구형 구조물들의 위치 및 크기에 각각 대응될 수 있다.
본 발명의 다른 양태에 의하면, 정렬된 포어를 가지는 다공성 열전 박막이 제공된다. 상기 다공성 열전 박막은, 상기 열전 박막을 관통하는 포어들(pores)를 구비하며, 이 때, 상기 포어의 제1 측 개구(opening)의 크기는 상기 포어의 제2 측 개구의 크기 보다 더 크게 형성될 수 있다.된 큰 것을 특징으로 하는
상기 제2 측 개구의 크기는 상기 제1 측 개구의 크기의 105% 이상 115% 이하일 수 있다.
상기 열전 박막 중 상기 포어들 중 서로 이웃하는 포어들 사이에 개제된 부분의 수직 단면은 사다리꼴 형상일 수 있다. 이 때, 상기 사다리꼴의 빗변의 기울기는 70도 이상 85도 이하일 수 있다.
상기 다공성 열전 박막에 형성된 포어의 면적비는 30% 이상 45% 이하일 수 있다. 이 때, 상기 포어의 면적비는 상기 포어의 상기 제1 측 개구의 크기가 커질수록 작아질 수 있다.
상기 정렬된 복수의 포어들에 의해 상기 열전 박막의 포논 평균 자유 경로(phonon mean free path)가 짧아질 수 있다.
본 발명의 또 다른 양태에 의하면, 본 발명의 다른 양태에 의하는 정렬된 포어를 가지는 다공성 열전 박막을 가지는 열전 소자가 제공된다.
본 발명에 의하면 다음과 같은 효과가 발생한다.
첫째, 열전 박막에 형성되는 포어들은 기판 상에 배치하는 구형 구조물의 정렬을 통해서, 좋은 정렬성을 가질 수 있게 되는 효과가 있다.
둘째, 구형 구조물에 있어서, 수십 내지 수백 나노미터 사이즈를 가지는 구형 구조물을 사용함으로써, 상기 열전 박막에 형성되는 포어들의 사이즈를 나노스케일로 다운 시킬 수 있게 되며, 결과적으로, 잘 정렬된 나노사이즈의 포어 구조를 가지는 2차원 나노구조가 상기 열전 박막에 형성될 수 있다.
셋째, 열전 박막의 2차원 나노구조화를 위하여, 구형 구조물을 사용함으로써, 상기 열전 박막에 형성되는 나노 구조의 패턴을 최대한 조밀하게 만드는 것이 가능하며, 이에 따라, 열전 박막(120)의 다공성(porosity)를 극대화시킬 수 있는 효과가 발생한다.
넷째, 이러한 열전 박막의 조밀하고 잘 정렬된 2차원 나노 구조는 결국 열전 박막의 포논 평균 자유 경로(phonon mean free path)가 짧아질 수 있도록 하는 효과를 발생시키며, 이에 따라, 열전 소자의 제벡 계수를 높일 수 있는 효과가 발생하게 된다. 즉, 종래의 경우, 열전 물질의 1차원 나노구조화를 통해 제벡 계수를 높이고자 하는 연구가 있었으나, 1차원 나노구조화 이후 모폴로지의 제어의 어려움을 해결할 수 있는 실용화된 방법이 없었으나, 본 발명의 경우, 열전 박막을 나노 구조로 패터닝함으로써 2차원 나노구조화하는 방식을 채택하여, 종래 기술의 어려움을 해결할 수 있게 되었다.
다섯째, 본 발명의 일 실시예와 같이, 열전 박막의 패터닝을 통한 2차원 나노 구조화 방식을 이용하여 제벡 계수를 높이는 방식은 1차원 나노 구조화를 통하여 제벡 계수를 높이는 방식에 비하여 훨씬 실용화하기에 적합하다.
도 1은, 본 발명의 일 실시예에 의한 정렬된 포어를 가지는 다공성 열전 박막의 제조방법을 설명하기 위한 흐름도이다.
도 2 및 도 3은, 본 발명의 일 실시예에 의한 정렬된 포어를 가지는 다공성 열전 박막의 제조방법을 설명하기 위한 모식도이다.
도 4는, 본 발명의 일 실시예에 의한 정렬된 포어를 가지는 다공성 열전 박막을 도식화하여 나타낸 사시도이다.
도 5는, 도 4에 도시된 B영역의 평면도이다.
도 6 및 도 7은, 도 4에 도시된 A-A'을 따라 수직으로 절단된 단면을 나타내고 있는 단면도이다.
도 8은, 본 발명의 일 실시예에 따라 제조된 다공성 열전 박막을 촬영한 주사전자현미경 사진이다.
도 9는, 본 발명의 몇몇 실시예들에 의해 제조된 다공성 열전 박막과 포어를 형성하지 않은 벌크 열전 박막에 대해 열전도도(thermal conductivity)를 측정한 결과를 도시하고 있는 그래프이다.
본 발명의 상술한 목적, 특징들 및 장점은 첨부된 도면과 관련된 다음의 상세한 설명을 통해 보다 분명해질 것이다. 다만, 본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예들을 가질 수 있는 바, 이하에서는 특정 실시예들을 도면에 예시하고 이를 상세히 설명하고자 한다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 또한, 구성요소(element) 또는 층이 다른 구성요소 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 구성요소 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 구성요소를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 원칙적으로 동일한 구성요소들을 나타낸다.
또한, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다.
도 1은 본 발명의 일 실시예에 의한 정렬된 포어를 가지는 다공성 열전 박막의 제조방법을 설명하기 위한 흐름도 이며, 도 2 및 도 3은 본 발명의 일 실시예에 의한 정렬된 포어를 가지는 다공성 열전 박막의 제조방법을 설명하기 위한 모식도이다.
도 1 내지 도 3을 참조하여, 본 발명의 일 실시예에 따른 정렬된 포어를 가지는 다공성 열전 박막의 제조방법에 대하여 설명한다.
본 발명에 의한 다공성 열전 박막의 제조방법은, 기판에 구형 구조물들을 단층으로 적층하는 단계(S100), 상기 구형 구조물들의 사이즈를 축소시키는 단계(S110), 상기 축소된 구형 구조물들이 적층된 기판 상에 열전(thermoelectric) 물질을 증착시키는 단계(S120) 및 상기 구형 구조물들을 제거하는 단계(S130)를 포함한다.
본 발명의 일 실시예에 따르는 다공성 열전 박막은, 단계 S130에 의해서 제거되는 구형 구조물들의 위치 및 크기에 대응되는 복수의 포어들(pores)를 가지게 되며, 이로써, 매우 잘 정렬된 포어들(pores)를 가지는 다공성 박막이 제조될 수 있다.
이하에서, 본 발명의 일 실시예에 따르는 정렬된 포어를 가지는 다공성 열전 박막의 제조방법의 각 단계에 대해서 보다 자세히 설명한다.
먼저, 기판(100) 상에 구형의 구조물들(spherical structure, 110)을 단층으로 적층할 수 있다(S100). 상기 기판(100)의 물질로써, 공지된 다양한 물질을 사용할 수 있다. 예를 들어, 실리콘 등을 포함하는 반도체 기판이 상기 기판(100)으로 사용될 수 있으며, 유리 등이 상기 기판(100)으로 사용될 수도 있다.
다만, 본 발명자들은, 상기 기판(100)으로 실리콘을 사용하였다.
상기 구형 구조물들(110)은, 상기 기판(100) 상에 단층으로 적층되며, 수백 나노미터 정도 크기의 지름을 가질 수 있다.
상기 구형 구조물들(110)의 물질은, 다양한 물질들이 사용될 수 있다. 다만, 상기 구형 구조물들(110)은, 후술하는 바와 같이, 사이즈 축소 단계(S110) 및 제거 단계(S110)를 거치게 되는데, 상기 축소 단계(S110) 및 제거 단계(S130)에서 사용되는 공정 및 케미컬(chemical)의 종류, 그리고, 다른 구조물들(예를 들어, 후술할 열전 박막)과의 관계에서 특정 화학 물질에 대한 선택적 반응성 등을 고려하여 적절히 선택될 수 있을 것이다.
다만, 본 발명자들은 상기 구형 구조물(110)로써, 실리카(silica)를 사용하였다.
한편, 상기 구형 구조물들(110)이, 상기 기판(100) 상에 배치됨에 있어서, 상기 구형 구조물들(110)이 조밀육방격자(Hexagonal Close Packed; HCP) 구조를 가지도록 배열될 수 있다.
상기 구형 구조물들(110)의 상기 기판(100) 상에 배치/적층하는 방법은, 평면상에 가장 조밀하게 구형 구조물들(110)을 배치할 수 있는 구조는 조밀육방격자(HCP)이므로 구형 구조물들(110)이 조밀육방격자(HCP)로 배열될 수 있다면, 특정한 방법에 제한되지 않는다.
한편, 상기 기판(100) 상에 상기 구형 구조물들(110)을 바로 적층하여도 무방하나, 상기 기판(100) 상게 상기 구형 구조물들(110)을 배치시키기 전에, 상기 기판(100) 상에 절연막(105)을 적층할 수도 있다.
이어서, 상기 기판(100) 상에 상기 구형 구조물(110)을 배치시키고 난 후, 상기 구형 구조물들(100)의 사이즈를 축소시킬 수 있다(S110).
상기 구형 구조물들(100)의 사이즈를 축소시키기 위하여, 상기 구형 구조물들(100)을 선택적으로 식각하는 방법이 사용될 수 있다. 상기 구형 구조물들(100)의 사이즈를 축소시키기 위한 것이 목적이기 때문에, 상기 식각하는 방법은 습식 식각 방법 중에서 선택될 수도 있으며, 건식 식각 방법 중에서 선택될 수도 있다. 다만, 식각의 방법에 따라서, 상기 구형 구조물들(110)의 사이즈가 축소되고 난 후의 형상(이하, 축소된 구형 구조물들, 110a)이 달라질 수 있기 때문에, 축소된 구형 구조물(110a)의 형상 제어를 위해 적절한 식각방법이 선택될 수 있을 것이다.
예를 들어, 방향성이 매우 높은 이방성 식각 방법이 사용될 경우, 상기 구형 구조물(110)의 상면 보다는 측면의 식각 정도가 보다 더 많이 진행될 수 있기 때문에, 상기 축소된 구형 구조물(110a)의 형상은 상기 구형 구조물(110)의 형상에 비하여 이상적인 구체(ideal spherical shape)에서 더 일그러진 형상을 가질 수 있다.
다른 예를 들어, 등방성 식각 방법이 사용될 경우, 상기 구형 구조물(110)의 모든 면에서의 식각 정도가 동일/유사할 수 있기 때문에, 상기 축소된 구형 구조물(110a)는 여전히 이상적인 구체의 형상에 가까운 형상을 가질 수 있을 것이다.
이와 같이, 축소된 구형 구조물(110a)의 형상을 제어할 필요가 있다면, 그 목적에 따른 적절한 식각 방법이 선택될 수 있을 것이다. 이는, 상기 축소된 구형 구조물(110a)의 형상은,후술하는 바와 같이, 본 발명의 일 실시예에 따르는 다공성 열전 박막에 형성되는 복수의 포어들의 형상과 관련이 있기 때문에, 상기 포어들의 형상의 제어를 위하여, 상기 식각방법이 적절히 선택될 수 있다는 의미이다.
다만, 본 발명자들은, 상기 구형 구조물(110a)을 축소시키기 위하여, 반응성 이온 에칭(Reactive Ion Etching; RIE) 방법을 사용하였다.
상기 단계 S110을 진행함으로써, 상기 축소된 구형 구조물들(110a)의 사이에 갭(gap, G)들이 형성될 수 있다.
이어서, 상기 축소된 구형 구조물들(110a)이 적층된 기판(100) 상에 열전(thermoelectric) 물질(120)을 증착시킬 수 있다(S120).
상기 열전 물질은, 열전 특성이 좋다고 보고되어 있는 공지된 다양한 물질들이 사용될 수 있다. 예를 들어, 상기 열전 물질은, 비스무스(Bi), 텔루르(Ti) 등을 포함하는 물질일 수 있다.
상기 열전 물질(120)을 상기 기판(100) 상에 증착하는 방법은 공지된 다양한 방법이 사용될 수 있다. 예를 들어, 일반적인 물리적 기상 증착(Physical Vapor Deposition; PVD) 방법, 화학적 기상 증착(Chemical Vapor Deposition; CVD) 방법 및 원자층 증착(Atomic Layer Deposition; ALD) 방법 등이 사용될 수 있다.
다만, 본 발명자들은, 전자빔 증착법(e-beam evaporation deposition)을 사용하여 상기 열전 물질(120)을 기판(100) 상에 증착하였다.
상기 열전 물질(120)을 상기 기판(100)에 증착함에 있어서, 상기 축소된 구형 구조물들(110a)은 마스크로써 작용할 수 있다. 즉, 상기 열전 물질(120)은, 상기 축소된 구형 구조물들(110a)의 사이에 형성된 갭(G)에 증착될 수 있다. 물론, 상기 열전 물질(120)은, 상기 형성된 갭(G)에만 증착되는 것이 아니라, 상기 축소된 구형 구조물들(110a)의 상면 및/또는 측면에도 증착될 수 있을 것이다. 다만, 상기 축소된 구형 구조물들(110a)의 상면 및/또는 측면에 증착된 열전 물질은, 후술하는 바와 같이, 상기 축소된 구형 구조물들(110a)의 제거 공정에서 함께 제거될 수 있을 것이다.
이 때, 상기 열전 물질(120)을 증착하여 형성되는 열전 박막(120)의 두께는, 상기 축소된 구형 구조물들(110a)의 높이 보다 더 작을 수 있다.
본 발명자들은, 상기 열전 물질(120)을 약 50nm 두께로 증착하였다.
이어서, 상기 축소된 구형 구조물들(110a)을 상기 열전 박막(120)이 형성된 상기 기판(100)으로부터 제거할 수 있다(S130).
상기 축소된 구형 구조물들(110a)을 상기 기판(100)으로부터 제거하기 위하여 공지된 다양한 방법 및 화학 물질 등이 사용될 수 있다. 다만, 상기 축소된 구형 구조물들(110a)만 선택적으로 제거되어야 하며, 상기 기판(100) 상에 형성된 상기 열전 박막(120)은 제거되지 않아야 하므로, 이를 적절히 고려한 방법이 채택될 수 있을 것이다.
다만, 본 발명자들은, 톨루엔(toluene)을 사용하여 상기 축소된 구형 구조물들(110a)을 제거하였다.
전술한, 단계 S100 내지 단계 S130을 수행함으로써, 본 발명의 일 실시예에 의한 정렬될 포어들을 가지는 다공성 열전 박막이 제조될 수 있다.
상기 열전 박막에 형성되는 포어들은, 전술한 바와 같이, 기판(100) 상에 배치하는 구형 구조물(110)의 정렬을 통해서, 잘 정렬될 수 있게 된다.
이 때, 구형 구조물(110)에 있어서, 수십 내지 수백 나노미터 사이즈를 가지는 구형 구조물(110)을 사용함으로써, 상기 열전 박막에 형성되는 포어들의 사이즈를 나노스케일로 다운 시킬 수 있게 되며, 결과적으로, 잘 정렬된 나노 사이즈의 포어 구조를 가지는 2차원 나노구조가 상기 열전 박막(120)에 형성될 수 있다.
한편, 열전 박막(120)의 2차원 나노구조화를 위하여, 구형 구조물(110)을 사용함으로써, 상기 열전 박막(120)에 형성되는 나노 구조의 패턴을 최대한 조밀하게 만들 수 있도록 함으로써, 열전 박막(120)의 다공성(porosity)를 극대화시킬 수 있다.
이러한 열전 박막(120)의 조밀하고 잘 정렬된 2차원 나노 구조는 결국 열전 박막(120)의 포논 평균 자유 경로(phonon mean free path)가 짧아질 수 있도록 하는 효과를 발생시키며, 이에 따라, 열전 소자의 제벡 계수를 높일 수 있는 효과가 발생하게 된다.
즉, 종래의 경우, 열전 물질의 1차원 나노구조화를 통해 제벡 계수를 높이고자 하는 연구가 있었으나, 1차원 나노구조화 이후 모폴로지의 제어의 어려움을 해결할 수 있는 실용화된 방법이 없었으나, 본 발명의 경우, 열전 박막을 나노 구조로 패터닝함으로써 2차원 나노구조화하는 방식을 채택하여, 종래 기술의 어려움을 해결할 수 있게 되었다.
한편, 본 발명의 일 실시예와 같이, 열전 박막의 패터닝을 통한 2차원 나노 구조화 방식을 이용하여 제벡 계수를 높이는 방식은 1차원 나노 구조화를 통하여 제벡 계수를 높이는 방식에 비하여 훨씬 실용화하기에 적합하다.
이어서, 본 발명의 일 실시예에 의한 정렬된 포어를 가지는 다공성 열전 박막의 구조에 대해서 설명한다.
도 4는, 본 발명의 일 실시예에 의한 정렬된 포어를 가지는 다공성 열전 박막의 사시도이며, 도 5는, 도 4에 도시된 B영역의 평면도이며, 도 6 및 도 7은, 도 4에 도시된 A-A'을 따라 수직으로 절단된 단면을 나타내고 있는 단면도이다.
도 4 내지 도 7을 참조하여 본 발명의 일 실시예에 의한 다공성 열전 박막에 대해 설명한다.
도 4를 참조하면, 본 발명의 일 실시예에 의한 다공성 열전 박막(120)은 정렬된 포어들(P)을 구비한다.
상기 포어들(P)은 조밀육방격자(HCP) 구조를 가지도록 배열될 수 있다.
상기 포어들(P)의 구조에 대해서 보다 더 상세히 설명한다.
상기 포어들(P)은, 도 5를 참조하면, 상기 다공성 열전 박막(120)을 관통할 수 있다. 즉, 상기 포어들(P)에 의해, 상기 다공성 열전 박막(120)의 상면(top surface)에는 제1 측 개구(TO)가 형성될 수 있으며 상기 다공성 열전 박막(120)의 하면(bottom surface)에는 제2 측 개구(BO)가 형성될 수 있다.
이 때, 상기 제1 측 개구(TO) 및 상기 제2 측 개구(BO)는 원형의 형상을 가질 수 있다. 이는, 상기 포어들(P)의 평면 형상은 상기 열전 박막(120)의 증착 시에 마스크로 사용되는 축소된 구형 구조물(110a)의 평면 형상을 반영하기 때문이다.
이 때, 상기 제1 측 개구(TO)의 크기를 원형의 형상을 가지는 제1 측 개구(TO)의 지름으로 정의하고, 상기 제2 측 개구(BO)의 크기를 원형의 형상을 가지는 제2 측 개구(BO)의 지름으로 정의하면, 상기 제1 측 개구(TO)의 크기(OS1)는 상기 제2 측 개구(BO)의 크기(OS2) 와 동일하거나 또는 보다 더 클 수 있다. 즉, 상측 개구(TO)의 크기(OS1)가 하측 개구(BO)의 크기(OS2)와 동일하거나 또는 보다 더 클 수 있다.
만약, 열전 박막(120)의 증착 시 사용된 증착 방법이 수직 증착성이 아주 강한 특성을 가지고 있다면, 상기 제1 측 개구(TO)의 크기(OS1)의 크기가 상기 제2 측 개구(BO)의 크기(OS2)와 동일하거나 거의 차이가 없을 수 있다.
한편, 열전 박막(120)의 측장 시 사용된 증착 방법이 빈 공간을 잘 메울 수 있는 특성을 가지고 있다면(예를 들어, 원자층 증착법 등), 상기 열전 박막(120)의 단면 형상은 상기 축소된 구형 구조물들(110a)의 단면 형상을 보다 더 근사하게 반영할 수 있게 되므로, 상기 제1 측 개구(TO)의 크기(OS1)의 크기가 상기 제2 측 개구(BO)의 크기(OS2)와 더 많이 차이나게 될 것이다.
다만, 본 발명자들은, 사용된 증착 방법과 무관하게, 일반적으로 상측 개구(TO)의 크기가 하측 개구(BO)의 크기보다 더 큰 경향성을 나타내는 것을 확인하였는데, 이러한 현상이 발생하게 되는 이유는, 상기 열전 박막(120)의 증착 시에 열전 물질이 상기 갭(G)의 하부에 보다 더 많이 쌓이게 되거나 또는 증착과정에서 증착되는 열전 물질이 하부로 흘러 내려 오기 때문에 발생하는 현상으로 분석된다.
한편, 서로 이웃하는 제1 포어(P1) 및 제2 포어(P2)의 관계에 있어서, 제1 포어(P1)의 중심(C1)과 제2 포어(P2)의 중심(C2) 간의 거리(D3)가 정의될 수 있으며, 제1 포어(P1)의 상측 개구와 제2 포어(P2)의 상측 개구의 최단 거리(D1, 이하 제1 거리)와 제1 포어(P1)의 하측 개구와 제2 포어(P2)의 하측 개구의 최단 거리(D2, 이하 제2 거리)가 정의될 수 있을 것이다.
이 때, 상기 제1 거리(D1)은 상기 제2 거리(D2)와 동일하거나 또는 보다 더 짧을 수 있다. 이러한 이유는, 포어들(P)의 상측 개구(TO)의 크기(OS1)가 포어들(P)의 하측 개구(BO)의 크기(OS2)와 동일하거나 또는 보다 더 큰 이유와 동일하다.
이어서, 도 6 및 7을 참조하면, 서로 이웃하는 제1 포어(P1) 및 제2 포어(P2) 사이에 형성되는 부분(N, N', 이하 넥(neck)이라 함)의 수직 단면이 도시되어 있다. 도시된 바와 같이, 넥(N, N')은 사다리꼴 형상을 하고 있거나(도 6), 또는 라운드져 있는 빗변을 가지는 사다리꼴 형상을 하고 있다. 이 때, 상기 넥(N,N')의 윗변(T,T')은 상기 넥(N,N')의 밑변(B,B') 보다 더 짧을 수 있다.
아울러, 도 6에 도시된 바와 같이, 상기 넥(N)이 사다리꼴 형상을 하고 있는 경우, 상기 넥(N)의 빗변(S)와 밑변(B)의 각도(a)가 정의될 수 있다.
도 8은, 본 발명의 일 실시예에 따라 제조된 다공성 열전 박막을 촬영한 주사전자현미경 사진이다.
특히, 도 8의 (a)는, 760nm의 직경을 가지는 구형 구조물(110)을 기판(100)에 코팅하고, 상기 구형 구조물(110)을 축소한 후, 50nm의 두께로 열전 물질을 증착한 후에, 축소된 구형 구조물(110a)를 제거한 다공성 열전 박막을 촬영한 사진이며, 도 8의 (b)는, 430nm의 직경을 가지는 구형 구조물(110)을 기판(100)에 코팅하고, 상기 구형 구조물(110)을 축소한 후, 50nm의 두께로 열전 물질을 증착한 후에, 축소된 구형 구조물(110a)를 제거한 다공성 열전 박막을 촬영한 사진이고, 도 8의 (c)는, 290nm의 직경을 가지는 구형 구조물(110)을 기판(100)에 코팅하고, 상기 구형 구조물(110)을 축소한 후, 50nm의 두께로 열전 물질을 증착한 후에, 축소된 구형 구조물(110a)를 제거한 다공성 열전 박막을 촬영한 사진이다.
이하의 표1은, 도 8의 (a) 내지 (c)에 도시된 열전 박막에 대하여, 구형 구조물의 직경, 포어 상측 개구의 크기(OS1), 포어 하측 개구의 크기(OS2), 이웃하는 포어들 간의 상측 개구 사이의 최단 거리(D1, 제1 거리), 이웃하는 포어들 간의 하측 개구 사이의 최단 거리(D2, 제2 거리)를 측정하여 기재한 것이다.
구형 구조물의 직경(nm) 상측 개구의 크기(OS1)(nm) 하측 개구의 크기(OS2)(nm) 제1 거리(D1)
(nm)		 제2 거리(D2)
(nm)
760 531.2 491.1 228.8 259.9
430 273.6 244.8 156.4 171.9
290 218.1 201.8 71.9 96.5
상기의 표1에서 알 수 있듯이, 본 발명에 의한 정렬된 포어를 가지는 다공성 열전 박막에 형성된 포어는 상측의 개구가 더 크고 하측의 개구가 더 작은 것을 알 수 있으며, 그에 따라, 포어와 포어 사이에 형성된 넥(N,N')은 사다리꼴과 같이 윗변(T,T')이 밑변(B,B')보다 더 작은 것을 알 수 있다.
한편, 측정한 결과, 넥(N)의 윗변(T,T')의 길이와 밑변(B,B')의 길이는 다음과 같은 관계에 있는 것을 확인할 수 있었다.
1/1.05 ≤ 윗변(T,T')/밑변(B,B') ≤ 1/1.15
또한, 상기와 같은 측정 결과에 토대하여 계산하여 본 결과, 상기 사다리꼴의 빗변(S)과 밑변(B) 사이의 각도는 다음의 범위에 있는 것을 확인할 수 있었다.
70°≤ a ≤ 85°
열전 박막의 상부평탄면 및 포어의 상측 개구들의 넓이를 포함하는 열전 박막 전체 면적에 대해서 포어의 상측 개구들이 차지하고 있는 면적의 비는 30% 이상 45% 이하인 것을 확인하였다. 다만, 상기 면적비는, 열전 박막의 제조에 사용된 구형 구조물의 직경이 더 커질수록 더 작아지고, 구형 구조물의 직경이 더 작아질수록 더 커진다. 즉, 상기 포어의 상측 개구의 크기가 커질수록 상기 면적비는 더 작아지고, 상기 포어의 상측 개구의 크기가 작아질수록 상기 면적비는 더 커진다.
한편, 본 발명의 몇몇 실시예들에 의해 제조된 다공성 열전 박막과 포어를 형성하지 않은 벌크 열전 박막을 제조하여 열전도도(thermal conductivity)를 측정하여 보았다. 도 9는, 본 발명의 몇몇 실시예들에 의해 제조된 다공성 열전 박막과 포어를 형성하지 않은 벌크 열전 박막에 대해 열전도도(thermal conductivity)를 측정한 결과를 도시하고 있는 그래프이다.
도 9를 참조하면, 패턴이 형성되지 않은 벌크 박막에 비하여, 직경 750nm의 실리카 비드(구형 구조물)를 사용하여 2차원 나노구조를 패터닝한 다공성 열전 박막의 열전도도가 더 낮아진 것을 확인할 수 있다.
즉, 본 발명에 의해 제조된 다공성 열전 박막은 벌크 박막에 비하여 열전도도가 낮아졌으며, 이에 따라 제백 계수가 높아지는 것을 확인할 수 있었다. 이는, 전술한 바와 같이, 2차원으로 패터닝된 나노 구조에 의해 포논의 평균 자유 경로가 짧아지는 효과 때문에 발생하는 현상으로 분석할 수 있을 것이다.
또한, 직경 290nm의 실리카 비드를 사용하여 패터닝한 다공성 열전 박막의 열전도도는 750nm의 실리카 비드를 사용하여 패터닝한 경우에 비하여 보다 더욱 낮아진 것을 확인할 수 있었다.
이를 통해, 나노구조의 스케일이 보다 더 작아지게 되면, 포논의 평균 자유 경로가 보다 더 짧아지게 되어, 열전도도가 보다 더 낮아지게 되는 것을 알 수 있다. 또한, 다공성의 정도(porosity)가 더 높아지게 되면, 포논의 평균 자유 경로가 보다 더 짧아지게 되어, 열전도도가 보다 더 낮아지게 되는 것을 알 수 있다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다. 또한 본 문서에서 설명된 실시예들은 한정되게 적용될 수 있는 것이 아니라, 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다. 나아가, 각 실시예를 구성하는 단계들은 다른 실시예를 구성하는 단계들과 개별적으로 또는 조합되어 이용될 수 있다.
100:기판
110:구형 구조물
110a: 축소된 구형 구조물
120: 열전 박막

Claims (17)

  1. 정렬된 포어(pore)를 가지는 열전 박막의 제조방법으로서,
    기판에 구형 구조물들을 단층으로 적층하는 단계;
    상기 구형 구조물들의 사이즈를 축소시키는 단계;
    상기 축소된 구형 구조물들이 적층된 기판 상에 열전(thermoelectric) 물질을 증착시키는 단계; 및
    상기 구형 구조물들을 제거하는 단계;를 포함하며,
    상기 정렬된 포어들(pores)의 위치 및 크기는 상기 축소된 구형 구조물들의 위치 및 크기에 각각 대응되는
    정렬된 포어(pore)를 가지는 열전 박막의 제조방법.
  2. 제 1 항에 있어서, 상기 적층하는 단계는,
    상기 구형 구조물들이 조밀육방격자(Hexagonal Close Packed; HCP) 구조를 가지도록 상기 구형 구조물들을 적층하는 것을 특징으로 하는
    정렬된 포어(pore)를 가지는 열전 박막의 제조방법.
  3. 제 1 항에 있어서, 상기 축소시키는 단계는,
    상기 구형 구조물들을 식각하는 단계;를 포함하는
    정렬된 포어(pore)를 가지는 열전 박막의 제조방법.
  4. 제 3 항에 있어서, 상기 식각하는 단계는,
    반응성 이온 에칭(Reactive Ion Etching; RIE)에 의해 수행되는 것을 특징으로 하는
    정렬된 포어(pore)를 가지는 열전 박막의 제조방법.
  5. 제 1 항에 있어서,
    상기 축소시키는 단계에 의하여, 상기 구형 구조물들 사이에 갭(gap)이 형성되는 것을 특징으로 하는
    정렬된 포어(pore)를 가지는 열전 박막의 제조방법.
  6. 제 1 항에 있어서, 상기 열전 물질을 증착시키는 단계는,
    상기 증착된 열전 물질의 두께가 상기 축소된 구형 구조물들의 높이보다 더 작게 상기 열전 물질을 증착시키는 것을 특징으로 하는
    정렬된 포어(pore)를 가지는 열전 박막의 제조방법.
  7. 제 1 항에 있어서,
    상기 열전 물질은, 상기 축소된 구형 구조물들 사이에 형성된 갭(gap)에 증착되는 것을 특징으로 하는
    정렬된 포어(pore)를 가지는 열전 박막의 제조방법.
  8. 제 1 항에 있어서, 상기 열전 물질을 증착시키는 단계는,
    상기 축소된 구형 구조물들을 마스크로 하여 상기 기판에 상기 열전 물질을 증착시키는 것을 특징으로 하는
    정렬된 포어(pore)를 가지는 열전 박막의 제조방법.
  9. 삭제
  10. 제 1 항 내지 제 8 항 중 어느 한 항의 방법으로 제조된
    복수의 정렬된 포어들(aligned pores)을 가지는 다공성 열전(thermoelectric) 박막에 있어서,
    상기 포어들은 상기 열전 박막을 관통하며,
    상기 포어의 제1 측 개구(opening)의 크기는 상기 포어의 제2 측 개구의 크기 보다 더 큰 것을 특징으로 하는
    정렬된 포어를 가지는 다공성 열전 박막.
  11. 제 10 항에 있어서,
    상기 제1 측 개구의 크기는 상기 제2 측 개구의 크기의 105% 이상 115% 이하인 것을 특징으로 하는
    정렬된 포어를 가지는 다공성 열전 박막.
  12. 제 10 항에 있어서,
    상기 다공성 열전 박막의 상기 포어들 중 서로 이웃하는 포어들 사이에 개재된 부분의 수직 단면은 사다리꼴 형상인 것을 특징으로 하며, 이때 상기 수직 단면은 상기 제1 측 개구가 형성된 면(surface)에 대해 수직한 방향을 따르는 단면인
    정렬된 포어를 가지는 다공성 열전 박막.
  13. 제 12 항에 있어서,
    상기 사다리꼴 형상에 있어서, 상기 사다리꼴의 빗변의 기울기는 70도 이상 85도 이하인 것을 특징으로 하는
    정렬된 포어를 가지는 다공성 열전 박막.
  14. 제 10 항에 있어서,
    상기 다공성 열전 박막의 제1 평탄면 및 포어의 제1 측 개구들의 넓이를 포함하는 상기 다공성 열전 박막의 전체 면적에 대해서, 상기 포어의 제1 측 개구가 차지하는 면적비는 30% 이상 45% 이하인 것을 특징으로 하며, 이때 상기 제1 평탄면은 상기 제1 측 개구들이 형성되는 측의 평탄면인
    정렬된 포어를 가지는 다공성 열전 박막.
  15. 제 14 항에 있어서,
    상기 포어의 제1 측 개구가 차지하는 면적비는 상기 포어의 상기 제1 측 개구의 크기가 커질수록 작아지는 것을 특징으로 하는
    정렬된 포어를 가지는 다공성 열전 박막.
  16. 제 10 항에 있어서,
    상기 정렬된 복수의 포어들에 의해 상기 열전 박막의 포논 평균 자유 경로(phonon mean free path)가 짧아지는 것을 특징으로 하는
    정렬된 포어를 가지는 다공성 열전 박막.
  17. 삭제
KR1020140030025A 2014-03-14 2014-03-14 정렬된 포어를 가지는 열전 박막 및 그 제조방법, 그리고 이를 가지는 열전 소자 KR101590695B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140030025A KR101590695B1 (ko) 2014-03-14 2014-03-14 정렬된 포어를 가지는 열전 박막 및 그 제조방법, 그리고 이를 가지는 열전 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140030025A KR101590695B1 (ko) 2014-03-14 2014-03-14 정렬된 포어를 가지는 열전 박막 및 그 제조방법, 그리고 이를 가지는 열전 소자

Publications (2)

Publication Number Publication Date
KR20150107956A KR20150107956A (ko) 2015-09-24
KR101590695B1 true KR101590695B1 (ko) 2016-02-02

Family

ID=54246104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140030025A KR101590695B1 (ko) 2014-03-14 2014-03-14 정렬된 포어를 가지는 열전 박막 및 그 제조방법, 그리고 이를 가지는 열전 소자

Country Status (1)

Country Link
KR (1) KR101590695B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237063A (ja) 2000-02-22 2001-08-31 Seiko Epson Corp 有機エレクトロルミネッセンス光源
KR100996675B1 (ko) * 2009-01-14 2010-11-25 연세대학교 산학협력단 열전 나노와이어 및 그의 제조방법
KR101310145B1 (ko) * 2012-02-29 2013-09-23 전북대학교산학협력단 반도체 나노선의 제조방법 및 이로써 제조된 반도체 나노선을 구비한 열전소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237063A (ja) 2000-02-22 2001-08-31 Seiko Epson Corp 有機エレクトロルミネッセンス光源
KR100996675B1 (ko) * 2009-01-14 2010-11-25 연세대학교 산학협력단 열전 나노와이어 및 그의 제조방법
KR101310145B1 (ko) * 2012-02-29 2013-09-23 전북대학교산학협력단 반도체 나노선의 제조방법 및 이로써 제조된 반도체 나노선을 구비한 열전소자

Also Published As

Publication number Publication date
KR20150107956A (ko) 2015-09-24

Similar Documents

Publication Publication Date Title
US10930750B2 (en) Method for forming a qubit device
JP5916804B2 (ja) 薄膜の積層
US20150056758A1 (en) Graphene electronic device and method of fabricating the same
US20120168723A1 (en) Electronic devices including graphene and methods of forming the same
US20220336270A1 (en) Multi stack optical elements using temporary and permanent bonding
CN107424933A (zh) Finfet及形成finfet的方法
US20140346443A1 (en) Plasmonic graphene devices
US20120326115A1 (en) Graphene structure and method of manufacturing the graphene structure, and graphene device and method of manufacturing the graphene device
WO2015096467A1 (en) Manufacturing method for vertical channel gate-all-around mosfet by epitaxy processes
EP1837924A2 (en) Post structure, semiconductor device and light emitting device using the structure, and method for forming the same
US10790382B2 (en) Method for forming horizontal nanowires and devices manufactured thereof
US20150376778A1 (en) Graphene growth on sidewalls of patterned substrate
KR101310145B1 (ko) 반도체 나노선의 제조방법 및 이로써 제조된 반도체 나노선을 구비한 열전소자
KR101590695B1 (ko) 정렬된 포어를 가지는 열전 박막 및 그 제조방법, 그리고 이를 가지는 열전 소자
TW201246374A (en) Protuberant structure and method for making the same
KR20100069490A (ko) 코어-쉘 타입 구조물 형성방법 및 이를 이용한 트랜지스터 제조방법
CN110556453A (zh) 有序Si基Al1-xGaxN量子点的可控外延生长方法
KR20130066724A (ko) 나노와이어 격자구조물 및 나노와이어 제조방법
EP3330800B1 (en) A photomask manufacturing method
KR101398623B1 (ko) 코어-쉘 나노와이어 어레이, 코어-쉘 나노와이어 어레이 제조방법 및 그 응용소자
CN111312819B (zh) 一种堆叠纳米线或片环栅器件及其制备方法
KR101036692B1 (ko) 다중 양자점 나노소자의 제작방법 및 그에 따른 다중 양자점 나노소자
KR101768860B1 (ko) 그래핀과 강유전체 접합 구조를 이용한 거대자기저항 소자 및 그 제조방법
JP2023509328A (ja) 半導体－超伝導体ハイブリッド構造用の超伝導体ヘテロ構造
US9702059B2 (en) Method of fabricating a uniformly aligned planar array of nanowires using atomic layer deposition

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant