KR101578171B1 - Stacked type memory device and operating method thereof - Google Patents

Stacked type memory device and operating method thereof Download PDF

Info

Publication number
KR101578171B1
KR101578171B1 KR1020150009540A KR20150009540A KR101578171B1 KR 101578171 B1 KR101578171 B1 KR 101578171B1 KR 1020150009540 A KR1020150009540 A KR 1020150009540A KR 20150009540 A KR20150009540 A KR 20150009540A KR 101578171 B1 KR101578171 B1 KR 101578171B1
Authority
KR
South Korea
Prior art keywords
memory device
level
memory
data
stacked
Prior art date
Application number
KR1020150009540A
Other languages
Korean (ko)
Inventor
양준성
한현승
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020150009540A priority Critical patent/KR101578171B1/en
Application granted granted Critical
Publication of KR101578171B1 publication Critical patent/KR101578171B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

According to an embodiment of the present invention, a multi-layered memory apparatus comprises: a plurality of memory devices arranged in a multi-layered state; and a control unit for controlling data recording, data deleting, and data reading operations on the memory device. The control unit sets and supplies a level of operation voltage supplied to a memory device arranged in a lower part lower than a level of operation voltage supplied to a memory device arranged in an upper part.

Description

적층형 메모리 장치 및 그 동작 방법 {STACKED TYPE MEMORY DEVICE AND OPERATING METHOD THEREOF}[0001] STACKED TYPE MEMORY DEVICE AND OPERATING METHOD THEREOF [0002]

본 발명은 적층형 메모리 장치 및 그 동작 방법에 관한 것으로서, 보다 상세하게는 적층형 메모리 소자의 적층 위치에 따라 동작 전압의 인가 조건을 조절하는 적층형 메모리 장치 및 그 동작 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a stacked memory device and a method of operating the stacked memory device, and more particularly, to a stacked memory device and a method of operating the stacked memory device.

최근 들어, 모바일 디바이스의 보급에 따라 전력 소비를 감소시킬 수 있는 설계 환경에 대한 요구가 증가하고 있으며, 특히 저전력 메모리에 대한 연구가 활발히 진행되고 있다. 또한, 단위면적당 메모리 용량을 증가시키기 위한 기술로서 적층형 메모리에 연구도 진행 중에 있다. 적층형 메모리의 경우 복수의 메모리 소자를 3차원 구조로 적층 시킨 것으로, 평면형 메모리와는 달리 내부 전류로 인하여 발생한 열이 쉽게 방출되기 어렵다는 단점이 있고, 이로 인해 저전력 설계를 위한 구성이 더욱 필요한 상태이다.In recent years, there has been an increasing demand for a design environment capable of reducing power consumption in accordance with the spread of mobile devices. Particularly, studies on low power memory are being actively conducted. In addition, studies are being made on a stacked memory as a technique for increasing the memory capacity per unit area. In the case of the stacked type memory, a plurality of memory elements are stacked in a three-dimensional structure. Unlike the planar type memory, the heat generated due to the internal current is not easily dissipated.

일반적으로 메모리에서의 오류 발생의 주요 원인은 외부에서 부딪히는 α-입자로 알려져 있으며, 상위 슬라이스에 배치된 메모리에서 가장 높은 빈도로 오류가 발생하게 된다. 그리고, 하위 슬라이스에 배치된 메모리는 상위 슬라이스에 배치된 메모리의 입자 차폐효과로 상대적으로 낮은 오류 발생 확률(BER: Bit-Error Rate)을 갖는다. 본 발명에서는 이러한 적층형 메모리의 특성을 활용하여, 적층형 메모리 소자의 적층 위치에 따라 동작 전압의 인가 조건을 조절하고자 한다.In general, the main cause of errors in memory is known as α-particles that collide with the outside, and the error occurs at the highest frequency in the memory placed in the upper slice. The memory disposed in the lower slice has a relatively low bit error rate (BER) due to the particle shielding effect of the memory disposed in the upper slice. In the present invention, the application conditions of the operating voltage are adjusted according to the stacking positions of the stacked memory devices by utilizing the characteristics of the stacked memory.

이와 관련하여, 대한민국 공개특허 제 10-2014-0089982 호(적층된 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법)는 적층된 메모리 장치를 개시하고 있는데, 적층된 메모리 장치는 복수의 메모리 칩들, 복수의 메모리 칩들 중 적어도 어느 하나에 명령 신호를 전송하기 위한 제1패스, 및 복수의 메모리 칩들 중 적어도 어느 하나의 리프레쉬 동작을 제어하는데 이용되는 리프레쉬 제어 신호를 전송하기 위한 제2패스를 포함한다.Korean Patent Publication No. 10-2014-0089982 (a stacked memory device, a memory system including the same, and a method of operating the same) discloses a stacked memory device in which a stacked memory device includes a plurality of memory chips, A first pass for transmitting a command signal to at least one of the plurality of memory chips, and a second pass for transmitting a refresh control signal used for controlling a refresh operation of at least any one of the plurality of memory chips.

본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 적층형 메모리 소자의 적층 위치에 따라 동작 전압의 인가 조건을 조절하는 적층형 메모리 장치 및 그 동작 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a stacked memory device and a method of operating the stacked memory device in which operating conditions of an operating voltage are adjusted according to a stacking position of a stacked memory device.

다만, 본 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.It is to be understood, however, that the technical scope of the present invention is not limited to the above-described technical problems, and other technical problems may exist.

상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본 발명의 제 1 측면에 따른 적층형 메모리 장치는 적층 상태로 배치된 복수의 메모리 소자 및 메모리 소자에 대한 데이터 기록, 데이터 삭제 및 데이터 독출 동작을 제어하는 제어부를 포함한다. 이때, 제어부는 상부에 배치된 메모리 소자에 공급하는 동작 전압의 레벨 보다 하부에 배치된 메모리 소자에 공급하는 동작 전압의 레벨을 낮게 설정하여 공급한다.According to a first aspect of the present invention, there is provided a stacked memory device including a plurality of memory elements arranged in a stacked state, a plurality of memory elements arranged in a stacked state, And a control unit. At this time, the control unit sets the level of the operation voltage supplied to the memory element arranged below the level of the operation voltage supplied to the memory element arranged at the upper side to a lower level.

또한, 본 발명의 제 2 측면에 따른 적층형 메모리 장치의 동작 방법은 적층 상태로 배치된 복수의 메모리 소자 중 상부에 배치된 메모리 소자에 제 1 레벨의 동작 전압을 설정하는 단계, 하부에 배치된 메모리 소자에 제 2레벨의 동작 전압을 설정하는 단계 및 설정된 동작 전압을 공급하는 단계를 포함한다. 이때, 제 2 레벨은 제 1 레벨 보다 낮도록 설정된다.According to a second aspect of the present invention, there is provided a method of operating a stacked memory device, comprising: setting a first level of operating voltage to a memory element disposed on top of a plurality of memory elements arranged in a stacked state; Setting a second level operating voltage on the device, and supplying the set operating voltage. At this time, the second level is set to be lower than the first level.

전술한 본 발명의 과제 해결 수단에 의하면, 적층형 메모리 소자에 있어서 하부에 배치된 메모리에 대하여 각종 동작 전압의 레벨을 낮추는 구성을 적용할 수 있으며, 이를 통해 적층형 메모리에서 소모되는 전력을 감소시킬 수 있다.According to the above-mentioned object of the present invention, it is possible to apply a configuration in which the levels of various operating voltages are lowered in the memory arranged below, in the stacked memory device, and the power consumed in the stacked memory can be reduced .

도 1은 본 발명의 일 실시예에 따른 적층형 메모리 장치를 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 적층형 메모리 소자의 개념을 설명하기 위한 도면이다.
도 3은 본 발명에 적용되는 적층형 메모리 소자의 리프레쉬 전압의 주기 변경 구성을 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 적층형 메모리 소자의 동작 방법을 도시한 도면이다.1 is a diagram illustrating a stacked memory device according to an embodiment of the present invention.
2 is a view for explaining a concept of a stacked memory device according to an embodiment of the present invention.
3 is a diagram for explaining a period changing structure of a refresh voltage of a stacked memory device to which the present invention is applied.
4 is a diagram illustrating a method of operating a stacked memory device according to an embodiment of the present invention.

아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, which will be readily apparent to those skilled in the art. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification, when a part is referred to as being "connected" to another part, it includes not only "directly connected" but also "electrically connected" with another part in between . Also, when an element is referred to as "comprising ", it means that it can include other elements as well, without departing from the other elements unless specifically stated otherwise.

본 발명의 실시예에 나타나는 구성부들은 서로 다른 특징적인 기능들을 나타내기 위해 독립적으로 도시되는 것으로, 각 구성부들이 분리된 하드웨어나 하나의 소프트웨어 구성단위로 이루어짐을 의미하지 않는다. 즉, 각 구성부는 설명의 편의상 각각의 구성부로 나열하여 기술되고, 각 구성부 중 적어도 두 개의 구성부가 합쳐져 하나의 구성부로 이루어지거나, 하나의 구성부가 복수 개의 구성부로 나뉘어져 기능을 수행할 수 있다. 이러한 각 구성부의 통합된 실시 예 및 분리된 실시 예도 본 발명의 본질에서 벗어나지 않는 한 본 발명의 권리 범위에 포함된다.The components shown in the embodiments of the present invention are shown separately to represent different characteristic functions and do not mean that each component is composed of separate hardware or software constituent units. That is, each constituent unit is described by arranging each constituent unit for convenience of explanation, and at least two constituent units of each constituent unit may be combined to form one constituent unit or one constituent unit may be divided into a plurality of constituent units to perform a function. The integrated embodiments and the separate embodiments of each of these components are also included in the scope of the present invention without departing from the essence of the present invention.

도 1은 본 발명의 일 실시예에 따른 적층형 메모리 장치를 도시한 도면이고, 도 2는 본 발명의 일 실시예에 따른 적층형 메모리 소자의 개념을 설명하기 위한 도면이다.FIG. 1 illustrates a stacked memory device according to an embodiment of the present invention, and FIG. 2 illustrates a concept of a stacked memory device according to an embodiment of the present invention. Referring to FIG.

적층형 메모리 장치(10)는 복수의 메모리 소자가 적층구조로 적층된 적층형 메모리 소자(100)와 적층형 메모리 소자(100)에 대한 데이터 기록, 데이터 독출, 및 데이터 삭제 동작을 수행하는 제어부(200)를 포함한다.The stacked memory device 10 includes a control unit 200 for performing data recording, data reading, and data erasing operations on the stacked memory device 100 in which a plurality of memory devices are stacked in a stacked structure and the stacked memory device 100 .

적층형 메모리 소자(100)에 포함되는 메모리 소자는 휘발성 메모리 소자 또는 비휘발성 메모리 소자 등 다양한 형태의 메모리 소자가 포함될 수 있다. The memory device included in the stacked memory device 100 may include various types of memory devices such as a volatile memory device or a nonvolatile memory device.

도 2에 도시된 바와 같이, 적층형 메모리 소자(100)는 수직 방향으로 적층된 복수의 메모리(110, 120, 130)를 포함할 수 있다. 이때, 상부에 배치된 제 1 메모리의 경우, 칩 패키지의 방사성 불순물에서 방출되는 α-입자로 인해 가장 높은 빈도로 오류가 발생하게 된다. 칩 내부에 침투한 α-입자는 실리콘층 내부 원자와의 충돌을 통해 전하를 발생시킨다. 그리고, 한꺼번에 많은 양의 α-입자가 침투할 경우 해당 구역의 전하가 일정한 문턱 전하(critical charge)를 넘기게 되고, 이에 따라 비트 에러가 발생하게 된다.As shown in FIG. 2, the stacked memory device 100 may include a plurality of memories 110, 120, and 130 stacked in a vertical direction. At this time, in the case of the first memory arranged at the upper part, the error occurs most frequently due to the α-particles emitted from the radioactive impurities of the chip package. The α-particles penetrating into the chip generate charges through collision with atoms inside the silicon layer. If a large amount of a-particles penetrates all at once, the charge in the corresponding region exceeds a certain critical charge, thereby causing a bit error.

그리고, 하부에 배치된 제 2 및 제 3 메모리는 상부에 배치된 메모리의 입자 차폐효과로 상대적으로 낮은 오류 발생 확률을 갖는다. 본 발명에서는 이러한 적층형 메모리의 특성을 활용하여, 적층형 메모리 소자의 적층 위치에 따라 동작 전압의 인가 조건을 조절하고자 한다.The second and third memories arranged at the lower part have a relatively low error occurrence probability due to the particle shielding effect of the memory arranged at the upper part. In the present invention, the application conditions of the operating voltage are adjusted according to the stacking positions of the stacked memory devices by utilizing the characteristics of the stacked memory.

제어부(200)는 적층형 메모리 소자(100)에 대한 데이터 전송, 데이터 기록/독출/삭제를 위한 각종 구동 전압 공급 등의 동작을 수행한다. The controller 200 performs operations such as data transfer to the stacked memory device 100, supply of various driving voltages for data recording / reading / erasing, and the like.

또한, 적층형 메모리 소자(100)가 데이터 유지를 위하여 리프레쉬 동작을 필요로하는 DRAM과 같은 휘발성 메모리 소자를 포함하는 경우에는 리프레쉬 전압 제어 등의 동작을 추가로 수행할 수 있다. 제어부(200)는 적층형 메모리 소자(100)에 포함된 메모리 소자의 적층 위치에 따라 각종 동작 전압의 조건을 상이하게 설정하여 공급한다. 예를 들면, 데이터의 기록을 위한 프로그램 전압, 데이터의 독출을 위한 독출 전압, 데이터를 삭제하는데 사용되는 소거 전압의 조건을 상이하게 설정한다. 또한, 적층형 메모리 소자(100)가 DRAM을 포함하는 경우에는 리프레쉬 전압의 인가 조건을 상이하게 설정한다.In addition, when the stacked memory device 100 includes a volatile memory device such as a DRAM requiring a refresh operation for data retention, an operation such as a refresh voltage control can be additionally performed. The control unit 200 sets and supplies various operating voltage conditions according to the stacking position of the memory elements included in the stacked memory device 100. For example, the program voltage for writing data, the reading voltage for reading data, and the erasing voltage for erasing data are set differently. When the stacked memory device 100 includes a DRAM, the application conditions of the refresh voltage are set differently.

도 3은 본 발명에 적용되는 적층형 메모리 소자의 동작 전압의 인가 조건 변경을 설명하기 위한 도면이다. 3 is a diagram for explaining a change in application conditions of an operation voltage of a stacked memory device applied to the present invention.

도 3의 (b)에 도시된 바와 같이, 각 메모리 소자에는 노이즈가 발생할 수 있으므로, 이를 고려하여 데이터 기록/독출/삭제를 위한 각종 구동 전압은 여유를 두어 높게 설계하고 있다.As shown in FIG. 3 (b), since noise may occur in each memory element, various driving voltages for data recording / reading / erasing are designed with high tolerance in consideration of this.

이와 같은 상태에서, α-입자의 침투량 차이에 따라 상부 메모리 소자와 하부 메모리 소자의 노이즈 레벨에 차이가 발생하게 된다. 이에 따라, 하부 메모리 소자의 경우 상부 메모리 소자에 비하여 α-입자로 인한 비트 에러 발생 확률이 낮고, 이에 따라 평균 전압 노이즈 레벨도 낮으므로, 가능한 범위 내에서 동작 전압의 레벨을 감소시킬 수 있다.In such a state, a difference in noise level occurs between the upper memory element and the lower memory element depending on the difference in the amount of penetration of the? -Particles. Accordingly, in the case of the lower memory device, the probability of occurrence of a bit error due to? -Particles is lower than that of the upper memory device, and accordingly, the average voltage noise level is also low, so that the level of the operating voltage can be reduced within a possible range.

즉, 도 3의 (a)에 도시된 바와 같이, 하부 메모리의 동작 전압을 상부 메모리의 동작 전압보다 낮게 설정하여 공급하더라도, 에러 발생 확률은 동일한 수준을 유지할 수 있다.That is, even if the operating voltage of the lower memory is set lower than the operating voltage of the upper memory as shown in FIG. 3A, the error occurrence probability can be maintained at the same level.

하부 메모리 소자의 경우 노이즈 레벨이 상부 메모리 소자 보다 낮은 상태임을 고려하여, 하부 메모리 소자에 공급하는 동작 전압의 레벨을 낮게 설정한다. 즉, 상부 메모리 소자에 대해서는 제 1 레벨의 동작 전압을 공급하고, 하부 메모리 소자에 대해서는 제 1 레벨 보다 낮은 제 2 레벨의 동작 전압을 공급하도록 한다.In the case of the lower memory element, the level of the operating voltage supplied to the lower memory element is set to be lower, considering that the noise level is lower than that of the upper memory element. That is, a first level operating voltage is supplied to the upper memory element, and a second level lower voltage than the first level is supplied to the lower memory element.

한편, 적층형 메모리 소자의 특성에 따라 상부 메모리 소자와 하부 메모리 소자 간의 노이즈 레벨의 차이가 상이할 수 있으며, 이를 고려하여 상부 메모리 소자와 하부 메모리 소자의 동작 전압 레벨의 차이를 적절히 조절하도록 한다.Meanwhile, the difference in noise level between the upper memory device and the lower memory device may differ depending on the characteristics of the stacked memory device, and the difference between the operating voltage levels of the upper memory device and the lower memory device is appropriately controlled in consideration of the difference.

도 4는 본 발명의 일 실시예에 따른 적층형 메모리 소자의 동작 방법을 도시한 도면이다.4 is a diagram illustrating a method of operating a stacked memory device according to an embodiment of the present invention.

먼저, 제어부(200)가 적층형 메모리 소자에 대한 동작 명령을 수신하거나, 동작 명령을 생성한다(S410). 예를 들면, 메모리 소자에 대한 데이터 기록, 데이터 독출, 데이터 소거 등의 동작 명령을 수신 또는 생성할 수 있다.First, the control unit 200 receives an operation command for the stacked memory device or generates an operation command (S410). For example, it is possible to receive or generate operation commands such as data recording, data reading, data erasing, etc. for the memory element.

다음으로, 적층형 메모리 소자에 포함된 상부 메모리에 제 1 레벨의 동작 전압을 설정하고(S420), 하부 메모리에 제 2 레벨의 동작 전압을 설정한다(S430). Next, a first level operating voltage is set in the upper memory included in the stacked memory device (S420), and a second level operating voltage is set in the lower memory (S430).

이때, 제 2 레벨은 제 1 레벨보다 낮은 상태이다. 한편, 순서도에서는 상부 메모리에 대하여 동작 전압을 먼저 설정하는 것으로 도시되어 있으나, 이는 예시에 해당하는 것으로, 동작 전압 설정 순서는 사용자의 선택에 따라 변경 가능하다. 즉, 하부 메모리에 대하여 동작 전압을 먼저 설정하거나, 상부 메모리와 하부 메모리에 대하여 동시에 동작 전압을 설정하는 것도 가능하다.At this time, the second level is lower than the first level. In the flowchart, the operation voltage is first set for the upper memory, but this is an example, and the operation voltage setting order can be changed according to the user's selection. That is, it is possible to set the operation voltage to the lower memory first, or to set the operation voltage simultaneously to the upper memory and the lower memory.

다음으로, 설정된 동작 전압에 따라 동작 전압을 각각 공급한다(S440).Next, the operating voltages are supplied according to the set operating voltages (S440).

이와 같이, 적층형 메모리 소자에 대하여 그 적층위치에 따라 동작 전압의 레벨을 조절하여, 하부 메모리 소자에서 소모하는 전력을 감소시킬 수 있다.As described above, the power consumption of the lower memory element can be reduced by adjusting the level of the operating voltage according to the stacking position of the stacked memory element.

전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.It will be understood by those skilled in the art that the foregoing description of the present invention is for illustrative purposes only and that those of ordinary skill in the art can readily understand that various changes and modifications may be made without departing from the spirit or essential characteristics of the present invention. will be. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. For example, each component described as a single entity may be distributed and implemented, and components described as being distributed may also be implemented in a combined form.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.

10: 적층형 메모리 장치
100: 적층형 메모리 소자
200: 제어부10: stacked memory device
100: stacked memory device
200:

Claims (4)

적층형 메모리 장치에 있어서,
적층 상태로 배치된 복수의 메모리 소자 및
상기 메모리 소자에 대한 데이터 기록, 데이터 삭제 및 데이터 독출 동작을 제어하는 제어부를 포함하되,
상기 제어부는 상기 복수의 메모리 소자들 중, 상부에 배치된 메모리 소자에 공급하는 동작 전압의 레벨 보다 하부에 배치된 메모리 소자에 공급하는 동작 전압의 레벨을 낮게 설정하여 공급하는 적층형 메모리 장치.In the stacked memory device,
A plurality of memory elements arranged in a stacked state and
And a control unit for controlling data write, data erase and data read operations to the memory device,
Wherein the controller sets the level of the operating voltage supplied to the memory elements arranged below the level of the operating voltage supplied to the memory elements arranged in the upper portion of the plurality of memory elements to a lower level. 제 1 항에 있어서,
상기 동작 전압은 데이터를 기록하는데 사용되는 프로그램 전압, 데이터를 독출하는데 사용되는 독출 전압, 데이터를 삭제하는데 사용되는 소거전압 또는 데이터를 유지하는데 사용되는 리프레쉬 전압 중 하나 이상인 것인 적층형 메모리 장치.The method according to claim 1,
Wherein the operating voltage is at least one of a program voltage used to record data, a read voltage used to read data, an erase voltage used to erase data, or a refresh voltage used to hold data. 적층형 메모리 장치의 동작 방법에 있어서,
적층 상태로 배치된 복수의 메모리 소자 중 상부에 배치된 메모리 소자에 제 1 레벨의 동작 전압을 설정하는 단계,
하부에 배치된 메모리 소자에 제 2레벨의 동작 전압을 설정하는 단계 및
상기 설정된 동작 전압을 공급하는 단계를 포함하되,
상기 제 2 레벨은 상기 제 1 레벨 보다 낮도록 설정된 것인 적층형 메모리 장치의 동작 방법.A method of operating a stacked memory device,
Setting a first-level operating voltage in a memory element disposed in an upper portion of the plurality of memory elements arranged in a stacked state,
Setting an operating voltage of a second level in a memory element disposed underneath;
And supplying the set operating voltage,
And the second level is set to be lower than the first level. 제 3 항에 있어서,
상기 동작 전압은 데이터를 기록하는데 사용되는 프로그램 전압, 데이터를 독출하는데 사용되는 독출 전압, 데이터를 삭제하는데 사용되는 소거전압 또는 데이터를 유지하는데 사용되는 리프레쉬 전압 중 하나 이상인 것인 적층형 메모리 장치의 동작 방법.The method of claim 3,
Wherein the operating voltage is at least one of a program voltage used to record data, a read voltage used to read data, an erase voltage used to erase data, or a refresh voltage used to hold data. .
KR1020150009540A 2015-01-20 2015-01-20 Stacked type memory device and operating method thereof KR101578171B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150009540A KR101578171B1 (en) 2015-01-20 2015-01-20 Stacked type memory device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150009540A KR101578171B1 (en) 2015-01-20 2015-01-20 Stacked type memory device and operating method thereof

Publications (1)

Publication Number Publication Date
KR101578171B1 true KR101578171B1 (en) 2015-12-16

Family

ID=55080804

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150009540A KR101578171B1 (en) 2015-01-20 2015-01-20 Stacked type memory device and operating method thereof

Country Status (1)

Country Link
KR (1) KR101578171B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070048337A (en) * 2005-11-04 2007-05-09 삼성전자주식회사 Appatus for controlling refresh of semiconductor memory device, and method there-of
KR20100076092A (en) * 2008-12-26 2010-07-06 삼성전자주식회사 Semiconductor memory device for improving data restoration capability by self refresh, and memory system having the same
KR20120024026A (en) * 2010-09-03 2012-03-14 삼성전자주식회사 Semiconductor memory device
KR20130128687A (en) * 2012-05-17 2013-11-27 삼성전자주식회사 Semiconductor memory device controlling refresh period, memory system and operating method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070048337A (en) * 2005-11-04 2007-05-09 삼성전자주식회사 Appatus for controlling refresh of semiconductor memory device, and method there-of
KR20100076092A (en) * 2008-12-26 2010-07-06 삼성전자주식회사 Semiconductor memory device for improving data restoration capability by self refresh, and memory system having the same
KR20120024026A (en) * 2010-09-03 2012-03-14 삼성전자주식회사 Semiconductor memory device
KR20130128687A (en) * 2012-05-17 2013-11-27 삼성전자주식회사 Semiconductor memory device controlling refresh period, memory system and operating method thereof

Similar Documents

Publication Publication Date Title
US11347402B2 (en) Performing wear leveling operations in a memory based on block cycles and use of spare blocks
US10102920B2 (en) Memory system with a weighted read retry table
KR20210028267A (en) Method for mitigating row hammer and memory device and system using same
KR101692128B1 (en) Reduction of power consumption in memory devices during refresh modes
JP2019057194A (en) Memory system and method for controlling nonvolatile memory
US10228746B1 (en) Dynamic distributed power control circuits
US10228872B2 (en) Semiconductor device, and information-processing device
JP2012252775A (en) Non-volatile memory device and method for controlling dummy word line voltage according to location of selected word line
KR20210056442A (en) Method for mitigating row hammer and memory device and system using same
KR102097027B1 (en) Semiconductor system
TW201447572A (en) Partial page memory operations
US10048898B2 (en) Data retention in a memory block based on local heating
KR20100032704A (en) Memory device and programming method thereof
US10170169B2 (en) Apparatuses and methods involving accessing distributed sub-blocks of memory cells
US11164636B2 (en) Nonvolatile memory device and memory system including nonvolatile memory device that controls the erase speeds of cell strings
KR20210107513A (en) Source side precharge and boosting improvement for reverse order program
KR20240068790A (en) Methods for activity-based memory maintenance operations and memory devices and systems employing the same
US7237133B2 (en) Power supply control circuit for memories, method thereof and apparatus equipped with memories
US11004521B2 (en) Semiconductor device and semiconductor memory device
KR101578171B1 (en) Stacked type memory device and operating method thereof
KR20220045222A (en) Method and memory device and system using the same for providing device status in response to a read command directed to a write-only mode register bit
KR101578168B1 (en) Stacked type memory device and operating method thereof
US10089226B2 (en) Systems and methods for immediate physical erasure of data stored in a memory system in response to a user command
CN115390744A (en) Data storage device and method of operating the same
US10410689B2 (en) Regulator, memory system having the same, and operating method thereof

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 4