KR101576353B1

KR101576353B1 - 배터리의 과충전/과방전 제어회로

Info

Publication number: KR101576353B1
Application number: KR1020140018375A
Authority: KR
Inventors: 정덕영
Original assignee: 정덕영
Priority date: 2014-02-18
Filing date: 2014-02-18
Publication date: 2015-12-21
Also published as: KR20150097165A

Abstract

배터리 제1 단자와 직접연결되는 충전기(부하) 제1단자가 있고, 배터리 제2단자와 충전기(부하)의 제2단자 사이에 4-단자 FET의 드레인과 소스가 있으며, 상기 FET의 드레인 과 게이트 사이에는 드레인 단자 전압을 전달하는 제1 증폭기가 있고, 드레인과 벌크 사이에 드레인 전압을 전달하는 제2 증폭기가 있으며, 상기 FET의 소스와 게이트 사이에 소스의 전압을 전달하는 제3 증폭기가 있고, 소스와 벌크 사이에 소스전압을 전달하는 제4 증폭기가 있고, 상기 제1증폭기와 상기 제2 증폭기는 과방전상태에서 드레인 전압을 게이트와 벌크에 전달하고, 제3 증폭기와 제4 증폭기는 과충전상태에서 소스전압을 게이트와 벌크에 전달한다.

Description

배터리의 과충전/과방전 제어회로 {Over-charging and over-discharging control circuit for battery device}

본 발명은 하나의 전류패스 제어용 FET(전계효과트랜지스터)을 이용하여 2차전지의 충방전을 제어함에 있어서 누설전류가 없이 안정적인 충방전 제어를 가능한 배터리 보호회로에 관한 것이다.

도면-1은 하나의 전류패스 제어용 FET(전계효과트랜지스터)을 이용하여 2차전지의 충방전을 제어하는 종래기술의 구성 예이다.

상기 종래의 구성의 동작설명은 아래와 같다

신호(121)를 게이트 입력으로 받는 패스오프 FET(107)과 상기 FET(107)의 소스는 배터리단자(101)노드에 연결되고, 상기 FET(107)의 드레인은 패스오프 FET(106)의 드레인에 연결되고, 상기 FET(106)의 게이트는 레벨변환기(111)에 연결되고, 상기 레벨변환기(111)는 제2 제어신호(121)에 연결된다. 상기 FET(106)의 소스는 상기 FET(110)의 게이트노드(123)에 연결된. 제3 제어신호(122)를 게이트 입력으로 받는 패스오프 FET(109)과 상기 FET(109)의 소스는 충전기(부하)단자(103)노드에 연결되고, 상기 FET(109)의 드레인은 패스오프 FET(108)의 드레인에 연결되고, 상기 FET(108)의 게이트는 제3 제어신호(122)에 연결된다. 상기 FET(108)의 소스는 상기 FET(110)의 게이트노드(123)에 연결된다. 상기 제2,제3 제어신호는 일반적으로 배터리가 이상 상태에 있음을 나타낸다.

종래의 상기 충방전 제어회로는 정상동작상태와 방전금지상태(충전허용)와 충전금지상태(방전허용)과 같이 크게 3가지 모드로 나뉜다. 상기 3가지 모드는 제어기(104)에서 배터리노드(101)과 충전기노드(103)의 상태를 감시하여 검출한다.

각각의 검출상태에 대응하여 FET(110)의 상태를 정상상태(도4-A), 과방전상태(도4-B), 과충전상태(도4-C)과 같이 구성되는 것을 특징으로 하는 종래기술을 요약할 수가 있다.

종래기술에서 반드시 필요한 수단은 도1-111 의 레벨 변환기이다.

일반적인 레벨변환기는 GND를 기준으로 한 Positive 레벨변화기인데 비하여 종래기술에서 요구되는 변환기는 Positive 노드(도1-102)를 기준으로 한 GND(도1-101) 에서 충전 Negative노드(도1-103)로의 레벨변환기이다. 상기 레벨변환기는 도-4와 같이 일반적으로 구성된다. 상기 레벨변환기(도5)는 Negative 노드(도5-VM)의 레벨이 상승하여 Positive 노드(도5-VP)와의 전압차이가 작아지면 NMOSFET 및 PMOSFET의 문턱전압이 높아지면서 레벨변환기의 동작이 정지하고 누설전류가 일반적으로 발생하는 문제가 있어 이를 방지하는 별도의 노력이 필요하게 된다.

따라서 본 발명은 종래 기술에서 필요로 하였던 레벨변환기가 필요없는, 하나의 전류패스 제어용 FET(전계효과트랜지스터)을 이용하여 2차전지의 과충전/과방전을 제어하는 발명이다.

삭제

종래기술(도1)에서 반드시 필요한 수단은 레벨 변환기(도1-111)이다.

상기 레벨변환기는 일반적인 레벨변환기는 GND를 기준으로 한 Positive 레벨변화기인데 비하여 종래기술에서 요구되는 변환기는 Positive 노드(도1-102)를 기준으로 한 GND(도1-101) 에서 충전 Negative노드(도1-103)로의 레벨변환기이다. 따라서 상기 Negative 노드(도1-103)의 레벨이 상승 Positive 노드(도1-102)와의 전압차이가 작아지면 레벨변환기(도1-111)의 동작이 정지하고 누설전류가 일반적으로 발생하는 문제가 있어 이를 방지하는 별도의 노력이 필요하게 된다.

따라서 본 발명은 종래 기술에서 필요로 하였던 레벨변환기가 필요없는, 하나의 전류패스 제어용 FET(전계효과트랜지스터)을 이용하여 2차전지의 충방전을 제어하는 발명이다.

종래 기술을 해결하기 위한 본 발명은 배터리의 과충전/과방전을 제어하는 회로로서 구성은 아래와 같다.

배터리 제1 단자와 직접연결되는 충전기(부하) 제1단자가 있고, 배터리 제2단자와 충전기(부하)의 제3 단자 사이에 4-단자 FET의 드레인과 소스가 있으며, 상기 FET의 드레인 과 게이트 사이에는 드레인 단자전압을 전달하는 제1 증폭기가 있고, 드레인 과 벌크 사이에 드레인 전압을 전달하는 제2 증폭기가 있으며, 상기 FET의 소스와 게이트 사이에 소스의 전압을 전달하는 제3 증폭기가 있고, 소스와 벌크 사이에 소스전압을 전달하는 제4 증폭기가 있고, 상기 제1증폭기와 상기 제2 증폭기는 과방전상태에서 드레인 전압을 게이트와 벌크에 전달하고, 제3 증폭기와 제4 증폭기는 과충전상태에서 소스전압을 게이트와 벌크에 전달한다.

본 발명은 1개의 전류패스 FET을 사용하는 배터리의 과충전/과방전 제어회로로서, 레벨변환기를 제거하여 상기 레벨변환기에서 발생할 수 있는 누설전류를 근본적으로 차단하여 배터리의 수명을 연장하는 효과가 있다.

도 1 은 하나의 전류패스 제어용 FET(전계효과트랜지스터)을 이용하여 2차전지의 충방전을 제어하는 회로.
도 2 는 본 발명에 따른 제 1 실시 예.
도 3 은 본 발명에 따른 제 2 실시 예.
도 4 는 배터리 3가지 동작상태를 표현한 등가 회로.
도 5 는 레벨변화기의 회로.

[실시예 1]

도 2 은 제어기(204)를 포함한 배터리 과충전/과방전 제어회로의 제 1 실시예이다.

본 제1 실시예에 따른 충방전 제어회로는 제어기(204)와 전류패스 FET(210)과 패스온 FET(205)과 증폭기(230, 231, 232, 233)로 구성된다.

패스온 FET(205)의 소스는 배터리(219)와 충전기(부하)(220)의 공통단자(200, 202)에 연결되고, 상기 FET(205)의 게이트는 제1 제어신호(224)에 연결된다. 상기 제1 제어신호는 일반적으로 정상상태를 나타내는 신호이기도 하다.상기 FET(205)의 드레인은 전류패스 FET(210)의 게이트에 연결된다. 배터리(219)의 한 단자(201)은 전류패스 FET(210)의 드레인(소스)에 연결되며, 전류패스 FET(210)의 다른 소스(드레인)은 충전기(부하)(220)의 단자(203)에 연결된다. 제2 제어신호(221)를 제어 입력으로 받는 제1 증폭기(230)과 제2 증폭기(232)의 입력은 배터리 "-" 단자(201)의 전압을 입력으로 받으며, 상기 증폭기(230, 232)의 각각의 출력은 전류패스 FET(210)의 게이트와 벌크에 연결되어 노드(201)의 전압을 전달하며, 제3 제어신호(222)를 제어입력으로 받는 제3 증폭기(231)와 제4 증폭기(233)의 입력은 충전기 "-" 단자(203)의 전압을 입력으로 받고, 상기 증폭기(231, 233)의 각각의 출력은 전류패스 FET(210)의 게이트와 벌크에 연결되어 노드(203)의 전압을 전달하여, 과방전시 제1 제어신호(224)에 의해 FET(205)를 OFF시키고, 제2 제어신호(221)에 의해서 제1,2 증폭기(230,232)를 동작시켜 배터리 "-" 단자(201)의 전압을 전류패스 FET(210)의 게이트와 벌크에 전달하여 도4-B와 같은 과방전 동작을 하고, 과충전상태에서 제3 제어신호(222)에 의해서 제3,4 증폭기(231,233)를 동작시켜 충전기 "-" 단자(203)의 전압을 전류패스 FET(210)의 게이트와 벌크에 전달하여 도4-C와 같은 과충전 상태 동작을 한다.

[실시예 2]

도 3은 제어기(304)를 포함한 배터리 과충전/과방전 제어회로의 제 2 실시예이다. 도2 의 제1 실시 예에서 4개의 증폭기가 사용되었음을 알 수 있으며, 상기 4개의 증폭기는 동작형태에 따라서 축소 및 부분사용이 가능하다. 따라서, 아래 제2 실시예에서 입력스위치를 이용한 축소된 형태의 실시 예를 설명한다.

본 제2 실시예에 따른 충방전 제어회로는 제어기(304)와 전류패스 FET(310)과 증폭기(340, 341), 입력 스위치(350)로 구성된다.

배터리(319)의 단자(301)은 전류패스 FET(310)의 드레인(소스)에 연결되며, 전류패스 FET(310)의 다른 소스(드레인)은 충전기(부하)(320)의 단자(303)에 연결된다. 상기 입력 스위치(350)은 노드(301,303,302)의 전압을 입력으로 하며, 제어신호(360)에 의해서 선택된 하나의 전압이 출력된다.

정상상태에서 제어신호(360)에 의해서 스위치(350)의 B-스위치만 온(ON)되어 증폭기(340)에 입력되고, 상기 증폭기(340)의 출력이 노드(300,302)의 전압을 상기 FET(310)의 게이트에 전달한다. 제어신호(360)에 의해 증폭기(341)는 노드(301) 혹은 노드(303) 전압이 출력되도록 하여, 도4-A와 같은 정상상태 동작을 이룬다. 상기 정상 상태의 증폭기(341)의 동작은 증폭기 동작이 아닌, 제어신호(360)에 의해서 내부의 전압스위치와 같은 동작을 통해서 입력전압과 다른 전압인 노드(301) 혹은 노드(303)의 전압을 출력할 수 있음은 해당 종사자는 쉽게 알 수 있다.

과방전상태에서, 제어신호(360)에 의해서 스위치(350)의 A-스위치만 온(ON)되어 증폭기(340, 341)에 입력에 노드(301)의 전압을 전달하고, 상기 증폭기의 출력은 노드(301)의 전압을 전류패스 FET(310)의 게이트와 벌크에 전달하여 도4-B와 같은 과방전상태 동작을 이룬다.

과충전상태에서, 제어신호(360)에 의해서 스위치(350)의 C-스위치만 온(ON)되어 증폭기(340, 341)에 입력에 노드(303)의 전압을 전달하고, 상기 증폭기의 출력은 노드(303)의 전압을 전류패스 FET(310)의 게이트와 벌크에 전달하여 도4-C와 같은 과충전상태 동작을 이룬다.

상기 스위치(350)은 일반적으로 증폭기 내부의 입력단에서 쉽게 구현할 수 있으며, 별도의 스위치로 구성할 수 있다.

또한 종래의 구성(도1)에서 와 같이 레벨변환기가 필요한 부분에만 증폭기를 통한 배터리의 "-" 전압 혹은 충전기의 "-" 전압을 전류패스 FET(310)의 게이트에 전달해도 됨은 본 발명을 통해서 응용할 수 있다.

배터리 충방전 제어회로에서 전류패스 FET을 1개만 사용하여 제어하면, 기존 2개의 FET을 사용한 것보다 전류패스 FET의 사이즈가 1/4만큼 주는 효과가 있다. 하지만 1개의 전류패스 FET을 사용하는 경우, 누설전류 저감이 가장 중요한 목표가 되며, 본 발명에서 누설전류를 완벽히 제어하였다.

204, 304: 제어기
111: 레벨변환기
119, 219, 319: 배터리
220, 320: 충전기(부하)

Claims

1개의 전류패스 FET을 사용하는 배터리의 충방전 제어신호에 반응하는 과충전/과방전 제어 회로는;
제1 FET와 전류패스 FET인 제2 FET와 배터리와 충전기(부하)의 공통단자인 제1 단자와 상기 배터리의 다른 단자인 제2 단자와 상기 충전기(부하)의 다른 단자인 제3 단자가 있으며,
상기 제1 단자는 제1 FET의 소스와 연결되고,
상기 제1 FET의 드레인은 제2 FET의 게이트와 연결되고,
상기 제2 FET의 드레인은 상기 제2 단자와 연결되고,
상기 제2 FET의 소스는 상기 제3 단자에 연결되어, 과방전 상태에서 상기 제2 FET의 게이트에 상기 제2단자의 전압을 전달하거나, 과충전 상태에서 상기 제3 단자 전압을 상기 제2 FET의 게이트에 전달하는 증폭기가 있는 과충전/과방전 제어 회로.