KR101573314B1 - Package On Package - Google Patents

Package On Package Download PDF

Info

Publication number
KR101573314B1
KR101573314B1 KR1020150132173A KR20150132173A KR101573314B1 KR 101573314 B1 KR101573314 B1 KR 101573314B1 KR 1020150132173 A KR1020150132173 A KR 1020150132173A KR 20150132173 A KR20150132173 A KR 20150132173A KR 101573314 B1 KR101573314 B1 KR 101573314B1
Authority
KR
South Korea
Prior art keywords
package
interposer
terminal
substrates
lamination
Prior art date
Application number
KR1020150132173A
Other languages
Korean (ko)
Inventor
김동진
김진한
차세웅
이지훈
김준동
고영범
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020150132173A priority Critical patent/KR101573314B1/en
Application granted granted Critical
Publication of KR101573314B1 publication Critical patent/KR101573314B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

The present invention relates to a package on package and, more specifically, to a new type package on package having a lower package manufactured by only selecting a substrate and a semiconductor chip which are confirmed to have high quality, and formed with an interposer, or the like on the lower package to be conducted. The present invention provides a new type package on package which can be absolutely prevented from having a defect by performing a series of processes for manufacturing the package on package, comprising: a chip attachment process for individual substrates of high quality; a molding process; a back grinding process; an interposer forming process, etc., after selecting the individual substrates of high quality except defects by performing a defect inspection on a strip substrate, and attaching the individual substrates of high quality on a carrier.

Description

패키지 온 패키지{Package On Package}Package On Package

본 발명은 패키지 온 패키지에 관한 것으로서, 더욱 상세하게는 양호한 품질로 판정된 기판 및 반도체 칩만을 선택하여 하부 패키지를 제조한 후, 그 위에 인터포저 등을 도전 가능하게 형성시킨 새로운 방식의 패키지 온 패키지에 관한 것이다.
The present invention relates to a package-on-package, and more particularly, to a package-on-package method of selecting a substrate and a semiconductor chip that are determined to be of good quality to fabricate a lower package and then forming an interposer, .

각종 전자기기 제품의 경량화, 소형화, 고속화, 다기능화, 고성능화 등 복합화 추세에 따라, 전자기기내 탑재되는 반도체 소자들에 대한 높은 신뢰성을 요구하고 있으며, 그에 따라 웨이퍼 레벨의 칩 스케일 패키지, 인터포저에 여러개의 칩을 한꺼번에 부착하여 기판에 탑재시킨 칩 적층형 패키지, 인터포저를 사이에 두고 상하로 적층되는 패키지 온 패키지(POP, Package On Package) 등 다양한 구조의 반도체 패키지가 개발되고 있다.In order to meet the demands for high reliability of semiconductor devices mounted in electronic devices in accordance with the tendency of composite electronic devices such as weight reduction, miniaturization, high speed, multifunction, and high performance, wafer level chip scale packages and interposers A semiconductor chip package having various structures such as a chip stack package in which a plurality of chips are mounted together on a substrate and a package on package (POP) stacked on top of each other with an interposer interposed therebetween is being developed.

여기서, 종래의 팬-인 타입 패키지 온 패키지(Fan-in-POP)의 구성 및 그 제조 과정을 살펴보면 다음과 같다.Here, a conventional fan-in type package-on-package (hereinafter referred to as " fan-in-POP "

첨부한 도 4는 종래의 팬-인 타입 패키지 온 패키지의 제조 공정을 나타낸 단면도이고, 도 5는 제조 완료된 종래의 팬-인 타입 패키지 온 패키지를 나타낸 단면도이다.FIG. 4 is a cross-sectional view illustrating a conventional fan-in type package-on-package manufacturing process, and FIG. 5 is a cross-sectional view illustrating a conventional fan-in type package on package.

먼저, 상기 하부 반도체 패키지(100)를 제조하고자, 다수의 반도체 패키지 제조 영역이 가로 및 세로방향을 따라 등간격으로 형성된 스트립 형태의 인쇄회로기판(102)이 구비되고, 이 스트립 기판(102)의 각 반도체 패키지 제조영역의 중앙부에 반도체 칩(104)이 도전성 범프(106)를 매개로 전기적 신호 교환 가능하게 적층 부착된다.First, in order to manufacture the lower semiconductor package 100, a plurality of semiconductor package fabrication regions are provided in a strip-shaped printed circuit board 102 formed at regular intervals along the horizontal and vertical directions, A semiconductor chip 104 is laminated on the central portion of each semiconductor package manufacturing region so as to be electrically exchangeable via a conductive bump 106. [

연이어, 상기 반도체 칩(104)의 사방 주변 영역 즉, 기판(102)의 테두리 영역에 형성된 전도성패턴에 적층용 볼(108)이 융착되며, 이 적층용 볼(108)은 인터포저(200)와 전기적으로 연결하기 위한 수단이 된다.A stacking ball 108 is fused to a conductive pattern formed in a peripheral region of the semiconductor chip 104, that is, a peripheral region of the substrate 102. The stacking ball 108 is connected to the interposer 200 It becomes a means for electrically connecting.

이어서, 상기 기판(102)의 상면에 걸쳐 몰딩 컴파운드 수지(110)가 몰딩되는 단계가 진행되어, 반도체 칩(104)과 적층용 볼(108)이 외부로부터 보호 가능하게 봉지되는 상태가 되며, 바람직하게는 반도체 칩(104)에서 발생하는 열을 외부로 용이하게 방출시키기 위하여 몰딩 컴파운드 수지(110)의 상면과 반도체 칩(104)의 상면이 동일 평면을 이루도록 하여 반도체 칩(104)의 상면이 외부로 노출되도록 한다.The molding compound resin 110 is molded on the upper surface of the substrate 102 so that the semiconductor chip 104 and the stacking ball 108 can be protected from the outside, The upper surface of the molding compound resin 110 and the upper surface of the semiconductor chip 104 are flush with each other so that the heat generated from the semiconductor chip 104 is easily discharged to the outside, .

다음으로, 상기 몰딩 컴파운드 수지(110)의 상면에 레이저 가공에 의한 일정 깊이의 관통 몰드 비아(112: TMV, Through Mold Via)를 형성하는 단계가 진행되며, 이때 상기 적층용 볼(108)이 나타날 때까지의 깊이로 관통 몰드 비아(112)를 형성하게 된다.Next, a step of forming through vias 112 (TMV, Through Via) having a predetermined depth by laser machining is performed on the upper surface of the molding compound resin 110. At this time, the lamination balls 108 appear The through-hole via 112 is formed to a depth equal to or greater than the thickness of the through-

이어서, 상기와 같이 제조된 하부 반도체 패키지(100)의 관통 몰드 비아(112)에 인터포저(200)를 도전 가능하게 적층하는 단계가 진행된다.Then, the step of electrically depositing the interposer 200 on the through-mold via 112 of the lower semiconductor package 100 manufactured as described above is proceeded.

상기 인터포저(200)는 일반 인쇄회로기판(PCB)를 사용하거나, 반도체 칩과 동일한 실리콘 재질에 재배선 등의 회로배선이 형성된 구조로 구비되어, 하부 반도체 패키지(100)와 상부 반도체 패키지(300)를 도전 가능하게 연결하는 매개체 역할을 하고, 특히 원하는 방향으로 재배선 등을 형성하여 원하는 위치에 상부 반도체 패키지와의 접속을 위한 도전성 패드(202)가 형성된 구조로 구비된다.The interposer 200 is provided with a general printed circuit board (PCB) or a structure in which circuit wirings such as rewiring lines are formed on the same silicon material as the semiconductor chip. The lower semiconductor package 100 and the upper semiconductor package 300 And a conductive pad 202 for connection with the upper semiconductor package is formed at a desired position by forming a rewiring or the like in a desired direction.

즉, 상기 인터포저(200)는 그 상면에 상부 반도체 패키지(300)의 입출력단자(302)가 접속 연결되는 도전성 패드(202)가 노출되고, 저면에는 도전성 패드(202)와 비아홀(204) 또는 재배선(미도시됨)을 통하여 연결되는 볼랜드(206)가 형성된 구조로 구비된다.That is, the interposer 200 is exposed on the upper surface thereof with the conductive pad 202 to which the input / output terminal 302 of the upper semiconductor package 300 is connected and connected, and the conductive pad 202, the via hole 204, And a boron 206 connected through a rewiring line (not shown).

이때, 상기 인터포저(200)의 볼랜드(206)에는 접속용 볼(208)이 융착되는 바, 이 접속용 볼(208)을 하부 반도체 패키지(100)의 관통 몰드 비아(112)내의 적층용 볼(108) 위에 적층하여 상호 융착시킴으로써, 하부 반도체 패키지(100)에 대한 인터포저(200)의 전기적 연결 및 적층이 이루어진다.The connection ball 208 is fused to the bolt 206 of the interposer 200. The connection ball 208 is inserted into the through hole of the through-hole via 112 of the lower semiconductor package 100, The interposer 200 is electrically connected to the lower semiconductor package 100 and stacked.

이어서, 상기 인터포저(200)의 도전성 패드(202) 위에 상부 반도체 패키지(300)의 입출력단자(302)를 융착시킴으로써, 상부 반도체 패키지(300)의 적층이 이루어진다.The input and output terminals 302 of the upper semiconductor package 300 are fused to the conductive pads 202 of the interposer 200 to stack the upper semiconductor package 300.

참고로, 상기 인터포저(200)의 도전성 패드(202) 위에 상부 반도체 패키지(300)가 적층되지 않고, 복수의 반도체 칩이 적층 부착되기도 한다.For reference, the upper semiconductor package 300 is not stacked on the conductive pad 202 of the interposer 200, but a plurality of semiconductor chips are stacked.

다음으로, 상기 하부 반도체 패키지(100)의 기판(102) 저면에 노출된 볼랜드에 전자기기의 마더보드 등에 연결되는 솔더볼(109)을 융착시킨 후, 기판(102) 및 인터포저(200) 등의 소잉라인(114)을 따라 소잉함으로써, 도 5서 보듯이 개개의 패키지 온 패키지가 완성된다.A solder ball 109 connected to a mother board of an electronic device or the like is fused to the borland exposed on the bottom surface of the substrate 102 of the lower semiconductor package 100 and then the substrate 102 and the interposer 200 By sowing along the sawing line 114, an individual package-on-package is completed as shown in Fig.

그러나, 상기한 종래의 팬-인 타입 패키지 온 패키지는 다음과 같은 문제점이 있다.However, the above-described conventional fan-in type package-on-package has the following problems.

상기와 같은 패키지 온 패키지를 제조하고자, 다수의 반도체 패키지 영역이 소잉라인을 경계로 가로 및 세로방향을 따라 배열된 스트립 기판을 사용하지만, 스트립 기판을 구성하는 각 낱개의 기판들 중 불량품이 존재하는 경우, 불량품 기판을 포함하는 최종 패키지 온 패키지 제품도 불량품이 되는 문제점이 있다.In order to manufacture such a package-on-package, a strip substrate is used in which a plurality of semiconductor package regions are arranged along the horizontal and vertical directions with respect to the sawing line. However, defective products among the individual substrates constituting the strip substrate exist The final package on package product including the defective substrate also becomes a defective product.

다시 말해서, 생산수율 향상을 위하여 패키지 온 패키지의 하부 반도체 패키지를 낱개가 아닌 여러개를 한꺼번에 제조한 후, 소잉 공정을 통하여 낱개의 패키지로 제품화하고자, 다수의 반도체 패키지 영역을 갖는 스트립 기판을 사용하지만, 스트립 기판을 구성하는 각 낱개의 기판들 중 불량품이 존재하는 경우, 불량품 기판을 포함하는 최종 패키지 온 패키지 제품의 불량을 초래하는 문제점이 있다.
In other words, in order to improve the production yield, a plurality of lower semiconductor packages of a package-on-package are manufactured at one time, and then a strip substrate having a plurality of semiconductor package regions is used to produce a single package through a soaking process. In the case where defective products exist among the individual substrates constituting the strip substrate, there is a problem that the final package on-package product including the defective substrate is defective.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출한 것으로서, 스트립 기판에 대한 불량 검사를 실시하여 불량품을 배제한 양품의 낱개 기판들을 선택하고, 양품의 낱개 기판들을 캐리어 위에 부착한 후, 양품의 낱개 기판에 대한 칩 부착 공정과, 몰딩 공정과, 백그라인딩 공정과, 인터포저 형성 공정 등을 포함하는 일련의 패키지 온 패키지 제조 공정을 진행함으로써, 패키지 온 패키지의 불량을 완전하게 방지할 수 있도록 한 새로운 방식의 패키지 온 패키지를 제공하는데 그 목적이 있다.
DISCLOSURE Technical Problem The present invention has been conceived to solve the above-mentioned problems of the prior art, and it is an object of the present invention to provide a strip substrate inspection apparatus and a strip substrate inspection apparatus, A series of package-on-package manufacturing processes including a chip attaching process for a single substrate, a molding process, a backgrinding process, an interposer forming process, and the like are performed to completely prevent defects in the package- The goal is to provide a new package on package.

상기한 목적을 달성하기 위한 본 발명은: 양품의 낱개 기판; 양품의 낱개 기판들을 일정 간격의 캐리어에 부착한 상태에서, 각 낱개 기판 위에 도전성 범프를 매개로 전기적 신호 교환 가능하게 부착되는 반도체 칩; 상기 반도체 칩의 사방 주변에 해당하는 각 낱개 기판의 테두리 영역에 부착되는 적층용 단자; 상기 각 낱개 기판을 비롯하여 반도체 칩 및 적층용 단자들을 봉지시키기 위하여, 캐리어의 상면에 걸쳐 몰딩되는 몰딩 컴파운드 수지; 상기 적층용 단자의 상면이 노출될 때까지 몰딩 컴파운드 수지의 상면이 그라인딩된 후, 적층용 단자와 도전 가능하게 연결되는 인터포저; 및 상기 캐리어를 제거한 후, 각 낱개 기판의 볼랜드에 부착되는 입출력단자; 를 포함하여 구성된 것을 특징으로 하는 패키지 온 패키지를 제공한다.According to an aspect of the present invention, there is provided a semiconductor device comprising: a single substrate; A semiconductor chip mounted on each of the single substrates in such a manner that electrical signals can be interchanged via conductive bumps in a state in which individual substrates of good ones are attached to carriers at regular intervals; A stacking terminal attached to an edge region of each of the plurality of substrates corresponding to the periphery of the semiconductor chip; A molding compound resin molded over the top surface of the carrier to seal the semiconductor chip and the terminals for lamination, including the individual substrates; An interposer electrically connected to the stacking terminal after the top surface of the molding compound resin is ground until the top surface of the stacking terminal is exposed; And an input / output terminal attached to a borland of each of the individual substrates after removing the carrier; And a package-on-package.

본 발명의 바람직한 구현예로서, 상기 양품의 낱개 기판은 하나의 반도체 패키징을 위한 다수의 낱개 기판을 포함하는 스트립 기판에 대한 불량 검사를 실시하여, 양품만을 소잉한 것임을 특징으로 한다.In a preferred embodiment of the present invention, the single substrate of the good product is subjected to a defect inspection on a strip substrate including a plurality of single substrates for one semiconductor packaging, and only good products are sown.

본 발명의 바람직한 구현예로서, 상기 인터포저는: 인터포저용 인쇄회로기판(PCB)을 적층용 단자와 도전 가능하게 연결시키며 몰딩 컴파운드 수지의 상면 위에 적층하여 된 것임을 특징으로 한다.According to a preferred embodiment of the present invention, the interposer is characterized in that: a printed circuit board (PCB) for an interposer is electrically connected to a terminal for lamination and laminated on the upper surface of the molding compound resin.

또는, 상기 인터포저는: 범핑 공정을 이용하여 적층용 단자와 도전 가능하게 연결되는 재배선을 몰딩 컴파운드 수지의 상면 원하는 위치로 연장 배열한 것임을 특징으로 한다.Alternatively, the interposer is characterized in that: a rewiring line conductively connected to the terminal for laminating using a bumping process is extended and arranged at a desired position on the upper surface of the molding compound resin.

바람직하게는, 상기 캐리어는 재사용 가능한 글래스 또는 실리콘 재질을 이용하여 일정한 두께로 만들어진 것임을 특징으로 한다.Preferably, the carrier is made of a reusable glass or silicon material and has a predetermined thickness.

또한, 상기 적층용 단자는 솔더볼 또는 구리 스터드 범프로 채택된 것임을 특징으로 한다.
The lamination terminal may be a solder ball or a copper stud bump.

상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.Through the above-mentioned means for solving the problems, the present invention provides the following effects.

첫째, 스트립 기판에 대한 불량 검사를 실시하여 불량품을 배제한 양품의 낱개 기판들을 선택하고, 양품의 낱개 기판만을 패키지 온 패키지 제조에 사용함으로써, 패키지 온 패키지의 불량을 완전하게 방지할 수 있다.First, defective inspection of the strip substrate is performed to select individual substrates of good products excluding defective products, and only a single substrate of a good product is used in package-on-package manufacture, thereby preventing defects of the package-on package completely.

둘째, 낱개 기판을 지지하는 수단으로서, 일정 두께의 캐리어를 이용함에 따라, 마치 스트립 기판과 같이 다수의 패키지를 한꺼번에 제조할 수 있으므로, 생산수율을 유지시킬 수 있다.Secondly, as a means for supporting a single substrate, by using a carrier having a certain thickness, it is possible to manufacture a plurality of packages at once like a strip substrate, thereby maintaining the production yield.

셋째, 일정 두께의 캐리어가 각 낱개 기판을 지지하는 동시에 견고하게 잡아주고 있기 때문에, 칩 부착 및 몰딩 공정 등 일련의 패키지 온 패키지 제조 공정 중 발생할 수 있는 기판의 워피지 현상을 방지할 수 있다.
Thirdly, carriers of a certain thickness support and securely hold each individual substrate, thereby preventing warpage of the substrate that may occur during a series of package-on-package manufacturing processes such as chip attaching and molding processes.

도 1은 본 발명에 따른 패키지 온 패키지 제조 방법을 나타낸 단면도,
도 2 및 도 3은 본 발명에 따른 패키지 온 패키지 제조 방법에 의하여 제조된 패키지 온 패키지의 예를 나타낸 단면도,
도 4 및 도 5는 각각 종래의 팬-인 타입 패키지 온 패키지의 제조 공정을 나타낸 단면도 및 제조 완료된 패키지 온 패키지를 나타낸 단면도.1 is a cross-sectional view illustrating a method of manufacturing a package-on-package according to the present invention,
FIGS. 2 and 3 are cross-sectional views illustrating an example of a package-on-package manufactured by the method of manufacturing a package-on-
FIGS. 4 and 5 are cross-sectional views showing a manufacturing process of a conventional fan-in type package-on-package and a cross-sectional view of a manufactured package-on-package, respectively.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 설명에 사용되는 용어 중, 낱개 기판은 다수의 반도체 패키지 제조 영역이 가로 및 세로방향을 따라 등간격으로 형성된 스트립 형태의 인쇄회로기판, 즉 하나의 반도체 패키지 제조 영역을 이루는 낱개 기판이 가로 및 세로방향을 따라 등간격으로 형성된 스트립 형태의 인쇄회로기판으로부터 낱개 단위로 소잉된 상태의 기판을 의미함을 밝혀둔다.The term " single substrate " used in the description of the present invention is a printed circuit board in the form of a strip in which a plurality of semiconductor package manufacturing regions are formed at regular intervals along the lateral and longitudinal directions, that is, And a strip-shaped printed circuit board formed at regular intervals along the longitudinal direction. The term " substrate "

첨부한 도 1은 본 발명의 바람직한 실시예에 따른 패키지 온 패키지 제조 방법을 나타낸 단면도이다.FIG. 1 is a cross-sectional view illustrating a method of manufacturing a package-on-package according to a preferred embodiment of the present invention.

먼저, 상기 스트립 기판에 대한 불량 검사를 실시한다.First, the strip substrate is inspected for defects.

예를 들어, 통상의 비전 시스템과 같이 테스트 장비를 이용하여 스트립 기판의 회로 설계 영역 등을 테스트하여, 스트립 기판을 구성하는 각 낱개 기판에 대한 양품 또는 불량품을 판정할 수 있다.For example, a test device such as a conventional vision system can be used to test a circuit design region of a strip substrate, etc. to determine good or defective products for each individual substrate constituting the strip substrate.

이렇게 하나의 반도체 패키징을 위한 다수의 낱개 기판을 포함하는 스트립 기판에 대한 불량 검사를 실시한 후, 각 낱개 기판 단위로 소잉하여 양품의 낱개 기판(120)만을 패키지 온 패키지 제조 공정에 제공한다.After inspecting the strip substrate including a plurality of individual substrates for one semiconductor package, the single substrate 120 is sown into each single substrate, and only the good substrate 120 is provided to the package-on-package manufacturing process.

이어서, 본 발명의 패키지 온 패키지 제조 공정을 위한 지지부재로서, 일정 면적의 캐리어(130)를 구비한다.Next, as a support member for the package-on-package manufacturing process of the present invention, a carrier 130 having a predetermined area is provided.

상기 캐리어(130)는 글래스 또는 실리콘 재질을 이용하여 일정한 두께로 만들어진 구조로 구비하여, 후술하는 바와 같이 패키지 온 패키지 제조후 별도의 분리 공정을 통하여 재사용을 도모할 수 있도록 한다.The carrier 130 may be made of a glass or a silicon material to have a predetermined thickness, so that the carrier 130 can be reused through a separate separation process after manufacturing the package-on-package as described later.

이렇게 구비된 캐리어(130) 위에 양면 접착테이프와 같은 접착수단을 부착한 다음, 그 위에 양품의 낱개 기판(120)들을 일정 간격으로 부착시킨다.Adhesive means such as a double-sided adhesive tape is attached to the carrier 130 thus mounted, and individual substrates 120 of good products are attached thereon at regular intervals.

다음으로, 상기 각 낱개 기판(120) 위에 양품으로 판정된 반도체 칩(104)을 도전성 범프(106)를 매개로 전기적 신호 교환 가능하게 부착한다.Next, the semiconductor chip 104, which is determined to be good, is affixed to each of the individual substrates 120 through the conductive bumps 106 so as to be electrically exchangeable.

보다 상세하게는, 상기 반도체 칩(104)의 본딩패드에 도전성 범프(106)를 통상의 도금 공정 등을 이용하여 일체로 연결한 후, 이 도전성 범프(106)를 각 낱개 기판(120)의 중앙영역에 노출된 전도성 패턴에 융착시킴으로써, 각 낱개 기판(120) 위에 양품으로 판정된 반도체 칩(104)이 도전 가능하게 부착되는 상태가 된다.More specifically, after the conductive bumps 106 are integrally connected to the bonding pads of the semiconductor chip 104 using a conventional plating process or the like, the conductive bumps 106 are connected to the center of each of the individual substrates 120 The semiconductor chip 104 determined to be good is placed on the respective individual substrates 120 in a state in which the semiconductor chips 104 are electroconductively attached.

이때, 상기 반도체 칩(104)은 통상의 비전 시스템 등과 같은 테스트 장비를 이용하여 웨이퍼 상태의 각 반도체 칩의 집적 회로 영역 등이 제대로 동작하는지를 테스트한 후, 양품으로 판정된 것만을 채택한 것이다. At this time, the semiconductor chip 104 tests whether the integrated circuit area or the like of each semiconductor chip in a wafer state operates properly using a test equipment such as a normal vision system, and then adopts only those determined to be good products.

다음으로, 상기 반도체 칩(104)의 사방 주변에 해당하는 각 낱개 기판(120)의 테두리 영역에 노출된 전도성 패턴에 상부 반도체 패키지 또는 인터포저를 도전 가능하게 적층할 수 있도록 한 적층용 단자(122)가 부착되며, 이 적층용 단자(122)는 솔더볼 또는 구리 스터드 범프 등이 사용될 수 있다.Next, a stacking terminal 122 (hereinafter, referred to as " stacked semiconductor package ") capable of electrically stacking an upper semiconductor package or an interposer on a conductive pattern exposed in an edge region of each of the single substrate 120 corresponding to the periphery of the semiconductor chip 104 And a solder ball or a copper stud bump or the like may be used for the lamination terminal 122. [

바람직하게는, 각 낱개 기판(120)에 부착된 적층용 단자(122)는 반도체 칩(104)의 상면과 동일하거나 더 높은 높이의 것을 사용하며, 그 이유는 후술하는 바와 같이 그라인딩 공정시 상부 반도체 패키지 또는 인터포저 적층 연결을 위한 적층용 단자(122)의 상면만이 노출되도록 하거나, 또는 반도체 칩의 열방출을 위하여 반도체 칩(104)의 상면도 노출시킬 수 있도록 함에 있다.Preferably, the lamination terminals 122 attached to the respective single substrates 120 use the same or higher height as the upper surface of the semiconductor chip 104, because, as described later, in the grinding process, Only the upper surface of the stacking terminal 122 for package or interposer laminate connection is exposed or the upper surface of the semiconductor chip 104 is also exposed for heat dissipation of the semiconductor chip.

이어서, 상기 캐리어(130)의 상면에 걸쳐 일정 두께의 몰딩 컴파운드 수지(110)를 오버 몰딩하는 단계를 진행하여, 상기 각 낱개 기판(120)을 비롯하여 그 위에 부착된 반도체 칩(104) 및 적층용 단자(122)들이 한꺼번에 몰딩 컴파운드 수지(110)에 의하여 봉지되는 상태가 되도록 한다.Then, the molding compound resin 110 having a predetermined thickness is over-molded on the upper surface of the carrier 130, so that the semiconductor chip 104 and the stacked semiconductor chips 104, So that the terminals 122 are sealed together by the molding compound resin 110 at a time.

연이어, 상기 적층용 단자(122)의 상면이 노출될 때까지 몰딩 컴파운드 수지(110)의 상면을 그라인딩하는 단계가 진행된다.Subsequently, a step of grinding the upper surface of the molding compound resin 110 is performed until the upper surface of the lamination terminal 122 is exposed.

이에, 상부 반도체 패키지 또는 인터포저 적층 연결을 위한 적층용 단자(122)의 상면만이 몰딩 컴파운드 수지(110)를 통하여 외부로 노출되거나, 또는 적층용 단자(122)의 상면 뿐만 아니라 반도체 칩(104)의 상면도 열방출을 위하여 외부로 노출되는 상태가 된다.Thus, only the upper surface of the stacking terminal 122 for the upper semiconductor package or the interposer stacking connection is exposed to the outside through the molding compound resin 110 or the upper surface of the semiconductor chip 104 Is also exposed to the outside for heat release.

이와 같이 몰딩 컴파운드 수지(110)의 상면을 그라인딩하는 단계를 진행함으로써, 캐리어(130) 위에 일단 하부 반도체 패키지(100)가 완성되는 상태가 된다.By performing the step of grinding the upper surface of the molding compound resin 110 as described above, the lower semiconductor package 100 is completed on the carrier 130.

다음으로, 상기 몰딩 컴파운드 수지(110)의 상면 위에 적층용 단자(122)와 도전 가능하게 연결되는 인터포저(200)를 형성하는 단계가 진행된다.Next, an interposer 200 is formed on the upper surface of the molding compound resin 110 so as to be electrically connected to the lamination terminal 122.

상기 인터포저(200)를 형성하는 단계의 일 실시예는 인터포저용 인쇄회로기판(PCB)을 적층용 단자(122)와 도전 가능하게 연결시키며 몰딩 컴파운드 수지(110)의 상면 위에 적층하여 이루어진다.One embodiment of the step of forming the interposer 200 comprises electrically connecting a printed circuit board (PCB) for an interposer to a terminal 122 for lamination and stacking it on the upper surface of the molding compound resin 110.

예를 들어, 인터포저용 인쇄회로기판의 저면에 노출된 볼랜드와 적층용 단자(122)를 도전 가능하게 융착시킴으로써, 인터포저용 인쇄회로기판(PCB)이 몰딩 컴파운드 수지(110)의 상면 위에 적층되는 상태가 되고, 이렇게 적층된 인터포저용 인쇄회로기판의 상면에 상부 반도체 패키지가 전기적 신호 교환 가능하게 적층될 수 있다.For example, the printed circuit board (PCB) for the interposer is laminated on the upper surface of the molding compound resin 110 by electrically connecting the boron and the lamination terminal 122 exposed on the bottom surface of the printed circuit board for the interposer, And the upper semiconductor package can be laminated on the upper surface of the printed circuit board for interposer stacked in such a manner that the upper semiconductor package can exchange electrical signals.

상기 인터포저(200)를 형성하는 단계의 다른 실시예는 적층용 단자(122)와 도전 가능하게 연결되는 재배선을 몰딩 컴파운드 수지(110)의 상면 원하는 위치로 연장 배열하여 이루어진다.Another embodiment of the step of forming the interposer 200 is performed by extending and arranging a rewiring line conductively connected to the lamination terminal 122 to a desired position on the upper surface of the molding compound resin 110.

예를 들어, 도 1에서 보듯이 제1패시베이션층(115)을 몰딩 컴파운드 수지(110)의 표면에 도포하는 과정과, 포토 레지스트 공정을 이용하여 제1패시베이션층(115)의 일부를 제거하는 동시에 적층용 단자(122)의 상면을 노출시키는 과정과, 적층용 단자(122)에서 안쪽방향으로 회로라인와 같은 재배선(116)을 도금하는 과정과, 볼패드 자리가 되는 재배선(116)의 끝단부를 제외하고 나머지 표면에 제2패시베이션층(117)을 형성하는 과정 등을 통하여 본 발명의 다른 실시예에 따른 인터포저(200) 형성 단계가 이루어진다.For example, as shown in FIG. 1, the first passivation layer 115 is coated on the surface of the molding compound resin 110, and a portion of the first passivation layer 115 is removed using a photoresist process A process of exposing an upper surface of the lamination terminal 122 and a process of plating a rewiring line 116 such as a circuit line inward from the lamination terminal 122, A step of forming the second passivation layer 117 on the remaining surface except for the part of the interposer 200 according to another embodiment of the present invention is performed.

다음으로, 상기 캐리어(130)를 각 낱개 기판(120)의 저면 및 몰딩 컴파운드 수지(110)의 저면으로부터 떼어내는 분리 단계를 진행한 후, 각 낱개 기판(120)의 저면에 노출된 볼랜드에 솔더볼(109)과 같은 입출력단자를 부착하는 단계가 진행된다.The carrier 130 is separated from the bottom surface of each of the single substrates 120 and the bottom surface of the molding compound resin 110 and then the solder balls 120 are exposed to the bottom surface of each of the single substrates 120. [ And the step of attaching the input / output terminal such as the step 109 is proceeded.

이어서, 상기 인터포저(200) 위에 상부 반도체 패키지(300)를 적층한 후, 각 낱개 기판(120) 사이의 소잉라인(124), 각 낱개 기판(120) 사이의 몰딩 컴파운드 수지 및 그 위의 인터포저에 형성된 소잉라인(124)을 따라 소잉하는 단계를 진행함으로써, 낱개 단위의 패키지 온 패키지가 완성된다.Next, after the upper semiconductor package 300 is stacked on the interposer 200, the molding compound resin between the sawing line 124 between each of the plurality of substrates 120, the resin between the respective substrates 120, The step of sowing along the sawing line 124 formed on the perforator is performed to complete the package-on-a-package.

첨부한 도 2 및 도 3은 상기한 본 발명의 패키지 온 패키지 제조 방법에 의하여 제조된 패키지 온 패키지의 다른 형태를 나타낸 단면도이다.FIG. 2 and FIG. 3 are cross-sectional views illustrating another embodiment of the package-on-package manufactured by the package-on-package manufacturing method of the present invention.

도 2에서 보듯이, 상기한 패키지 온 패키지를 제조하는 공정 중, 반도체 칩(104)의 사방 주변에 해당하는 각 낱개 기판(120)의 테두리 영역에 노출된 전도성 패턴에 적층용 단자(122)가 부착할 때, 이 적층용 단자(122)를 구리 스터드 범프로 부착할 수 있다.2, in the process of manufacturing the package-on-package, the lamination terminal 122 is formed on the conductive pattern exposed in the edge regions of the respective single substrates 120 corresponding to the four sides of the semiconductor chip 104 When attaching, the lamination terminal 122 can be attached with a copper stud bump.

도 3에서 보듯이, 상기한 패키지 온 패키지를 제조하는 공정 중, 인터포저 형성 공정을 진행하지 않고, 몰딩 컴파운드 수지(110)를 통하여 노출된 적층용 단자(122) 위에 상부 반도체 패키지(300)를 직접 도전 가능하게 적층 연결할 수 있다.3, the upper semiconductor package 300 is formed on the lamination terminal 122 exposed through the molding compound resin 110 without performing the interposer forming process in the process of manufacturing the package-on-package. It is possible to connect the layers directly to each other.

예를 들어, 일반적인 볼 그리드 어레이 반도체 패키지를 상부 반도체 패키지(300)로 채택한 경우, 상부 반도체 패키지(300)의 저면에 부착된 입출력단자(302)를 직접 적층용 단자(122) 위에 도전 가능하게 연결시킴으로써, 인터포저 없이 하부 반도체 패키지(100) 위에 상부 반도체 패키지(300)가 적층될 수 있다.For example, when a general ball grid array semiconductor package is employed as the upper semiconductor package 300, the input / output terminal 302 attached to the bottom surface of the upper semiconductor package 300 is directly connected to the stacking terminal 122 in a conductive manner The upper semiconductor package 300 can be stacked on the lower semiconductor package 100 without an interposer.

이상에서 설명한 바와 같이, 본 발명은 스트립 기판에 대한 불량 검사를 실시하여 불량품을 배제한 양품의 낱개 기판만을 스트립 기판으로부터 소잉하여 구비한 상태에서, 낱개 기판 및 칩 부착 공정 등을 위한 지지수단으로서 캐리어를 이용하여 일련의 패키지 온 패키지 제조 공정을 진행함으로써, 기존에 스트립 기판 단위로 패키지 온 패키지를 제조할 때 스트립 기판에 불량의 낱개 기판이 포함됨에 따라 패키지 온 패키지의 불량 현상이 발생되는 것을 완전하게 방지할 수 있다.
As described above, according to the present invention, in the state where only a single substrate of good products excluding defectives is inspected from a strip substrate by performing a defect inspection on a strip substrate, the carrier is used as a support means for a single substrate, , A series of package-on-package manufacturing processes are carried out. Thus, when a package-on-package is manufactured in a conventional strip substrate unit, a defective single substrate is included in the strip substrate, can do.

100 : 하부 반도체 패키지 102 : 기판
104 : 반도체 칩 106 : 도전성 범프
108 : 적층용 볼 109 : 솔더볼
110 : 몰딩 컴파운드 수지 112 : 관통 몰드 비아
114 : 소잉라인 115 : 제1패시베이션층
116 : 재배선 117 : 제2패시베이션층
120 : 양품의 낱개 기판 122 : 적층용 단자
124 : 소잉라인 130 : 캐리어
200 : 인터포저 202 : 도전성 패드
204 : 비아홀 206 : 볼랜드
208 : 접속용 볼 300 : 상부 반도체 패키지
302 : 입출력단자100: lower semiconductor package 102: substrate
104: semiconductor chip 106: conductive bump
108: Lamination ball 109: Solder ball
110: molding compound resin 112: through mold vias
114: sawing line 115: first passivation layer
116: rewiring line 117: second passivation layer
120: Single substrate of good article 122: Terminal for stacking
124: Sowing line 130: Carrier
200: interposer 202: conductive pad
204: via hole 206:
208: connection ball 300: upper semiconductor package
302: I / O terminal

Claims (6)

양품의 낱개 기판(120);
양품의 낱개 기판(120)들을 일정 간격의 캐리어(130)에 부착한 상태에서, 각 낱개 기판(120) 위에 도전성 범프(106)를 매개로 전기적 신호 교환 가능하게 부착되는 반도체 칩(104);
상기 반도체 칩(104)의 사방 주변에 해당하는 각 낱개 기판(120)의 테두리 영역에 부착되는 적층용 단자(122);
상기 각 낱개 기판(120)을 비롯하여 반도체 칩(104) 및 적층용 단자(122)들을 봉지시키기 위하여, 캐리어(130)의 상면에 걸쳐 몰딩되는 몰딩 컴파운드 수지(110);
상기 적층용 단자(122)의 상면이 노출될 때까지 몰딩 컴파운드 수지(110)의 상면이 그라인딩된 후, 적층용 단자(122)와 도전 가능하게 연결되는 인터포저(200); 및
상기 캐리어(130)를 제거한 후, 각 낱개 기판(120)의 볼랜드에 부착되는 입출력단자;
를 포함하여 구성된 것을 특징으로 하는 패키지 온 패키지.
A single substrate 120 of a good product;
A semiconductor chip 104 mounted on each of the plurality of substrates 120 so as to be electrically exchangeable via the conductive bumps 106 in a state where the single boards 120 of good ones are attached to the carrier 130 at regular intervals;
A lamination terminal 122 attached to an edge region of each of the single substrates 120 corresponding to the periphery of the semiconductor chip 104;
A molding compound resin 110 molded over the top surface of the carrier 130 to seal the semiconductor chip 104 and the lamination terminals 122 including the respective individual substrates 120;
An interposer 200 electrically connected to the stacking terminal 122 after the upper surface of the molding compound resin 110 is ground until the upper surface of the stacking terminal 122 is exposed; And
An input / output terminal attached to a borland of each of the plurality of substrates 120 after the carrier 130 is removed;
And a package-on-package.
청구항 1에 있어서,
상기 양품의 낱개 기판(120)은 하나의 반도체 패키징을 위한 다수의 낱개 기판을 포함하는 스트립 기판에 대한 불량 검사를 실시하여, 양품만을 소잉한 것임을 특징으로 하는 패키지 온 패키지.
The method according to claim 1,
Wherein the single substrate (120) of the good product is subjected to a defect inspection on a strip substrate including a plurality of single substrates for one semiconductor packaging, and only good products are sown.
청구항 1에 있어서,
상기 인터포저(200)는:
인터포저용 인쇄회로기판(PCB)을 적층용 단자(122)와 도전 가능하게 연결시키며 몰딩 컴파운드 수지(110)의 상면 위에 적층하여 된 것임을 특징으로 하는 패키지 온 패키지.
The method according to claim 1,
The interposer 200 includes:
Wherein a printed circuit board (PCB) for interposer is electrically connected to the lamination terminal (122) and laminated on the upper surface of the molding compound resin (110).
청구항 1에 있어서,
상기 인터포저(200)는:
범핑 공정을 이용하여 적층용 단자(122)와 도전 가능하게 연결되는 재배선을 몰딩 컴파운드 수지(110)의 상면 원하는 위치로 연장 배열한 것임을 특징으로 하는 패키지 온 패키지.
The method according to claim 1,
The interposer 200 includes:
Wherein a re-wiring line conductively connected to the lamination terminal (122) is extended and arranged at a desired position on the upper surface of the molding compound resin (110) using a bumping process.
청구항 1에 있어서,
상기 캐리어(130)는 재사용 가능한 글래스 또는 실리콘 재질을 이용하여 일정한 두께로 만들어진 것임을 특징으로 하는 패키지 온 패키지.
The method according to claim 1,
Wherein the carrier (130) is made of a reusable glass or silicon material to a predetermined thickness.
청구항 1에 있어서,
상기 적층용 단자(122)는 솔더볼 또는 구리 스터드 범프로 채택된 것임을 특징으로 하는 패키지 온 패키지.The method according to claim 1,
Wherein the lamination terminal (122) is a solder ball or a copper stud bump.
KR1020150132173A 2015-09-18 2015-09-18 Package On Package KR101573314B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150132173A KR101573314B1 (en) 2015-09-18 2015-09-18 Package On Package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150132173A KR101573314B1 (en) 2015-09-18 2015-09-18 Package On Package

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140107512A Division KR101563909B1 (en) 2014-08-19 2014-08-19 Method for manufacturing Package On Package

Publications (1)

Publication Number Publication Date
KR101573314B1 true KR101573314B1 (en) 2015-12-02

Family

ID=54883497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150132173A KR101573314B1 (en) 2015-09-18 2015-09-18 Package On Package

Country Status (1)

Country Link
KR (1) KR101573314B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101753519B1 (en) * 2016-03-09 2017-07-04 앰코 테크놀로지 코리아 주식회사 Manufacturing Method of Semiconductor Device and Semiconductor Device Thereof
KR101824727B1 (en) * 2017-06-26 2018-03-15 앰코테크놀로지코리아(주) Manufacturing Method of Semiconductor Device and Semiconductor Device Thereof
KR20180122815A (en) * 2017-05-04 2018-11-14 삼성전기주식회사 Method of manufacturing semiconductor package and appraratus for the same
US11742294B2 (en) 2020-09-22 2023-08-29 Samsung Electronics Co., Ltd. Interposers and semiconductor packages including the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101356408B1 (en) 2012-01-31 2014-01-27 브로드콤 코포레이션 Semiconductor package with improved testability

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101356408B1 (en) 2012-01-31 2014-01-27 브로드콤 코포레이션 Semiconductor package with improved testability

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101753519B1 (en) * 2016-03-09 2017-07-04 앰코 테크놀로지 코리아 주식회사 Manufacturing Method of Semiconductor Device and Semiconductor Device Thereof
KR20180122815A (en) * 2017-05-04 2018-11-14 삼성전기주식회사 Method of manufacturing semiconductor package and appraratus for the same
KR102034307B1 (en) * 2017-05-04 2019-10-18 삼성전자주식회사 Method of manufacturing semiconductor package and appraratus for the same
KR101824727B1 (en) * 2017-06-26 2018-03-15 앰코테크놀로지코리아(주) Manufacturing Method of Semiconductor Device and Semiconductor Device Thereof
US11742294B2 (en) 2020-09-22 2023-08-29 Samsung Electronics Co., Ltd. Interposers and semiconductor packages including the same

Similar Documents

Publication Publication Date Title
KR101563909B1 (en) Method for manufacturing Package On Package
US9583461B2 (en) Probing chips during package formation
TWI512857B (en) Integrated circuit packaging system with patterned substrate and method of manufacture thereof
US20180040550A1 (en) Method of fabricating electronic package
US20230260920A1 (en) Chip package and manufacturing method thereof
US20120241955A1 (en) Chip scale package assembly in reconstitution panel process format
US9806059B1 (en) Multi-stack package-on-package structures
US9640414B2 (en) Method of manufacturing semiconductor device
KR101573314B1 (en) Package On Package
KR20110105159A (en) Stacked semiconductor package and method for forming the same
US20140084484A1 (en) Semiconductor package and fabrication method thereof
KR20110107989A (en) Method for forming stacked semiconductor package
KR101803605B1 (en) Packaged semiconductor devices and packaging methods thereof
US20230395563A1 (en) Multiple non-active dies in a multi-die package
KR101538680B1 (en) Package on package and method for manufacturing the same
US20240038649A1 (en) Semiconductor device package and methods of formation
CN116864456A (en) Multi-die package and method of manufacturing the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 5