KR101564344B1 - 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 - Google Patents
복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 Download PDFInfo
- Publication number
- KR101564344B1 KR101564344B1 KR1020150065477A KR20150065477A KR101564344B1 KR 101564344 B1 KR101564344 B1 KR 101564344B1 KR 1020150065477 A KR1020150065477 A KR 1020150065477A KR 20150065477 A KR20150065477 A KR 20150065477A KR 101564344 B1 KR101564344 B1 KR 101564344B1
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- emitting cells
- substrate
- layer
- semiconductor layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Abstract
복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법이 개시된다. 이 방법은 상부 표면이 r면, a면 또는 m면을 갖는 사파이어 또는 실리콘탄화물의 제1 기판을 준비하는 것을 포함한다. 상기 제1 기판은 그 상부 표면상에 스트라이프 형상의 성장 방지 패턴을 갖고, 또한 상기 성장 방지 패턴 사이에 측벽이 c면인 리세스 영역을 갖는다. 상기 리세스 영역을 갖는 기판상에 질화물 반도체층들이 성장되고, 상기 질화물 반도체층들을 패터닝하여 서로 분리된 발광셀들이 형성된다. 이에 따라, 우수한 결정 품질의 비극성 발광셀들을 갖는 발광소자가 제공된다.
Description
본 발명은 발광 소자 및 그것을 제조하는 방법에 관한 것으로, 더욱 상세하게는 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법에 관한 것이다.
질화갈륨 계열의 발광 다이오드는 표시소자 및 백라이트로 널리 이용되고 있다. 또한, 발광 다이오드는 기존의 전구 또는 형광등에 비해 소모 전력이 작고 수명이 길어, 백열전구 및 형광등을 대체하여 일반 조명 용도로 그 사용 영역을 넓히고 있다.
일반적으로, 질화갈륨 계열의 질화물 반도체는 사파이어 또는 실리콘탄화물과 같은 이종 기판상에 성장된다. 질화물 반도체는 주로 이러한 기판의 c면(0001) 상에 성장되어 압전 특성을 나타낸다. 압전 특성에 의해 다중양자우물 구조의 활성영역에서 강한 분극전계가 유발되고, 따라서 발광층의 두께를 증가시키는 것이 어려우며, 발광 재결합율이 감소되어 발광출력을 향상시키는데 한계가 있다.
최근, 이러한 분극전계 유발을 방지하기 위해 c면 사파이어 기판상에 성장된 질화갈륨 결정을 떼어내어 c면 이외의 결정면, 예컨대 a면(11-20) 또는 m면(1-100)을 갖는 질화갈륨 기판으로 가공하고, 이를 질화물 반도체의 성장기판으로 사용하거나, m면 실리콘탄화물기판을 성장기판으로 사용하여 a면 질화물 반도체를 성장시키는 기술이 연구되고 있다. a면 또는 m면으로 성장된 질화물 반도체는 비극성(non-polar) 또는 반극성(semi-polar) 특성을 가지며, 따라서 분극전계를 나타내는 극성 발광 다이오드에 비해 광출력이 향상될 것으로 기대된다.
그러나 사파이어 기판상에 성장된 질화갈륨 기판을 이용하여 질화물 반도체를 성장시키는 것은 비용이 많이 들고, 더욱이 c면 질화물 반도체에 비해 우수한 결정성을 갖는 질화물 반도체를 얻는 것이 쉽지 않다. 특히, 대전류를 사용하는 고출력 발광 다이오드의 경우, c면 질화물 반도체에 비해 비극성 또는 반극성 발광다이오드의 출력이 상대적으로 낮은 발광출력을 나타내고 있다.
한편, 발광 다이오드는, 일반적으로, 순방향 전류에 의해 광을 방출하며, 직류전류의 공급을 필요로 한다. 순반향 전류하에서 동작하는 발광 다이오드의 특성을 고려하여 복수개의 발광셀들을 역병렬로 연결하거나 또는 브리지 정류기를 이용하여 교류 전원하에서 복수개의 발광셀들을 동작시키는 기술이 시도되어 왔으며, 제품화되고 있는 실정이다. 또한, 단일 기판상에 복수개의 발광셀들을 형성하고 이들을 직렬 및 병렬 연결함으로써 고전압 직류 전원하에서 고출력 및 고효율의 광을 출력할 수 있는 발광 다이오드가 개발되고 있다. 이러한 발광 다이오드들은 단일 기판상에 복수개의 발광셀들을 형성하고 이들 발광셀들을 배선을 통해 연결함으로써 교류 또는 직류 전원하에서 고출력 및 고효율의 광을 방출할 수 있다.
복수개의 발광셀들을 이용하여 고전압의 교류 또는 직류 전원에 연결하여 사용할 수 있는 발광 다이오드는, 예컨대 국제공개번호 WO 2004/023568(Al)호에 "발광 성분들을 갖는 발광소자"(LIGHT-EMITTING DEVICE HAVING LIGHT-EMITTING ELEMENTS)라는 제목으로 사카이 등(SAKAI et. al.)에 의해 개시된 바 있다.
상기 WO 2004/023568(Al)호에 따르면, LED들이 사파이어 기판과 같은 절연성 기판상에 2차원적으로 연결된 LED 어레이들이 형성된다. 이러한 LED 어레이들에 의해 고전압 직류 전원에 의해 구동되는 발광 다이오드가 제공될 수 있으며, 또한 상기 LED 어레이들이 역병렬로 연결되어, 교류 전원에 의해 구동될 수 있는 단일칩 발광소자가 제공될 수 있다.
그러나 상기 발광 소자는 성장 기판으로 사용된 기판, 예컨대 사파이어 기판상에 발광셀들을 형성하므로, 발광셀들의 구조에 제한이 따르며, 광추출 효율을 향상시키는데 한계가 있다. 이러한 문제점을 해결하기 위해 기판 분리 공정을 적용하여 AC-LED를 제조하는 방법이 "열전도성 기판을 갖는 발광 다이오드 및 그것을 제조하는 방법"이라는 명칭으로 한국 등록 공보 제10-0599012호에 개시된 바 있다.
상기 종래 기술에 따르면, 기판을 다양하게 선택할 수 있어 발광 다이오드의 열방출 성능을 개선할 수 있으며, N형 반도체층의 표면을 처리하여 광추출 효율을 향상시킬 수 있다. 또한, 발광셀들에서 기판 측으로 진행하는 광을 반사금속층을 이용하여 반사시키기 때문에 발광 효율을 더욱 개선할 수 있다.
그러나 상기 종래 기술은 상기 반도체층들 및 금속층들을 패터닝하는 동안, 금속 물질의 식각 부산물이 발광셀의 측벽에 달라붙어 N형 반도체층과 P형 반도체층 사이에 전기적 단락을 유발할 수 있다. 또한, 상기 반도체층들을 식각하는 동안 노출되는 금속층의 표면이 플라즈마에 의해 손상되기 쉽다. 금속층이 Ag 또는 Al과 같은 반사 금속층을 포함할 경우 이러한 식각 손상은 더욱 악화된다. 플라즈마에 의한 금속층 표면의 손상은 그 위에 형성되는 배선들 또는 전극 패드들의 접착력을 떨어뜨려 소자 불량을 초래한다.
더욱이, 발광셀들 사이의 공간에 노출된 반사 금속층은 식각 손상이 발생되고, 외부에 노출됨에 따라 산화되기 쉽다. 특히 노출된 반사 금속층의 산화는 노출된 부분에 한정되지 않고, 발광셀들 아래의 영역으로 진행되어 반사 금속층의 반사율을 떨어뜨린다.
일반적으로, 질화갈륨 계열의 질화물 반도체는 사파이어 또는 실리콘탄화물과 같은 이종 기판상에 성장된다. 질화물 반도체는 주로 이러한 기판의 c면(0001) 상에 성장되어 압전 특성을 나타낸다. 압전 특성에 의해 다중양자우물 구조의 활성영역에서 강한 분극전계가 유발되고, 따라서 발광층의 두께를 증가시키는 것이 어려우며, 발광 재결합율이 감소되어 발광출력을 향상시키는데 한계가 있다.
최근, 이러한 분극전계 유발을 방지하기 위해 c면 사파이어 기판상에 성장된 질화갈륨 결정을 떼어내어 c면 이외의 결정면, 예컨대 a면(11-20) 또는 m면(1-100)을 갖는 질화갈륨 기판으로 가공하고, 이를 질화물 반도체의 성장기판으로 사용하거나, m면 실리콘탄화물기판을 성장기판으로 사용하여 a면 질화물 반도체를 성장시키는 기술이 연구되고 있다. a면 또는 m면으로 성장된 질화물 반도체는 비극성(non-polar) 또는 반극성(semi-polar) 특성을 가지며, 따라서 분극전계를 나타내는 극성 발광 다이오드에 비해 광출력이 향상될 것으로 기대된다.
그러나 사파이어 기판상에 성장된 질화갈륨 기판을 이용하여 질화물 반도체를 성장시키는 것은 비용이 많이 들고, 더욱이 c면 질화물 반도체에 비해 우수한 결정성을 갖는 질화물 반도체를 얻는 것이 쉽지 않다. 특히, 대전류를 사용하는 고출력 발광 다이오드의 경우, c면 질화물 반도체에 비해 비극성 또는 반극성 발광다이오드의 출력이 상대적으로 낮은 발광출력을 나타내고 있다.
한편, 발광 다이오드는, 일반적으로, 순방향 전류에 의해 광을 방출하며, 직류전류의 공급을 필요로 한다. 순반향 전류하에서 동작하는 발광 다이오드의 특성을 고려하여 복수개의 발광셀들을 역병렬로 연결하거나 또는 브리지 정류기를 이용하여 교류 전원하에서 복수개의 발광셀들을 동작시키는 기술이 시도되어 왔으며, 제품화되고 있는 실정이다. 또한, 단일 기판상에 복수개의 발광셀들을 형성하고 이들을 직렬 및 병렬 연결함으로써 고전압 직류 전원하에서 고출력 및 고효율의 광을 출력할 수 있는 발광 다이오드가 개발되고 있다. 이러한 발광 다이오드들은 단일 기판상에 복수개의 발광셀들을 형성하고 이들 발광셀들을 배선을 통해 연결함으로써 교류 또는 직류 전원하에서 고출력 및 고효율의 광을 방출할 수 있다.
복수개의 발광셀들을 이용하여 고전압의 교류 또는 직류 전원에 연결하여 사용할 수 있는 발광 다이오드는, 예컨대 국제공개번호 WO 2004/023568(Al)호에 "발광 성분들을 갖는 발광소자"(LIGHT-EMITTING DEVICE HAVING LIGHT-EMITTING ELEMENTS)라는 제목으로 사카이 등(SAKAI et. al.)에 의해 개시된 바 있다.
상기 WO 2004/023568(Al)호에 따르면, LED들이 사파이어 기판과 같은 절연성 기판상에 2차원적으로 연결된 LED 어레이들이 형성된다. 이러한 LED 어레이들에 의해 고전압 직류 전원에 의해 구동되는 발광 다이오드가 제공될 수 있으며, 또한 상기 LED 어레이들이 역병렬로 연결되어, 교류 전원에 의해 구동될 수 있는 단일칩 발광소자가 제공될 수 있다.
그러나 상기 발광 소자는 성장 기판으로 사용된 기판, 예컨대 사파이어 기판상에 발광셀들을 형성하므로, 발광셀들의 구조에 제한이 따르며, 광추출 효율을 향상시키는데 한계가 있다. 이러한 문제점을 해결하기 위해 기판 분리 공정을 적용하여 AC-LED를 제조하는 방법이 "열전도성 기판을 갖는 발광 다이오드 및 그것을 제조하는 방법"이라는 명칭으로 한국 등록 공보 제10-0599012호에 개시된 바 있다.
상기 종래 기술에 따르면, 기판을 다양하게 선택할 수 있어 발광 다이오드의 열방출 성능을 개선할 수 있으며, N형 반도체층의 표면을 처리하여 광추출 효율을 향상시킬 수 있다. 또한, 발광셀들에서 기판 측으로 진행하는 광을 반사금속층을 이용하여 반사시키기 때문에 발광 효율을 더욱 개선할 수 있다.
그러나 상기 종래 기술은 상기 반도체층들 및 금속층들을 패터닝하는 동안, 금속 물질의 식각 부산물이 발광셀의 측벽에 달라붙어 N형 반도체층과 P형 반도체층 사이에 전기적 단락을 유발할 수 있다. 또한, 상기 반도체층들을 식각하는 동안 노출되는 금속층의 표면이 플라즈마에 의해 손상되기 쉽다. 금속층이 Ag 또는 Al과 같은 반사 금속층을 포함할 경우 이러한 식각 손상은 더욱 악화된다. 플라즈마에 의한 금속층 표면의 손상은 그 위에 형성되는 배선들 또는 전극 패드들의 접착력을 떨어뜨려 소자 불량을 초래한다.
더욱이, 발광셀들 사이의 공간에 노출된 반사 금속층은 식각 손상이 발생되고, 외부에 노출됨에 따라 산화되기 쉽다. 특히 노출된 반사 금속층의 산화는 노출된 부분에 한정되지 않고, 발광셀들 아래의 영역으로 진행되어 반사 금속층의 반사율을 떨어뜨린다.
본 발명이 해결하고자 하는 과제는, 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그 제조방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 우수한 결정성을 갖고, 제조비용을 절약할 수 있는 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그 제조방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 금속 식각 부산물에 의한 발광셀 내 전기적 단락을 방지할 수 있는 발광 소자 및 그 제조방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 반사 금속층이 식각 또는 산화에 의해 변형되는 것을 방지할 수 있는 발광 소자 및 그 제조방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는 우수한 결정성을 갖고, 제조비용을 절약할 수 있는 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그 제조방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 금속 식각 부산물에 의한 발광셀 내 전기적 단락을 방지할 수 있는 발광 소자 및 그 제조방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 반사 금속층이 식각 또는 산화에 의해 변형되는 것을 방지할 수 있는 발광 소자 및 그 제조방법을 제공하는 것이다.
상기 기술적 과제들을 해결하기 위해 본 발명은 복수개의 비극성 발광셀들을 갖는 발광소자 및 그 제조방법을 제공한다.
본 발명에 따른 복수개의 비극성 발광셀들을 갖는 발광소자 제조방법은 질화물 반도체층이 사파이어 기판 또는 실리콘탄화물 기판의 c면 상에서 우선 성장하는 것을 이용한다.
구체적으로, 본 발명의 일 태양에 따른 발광 소자 제조방법은,
상부 표면이 r면, a면 또는 m면을 갖는 사파이어 또는 실리콘탄화물의 제1 기판을 준비하되, 상기 제1 기판은 그 상부 표면상에 상기 제1 기판을 노출시키는 개구부를 갖는 스트라이프 형상의 성장 방지 패턴 및 상기 성장 방지 패턴의 개구부 아래에 형성되고 측벽이 c면인 리세스 영역을 갖고; 상기 리세스 영역을 갖는 기판상에 질화물 반도체층들을 성장시키되, 상기 질화물 반도체층들은 상기 리세스 영역의 측벽에서 우선 성장되어 상기 리세스 영역을 채움과 아울러 상기 성장 방지 패턴을 덮고; 상기 질화물 반도체층들을 패터닝하여 서로 분리된 발광셀들을 형성하는 것을 포함한다. 특히, 적어도 상기 측벽들 사이의 중간 영역 및 상기 성장 방지 패턴의 중간 영역을 따라서 상기 질화물 반도체층이 제거된다.
여기서, "비극성" 발광셀은 압전전계에 의한 분극전계가 유발되지 않는 질화물 반도체로 형성된 발광셀을 의미하지만, 특별히 언급하지 않는 한, "반극성" 질화물 반도체로 형성된 발광셀을 포함한다. "비극성 질화물 반도체"도 반극성 질화물 반도체를 포함하는 것으로 사용된다.
상기 방법에 따르면, 상기 리세스 영역의 측벽들에서 질화물 반도체가 우선 성장되어 제1 기판의 측면으로 성장되고, 측벽들에서 성장되기 시작한 질화물 반도체가 상기 측벽들 사이의 중간 영역 및 성장 방지 패턴의 중간 영역에서 만나게 된다. 따라서, 이들 중간영역들 상에서 전위들(dislocation)과 같은 결정결함들이 생성되는데, 이들 전위들이 상기 질화물 반도체층들을 패터닝하는 동안 제거된다.
따라서, 결정성이 우수한 복수개의 비극성 발광셀들을 얻을 수 있으며, 이들 발광셀들을 이용하여 다양한 발광소자를 제공할 수 있다.
한편, 상기 질화물 반도체층들은 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함한다. 더욱이, 상기 활성층은 다중양자우물구조를 가질 수 있다.
몇몇 실시예들에 있어서, 상기 분리된 발광셀들 상에 투명전극층들이 형성될 수 있다. 상기 투명전극층들은 서로 전기적으로 연결될 수 있다. 또한, 상기 기판은 도전성 실리콘탄화물일 수 있으며, 이에 따라, 상기 발광셀들을 병렬로 연결한 발광소자가 제공된다.
또 다른 실시예들에 있어서, 상기 분리된 발광셀들 상에 반사 금속층이 형성될 수 있다. 상기 반사 금속층이 형성된 발광셀들을 제2 기판상에 범퍼들을 통해 본딩할 수 있다. 또한, 상기 기판은 도전성 실리콘탄화물일 수 있으며, 이에 따라, 상기 발광셀들을 제2 기판상에 플립 본딩한 발광소자가 제공된다.
한편, 상기 서로 분리된 발광셀들은 제1 도전형 반도체층, 상기 제1 도전형 반도체층의 일부 영역 상에 위치하는 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층을 포함할 수 있다. 이러한 발광셀들을 메사 식각 공정을 통해 얻어질 수 있다.
이에 더하여, 하나의 발광셀의 제1 도전형 반도체층과 그것에 이웃한 발광셀의 제2 도전형 반도체층을 전기적으로 연결하는 배선들이 형성될 수 있다. 상기 배선들에 의해 상기 비극성 발광셀들을 직렬, 병렬, 직병렬, 역병렬 등 다양하게 전기적으로 연결할 수 있다.
몇몇 실시예들에 있어서, 상기 배선들을 형성하기 전에, 상기 발광셀들 상에 투명전극층들이 형성될 수 있다. 또한, 상기 배선들을 형성하기 전에, 상기 발광셀들의 측면을 덮는 절연층이 형성될 수 있다.
한편, 상기 절연층을 형성하는 것은, 상기 발광셀들 사이의 공간을 채우되, 상기 제1 도전형 반도체층의 상부면 아래에 위치하는 제1 절연층을 형성하고; 상기 제1 절연층 상에서, 상기 발광셀들의 측면을 덮는 제2 절연층을 형성하는 것을 포함할 수 있다. 상기 발광셀들 사이의 공간을 제1 절연층으로 채움으로써 발광셀들 사이의 단차를 감소시킬 수 있으며, 연속되는 공정들을 쉽게 진행할 수 있다.
몇몇 실시예들에 있어서, 상기 배선들에 의해 서로 연결된 발광셀들을 제2 기판상에 본딩할 수 있다. 상기 발광셀들은 상기 제1 기판상에서 단일의 칩으로 분리된 후 상기 제2 기판상에 본딩될 수 있으며, 이에 따라 발광셀들이 플립본딩된 플립칩이 제공된다. 이와 달리, 상기 발광셀들은 상기 제1 기판상에서 단일의 칩으로 분리되기 전에 상기 제2 기판상에 본딩될 수 있으며, 그 후, 상기 제2 기판과 함께 단일의 칩으로 분리될 수 있다.
또한, 상기 본딩하는 것은 상기 배선들 및 상기 발광셀들을 덮는 층간 절연층을 형성하고; 상기 층간 절연층 상에 상기 제2 기판을 본딩하는 것을 포함할 수 있다. 상기 발광셀들에 전원을 공급하기 위한 패드들이 상기 층간 절연층을 통해 상기 제2 기판의 전극 패드에 전기적으로 연결될 수 있다.
나아가, 상기 제2 기판을 본딩 한 후, 상기 제1 기판을 제거하여 제1 도전형 반도체층을 노출시킬 수 있다. 이때, 상기 성장 방지 패턴도 함께 제거될 수 있으며, 제1 도전형 반도체층은 평탄화될 수 있다. 또한, 상기 노출된 제1 도전형 반도체층에 거칠어진 표면이 형성될 수 있다. 상기 제1 기판이 제거되고, 또한 거칠어진 표면이 형성됨에 따라 광추출 효율을 더욱 향상시킬 수 있다.
한편, 메사 식각에 의해 형성된 상기 발광셀들이 제2 기판 상에 범퍼들을 통해 본딩될 수 있다. 상기 범퍼들은 제1 도전형 반도체층 및 제2 도전형 반도체층에 전기적으로 연결될 수 있다. 또한, 상기 제2 기판은 전극 패턴들을 가질 수 있으며, 상기 발광셀들은 상기 전극 패턴들에 의해 전기적으로 연결될 수 있다. 예컨대, 상기 발광셀들은 상기 범퍼들 및 상기 전극 패턴들을 통해 서로 직렬 연결될 수 있다. 나아가, 상기 제1 기판을 제거하여 상기 제1 도전형 반도체층을 노출시킬 수 있으며, 상기 노출된 제1 도전형 반도체층에 거칠어진 표면이 형성될 수 있다.
본 발명의 다른 태양에 따른 복수개의 비극성 발광셀들을 갖는 발광소자 제조방법은, 상부 표면이 r면, a면 또는 m면을 갖는 사파이어 또는 실리콘탄화물의 제1 기판을 준비하되, 상기 제1 기판은 그 상부 표면상에 상기 제1 기판을 노출시키는 개구부를 갖는 스트라이프 형상의 성장 방지 패턴 및 상기 성장 방지 패턴의 개구부 아래에 위치하고 측벽이 c면인 리세스 영역을 갖고; 상기 리세스 영역을 갖는 기판 상에 질화물 반도체층들을 성장시키되, 상기 질화물 반도체층들은 상기 리세스 영역의 측벽에서 우선 성장되어 상기 리세스 영역을 채움과 아울러 상기 성장 방지 패턴을 덮고; 상기 질화물 반도체층들 상에 식각 방지층을 형성하되, 상기 식각 방지층은 제2 도전형 반도체층을 노출시키는 개구부들을 가지며 적어도 상기 측벽들 사이의 중간 영역 및 상기 성장 방지 패턴의 중간 영역 상의 상기 질화물 반도체층들을 덮고; 상기 식각 방지층의 개구부들을 채우고 상기 식각 방지층 상으로 연장된 연장부를 갖는 전극들을 형성하되, 상기 전극들은 서로 이격되고; 상기 전극들 상에 층간 절연층을 형성하고; 상기 층간 절연층 상에 제2 기판을 본딩하고; 상기 제1 기판 및 상기 성장 방지 패턴을 제거하여 상기 제1 도전형 반도체층을 노출시키고; 상기 식각 방지층이 노출되도록 상기 질화물 반도체층들을 패터닝하여 서로 이격된 복수개의 발광셀들을 형성하는 것을 포함한다.
이에 따르면, 성장기판으로 사용된 제1 기판을 제거한 후, 복수개의 발광셀들을 분리하는 공정이 제공되며, 특히 상기 식각 방지층에 의해 상기 발광셀들을 분리하는 동안 금속 식각 부산물의 발생을 억제할 수 있다.
한편, 상기 발광셀들을 덮되 상기 제1 도전형 반도체층의 상면의 적어도 일부를 노출시키는 측면 절연층을 형성함과 아울러 상기 식각 방지층을 패터닝하여 상기 전극들을 노출시키는 개구부들을 형성하고, 상기 제1 도전형 반도체층과 상기 노출된 전극들을 연결하는 배선들을 형성할 수 있다. 이에 따라, 상기 발광셀들을 배선들에 의해 직렬 연결하여 직렬 어레이를 제공할 수 있으며, 이러한 직렬 어레이를 이용하여 고전압 직류 또는 교류 전원에서 구동되는 발광 소자를 제공할 수 있다.
나아가, 상기 제1 도전형 반도체층에 거칠어진 표면을 형성하여 광추출 효율을 향상시킬 수 있다.
본 발명은 또한 복수개의 비극성 발광셀들을 갖는 발광소자를 제공하는데, 상기 발광소자는 리세스 영역들의 측벽에서 우선 성장된 질화물반도체를 이용하여 제공된다.
구체적으로, 본 발명의 일 태양에 따른 발광 소자는, 스트라이프 패턴의 리세스 영역들을 갖고, 상기 리세스 영역들의 측벽은 c면인 사파이어 또는 실리콘탄화물의 제1 기판; 및 상기 제1 기판상에서 분리 영역들에 의해 서로 이격된 복수개의 비극성 발광셀들을 포함함다. 한편, 상기 분리 영역들은 적어도 상기 리세스 영역의 측벽들 사이의 중간 영역 및 상기 리세스 영역들 사이의 중간 영역을 포함한다.
상기 제1 기판의 상면은 r면, a면 또는 m면일 수 있다.
몇몇 실시예들에 있어서, 상기 발광 소자는 제2 기판; 및 상기 발광셀들과 상기 제2 기판 사이에 개재된 범프들을 더 포함할 수 있다. 이러한 발광소자는 복수개의 비극성 발광셀들이 제2 기판, 예컨대 서브마운트에 플립본딩된 플립칩으로 제공된다. 또한, 상기 범프들과 상기 발광셀들 사이에 반사층들이 개재될 수 있다.
몇몇 실시예들에 있어서, 상기 복수개의 비극성 발광셀들은 각각 제1 도전형 반도체층; 상기 제1 도전형 반도체층의 일부 영역 상에 위치하는 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함할 수 있다. 이러한 발광셀들은 메사 식각 공정에 의해 제공될 수 있다. 나아가, 배선들이 상기 발광셀들을 전기적으로 연결할 수 있다.
한편, 상기 배선들은 상기 발광셀들을 병렬 연결하는 배선들 및/또는 직렬 연결하는 배선들을 포함할 수 있다.
또한, 절연층이 상기 발광셀들의 측면을 덮고, 상기 발광셀들의 상기 제2 도전형 반도체층들을 노출시키는 개구부들을 가질 수 있다. 또한, 상기 절연층은 상기 발광셀들의 1 도전형 반도체층들을 노출시키는 개구부들을 더 포함할 수 있다. 상기 배선들은 상기 절연층의 개구부들을 통해 상기 발광셀들에 전기적으로 연결될 수 있으며, 또한 상기 절연층에 의해 발광셀들과 배선들의 전기적 단락이 방지된다.
몇몇 실시예들에 있어서, 상기 절연층은 상기 발광셀들 사이의 분리 영역들을 채우되, 상기 제1 도전형 반도체층들의 상부면 아래에 위치하는 제1 절연층; 및 상기 제1 절연층 상에서 상기 각 발광셀의 측면을 덮는 제2 절연층을 포함할 수 있다.
몇몇 실시예들에 있어서, 상기 발광 소자는 또한 제2 기판; 및 상기 배선들에 의해 전기적으로 연결된 발광셀들과 상기 제2 기판 사이에 개재된 층간 절연층을 더 포함할 수 있다.
또 다른 실시예들에 있어서, 상기 발광 소자는 전극 패턴들을 갖는 제2 기판; 및 상기 발광셀들과 상기 전극 패턴들 사이에 개재된 범프들을 더 포함할 수 있다. 상기 발광셀들은 상기 범프들 및 상기 전극 패턴들에 의해 서로 전기적으로 연결된다.
본 발명의 다른 태양에 따른 발광 소자는 성장기판에서 성장된 질화물 반도체층들을 분리하여 발광셀들을 형성한 후 성장기판을 제거함으로써 제공된다. 구체적으로 상기 발광 소자는 기판; 상기 기판 상부에 서로 이격되어 위치하는 복수개의 비극성 발광셀들로서, 각각 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함하는 발광셀들; 상기 발광셀들의 제1 도전형 반도체층들 사이의 공간을 채우는 절연층; 상기 발광셀들과 상기 절연층 아래에서 상기 발광셀들을 전기적으로 연결하는 배선들; 및 상기 배선들을 덮고 상기 기판과 발광셀들 사이에 개재된 층간 절연층을 포함한다.
한편, 상기 배선들은 상기 발광셀들을 직렬 연결하는 배선들 및/또는 병렬 연결하는 배선들을 포함할 수 있다.
또한, 상기 제1 도전형의 상부 반도체층은 거칠어진 표면을 가질 수 있다.
본 발명의 또 다른 태양에 따른 발광 소자는 성장기판에서 성장된 질화물 반도체층들을 성장기판에서 분리한 후에, 발광셀들을 분리함으로써 제공된다. 구체적으로, 상기 발광 소자는, 기판; 상기 기판 상부에 서로 이격되어 위치하는 복수개의 비극성 발광셀들로서, 각각 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함하는 복수개의 발광셀들; 로 이격되어 상기 기판과 상기 발광셀들 사이에 위치하는 전극들로서, 대응하는 상기 제2 도전형의 하부 반도체층들에 각각 전기적으로 연결되고, 각각 이웃하는 발광셀 측으로 연장된 연장부를 갖는 전극들; 상기 발광셀들 사이의 영역과 상기 전극들 사이에 위치하고, 적어도 일부가 이웃하는 발광셀들의 가장자리들 아래로 연장되고, 상기 전극의 연장부를 노출시키는 개구부를 갖는 식각 방지층; 상기 발광셀들의 측면을 덮는 측면 절연층; 및 상기 측면 절연층에 의해 발광셀들의 측면으로부터 이격되어 발광셀들을 전기적으로 연결하는 배선들로서, 각각 일 단부는 하나의 발광셀의 상부 반도체층에 전기적으로 연결되고, 타 단부는 상기 식각 방지층의 개구부를 통해 이웃하는 발광셀의 하부 반도체층에 전기적으로 연결된 전극에 전기적으로 연결된 배선들을 포함한다.
나아가, 상기 발광 소자는 상기 기판과 상기 전극들 사이에 개재된 층간 절연층을 더 포함할 수 있다. 또한, 상기 전극들은 각각 반사층 및 보호 금속층을 포함할 수 있으며, 상기 반사층은 상기 하부 반도체층의 하부 영역 내에 한정되고, 상기 보호 금속층은 상기 반사층의 측면 및 하부면을 덮을 수 있다.
본 발명에 따른 복수개의 비극성 발광셀들을 갖는 발광소자 제조방법은 질화물 반도체층이 사파이어 기판 또는 실리콘탄화물 기판의 c면 상에서 우선 성장하는 것을 이용한다.
구체적으로, 본 발명의 일 태양에 따른 발광 소자 제조방법은,
상부 표면이 r면, a면 또는 m면을 갖는 사파이어 또는 실리콘탄화물의 제1 기판을 준비하되, 상기 제1 기판은 그 상부 표면상에 상기 제1 기판을 노출시키는 개구부를 갖는 스트라이프 형상의 성장 방지 패턴 및 상기 성장 방지 패턴의 개구부 아래에 형성되고 측벽이 c면인 리세스 영역을 갖고; 상기 리세스 영역을 갖는 기판상에 질화물 반도체층들을 성장시키되, 상기 질화물 반도체층들은 상기 리세스 영역의 측벽에서 우선 성장되어 상기 리세스 영역을 채움과 아울러 상기 성장 방지 패턴을 덮고; 상기 질화물 반도체층들을 패터닝하여 서로 분리된 발광셀들을 형성하는 것을 포함한다. 특히, 적어도 상기 측벽들 사이의 중간 영역 및 상기 성장 방지 패턴의 중간 영역을 따라서 상기 질화물 반도체층이 제거된다.
여기서, "비극성" 발광셀은 압전전계에 의한 분극전계가 유발되지 않는 질화물 반도체로 형성된 발광셀을 의미하지만, 특별히 언급하지 않는 한, "반극성" 질화물 반도체로 형성된 발광셀을 포함한다. "비극성 질화물 반도체"도 반극성 질화물 반도체를 포함하는 것으로 사용된다.
상기 방법에 따르면, 상기 리세스 영역의 측벽들에서 질화물 반도체가 우선 성장되어 제1 기판의 측면으로 성장되고, 측벽들에서 성장되기 시작한 질화물 반도체가 상기 측벽들 사이의 중간 영역 및 성장 방지 패턴의 중간 영역에서 만나게 된다. 따라서, 이들 중간영역들 상에서 전위들(dislocation)과 같은 결정결함들이 생성되는데, 이들 전위들이 상기 질화물 반도체층들을 패터닝하는 동안 제거된다.
따라서, 결정성이 우수한 복수개의 비극성 발광셀들을 얻을 수 있으며, 이들 발광셀들을 이용하여 다양한 발광소자를 제공할 수 있다.
한편, 상기 질화물 반도체층들은 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함한다. 더욱이, 상기 활성층은 다중양자우물구조를 가질 수 있다.
몇몇 실시예들에 있어서, 상기 분리된 발광셀들 상에 투명전극층들이 형성될 수 있다. 상기 투명전극층들은 서로 전기적으로 연결될 수 있다. 또한, 상기 기판은 도전성 실리콘탄화물일 수 있으며, 이에 따라, 상기 발광셀들을 병렬로 연결한 발광소자가 제공된다.
또 다른 실시예들에 있어서, 상기 분리된 발광셀들 상에 반사 금속층이 형성될 수 있다. 상기 반사 금속층이 형성된 발광셀들을 제2 기판상에 범퍼들을 통해 본딩할 수 있다. 또한, 상기 기판은 도전성 실리콘탄화물일 수 있으며, 이에 따라, 상기 발광셀들을 제2 기판상에 플립 본딩한 발광소자가 제공된다.
한편, 상기 서로 분리된 발광셀들은 제1 도전형 반도체층, 상기 제1 도전형 반도체층의 일부 영역 상에 위치하는 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층을 포함할 수 있다. 이러한 발광셀들을 메사 식각 공정을 통해 얻어질 수 있다.
이에 더하여, 하나의 발광셀의 제1 도전형 반도체층과 그것에 이웃한 발광셀의 제2 도전형 반도체층을 전기적으로 연결하는 배선들이 형성될 수 있다. 상기 배선들에 의해 상기 비극성 발광셀들을 직렬, 병렬, 직병렬, 역병렬 등 다양하게 전기적으로 연결할 수 있다.
몇몇 실시예들에 있어서, 상기 배선들을 형성하기 전에, 상기 발광셀들 상에 투명전극층들이 형성될 수 있다. 또한, 상기 배선들을 형성하기 전에, 상기 발광셀들의 측면을 덮는 절연층이 형성될 수 있다.
한편, 상기 절연층을 형성하는 것은, 상기 발광셀들 사이의 공간을 채우되, 상기 제1 도전형 반도체층의 상부면 아래에 위치하는 제1 절연층을 형성하고; 상기 제1 절연층 상에서, 상기 발광셀들의 측면을 덮는 제2 절연층을 형성하는 것을 포함할 수 있다. 상기 발광셀들 사이의 공간을 제1 절연층으로 채움으로써 발광셀들 사이의 단차를 감소시킬 수 있으며, 연속되는 공정들을 쉽게 진행할 수 있다.
몇몇 실시예들에 있어서, 상기 배선들에 의해 서로 연결된 발광셀들을 제2 기판상에 본딩할 수 있다. 상기 발광셀들은 상기 제1 기판상에서 단일의 칩으로 분리된 후 상기 제2 기판상에 본딩될 수 있으며, 이에 따라 발광셀들이 플립본딩된 플립칩이 제공된다. 이와 달리, 상기 발광셀들은 상기 제1 기판상에서 단일의 칩으로 분리되기 전에 상기 제2 기판상에 본딩될 수 있으며, 그 후, 상기 제2 기판과 함께 단일의 칩으로 분리될 수 있다.
또한, 상기 본딩하는 것은 상기 배선들 및 상기 발광셀들을 덮는 층간 절연층을 형성하고; 상기 층간 절연층 상에 상기 제2 기판을 본딩하는 것을 포함할 수 있다. 상기 발광셀들에 전원을 공급하기 위한 패드들이 상기 층간 절연층을 통해 상기 제2 기판의 전극 패드에 전기적으로 연결될 수 있다.
나아가, 상기 제2 기판을 본딩 한 후, 상기 제1 기판을 제거하여 제1 도전형 반도체층을 노출시킬 수 있다. 이때, 상기 성장 방지 패턴도 함께 제거될 수 있으며, 제1 도전형 반도체층은 평탄화될 수 있다. 또한, 상기 노출된 제1 도전형 반도체층에 거칠어진 표면이 형성될 수 있다. 상기 제1 기판이 제거되고, 또한 거칠어진 표면이 형성됨에 따라 광추출 효율을 더욱 향상시킬 수 있다.
한편, 메사 식각에 의해 형성된 상기 발광셀들이 제2 기판 상에 범퍼들을 통해 본딩될 수 있다. 상기 범퍼들은 제1 도전형 반도체층 및 제2 도전형 반도체층에 전기적으로 연결될 수 있다. 또한, 상기 제2 기판은 전극 패턴들을 가질 수 있으며, 상기 발광셀들은 상기 전극 패턴들에 의해 전기적으로 연결될 수 있다. 예컨대, 상기 발광셀들은 상기 범퍼들 및 상기 전극 패턴들을 통해 서로 직렬 연결될 수 있다. 나아가, 상기 제1 기판을 제거하여 상기 제1 도전형 반도체층을 노출시킬 수 있으며, 상기 노출된 제1 도전형 반도체층에 거칠어진 표면이 형성될 수 있다.
본 발명의 다른 태양에 따른 복수개의 비극성 발광셀들을 갖는 발광소자 제조방법은, 상부 표면이 r면, a면 또는 m면을 갖는 사파이어 또는 실리콘탄화물의 제1 기판을 준비하되, 상기 제1 기판은 그 상부 표면상에 상기 제1 기판을 노출시키는 개구부를 갖는 스트라이프 형상의 성장 방지 패턴 및 상기 성장 방지 패턴의 개구부 아래에 위치하고 측벽이 c면인 리세스 영역을 갖고; 상기 리세스 영역을 갖는 기판 상에 질화물 반도체층들을 성장시키되, 상기 질화물 반도체층들은 상기 리세스 영역의 측벽에서 우선 성장되어 상기 리세스 영역을 채움과 아울러 상기 성장 방지 패턴을 덮고; 상기 질화물 반도체층들 상에 식각 방지층을 형성하되, 상기 식각 방지층은 제2 도전형 반도체층을 노출시키는 개구부들을 가지며 적어도 상기 측벽들 사이의 중간 영역 및 상기 성장 방지 패턴의 중간 영역 상의 상기 질화물 반도체층들을 덮고; 상기 식각 방지층의 개구부들을 채우고 상기 식각 방지층 상으로 연장된 연장부를 갖는 전극들을 형성하되, 상기 전극들은 서로 이격되고; 상기 전극들 상에 층간 절연층을 형성하고; 상기 층간 절연층 상에 제2 기판을 본딩하고; 상기 제1 기판 및 상기 성장 방지 패턴을 제거하여 상기 제1 도전형 반도체층을 노출시키고; 상기 식각 방지층이 노출되도록 상기 질화물 반도체층들을 패터닝하여 서로 이격된 복수개의 발광셀들을 형성하는 것을 포함한다.
이에 따르면, 성장기판으로 사용된 제1 기판을 제거한 후, 복수개의 발광셀들을 분리하는 공정이 제공되며, 특히 상기 식각 방지층에 의해 상기 발광셀들을 분리하는 동안 금속 식각 부산물의 발생을 억제할 수 있다.
한편, 상기 발광셀들을 덮되 상기 제1 도전형 반도체층의 상면의 적어도 일부를 노출시키는 측면 절연층을 형성함과 아울러 상기 식각 방지층을 패터닝하여 상기 전극들을 노출시키는 개구부들을 형성하고, 상기 제1 도전형 반도체층과 상기 노출된 전극들을 연결하는 배선들을 형성할 수 있다. 이에 따라, 상기 발광셀들을 배선들에 의해 직렬 연결하여 직렬 어레이를 제공할 수 있으며, 이러한 직렬 어레이를 이용하여 고전압 직류 또는 교류 전원에서 구동되는 발광 소자를 제공할 수 있다.
나아가, 상기 제1 도전형 반도체층에 거칠어진 표면을 형성하여 광추출 효율을 향상시킬 수 있다.
본 발명은 또한 복수개의 비극성 발광셀들을 갖는 발광소자를 제공하는데, 상기 발광소자는 리세스 영역들의 측벽에서 우선 성장된 질화물반도체를 이용하여 제공된다.
구체적으로, 본 발명의 일 태양에 따른 발광 소자는, 스트라이프 패턴의 리세스 영역들을 갖고, 상기 리세스 영역들의 측벽은 c면인 사파이어 또는 실리콘탄화물의 제1 기판; 및 상기 제1 기판상에서 분리 영역들에 의해 서로 이격된 복수개의 비극성 발광셀들을 포함함다. 한편, 상기 분리 영역들은 적어도 상기 리세스 영역의 측벽들 사이의 중간 영역 및 상기 리세스 영역들 사이의 중간 영역을 포함한다.
상기 제1 기판의 상면은 r면, a면 또는 m면일 수 있다.
몇몇 실시예들에 있어서, 상기 발광 소자는 제2 기판; 및 상기 발광셀들과 상기 제2 기판 사이에 개재된 범프들을 더 포함할 수 있다. 이러한 발광소자는 복수개의 비극성 발광셀들이 제2 기판, 예컨대 서브마운트에 플립본딩된 플립칩으로 제공된다. 또한, 상기 범프들과 상기 발광셀들 사이에 반사층들이 개재될 수 있다.
몇몇 실시예들에 있어서, 상기 복수개의 비극성 발광셀들은 각각 제1 도전형 반도체층; 상기 제1 도전형 반도체층의 일부 영역 상에 위치하는 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함할 수 있다. 이러한 발광셀들은 메사 식각 공정에 의해 제공될 수 있다. 나아가, 배선들이 상기 발광셀들을 전기적으로 연결할 수 있다.
한편, 상기 배선들은 상기 발광셀들을 병렬 연결하는 배선들 및/또는 직렬 연결하는 배선들을 포함할 수 있다.
또한, 절연층이 상기 발광셀들의 측면을 덮고, 상기 발광셀들의 상기 제2 도전형 반도체층들을 노출시키는 개구부들을 가질 수 있다. 또한, 상기 절연층은 상기 발광셀들의 1 도전형 반도체층들을 노출시키는 개구부들을 더 포함할 수 있다. 상기 배선들은 상기 절연층의 개구부들을 통해 상기 발광셀들에 전기적으로 연결될 수 있으며, 또한 상기 절연층에 의해 발광셀들과 배선들의 전기적 단락이 방지된다.
몇몇 실시예들에 있어서, 상기 절연층은 상기 발광셀들 사이의 분리 영역들을 채우되, 상기 제1 도전형 반도체층들의 상부면 아래에 위치하는 제1 절연층; 및 상기 제1 절연층 상에서 상기 각 발광셀의 측면을 덮는 제2 절연층을 포함할 수 있다.
몇몇 실시예들에 있어서, 상기 발광 소자는 또한 제2 기판; 및 상기 배선들에 의해 전기적으로 연결된 발광셀들과 상기 제2 기판 사이에 개재된 층간 절연층을 더 포함할 수 있다.
또 다른 실시예들에 있어서, 상기 발광 소자는 전극 패턴들을 갖는 제2 기판; 및 상기 발광셀들과 상기 전극 패턴들 사이에 개재된 범프들을 더 포함할 수 있다. 상기 발광셀들은 상기 범프들 및 상기 전극 패턴들에 의해 서로 전기적으로 연결된다.
본 발명의 다른 태양에 따른 발광 소자는 성장기판에서 성장된 질화물 반도체층들을 분리하여 발광셀들을 형성한 후 성장기판을 제거함으로써 제공된다. 구체적으로 상기 발광 소자는 기판; 상기 기판 상부에 서로 이격되어 위치하는 복수개의 비극성 발광셀들로서, 각각 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함하는 발광셀들; 상기 발광셀들의 제1 도전형 반도체층들 사이의 공간을 채우는 절연층; 상기 발광셀들과 상기 절연층 아래에서 상기 발광셀들을 전기적으로 연결하는 배선들; 및 상기 배선들을 덮고 상기 기판과 발광셀들 사이에 개재된 층간 절연층을 포함한다.
한편, 상기 배선들은 상기 발광셀들을 직렬 연결하는 배선들 및/또는 병렬 연결하는 배선들을 포함할 수 있다.
또한, 상기 제1 도전형의 상부 반도체층은 거칠어진 표면을 가질 수 있다.
본 발명의 또 다른 태양에 따른 발광 소자는 성장기판에서 성장된 질화물 반도체층들을 성장기판에서 분리한 후에, 발광셀들을 분리함으로써 제공된다. 구체적으로, 상기 발광 소자는, 기판; 상기 기판 상부에 서로 이격되어 위치하는 복수개의 비극성 발광셀들로서, 각각 제1 도전형의 상부 반도체층, 활성층 및 제2 도전형의 하부 반도체층을 포함하는 복수개의 발광셀들; 로 이격되어 상기 기판과 상기 발광셀들 사이에 위치하는 전극들로서, 대응하는 상기 제2 도전형의 하부 반도체층들에 각각 전기적으로 연결되고, 각각 이웃하는 발광셀 측으로 연장된 연장부를 갖는 전극들; 상기 발광셀들 사이의 영역과 상기 전극들 사이에 위치하고, 적어도 일부가 이웃하는 발광셀들의 가장자리들 아래로 연장되고, 상기 전극의 연장부를 노출시키는 개구부를 갖는 식각 방지층; 상기 발광셀들의 측면을 덮는 측면 절연층; 및 상기 측면 절연층에 의해 발광셀들의 측면으로부터 이격되어 발광셀들을 전기적으로 연결하는 배선들로서, 각각 일 단부는 하나의 발광셀의 상부 반도체층에 전기적으로 연결되고, 타 단부는 상기 식각 방지층의 개구부를 통해 이웃하는 발광셀의 하부 반도체층에 전기적으로 연결된 전극에 전기적으로 연결된 배선들을 포함한다.
나아가, 상기 발광 소자는 상기 기판과 상기 전극들 사이에 개재된 층간 절연층을 더 포함할 수 있다. 또한, 상기 전극들은 각각 반사층 및 보호 금속층을 포함할 수 있으며, 상기 반사층은 상기 하부 반도체층의 하부 영역 내에 한정되고, 상기 보호 금속층은 상기 반사층의 측면 및 하부면을 덮을 수 있다.
본 발명에 따르면, 복수개의 비극성 발광셀들을 갖는 발광 소자를 제공할 수 있다. 특히, 사파이어 기판 또는 실리콘탄화물 기판의 c면을 성장면으로 이용하기 때문에 우수한 결정성을 갖고, 제조비용을 절약할 수 있는 발광소자를 제공할 수 있다. 나아가, 발광셀들을 분리하는 동안, 금속의 노출을 방지할 수 있어 금속 식각 부산물에 의한 발광셀 내 전기적 단락을 방지할 수 있으며, 반사 금속층이 식각 또는 산화에 의해 변형되는 것을 방지할 수 있다.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 복수개의 비극성 발광셀들을 단일 기판 상에 형성하는 방법을 설명하기 위한 단면도이다.
도 6은 복수개의 비극성 발광셀들을 갖는 제1예의 발광소자 제조방법을 설명하기 위한 단면도이다.
도 7 내지 도 10은 복수개의 비극성 발광셀들을 갖는 제2예의 발광소자 제조방법을 설명하기 위한 단면도들이다.
도 11은 복수개의 비극성 발광셀들을 갖는 제3예의 발광소자 제조방법을 설명하기 위한 단면도이다.
도 12는 복수개의 비극성 발광셀들을 갖는 제4예의 발광소자 제조방법을 설명하기 위한 단면도이다.
도 13은 복수개의 비극성 발광셀들을 갖는 제4예의 발광소자 제조방법을 설명하기 위한 단면도이다.
도 14 내지 도 20은 본 발명의 또 다른 실시예에 따른 복수개의 비극성 발광셀들을 갖는 발광 소자 제조방법을 설명하기 위한 단면도들이다.
도 6은 복수개의 비극성 발광셀들을 갖는 제1예의 발광소자 제조방법을 설명하기 위한 단면도이다.
도 7 내지 도 10은 복수개의 비극성 발광셀들을 갖는 제2예의 발광소자 제조방법을 설명하기 위한 단면도들이다.
도 11은 복수개의 비극성 발광셀들을 갖는 제3예의 발광소자 제조방법을 설명하기 위한 단면도이다.
도 12는 복수개의 비극성 발광셀들을 갖는 제4예의 발광소자 제조방법을 설명하기 위한 단면도이다.
도 13은 복수개의 비극성 발광셀들을 갖는 제4예의 발광소자 제조방법을 설명하기 위한 단면도이다.
도 14 내지 도 20은 본 발명의 또 다른 실시예에 따른 복수개의 비극성 발광셀들을 갖는 발광 소자 제조방법을 설명하기 위한 단면도들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 발광 소자 제조 방법은 기판의 리세스 영역들의 측벽이 c면이 되도록 기판을 부분 식각하고, 상기 측벽면에서 우선 성장시켜 상기 기판을 덮는 질화물 반도체층들을 형성하고, 상기 질화물 반도체층들을 패터닝하여 복수개의 비극성 발광셀들을 형성하는 것을 포함한다. 본 방법에 있어서, 상기 성장 단계에서 성장 기법에 의해 필연적으로 결정결함들이 특정 위치에서 발생하며, 이들 결정 결함들은 질화물 반도체층들을 패터닝하는 동안 제거된다.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 복수개의 비극성 발광셀들을 형성하는 방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 기판(21) 상에 성장 방지 패턴(23)이 형성된다. 상기 기판(21)은 사파이어 또는 실리콘탄화물 기판일 수 있으며, 그 상부면은 통상의 질화물 반도체 성장면인 c면(0001)과 다른 면이며, 바람직하게, r면(1-102), a면(11-20), m면(1-100)이다. 이들 면들은 c면에 대해 일정한 교각을 형성한다. 예컨대, r면은 c면과 90도 미만의 교각을 형성하고, a면 및 m면은 직교하는 교각을 형성한다. 상기 기판(21)은 필요에 따라 도전성 실리콘탄화물 기판, 또는 절연성의 실리콘탄화물 또는 사파이어 기판일 수 있다.
상기 성장 방지 패턴(23)은 질화물 반도체가 기판(21)에서 성장되는 것을 방지하며, 예컨대 실리콘산화물 또는 실리콘질화물로 형성될 수 있다. 성장 방지 패턴(23)은 기판(21)을 노출시키는 개구부들을 가지며, 스트라이프 패턴으로 형성된다.
도 2를 참조하면, 상기 성장 방지 패턴(23)에 의해 노출된 기판(21)이 식각되어 스트라이프 형상의 리세스된 영역들(21a)이 형성된다. 리세스된 영역들(21a)은 성장 방지 패턴(23)을 식각마스크로 사용하여 기판(21)을 식각함으로써 형성될 수 있다. 상기 식각에 의해 이온들이 가장 밀집되어 있는 c면이 리세스된 영역들의 측벽을 형성한다.
본 실시예에 있어서, 성장 방지 패턴(23)이 리세스 영역들(21a)을 형성하기 위한 식각 마스크로 사용되는 것으로 설명하였으나, 다른 식각 마스크를 사용하여 리세스 영역들(21a)을 형성하고, 그 후, 상기 기판(21a) 상에 성장 방지 패턴(23)을 형성할 수도 있다. 또한, 성장 방지 패턴(23) 상에 다른 물질, 예컨대 포토레지스트와 같은 물질로 식각 마스크를 더 형성할 수도 있다.
도 3을 참조하면, 상기 리세스된 영역들(21a)을 갖는 기판(21) 상에 제1 도전형 질화물 반도체층(25)이 성장된다. 제1 도전형 질화물 반도체층(25)을 성장시키기 전에 질화물의 핵층 및/또는 버퍼층(도시하지 않음)이 먼저 성장될 수도 있다.
상기 제1 도전형 질화물 반도체층(25)은 리세스 영역들(21a)의 측벽인 c면에서 우선 성장된다. 또한, 성장 방지 패턴(23)에 의해 기판(21)의 상부면에서 성장되는 것은 억제된다. 각 측벽에서 성장된 질화물 반도체층(25)은 성장이 계속됨에 따라 리세스 영역의 중간 영역에서 서로 만나며, 이에 따라 리세스 영역들의 중간 영역들에 실전위(threading dislocation)와 같은 결정 결함들이 생성된다. 또한, 측벽들에서 성장된 질화물 반도체층(25)은 성장이 계속됨에 따라 성장 방지 패턴(23) 상에서 측면 성장하며, 따라서 성장 방지 패턴(23)의 중간 영역들 상에서 실전위와 같은 결정결함들이 생성된다.
질화물 반도체층(25)을 성장함에 따라 성장면이 서로 만나서 결정결함이 생성되는 위치가 리세스 영역들의 중간 영역들과 성장 방지 패턴(23)의 중간 영역들이 되도록 상기 성장 방지 패턴(23)의 폭 및 리세스 영역들의 폭이 선택된다.
상기 제1 도전형 반도체층(25)이 기판(21) 상부를 덮게 되면, 그 후 성장되는 질화물 반도체는 기판 상부를 덮는 질화물 반도체층의 성장면을 따라 성장된다. 상기 성장면은 리세스 영역들의 측벽인 c면에 대해 기판 상부면과 동일한 교각을 가지므로, 기판의 상부면과 동일한 면이 되고, 이에 따라 비극성 질화물 반도체층이 생성된다.
도 4를 참조하면, 상기 제1 도전형 반도체층(25) 상에 활성층(27) 및 제2 도전형 질화물 반도체층(29)이 성장된다. 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)은 III-N 계열의 화합물 반도체로 형성되며, 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정에 의해 성장될 수 있다.
활성층(25) 및 제2 도전형 반도체층(29)은 제1 도전형 반도체층(25)의 성장면을 따라 성장되며 따라서 비극성 질화물 반도체층들이 성장된다. 이때, 제1 도전형 반도체층(25)에 생성된 결정 결함들은 활성층(25) 및 제2 도전형 반도체층(27)에 전사될 수 있다.
상기 제1 도전형 및 제2 도전형은 n형 및 p형 또는 p형 및 n형 일 수 있다. 바람직하게, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형이다.
상기 활성층(27)은 다중양자우물 구조일 수 있으며, 제1 도전형 반도체층(25) 및 제2 도전형 반도체층(29)은 단일층에 한정되지 않고 다중층일 수 있다.
도 5를 참조하면, 상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 질화물 반도체층들이 패터닝되어 복수개의 발광셀들(30)이 형성된다. 이때, 리세스 영역들의 측벽들 사이의 중간 영역들 및 성장 방지 패턴(23) 상의 중간 영역들에 위치하는 질화물 반도체층들이 제거된다.
즉, 기판(21) 상에서 질화물 반도체층들이 제거된 분리 영역들에 의해 복수개의 비극성 발광셀들이 서로 이격된다. 이때, 상기 분리 영역들은 상기 리세스 영역의 측벽들 사이의 중간 영역 및 상기 리세스 영역들 사이의 중간 영역을 포함한다. 이에 따라, 리세스 영역들 측벽에서 성장된 질화물 반도체들이 만나서 생성되는 결정 결함들이 제거된다.
상기 발광셀들(30)은 리세스 영역들을 따라 기다란 형상을 가질 수 있다. 이와 달리, 리세스 영역들을 가로지르는 영역들에서 질화물 반도체층들이 제거될 수 있으며, 리세스 영역들을 따라서도 서로 이격된 복수개의 발광셀들(30)이 형성될 수 있다.
이러한 발광셀들(30)을 배선들을 통해 전기적으로 연결함으로써 다양한 회로를 구성할 수 있으며, 서브마운트 또는 본딩기판 등에 발광셀들을 부착함으로써 플립칩 또는 성장 기판이 분리된 발광 소자 등 복수개의 비극성 발광셀들을 갖는 다양한 발광 소자가 제공될 수 있다.
도 6은 복수개의 비극성 발광셀들을 갖는 제1예의 발광소자 제조방법을 설명하기 위한 단면도이다.
도 6을 참조하면, 발광셀들(30) 상에 반사 금속층(31)이 형성된다. 상기 반사 금속층은 예컨대 Ag 또는 Al로 형성될 수 있다. 또한, 각 발광셀(30)의 일부 영역 상에 반사 금속층(31)이 형성되고, 상기 반사 금속층(31)을 덮는 보호 금속층(도시하지 않음)이 형성될 수 있다.
상기 반사 금속층(31) 상에 범프들(33)을 통해 제2 기판(35)이 본딩된다. 상기 제2 기판(35)은 예컨대 서브마운트 기판일 수 있으며, 내부에 전기 회로를 가질 수 있다. 한편, 상기 기판(21)은 도전성 실리콘탄화물 기판일 수 있으며, 상기 기판(21)의 하부면에는 전극(37) 패드가 형성될 수 있다. 이에 따라, 서브마운트 기판(35) 상에 비극성 발광셀들(30)이 플립본딩된 플립칩이 제공된다. 상기 플립칩은 상기 기판(21) 상에 복수개의 발광셀들(30)을 형성한 후, 기판(21)을 단일칩으로 분리한 후 분리된 칩을 서브마운트 기판(35)에 본딩함으로써 형성된다.
도 7 내지 도 10은 복수개의 비극성 발광셀들을 갖는 제2예의 발광 소자 제조 방법을 설명하기 위한 단면도들이다.
도 7을 참조하면, 앞서 도 1 내지 도 4를 참조하여 설명한 바와 같이, 기판(21) 상에 질화물 반도체층들(25, 27, 29)를 성장시킨다. 그 후, 상기 질화물 반도체층들(25, 27, 29)를 식각하여 서로 분리된 발광셀들(LS1, LS2, LS3, LS4)을 형성한다. 이때, 상기 제2 도전형 반도체층(29) 및 활성층(27)의 일부분이 제거되어 제1 도전형 반도체층(25)이 노출된다. 즉, 상기 발광셀들은 각각 제1 도전형 반도체층(25), 상기 제1 도전형 반도체층의 일부 영역 상에 위치하는 제2 도전형 반도체층(29) 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층(27)을 포함한다. 상기 제1 도전형 반도체층(25)의 일부 영역을 노출시키는 공정은 메사(mesa) 식각 공정으로 알려져 있다.
도 8을 참조하면, 상기 발광셀들(LS1, LS2, LS3, LS4) 사이의 공간을 채우는 제1 절연층(41)이 형성된다. 제1 절연층(41)은 상기 제1 도전형 반도체층(25)의 상부면 아래에 위치한다. 제1 절연층(41)은 예컨대, SOG 등과 같은 절연물질로 형성될 수 있다. 절연물질을 발광셀들 상에 도포 또는 증착한 후, 제1 도전형 반도체층(2)의 상부면이 노출되도록 상기 절연물질을 부분적으로 제거하여 제1 절연층(41)을 형성할 수 있다. 상기 제1 절연층(41)은 발광셀들 사이의 단차를 감소시키기 위해 형성되며, 생략될 수도 있다.
도 9를 참조하면, 상기 제1 절연층(41) 상에서, 상기 발광셀들의 측면을 덮는 제2 절연층(45)이 형성된다. 제2 절연층(45)은 발광셀들(LS1, LS2, LS3, LS4)의 상부를 노출시키는 개구부들을 가지며, 또한 제1 도전형 반도체층(25)의 상부면으 노출시키는 개구부들을 갖는다. 제1 절연층(41)이 생략된 경우, 제2 절연층이 리세스 영역들 내의 제1 도전형 반도체층(25)의 측면을 덮는다.
한편, 상기 발광셀들 상에, 예컨대 제2 도전형 반도체층(29) 상에 투명전극층(43)이 형성된다. 투명전극층(43)은 제2 절연층(45)을 형성하기 전에 형성될 수도 있다. 투명전극층은 예컨대, ITO와 같은 투명 산화막 또는 Ni/Au와 같은 투명 금속으로 형성될 수 있다.
도 10을 참조하면, 상기 발광셀들(LS1, LS2, LS3, LS4)을 연결하는 배선들(47)이 형성된다. 상기 배선들(47)은 발광셀들을 직렬 연결하여 직렬 어레이를 만들 수 있다. 상기 배선들(47)에 의해 적어도 2개의 직렬 어레이들이 만들어질 수 있으며, 이들 어레이들이 서로 역병렬로 연결될 수 있다. 이에 따라, 고전압 교류 전원하에서 구동되는 교류용 발광 소자가 제공될 수 있다. 또한, 상기 배선들(47)은 발광셀들을 병렬 연결하는 배선들을 포함할 수 있다. 상기 배선들(47)에 의해 발광셀들이 다양한 회로로 연결될 수 있다. 이러한 배선 연결에 의해 교류 또는 직류 전원하에서 구동되는 다양한 발광 소자가 제공된다.
도 11은 복수개의 비극성 발광셀들을 갖는 제3예의 발광 소자 제조 방법을 설명하기 위한 단면도이다.
도 11을 참조하면, 도 10의 배선들(47)이 형성된 후, 상기 발광셀들(LS1, LS2, LS3, LS4)을 덮는 층간 절연층(49)이 형성된다. 상기 층간 절연층(49)은 발광셀들이 서로 단락되는 것을 방지한다. 한편, 상기 층간 절연층(49) 상에 제2 기판(50)이 본딩된다.
상기 제2 기판(50)은 서브마운트 기판일 수 있으며, 따라서 플립칩 형태의 발광소자가 제공될 수 있다. 상기 서브마운트 기판은 전극 패드들을 가질 수 있으며, 발광셀들에 전원을 공급하기 위한 패드들(도시하지 않음)이 층간 절연층(49)을 통해 상기 서브마운트 기판상의 전극 패드들에 전기적으로 연결될 수 있다. 이 경우, 발광셀들에서 방출된 광은 기판(21) 쪽으로 방출된다. 따라서, 도 9의 투명 전극층(43) 대신 반사 금속층(43a)이 형성되는 것이 바람직하다.
한편, 상기 층간 절연층(49)은 생략될 수 있으며, 범프들을 통해 상기 발광셀들이 서브마운트 기판에 본딩될 수 있다.
도 12는 복수개의 비극성 발광셀들을 갖는 제4예의 발광 소자 제조 방법을 설명하기 위한 단면도이다.
도 12를 참조하면, 도 11의 제2 기판(50)이 본딩된 후, 기판(21)이 제거된다. 기판(21)은 폴리싱 공정 또는 식각 공정에 의해 제거될 수 있다. 이때, 상기 성장 방지 패턴(23)도 함께 제거될 수 있으며, 제1 도전형 반도체층(25)의 하부면들이 노출된다. 상기 제1 도전형 반도체층은 평탄화될 수 있다.
상기 제2 기판(50)이 아래로 가고, 제1 도전형 반도체층(25)이 위로 가도록 하면 위쪽으로 광이 방출되는 발광소자가 된다. 따라서, 제1 도전형 반도체층(25)이 상부 반도체층이 되고, 제2 도전형 반도체층(29)이 하부 반도체층이 된다. 한편, 제1 절연층(41)은 제1 도전형 반도체층들(25) 사이의 공간을 채우며, 배선들은 발광셀들과 제1 절연층(41) 아래에 배치된다.
이에 더하여, 상기 노출된 제1 도전형 반도체층(25)의 노출면에 거칠어진 면(R)이 형성될 수 있다. 거칠어진 면(R)은 PEC(광전 화학) 식각 등에 의해 형성될 수 있다.
도 13은 복수개의 비극성 발광셀들을 갖는 제5예의 발광 소자 제조 방법을 설명하기 위한 단면도이다.
도 13을 참조하면, 도 8의 제1 절연층(41)이 형성된 후, 도 6을 참조하여 설명한 바와 같이, 발광셀들 상에 반사층(43a)이 형성된다. 한편, 제2 기판(50)은 전극 패턴들(50a)을 갖는다. 상기 전극 패턴들(50a)은 발광셀들(LS1, LS2,LS3, LS4)에 대응하여 형성된다.
상기 발광셀들과 전극 패턴들(50a)이 범프들(33)을 통해 전기적으로 연결된다. 이때, 하나의 발광셀, 예컨대 발광셀(LS1)의 제1 도전형 반도체층(25) 및 제2 도전형 반도체층(29)은 서로 이웃하는 전극 패턴들(50a)에 각각 연결된다. 이러한 연결을 통해 발광셀들을 범프들(33)과 전극패턴들(50a)을 이용하여 직렬 연결할 수 있다.
이와 달리, 제1 도전형 반도체층들(25)을 서로 전기적으로 연결하고, 제2 도전형 반도체층들(29)을 서로 전기적으로 연결하여 발광셀들을 병렬 연결할 수도 있다.
도 14 내지 도 20은 본 발명의 다른 실시예에 따른 복수개의 비극성 발광셀들을 갖는 발광 소자 제조 방법을 설명하기 위한 단면도들이다. 앞서 설명한 발광 소자들은 기판(21) 상에서 발광셀들을 분리하는 것이나, 여기서는 질화물 반도체층들을 기판(21)으로부터 분리한 후, 발광셀들을 분리하는 것이 다르다. 또한, 금속 식각 부산물이 발생되는 것을 방지하는 공정이 소개된다.
도 14를 참조하면, 도 4의 질화물 반도체층들(25, 27, 29), 예컨대 제2 도전형 반도체층(29) 상에 식각 방지층(51)이 형성된다. 식각 방지층(51)은 상기 측벽들 사이의 중간 영역 및 상기 성장 방지 패턴(23)의 중간 영역 상의 상기 질화물 반도체층들을 덮는다. 또한, 상기 성장 방지 패턴(23)을 가로지르는 영역들을 덮어 제2 도전형 반도체층(29)을 노출시키는 개구부들이 형성된다. 상기 개구부들은 뒤에 형성될 발광셀들의 영역들 상에 각 발광셀 영역에 대응하여 형성되며, 발광셀들의 영역들보다 작은 면적으로 형성된다.
*식각 방지층(51)은 제2 도전형 반도체층(29) 상에 실리콘 산화막 또는 실리콘 질화막과 같은 절연층을 형성하고, 이를 사진 및 식각 공정을 사용하여 패터닝함으로써 형성된다.
도 15를 참조하면, 상기 개구부들 내에 반사층들(53a)이 형성된다. 반사층들(53a)은 반사율이 높은 금속 물질, 예컨대 Ag, Al 또는 이들의 합금으로 형성될 수 있으며, 굴절률이 다른 층들을 적층하여 형성할 수도 있다. 상기 반사층(53a)이 금속층으로 형성되는 경우, 도금 또는 증착 기술을 사용하여 형성될 수 있으며, 예컨대 리프트 오프 공정을 사용하여 형성될 수 있다. 한편, 상기 반사층들을 형성하기 전에 제2 도전형 반도체층(29) 상에 오믹 콘택층(도시하지 않음)을 형성할 수도 있다. 또한, 상기 반사층들을 먼저 형성하고, 상기 식각 방지층(51)을 그 후에 형성할 수도 있다.
이어서, 상기 반사층들(53a)을 덮는 보호 금속층(53b)을 형성한다. 보호 금속층들(53b)은 각각 식각 방지층(51)의 개구부들을 채우고 식각 방지층(51)의 윗면으로 연장된다. 상기 보호 금속층들(53b)은 서로 이격되도록 형성된다. 보호 금속층들(53b)은 단일층 또는 다중층으로 형성될 수 있으며, 예를 들어 Ni, Ti, Ta, Pt, W, Cr, Pd 등으로 형성될 수 있다.
*본 실시예에 있어서, 상기 반사층들(53a)과 상기 보호 금속층(53b)이 전극들(E1, E2, E3, E4)을 구성한다. 그러나, 전극들(E1, E2, E3, E4)은 이것에 한정되는 것은 아니며, 단일의 금속층으로 형성될 수도 있다. 예컨대, 상기 반사층들의 형성이 생략되고, 보호금속층(53b)만으로 전극을 구성할 수도 있다.
도 16을 참조하면, 상기 전극들(E1, E2, E3, E4) 상에 층간 절연층(61)이 형성된다. 층간 절연층(61)은 전극들(E1, E2, E3, E4)을 덮으며, 전극들(E1, E2, E3, E4) 사이의 갭들을 채울 수 있다. 층간 절연층의 재질은 특별히 한정되지 않으며, 실리콘 산화막 또는 실리콘 질화막으로 형성될 수 있다.
상기 층간 절연층(61) 상에 본딩 금속(57)이 형성되고, 제2 기판(61) 상에 본딩 금속(59)이 형성된다. 상기 본딩 금속(57)은 예를 들어 AuSn(80/20wt%)으로 형성될 수 있다. 상기 제2 기판(61)은 특별히 한정되는 것은 아니지만, 기판(21)과 동일한 열팽창 계수를 갖는 기판일 수 있으며, 예컨대 사파이어 기판일 수 있다.
상기 본딩 금속들(57, 59)을 서로 마주보도록 본딩함으로써 기판(61)이 상기 층간 절연층(61) 상에 본딩된다.
도 17을 참조하면, 상기 기판(21)이 제거되고 상기 제1 도전형 반도체층(25)이 노출된다. 기판(21)은 레이저 리프트 오프(LLO) 기술 또는 다른 기계적 방법이나 화학적 방법, 예컨대 폴리싱 또는 식각기술에 의해 분리될 수 있다. 이에 따라, 제1 도전형 반도체층(25)이 노출되며, 노출면은 평탄화될 수 있다.
도 18을 참조하면, 상기 질화물 반도체층들(25, 27, 29)을 패터닝하여 복수개의 발광셀들(LS1, LS2, LS3, LS4)을 형성한다. 상기 발광셀들(LS1, LS2, LS3, LS4)은 각각 패터닝된 제1 도전형 반도체층(25), 패터닝된 활성층(127) 및 패터닝된 제2 도전형 반도체층(129)을 포함한다. 상기 화합물 반도체층들은 사진 및 식각 공정을 사용하여 패터닝될 수 있다. 이때, 상기 식각 공정에 의해 발광셀들 사이의 질화물 반도체층들이 제거되고, 식각 방지층(51)이 노출된다. 상기 식각 방지층(51)은 식각 공정 동안, 그 아래의 전극들(E1, E2, E3, E4)이 노출되는 것을 방지한다. 이를 위해, 식각 방지층(51) 상부의 한정된 영역에서 식각이 수행된다. 또한, 상기 발광셀들을 분리하는 동안, 결정 결함들이 위치하는 질화물 반도체층들이 제거된다.
도 19를 참조하면, 상기 발광셀들(LS1, LS2, LS3, LS4)의 측면을 덮는 측면 절연층(63)이 형성된다. 상기 측면 절연층(63)은 발광셀들을 덮는 절연층을 형성한 후, 이를 사진 및 식각 공정을 사용하여 패터닝함으로써 형성될 수 있다. 상기 측면 절연층은 예를 들어 SiO2, SiN, MgO, TaO, TiO2, 또는 폴리머로 형성될 수 있다. 측면 절연층(63)은 발광셀들의 측면에 노출된 상기 제1 도전형 반도체층(125), 활성층(127) 및 제2 도전형 반도체층(129)을 덮는다. 측면 절연층(63)은 또한, 도시한 바와 같이, 발광셀들(LS1, LS2, LS3, LS4)의 상면 일부를 덮을 수 있다. 나아가, 측면 절연층(63)은 상기 식각 방지층(51) 위로 연장될 수 있다. 한편, 상기 측면 절연층(63)을 형성하는 동안, 또는 그 후, 식각 방지층(51) 내에 전극들(E1, E2, E3, E4)의 연장부들을 노출시키는 개구부들(51a)이 형성된다.
도 20을 참조하면, 발광셀들(LS1, LS2, LS3, LS4)을 전기적으로 연결하는 배선들(65)이 형성된다. 상기 배선들(65)은 상기 발광셀들을 직렬 연결할 수 있다. 예컨대, 상기 배선들(65)은 발광셀(LS1)의 제1 도전형 반도체층(25)과 발광셀(LS2)의 제2 도전형 반도체층(29)에 전기적으로 연결된 전극(E2)을 전기적으로 연결하고, 발광셀(LS2)의 제1 도전형 반도체층(25)과 발광셀(LS3)의 제2 도전형 반도체층(29)에 전기적으로 연결된 전극(E3)을 전기적으로 연결하고, 발광셀(LS3)의 제1 도전형 반도체층(25)과 발광셀(LS4)의 제2 도전형 반도체층(29)에 전기적으로 연결된 전극(E4)을 전기적으로 연결할 수 있다. 이에 따라, 발광셀들(LS1, LS2, LS3, LS4)이 직렬 연결된 어레이가 형성된다.
상기 배선들(65) 각각은 그 일 단부가 하나의 발광셀, 예컨대 발광셀(LS1)의 제1 도전형 반도체층(25)에 전기적으로 연결되고, 타 단부는 그것에 인접한 발광셀, 예컨대 발광셀(LS2)의 제2 도전형 반도체층(29)에 전기적으로 연결된 전극(E2)에 전기적으로 연결된다.
상기 배선들(65)에 의해 기판(61) 상부에 적어도 두 개의 직렬 어레이들이 형성될 수 있으며, 이들 어레이들이 서로 역병렬 연결되어 교류 전원에 의해 구동될 수 있다. 이와 달리, 기판상에서 배선들에 의해 직렬 어레이가 형성되고, 상기 직렬 어레이가 상기 기판 상에 형성된 브리지 정류기에 연결됨으로써 교류 전원에 의 구동될 수도 있다. 브리지 정류기 또한 배선들에 의해 발광셀들을 연결하여 형성될 수 있다. 또한, 상기 발광셀들의 직렬 어레이를 고전압 직류 전원하에서 구동할 수도 있다.
상기 배선들(65)을 형성하기 전, 배선들의 접착력 또는 오믹 콘택 특성을 향상시키기 위해 패드들(도시하지 않음)이 제1 도전형 반도체층들(25) 및/또는 전극들(E1, E2, E3, E4) 상에 형성될 수 있다.
상기 배선들(65)은 또한 상기 발광셀들의 제1 도전형 반도체층들(25)을 서로 연결할 수 있다. 이때, 상기 전극들(E1, E2, E3, E4)는 서로 연결될 수 있다. 이에 따라, 복수개의 발광셀들이 병렬 연결된 발광 소자가 제공될 수 있다.
한편, 상기 발광셀들 상의 제1 도전형 반도체층들(25)에 PEC(광전 화학) 식각 등에 의해 거칠어진 표면(R)이 형성될 수 있다. 상기 거칠어진 표면(R)은 배선들을 형성하기 전에 수행될 수도 있다.
이상에서 본 발명에 대해 몇몇 실시예들을 예로 들어 설명되었지만, 본 발명은 앞서 설명된 실시예들에 한정되지 않고, 본 발명의 기술적 사상을 벗어나지 않으면서 당업자들에 의해 다양하게 변형 및 변경될 수 있다. 이러한 변형 및 변경들은 아래의 청구범위에서 정의되는 본 발명의 범위에 포함된다.
본 발명의 발광 소자 제조 방법은 기판의 리세스 영역들의 측벽이 c면이 되도록 기판을 부분 식각하고, 상기 측벽면에서 우선 성장시켜 상기 기판을 덮는 질화물 반도체층들을 형성하고, 상기 질화물 반도체층들을 패터닝하여 복수개의 비극성 발광셀들을 형성하는 것을 포함한다. 본 방법에 있어서, 상기 성장 단계에서 성장 기법에 의해 필연적으로 결정결함들이 특정 위치에서 발생하며, 이들 결정 결함들은 질화물 반도체층들을 패터닝하는 동안 제거된다.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 복수개의 비극성 발광셀들을 형성하는 방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 기판(21) 상에 성장 방지 패턴(23)이 형성된다. 상기 기판(21)은 사파이어 또는 실리콘탄화물 기판일 수 있으며, 그 상부면은 통상의 질화물 반도체 성장면인 c면(0001)과 다른 면이며, 바람직하게, r면(1-102), a면(11-20), m면(1-100)이다. 이들 면들은 c면에 대해 일정한 교각을 형성한다. 예컨대, r면은 c면과 90도 미만의 교각을 형성하고, a면 및 m면은 직교하는 교각을 형성한다. 상기 기판(21)은 필요에 따라 도전성 실리콘탄화물 기판, 또는 절연성의 실리콘탄화물 또는 사파이어 기판일 수 있다.
상기 성장 방지 패턴(23)은 질화물 반도체가 기판(21)에서 성장되는 것을 방지하며, 예컨대 실리콘산화물 또는 실리콘질화물로 형성될 수 있다. 성장 방지 패턴(23)은 기판(21)을 노출시키는 개구부들을 가지며, 스트라이프 패턴으로 형성된다.
도 2를 참조하면, 상기 성장 방지 패턴(23)에 의해 노출된 기판(21)이 식각되어 스트라이프 형상의 리세스된 영역들(21a)이 형성된다. 리세스된 영역들(21a)은 성장 방지 패턴(23)을 식각마스크로 사용하여 기판(21)을 식각함으로써 형성될 수 있다. 상기 식각에 의해 이온들이 가장 밀집되어 있는 c면이 리세스된 영역들의 측벽을 형성한다.
본 실시예에 있어서, 성장 방지 패턴(23)이 리세스 영역들(21a)을 형성하기 위한 식각 마스크로 사용되는 것으로 설명하였으나, 다른 식각 마스크를 사용하여 리세스 영역들(21a)을 형성하고, 그 후, 상기 기판(21a) 상에 성장 방지 패턴(23)을 형성할 수도 있다. 또한, 성장 방지 패턴(23) 상에 다른 물질, 예컨대 포토레지스트와 같은 물질로 식각 마스크를 더 형성할 수도 있다.
도 3을 참조하면, 상기 리세스된 영역들(21a)을 갖는 기판(21) 상에 제1 도전형 질화물 반도체층(25)이 성장된다. 제1 도전형 질화물 반도체층(25)을 성장시키기 전에 질화물의 핵층 및/또는 버퍼층(도시하지 않음)이 먼저 성장될 수도 있다.
상기 제1 도전형 질화물 반도체층(25)은 리세스 영역들(21a)의 측벽인 c면에서 우선 성장된다. 또한, 성장 방지 패턴(23)에 의해 기판(21)의 상부면에서 성장되는 것은 억제된다. 각 측벽에서 성장된 질화물 반도체층(25)은 성장이 계속됨에 따라 리세스 영역의 중간 영역에서 서로 만나며, 이에 따라 리세스 영역들의 중간 영역들에 실전위(threading dislocation)와 같은 결정 결함들이 생성된다. 또한, 측벽들에서 성장된 질화물 반도체층(25)은 성장이 계속됨에 따라 성장 방지 패턴(23) 상에서 측면 성장하며, 따라서 성장 방지 패턴(23)의 중간 영역들 상에서 실전위와 같은 결정결함들이 생성된다.
질화물 반도체층(25)을 성장함에 따라 성장면이 서로 만나서 결정결함이 생성되는 위치가 리세스 영역들의 중간 영역들과 성장 방지 패턴(23)의 중간 영역들이 되도록 상기 성장 방지 패턴(23)의 폭 및 리세스 영역들의 폭이 선택된다.
상기 제1 도전형 반도체층(25)이 기판(21) 상부를 덮게 되면, 그 후 성장되는 질화물 반도체는 기판 상부를 덮는 질화물 반도체층의 성장면을 따라 성장된다. 상기 성장면은 리세스 영역들의 측벽인 c면에 대해 기판 상부면과 동일한 교각을 가지므로, 기판의 상부면과 동일한 면이 되고, 이에 따라 비극성 질화물 반도체층이 생성된다.
도 4를 참조하면, 상기 제1 도전형 반도체층(25) 상에 활성층(27) 및 제2 도전형 질화물 반도체층(29)이 성장된다. 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)은 III-N 계열의 화합물 반도체로 형성되며, 금속유기화학기상증착법(MOCVD) 또는 분자선 증착법(molecular beam epitaxy; MBE) 등의 공정에 의해 성장될 수 있다.
활성층(25) 및 제2 도전형 반도체층(29)은 제1 도전형 반도체층(25)의 성장면을 따라 성장되며 따라서 비극성 질화물 반도체층들이 성장된다. 이때, 제1 도전형 반도체층(25)에 생성된 결정 결함들은 활성층(25) 및 제2 도전형 반도체층(27)에 전사될 수 있다.
상기 제1 도전형 및 제2 도전형은 n형 및 p형 또는 p형 및 n형 일 수 있다. 바람직하게, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형이다.
상기 활성층(27)은 다중양자우물 구조일 수 있으며, 제1 도전형 반도체층(25) 및 제2 도전형 반도체층(29)은 단일층에 한정되지 않고 다중층일 수 있다.
도 5를 참조하면, 상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 질화물 반도체층들이 패터닝되어 복수개의 발광셀들(30)이 형성된다. 이때, 리세스 영역들의 측벽들 사이의 중간 영역들 및 성장 방지 패턴(23) 상의 중간 영역들에 위치하는 질화물 반도체층들이 제거된다.
즉, 기판(21) 상에서 질화물 반도체층들이 제거된 분리 영역들에 의해 복수개의 비극성 발광셀들이 서로 이격된다. 이때, 상기 분리 영역들은 상기 리세스 영역의 측벽들 사이의 중간 영역 및 상기 리세스 영역들 사이의 중간 영역을 포함한다. 이에 따라, 리세스 영역들 측벽에서 성장된 질화물 반도체들이 만나서 생성되는 결정 결함들이 제거된다.
상기 발광셀들(30)은 리세스 영역들을 따라 기다란 형상을 가질 수 있다. 이와 달리, 리세스 영역들을 가로지르는 영역들에서 질화물 반도체층들이 제거될 수 있으며, 리세스 영역들을 따라서도 서로 이격된 복수개의 발광셀들(30)이 형성될 수 있다.
이러한 발광셀들(30)을 배선들을 통해 전기적으로 연결함으로써 다양한 회로를 구성할 수 있으며, 서브마운트 또는 본딩기판 등에 발광셀들을 부착함으로써 플립칩 또는 성장 기판이 분리된 발광 소자 등 복수개의 비극성 발광셀들을 갖는 다양한 발광 소자가 제공될 수 있다.
도 6은 복수개의 비극성 발광셀들을 갖는 제1예의 발광소자 제조방법을 설명하기 위한 단면도이다.
도 6을 참조하면, 발광셀들(30) 상에 반사 금속층(31)이 형성된다. 상기 반사 금속층은 예컨대 Ag 또는 Al로 형성될 수 있다. 또한, 각 발광셀(30)의 일부 영역 상에 반사 금속층(31)이 형성되고, 상기 반사 금속층(31)을 덮는 보호 금속층(도시하지 않음)이 형성될 수 있다.
상기 반사 금속층(31) 상에 범프들(33)을 통해 제2 기판(35)이 본딩된다. 상기 제2 기판(35)은 예컨대 서브마운트 기판일 수 있으며, 내부에 전기 회로를 가질 수 있다. 한편, 상기 기판(21)은 도전성 실리콘탄화물 기판일 수 있으며, 상기 기판(21)의 하부면에는 전극(37) 패드가 형성될 수 있다. 이에 따라, 서브마운트 기판(35) 상에 비극성 발광셀들(30)이 플립본딩된 플립칩이 제공된다. 상기 플립칩은 상기 기판(21) 상에 복수개의 발광셀들(30)을 형성한 후, 기판(21)을 단일칩으로 분리한 후 분리된 칩을 서브마운트 기판(35)에 본딩함으로써 형성된다.
도 7 내지 도 10은 복수개의 비극성 발광셀들을 갖는 제2예의 발광 소자 제조 방법을 설명하기 위한 단면도들이다.
도 7을 참조하면, 앞서 도 1 내지 도 4를 참조하여 설명한 바와 같이, 기판(21) 상에 질화물 반도체층들(25, 27, 29)를 성장시킨다. 그 후, 상기 질화물 반도체층들(25, 27, 29)를 식각하여 서로 분리된 발광셀들(LS1, LS2, LS3, LS4)을 형성한다. 이때, 상기 제2 도전형 반도체층(29) 및 활성층(27)의 일부분이 제거되어 제1 도전형 반도체층(25)이 노출된다. 즉, 상기 발광셀들은 각각 제1 도전형 반도체층(25), 상기 제1 도전형 반도체층의 일부 영역 상에 위치하는 제2 도전형 반도체층(29) 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재된 활성층(27)을 포함한다. 상기 제1 도전형 반도체층(25)의 일부 영역을 노출시키는 공정은 메사(mesa) 식각 공정으로 알려져 있다.
도 8을 참조하면, 상기 발광셀들(LS1, LS2, LS3, LS4) 사이의 공간을 채우는 제1 절연층(41)이 형성된다. 제1 절연층(41)은 상기 제1 도전형 반도체층(25)의 상부면 아래에 위치한다. 제1 절연층(41)은 예컨대, SOG 등과 같은 절연물질로 형성될 수 있다. 절연물질을 발광셀들 상에 도포 또는 증착한 후, 제1 도전형 반도체층(2)의 상부면이 노출되도록 상기 절연물질을 부분적으로 제거하여 제1 절연층(41)을 형성할 수 있다. 상기 제1 절연층(41)은 발광셀들 사이의 단차를 감소시키기 위해 형성되며, 생략될 수도 있다.
도 9를 참조하면, 상기 제1 절연층(41) 상에서, 상기 발광셀들의 측면을 덮는 제2 절연층(45)이 형성된다. 제2 절연층(45)은 발광셀들(LS1, LS2, LS3, LS4)의 상부를 노출시키는 개구부들을 가지며, 또한 제1 도전형 반도체층(25)의 상부면으 노출시키는 개구부들을 갖는다. 제1 절연층(41)이 생략된 경우, 제2 절연층이 리세스 영역들 내의 제1 도전형 반도체층(25)의 측면을 덮는다.
한편, 상기 발광셀들 상에, 예컨대 제2 도전형 반도체층(29) 상에 투명전극층(43)이 형성된다. 투명전극층(43)은 제2 절연층(45)을 형성하기 전에 형성될 수도 있다. 투명전극층은 예컨대, ITO와 같은 투명 산화막 또는 Ni/Au와 같은 투명 금속으로 형성될 수 있다.
도 10을 참조하면, 상기 발광셀들(LS1, LS2, LS3, LS4)을 연결하는 배선들(47)이 형성된다. 상기 배선들(47)은 발광셀들을 직렬 연결하여 직렬 어레이를 만들 수 있다. 상기 배선들(47)에 의해 적어도 2개의 직렬 어레이들이 만들어질 수 있으며, 이들 어레이들이 서로 역병렬로 연결될 수 있다. 이에 따라, 고전압 교류 전원하에서 구동되는 교류용 발광 소자가 제공될 수 있다. 또한, 상기 배선들(47)은 발광셀들을 병렬 연결하는 배선들을 포함할 수 있다. 상기 배선들(47)에 의해 발광셀들이 다양한 회로로 연결될 수 있다. 이러한 배선 연결에 의해 교류 또는 직류 전원하에서 구동되는 다양한 발광 소자가 제공된다.
도 11은 복수개의 비극성 발광셀들을 갖는 제3예의 발광 소자 제조 방법을 설명하기 위한 단면도이다.
도 11을 참조하면, 도 10의 배선들(47)이 형성된 후, 상기 발광셀들(LS1, LS2, LS3, LS4)을 덮는 층간 절연층(49)이 형성된다. 상기 층간 절연층(49)은 발광셀들이 서로 단락되는 것을 방지한다. 한편, 상기 층간 절연층(49) 상에 제2 기판(50)이 본딩된다.
상기 제2 기판(50)은 서브마운트 기판일 수 있으며, 따라서 플립칩 형태의 발광소자가 제공될 수 있다. 상기 서브마운트 기판은 전극 패드들을 가질 수 있으며, 발광셀들에 전원을 공급하기 위한 패드들(도시하지 않음)이 층간 절연층(49)을 통해 상기 서브마운트 기판상의 전극 패드들에 전기적으로 연결될 수 있다. 이 경우, 발광셀들에서 방출된 광은 기판(21) 쪽으로 방출된다. 따라서, 도 9의 투명 전극층(43) 대신 반사 금속층(43a)이 형성되는 것이 바람직하다.
한편, 상기 층간 절연층(49)은 생략될 수 있으며, 범프들을 통해 상기 발광셀들이 서브마운트 기판에 본딩될 수 있다.
도 12는 복수개의 비극성 발광셀들을 갖는 제4예의 발광 소자 제조 방법을 설명하기 위한 단면도이다.
도 12를 참조하면, 도 11의 제2 기판(50)이 본딩된 후, 기판(21)이 제거된다. 기판(21)은 폴리싱 공정 또는 식각 공정에 의해 제거될 수 있다. 이때, 상기 성장 방지 패턴(23)도 함께 제거될 수 있으며, 제1 도전형 반도체층(25)의 하부면들이 노출된다. 상기 제1 도전형 반도체층은 평탄화될 수 있다.
상기 제2 기판(50)이 아래로 가고, 제1 도전형 반도체층(25)이 위로 가도록 하면 위쪽으로 광이 방출되는 발광소자가 된다. 따라서, 제1 도전형 반도체층(25)이 상부 반도체층이 되고, 제2 도전형 반도체층(29)이 하부 반도체층이 된다. 한편, 제1 절연층(41)은 제1 도전형 반도체층들(25) 사이의 공간을 채우며, 배선들은 발광셀들과 제1 절연층(41) 아래에 배치된다.
이에 더하여, 상기 노출된 제1 도전형 반도체층(25)의 노출면에 거칠어진 면(R)이 형성될 수 있다. 거칠어진 면(R)은 PEC(광전 화학) 식각 등에 의해 형성될 수 있다.
도 13은 복수개의 비극성 발광셀들을 갖는 제5예의 발광 소자 제조 방법을 설명하기 위한 단면도이다.
도 13을 참조하면, 도 8의 제1 절연층(41)이 형성된 후, 도 6을 참조하여 설명한 바와 같이, 발광셀들 상에 반사층(43a)이 형성된다. 한편, 제2 기판(50)은 전극 패턴들(50a)을 갖는다. 상기 전극 패턴들(50a)은 발광셀들(LS1, LS2,LS3, LS4)에 대응하여 형성된다.
상기 발광셀들과 전극 패턴들(50a)이 범프들(33)을 통해 전기적으로 연결된다. 이때, 하나의 발광셀, 예컨대 발광셀(LS1)의 제1 도전형 반도체층(25) 및 제2 도전형 반도체층(29)은 서로 이웃하는 전극 패턴들(50a)에 각각 연결된다. 이러한 연결을 통해 발광셀들을 범프들(33)과 전극패턴들(50a)을 이용하여 직렬 연결할 수 있다.
이와 달리, 제1 도전형 반도체층들(25)을 서로 전기적으로 연결하고, 제2 도전형 반도체층들(29)을 서로 전기적으로 연결하여 발광셀들을 병렬 연결할 수도 있다.
도 14 내지 도 20은 본 발명의 다른 실시예에 따른 복수개의 비극성 발광셀들을 갖는 발광 소자 제조 방법을 설명하기 위한 단면도들이다. 앞서 설명한 발광 소자들은 기판(21) 상에서 발광셀들을 분리하는 것이나, 여기서는 질화물 반도체층들을 기판(21)으로부터 분리한 후, 발광셀들을 분리하는 것이 다르다. 또한, 금속 식각 부산물이 발생되는 것을 방지하는 공정이 소개된다.
도 14를 참조하면, 도 4의 질화물 반도체층들(25, 27, 29), 예컨대 제2 도전형 반도체층(29) 상에 식각 방지층(51)이 형성된다. 식각 방지층(51)은 상기 측벽들 사이의 중간 영역 및 상기 성장 방지 패턴(23)의 중간 영역 상의 상기 질화물 반도체층들을 덮는다. 또한, 상기 성장 방지 패턴(23)을 가로지르는 영역들을 덮어 제2 도전형 반도체층(29)을 노출시키는 개구부들이 형성된다. 상기 개구부들은 뒤에 형성될 발광셀들의 영역들 상에 각 발광셀 영역에 대응하여 형성되며, 발광셀들의 영역들보다 작은 면적으로 형성된다.
*식각 방지층(51)은 제2 도전형 반도체층(29) 상에 실리콘 산화막 또는 실리콘 질화막과 같은 절연층을 형성하고, 이를 사진 및 식각 공정을 사용하여 패터닝함으로써 형성된다.
도 15를 참조하면, 상기 개구부들 내에 반사층들(53a)이 형성된다. 반사층들(53a)은 반사율이 높은 금속 물질, 예컨대 Ag, Al 또는 이들의 합금으로 형성될 수 있으며, 굴절률이 다른 층들을 적층하여 형성할 수도 있다. 상기 반사층(53a)이 금속층으로 형성되는 경우, 도금 또는 증착 기술을 사용하여 형성될 수 있으며, 예컨대 리프트 오프 공정을 사용하여 형성될 수 있다. 한편, 상기 반사층들을 형성하기 전에 제2 도전형 반도체층(29) 상에 오믹 콘택층(도시하지 않음)을 형성할 수도 있다. 또한, 상기 반사층들을 먼저 형성하고, 상기 식각 방지층(51)을 그 후에 형성할 수도 있다.
이어서, 상기 반사층들(53a)을 덮는 보호 금속층(53b)을 형성한다. 보호 금속층들(53b)은 각각 식각 방지층(51)의 개구부들을 채우고 식각 방지층(51)의 윗면으로 연장된다. 상기 보호 금속층들(53b)은 서로 이격되도록 형성된다. 보호 금속층들(53b)은 단일층 또는 다중층으로 형성될 수 있으며, 예를 들어 Ni, Ti, Ta, Pt, W, Cr, Pd 등으로 형성될 수 있다.
*본 실시예에 있어서, 상기 반사층들(53a)과 상기 보호 금속층(53b)이 전극들(E1, E2, E3, E4)을 구성한다. 그러나, 전극들(E1, E2, E3, E4)은 이것에 한정되는 것은 아니며, 단일의 금속층으로 형성될 수도 있다. 예컨대, 상기 반사층들의 형성이 생략되고, 보호금속층(53b)만으로 전극을 구성할 수도 있다.
도 16을 참조하면, 상기 전극들(E1, E2, E3, E4) 상에 층간 절연층(61)이 형성된다. 층간 절연층(61)은 전극들(E1, E2, E3, E4)을 덮으며, 전극들(E1, E2, E3, E4) 사이의 갭들을 채울 수 있다. 층간 절연층의 재질은 특별히 한정되지 않으며, 실리콘 산화막 또는 실리콘 질화막으로 형성될 수 있다.
상기 층간 절연층(61) 상에 본딩 금속(57)이 형성되고, 제2 기판(61) 상에 본딩 금속(59)이 형성된다. 상기 본딩 금속(57)은 예를 들어 AuSn(80/20wt%)으로 형성될 수 있다. 상기 제2 기판(61)은 특별히 한정되는 것은 아니지만, 기판(21)과 동일한 열팽창 계수를 갖는 기판일 수 있으며, 예컨대 사파이어 기판일 수 있다.
상기 본딩 금속들(57, 59)을 서로 마주보도록 본딩함으로써 기판(61)이 상기 층간 절연층(61) 상에 본딩된다.
도 17을 참조하면, 상기 기판(21)이 제거되고 상기 제1 도전형 반도체층(25)이 노출된다. 기판(21)은 레이저 리프트 오프(LLO) 기술 또는 다른 기계적 방법이나 화학적 방법, 예컨대 폴리싱 또는 식각기술에 의해 분리될 수 있다. 이에 따라, 제1 도전형 반도체층(25)이 노출되며, 노출면은 평탄화될 수 있다.
도 18을 참조하면, 상기 질화물 반도체층들(25, 27, 29)을 패터닝하여 복수개의 발광셀들(LS1, LS2, LS3, LS4)을 형성한다. 상기 발광셀들(LS1, LS2, LS3, LS4)은 각각 패터닝된 제1 도전형 반도체층(25), 패터닝된 활성층(127) 및 패터닝된 제2 도전형 반도체층(129)을 포함한다. 상기 화합물 반도체층들은 사진 및 식각 공정을 사용하여 패터닝될 수 있다. 이때, 상기 식각 공정에 의해 발광셀들 사이의 질화물 반도체층들이 제거되고, 식각 방지층(51)이 노출된다. 상기 식각 방지층(51)은 식각 공정 동안, 그 아래의 전극들(E1, E2, E3, E4)이 노출되는 것을 방지한다. 이를 위해, 식각 방지층(51) 상부의 한정된 영역에서 식각이 수행된다. 또한, 상기 발광셀들을 분리하는 동안, 결정 결함들이 위치하는 질화물 반도체층들이 제거된다.
도 19를 참조하면, 상기 발광셀들(LS1, LS2, LS3, LS4)의 측면을 덮는 측면 절연층(63)이 형성된다. 상기 측면 절연층(63)은 발광셀들을 덮는 절연층을 형성한 후, 이를 사진 및 식각 공정을 사용하여 패터닝함으로써 형성될 수 있다. 상기 측면 절연층은 예를 들어 SiO2, SiN, MgO, TaO, TiO2, 또는 폴리머로 형성될 수 있다. 측면 절연층(63)은 발광셀들의 측면에 노출된 상기 제1 도전형 반도체층(125), 활성층(127) 및 제2 도전형 반도체층(129)을 덮는다. 측면 절연층(63)은 또한, 도시한 바와 같이, 발광셀들(LS1, LS2, LS3, LS4)의 상면 일부를 덮을 수 있다. 나아가, 측면 절연층(63)은 상기 식각 방지층(51) 위로 연장될 수 있다. 한편, 상기 측면 절연층(63)을 형성하는 동안, 또는 그 후, 식각 방지층(51) 내에 전극들(E1, E2, E3, E4)의 연장부들을 노출시키는 개구부들(51a)이 형성된다.
도 20을 참조하면, 발광셀들(LS1, LS2, LS3, LS4)을 전기적으로 연결하는 배선들(65)이 형성된다. 상기 배선들(65)은 상기 발광셀들을 직렬 연결할 수 있다. 예컨대, 상기 배선들(65)은 발광셀(LS1)의 제1 도전형 반도체층(25)과 발광셀(LS2)의 제2 도전형 반도체층(29)에 전기적으로 연결된 전극(E2)을 전기적으로 연결하고, 발광셀(LS2)의 제1 도전형 반도체층(25)과 발광셀(LS3)의 제2 도전형 반도체층(29)에 전기적으로 연결된 전극(E3)을 전기적으로 연결하고, 발광셀(LS3)의 제1 도전형 반도체층(25)과 발광셀(LS4)의 제2 도전형 반도체층(29)에 전기적으로 연결된 전극(E4)을 전기적으로 연결할 수 있다. 이에 따라, 발광셀들(LS1, LS2, LS3, LS4)이 직렬 연결된 어레이가 형성된다.
상기 배선들(65) 각각은 그 일 단부가 하나의 발광셀, 예컨대 발광셀(LS1)의 제1 도전형 반도체층(25)에 전기적으로 연결되고, 타 단부는 그것에 인접한 발광셀, 예컨대 발광셀(LS2)의 제2 도전형 반도체층(29)에 전기적으로 연결된 전극(E2)에 전기적으로 연결된다.
상기 배선들(65)에 의해 기판(61) 상부에 적어도 두 개의 직렬 어레이들이 형성될 수 있으며, 이들 어레이들이 서로 역병렬 연결되어 교류 전원에 의해 구동될 수 있다. 이와 달리, 기판상에서 배선들에 의해 직렬 어레이가 형성되고, 상기 직렬 어레이가 상기 기판 상에 형성된 브리지 정류기에 연결됨으로써 교류 전원에 의 구동될 수도 있다. 브리지 정류기 또한 배선들에 의해 발광셀들을 연결하여 형성될 수 있다. 또한, 상기 발광셀들의 직렬 어레이를 고전압 직류 전원하에서 구동할 수도 있다.
상기 배선들(65)을 형성하기 전, 배선들의 접착력 또는 오믹 콘택 특성을 향상시키기 위해 패드들(도시하지 않음)이 제1 도전형 반도체층들(25) 및/또는 전극들(E1, E2, E3, E4) 상에 형성될 수 있다.
상기 배선들(65)은 또한 상기 발광셀들의 제1 도전형 반도체층들(25)을 서로 연결할 수 있다. 이때, 상기 전극들(E1, E2, E3, E4)는 서로 연결될 수 있다. 이에 따라, 복수개의 발광셀들이 병렬 연결된 발광 소자가 제공될 수 있다.
한편, 상기 발광셀들 상의 제1 도전형 반도체층들(25)에 PEC(광전 화학) 식각 등에 의해 거칠어진 표면(R)이 형성될 수 있다. 상기 거칠어진 표면(R)은 배선들을 형성하기 전에 수행될 수도 있다.
이상에서 본 발명에 대해 몇몇 실시예들을 예로 들어 설명되었지만, 본 발명은 앞서 설명된 실시예들에 한정되지 않고, 본 발명의 기술적 사상을 벗어나지 않으면서 당업자들에 의해 다양하게 변형 및 변경될 수 있다. 이러한 변형 및 변경들은 아래의 청구범위에서 정의되는 본 발명의 범위에 포함된다.
Claims (8)
- 기판;
상기 기판 상부에 서로 이격되어 위치하는 복수개의 비극성 발광셀들로서, 각각 상기 기판의 상부에 위치한 제1 도전형 반도체층, 상기 제1 도전형 반도체층의 상부에 위치한 활성층 및 상기 활성층의 상부에 위치한 제2 도전형 반도체층을 포함하는 발광셀들;
상기 발광셀들의 제1 도전형 반도체층들 사이의 공간을 채우는 절연층;
상기 발광셀들과 상기 절연층 상에서 상기 발광셀들을 전기적으로 연결하는 배선들;
상기 배선들을 덮는 층간 절연층을 포함하며,
상기 기판은 상부면, 하부면 및 상기 상부면과 교각을 이루며 상기 상부면과 상기 하부면을 연결하는 측면을 포함하며,
상기 제1 도전형 반도체층들은 상기 기판의 측면과 접하는 복수개의 비극성 발광셀들을 갖는 발광 소자. - 청구항 1에 있어서, 상기 기판은 사파이어 또는 실리콘탄화물 기판이며,
상기 기판의 측면은 c면인 복수개의 비극성 발광셀들을 갖는 발광 소자. - 청구항 2에 있어서, 상기 c면과 상기 발광셀들의 상면의 교각은 상기 c면과 상기 기판의 상부면의 교각과 동일한 복수개의 비극성 발광셀들을 갖는 발광 소자.
- 청구항 2에 있어서, 상기 기판의 상기 상부면은 r면, a면 및 m면 중 적어도 어느 하나의 면을 포함하는 복수개의 비극성 발광셀들을 갖는 발광 소자.
- 청구항 1에 있어서, 상기 제1 도전형 반도체층들의 하면은 단차를 포함하는 복수개의 비극성 발광셀들을 갖는 발광 소자.
- 청구항 5에 있어서, 상기 제1 도전형 반도체층들의 하면은 각각 상기 기판의 상기 상부면, 상기 하부면 및 상기 측면과 접하는 복수개의 비극성 발광셀들을 갖는 발광 소자.
- 청구항 1에 있어서, 상기 배선들은 상기 발광셀들을 직렬 연결하는 배선들을 포함하는 복수개의 비극성 발광셀들을 갖는 발광 소자.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150065477A KR101564344B1 (ko) | 2015-05-11 | 2015-05-11 | 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150065477A KR101564344B1 (ko) | 2015-05-11 | 2015-05-11 | 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080138422A Division KR101557362B1 (ko) | 2008-12-31 | 2008-12-31 | 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150058129A KR20150058129A (ko) | 2015-05-28 |
| KR101564344B1 true KR101564344B1 (ko) | 2015-10-29 |
Family
ID=53392748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150065477A KR101564344B1 (ko) | 2015-05-11 | 2015-05-11 | 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101564344B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006339534A (ja) | 2005-06-03 | 2006-12-14 | Sony Corp | 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器 |
| JP2008235883A (ja) | 2007-03-21 | 2008-10-02 | Samsung Electro Mech Co Ltd | 発光装置、発光装置の製造方法及びモノリシック発光ダイオードアレイ |
-
2015
- 2015-05-11 KR KR1020150065477A patent/KR101564344B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006339534A (ja) | 2005-06-03 | 2006-12-14 | Sony Corp | 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器 |
| JP2008235883A (ja) | 2007-03-21 | 2008-10-02 | Samsung Electro Mech Co Ltd | 発光装置、発光装置の製造方法及びモノリシック発光ダイオードアレイ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150058129A (ko) | 2015-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101557362B1 (ko) | 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| US9337175B2 (en) | Light emitting device and method of fabricating the same | |
| KR101017395B1 (ko) | 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| JP5766429B2 (ja) | 発光素子及びその製造方法 | |
| KR101533817B1 (ko) | 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| KR101093117B1 (ko) | 교류용 발광 소자 및 그것을 제조하는 방법 | |
| KR20100108906A (ko) | 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| KR20100075420A (ko) | 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| KR101115539B1 (ko) | 발광 소자 및 그것을 제조하는 방법 | |
| KR101564344B1 (ko) | 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| KR101564343B1 (ko) | 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| KR101457205B1 (ko) | 서로 이격된 반도체층들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| KR101599529B1 (ko) | 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| KR101171327B1 (ko) | 발광 소자 및 그것을 제조하는 방법 | |
| KR101457203B1 (ko) | 복수개의 반도체 적층 구조를 갖는 발광 다이오드 | |
| KR101457206B1 (ko) | 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법 | |
| KR101138977B1 (ko) | 발광 소자 및 그것을 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180906 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 5 |