KR101557027B1 - 멀티 비전 시스템에서 영상 소스의 디스플레이 방법 및 장치 - Google Patents

멀티 비전 시스템에서 영상 소스의 디스플레이 방법 및 장치 Download PDF

Info

Publication number
KR101557027B1
KR101557027B1 KR1020140073760A KR20140073760A KR101557027B1 KR 101557027 B1 KR101557027 B1 KR 101557027B1 KR 1020140073760 A KR1020140073760 A KR 1020140073760A KR 20140073760 A KR20140073760 A KR 20140073760A KR 101557027 B1 KR101557027 B1 KR 101557027B1
Authority
KR
South Korea
Prior art keywords
image
unit
mixer
source
sources
Prior art date
Application number
KR1020140073760A
Other languages
English (en)
Inventor
김광열
이태환
강세범
Original Assignee
주식회사 리드텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 리드텍 filed Critical 주식회사 리드텍
Priority to KR1020140073760A priority Critical patent/KR101557027B1/ko
Application granted granted Critical
Publication of KR101557027B1 publication Critical patent/KR101557027B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

멀티 비전 시스템에서 영상 소스의 디스플레이 방법 및 장치가 개시되어 있다. 복수의 영상 소스를 출력하는 멀티 비전 시스템은 복수의 디코더 및 믹서 블록으로 복수의 영상 소스를 전달하는 입력부, 복수의 영상 소스 중 제1 영상 소스에 대한 디코딩 및 후처리를 수행하고, 복수의 영상 소스 중 제2 영상 소스에 대한 후처리를 수행하여 출력하는 복수의 디코더 및 믹서 블록, 복수의 디코더 및 믹서 블록 각각을 연결하는 연결부와 복수의 디코더 및 믹서 블록을 기반으로 처리된 복수의 영상 소스를 출력하는 전체 디스플레이를 포함할 수 있다.

Description

멀티 비전 시스템에서 영상 소스의 디스플레이 방법 및 장치{METHOD AND APPARATUS FOR DISPLAYING IMAGE SOURCE ON MULTI-VISION SYSTEM}
본 발명은 멀티 비전에 관한 것으로 보다 상세하게는 멀티 비전 시스템에서 영상 소스의 디스플레이 방법 및 장치에 관한 것이다.
멀티 비전은 다수의 영상을 확대하거나 축소하여 복수개의 영상 소스를 복수개의 디스플레이를 통해 출력하는 시스템이다. 멀티 비전은 다양한 분야에서 활용될 수 있는데, 예를 들어, 멀티 비전은 보안 감시 관제용의 목적으로 각국의 정부/지자체의 지원 하에 통합 관제 시스템에서 활용될 수 있다.
최근에 고가의 디스플레이가 여러대 연동되어 하나의 커다란 디스플레이로 활용할 수 있는 것은 디스플레이 가격이 과거 수년 전에 비해 많이 저렴해지고 이를 제어하는 중앙 통제 서버의 프로세싱 능력과 기술이 발전하여 시스템 비용이 절감될 수 있었기 때문이다. 최근에는 아직 고가이고 실험적이지만 투명 디스플레이나 3D 디스플레이를 활용한 멀티 비전 시스템도 국내외 전시회에 등장하고 있다.
다양한 국가에서 대화면 고화질에 대한 연구가 수행되고 있다. 일본과 프랑스는 2011년, 우리나라는 2012년 HDTV(high definition television) 방송으로 전환하였다. 또한, Post-HD 영상으로서 HD 화면의 4~16배 크기에 해당하는 7,680×4,320 UHD(ultra high definition)급 영상에 대한 연구가 다양한 국가에서 수행되고 있다. 그러나, 이를 위해 초고품질 콘텐츠 획득에서부터 저장, 편집, 부호화, 전송 및 디스플레이에 이르기까지 전 분야에서 새롭게 기술 개발 및 표준화가 요구된다. 이미 HDTV의 보급이 얼마 되지 않은 시점에서 UHD급 영상을 지원하는 제품의 개발 및 양산을 위해서는 많은 연구가 필요하다.
멀티 비전은 제약 및 한계를 넘지 않는 크기의 영상 표시 장치들을 배치하여 기술적 제약이나 비용의 한계를 넘는 크기의 영상을 표현할 수 있다. 예를 들어, 하나의 영상이 복수의 개별 디스플레이 각각에 대응되는 부분으로 분할된 후 분할된 영상이 각각의 대응되는 영상 표시 장치를 통해서 디스플레이될 수 있다. 멀티비전 시스템은 통제 방식에 따라 크게 중앙 제어식, 독립 제어식, 영상 분할 분배식 및 복호화, 분할화 및 표시 분업화 방식으로 분류될 수 있다.
멀티 비전 시스템을 구현하기 위한 또 하나의 중요한 요소는 복호화 능력이다. 현재 많이 쓰이고 있는 x86 기반의 프로세서에서 복호화의 주요 플랫폼은 IvyBridge 플랫폼, nVIDIA CUDA 플랫폼 등이 있다.
한국출원특허 제10-2002-0047108 [명칭: 멀티비전 및 그 화면 구현 방법]
본 발명의 제1 목적은 멀티 비전을 통한 복수의 영상 소스의 디스플레이 방법을 제공하는 것이다.
본 발명의 제2 목적은 복수의 영상 소스를 디스플레이하는 멀티 비전을 제공하는 것이다.
상술한 본 발명의 제1 목적을 달성하기 위한 본 발명의 일 측면에 따른 복수의 영상 소스를 출력하는 멀티 비전 시스템은 복수의 디코더 및 믹서 블록으로 상기 복수의 영상 소스를 전달하는 입력부, 상기 복수의 영상 소스 중 제1 영상 소스에 대한 디코딩 및 후처리를 수행하고, 상기 복수의 영상 소스 중 제2 영상 소스에 대한 후처리를 수행하여 출력하는 복수의 디코더 및 믹서 블록, 상기 복수의 디코더 및 믹서 블록 각각을 연결하는 연결부와 상기 복수의 디코더 및 믹서 블록을 기반으로 처리된 상기 복수의 영상 소스를 출력하는 전체 디스플레이를 포함할 수 있되, 상기 제1 영상 소스는 디코딩이 필요한 IP(internet protocol) 기반의 복수 영상 소스이고, 상기 제2 영상 소스는 캡쳐부로부터 전달되는 복수 영상 소스이며, 상기 전체 디스플레이는 멀티 비전을 구성하기 위한 개별 디스플레이를 포함하고, 상기 다수의 개별 디스플레이 중 적어도 하나의 개별 디스플레이는 상기 복수의 영상 소스 중 적어도 하나의 영상 소스를 출력할 수 있다.
상기 디코더부는 상기 복수의 영상 소스 중 최대 n개의 상기 제1 영상 소스에 대한 디코딩을 수행하여 상기 믹서부로 전달하도록 구현되고, 상기 믹서부는 상기 디코더부에 의해 디코딩된 상기 제1 영상 소스 및 캡쳐부를 통해 전달되는 최대 m개의 상기 제2 영상 소스에 대한 후처리를 수행하도록 구현되며, 상기 디코더 및 믹서 블록은 복수일 수 있다.
상기 믹서부는 상기 복수의 영상 소스 중 적어도 하나의 영상 소스에 대한 전단 스케일링을 수행하는 제1 스케일링부, 상기 전단 스케일링이 수행된 상기 적어도 하나의 영상 소스에 대한 해상도를 향상시키는 이미지 향상부, 상기 복수의 영상 중 적어도 하나의 영상 소스에 표시될 추가적인 텍스트 정보를 영상 데이터에 추가하기 위해 구현되는 OSD(on screen display)부와 상기 복수의 영상 소스 중 적어도 하나의 영상 소스를 다른 영상 소스와 하나의 개별 디스플레이에 겹쳐서 출력하기 위해 구현되는 오버레이부와 상기 복수의 영상 소스 중 적어도 하나의 영상 소스에 대한 후단 스케일링을 수행하는 제2 스케일링부를 포함할 수 있다.
상기 믹서부는 상기 복수의 영상 소스 중 적어도 하나의 영상 소스에 대한 크롭핑(cropping) 및 상기 복수의 영상 소스간 입력 및 출력 시간 동기화를 수행할 수 있다.
상기 개별 디스플레이는 영상을 투사하는 프로젝터를 포함하고, 상기 믹서부는 상기 개별 디스플레이에 출력되는 영상의 경계부분을 인접한 개별 디스플레이에 출력되는 영상의 대응 경계부분과 일부 오버랩되도록 출력하여 개별 디스플레이 영상들의 연결 부분이 자연스럽도록 하는 경계처리부를 더 포함할 수 있다.
상기 오버레이부는 상기 제1 영상 소스 및 상기 제2 영상 소스 각각에 대해 객체와 배경을 분리하고, 상기 제1 영상 소스의 적어도 하나의 제1 객체 중 우선 순위가 가장 높은 제1 객체와 상기 제2 영상 소스의 적어도 하나의 제2 객체 중 우선 순위가 가장 높은 제2 객체 간에 중복이 없도록 상기 제1 영상 소스와 상기 제2 영상 소스를 중첩하되, 상기 우선 순위는 상기 제1 객체의 위치와 상기 제2 객체의 위치를 기반으로 결정될 수 있다.
상술한 바와 같이 본 발명의 실시예에 따른 멀티 비전 시스템에서 영상 소스의 디스플레이 방법 및 장치에서는 디코딩할 수 있는 영상 소스의 개수와 출력되는 디스플레이의 개수를 증가시킬 수 있다. 또한, 본 발명의 실시예에 따른 멀티 비전 시스템은 화질 저하의 문제를 해결하고 영상 불일치의 문제를 해결할 수 있을 뿐만 아니라 대규모 시스템의 운영 복잡도를 낮출 수 있다.
도 1은 본 발명의 실시예에 따른 멀티 비전 시스템을 나타낸 개념도이다.
도 2는 본 발명의 실시예에 따른 멀티 채널 비디오 믹서 및 멀티 채널 비디오 디코더의 동작을 설명하기 위한 개념도이다.
도 3은 본 발명의 실시예에 따른 디코더 및 믹서 블록에 포함되는 믹서부를 나타낸 개념도이다.
도 4는 본 발명의 실시예에 따른 멀티 비전 시스템의 기능을 나타낸 개념도이다.
도 5는 본 발명의 실시예에 따른 오버레이 방법을 나타낸 개념도이다.
도 6는 본 발명의 실시예에 따른 크롭핑 방법을 나타낸 개념도이다.
도 7은 본 발명의 실시예에 따른 디코더를 나타낸 개념도이다.
도 8은 본 발명의 실시예에 따른 영상 오버레이 방법을 나타낸 개념도이다.
도 9는 본 발명의 실시예에 따른 멀티 비전 시스템의 모니터링 시스템을 나타낸 개념도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어"있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어"있다거나 "직접 접속되어"있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 이하, 도면상의 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대해서 중복된 설명은 생략한다.
종래의 멀티 비전 시스템에서는 IP(internet protocol) 기반의 다입력, PC(personal computer) 기반의 다출력 영상에 대한 처리 문제가 존재했다. 기존의 멀티 비전 시스템에서는 아날로그 입력 소스를 복수의 디스플레이로 표출하는 것이 주된 기능이었다. 하지만, 최근 통합 관제 센터의 급속한 증대 및 입력 영상의 수의 기하급수적인 증가로 인해 멀티 비전 시스템으로 입력되는 입력 영상들이 점점 IP(internet protocol) 기반으로 전환되고 있다. 또한, 아날로그 카메라에서 IP 카메라로 시장이 전환되어, 멀티 비전 시스템에서 IP 기반의 데이터의 처리가 매우 중요한 문제로 대두되었다.
또한, 멀티 비전 시스템으로 입력되는 입력 영상이 Full HD(high definition) 이상의 영상으로 향상되고 있어 멀티 비전 시스템에서 초고해상도 영상에 대한 디코딩 능력이 요구된다. 기존의 멀티 비전 시스템은 초고해상도 영상을 처리하기 위한 코덱 기술, 프로세서 성능, PCIe 대역폭의 문제를 가지고 있다. 이뿐만 아니라 기존의 멀티 비전 시스템은 아래와 같은 문제점을 가지고 있었다.
기존의 멀티 비전 시스템은 x86 상에서 복수개의 압축된 영상 소스를 디코딩하여 최대 40 화면 정도만을 디스플레이할 수 있다. 또한, 기존의 멀티 채널 시스템에서는 x86 상의 디코딩이 가능하더라도 출력할 수 있는 메모리나 PCIe 버스의 대역폭 문제로 인해 멀티 채널 디코딩의 문제가 존재하였다. 또한, 기존의 멀티 비전 시스템에서 하드웨어 디코더가 다중으로 배치되어도, 디코더의 다양한 출력을 오버레이, 스케일링, 화면 배치 등을 하기 위한 하드웨어의 성능이 부재하였다.
이뿐만 아니라 기존의 멀티 비전 시스템에서는 작은 수의 영상 소스가 수많은 화면에 자유자재로 디스플레이되는 경우, 스케일러 자체의 문제로 인해 화질 열화가 발생할 수 있다. 따라서, 멀티 비전 시스템에서 원래의 소스가 분할되어 스케일링되는 경우, 화질 열화를 감수해야 한다.
또한, 기존의 멀티 비전 시스템에서 멀티 비전을 디스플레이하기 위한 중앙 제어 방식, 독립 제어 방식, 영상 분할 분배 방식은 각 소스의 내부 지연으로 인한 자체 시간 지연의 문제를 발생시킬 수 있다. 즉, 네트워크 상의 시간 불일치 문제로 인한 영상 불일치가 발생할 수 있다. 이뿐만 아니라, 멀티 비전 시스템에서 수십 개의 화면을 운영하기 위해서는 화면 배열 순서와 상관없이 영상 소스의 자유로운 배치가 필수적이다. 디지털화된 신호의 전송 길이는 아날로그 신호와 달리 매우 짧은 특성이 있어 장소의 변경 등에 의한 유지 보수가 관건이다.
따라서, 본 발명의 실시예에 따른 멀티 비전 시스템은 디코딩할 수 있는 영상 소스의 개수와 출력되는 디스플레이의 개수를 증가시킬 수 있다. 구체적으로, 본 발명의 실시예에 따른 멀티 비전 시스템은 스케일러(scaler), 복합기(compositor) 및 오버레이(overlay) 기능을 가지는 하드웨어 로직으로 구현되어 최대 96개의 입력을 처리하고 48개의 출력 채널을 통해 풀 HD 영상을 디스플레이할 수 있다. 물론, 이러한 입력의 수나 출력의 수는 필요에 따라 줄어들 수 있고, 기술 발전이나 적용되는 구성의 병렬 연결에 의해 증가될 수 있으므로 구체적인 숫자로 한정되지는 않으나 선행 기술과 대비하여 더 많은 채널을 활용할 수 있는 구성이라는 점은 고려되어야 한다. 본 발명의 실시예에 따른 멀티 비전 시스템에서는 48채널 이상의 Full-HD 영상에 대한 디코딩을 위한 디코더 시스템이 구현되고, 디코더 시스템은 MPEG2, H.264 등의 다양한 동영상 표준 기반으로 인코딩된 영상 소스를 디코딩할 수 있다.
본 발명의 실시예에 따른 멀티 비전 시스템은 화질 저하의 문제를 해결하기 위해 고해상도의 입력 소스를 지원하고, 스케일러 IP를 도입할 수 있다. 또한, 본 발명의 실시예에 따른 멀티 비전 시스템은 영상 불일치의 문제를 해결하기 위해 GenLock, IEEE1588PTP 등을 지원할 수 있다. 이뿐만 아니라, 본 발명의 실시예에 따른 멀티 비전 시스템은 대규모 시스템의 운영의 복잡성의 문제를 해결하기 위해 복호, 분할 및 표시 분업 방식의 호환성을 유지하고, 편집기 및 원격 지원 소프트웨어를 지원할 수 있다. 이하, 본 발명의 실시예에서는 멀티 비전 시스템의 구체적인 동작에 대해 게시한다.
도 1은 본 발명의 실시예에 따른 멀티 비전 시스템을 나타낸 개념도이다.
도 1을 참조하면, 멀티 비전 시스템은 멀티 채널 비디오 믹서(100), 멀티 채널 비디오 디코더(120), GPU(graphic processing unit)(140) 및 화면 구성부(160)를 포함할 수 있다. 여기서 GPU(140)는 외부 영상을 캡쳐 방식으로 제공할 수 있는 구성을 의미하는 것으로 비디오 입력, 카메라 입력 등 다양한 영상을 제공할 수 있는 좀 더 포괄적 의미의 캡쳐부를 대표하는 실시예이다. 따라서, 이하 본 발명의 실시예에서 GPU로 설명되는 내용은 캡쳐부의 내용으로 간주될 수 있다.
멀티 채널 비디오 믹서(100)는 SD, HD, Full-HD, UHD, 커스텀 등 다양한 해상도의 96개의 채널(멀티 채널 비디오 디코더(120)로부터 48개의 채널 및 GPU(140)로부터의 48개의 채널)로부터 입력 데이터를 수신하고, 48개의 채널을 통해 비디오 데이터를 출력하기 위해 구현될 수 있다. 앞서 설명했던 바와 같이 구체적인 채널의 수는 다양하게 설정될 수 있으며, 본 실시예에서는 종래 기술로 달성하기 어려운 채널의 수를 예시하기 위하여 48개 채널을 예로 들어 설명하는 것임에 주의한다.
멀티 채널 비디오 디코더(120)는 예를 들어, Full-HD 48개의 채널을 디코딩하기 위해 구현될 수 있다. 멀티 채널 비디오 디코더(120)에 의해 디코딩된 데이터는 Full-HD 48개의 채널을 통해 멀티 채널 비디오 믹서(100)로 입력될 수 있다. 구체적으로 멀티 채널 비디오 디코더(120)는 48개의 입력 채널을 통해 전송된 영상 소스에 대한 디코딩을 수행할 수 있다. 멀티 채널 비디오 디코더(120)로 입력되는 영상 소스는 IP 기반 영상 소스일 수 있다. 멀티 채널 비디오 디코더(120)는 다양한 동영상 포맷을 기반으로 인코딩된 데이터에 대한 디코딩을 수행할 수 있다. 예를 들어, 멀티 채널 비디오 디코더(120)는 MPEG2, MPEG4, H.264 등의 동영상 표준으로 인코딩된 동영상 데이터에 대한 디코딩을 수행할 수 있다.
GPU(graphic processing unit)(140)는 48개의 Full HD 출력을 프로세싱하기 위해 구현될 수 있다. GPU(140)에 의해 프로세싱된 데이터는 Full-HD 48개의 채널을 통해 멀티 채널 비디오 믹서(100)로 입력될 수 있다. 물론, 이 경우 역시 48개 채널로 한정되지 않으며 다양한 채널 수로 구성될 수 있다.
화면 구성부(160)는 화면 구성 및 화면 스케쥴링 등을 위해 구현될 수 있다. 화면 구성부(160)는 멀티 비전의 전체 디스플레이에 포함되는 개별 디스플레이의 동작을 스케줄링할 수 있다. 화면 구성부(160)는 화면 구성을 위해 멀티 채널 비디오 믹서(100), 멀티 채널 비디오 디코더(120), GPU(140)의 동작을 제어할 수도 있다.
도 2는 본 발명의 실시예에 따른 멀티 채널 비디오 믹서 및 멀티 채널 비디오 디코더의 동작을 설명하기 위한 개념도이다.
도 2에서는 멀티 채널 비디오 디코더 및 멀티 채널 비디오 믹서가 디코더 및 믹서 블록(200)의 단위로 동작하는 경우를 가정하여 설명한다. 디코더 및 믹서 블록(200) 각각이 연결부(250)를 기반으로 연결되어 멀티 채널 비디오 디코더 및 멀티 채널 비디오 믹서를 구현할 수 있다. 도 2에서 게시된 디코더 및 믹서 블록(200)은 멀티 채널 비디오 디코더 및 멀티 채널 비디오 믹서를 구현하는 하나의 실시예로서 이외에도 다양한 방식으로 멀티 채널 비디오 디코더 및 멀티 채널 비디오 믹서가 구현될 수 있다.
도 2를 참조하면, 디코더 및 믹서 블록(200)은 입력부(미도시), 출력부(240), 통신부(미도시), 연결부(250) 및 동기화부(미도시)와 연결될 수 있다.
입력부는 도시된 예에서, 96개의 입력 채널을 통해 영상 소스를 수신하여 디코더 및 믹서 블록(200)으로 전달할 수 있다. 96개의 입력 채널 중 48개의 입력 채널은 GPU(220)로부터 영상 소스를 수신하는 채널이고, 96개의 채널 중 나머지 48개의 입력 채널은 디코더(210)로부터 IP 기반의 영상 소스를 수신할 수 있다.
출력부(240)는 디코더 및 믹서 블록(200)을 통해 영상 처리된 영상 소스를 모니터로 전달할 수 있다. 출력부(240)는 96개의 입력 채널을 통해 입력된 영상 소스를 예를 들어, 48개의 채널을 통해 48개의 모니터(또는 개별 디스플레이)로 출력할 수 있다. 여기서, 출력 채널의 수나 사용되는 개별 디스플레이의 수 역시 다양하게 구성될 수 있으며, 그 수는 입력 영상 소스와 무관하게 설정될 수 있다.
디코더 및 믹서 블록(200) 각각은 예를 들어, 16개의 입력 채널에 대한 디코딩을 수행하는 디코더부(210)와 16개의 출력 채널을 통해 출력 신호를 생성하는 믹서부(230)를 포함할 수 있다. 믹서부(230)는 디코더부(210)로부터 입력되는 16개의 입력 신호 및 GPU(220)로부터 입력되는 16개의 입력 신호를 수신하여 영상 처리를 수행할 수 있다. 믹서부(230)에서 출력된 16개의 출력 신호는 16개의 모니터(개별 디스플레이) 각각에서 출력 영상으로서 디스플레이될 수 있다. 디코더부(210)에서 디코딩되는 채널의 개수 및 믹서부(230)에서 출력되는 채널의 개수는 임의적인 것으로 변할 수 있다.
도시된 예에서, 하나의 디코더 및 믹서 블록(200)마다 16개의 출력 신호가 생성되므로 3개의 디코더 및 믹서 블록(200)은 48개의 출력 신호를 생성할 수 있다. 48개의 출력 신호는 48개의 모니터(개별 디스플레이) 각각에서 출력될 수 있다. 48개의 개별 디스플레이는 모여서 하나의 멀티 비전의 전체 디스플레이를 형성할 수 있다. 이러한 디코더 및 믹서 블록(200)의 수는 증감될 수 있고, 각각 처리하는 입출력 채널의 수는 다양할 수 있다.
연결부(250)는 복수의 디코더 및 믹서 블록(200) 각각을 연결하기 위해 구현될 수 있다.
통신부는 IEEE 1588PTP(precision time protocol), TCP(transmission control protocol), UDP(user datagram protocol) 등의 프로토콜을 기반으로 영상 소스에 관련된 데이터를 송신 및/또는 수신할 수 있다.
동기화부는 입력 소스 및 출력 소스 간의 시간 동기화를 위해 구현될 수 있다. 예를 들어, 동기화부는 Genlock을 사용하여 동기 신호 발생기(sync generator)에 의해 발생되는 동기 신호를 기준으로 입력 소스 및 출력 소스 간의 동기화를 수행할 수 있다.
도 3은 본 발명의 실시예에 따른 디코더 및 믹서 블록에 포함되는 믹서부를 나타낸 개념도이다. 도시된 실시예에서는 16개 입력 신호를 예로 든 것으로 이는 다양하게 변경될 수 있다.
전술한 바와 같이 믹서부는 디코더부로부터 입력되는 16개의 입력 신호 및 GPU로부터 입력되는 16개의 입력 신호를 수신하여 믹싱할 수 있다. 믹서부에서 출력된 16개의 출력 신호는 16개의 개별 디스플레이(또는 모니터) 각각에서 출력될 수 있다.
도 3을 참조하면, 믹서부는 MCU(micro control unit)(300), 입력 프로세서(310), 출력 프로세서(320), F＆A 스케일러부(330), 이미지 향상부(340), OSD부(350), 오버레이부(360), DDR(double data rate) 제어부(370)를 포함할 수 있다.
MCU(300)는 믹서부의 동작을 제어하기 위해 구현될 수 있다. 예를 들어, MCU(300)는 비디오 믹서 로직을 제어하고 외부 통신을 담당하기 위해 구현될 수 있다.
입력 프로세서(310) 및 출력 프로세서(320)는 입력 타이밍 및 출력 타이밍과 컨디셔닝을 위해 구현될 수 있다.
입력 프로세서(310)로 입력되는 신호는 최대 48개의 채널을 통해 GPU로부터 입력되는 DVI(digital visual interface) 또는 RGB 1920x1200 포맷의 영상 데이터이거나, 최대 48개의 채널을 통해 디코더로부터 입력되는 HD-SDI(high-definition serial digital interface) 또는 HDMI(high definition multimedia interface) 1920*1080 포맷의 영상 데이터일 수 있다. HD-SDI가 사용되는 경우, FPGA(field programmable gate array)의 핀 수가 감소될 수 있다.
출력 프로세서(320)에서 출력되는 신호는 DVI, HDMI, HD-SDI(TBD) 신호 등일 수 있다.
F＆A 스케일러부(330)는 F_Sclaer와 A_Scaler를 포함할 수 있다.
F＆A 스케일러부(330) 중 F_Scalar는 프런트 단에서 입력 프로세서를 통해 입력된 영상에 대한 스케일링을 위해 구현될 수 있다. A_Scaler의 동작에 대해서는 후술한다.
이미지 향상부(340)는 스케일링된 영상에 대한 해상도를 향상시키기 위해 구현될 수 있다.
이미지 향상부(340)를 거친 영상 데이터에 대해 OSD(on screen display)를 위한 영상 처리 및 오버레이(overlay)를 위한 영상 처리가 수행될 수 있다.
OSD부(350)는 출력 영상에 표시될 추가적인 정보(예를 들어, 문자 정보, 그래픽 정보 등)를 영상 데이터에 추가하기 위해 구현될 수 있다. 오버레이부(360)는 복수의 영상을 하나의 개별 디스플레이에 겹쳐서 디스플레이하기 위해 구현될 수 있다.
F＆A 스케일러부(330) 중 A_Scalar는 OSD를 위한 영상 처리 및 오버레이를 위한 영상 처리된 영상 데이터에 대해 2차적인 스케일링을 수행하기 위해 구현될 수 있다.
DDR 컨트롤러(370)는 프레임 버퍼를 제어하기 위해 구현될 수 있다.
본 발명의 실시예에 따른 멀티 채널 비디오 믹서를 통해 출력되는 영상 소스에 대해 아래와 같은 다양한 처리가 수행될 수 있다. 예를 들어, 본 발명의 실시예에 따른 멀티 비전 시스템에서는 멀티 비전의 전체 디스플레이 상에서 영상 소스(또는 입력 영상 데이터)의 자유로운 위치 조절, 자유로운 오버레이 기능, 복수개의 모니터에 복수개의 입력 소스 중첩 기능, 입력 소스에 대한 크로핑(Cropping) 및 스케일링(scaling) 및 입력 소스 간 시간 동기화(time sync) 기능이 지원될 수 있다. 위와 같은 기능이 멀티 비전 관리부에서 수행될 수 있다.
도 4는 본 발명의 실시예에 따른 멀티 비전 시스템의 기능을 나타낸 개념도이다.
아래의 멀티 비전 시스템의 동작들은 멀티 비전 관리부에 의해 수행될 수 있다.
도 4를 참조하면, 우선 본 발명의 실시예에 따른 멀티 비전 시스템에서는 멀티 비전의 전체 디스플레이 상에서 특정한 영상 소스(또는 입력 영상 데이터)의 출력을 위한 개별 디스플레이의 위치가 결정될 수 있다.
예를 들어, 멀티 비전 관리부는 멀티 비전 시스템에 입력된 제1 영상 소스 및 제2 영상 소스 각각의 위치를 설정할 수 있다. 예를 들어, 멀티 비전 관리부는 제1 영상 소스에 제1 영상 소스의 출력을 위한 개별 디스플레이의 식별자 정보를 대응시키고, 제2 영상 소스에 제2 영상 소스의 출력을 위한 개별 디스플레이의 식별자 정보를 대응시킬 수 있다. 멀티 채널 비디오 믹서는 식별자 정보를 기반으로 영상 소스를 식별자 정보에 매칭되는 개별 디스플레이로 출력할 수 있으며, 실질적으로 멀티 비전 관리부의 실제 영상 관리 기능을 수행할 수 있다.
또한, 본 발명의 실시예에 따른 멀티 비전 관리부는 자유로운 오버레이 기능을 수행하도록 구현될 수 있다. 믹서에 입력되는 복수개의 영상 소스가 오버레이 기능을 통해 하나의 디스플레이 상에서 출력될 수 있다. 본 발명의 실시예에 따른 오버레이 방법에 대해서는 후술한다. 멀티 비전 관리부는 복수의 영상 소스에 대하여 동일한 개별 디스플레이의 식별자 정보를 대응시켜서 하나의 개별 디스플레이를 통해 복수의 영상 소스를 출력할 수 있다. 하나의 개별 디스플레이상에서 복수의 영상 소스가 중첩되는 영역에 대한 정보, 중첩되는 영역에서 우선적으로 출력되는 영상 소스에 대한 정보 등 추가적인 정보가 영상 소스에 추가될 수 있다.
한편, 개별 디스플레이는 영상을 직접 표시하는 씨알티(CRT), 엘씨디(LCD), 엘이디(LED), 이엘(EL), 피디피(PDP) 등을 포함하는 다양한 종류의 개별 단위 표시장치를 의미할 수 있으며, 그 외에 프로젝터와 같이 영상을 투사하여 표시하는 개별 프로젝터 영상을 의미할 수도 있다.
여기서, 프로젝터를 개별 디스플레이로 사용할 경우 복수의 프로젝터들 간의 화면 연결 부분은 프로젝터의 광학적 조작이나 영상이 투영되는 배경의 굴곡 등에 의해 각 화면이 분리되어 보이거나 각 화면 간의 연결 부분이 매끄럽지 않을 수 있다. 따라서, 상기 믹서는 각 개별화면의 경계 부분을 인접한 개별화면과 자연스럽게 연결될 수 있도록 대응되는 각 개별화면의 경계 일부가 서로 오버랩(자연스러운 오버랩을 위해 순차적인 투명도로 조절될 수 있음)되도록 하는 경계처리부를 더 포함할 수 있으며, 이를 통해 프로젝터로 멀티 비전을 구성할 경우 설치 용이성과 배경에 대한 유연성을 얻을 수 있다.
도 5는 본 발명의 실시예에 따른 오버레이 방법을 나타낸 개념도이다.
도 5를 참조하면, 복수개의 영상 레이어가 오버레이되어 하나의 개별 디스플레이를 통해 출력될 수 있음을 알 수 있다.
다시 도 4를 참조하면, 본 발명의 실시예에 따른 멀티 비전 관리부는 업 스케일링 기능을 수행하도록 구현될 수 있다. 영상 소스의 출력을 위한 개별 디스플레이의 개수에 따라 업 스케일링 여부 및 업 스케일링의 스케일링 계수가 결정될 수 있다. 예를 들어, 제1 영상 소스가 복수개의 개별 디스플레이에서 출력되는 것으로 설정된 경우, 개별 디스플레이에서 가능한 해상도 및 제1 영상 소스의 해상도를 기반으로 업 스케일링 여부 및 업 스케일링의 스케일링 계수가 결정될 수 있다. 구체적인 예로, 제1 영상 소스의 해상도가 RGB 1920x1200 포맷의 영상 데이터이고, 개별 디스플레이 각각이 RGB 1920x1200 포맷의 영상 데이터 각각을 1:1로 스케일링 없이 출력할 수 있다고 가정할 수 있다. 또한, 제1 영상 소스는 4개의 개별 디스플레이에서 출력되는 것으로 설정된 경우를 가정할 수 있다. 이러한 경우, 제1 영상 소스에 대한 업 스케일링 계수가 4로 설정되고 제1 영상 소스가 업 스케일링이 되어 4개의 개별 디스플레이 상에서 출력될 수 있다.
또한, 본 발명의 실시예에 따른 멀티 비전 관리부는 크롭핑과 업 스케일링 기능을 수행하도록 구현될 수 있다. 크롭핑은 전체 영상 소스에서 일부 영상 영역에 대응되는 영상 소스만을 출력하기 위한 것이다. 또한, 크롭핑된 영상은 스케일링을 통해 출력 영상에 할당된 적어도 하나의 개별 디스플레이 상에서 출력될 수 있다. 또는 출력 영상에 대한 스케일링이 먼저 수행된 이후에 스케일링된 출력 영상에 대한 크롭핑이 수행될 수도 있다.
도 6는 본 발명의 실시예에 따른 크롭핑 방법을 나타낸 개념도이다.
도 6을 참조하면, 영상 소스에 대해 스케일링이 먼저 수행될 수 있다. 영상 소스에 대한 스케일링이 수행된 이후, 크롭핑을 수행하여, 스케일링된 영상 소스에서 일부의 영상 영역에 대응되는 영상 소스만이 적어도 하나의 개별 디스플레이 상에 출력될 수 있다.
즉, 멀티 비전 관리부는 멀티 비전과 네트워크로 연결되어 멀티 비전의 출력을 제어할 수 있다. 멀티 비전 관리부는 영상의 디스플레이 속성, 영상의 레이아웃 결정, 영상의 스케쥴링 기능 등을 수행할 수 있다. 예를 들어, 멀티 비전 관리부는 Video 및 RGB 입력 창에 대한 제어(영상 배치, 영상 제어, 영상 크기 조절 및 영상 속성 변경 등)을 수행할 수 있다. 또한, 멀티 비전 관리부는 입력 창을 배치 후 레이아웃을 저장한 후 다시 불러올 수 있는 기능, 1개의 개별 디스플레이에 여러 개의 영상 소스를 오버레이할 수 있는 기능, 1개의 개별 디스플레이에 여러 개의 RGB 입력을 오버레이할 수 있는 기능, 복수개의 개별 디스플레이 상에서 입력 창을 중첩해서 오버레이할 수 있는 기능, 윈도우에서 실행되는 응용 어플리케이션을 동작 시킬 수 있는 기능, 가상의 가이드라인을 설정하여 화면 배치를 보다 쉽게 하기 위한 기능, 미리 정해진 레이아웃으로 스케쥴링하는 기능(원하는 시간에 원하는 레이아웃 표현 하기 위한 기능)등을 수행할 수 있다.
도 7은 본 발명의 실시예에 따른 디코더를 나타낸 개념도이다.
도 7에서는 예시적으로 최대 48 채널의 멀티 채널 디코더를 나타낸다.
디코더는 coretex A9 또는 DSP(digital signal processor)를 프로세서로서 사용할 수 있다.
디코더에 입력되는 소스는 GbE(gigabit ethernet) 또는 IEEE1588PTP(precision time protocol) 기반으로 입력될 수 있다.
GbE는 이더넷 기반의 통신 기술 표준으로서, 초당 최고 수억bps의 속도로 전송할 수 있다. IEEE1588PTP는 네트워크 간 정확한 동기화를 가능하게 하는 IEEE 1588 표준 시간 전송 프로토콜이다.
디코더의 출력 채널은 48개의 채널이며, 출력 포트는 HDMI 또는 HD-SDI일 수 있다. 디코더의 최대 지원 해상도는 1920*1080일 수 있다.
디코더에서는 디코딩이 가능한 동영상의 인코딩 포맷은 MPEG2MP/HP@1080p30 (max 50Mbps), MPEG4/XviD, SP/ASP@1080p30(max 40Mbps), Divx 3/4/5/6 @1080p30 (max 40Mbps), VC1, ON2 등일 수 있다.
도 8은 본 발명의 실시예에 따른 영상 오버레이 방법을 나타낸 개념도이다.
도 8을 참조하면, 멀티 비전 시스템이 영상의 오버레이를 위한 별도의 설정 없이 영상 소스의 객체를 분석하여 오버레이하는 방법을 개시한다.
멀티 비전 시스템이 하나의 개별 디스플레이 상에서 제1 영상 소스 및 제2 영상 소스를 오버레이하는 경우를 가정하여 설명한다. 이는 믹서부의 오버레이부에서 수행될 수 있다.
도 8을 참조하면, 멀티 비전 시스템에서 제1 영상 소스, 제2 영상 소스 각각에 대해 객체와 배경에 대한 분리를 우선적으로 수행할 수 있다(단계 S800).
멀티 비전 시스템은 제1 영상 소스, 제2 영상 소스에 대한 오버레이를 수행시 오버레이로 인한 객체의 가려짐이 일어나지 않도록 할 수 있다.
제1 영상 소스에 제1 객체가 존재하고, 제2 영상 소스에 제2 객체가 존재하는 경우, 제1 객체와 제2 객체가 겹쳐지지 않거나, 최소한의 겹쳐짐이 일어나도록 할 수 있다. 또한, 제1 영상 소스 및 제2 영상 소스에 복수의 객체가 존재하는 경우, 제1 영상 소스 및 제2 영상 소스 각각에 대한 최우선 객체를 선택하여 최우선 객체에 대한 겹쳐짐을 우선적으로 피할 수 있다(단계 S810).
예를 들어, 최우선 객체는 영상의 중앙에 위치한 객체, 가장 크기가 큰 객체 또는 가장 선명한 객체 등일 수 있다.
도 9는 본 발명의 실시예에 따른 멀티 비전 시스템의 모니터링 시스템을 나타낸 개념도이다.
도 9를 참조하면, 멀티 비전 시스템은 모니터링부(900)를 별도로 구현하여 멀티 비전에서 디스플레이되는 상태가 모니터링부(900)를 통해 체크될 수 있다.
관리자는 모니터링부(900)를 통해 전체 디스플레이에서 출력되는 화면을 모니터링할 수 있다.
이제까지 본 발명에 대하여 바람직한 실시예를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 본 발명을 구현할 수 있음을 이해할 것이다. 그러므로, 상기 개시된 실시예 들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 한다.

Claims (6)

  1. 복수의 영상 소스를 출력하는 멀티 비전 시스템에 있어서,
    복수의 디코더 및 믹서 블록으로 상기 복수의 영상 소스를 전달하는 입력부;
    상기 복수의 영상 소스 중 제1 영상 소스에 대한 디코딩 및 후처리를 수행하고, 상기 복수의 영상 소스 중 제2 영상 소스에 대한 후처리를 수행하여 출력하는 복수의 디코더 및 믹서 블록;
    상기 복수의 디코더 및 믹서 블록 각각을 연결하는 연결부; 및
    상기 복수의 디코더 및 믹서 블록을 기반으로 처리된 상기 복수의 영상 소스를 출력하는 전체 디스플레이를 포함하되,
    상기 제1 영상 소스는 디코딩이 필요한 IP(internet protocol) 기반의 복수 영상 소스이고,
    상기 제2 영상 소스는 캡쳐부로부터 전달되는 복수 영상 소스이며,
    상기 전체 디스플레이는 멀티 비전을 구성하기 위한 개별 디스플레이를 포함하고,
    상기 다수의 개별 디스플레이 중 적어도 하나의 개별 디스플레이는 상기 복수의 영상 소스 중 적어도 하나의 영상 소스를 출력하며,
    상기 복수의 디코더 및 믹서 블록 각각은 디코더부와 믹서부를 포함하고,
    상기 디코더부는 상기 복수의 영상 소스 중 최대 n개의 상기 제1 영상 소스에 대한 디코딩을 수행하여 상기 믹서부로 전달하도록 구현되며,
    상기 믹서부는 상기 디코더부에 의해 디코딩된 상기 제1 영상 소스 및 캡쳐부를 통해 전달되는 최대 m개의 상기 제2 영상 소스에 대한 후처리를 수행하도록 구현되고,
    상기 디코더 및 믹서 블록은 복수인 것을 특징으로 하는 멀티 비전 시스템.
  2. 삭제
  3. 제1항에 있어서, 상기 믹서부는,
    상기 복수의 영상 소스 중 적어도 하나의 영상 소스에 대한 전단 스케일링을 수행하는 제1 스케일링부;
    상기 전단 스케일링이 수행된 상기 적어도 하나의 영상 소스에 대한 해상도를 향상시키는 이미지 향상부;
    상기 복수의 영상 중 적어도 하나의 영상 소스에 표시될 추가적인 텍스트 정보를 영상 데이터에 추가하기 위해 구현되는 OSD(on screen display)부;
    상기 복수의 영상 소스 중 적어도 하나의 영상 소스를 다른 영상 소스와 하나의 개별 디스플레이에 겹쳐서 출력하기 위해 구현되는 오버레이부; 및
    상기 복수의 영상 소스 중 적어도 하나의 영상 소스에 대한 후단 스케일링을 수행하는 제2 스케일링부를 포함하는 것을 특징으로 하는 멀티 비전 시스템.
  4. 제3항에 있어서,
    상기 믹서부는 상기 복수의 영상 소스 중 적어도 하나의 영상 소스에 대한 크롭핑(cropping) 및 상기 복수의 영상 소스간 입력 및 출력 시간 동기화를 수행하는 것을 특징으로 하는 멀티 비전 시스템.
  5. 제3항에 있어서,
    상기 개별 디스플레이는 영상을 투사하는 프로젝터를 포함하고,
    상기 믹서부는 상기 개별 디스플레이에 출력되는 영상의 경계부분을 인접한 개별 디스플레이에 출력되는 영상의 대응 경계부분과 일부 오버랩되도록 출력하여 개별 디스플레이 영상들의 연결 부분이 자연스럽도록 하는 경계처리부를 더 포함하는 것을 특징으로 하는 멀티 비전 시스템.
  6. 제4항에 있어서,
    상기 오버레이부는 상기 제1 영상 소스 및 상기 제2 영상 소스 각각에 대해 객체와 배경을 분리하고, 상기 제1 영상 소스의 적어도 하나의 제1 객체 중 우선 순위가 가장 높은 제1 객체와 상기 제2 영상 소스의 적어도 하나의 제2 객체 중 우선 순위가 가장 높은 제2 객체 간에 중복이 없도록 상기 제1 영상 소스와 상기 제2 영상 소스를 중첩하되,
    상기 우선 순위는 상기 제1 객체의 위치와 상기 제2 객체의 위치를 기반으로 결정되는 것을 특징으로 하는 멀티 비전 시스템.
KR1020140073760A 2014-06-17 2014-06-17 멀티 비전 시스템에서 영상 소스의 디스플레이 방법 및 장치 KR101557027B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140073760A KR101557027B1 (ko) 2014-06-17 2014-06-17 멀티 비전 시스템에서 영상 소스의 디스플레이 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140073760A KR101557027B1 (ko) 2014-06-17 2014-06-17 멀티 비전 시스템에서 영상 소스의 디스플레이 방법 및 장치

Publications (1)

Publication Number Publication Date
KR101557027B1 true KR101557027B1 (ko) 2015-10-02

Family

ID=54341627

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140073760A KR101557027B1 (ko) 2014-06-17 2014-06-17 멀티 비전 시스템에서 영상 소스의 디스플레이 방법 및 장치

Country Status (1)

Country Link
KR (1) KR101557027B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020149619A1 (ko) * 2019-01-14 2020-07-23 엘지전자 주식회사 비디오 월

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008154054A (ja) 2006-12-19 2008-07-03 Mitsubishi Electric Corp デジタル統合型マルチビジョンプロセッサ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008154054A (ja) 2006-12-19 2008-07-03 Mitsubishi Electric Corp デジタル統合型マルチビジョンプロセッサ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020149619A1 (ko) * 2019-01-14 2020-07-23 엘지전자 주식회사 비디오 월
US11468823B2 (en) 2019-01-14 2022-10-11 Lg Electronics Inc. Video wall including multiple displays with reduced afterimage

Similar Documents

Publication Publication Date Title
KR101304052B1 (ko) 다중 영상을 디스플레이 하기 위한 네트워크 동기화된 3ｄ 렌더 방식을 이용하는 비디오 월 시스템
EP2274739B1 (en) Video multiviewer system with serial digital interface and related methods
US20130021524A1 (en) Universal multiple image processor platform
US11381626B2 (en) Segmented video codec for high resolution and high frame rate video
US8723891B2 (en) System and method for efficiently processing digital video
US8111932B2 (en) Digital image decoder with integrated concurrent image prescaler
US20120314777A1 (en) Method and apparatus for generating a display data stream for transmission to a remote display
CA2661760C (en) Video multiviewer system with switcher and distributed scaling and related methods
US11463715B2 (en) Image scaling
CN108156511B (zh) 一种实现双屏或多屏拼接显示的方法和系统
CA2661768C (en) Video multiviewer system with distributed scaling and related methods
CN107580228B (zh) 一种监控视频处理方法、装置及设备
KR101557027B1 (ko) 멀티 비전 시스템에서 영상 소스의 디스플레이 방법 및 장치
KR101877034B1 (ko) 멀티비전 가상화 시스템 및 가상화 서비스 제공 방법
US9693011B2 (en) Upgraded image streaming to legacy and upgraded displays
US10728466B2 (en) Video multiviewer systems
CN112243149B (zh) 一种超宽画面显示的方法、装置和系统
JP3928485B2 (ja) 映像信号表示装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180823

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 5