KR101545815B1 - Probe card having interchangeable thin film in damaged and method for interchanging thin film in damaged - Google Patents

Probe card having interchangeable thin film in damaged and method for interchanging thin film in damaged Download PDF

Info

Publication number
KR101545815B1
KR101545815B1 KR1020140048785A KR20140048785A KR101545815B1 KR 101545815 B1 KR101545815 B1 KR 101545815B1 KR 1020140048785 A KR1020140048785 A KR 1020140048785A KR 20140048785 A KR20140048785 A KR 20140048785A KR 101545815 B1 KR101545815 B1 KR 101545815B1
Authority
KR
South Korea
Prior art keywords
thin film
pattern
resistor
resistance
replacement
Prior art date
Application number
KR1020140048785A
Other languages
Korean (ko)
Inventor
김지원
김용모
조원종
김규열
김준연
강신호
Original Assignee
주식회사 코리아 인스트루먼트
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코리아 인스트루먼트, 삼성전자주식회사 filed Critical 주식회사 코리아 인스트루먼트
Priority to KR1020140048785A priority Critical patent/KR101545815B1/en
Application granted granted Critical
Publication of KR101545815B1 publication Critical patent/KR101545815B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

A probe card capable of replacing a damaged thin film resistor of the present invention has a wiring line in a probe substrate and an upper surface port on the probe card which interface an electric signal between a tester and a probe. The probe card of the present invention includes: a thin film resistor pattern which has a first thickness on the probe substrate in order to provide resistance to a path of the electric signal interfaced by the wiring line; a pair of thin film circuit patterns which have a second thickness larger than the first thickness on the probe substrate, and are connected to both ends of the thin film resistor pattern electrically; and a protective film which is stacked on the thin film resistor pattern and the thin film circuit pattern to protect the thin film resistor pattern and the thin film circuit patterns, and exposes the thin film circuit patterns through opening for resistor replacement. According to the present invention, it is easy to replace the damaged thin film resistor.

Description

검사 공정 시 손상된 박막 저항 교체가 가능한 프로브 카드 및 박막 저항 교체 방법 {Probe card having interchangeable thin film in damaged and method for interchanging thin film in damaged}TECHNICAL FIELD [0001] The present invention relates to a probe card and a thin film resistor replacement method capable of replacing a damaged thin film resistor during an inspection process.

본 발명은, 검사 공정 시 손상된 박막 저항 교체가 가능한 프로브 카드 및 그 교체 방법에 관한 것으로, 특히 박막 저항은 선폭이 작은데다가 전기적인 저항을 제공하는 과정에서 발열 현상으로 변형되거나 박리되는 등 손상이 발생하고, 이러한 손상은 저항 값을 변형시켜 목표하는 저항 값을 제공할 수 없게 되어 검사 수율을 저하시키는 원인이 되기 때문에, 박막 저항 제조 과정에서 발생되는 저항 파손은 물론이고 박막 저항 제조 후 검사 공정에서 발생되는 파손에 대비하여 박막 저항의 제조 과정에서 미리 저항 교체용 오프닝을 형성하여 두고, 파손 시 교체 저항의 양단을 저항 교체용 오프닝을 통해 노출된 박막 회로 상에 접합시킴으로써, 박막 저항의 손상 및 변형 시 새로운 교체 저항을 기존 박막 저항 상에 간단하게 대체할 수 있는 손상된 박막 저항 교체가 가능한 프로브 카드 및 그 교체 방법을 제공하는 것이다.The present invention relates to a probe card capable of replacing a damaged thin film resistor during an inspection process, and a replacement method thereof. In particular, a thin film resistor has a small line width and is damaged or deformed by heat generation Such damage may cause a decrease in the inspection yield because the resistance value can not be modified to provide a desired resistance value. Therefore, resistance damage occurring in the manufacturing process of the thin film resistor, as well as in the inspection process after the manufacture of the thin film resistor The resistance of the thin film resistor is changed in the manufacturing process of the thin film resistor in the process of manufacturing the thin film resistor and the both ends of the replacing resistor are connected to the exposed thin film circuit through the opening for resistance change, Damaged foil that can simply replace the new replacement resistor on the existing thin-film resistor The resistance replacement will be possible to provide a probe card and a replacement method.

일반적으로, 전기 검사 장치는 프로브(probe)를 사용하여 회로 패턴이 형성된 반도체 기판 등과 같은 피검사체에 전기적으로 접촉시키고, 테스터(tester)를 사용하여 상기 피검사체와의 전기적 접촉에 의해 인터페이싱(interfacing) 되는 전기 신호로써 상기 피검사체의 전기적 연결 상태를 판단하는 구성을 갖는다. 2. Description of the Related Art Generally, an electric inspection apparatus uses a probe to electrically contact an object to be inspected, such as a semiconductor substrate, on which a circuit pattern is formed, and is interfaced by electrical contact with the object using a tester, The electrical connection state of the object to be inspected is determined.

이러한 전기 검사 장치는 프로브와 테스터 사이에서 전기 신호를 인터페이싱 하는 배선 라인을 포함한다. 특히, 상기 배선 라인은 프로브와 근접하는 위치에서 적어도 두 개로 분기되는 분기 라인을 포함하는 구조를 갖는다. 이는, 테스터와 전기적으로 접속하는 채널 단자의 개수가 제한되기 때문이다. 그러므로 하나의 채널 단자와 적어도 두 개의 프로브 사이에서 전기 신호가 인터페이싱 되도록 배선 라인을 적어도 두 개로 분기시킨다. 그러나 배선 라인이 적어도 두 개의 분기 라인을 포함할 경우에는 분기 라인 중 어느 하나의 분기 라인에 이상이 발생하면 정상적인 나머지의 분기 라인도 이상이 발생한 것으로 판단하는 상황이 빈번하게 발생한다.Such an electrical inspection apparatus includes a wiring line for interfacing electrical signals between the probe and the tester. In particular, the wiring line has a structure including a branch line branching to at least two at a position close to the probe. This is because the number of channel terminals to be electrically connected to the tester is limited. Therefore, the wiring line is branched into at least two so that an electric signal is interfaced between one channel terminal and at least two probes. However, when the wiring line includes at least two branch lines, when an abnormality occurs in any one of the branch lines, a situation occurs in which it is determined that an abnormality occurs in the normal branch line.

이러한 하나의 분기 라인에서 발생하는 이상에 의한 전기 신호의 전압 감소 또는 정상적인 나머지 분기 라인의 이상 발생을 방지하기 위하여, 도 1에서와 같이 전기 검사 장치는 배선 라인(11)으로부터 분기되는 분기 라인(13a, 13b, 13c, 13d) 각각에 저항(15a, 15b, 15c, 15d)을 제공하는 구조를 갖는다. 여기서 분기 라인(13a, 13b, 13c, 13d) 각각의 단부에는 프로브(19a, 19b, 19c, 19d)가 위치한다. 아울러 프로브(19a, 19b, 19c, 19d) 각각은 더트(DUT : device under test) 단위의 피검사체(17a, 17b, 17c, 17d)와 전기적으로 접촉하는 구조를 갖는다.As shown in FIG. 1, in order to prevent a voltage drop of an electric signal due to an abnormality occurring in one branch line or an abnormality of a normal remaining branch line, the electric inspection apparatus includes a branch line 13a branching from the wiring line 11 , 13b, 13c, and 13d, respectively, of the resistors 15a, 15b, 15c, and 15d. Here, the probes 19a, 19b, 19c and 19d are located at the ends of the branch lines 13a, 13b, 13c and 13d, respectively. Each of the probes 19a, 19b, 19c, and 19d has a structure in which the probes 19a, 19b, 19c, and 19d are in electrical contact with the DUTs 17a, 17b, 17c, and 17d.

분기 라인 각각에 저항을 제공하는 구조의 전기 검사 장치에 대한 일 예는 한국등록특허 제10-0978233호(이하, ‘선행기술문헌’이라 함)에 개시되어 있다. 이 선행기술문헌에는 배선 라인의 일부로서 배선 라인의 나머지 부분과 다른 선폭 또는/및 두께를 갖도록 저항 라인을 구성하는 기술이 개시된다.An example of an electrical inspection apparatus having a structure that provides a resistance to each of the branch lines is disclosed in Korean Patent No. 10-0978233 (hereinafter referred to as "prior art document"). This prior art document discloses a technique for constructing a resistance line so as to have a different line width and / or thickness from the rest of the wiring line as part of the wiring line.

그러나 선행기술문헌에 개시된 저항 라인은 제조 공정 시에는 물론이고, 제조 공정 후 검사 공정 시 박막 저항 패턴의 파손 및 변형이 발생될 수 있다. 그런데, 통상적으로 기판 구조물 상에는 만여 개 이상의 접속 단자가 형성되는데, 제조 공정 시 혹은 검사 공정 시 일부 박막 저항 패턴에 이상이 발생하게 되면 매우 고가인 기판 구조물을 전부 폐기 처분해야 하는 문제점이 있다.However, the resistive lines disclosed in the prior art documents may cause breakage and deformation of the thin film resistive pattern in the manufacturing process as well as in the inspection process after the manufacturing process. Generally, more than 10,000 connection terminals are formed on the substrate structure. However, when some thin film resistance patterns are generated during the manufacturing process or during the inspection process, there is a problem that all the very expensive substrate structures must be disposed of.

한국등록특허 제10-0978233호Korean Patent No. 10-0978233

따라서 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 프로브 카드의 박막 저항 패턴 제조 공정 시에는 물론이고 프로브 카드를 사용하여 피검사체를 검사하는 공정 중에도 변형 또는 파손으로 인한 일부 박막 저항이 손상될 수 있는데, 이 경우 보호막에 의하여 커버(cover)되어 있는 손상된 박막 저항만을 수리하는 것이 거의 불가능하다. 따라서 상기 손상된 박막 저항을 수선하지 않으면 피검사체의 검사 공정을 수행할 수 없게 된다. 이에, 본 발명에서는 손상된 박막 저항 패턴을 수선할 수 있는 손상된 박막 저항 교체가 가능한 프로브 카드 및 그 교체 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the problems of the prior art as described above, and it is an object of the present invention to provide a probe card, Or some thin film resistance due to breakage may be damaged, in which case it is almost impossible to repair only the damaged thin film resistor that is covered by the protective film. Therefore, if the damaged thin film resistor is not repaired, the inspection process of the inspection object can not be performed. Accordingly, the present invention provides a probe card capable of replacing a damaged thin film resistor capable of repairing a damaged thin film resistor pattern, and a replacement method thereof.

본 발명의 다른 목적은 파손된 박막 저항 패턴을 그대로 둔 상태에서 새로운 교체 저항으로 용이하게 교체할 수 있는 손상된 박막 저항 교체가 가능한 프로브 카드 및 그 교체방법을 제공한다.Another object of the present invention is to provide a probe card capable of replacing a damaged thin film resistor which can be easily replaced with a new replacement resistance while leaving a broken thin film resistance pattern, and a replacement method therefor.

전술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명의 손상된 박막 저항 교체가 가능한 프로브 카드는, 프로브 기판 내부의 배선 라인과 상기 프로브 기판 상의 상면 단자가 테스터와 프로브 사이에서 전기 신호를 인터페이싱 하는 프로브 카드에 있어서, 상기 배선 라인에 의하여 인터페이싱 되는 상기 전기 신호의 경로에 저항을 제공하기 위하여 상기 프로브 기판 상에 제1 두께를 가지는 박막 저항 패턴, 상기 프로브 기판 상에 상기 제1 두께보다 큰 제2 두께를 가지고, 상기 박막 저항 패턴의 양단에 전기적으로 연결되는 한 쌍의 박막 회로 패턴, 및 상기 박막 저항 패턴 및 상기 한 쌍의 박막 회로 패턴을 보호하기 위하여 박막 저항 패턴 및 박막 회로 패턴 상에 적층되되, 저항 교체용 오프닝을 통하여 상기 한 쌍의 박막 회로 패턴을 노출시키는 보호막을 포함한다.According to an aspect of the present invention, there is provided a probe card capable of replacing a damaged thin film resistor, comprising: a wiring line inside a probe substrate; and a top terminal on the probe substrate, A thin film resistor pattern having a first thickness on the probe substrate to provide a resistance to a path of the electrical signal interfaced by the wiring line; A pair of thin film circuit patterns having a large second thickness and electrically connected to both ends of the thin film resistor pattern and a thin film resistor pattern and a thin film circuit pattern pattern for protecting the thin film resistor pattern and the pair of thin film circuit patterns , And is electrically connected to the pair of thin film circuits It includes a protective film to expose a turn.

본 발명의 다른 특징에 의하면, 본 발명의 프로브 카드의 손상된 박막 저항 교체 방법은, 프로브 기판 상에 제1포토레지스트를 도포하고, 박막 저항을 형성하기 위하여 상기 제1포토레지스트의 일부를 제거하여 상기 프로브 기판이 노출되도록 하는 단계, 노출된 프로브 기판 상에 도금 공정 및 평탄화 공정을 이용하여 박막 저항 패턴을 형성하고, 상기 제1 포토레지스트를 제거하는 단계, 상기 박막 저항 패턴 상에 제2 포토레지스트를 도포하고, 상기 박막 저항 패턴의 양단에 박막 회로를 형성하기 위하여 제2 포토레지스트의 일부를 제거하여 적어도 상기 박막 저항 패턴의 일부가 노출되도록 하는 단계, 상기 노출된 박막 저항 패턴 상에 도금 공정 및 평탄화 공정을 이용하여 박막 회로 패턴을 형성하고, 제2 포토레지스트를 제거하는 단계, 상기 박막 저항 패턴과 상기 박막 회로 패턴 상에 보호막을 형성하는 단계, 상기 보호막 상에 제3 포토레지스트를 도포하고, 저항 교체를 위하여 상기 박막 저항 패턴의 양단에 형성된 상기 박막 회로 패턴에 각각 대응되는 보호막의 일부가 노출되도록 하는 단계, 노출되는 상기 보호막의 일부를 제거하여 저항 교체용 오프닝을 형성하고, 상기 제3 포토레지스트를 제거하는 단계, 및 상기 박막 저항 패턴 손상 시 상기 저항 교체용 오프닝을 이용하여 손상된 상기 박막 저항 패턴을 동일한 저항 값을 가지고 미리 준비하여 둔 교체 저항으로 대체하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of replacing a damaged thin film resistor in a probe card of the present invention, comprising: applying a first photoresist on a probe substrate; removing a portion of the first photoresist to form a thin film resistor; Forming a thin film resist pattern on the exposed probe substrate using a plating process and a planarizing process, removing the first photoresist, forming a second photoresist on the thin film resist pattern, Removing a part of the second photoresist so as to form a thin film circuit at both ends of the thin film resistor pattern so that at least a part of the thin film resistor pattern is exposed; A step of forming a thin film circuit pattern using the process and removing the second photoresist, Forming a protective film on the thin film circuit pattern, applying a third photoresist on the protective film, and forming a portion of the protective film corresponding to the thin film circuit pattern formed at both ends of the thin film resistor pattern, Forming a resistance replacement opening by removing a part of the protective film to be exposed, removing the third photoresist, and removing the damaged photoresist using the resistance replacement opening when the thin film resistor pattern is damaged, And replacing the thin film resistor pattern with a replacement resistor previously prepared with the same resistance value.

위에서 설명한 바와 같이, 본 발명의 구성에 의하면 다음과 같은 효과를 기대할 수 있다.As described above, according to the configuration of the present invention, the following effects can be expected.

첫째, 박막 저항 제조 공정 시 미리 박막 저항 파손에 대비하여 저항 교체용 오프닝을 형성하여 둠으로써, 검사 공정 시 박막 저항에 파손 및 변형이 발생하더라도 새로운 교체 저항으로 간단하게 대체할 수 있어 검사 수율을 향상시키는 효과가 기대된다.First, by forming an opening for resistance replacement in preparation for the thin film resistance breakdown in the manufacturing process of the thin film resistor, even if breakage and deformation occurs in the thin film resistance during the inspection process, it can be easily replaced by a new replacement resistance, Is expected to be effective.

둘째, 교체 저항을 칩 형태로 제작하되, 대체될 박막 저항의 사이즈에 기초하여 교체 저항의 사이즈와 저항 양단의 간격을 미리 설정하여 둠으로써, 교체 작업 시 불량을 최소화하고, 다른 부품의 손상을 방지하는 효과가 기대된다.Second, the size of the replacement resistor is set based on the size of the thin film resistor to be replaced, and the interval between the ends of the resistor is set in advance, thereby minimizing defects during replacement work and preventing damage to other components .

도 1은 종래 기술에 의한 전기 검사 장치의 전기 신호 인터페이싱 어셈블리를 나타내는 개략적인 구성도이다.
도 2는 본 발명의 일 실시형태에 따른 프로브 카드의 구성을 개략적으로 나타내는 구성도이다.
도 3은 본 발명의 일 실시형태에 의한 박막 저항 교체가 가능한 프로브 카드의 구성을 타나내는 평면도이다.
도 4는 도 3의 절단선 Ι-Ι´의 단면도이다.
도 5a 내지 도 11b는 본 발명에 의한 저항 교체용 오프닝을 포함하는 프로브 카드의 제조방법을 나타내는 평면도들 및 그 단면도들이다.
도 12a 내지 도 14b는 본 발명에 의한 박막 저항 손상 시 저항 교체용 오프닝을 이용한 박막 저항 교체 방법을 나타내는 평면도들 및 그 단면도들이다.
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic diagram showing an electrical signal interfacing assembly of a prior art electrical inspection apparatus. FIG.
2 is a configuration diagram schematically showing a configuration of a probe card according to an embodiment of the present invention.
3 is a plan view showing a configuration of a probe card capable of replacing a thin film resistor according to an embodiment of the present invention.
4 is a sectional view of the cutting line I-I 'in FIG.
5A to 11B are plan views and cross-sectional views illustrating a method of manufacturing a probe card including a resistance replacement opening according to the present invention.
FIGS. 12A to 14B are plan views and cross-sectional views illustrating a method of replacing a thin film resistor using a resistance change opening in the case of a thin film resistor damage according to the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해 질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려 주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Brief Description of the Drawings The advantages and features of the present invention, and how to achieve them, will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. The dimensions and relative sizes of layers and regions in the figures may be exaggerated for clarity of illustration. Like reference numerals refer to like elements throughout the specification.

본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 개략도인 평면도 및 단면도를 참고하여 설명될 것이다. 따라서 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 따라서 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이고, 발명의 범주를 제한하기 위한 것은 아니다.Embodiments described herein will be described with reference to plan views and cross-sectional views, which are ideal schematics of the present invention. Thus, the shape of the illustrations may be modified by manufacturing techniques and / or tolerances. Accordingly, the embodiments of the present invention are not limited to the specific forms shown, but also include changes in the shapes that are produced according to the manufacturing process. Thus, the regions illustrated in the figures have schematic attributes, and the shapes of the regions illustrated in the figures are intended to illustrate specific types of regions of the elements and are not intended to limit the scope of the invention.

이하, 상기한 바와 같은 구성을 가지는 본 발명에 의한 손상된 박막 저항 교체가 가능한 프로브 카드의 바람직한 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.Hereinafter, preferred embodiments of a probe card capable of replacing a damaged thin film resistor according to the present invention having the above-described configuration will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일 실시형태에 따른 프로브 카드를 나타내는 개략적인 구성도이다.2 is a schematic configuration diagram showing a probe card according to an embodiment of the present invention.

도 2를 참조하면, 프로브 카드(200)는 프로브 기판(201), 프로브(221, 223, 225, 227), 채널 단자(231) 그리고 인터페이서를 포함하여 구성될 수 있다.2, the probe card 200 may include a probe substrate 201, probes 221, 223, 225, and 227, a channel terminal 231, and an interface.

구체적으로, 프로브 기판(201)은 전기적 상태를 검사하기 위한 피검사체(미도시)와 상기 피검사체의 전기적 상태를 판단하는 테스터(미도시)를 연결하는 부재이다. Specifically, the probe substrate 201 is a member for connecting an object (not shown) for inspecting the electrical state and a tester (not shown) for determining the electrical state of the object.

예를 들면, 프로브 기판(201)은 하나의 기판으로 이루어지는 단일 구조물 또는 하나 이상의 기판으로 이루어지는 복합 구조물로 구현될 수 있다.For example, the probe substrate 201 may be implemented as a single structure consisting of one substrate or a complex structure composed of one or more substrates.

단일 구조물의 프로브 기판(201)은 단일 기판으로 이루어질 수 있다. 이와 같이, 프로브 기판(201)이 단일 기판과 같은 단일 구조물로 이루어질 경우에는 프로브 기판(201)의 일면(21a)에는 프로브(221, 223, 225, 227)가 배치될 수 있고, 프로브 기판(201)의 타면(23b)에는 채널 단자(231)가 배치될 수 있다. 아울러 프로브 기판(201)이 단일 기판일 경우에도 단일 기판 자체가 다수의 기판 구성층이 적층된 다층 구조물일 수 있다. The probe substrate 201 of the single structure may be formed of a single substrate. As described above, when the probe substrate 201 is made of a single structure such as a single substrate, the probes 221, 223, 225, and 227 may be disposed on one surface 21a of the probe substrate 201, The channel terminal 231 may be disposed on the other surface 23b. In addition, even when the probe substrate 201 is a single substrate, a single substrate itself may be a multi-layer structure in which a plurality of substrate constituent layers are stacked.

복합 구조물의 프로브 기판(201)은 도 2에서와 같이 제1 기판(21), 제2 기판(23) 그리고 연결부(25)를 포함할 수 있다. 여기서, 제1 기판(21)은 LTCC 또는 HTCC와 같은 세라믹 재질의 기판으로서 통상 마이크로 프로브 헤드(Micro probe head: MPH), 스페이스 트랜스포머(Space transformer: 공간 변형기) 등으로 표현될 수 있으며, 제2 기판(23)은 인쇄회로기판(PCB) 등으로 표현될 수 있고, 연결부(25)는 인터포저(Interposer), 포고-핀(Pogo-pin) 등으로 표현될 수 있다. The probe substrate 201 of the composite structure may include a first substrate 21, a second substrate 23, and a connection portion 25 as shown in FIG. The first substrate 21 may be a ceramic substrate such as LTCC or HTCC and may be represented by a micro probe head (MPH), a space transformer (space transformer), or the like. The connection portion 25 may be represented by an interposer, a pogo-pin, or the like.

이와 같이, 프로브 기판(201)이 제1 기판(21), 제2 기판(23) 그리고 연결부(25)를 포함하는 복합 구조물로 이루어질 경우에는 프로브 기판(201)의 제1 기판(21)의 일면(21a)에 프로브(221, 223, 225, 227)가 위치할 수 있고, 프로브 기판(201)의 제2 기판(23)의 타면(23b)에 채널 단자(231)가 위치할 수 있다. 또한 연결부(25)는 제1 기판(21)과 제2 기판(23) 사이에 개재되어 제1 기판(21)과 제2 기판(23) 사이에서의 전기 신호를 인터페이싱 할 수 있다. 이때, 연결부(25)는 제1 기판(21)의 접속 단자(211, 213)와 제2 기판(23)의 접속 단자(233, 235) 사이를 전기적으로 접속이 가능하게 위치할 수 있다. When the probe substrate 201 is composed of a composite structure including the first substrate 21, the second substrate 23 and the connection portion 25, The probes 221, 223, 225 and 227 may be positioned on the first substrate 21a and the channel terminals 231 may be positioned on the second surface 23b of the second substrate 23 of the probe substrate 201. [ The connection unit 25 is interposed between the first substrate 21 and the second substrate 23 to interface electrical signals between the first substrate 21 and the second substrate 23. At this time, the connection portion 25 can be positioned so that the connection terminals 211 and 213 of the first substrate 21 and the connection terminals 233 and 235 of the second substrate 23 can be electrically connected.

프로브(221, 223, 225, 227)는 프로브 기판(201)의 일면(21a)에 배치되어 전기 검사를 수행할 때 피검사체와 전기적으로 접촉하는 부재이다.The probes 221, 223, 225, and 227 are disposed on one surface 21a of the probe substrate 201 and are in electrical contact with the object to be inspected when performing electrical inspection.

채널 단자(231)는 프로브 기판(201)의 타면(23b)에 배치되어 전기 검사를 수행할 때 테스터와 전기적으로 접속하는 부재이다.The channel terminal 231 is disposed on the other surface 23b of the probe substrate 201 and electrically connected to the tester when conducting electrical inspection.

전술한 프로브 카드(200)를 이용한 전기 검사에서는 프로브(221, 223, 225, 227)와 테스터 사이에서 인터페이싱 되는 전기 신호로써 피검사체의 전기적 상태를 판단한다. 그러므로 본 발명의 일 실시형태에 따른 프로브 카드(200)는 프로브(221, 223, 225, 227)와 테스터 사이에서 전기 신호를 인터페이싱 하는 인터페이서를 포함한다.In the electrical inspection using the probe card 200, the electrical state of the test object is determined by an electrical signal interfaced between the probes 221, 223, 225, and 227 and the tester. Therefore, the probe card 200 according to one embodiment of the present invention includes an interface for interfacing electrical signals between the probes 221, 223, 225, 227 and the tester.

인터페이서는 프로브 기판(201) 내부에 위치하는 배선 라인(31)과 프로브 기판(201) 일면(21a)에 위치하는 상면 단자(33, 35, 37, 39)를 포함할 수 있다. 그리고 본 발명의 일 실시형태에서와 같이 프로브 기판(201)이 복합 구조물일 경우에 인터페이서는 배선 라인(31)과 상면 단자(33, 35, 37, 39) 이외에도 연결부(25)와 연결부(25)에 접속되는 접속 단자(211, 213, 233, 235)도 포함할 수 있다. 그러므로 배선 라인(31)은 프로브(221, 223, 225, 227)와 테스터 사이에서 전기 신호를 인터페이싱 하는 부재로써, 프로브(221, 223, 225, 227)와 테스터 사이에서 전기 신호가 인터페이싱 되는 모든 경로를 포함할 수 있다. The interface may include a wiring line 31 located inside the probe substrate 201 and upper surface terminals 33, 35, 37, and 39 located on one surface 21a of the probe substrate 201. In the case where the probe substrate 201 is a composite structure as in the embodiment of the present invention, the interface may include a connecting portion 25 and a connecting portion 25 in addition to the wiring line 31 and the upper surface terminals 33, 35, 37, The connection terminals 211, 213, 233, and 235 may be connected to the connection terminal. Therefore, the wiring line 31 is an element for interfacing an electric signal between the probes 221, 223, 225, 227 and the tester, so that all paths through which the electric signals are interfaced between the probes 221, 223, 225, 227 and the tester . ≪ / RTI >

이에, 본 발명의 일 실시형태에서와 같이 채널 단자(231)가 프로브 기판(201)의 타면(23b)에 위치할 경우에, 배선 라인(31)은 프로브(221, 223, 225, 227)와 채널 단자(231) 사이에서 전기 신호를 인터페이싱 한다. 언급한 바와 같이 본 발명의 일 실시형태에서는 배선 라인(31)이 프로브(221, 223, 225, 227)와 테스터 또는 프로브(221, 223, 225, 227)와 채널 단자(231) 사이에 전기 신호가 인터페이싱 되는 모든 경로를 포함한다. 이에, 배선 라인(31)은 프로브 기판(201)의 내부를 경유하는 구조를 갖는다.Therefore, when the channel terminal 231 is located on the other surface 23b of the probe substrate 201 as in the embodiment of the present invention, the wiring line 31 is connected to the probes 221, 223, 225, and 227 Channel terminals 231. In this way, As mentioned above, in the embodiment of the present invention, the wiring line 31 is provided between the probes 221, 223, 225, 227 and the tester or probes 221, 223, 225, 227 and the channel terminal 231, Lt; RTI ID = 0.0 > interfaced < / RTI > Thus, the wiring line 31 has a structure passing through the inside of the probe substrate 201. [

상면 단자(33, 35, 37, 39)는 배선 라인(31)의 일부이거나 배선 라인(31)이 비아(Via) 형태를 이루는 경우, 배선 라인(31)과 콘택을 가질 수 있다. 특히, 본 발명의 일 실시형태에서는 후술하는 분기 라인(310a, 310b, 310c, 310d)과 콘택되는 상면 단자(33, 35, 37, 39)를 예로 들어 설명한다. 여기서 상면 단자(33, 35, 37, 39)는 후술하는 박막 저항 패턴(R)을 통해서 배선 라인(31)에 의해 인터페이싱 되는 전기 신호의 경로에 저항을 제공함으로써, 전기 신호의 흐름을 조정할 수 있다. The upper surface terminals 33, 35, 37 and 39 may have a contact with the wiring line 31 when they are part of the wiring line 31 or when the wiring line 31 is in the form of a via. Particularly, in the embodiment of the present invention, the upper surface terminals 33, 35, 37, 39 which are in contact with the branch lines 310a, 310b, 310c, 310d to be described later will be described as an example. Here, the upper surface terminals 33, 35, 37, and 39 can adjust the flow of the electric signal by providing a resistance to the path of the electric signal that is interfaced by the wiring line 31 through the thin film resistor R .

이에, 상면 단자(33, 35, 37, 39)는 배선 라인(31)의 모든 경로 중에서 일부 경로에 위치하거나, 혹은 본 발명의 일 실시형태와 같이, 박막 저항의 형태로서 프로브(221, 223, 225, 227)가 위치하는 프로브 기판(201)의 일면(21a)에 위치할 수 있다.The upper surface terminals 33, 35, 37 and 39 may be located on a part of all the paths of the wiring line 31 or may be formed as probes 221, 223, 225, and 227 may be located on one surface 21a of the probe substrate 201.

그리고 배선 라인(31)은 적어도 두 개로 분기되는 분기 라인(310a, 310b, 310c, 310d)을 포함할 수 있다. 이는, 채널 단자(231)의 개수와 프로브(221, 223, 225, 227)의 개수의 차이에 기인한다. 프로브 기판(201)이 복합 구조물일 경우에는 분기 라인(310a, 310b, 310c, 310d)은 제1 기판(21)의 일면(21a) 또는 제1 기판(21)의 일면(21a)과 근접하는 제1 기판(21)의 내부에 위치할 수 있다. 배선 라인(31)이 분기 라인(310a, 310b, 310c, 310d)을 포함할 경우에는 상면 단자(33, 35, 37, 39)는 분기 라인(310a, 310b, 310c, 310d)에 각각 대응되도록 설계되는 것이 바람직하다. 즉, 분기 라인(310a)에 각각 대응되도록 상면 단자(33)를 형성하게 되면, 상면 단자(33, 35, 37, 39)가 분기 라인(310a, 310b, 310c, 310d) 중 어느 하나의 분기 라인(310a)에 이상이 발생할 때 나머지의 분기 라인(310b, 310c, 310d)에 이상이 없도록 보호할 수 있다. 이에, 본 발명의 일 실시예에 따른 상면 단자(33, 35, 37, 39)는 분기 라인(310a, 310b, 310c, 310d) 중 어느 하나의 분기 라인(310a)에 이상이 발생할 때 나머지의 분기 라인(310b, 310c, 310d)에 이상이 없도록 보호하는 격리 저항기(Isolation)일 수 있다. And the wiring line 31 may include branch lines 310a, 310b, 310c, and 310d branching to at least two. This is caused by the difference between the number of the channel terminals 231 and the number of the probes 221, 223, 225, and 227. When the probe substrate 201 is a composite structure, the branch lines 310a, 310b, 310c and 310d are formed on one surface 21a of the first substrate 21 or on one surface 21a of the first substrate 21, 1 substrate 21, as shown in FIG. When the wiring line 31 includes the branch lines 310a, 310b, 310c and 310d, the upper surface terminals 33, 35, 37 and 39 are designed to correspond to the branch lines 310a, 310b, 310c and 310d, . That is, when the upper surface terminals 33 are formed so as to correspond to the branch lines 310a, the upper surface terminals 33, 35, 37 and 39 are connected to any one of the branch lines 310a, 310b, 310c, 310b, 310c, and 310d may be protected so that there is no abnormality in the remaining branch lines 310b, 310c, and 310d when an abnormality occurs in the branch line 310a. The upper surface terminals 33, 35, 37 and 39 according to the embodiment of the present invention are arranged such that when any one branch line 310a of the branch lines 310a, 310b, 310c and 310d is abnormal, And may be an isolation resistor that protects lines 310b, 310c, and 310d from malfunctioning.

더하여, 다른 예로서 언급한 상면 단자(33, 35, 37, 39)는 분기 라인(310a, 310b, 310c, 310d)에 의해 프로브(221, 223, 225, 227)와 채널 단자(231) 또는 프로브(221, 223, 225, 227)와 테스터 사이에서 인터페이싱 되는 전기 신호의 전압이 감소하는 것을 보상하는 분로 저항기(Shunt resistor)일 수도 있다. In addition, the upper surface terminals 33, 35, 37, 39 referred to as other examples are connected to the probes 221, 223, 225, 227 and the channel terminal 231 or the probes 221, 223, 225, 227 by the branch lines 310a, 310b, 310c, Or a shunt resistor that compensates for a decrease in the voltage of an electrical signal interfaced between the tester 221, 223, 225, 227 and the tester.

또한, 본 발명의 일 실시형태에 따른 상면 단자(33, 35, 37, 39)는 배선 라인(31)(또는 분기 라인(310a, 310b, 310c, 310d))과 콘택을 형성함과 동시에 프로브(221, 223, 225, 227)와 테스터, 또는 프로브(221, 223, 225, 227)와 채널 단자(231) 사이에서 인터페이싱 되는 전기 신호에 저항을 제공해야 한다. The upper surface terminals 33, 35, 37 and 39 according to the embodiment of the present invention form a contact with the wiring line 31 (or the branch lines 310a, 310b, 310c and 310d) 221, 223, 225, 227 and the tester or probe 221, 223, 225, 227 and the channel terminal 231. [

도 3 및 도 4를 참조하면, 상면 단자(33, 35, 37, 39)는 프로브 기판(201) 상에 제1 두께(혹은 제1 선폭)를 가지고, 소정 길이로 연장되는 박막 저항 패턴(R), 프로브 기판(201) 상에 상기 제1 두께(혹은 제1 선폭)보다 큰 제2 두께(혹은 제2 선폭)를 가지고, 박막 저항 패턴(R)의 양단에 전기적으로 연결되는 한 쌍의 박막 회로 패턴(C), 및 박막 저항 패턴(R) 및 박막 회로 패턴(C)을 보호하기 위하여 박막 저항 패턴(R) 및 박막 회로 패턴(C) 상에 적층되되, 한 쌍의 박막 회로 패턴(C)을 노출시키는 보호막(P)을 포함할 수 있다.3 and 4, the upper surface terminals 33, 35, 37 and 39 are formed on the probe substrate 201 with a first thickness (or a first line width) (Or a second line width) larger than the first thickness (or the first line width) on the probe substrate 201 and electrically connected to both ends of the thin film resistor pattern R, (R) and a thin film circuit pattern (C) for protecting the circuit pattern (C) and the thin film resistor pattern (R) and the thin film circuit pattern (C) (P) which exposes the protective film (P).

이와 같이, 제1 두께(혹은 제1 선폭)를 제2 두께(혹은 제2 선폭)보다 작게 하는 것은 박막 저항 패턴(R)에 의해 발생되는 저항 값을 높게 만들기 위함이다.In this manner, making the first thickness (or the first line width) smaller than the second thickness (or the second line width) is intended to increase the resistance value generated by the thin film resistor pattern R.

가령, 박막 회로 패턴(C)은 프로브 기판(201) 내부의 배선 라인(31)과 콘택되는 비아 패턴(Ca)과 프로브(미도시)가 수직적 구조를 가지도록 설치되는 프로브 패턴(Cb)으로 구성될 수 있다. 가령, 비아 패턴(Ca)은 비아(미도시)와 직접 접촉하고 비아를 커버하기 충분한 넓이로 형성된다. 프로브 패턴(Cb)은 범프(미도시)를 매개로 하여 수직으로 접합되는 프로브(미도시)와 전기적으로 연결될 수 있다.The thin film circuit pattern C is composed of a via pattern Ca contacted with the wiring line 31 in the probe substrate 201 and a probe pattern Cb provided so that a probe (not shown) . For example, the via pattern Ca is formed to have a width sufficient to directly contact the via (not shown) and cover the via. The probe pattern Cb may be electrically connected to a vertically bonded probe (not shown) via a bump (not shown).

이와 같이 프로브 카드(200)는 상면 단자(33, 35, 37, 39)를 이용하여 테스터와 피검사체를 전기적으로 인터페이싱 할 수 있다.As described above, the probe card 200 can electrically interface the test object with the object to be inspected by using the upper surface terminals 33, 35, 37, and 39.

한편, 박막 저항 패턴(R)은 선폭이나 두께가 작은데다가 전기적인 저항을 제공하는 과정에서 발열 현상으로 변형되거나 박리되는 등 손상이 발생하고, 이러한 손상은 저항 값을 변형시켜 목표하는 저항 값을 제공할 수 없게 되어 프로브 카드의 불량 원인이 되며, 피검사체의 검사 수율을 저하시키는 원인이 된다. 그런데, 보호막(P)은 프로브가 설치되지 않는 상면 단자(33, 35, 37, 39) 상에 형성되기 때문에, 이를 제거하지 않고는 박막 저항 패턴(R)을 수선할 수 없다. 이에 본 발명의 실시예에서는 보호막(P)의 일부가 제거되어 비아 패턴(Ca)과 프로브 패턴(Cb)의 일부분을 노출시키는 저항 교체용 오프닝(E)을 포함하게 된다.On the other hand, the thin film resistance pattern (R) has a small line width or thickness and damages such as deformation or peeling due to exothermic phenomenon in the process of providing electrical resistance, and this damage deforms the resistance value to provide a target resistance value The probe card becomes defective and causes the inspection yield of the inspection object to deteriorate. However, since the protective film P is formed on the upper surface terminals 33, 35, 37, 39 on which the probes are not provided, the thin film resistor pattern R can not be repaired without removing it. Therefore, in the embodiment of the present invention, a part of the protective film P is removed to include the via pattern Ca and the resistance E for opening the resistance pattern for exposing a part of the probe pattern Cb.

저항 교체용 오프닝(E)은 박막 저항 패턴(R)의 양단에 전기적으로 연결되는 박막 회로 패턴(Cb)의 일부가 노출되도록 한다. 이로써, 후술하는 교체 저항(600)이 저항 교체용 오프닝(E)을 통하여 상면 단자(33, 35, 37, 39)의 비아 패턴(Ca)과 프로브 패턴(Cb)를 전기적으로 연결할 수 있다.The resistance exchange opening E allows a part of the thin film circuit pattern Cb electrically connected to both ends of the thin film resistor pattern R to be exposed. This allows the replacement resistor 600 to be described later to electrically connect the via pattern Ca of the top surface terminals 33, 35, 37, 39 with the probe pattern Cb through the resistance replacement opening E.

보호막(P)을 구성하는 물질로 다양한 비전도성 물질을 채택할 수 있으나, 바람직하게 폴리이미드(Polyimide: PI)를 채용하는 것이 바람직하다.Although various nonconductive materials can be adopted as the material for forming the protective film P, it is preferable to employ polyimide (PI).

상면 단자(33, 35, 37, 39) 상부에는 교체 저항(600)이 설치된다. 교체 저항(600)은 칩(chip) 형태로 제작되어 절연 기판(미도시) 상에 양단으로 결합 전극(600a, 600b)을 구비한다. 그리고 한 쌍의 결합 전극(600a, 600b) 사이에는 저항 패턴(미도시)이 형성된다. 여기서 저항 패턴은 손상된 박막 저항 패턴(R)과 동일한 저항 값을 가져야 하는 것은 당연하다. 결합 전극(600a, 600b)은 구리(Cu) 혹은 니켈(Ni)로 제작되어 저항 교체용 오프닝(E)을 통해 박막 회로 패턴(C)과 전기적으로 콘택을 형성한다. 즉, 교체 저항(600)의 일방 결합 전극(600a)은 비아 패턴(Ca)과 접합되고, 타방 결합 전극(600b)은 프로브 패턴(Cb)과 접합된다. A replacement resistor 600 is provided on the upper surface terminals 33, 35, 37, 39. The replacement resistor 600 is fabricated in the form of a chip and has coupling electrodes 600a and 600b on both ends thereof on an insulating substrate (not shown). A resistance pattern (not shown) is formed between the pair of coupling electrodes 600a and 600b. It is a matter of course that the resistance pattern must have the same resistance value as the damaged thin film resistance pattern R. [ The coupling electrodes 600a and 600b are made of copper (Cu) or nickel (Ni) and electrically contact with the thin film circuit pattern C through the opening E for resistance replacement. That is, the one-side coupling electrode 600a of the replacement resistor 600 is bonded to the via pattern Ca and the other coupling electrode 600b is bonded to the probe pattern Cb.

이때, 일방 결합 전극(600a)과 비아 패턴(Ca) 그리고 타방 결합 전극(600b)과 프로브 패턴(Cb)은 솔더 접합부(610)에 의하여 결합 고정된다. 솔더 접합부(610)는 솔더 크림에 의하여 형성되는데, 솔더 크림은 용융점이 낮은 Sn-Pb 계열, Sn-Bi 계열, Sn-Ag 계열 및 Sn-Zn 계열 등의 물질로 이루어질 수 있다. At this time, the one-side coupling electrode 600a, the via pattern Ca, the other coupling electrode 600b, and the probe pattern Cb are coupled and fixed by the solder joint portion 610. The solder joint 610 is formed by a solder cream. The solder cream may be made of a material having a low melting point such as Sn-Pb series, Sn-Bi series, Sn-Ag series, and Sn-Zn series.

도면에는 도시되어 있지 않지만, 보호막(P)이 소정의 두께를 가지기 때문에 일방 결합 전극(600a)과 비아 패턴(Ca) 사이에 혹은 타방 결합 전극(600b)과 프로브 패턴(Cb) 사이에 범프가 더 접합될 수 있다.Although not shown in the drawing, since the protective film P has a predetermined thickness, bumps are formed between the one-side coupling electrode 600a and the via pattern Ca or between the other coupling electrode 600b and the probe pattern Cb Can be bonded.

이하, 도 5a 내지 도11b를 참조하여 본 발명에 의한 저항 교체용 오프닝을 포함하는 프로브 카드의 제조방법을 설명한다.Hereinafter, a method of manufacturing a probe card including a resistance replacement opening according to the present invention will be described with reference to FIGS. 5A to 11B.

도 5a 및 도 5b를 참조하면, 프로브 기판(201) 상에 제1 포토레지스트(B1)를 도포하고, 박막 저항을 형성하기 위하여 제1 포토레지스트(B1) 일부를 제거하여 프로브 기판(201)이 노출되도록 한다. 이때, 도면에는 도시되어 있지 않지만, 프로브 기판(201)은 내부에 배선 라인(31)을 포함하는 것으로 한다. 5A and 5B, a first photoresist B1 is applied on a probe substrate 201 and a portion of the first photoresist B1 is removed to form a thin film resistor, To be exposed. At this time, although not shown in the figure, the probe substrate 201 includes a wiring line 31 therein.

도 6a 및 도 6b를 참조하면, 노출된 프로브 기판(201) 상에 증착 공정(혹은 도금 공정) 및 평탄화 공정을 이용하여 박막 저항 패턴(R)을 형성한다. 그리고 제1 포토레지스트(B1)를 제거한다. 이와 같이 박막 저항 패턴(R)과 후술할 회로 저항 패턴(C)을 별도의 공정을 통하여 형성함으로써, 박막 저항 패턴(R)의 두께 혹은 선폭의 조절이 용이하다. 6A and 6B, a thin film resistance pattern R is formed on the exposed probe substrate 201 using a deposition process (or a plating process) and a planarization process. Then, the first photoresist B1 is removed. By forming the thin film resistance pattern R and the circuit resistance pattern C to be described later through separate processes, the thickness or line width of the thin film resistance pattern R can be easily adjusted.

도 7a 및 도 7b를 참조하면, 박막 저항 패턴(R) 상에 제2 포토레지스트(B2)를 도포하고, 박막 저항 패턴(R)의 양단에 회로 저항을 형성하기 위하여 제2 포토레지스트(B2) 일부를 제거하여 적어도 박막 저항 패턴(R)의 일부가 노출되도록 한다.7A and 7B, the second photoresist B2 is applied on the thin film resist pattern R and the second photoresist B2 is coated to form a circuit resistance on both ends of the thin film resist pattern R. In this case, A part of the thin film resistor R is exposed.

도 8a 및 도 8b를 참조하면, 노출된 박막 저항 패턴(R) 상에 증착 공정(혹은 도금 공정) 및 평탄화 공정을 이용하여 박막 회로 패턴(C)을 형성한 다음 제2 포토레지스트(B2)를 제거한다.8A and 8B, a thin film circuit pattern C is formed on the exposed thin film resistor R using a deposition process (or a plating process) and a planarization process, and then a second photoresist B2 is formed Remove.

도 9a 및 도 9b를 참조하면, 박막 저항 패턴(R)과 박막 회로 패턴(C) 상에 보호막(P)을 형성한다.9A and 9B, a protective film P is formed on the thin film resistor pattern R and the thin film circuit pattern C, respectively.

도 10a 및 도 10b를 참조하면, 보호막(P) 상에 제3 포토레지스트(B3)를 도포하고, 저항 교체를 위하여 상기 박막 저항 패턴(R)의 양단에 접속 형성된 비아 패턴(Ca)과 프로브 패턴(Cb)에 각각 대응되는 보호막(P)의 일부가 노출되도록 한다.10A and 10B, a third photoresist B3 is coated on the protective film P and a via pattern Ca connected to both ends of the thin film resist pattern R for resistance exchange, A part of the protective film P corresponding to each of the protective films Cb is exposed.

도 11a 및 도 11b를 참조하면, 노출되는 보호막(P)을 제거하여 저항 교체용 오프닝(E)을 형성한다.Referring to FIGS. 11A and 11B, the protective film P to be exposed is removed to form a resistance exchange opening E.

이하, 도 12a 내지 도 14b를 참조하여 박막 저항 손상 시 저항 교체용 오프닝을 이용하여 박막 저항을 교체하는 방법을 설명한다.Hereinafter, with reference to FIGS. 12A to 14B, a method of replacing the thin film resistor using a resistance change opening in the case of a thin film resistor damage will be described.

도 12a 및 도 12b를 참조하면, 단선된 박막 저항 패턴(R)이 합선 혹은 누전되는 것을 방지하기 위하여 손상된 박막 저항 패턴(R)을 에칭공정을 통하여 절단 제거하는데, 이때 절단되는 저항 패턴(R)을 덮고 있는 보호막(P)도 함께 제거된다.12A and 12B, in order to prevent short-circuited or short-circuiting of the disconnected thin-film resistive pattern R, the damaged thin-film resistive pattern R is cut and removed through an etching process. At this time, The protective film P covering the protective film P is also removed.

도 13a 및 도 13b를 참조하면, 저항 교체용 오프닝(E)을 통해 노출된 양측의 박막 회로 패턴(C) 상에 솔더 크림을 도포한다.13A and 13B, a solder cream is applied onto the thin film circuit patterns C on both sides exposed through the resistance exchange opening E.

도 14a 및 도 14b를 참조하면, 솔더 크림 상에 교체 저항(600)의 양단을 정렬시킨 다음, 레이저, 초음파 등으로 가열 후 솔더링(soldering)을 통해 교체 저항(600)을 상면 단자(33, 35, 37, 39) 상에 접합시킨다. 이때 솔더 크림을 용융하기 위한 리플로(reflow) 가열 방법은 다른 부품에 변형을 가져올 수 있기 때문에 적합하지 않다. 따라서 제한된 범위, 즉 국부적으로 솔더 크림을 용융할 수 있는 가열 수단(레이저, 초음파 등)을 이용하는 것이 바람직하다.14A and 14B, after both ends of the replacement resistor 600 are aligned on the solder cream, the replacement resistor 600 is soldered to the upper surface terminals 33 and 35 , 37, 39). At this time, the reflow heating method for melting the solder cream is not suitable because it may cause deformation in other parts. Therefore, it is preferable to use a limited range, that is, a heating means (laser, ultrasonic wave, etc.) capable of locally melting the solder cream.

한편, 교체 저항(600)은 사진 식각, 증착 도금, 및 평탄화 공정을 포함하는 반도체 제조 공정을 통하여 미리 형성하여 둔다. 교체 저항(600)의 양단에는 결합 전극(600a, 600b)이 형성되어 있기 때문에, 결합 전극(600a, 600b)이 상면 단자(33, 35, 37, 39)의 박막 회로 패턴(Ca, Cb)과 결합된다.Meanwhile, the replacement resistor 600 is formed in advance through a semiconductor manufacturing process including a photolithography, a deposition plating, and a planarization process. Since the coupling electrodes 600a and 600b are formed at both ends of the replacement resistor 600, the coupling electrodes 600a and 600b are connected to the thin film circuit patterns Ca and Cb of the upper surface terminals 33, 35, .

도면에는 도시되어 있지 않지만, 보호막(P)이 소정 두께를 가지기 때문에, 범프를 더 게재하여 박막 회로 패턴(Ca, Cb)과 교체 저항(600)의 결합 전극(600a, 600b)을 결합할 수 있다.Although not shown in the drawing, since the protective film P has a predetermined thickness, the bonding electrodes 600a and 600b of the thin film circuit patterns Ca and Cb and the replacement resistor 600 can be joined by further bumps .

이상에서 살펴본 바와 같이, 본 발명은 박막 저항 제조 공정 후 검사 공정 시 발생되는 박막 저항 파손에 대비하여 미리 박막 저항의 사이즈에 대응하는 교체 저항을 준비하여 두고, 박막 저항의 양단을 노출시켜 두며, 대체 시 교체 저항을 노출된 박막 저항의 양단에 접합시키는 구성을 기술적 사상으로 하고 있음을 알 수 있다. 이와 같은 본 발명의 기본적인 기술적 사상의 범주 내에서, 당업계의 통상의 지식을 가진 자에게 있어서는 다른 많은 변형이 가능할 것이다.As described above, according to the present invention, a replacement resistance corresponding to the size of a thin film resistor is prepared in advance in preparation for a thin film resistor breakage occurring in an inspection process after a thin film resistor manufacturing process, exposing both ends of the thin film resistor, It is understood that the technical idea is to connect the time-alternating resistor to both ends of the exposed thin-film resistor. Many other modifications will be possible to those skilled in the art, within the scope of the basic technical idea of the present invention.

200: 프로브 카드 201: 프로브 기판
21: 제1 기판 23: 제2 기판
231: 채널 단자 31: 배선 라인
310a, 310b, 310c, 310d: 분기 라인
33, 35, 37, 39: 상면 단자
C: 박막 회로 패턴 R: 박막 저항 패턴
Ca: 비아 패턴 Cb: 프로브 패턴
P: 보호막 E: 저항 교체용 오프닝
600: 교체 저항 600a, 600b: 결합 전극
610: 솔더 접합부
200: probe card 201: probe substrate
21: first substrate 23: second substrate
231: channel terminal 31: wiring line
310a, 310b, 310c, 310d:
33, 35, 37, 39: upper surface terminal
C: Thin film circuit pattern R: Thin film resistance pattern
Ca: Via pattern Cb: Probe pattern
P: Protective film E: Resistance change opening
600: Replacement resistor 600a, 600b: Coupling electrode
610: solder joint

Claims (7)

프로브 기판 내부의 배선 라인과 상기 프로브 기판 상의 상면 단자가 테스터와 프로브 사이에서 전기 신호를 인터페이싱 하는 프로브 카드에 있어서,
상기 배선 라인에 의하여 인터페이싱 되는 상기 전기 신호의 경로에 저항을 제공하기 위하여 상기 프로브 기판 상에 제1 두께를 가지는 박막 저항 패턴;
상기 프로브 기판 상에 상기 제1 두께보다 큰 제2 두께를 가지고, 상기 박막 저항 패턴의 양단에 전기적으로 연결되는 한 쌍의 박막 회로 패턴; 및
상기 박막 저항 패턴 및 상기 한 쌍의 박막 회로 패턴을 보호하기 위하여 박막 저항 패턴 및 박막 회로 패턴 상에 적층되되, 저항 교체용 오프닝을 통하여 상기 한 쌍의 박막 회로 패턴을 노출시키는 보호막;을 포함하고,
상기 박막 저항 패턴과 동일한 저항 값을 가지고, 양단에 결합 전극이 구비되는 칩 형태의 교체 저항을 더 포함하고,
상기 교체 저항은 상기 결합 전극이 상기 저항 교체용 오프닝을 통해 상기 박막 회로 패턴과 콘택되며,
상기 한 쌍의 결합 전극은 상기 오프닝을 통하여 노출된 상기 한 쌍의 박막 저항 패턴과 각각 솔더 접합부에 의하여 접합되고,
상기 결합 전극과 상기 박막 회로 패턴 사이에 범프가 더 접합되는 것을 특징으로 하는 손상된 박막 저항 교체가 가능한 프로브 카드.
A probe card for interfacing an electric signal between a tester and a probe, wherein a wiring line inside the probe substrate and a top surface terminal on the probe substrate interfere with each other,
A thin film resistor pattern having a first thickness on the probe substrate to provide a resistance to a path of the electrical signal interfaced by the wiring line;
A pair of thin film circuit patterns having a second thickness larger than the first thickness on the probe substrate and electrically connected to both ends of the thin film resistor pattern; And
And a protection film which is laminated on the thin film resistor pattern and the thin film circuit pattern to protect the thin film resistor pattern and the pair of thin film circuit patterns and exposes the pair of thin film circuit patterns through a resistance replacement opening,
Further comprising a chip-type replacement resistor having the same resistance value as the thin film resistor pattern and having coupling electrodes at both ends thereof,
Wherein the replacement resistor is configured such that the coupling electrode is contacted with the thin film circuit pattern through the resistance replacement opening,
Wherein the pair of coupling electrodes are bonded to the pair of thin film resistor patterns exposed through the opening by respective solder joints,
And a bump is further adhered between the coupling electrode and the thin film circuit pattern.
삭제delete 삭제delete 삭제delete 프로브 기판 상에 제1포토레지스트를 도포하고, 박막 저항을 형성하기 위하여 상기 제1포토레지스트의 일부를 제거하여 상기 프로브 기판이 노출되도록 하는 단계;
노출된 프로브 기판 상에 도금 공정 및 평탄화 공정을 이용하여 박막 저항 패턴을 형성하고, 상기 제1 포토레지스트를 제거하는 단계;
상기 박막 저항 패턴 상에 제2 포토레지스트를 도포하고, 상기 박막 저항 패턴의 양단에 박막 회로를 형성하기 위하여 제2 포토레지스트의 일부를 제거하여 적어도 상기 박막 저항 패턴의 일부가 노출되도록 하는 단계;
상기 노출된 박막 저항 패턴 상에 도금 공정 및 평탄화 공정을 이용하여 박막 회로 패턴을 형성하고, 제2 포토레지스트를 제거하는 단계;
상기 박막 저항 패턴과 상기 박막 회로 패턴 상에 보호막을 형성하는 단계;
상기 보호막 상에 제3 포토레지스트를 도포하고, 저항 교체를 위하여 상기 박막 저항 패턴의 양단에 형성된 상기 박막 회로 패턴에 각각 대응되는 보호막의 일부가 노출되도록 하는 단계;
노출되는 상기 보호막의 일부를 제거하여 저항 교체용 오프닝을 형성하고, 상기 제3 포토레지스트를 제거하는 단계; 및
상기 박막 저항 패턴 손상 시 상기 저항 교체용 오프닝을 이용하여 손상된 상기 박막 저항 패턴을 동일한 저항 값을 가지고 미리 준비하여 둔 교체 저항으로 대체하는 단계;를 포함하고,
상기 교체 저항으로 대체하는 단계는,
상기 저항 교체용 오프닝을 통해 노출된 상기 박막 회로 패턴 상에 솔더 크림을 도포하는 단계;
상기 박막 회로 패턴 상에 범프를 접합하는 단계;
상기 범프와 솔더 크림에 상기 교체 저항의 양단을 정렬시키는 단계; 및
국부적으로 솔더 크림을 용융할 수 있는 가열 수단으로 가열한 후 냉각을 통해 상기 교체 저항을 상기 박막 회로 패턴 상에 접합시키는 단계;를 포함하며,
상기 교체 저항은 사진 식각, 증착 도금, 및 평탄화 공정을 포함하는 반도체 제조 공정을 통하여 형성되고, 양단에 결합 전극을 포함하는 칩 형태로 제작되는 것을 특징으로 하는 프로브 카드의 손상된 박막 저항 교체 방법.
Applying a first photoresist on a probe substrate and removing a portion of the first photoresist to form a thin film resistor to expose the probe substrate;
Forming a thin film resist pattern on the exposed probe substrate using a plating process and a planarization process, and removing the first photoresist;
Applying a second photoresist on the thin film resistive pattern and removing a portion of the second photoresist to form a thin film circuit at both ends of the thin film resistive pattern so that at least a portion of the thin film resistive pattern is exposed;
Forming a thin film circuit pattern on the exposed thin film resist pattern using a plating process and a planarizing process, and removing a second photoresist;
Forming a protective film on the thin film resistor pattern and the thin film circuit pattern;
Applying a third photoresist on the protective film and exposing a portion of the protective film corresponding to each of the thin film circuit patterns formed at both ends of the thin film resist pattern for resistance change;
Removing a part of the exposed protective film to form a resistance replacement opening, and removing the third photoresist; And
And replacing the damaged thin film resistance pattern with the replacement resistance previously prepared with the same resistance value by using the resistance replacement opening when the thin film resistor pattern is damaged,
The step of replacing with the replacement resistor comprises:
Applying a solder cream on the thin film circuit pattern exposed through the resistance replacement opening;
Bonding the bumps on the thin film circuit pattern;
Aligning both ends of the replacement resistor with the bump and solder cream; And
Heating the solder cream locally with a heating means capable of melting the solder cream, and then joining the replacement resistor onto the thin film circuit pattern through cooling,
Wherein the replacement resistor is formed through a semiconductor fabrication process including photolithography, deposition plating, and planarization, and is fabricated in a chip form including a coupling electrode at both ends.
삭제delete 삭제delete
KR1020140048785A 2014-04-23 2014-04-23 Probe card having interchangeable thin film in damaged and method for interchanging thin film in damaged KR101545815B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140048785A KR101545815B1 (en) 2014-04-23 2014-04-23 Probe card having interchangeable thin film in damaged and method for interchanging thin film in damaged

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140048785A KR101545815B1 (en) 2014-04-23 2014-04-23 Probe card having interchangeable thin film in damaged and method for interchanging thin film in damaged

Publications (1)

Publication Number Publication Date
KR101545815B1 true KR101545815B1 (en) 2015-08-20

Family

ID=54061466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140048785A KR101545815B1 (en) 2014-04-23 2014-04-23 Probe card having interchangeable thin film in damaged and method for interchanging thin film in damaged

Country Status (1)

Country Link
KR (1) KR101545815B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190010286A (en) 2017-07-21 2019-01-30 주식회사 기가레인 Thin film resistor for probe card

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978233B1 (en) * 2008-05-19 2010-08-26 티에스씨멤시스(주) Apparatus of inspecting electric condition, method of manufacturing the same, assembly for interfacing electric signal of the same, and method for interfacing electric signal of the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978233B1 (en) * 2008-05-19 2010-08-26 티에스씨멤시스(주) Apparatus of inspecting electric condition, method of manufacturing the same, assembly for interfacing electric signal of the same, and method for interfacing electric signal of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190010286A (en) 2017-07-21 2019-01-30 주식회사 기가레인 Thin film resistor for probe card

Similar Documents

Publication Publication Date Title
JP3917133B2 (en) LSI package with interface module and interposer, interface module, connection monitor circuit, signal processing LSI used therefor
US3739232A (en) Interconnected electrical circuit board assembly and method of fabrication
US9230938B2 (en) Method of manufacturing semiconductor device
KR101476947B1 (en) Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
US20110063066A1 (en) Space transformer for probe card and method of repairing space transformer
TWI554173B (en) System and method for securing a ball grid array to a printed wire board
JP2012021965A (en) Repair method of probe card and probe substrate using the same
KR20070103073A (en) Probe card assembly and method of attaching probes to the probe card assembly
WO2016024534A1 (en) Probe card and multilayer circuit board with which said probe card is provided
US9502378B1 (en) Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same
KR101495459B1 (en) Method of making an electronic device having a liquid crystal polymer solder mask and related devices
KR101545815B1 (en) Probe card having interchangeable thin film in damaged and method for interchanging thin film in damaged
US6245582B1 (en) Process for manufacturing semiconductor device and semiconductor component
US20100230672A1 (en) Production of integrated circuits comprising different components
JP2715793B2 (en) Semiconductor device and manufacturing method thereof
JP2008060510A (en) Method for manufacturing semiconductor chip mounted circuit and mounted circuit therefor
JP2013077842A (en) Wiring board, and method of inspecting wiring board
US20110247210A1 (en) Process for the wafer-scale fabrication of electronic modules for surface mounting
JP2016086109A (en) Print wiring board, method for manufacturing print wiring board, and method for inspecting print wiring board
RU2134466C1 (en) Carrier of crystal of integrated circuit
US20200077512A1 (en) Wiring board
JP3798715B2 (en) Semiconductor circuit device and manufacturing method thereof
JP4544236B2 (en) TAB tape
KR101490366B1 (en) Assembly for interfacing electric signal and
JPH0555327A (en) Screening method of semiconductor element

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 5