KR101544573B1 - Surge protector system - Google Patents

Surge protector system Download PDF

Info

Publication number
KR101544573B1
KR101544573B1 KR1020140119398A KR20140119398A KR101544573B1 KR 101544573 B1 KR101544573 B1 KR 101544573B1 KR 1020140119398 A KR1020140119398 A KR 1020140119398A KR 20140119398 A KR20140119398 A KR 20140119398A KR 101544573 B1 KR101544573 B1 KR 101544573B1
Authority
KR
South Korea
Prior art keywords
varistor
surge
terminal
output terminal
diode
Prior art date
Application number
KR1020140119398A
Other languages
Korean (ko)
Inventor
김정환
Original Assignee
진화전기통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 진화전기통신주식회사 filed Critical 진화전기통신주식회사
Priority to KR1020140119398A priority Critical patent/KR101544573B1/en
Application granted granted Critical
Publication of KR101544573B1 publication Critical patent/KR101544573B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/042—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage comprising means to limit the absorbed power or indicate damaged over-voltage protection device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/12—Overvoltage protection resistors
    • H01C7/126—Means for protecting against excessive pressure or for disconnecting in case of failure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

The present invention relates to a surge protection system. The surge protection system includes: a power source surge protector which blocks a surge inputted to a power supply circuit; a transformer which has a primary side connected to an output stage of the power source surge protector and a secondary side outputting a decompressed signal; a rectifier which rectifies a signal outputted from the secondary side of the transformer; and a signal surge protector which blocks a surge invading the signal supplied from the rectifier, and outputs a control signal. According to the present invention, the surge protection system can prevent damage and malfunction of an electronic device, by absorbing and blocking the surge inputted to the input signal and occured by various causes.

Description

서지 보호 시스템{Surge protector system} [0001] Surge protector system [0002]

본 발명은 서지 보호 시스템에 관한 것으로, 더욱 상세하게는 입력 신호에 유입되는 서지를 흡수 차단하여 전자 기기를 효과적으로 보호할 수 있는 서지 보호 시스템에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a surge protection system, and more particularly, to a surge protection system capable of effectively protecting an electronic device by absorbing surges introduced into an input signal.

일반적으로 임펄스, 스파이크, 노이즈 등으로 불리는 서지(surge)는 매우 짧은 시간 동안 나타났다가 사라지는 고전압 대전류의 전기적인 동요현상을 의미한다. 즉, 서지는 여러 가지 발생원인으로 전력계통의 전원선, 통신선, 신호선 등의 도체를 통하여 발생, 침입하는 이상 과전압이라 할 수 있다. A surge, commonly referred to as impulse, spike, or noise, is a high-voltage, high-current electrical fluctuation that appears and disappears for a very short period of time. In other words, the surge is an abnormal overvoltage that occurs and invites through the conductors of the power line, communication line, signal line, etc. of the power system due to various causes.

서지의 발생 원인으로는, 번개와 같은 강한 충격성 전기로 인한 동전류 현상, 근접한 고압 송전선과 유도체에 의한 유도 전자파, 주위의 강한 RF 송신탑과 근접한 전기전자 유도체의 유도현상, 고주파 용접기와 같은 강한 ARC에 의한 유도 잡음, 스위치 온/오프 작동으로 인한 개폐 서지, 및 마찰정전기로 인한 피해 현상 등이 있다. The cause of the surge is caused by the phenomenon of copper current due to the strong impact electricity such as lightning, induction electromagnetic wave caused by the nearby high voltage transmission line and the derivative, induction phenomenon of the electric electromagnetic induction close to the strong RF transmission tower, and strong ARC such as high frequency welding machine Induced noise due to switching on / off operation, opening / closing surge due to switch on / off operation, and damage caused by friction static electricity.

아날로그 시대에는 고압계통 피뢰기만 설치해도 큰 문제가 없었으나, 디지털 시대로 진입하면서 많은 부분들이 반도체 소자로 대체되면서, 낙뢰, 번개, 전력계통 사고 또는 전기기기의 스위치 작동, 인접 부하의 변동 등에 의해 발생하는 서지에 극히 민감하게 영향을 받아서 기기의 오동작이나 성능저하 및 파손이 발생할 수 있다. In the analog era, there was no big problem even if a high-voltage lightning arrester was installed. However, due to the fact that many parts were replaced with semiconductor devices when entering the digital age, they were caused by lightning, lightning, power system accident, It is very susceptible to surge, which may cause malfunction, deterioration and breakage of the equipment.

즉, 서지의 발생으로 전기회로나 전자회로에 전기 방해, 자기 방해, 정전기 방해, 전자파 방해 등과 같은 장애가 나타나서, 디지털 기기에 치명적인 손상을 초래하거나, 프로그램의 오동작을 유발할 수 있으며, 누적된 서지의 영향으로 시스템이나 구성 부품에 전기적인 절연 열화 등과 같이 많은 피해를 초래할 수 있다.That is, due to the occurrence of the surge, troubles such as electric disturbance, self disturbance, static electricity disturbance, electromagnetic interference, etc. appear in the electric circuit or the electronic circuit, which may cause fatal damage to the digital device or cause malfunction of the program. Which can lead to a lot of damage such as deterioration of electrical insulation of the system or components.

따라서, 서지의 발생으로 인한 전기 기기, 전자 부품, 소프트웨어 등의 손상이나 오동작을 방지하기 위하여, 다양한 발생 원인과 크기에 따라 적절하게 서지를 흡수 및 차단할 수 있는 서지 보호 시스템이 필요하다. Therefore, a surge protection system capable of absorbing and interrupting surges appropriately according to various causes and sizes is needed in order to prevent damage or malfunction of electrical equipment, electronic parts, software, etc. due to the occurrence of surge.

따라서, 본 발명의 목적은, 전원 회로나 신호 회로 등에 유입되는 서지를 흡수 차단하여 전자 기기나 부품 등을 안전하게 보호하고 오작동을 방지할 수 있는 서지 보호 시스템을 제공함에 있다.SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a surge protection system capable of safely protecting electronic devices and components and preventing malfunction by absorbing surges introduced into a power supply circuit and a signal circuit.

상기 목적을 달성하기 위한 본 발명에 따른 서지 보호 시스템은, 전원 회로에 유입되는 서지를 차단하여 출력하는 전원용 서지 보호기, 1차측은 상기 전원용 서지 보호기의 출력단에 연결되어, 2차측으로 감압된 신호를 출력하는 트랜스포머,상기 트랜스포머의 2차측으로 출력되는 신호를 정류하여 공급하는 정류기, 및 상기 정류기에서 공급되는 신호에 침입하는 서지를 차단하여, 제어용 신호로 출력하는 신호용 서지 보호기를 포함한다.According to an aspect of the present invention, there is provided a surge protection system comprising: a surge protector for surge suppressing a surge introduced into a power supply circuit; a primary side connected to an output terminal of the surge protector for power supply, A rectifier for rectifying and supplying a signal output to the secondary side of the transformer, and a signal surge protector for blocking a surge entering the signal supplied from the rectifier and outputting the surge protector as a control signal.

상기 신호용 서지 보호기는, 입력 신호가 입력되는 제1 및 제2 입력단자, 출력 신호가 출력되는 제1 및 제2 출력단자, 상기 입력 신호에 유입된 서지를 서지 어레스터를 사용하여 차단하는 제1 회로부, 일단은 상기 제1 입력단자에 연결되는 인덕터 L1, 일단은 상기 제2 입력단자에 연결되는 인덕터 L2, 및 상기 인덕터 L1 및 L2를 통해 출력되는 출력되는 신호에 포함된 서지를 바리스터와 TVS 다이오드를 이용하여 차단하여 상기 제1 및 제2 출력 단자로 출력하는 제2 회로부를 포함할 수 있다. The surge protector for a signal includes first and second input terminals to which an input signal is input, first and second output terminals to which an output signal is output, a first and a second output terminal for interrupting a surge introduced into the input signal using a surge arrestor An inductor L1 having one end connected to the first input terminal, an inductor L2 having one end connected to the second input terminal, and a surge included in the output signal output through the inductors L1 and L2, And outputting the output to the first and second output terminals.

상기 목적을 달성하기 위하여 본 발명에서는, 입력 신호가 입력되는 제1 및 제2 입력단자, 출력 신호가 출력되는 제1 및 제2 출력단자, 상기 제1 입력단자와 상기 제2 입력단자 사이에 연결되는 제1 서지 어레스터, 상기 제1 입력단자와 접지단 사이에 연결되는 제2 서지 어레스터, 상기 접지단과 상기 제2 입력단자 사이에 연결되는 제3 서지 어레스터, 일단은 상기 제1 입력단자에 연결되는 인덕터 L1, 일단은 상기 제2 입력단자에 연결되는 인덕터 L2, 상기 제1 출력단자와 접지단 사이에 연결되는 제1 바리스터, 상기 제1 바리스터에 병렬 연결되는 제2 바리스터, 상기 접지단과 상기 제2 출력단자 사이에 연결되는 제3 바리스터, 상기 제3 바리스터에 병렬 연결되는 제4 바리스터, 일단은 상기 제1 출력단자에 연결된 제5 바리스터, 상기 제5 바리스터의 타단에 일단이 연결되며, 타단은 상기 접지단에 연결되는 제1 TVS 다이오드, 상기 제1 TVS 다이오드의 타단에 일단이 연결되는 제2 TVS 다이오드, 및 상기 제2 TVS 다이오드의 타단에 일단이 연결되며, 타단은 상기 제2 출력단자에 연결되는 제6 바리스터를 포함하는 신호용 서지 보호기를 제공한다. According to an aspect of the present invention, there is provided a semiconductor device comprising: first and second input terminals for receiving input signals; first and second output terminals for outputting output signals; A second surge arrester connected between the first input terminal and the ground terminal, a third surge arrester connected between the ground terminal and the second input terminal, An inductor L1 having one end connected to the second input terminal, a first varistor connected between the first output terminal and the ground, a second varistor connected in parallel to the first varistor, A fourth varistor connected in parallel to the third varistor, a fifth varistor having one end connected to the first output terminal, a second varistor connected to the second output terminal, And a second TVS diode having one end connected to the other end of the first TVS diode and one end connected to the other end of the second TVS diode and the other end connected to the other end, And a sixth varistor connected to the second output terminal.

또한, 상기 목적을 달성하기 위하여 본 발명에서는, 입력 신호가 입력되는 제1 및 제2 입력단자, 출력 신호가 출력되는 제1 및 제2 출력단자, 상기 제1 입력단자와 접지단 사이에 직렬 연결되는 제1 바리스터 및 제1 서지 어레스터, 상기 제1 바리스터에 병렬 연결되는 제2 바리스터, 상기 접지단과 상기 제2 입력단자 사이에 직렬 연결되는 제2 서지 어레스터와 제3 바리스터, 상기 제3 바리스터에 병렬 연결되는 제4 바리스터, 상기 제2 입력단자에 일단이 연결된 제3 서지 어레스터, 상기 제3 서지 어레스터의 타단에 일단이 연결되며, 타단은 상기 제2 입력단자에 연결되는 제5 바리스터, 상기 제5 바리스터에 병렬 연결되는 제6 바리스터, 상기 제1 입력단자와 상기 제2 입력단자 사이에 직렬 연결되는 제1 커패시터 및 제1 저항, 상기 제1 및 제2 입력단자에 1차측이 연결되고, 상기 제1 및 제2 출력단자에 2차측이 연결되는 트랜스포머, 상기 제1 출력단자와 접지단 사이에 직렬 연결된 제4 서지 어레스터와 제7 바리스터, 상기 제1 출력단자와 상기 제2 출력단자 사이에 연결되는 제2 저항, 상기 제1 출력단자와 상기 접지단 사이에 직렬 연결된 제8 바리스터 및 제5 서지 어레스터, 상기 접지단과 상기 제2 출력단자 사이에 직렬 연결된 제6 서지 어레스터와 및 제9 바리스터, 상기 제1 출력단자와 상기 제2 출력단자 사이에 연결된 제10 바리스터, 및 상기 제1 출력단자와 상기 제2 출력단자 사이에 직렬 연결된 제11 바리스터 와 제12 바리스터를 포함하는 전원용 서지 보호기를 제공한다.According to another aspect of the present invention, there is provided a semiconductor device including: first and second input terminals for receiving input signals; first and second output terminals for outputting output signals; A second varistor connected in parallel to the first varistor; a second surge arrester and a third varistor serially connected between the ground terminal and the second input terminal; and a second varistor, A third surge arrester having one end connected to the second input terminal and the other end connected to the other end of the third surge arrester and the other end connected to the second input terminal, A sixth varistor connected in parallel to the fifth varistor, a first capacitor and a first resistor serially connected between the first input terminal and the second input terminal, and a second resistor connected in series between the first and second input terminals, A fourth surge arrester and a seventh varistor serially connected between the first output terminal and the ground terminal, a second surge arrester connected between the first output terminal and the second output terminal, An eighth varistor and a fifth surge arrester connected in series between the first output terminal and the ground terminal, a sixth surge arrester connected in series between the ground terminal and the second output terminal, And a ninth varistor, a tenth varistor connected between the first output terminal and the second output terminal, and an eleventh varistor and a twelfth varistor serially connected between the first output terminal and the second output terminal Provide surge protector for power supply.

본 발명에 따르면, 다양한 발생 원인에 따라 입력 신호에 유도되는 서지를 효과적으로 흡수 및 제거하여 전자기기나 부품 등의 파손이나 오동작을 방지하여 안정적으로 동작하도록 한다. 특히, 철도신호 전원보호회로, 철도통신 전원보호회로, 각종 유사 전원공급장치의 전원회로 보호, 및 각종 신호회로의 보호에 효과적으로 사용할 수 있다. According to the present invention, it is possible to effectively absorb and remove surges induced in an input signal according to various causes, thereby preventing breakage or malfunction of electronic devices and parts, thereby stably operating. In particular, it can be effectively used for protection of railway signal power supply circuit, railway communication power supply protection circuit, power supply circuit protection of various similar power supply devices, and protection of various signal circuits.

도 1은 본 발명의 일실시예에 따른 서지 보호 시스템의 블럭 구성도,
도 2는 본 발명의 일실시예에 따른 신호용 서지 보호기의 외형을 나타낸 도면,
도 3은 신호용 서지 보호기에 설치되는 서지 보호 회로부에 대한 회로 구성의 일 예를 나타낸 도면,
도 4는 전원용 서지 보호기의 외형을 나타낸 도면, 그리고
도 5는 전원용 서지 보호기에 설치되는 서지 보호 회로부에 대한 회로 구성의 일 예를 나타낸 도면이다.1 is a block diagram of a surge protection system according to an embodiment of the present invention;
FIG. 2 is a diagram showing the outer shape of a surge protector for a signal according to an embodiment of the present invention, FIG.
3 is a diagram showing an example of a circuit configuration for a surge protection circuit portion provided in a surge protector for a signal,
4 is a diagram showing the outer shape of the surge protector for power supply, and
5 is a diagram showing an example of a circuit configuration for a surge protection circuit portion provided in a power surge protector.

이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다. Hereinafter, the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 일실시예에 따른 서지 보호 시스템의 블럭 구성도이다. 1 is a block diagram of a surge protection system according to an embodiment of the present invention.

도 1을 참조하면, 본 서지 보호 시스템(100)은 제1 내지 제5 신호용 서지 보호기(110a, 110b, 110c, 110d, 110e), 제1 및 제2 전원용 서지 보호기(120a, 120b), 트랜스포머(130), 및 정류기(140)를 포함할 수 있다. 이와 같은 구성요소들은 실제 응용에서 구현될 때 필요에 따라 2 이상의 구성요소가 하나의 구성요소로 합쳐지거나, 혹은 하나의 구성요소가 2 이상의 구성요소로 세분되어 구성될 수 있다.1, the present surge protection system 100 includes first to fifth surge protectors 110a, 110b, 110c, 110d and 110e, surge protectors 120a and 120b for first and second power supplies, 130), and a rectifier (140). When such components are implemented in practical applications, two or more components may be combined into one component, or one component may be divided into two or more components as necessary.

또한, 도 1에서는 5개의 신호용 서지 보호기(110a, 110b, 110c, 110d, 110e)와 2개의 전원용 서지 보호(120a, 120b)기를 도시하고 있지만, 신호용 서지 보호기와 전원용 서지 보호기는 이보다 적거나 많을 수 있다.Although FIG. 1 shows five signal surge protectors 110a, 110b, 110c, 110d and 110e and two power surge protectors 120a and 120b, the signal surge protector and the surge protector for the power supply may have fewer or more have.

제1 및 제2 전원용 서지 보호기(120a, 120b)는 전원회로에 유입되는 서지를 차단하여, 전원공급장치 등의 전원회로를 서지로부터 보호하는 기능을 수행한다. The first and second surge protector 120a and 120b for power supply cut off the surge flowing into the power supply circuit and protect the power supply circuit and the like from the surge.

트랜스포머(130)의 1차측은 제1 및 제2 전원용 서지 보호기(120a, 120b)의 출력단에 연결되어, 제1 및 제2 전원용 서지 보호기(120a, 120b)를 통해 출력되는 신호를 감압하여 2차측으로 출력한다. 예를 들면, 트랜스포머(130)의 1차측으로 650V가 입력되어, 2차측으로 220V를 출력할 수 있다. The primary side of the transformer 130 is connected to the output terminals of the surge protector 120a and 120b for the first and second power sources to reduce the signal output through the surge protector 120a and 120b for the first and second power sources, . For example, 650 V is input to the primary side of the transformer 130, and 220 V can be output to the secondary side.

정류기(140)는 트랜스포머(130)의 2차측으로 출력되는 신호를 정류하여 제1 내지 제5 신호용 서지 보호기(110a, 110b, 110c, 110d, 110e)에 공급한다. 예를 들면, 정류기(140)는 트랜스포머(130)의 2차측으로 출력되는 220V를 정류하여 DC 24V를 공급할 수 있다. The rectifier 140 rectifies the signal output to the secondary side of the transformer 130 and supplies the rectified signal to the surge protector 110a, 110b, 110c, 110d, or 110e for the first to fifth signals. For example, the rectifier 140 can rectify 220V output to the secondary side of the transformer 130 to supply DC 24V.

제1 내지 제5 신호용 서지 보호기(110a, 110b, 110c, 110d, 110e)는 정류기(140)에서 공급받은 신호에 침입하는 서지를 차단하여 출력한다. 제1 내지 제5 신호용 서지 보호기(110a, 110b, 110c, 110d, 110e) 출력되는 신호는 다양한 기기의 제어를 위한 신호로 사용할 수 있다.The surge protector 110a, 110b, 110c, 110d, or 110e for the first to fifth signals cuts off the surge entering the signal supplied from the rectifier 140 and outputs the surge. The signals output from the first to fifth surge protector 110a, 110b, 110c, 110d, and 110e may be used as signals for controlling various devices.

이와 같은 구성에 의해, 전원회로나 제어를 위한 신호에 유입되는 서지를 효과적으로 차단함으로써, 서지 보호 시스템(100)에 연결된 전자 기기를 서지로부터 안정적으로 보호할 수 있다. With this configuration, it is possible to stably protect the electronic device connected to the surge protection system 100 from the surge by effectively shielding the surge that flows into the power supply circuit and the signal for control.

도 2는 신호용 서지 보호기의 외형의 일 예를 나타낸 도면이다. 2 is a diagram showing an example of the outline of a surge protector for a signal.

도 2를 참조하면, 신호용 서지 보호기(110)는 작은 공간에 설치가 가능하도록 소형으로 만들 수 있으며, 입력단자, 출력단자, 접지단자로 사용되는 연결단자(111a, 111b, 111c, 111d, 111e)를 구비한다. 이와 같은 연결단자(111a, 111b, 111c, 111)를 이용하여, 신호용 서지 보호기(110)를 서지 보호 시스템(100)에 설치되는 커넥터(미도시)에 착탈 가능하게 결합할 수 있다. Referring to FIG. 2, the signal surge protector 110 can be made small in size so as to be installed in a small space, and the connection terminals 111a, 111b, 111c, 111d, and 111e used as an input terminal, Respectively. The signal surge protector 110 can be detachably coupled to a connector (not shown) provided in the surge protection system 100 by using the connection terminals 111a, 111b, 111c and 111 as described above.

도 3은 신호용 서지 보호기에 설치되는 서지 보호 회로부에 대한 회로 구성의 일 예를 나타낸 도면이다. 도 3에서는 도 1에서 제1 신호용 서지 보호기(110a)를 예로 들어 설명하기로 한다. 제1 내지 제5 신호용 서지 보호기(110a, 110b, 110c, 110d, 110e)의 구성과 기능은 기본적으로 동일하다. 3 is a diagram showing an example of a circuit configuration for a surge protection circuit portion provided in a surge protector for a signal. In FIG. 3, the first signal surge protector 110a will be described as an example in FIG. The configuration and function of the surge protector 110a, 110b, 110c, 110d, 110e for the first to fifth signals are basically the same.

도 3을 참조하면, 신호용 서지 보호기에 설치되는 서지 보호 회로부는, 제1 회로부(113), 인덕터 L1, 인턱터 L2, 및 제2 회로부(115)를 포함한다. 그리고, 제1 입력단자(IN1a)와 제2 입력단자(IN2a)를 통해 입력 신호가 입력되고, 제1 출력단자(OUT1a)와 제2 출력단자(OUT2a)를 통해 출력 신호가 출력된다.Referring to FIG. 3, the surge protection circuit portion provided in the surge protector for signal includes a first circuit portion 113, an inductor L1, an inductor L2, and a second circuit portion 115. An input signal is inputted through the first input terminal IN1a and the second input terminal IN2a and an output signal is outputted through the first output terminal OUT1a and the second output terminal OUT2a.

제1 회로부(113)는 서지 어레스터 U1, 서지 어레스터 U2, 및 서지 어레스터 U3을 포함한다. The first circuit unit 113 includes a surge arrester U1, a surge arrester U2, and a surge arrester U3.

서지 어레스터(surge arrester)는 낙뢰 등으로 인한 과전압과 정상적인 회로 전압을 초과하여 유입되는 서지 전압으로부터 회로를 보호하는 기능을 수행한다. 서지 어레스터는 높은 서지 내량과 낮은 정전용량을 보유하기 때문에 고속의 데이터 통신을 수반하는 선로에 적합하다.The surge arrester functions to protect the circuit from overvoltage due to lightning, etc., and surge voltage that exceeds the normal circuit voltage. The surge arrester has high surge capacity and low capacitance, making it suitable for lines with high-speed data communications.

제1 회로부(113)에서, 서지 어레스터 U1은 제1 입력단자(IN1a)과 제2 입력단자(IN2a) 사이에 연결되고, 서지 어레스터 U2는 제1 입력단자(IN1a)과 접지단 사이에 연결되고, 서지 어레스터 U3는 접지단과 제2 입력단자(IN2a) 사이에 연결된다.In the first circuit unit 113, the surge arrester U1 is connected between the first input terminal IN1a and the second input terminal IN2a, and the surge arrester U2 is connected between the first input terminal IN1a and the ground terminal And the surge arrestor U3 is connected between the ground terminal and the second input terminal IN2a.

인덕터 L1은 일단은 제1 입력단자(IN1a)에 연결되고, 타단은 제2 출력단자(OUT2a)에 연결된다. 인덕터 L2는 일단은 제2 입력단자(IN2a)에 연결되고, 타단은 제1 출력단자(OUT1a)에 연결된다. The inductor L1 has one end connected to the first input terminal IN1a and the other end connected to the second output terminal OUT2a. The inductor L2 has one end connected to the second input terminal IN2a and the other end connected to the first output terminal OUT1a.

제2 회로부(115)는 바리스터 RV1, 바리스터 RV2, 바리스터 RV3, 바리스터RV4, 바리스터 RV5, 바리스터 RV6, TVS 다이오드 D1, TVS 다이오드 D2를 포함한다. The second circuit unit 115 includes a varistor RV1, a varistor RV2, a varistor RV3, a varistor RV4, a varistor RV5, a varistor RV6, a TVS diode D1, and a TVS diode D2.

바리스터(varistor)는 양 끝에 가해지는 전압에 의해서 저항값이 변하는 비선형 반도체 저항소자로서, 배리어블 레지스터(variable resistor)의 약칭이다. 바리스터의 기본적인 작동은 클램핑 전압(clamping voltage)에 도달하게 되면 동작 전의 하이 임피던스(high impedance)가 μsec 속도로 로우 임피던스(low impedance)로 변하여 순간적으로 서지를 열화시킬 수 있다. 바리스터는 전류용량도 대단히 크며, 클램핑 가변전압의 범위가 넓으며, 부품의 가격도 저가여서 대중적으로 널리 사용되고 있다. A varistor is a nonlinear semiconductor resistance element whose resistance value is changed by a voltage applied to both ends, and is an abbreviation of a variable resistor. The basic operation of the varistor is that when the clamping voltage is reached, the high impedance before operation changes to low impedance at a rate of μsec, which can instantaneously deteriorate the surge. Varistors have a very large current capacity, a wide range of clamping variable voltages, and low cost parts, making them widely used.

TVS(Transient Voltage Suppression) 다이오드는 정전기 방전(electrostatic discharge)이나 유도부하 스위칭(inductive load switching) 혹은 유도 방전(induced lightning) 등에서 발생하는 전기적 과도상태로부터 약한 회로를 보호하기 위해 사용하는 소자이다. TVS 다이오드는 천이하는 전압을 클랩핑하고 전류를 외부로 누출시켜 라인과 라인, 라인과 접지 사이를 보호하는 역활을 수행할 수 있다. TVS 다이오드는 크기가 작고 반응 시간이 극히 짧으며(수 nano sec), 보호 수준이 낮아서 민감한 전자 장비를 보호하는데 적합하다.Transient Voltage Suppression (TVS) diodes are devices that are used to protect weak circuits from electrical transients such as electrostatic discharge, inductive load switching, or induced lightning. The TVS diode can clamp the transient voltage and leak current to protect the line, line, line and ground. TVS diodes are small in size, extremely short in response time (several nanoseconds), and low in protection, making them suitable for protecting sensitive electronic equipment.

제2 회로부(115)에서, 바리스터 RV1은 제1 출력단자(OUI1a)와 접지단 사이에 연결되고, 바리스터 RV2는 바리스타 RV1에 병렬 연결된다. 바리스터 RV3는 접지단과 제2 출력단자(OUI2a) 사이에 연결되고, 바리스터 RV4은 바리스타 RV3에 병렬 연결된다. In the second circuit portion 115, the varistor RV1 is connected between the first output terminal OUI1a and the ground terminal, and the varistor RV2 is connected in parallel to the varistor RV1. The varistor RV3 is connected between the ground terminal and the second output terminal OUI2a, and the varistor RV4 is connected in parallel to the varistor RV3.

바리스터 RV5의 일단은 제1 출력단자(OUT1a)에 연결된다. TVS 다이오드 D1의 일단은 바리스터 RV5의 타단에 연결되고, 타단은 접지단에 연결된다. TVS 다이오드 D2는 일단은 접지단에 연결된다. 바리스터 RV6의 일단은 TVS 다이오드 D2의 타단에 연결되고, 타단은 제2 출력단자(OUT2)에 연결된다.One end of the varistor RV5 is connected to the first output terminal OUT1a. One end of the TVS diode D1 is connected to the other end of the varistor RV5, and the other end is connected to the ground terminal. One end of the TVS diode D2 is connected to the ground terminal. One end of the varistor RV6 is connected to the other end of the TVS diode D2, and the other end is connected to the second output terminal OUT2.

이와 같은 회로 구성에 의해, 제어를 위한 신호 등으로 유입되는 서지를 효과적으로 흡수 차단함으로써, 서지 보호 시스템에 연결된 디지털 기기를 서지로부터 안정적으로 보호할 수 있다. With such a circuit configuration, it is possible to stably protect the digital device connected to the surge protection system from the surge by effectively absorbing and shielding the surge introduced into the signal for control or the like.

도 4는 전원용 서지 보호기의 외형의 일 예를 나타낸 도면이다. 4 is a diagram showing an example of the outer shape of the surge protector for power supply.

도 4를 참조하면, 전원용 서지 보호기(120)는 전원회로 보호용으로 사용할 수 있으며, 전면에 서지 유입을 표시하는 램프(121) 및 유입 횟수를 나타내는 카운터(122)가 설치되어 있다. 이러한 전원용 서지 보호기(120)는 철도신호 전원보호용, 철도통신 전원보호용, 및 각종 유사 전원공급장치의 전원회로 보호 등에 사용할 수 있다. Referring to FIG. 4, the surge protector 120 for power supply can be used for protecting the power supply circuit, and a lamp 121 indicating the surge inflow and a counter 122 indicating the inflow frequency are installed on the front surface. The power surge protector 120 can be used for protection of railway signal power, protection of railway communication power, and protection of power circuits of various similar power supply devices.

도 5는 전원용 서지 보호기에 설치되는 서지 보호 회로부에 대한 회로 구성의 일 예를 나타낸 도면이다. 도 5에서는 도 1에서 제1 전원용 서지 보호기(120a)를 예로 들어 설명하기로 한다. 제1 및 제2 전원용 서지 보호기(120a, 120b)의 구성과 기능은 기본적으로 동일하다. 5 is a diagram showing an example of a circuit configuration for a surge protection circuit portion provided in a power surge protector. In FIG. 5, the first power surge protector 120a will be described as an example in FIG. The configurations and functions of the surge protector 120a, 120b for the first and second power sources are basically the same.

도 5를 참조하면, 전원용 서지 보호기에 설치되는 서지 보호 회로부는, 제3 회로부(125), 트랜스포머 L3, 및 제4 회로부(127)를 포함하며, 제3 입력단자(IN3a)과 제4 입력단자(IN4a) 통해 입력 신호가 입력되고, 제3 출력단자(OUT3a)과 제4 출력단자(OUT4a)를 통해 출력 신호가 출력된다. 그리고, 트랜스포머 L3의 1차측은 제3 입력단자(IN3a)와 제4 입력단자(IN4a)에 연결되고, 2차측은 제3 출력단자(OUT3a)와 제4 출력단자(OUT3a)에 연결된다. 5, the surge protection circuit unit installed in the surge protector for power supply includes a third circuit unit 125, a transformer L3, and a fourth circuit unit 127. The surge protection circuit unit includes a third input terminal IN3a, An input signal is inputted through the fourth output terminal IN4a and an output signal is outputted through the third output terminal OUT3a and the fourth output terminal OUT4a. The primary side of the transformer L3 is connected to the third input terminal IN3a and the fourth input terminal IN4a and the secondary side is connected to the third output terminal OUT3a and the fourth output terminal OUT3a.

제3 회로부(125)는 바리스터 RV7, 바리스터 RV8, 바리스터 RV9, 바리스터 RV10, 바리스터 RV11, 바리스터 RV12, 서지 어레스터 ARR1, 서지 어레스터 ARR2, 서지 어레스터 ARR3, 커패시터 C1, 저항 R1을 포함한다. The third circuit unit 125 includes a varistor RV7, a varistor RV8, a varistor RV9, a varistor RV10, a varistor RV11, a varistor RV12, a surge arrester ARR1, a surge arrester ARR2, a surge arrester ARR3, a capacitor C1 and a resistor R1.

서지 어레스터 ARR1, ARR2로는 2-전극 어레스터(2-electrode arrest)를 사용할 수 있으며, 서지 어레스터 ARR3으로는 가스 튜브 서지 어레스터(gas tubes surge arrest)를 사용할 수 있다. 2-electrode arrest can be used for surge arresters ARR1 and ARR2, and gas tubes surge arrest for surge arrester ARR3.

제3 회로부(125)에서, 바리스터 RV7의 일단은 제3 입력단자(IN3a)에 연결된다. 서지 어레스터 ARR1의 일단은 바리스터 RV7의 타단에 연결되고, 타단의 접지단에 연결된다. 바리스터 RV8은 바리스터 RV7에 병렬 연결된다.In the third circuit part 125, one end of the varistor RV7 is connected to the third input terminal IN3a. One end of the surge arresters ARR1 is connected to the other end of the varistor RV7 and is connected to the other end of the ground. The Varistor RV8 is connected in parallel to the Varistor RV7.

서지 어레스터 ARR2의 일단은 접지단에 연결된다. 바리스터 RV9의 일단은 서지 어레스터 ARR2의 타단에 연결되고, 타단은 제4 입력단자(IN4a)에 연결된다. 바리스터 R10는 바리스터 R9에 병렬 연결된다. One end of the surge arrester ARR2 is connected to the ground terminal. One end of the varistor RV9 is connected to the other end of the surge arrester ARR2, and the other end is connected to the fourth input terminal IN4a. Varistor R10 is connected in parallel to varistor R9.

서지 어레스터 ARR3의 일단은 제3 입력단자(IN3a)에 연결된다. 바리스터 RV11의 일단은 서지 어레스터 ARR3의 타단에 연결되고, 타단은 접지단에 연결된다다. 바리스터 RV12는 바리스터 RV11에 병렬 연결된다.One end of the surge arrestor ARR3 is connected to the third input terminal IN3a. One end of the varistor RV11 is connected to the other end of the surge arrester ARR3, and the other end is connected to the ground end. The varistor RV12 is connected in parallel to the varistor RV11.

커패시터 C1의 일단은 제3 입력단자(IN3a)에 연결된다. 저항 R1의 일단은 커패시터 C1의 타단에 연결되고, 타단은 접지단에 연결된다.One end of the capacitor C1 is connected to the third input terminal IN3a. One end of the resistor R1 is connected to the other end of the capacitor C1, and the other end is connected to the ground terminal.

제4 회로부(127)는 바리스터 RV13, 바리스터 RV14, 바리스터 RV15, 바리스터 RV16, 바리스터 RV17, 바리스터 RV18, 서지 어레스터 ARR4, 서지 어레스터 ARR5, 서지 어레스터 ARR6, 발광 다이오드 LED1, 다이오드 D2, 다이오드 D3, 다이오드 D4, 다이오드 D5, 저항 R3, 저항 R4, 저항 R5를 포함한다. The fourth circuit unit 127 includes a varistor RV13, a varistor RV14, a varistor RV15, a varistor RV16, a varistor RV17, a varistor RV18, a surge arrester ARR4, a surge arrester ARR5, a surge arrester ARR6, a light emitting diode LED1, a diode D2, A diode D4, a diode D5, a resistor R3, a resistor R4, and a resistor R5.

서지 어레스터 ARR4로는 가스 튜브 서지 어레스터(gas tubes surge arrest)를 사용할 수 있으며, 서지 어레스터 ARR5, ARR6으로는 2-전극 어레스터(2-electrode arrest)를 사용할 수 있다. The surge arrestor ARR4 can be a gas tube surge arrest, and the surge arresters ARR5 and ARR6 can use a 2-electrode arrest.

제4 회로부(127)에서, 서지 어레스터 ARR4의 일단은 제3 출력단자(OUT3a)에 연결된다. 바리스터 R13의 일단은 서지 어레스터 ARR4의 타단에 연결되고, 타단은 제4 출력단자에 연결된다. In the fourth circuit unit 127, one end of the surge arrester ARR4 is connected to the third output terminal OUT3a. One end of the varistor R13 is connected to the other end of the surge arrestor ARR4, and the other end is connected to the fourth output terminal.

저항 R2는 제3 출력단자(OUT3a)와 제4 출력단자(OUT4a) 사이에 연결된다.The resistor R2 is connected between the third output terminal OUT3a and the fourth output terminal OUT4a.

바리스터 RV14의 일단은 제3 출력단자(OUT3a)에 연결된다. 서지 어레스터 ARR5의 일단은 바리스터 RV14의 타단에 연결되고, 타단의 접지단에 연결된다. One end of the varistor RV14 is connected to the third output terminal OUT3a. One end of the surge arrestor ARR5 is connected to the other end of the varistor RV14 and is connected to the other end of the ground.

서지 어레스터 ARR6의 일단은 접지단에 연결된다. 바리스터 RV15의 일단은 서지 어레스터 ARR6의 타단에 연결되고, 타단은 제4 출력단자(OUT4a)에 연결된다. One end of the surge arrester ARR6 is connected to the ground terminal. One end of the varistor RV15 is connected to the other end of the surge arrestor ARR6, and the other end is connected to the fourth output terminal OUT4a.

바리스터 RV16은 제3 출력단자(OUT3a)와 제4 출력단자(OUT4a) 사이에 연결되고, 바리스터 RV17과 RV18은 제3 출력단자(OUT3a)와 제4 출력단자(OUT4a) 사이에 직렬 연결된다.The varistor RV16 is connected between the third output terminal OUT3a and the fourth output terminal OUT4a and the varistors RV17 and RV18 are connected in series between the third output terminal OUT3a and the fourth output terminal OUT4a.

발광다이오드 LED1의 일단은 제3 출력단자(OUT3a)에 연결된다. 저항 R3의 일단은 LED1의 타단에 연결되고, 타단은 제4 출력단자(OUT4a)에 연결된다. 발광다이오드 LED1은 서지 유입시 점등할 수 있다.One end of the light emitting diode LED1 is connected to the third output terminal OUT3a. One end of the resistor R3 is connected to the other end of the LED1 and the other end is connected to the fourth output terminal OUT4a. The light emitting diode LED1 can be turned on when a surge current flows.

다이오드 D2의 애노드는 제3 출력단자(OUT3a)에 연결된다. 다이오드 D3의 캐소드는 다이오드 D2의 캐소드에 연결된다. 저항 R4의 일단은 다이오드 D3의 애노드에 연결되고, 타단은 접지단에 연결된다. And the anode of the diode D2 is connected to the third output terminal OUT3a. The cathode of diode D3 is connected to the cathode of diode D2. One end of the resistor R4 is connected to the anode of the diode D3, and the other end is connected to the ground terminal.

그리고, 다이오드 D4의 애노드는 제4 출력단자(OUT4a)에 연결된다. 다이오드 D5의 캐소드는 다이오드 D4의 캐소드에 연결된다. 저항 R5의 일단은 다이오드 D3의 애노드에 연결되고, 타단은 접지단에 연결된다. The anode of the diode D4 is connected to the fourth output terminal OUT4a. The cathode of diode D5 is connected to the cathode of diode D4. One end of the resistor R5 is connected to the anode of the diode D3, and the other end is connected to the ground terminal.

이와 같은 회로 구성에 의해, 전원 회로에 유입되는 서지를 효과적으로 흡수 차단할 수 있다. With such a circuit configuration, it is possible to effectively absorb and block surges flowing into the power supply circuit.

한편, 본 발명에 따른 서지 보호 시스템은 상기한 바와 같이 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.It should be noted that the above-described embodiments of the surge protection system according to the present invention are not limited to the above-described embodiments, but the embodiments may be modified so that all or some of the embodiments are selectively As shown in FIG.

또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It should be understood that various modifications may be made by those skilled in the art without departing from the spirit and scope of the present invention.

110a ~ 110d : 신호용 서지 보호기
120a, 120b : 전원용 서지 보호기 130 : 트랜스포머
140 : 정류기110a to 110d: Surge protector for signal
120a, 120b: surge protector for power supply 130: transformer
140: rectifier

Claims (11)

전원 회로에 유입되는 서지를 차단하여 출력하는 전원용 서지 보호기;
1차측은 상기 전원용 서지 보호기의 출력단에 연결되어, 2차측으로 감압된 신호를 출력하는 트랜스포머;
상기 트랜스포머의 2차측으로 출력되는 신호를 정류하여 공급하는 정류기; 및
상기 정류기에서 공급되는 신호에 침입하는 서지를 차단하여, 제어용 신호로 출력하는 신호용 서지 보호기를 포함하며,
상기 신호용 서지 보호기는,
제1 및 제2 입력단자; 제1 및 제2 출력단자; 상기 제1 및 제2 입력단자로 입력되는 신호에 유입된 서지를 서지 어레스터를 사용하여 차단하는 제1 회로부; 일단은 상기 제1 입력단자에 연결되는 인덕터 L1; 일단은 상기 제2 입력단자에 연결되는 인덕터 L2; 및 상기 인덕터 L1 및 L2를 통해 출력되는 신호에 포함된 서지를 바리스터와 TVS 다이오드를 이용하여 차단하여 상기 제1 및 제2 출력 단자로 출력하는 제2 회로부를 포함하고,
상기 전원용 서지 보호기는,
제3 및 제4 입력단자; 제3 및 제4 출력단자; 상기 제3 및 제4 입력단자로 입력되는 신호에 유입된 서지를 바리스터와 서지 어레스터 이용하여 차단하는 제3 회로부; 상기 제3 회로부의 출력단에 1차측이 연결되는 트랜스포머; 상기 트랜스포머의 2차측으로 출력되는 신호에 포함된 서지를 바리스터, 서지 어레스터, 및 저항을 이용하여 차단하여 상기 제3 및 제4 출력 단자로 출력하는 제4 회로부를 포함하며,
상기 제4 회로부는, 상기 제3 출력단자와 상기 제4 출력단자 사이에 직렬 연결된 제7 서지 어레스터와 제13 바리스터; 상기 제3 출력단자와 상기 제4 출력단자 사이에 연결되는 제2 저항; 상기 제3 출력단자와 접지단 사이에 직렬 연결된 제14 바리스터 및 제8 서지 어레스터; 상기 접지단과 상기 제4 출력단자 사이에 직렬 연결된 제9 서지 어레스터와 및 제15 바리스터; 상기 제3 출력단자와 상기 제4 출력단자 사이에 연결된 제16 바리스터; 상기 제3 출력단자와 상기 제4 출력단자 사이에 직렬 연결된 제17 바리스터와 제18 바리스터; 애노드는 상기 제3 출력단자에 연결되는 제1 다이오드; 상기 제1 다이오드의 캐소드에 캐소드가 연결되는 제2 다이오드; 상기 제2 다이오드의 애노드와 상기 접지단 사이에 연결되는 제4 저항; 애노드는 상기 제4 출력단자에 연결되는 제3 다이오드; 상기 제3 다이오드의 캐소드에 캐소드가 연결되는 제4 다이오드; 및 상기 제4 다이오드의 애노드와 상기 접지단 사이에 연결되는 제5 저항을 포함하는 서지 보호 시스템.A surge protector for a power supply for interrupting surges flowing into the power supply circuit and outputting the surges;
A transformer connected to an output terminal of the power surge protector for outputting a signal depressurized to a secondary side;
A rectifier for rectifying and supplying a signal output to a secondary side of the transformer; And
And a signal surge protector for blocking a surge entering into a signal supplied from the rectifier and outputting the surge protector as a control signal,
The signal surge protector includes:
First and second input terminals; First and second output terminals; A first circuit unit for interrupting a surge introduced into a signal input to the first and second input terminals using a surge arrestor; An inductor L1 having one end connected to the first input terminal; An inductor L2 having one end connected to the second input terminal; And a second circuit unit for interrupting a surge included in a signal output through the inductors L1 and L2 using a varistor and a TVS diode and outputting the surge to the first and second output terminals,
The surge protector for power supply,
Third and fourth input terminals; Third and fourth output terminals; A third circuit part for interrupting a surge introduced into a signal input to the third and fourth input terminals using a varistor and a surge arrestor; A transformer having a primary side connected to an output terminal of the third circuit unit; And a fourth circuit unit for interrupting a surge included in a signal output to the secondary side of the transformer using a varistor, a surge arrestor, and a resistor, and outputting the surge to the third and fourth output terminals,
The fourth circuit unit includes: a seventh surge arrester and a thirteenth varistor serially connected between the third output terminal and the fourth output terminal; A second resistor connected between the third output terminal and the fourth output terminal; A thirteenth varistor and an eighth surge arrestor connected in series between the third output terminal and the ground terminal; A ninth surge arrestor connected in series between the ground and the fourth output terminal, and a fifteenth varistor; A sixteenth varistor connected between the third output terminal and the fourth output terminal; A seventeenth and eighteenth varistor serially connected between the third output terminal and the fourth output terminal; A first diode connected to the third output terminal; A second diode having a cathode connected to the cathode of the first diode; A fourth resistor coupled between the anode and the ground terminal of the second diode; A third diode connected to the fourth output terminal of the anode; A fourth diode having a cathode connected to the cathode of the third diode; And a fifth resistor coupled between the anode and the ground terminal of the fourth diode. 삭제delete 제1항에 있어서,
상기 제1 회로부는,
상기 제1 입력단자와 상기 제2 입력단자 사이에 연결되는 제1 서지 어레스터;
상기 제1 입력단자와 상기 접지단 사이에 연결되는 제2 서지 어레스터; 및
상기 접지단과 상기 제2 입력단자 사이에 연결되는 제3 서지 어레스터를 포함하는 것을 특징으로 하는 서지 보호 시스템.The method according to claim 1,
The first circuit unit includes:
A first surge arrester connected between the first input terminal and the second input terminal;
A second surge arrester connected between the first input terminal and the ground terminal; And
And a third surge arrester connected between the ground terminal and the second input terminal. 제1항에 있어서,
상기 제2 회로부는,
상기 제1 출력단자와 상기 접지단 사이에 연결되는 제1 바리스터;
상기 제1 바리스터에 병렬 연결되는 제2 바리스터;
상기 접지단과 상기 제2 출력단자 사이에 연결되는 제3 바리스터;
상기 제3 바리스터에 병렬 연결되는 제4 바리스터;
일단은 상기 제1 출력단자에 연결된 제5 바리스터;
상기 제5 바리스터의 타단에 일단이 연결되며, 타단은 상기 접지단에 연결되는 제1 TVS 다이오드;
상기 제1 TVS 다이오드의 타단에 일단이 연결되는 제2 TVS 다이오드; 및
상기 제2 TVS 다이오드의 타단에 일단이 연결되며, 타단은 상기 제2 출력단자에 연결되는 제6 바리스터를 포함하는 것을 특징으로 하는 서지 보호 시스템.The method according to claim 1,
Wherein the second circuit unit comprises:
A first varistor connected between the first output terminal and the ground terminal;
A second varistor connected in parallel to the first varistor;
A third varistor connected between the ground and the second output terminal;
A fourth varistor connected in parallel to the third varistor;
A fifth varistor having one end connected to the first output terminal;
A first TVS diode having one end connected to the other end of the fifth varistor and the other end connected to the ground terminal;
A second TVS diode having one end connected to the other end of the first TVS diode; And
And a sixth varistor having one end connected to the other end of the second TVS diode and the other end connected to the second output terminal. 삭제delete 제1항에 있어서,
상기 제3 회로부는,
상기 제3 입력단자와 상기 접지단 사이에 직렬 연결되는 제7 바리스터 및 제4 서지 어레스터;
상기 제7 바리스터에 병렬 연결되는 제8 바리스터;
상기 접지단과 상기 제3 입력단자 사이에 직렬 연결되는 제5 서지 어레스터와 제9 바리스터;
상기 제9 바리스터에 병렬 연결되는 제10 바리스터;
상기 제3 입력단자에 일단이 연결된 제6 서지 어레스터;
상기 제6 서지 어레스터의 타단에 일단이 연결되며, 타단은 상기 제4 입력단자에 연결되는 제11 바리스터;
상기 제11 바리스터에 병렬 연결되는 제12 바리스터; 및
상기 제3 입력단자와 상기 제4 입력단자 사이에 직렬 연결되는 제1 커패시터 및 제1 저항을 포함하는 것을 특징으로 하는 서지 보호 시스템.The method according to claim 1,
Wherein the third circuit unit comprises:
A seventh varistor and a fourth surge arrester connected in series between the third input terminal and the ground terminal;
An eighth varistor connected in parallel to the seventh varistor;
A fifth surge arrester and a ninth varistor serially connected between the ground and the third input terminal;
A tenth varistor connected in parallel to the ninth varistor;
A sixth surge arrester whose one end is connected to the third input terminal;
An eighth varistor having one end connected to the other end of the sixth surge arrester and the other end connected to the fourth input terminal;
A twelfth varistor connected in parallel to the eleventh varistor; And
And a first resistor and a first resistor connected in series between the third input terminal and the fourth input terminal. 삭제delete 제1항에 있어서,
상기 제4 회로부는,
캐소드가 상기 제3 출력단자에 연결된 발광 다이오드; 및
상기 발광 다이오드의 애노드와 상기 제4 출력단자 사이에 연결되는 제3 저항을 더 포함하는 것을 특징으로 하는 서지 보호 시스템.The method according to claim 1,
Wherein the fourth circuit unit comprises:
A light emitting diode having a cathode connected to the third output terminal; And
And a third resistor connected between the anode of the LED and the fourth output terminal. 삭제delete 삭제delete 입력 신호가 입력되는 제1 및 제2 입력단자;
출력 신호가 출력되는 제1 및 제2 출력단자;
상기 제1 입력단자와 접지단 사이에 직렬 연결되는 제1 바리스터 및 제1 서지 어레스터;
상기 제1 바리스터에 병렬 연결되는 제2 바리스터;
상기 접지단과 상기 제2 입력단자 사이에 직렬 연결되는 제2 서지 어레스터와 제3 바리스터;
상기 제3 바리스터에 병렬 연결되는 제4 바리스터;
상기 제2 입력단자에 일단이 연결된 제3 서지 어레스터;
상기 제3 서지 어레스터의 타단에 일단이 연결되며, 타단은 상기 제2 입력단자에 연결되는 제5 바리스터;
상기 제5 바리스터에 병렬 연결되는 제6 바리스터;
상기 제1 입력단자와 상기 제2 입력단자 사이에 직렬 연결되는 제1 커패시터 및 제1 저항;
상기 제1 및 제2 입력단자에 1차측이 연결되고, 상기 제1 및 제2 출력단자에 2차측이 연결되는 트랜스포머;
상기 제1 출력단자와 상기 제2 출력단자 사이에 직렬 연결된 제4 서지 어레스터와 제7 바리스터;
상기 제1 출력단자와 상기 제2 출력단자 사이에 연결되는 제2 저항;
상기 제1 출력단자와 상기 접지단 사이에 직렬 연결된 제8 바리스터 및 제5 서지 어레스터;
상기 접지단과 상기 제2 출력단자 사이에 직렬 연결된 제6 서지 어레스터와 및 제9 바리스터;
상기 제1 출력단자와 상기 제2 출력단자 사이에 연결된 제10 바리스터; 및
상기 제1 출력단자와 상기 제2 출력단자 사이에 직렬 연결된 제11 바리스터 와 제12 바리스터
캐소드가 상기 제1 출력단자에 연결된 발광 다이오드;
상기 발광 다이오드의 애노드와 상기 제2 출력단자 사이에 연결되는 제3 저항;
애노드는 상기 제1 출력단자에 연결되는 제1 다이오드;
상기 제1 다이오드의 캐소드에 캐소드가 연결되는 제2 다이오드;
상기 제2 다이오드의 애노드와 접지단 사이에 연결되는 제4 저항;
애노드는 상기 제2 출력단자에 연결되는 제3 다이오드;
상기 제3 다이오드의 캐소드에 캐소드가 연결되는 제4 다이오드; 및
상기 제4 다이오드의 애노드와 상기 접지단 사이에 연결되는 제5 저항을 포함하는 전원용 서지 보호기.





A first input terminal and a second input terminal to which an input signal is input;
First and second output terminals for outputting an output signal;
A first varistor and a first surge arrester connected in series between the first input terminal and a ground terminal;
A second varistor connected in parallel to the first varistor;
A second surge arrester and a third varistor serially connected between the ground and the second input terminal;
A fourth varistor connected in parallel to the third varistor;
A third surge arrester whose one end is connected to the second input terminal;
A fifth varistor having one end connected to the other end of the third surge arrester and the other end connected to the second input terminal;
A sixth varistor connected in parallel to the fifth varistor;
A first capacitor and a first resistor connected in series between the first input terminal and the second input terminal;
A transformer having a primary side connected to the first and second input terminals, and a secondary side connected to the first and second output terminals;
A fourth surge arrester and a seventh varistor serially connected between the first output terminal and the second output terminal;
A second resistor coupled between the first output terminal and the second output terminal;
An eighth varistor and a fifth surge arrester connected in series between the first output terminal and the ground terminal;
A sixth surge arrester connected in series between the ground terminal and the second output terminal, and a ninth varistor;
A tenth varistor connected between the first output terminal and the second output terminal; And
A first varistor and a second varistor connected in series between the first output terminal and the second output terminal,
A light emitting diode having a cathode connected to the first output terminal;
A third resistor coupled between an anode of the light emitting diode and the second output terminal;
A first diode coupled to the first output terminal of the anode;
A second diode having a cathode connected to the cathode of the first diode;
A fourth resistor coupled between an anode and a ground terminal of the second diode;
A third diode coupled to the second output terminal of the anode;
A fourth diode having a cathode connected to the cathode of the third diode; And
And a fifth resistor coupled between the anode of the fourth diode and the ground terminal.





KR1020140119398A 2014-09-05 2014-09-05 Surge protector system KR101544573B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140119398A KR101544573B1 (en) 2014-09-05 2014-09-05 Surge protector system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140119398A KR101544573B1 (en) 2014-09-05 2014-09-05 Surge protector system

Publications (1)

Publication Number Publication Date
KR101544573B1 true KR101544573B1 (en) 2015-08-17

Family

ID=54061084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140119398A KR101544573B1 (en) 2014-09-05 2014-09-05 Surge protector system

Country Status (1)

Country Link
KR (1) KR101544573B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220132112A (en) * 2021-03-23 2022-09-30 (주)세종하이테크 Surge protection apparatus for LED
KR20230001784A (en) * 2021-06-29 2023-01-05 한국전력공사 Terminal board for monitoring power state and State monitoring system having the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100830197B1 (en) 2007-12-07 2008-05-16 김선호 Power supply apparatus for telecommunication device having surge protection module
KR100925342B1 (en) 2009-07-10 2009-11-09 주식회사 이비 Surge protector for power with power state quality monitoring function

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100830197B1 (en) 2007-12-07 2008-05-16 김선호 Power supply apparatus for telecommunication device having surge protection module
KR100925342B1 (en) 2009-07-10 2009-11-09 주식회사 이비 Surge protector for power with power state quality monitoring function

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220132112A (en) * 2021-03-23 2022-09-30 (주)세종하이테크 Surge protection apparatus for LED
KR102582296B1 (en) * 2021-03-23 2023-09-25 (주)세종하이테크 Surge protection apparatus for LED
KR20230001784A (en) * 2021-06-29 2023-01-05 한국전력공사 Terminal board for monitoring power state and State monitoring system having the same
KR102552333B1 (en) 2021-06-29 2023-07-07 한국전력공사 Terminal board for monitoring power state and State monitoring system having the same

Similar Documents

Publication Publication Date Title
CA1332074C (en) Surge protection device
US5136455A (en) Electromagnetic interference suppression device
KR101171228B1 (en) Protection devices for power line against high altitude electromagnetic pulse
US20150222109A1 (en) Surge protection circuit
EP2577701B1 (en) A very fast transient suppressing device
US6778375B1 (en) Hybrid MOV/gas-tube AC surge protector for building entrance
US10944252B2 (en) Surge protection device
KR100957833B1 (en) Surge protector
CN113748479B (en) Multiphase AC power contact arc suppressor
US8681467B2 (en) Surge protection apparatus and method using the same
KR101544573B1 (en) Surge protector system
KR20150059076A (en) Surge Protective Device With Noise Filter
US7446436B2 (en) Waveform correction filters
US20130229733A1 (en) Lightening Protection Apparatus Using TN-C Common Ground
KR101456569B1 (en) Surge protector
KR101074663B1 (en) Two-way surge protective device
KR101436512B1 (en) Surge protection apparatus
KR101515878B1 (en) Active Arrester for Power Protection
KR20150052446A (en) Protection Circuit for Power Supply
KR101801799B1 (en) Surge protector apparatus having replacement recommendation function for internal deterioration
US10855075B2 (en) Surge protective circuit and surge protective device
CN103701100A (en) Switching power supply and over-voltage protection circuit thereof
KR20170076266A (en) Protection Circuit for Power Supply
KR101801797B1 (en) Replacement recommendation apparatus for internal deterioration of surge protector
CN113439372A (en) Protection against alternating voltage conditions

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190522

Year of fee payment: 5