KR101535442B1 - Ball heating and press fitting system using temperature adjustment apparatus including analogue memory - Google Patents

Ball heating and press fitting system using temperature adjustment apparatus including analogue memory Download PDF

Info

Publication number
KR101535442B1
KR101535442B1 KR1020140170096A KR20140170096A KR101535442B1 KR 101535442 B1 KR101535442 B1 KR 101535442B1 KR 1020140170096 A KR1020140170096 A KR 1020140170096A KR 20140170096 A KR20140170096 A KR 20140170096A KR 101535442 B1 KR101535442 B1 KR 101535442B1
Authority
KR
South Korea
Prior art keywords
memory cell
heating
mos transistor
cell array
ball
Prior art date
Application number
KR1020140170096A
Other languages
Korean (ko)
Inventor
채용웅
도왕록
Original Assignee
계명대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 계명대학교 산학협력단 filed Critical 계명대학교 산학협력단
Priority to KR1020140170096A priority Critical patent/KR101535442B1/en
Application granted granted Critical
Publication of KR101535442B1 publication Critical patent/KR101535442B1/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23PMETAL-WORKING NOT OTHERWISE PROVIDED FOR; COMBINED OPERATIONS; UNIVERSAL MACHINE TOOLS
    • B23P19/00Machines for simply fitting together or separating metal parts or objects, or metal and non-metal parts, whether or not involving some deformation; Tools or devices therefor so far as not provided for in other classes
    • B23P19/02Machines for simply fitting together or separating metal parts or objects, or metal and non-metal parts, whether or not involving some deformation; Tools or devices therefor so far as not provided for in other classes for connecting objects by press fit or for detaching same
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23PMETAL-WORKING NOT OTHERWISE PROVIDED FOR; COMBINED OPERATIONS; UNIVERSAL MACHINE TOOLS
    • B23P19/00Machines for simply fitting together or separating metal parts or objects, or metal and non-metal parts, whether or not involving some deformation; Tools or devices therefor so far as not provided for in other classes
    • B23P19/02Machines for simply fitting together or separating metal parts or objects, or metal and non-metal parts, whether or not involving some deformation; Tools or devices therefor so far as not provided for in other classes for connecting objects by press fit or for detaching same
    • B23P19/027Machines for simply fitting together or separating metal parts or objects, or metal and non-metal parts, whether or not involving some deformation; Tools or devices therefor so far as not provided for in other classes for connecting objects by press fit or for detaching same using hydraulic or pneumatic means

Abstract

The present invention relates to a ball heating and press fitting system using a temperature control apparatus having an analog memory, more specifically, which comprises: a heating shaft (30) to heat a ball to be press fitted; a temperature measurement unit (20) measuring a chamber temperature inside the heating shaft (30); and a heating control unit (10) controlling air heating and air supply. The heating control unit (10) comprises: a cell array (100) having a plurality of memory cells; an absolute value circuit (200) wherein an analog signal and an input signal are inputted; and a WTA circuit (300) provided with an output value of the absolute value circuit (200). The memory cells comprise: a cell transistor; and a cell capacitor.

Description

아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템{BALL HEATING AND PRESS FITTING SYSTEM USING TEMPERATURE ADJUSTMENT APPARATUS INCLUDING ANALOGUE MEMORY}FIELD OF THE INVENTION [0001] The present invention relates to a ball heating and press fitting system using a thermostat including an analog memory,

본 발명은 볼 가열 압입 시스템에 관한 것으로서, 보다 구체적으로는 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ball heating press-fitting system, and more particularly, to a ball heating press fitting system using a thermostat including an analog memory.

일반적으로 자동차의 엔진은 본체를 이루는 실린더 블록, 실린더 블록 위에 장착되고 연료의 흡기/배기 밸브가 설치되는 실린더 헤드, 실린더 블록 내에서 상하 이동하면서 연료를 압축하여 동력을 생산하는 피스톤을 포함할 수 있다. 이러한 피스톤은 연료가 압축, 폭발, 팽창 및 배기함에 따라 커넥팅 로드(connecting rod)를 통해서 동력을 크랭크축으로 전달할 수 있다.
Generally, an engine of an automobile may include a cylinder block constituting the main body, a cylinder head mounted on the cylinder block and equipped with an intake / exhaust valve for fuel, and a piston for compressing fuel to produce power by moving up and down in the cylinder block . This piston can transmit power to the crankshaft through a connecting rod as the fuel compresses, explodes, expands, and exhausts.

이때, 실린더 블록 내부에서는 연료를 압축 및 폭발하여 발생된 동력으로 인해 피스톤이 실린더 블록 내의 측벽에 밀착되어 지속적으로 상하 이동을 함에 따라 실린더 블록과 피스톤이 마모될 수 있다. 또한, 실린더 블록 내부는 연료의 폭발로 인해 고온 상태가 유지되므로, 이러한 마모 및 고온 상태를 완화시키기 위하여, 오일 탱크에 연결된 오일이 실린더 블록 내로 주입될 수 있다.
At this time, the cylinder block and the piston may be worn as the piston is closely attached to the side wall in the cylinder block due to the power generated by compressing and exploding the fuel in the cylinder block and continuously moving up and down. Further, since the inside of the cylinder block is kept at a high temperature state due to the explosion of the fuel, oil connected to the oil tank can be injected into the cylinder block in order to alleviate such abrasion and high temperature condition.

이와 같이, 주입되는 엔진 오일은, 엔진 내부의 정해진 공급 경로 외의 타 구역에서 누유되지 않도록 밀폐될 필요가 있는데, 이처럼 타 구역에서 누유하는 것을 방지하기 위해, 실린더 블록, 헤드 등에 볼이 압입될 수 있다. 또한, 이러한 금속 볼은, 자동 변속기(automatic transmission)에 관련된 부품 간의 마모를 방지하기 위해 주입되는 오일의 누유를 방지하도록 압입될 수도 있다.
In this manner, the injected engine oil needs to be sealed so as not to be leaked in other areas other than the predetermined supply path inside the engine. In order to prevent leakage in the other area, the ball may be press-fitted into the cylinder block, . Further, such a metal ball may be press-fitted so as to prevent leakage of oil injected to prevent wear between parts related to an automatic transmission.

한편, 볼 압입 공정은 자동 변속기에 사용되는 핵심 부품을 생산하는 공정으로서, 하나의 설비에 의해 연간 약 4만 내지 5만대 분의 부품이 생산될 수 있어, 높은 신뢰도 및 가동성이 요구된다. 최근 들어, 생산성 향상을 위해 자동차 제조 공정 중 여러 자동화 기능이 추가되고 부품의 형상이 다양해짐에 따라 볼 압입 시에 발생하는 찍힘, 크랙 등의 불량률 또한 증가하고 있다. 그러나 볼 압입에 관련된 불량을 감소시키기 위하여, 압입될 볼을 처리하기 위한 기술은 개시되지 않은 문제가 있다.On the other hand, the ball press-fitting process is a process for producing core parts used in an automatic transmission, and a single unit can produce about 40,000 to 50,000 parts per year, which requires high reliability and operability. Recently, various automation functions have been added to the automobile manufacturing process to improve the productivity, and as the shapes of the parts have become various, the defect rate such as the sticking and cracking occurring during ball indentation is increasing. However, in order to reduce defects associated with ball indentation, there is a problem that has not been disclosed in the technique for treating the ball to be pressed.

본 발명은 기존에 제안된 방법들의 상기와 같은 문제점들을 해결하기 위해 제안된 것으로서, 볼 가열 압입 시스템이, 압입될 볼을 가열하기 위한 가열 샤프트, 가열 샤프트 내의 챔버 온도를 측정하는 온도 측정부 및 측정된 챔버 온도에 기초하여 에어 가열 및 공급량을 조절하는 가열 제어부를 포함하고, 가열 제어부는 메모리 셀 어레이, 메모리 셀 어레이에 저장된 아날로그 신호와 온도 측정부로부터 전달된 입력 신호가 입력되는 절대치 회로, 절대치 회로의 출력값을 제공받는 WTA 회로를 포함하며, 메모리 셀 각각이 셀 트랜지스터 및 셀 커패시터를 포함하되, 메모리 셀 어레이는 행 방향으로 배열되는 메모리 셀들 간에, 셀 트랜지스터의 소스 전극끼리, 드레인 전극끼리, 그리고 게이트 전극에 연결되는 제1 단자끼리 연결되며, 열 방향으로 배열되는 메모리 셀들 간에 셀 커패시터의 제1 단자에 반대되는 제2 단자끼리 연결됨으로써, 압입될 볼을 가열 처리하여 압입 효율을 높이고 볼 압입 중 발생할 수 있는 결함 가능성을 낮추며, 가열 제어부의 제어에 따라 볼을 가열하기 위한 가열 샤프트의 온도를 일정하게 유지시킬 수 있는, 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템을 제공하는 것을 그 목적으로 한다.The present invention has been proposed in order to solve the above-mentioned problems of the previously proposed methods. The ball heating and pressurizing system includes a heating shaft for heating a ball to be press-fitted, a temperature measuring part for measuring a chamber temperature in the heating shaft, And the heating control unit controls the heating and supply amount of the air based on the chamber temperature, and the heating control unit includes a memory cell array, an absolute value circuit to which the analog signal stored in the memory cell array and the input signal transmitted from the temperature measurement unit are inputted, Wherein each of the memory cells includes a cell transistor and a cell capacitor, wherein the memory cell array is arranged between the memory cells arranged in the row direction, between the source electrodes of the cell transistor, between the drain electrodes, First terminals connected to the electrodes are connected to each other, and arranged in the column direction The second terminals opposite to the first terminal of the cell capacitor are connected to each other between the memory cells to heat the ball to be press-fitted so as to increase the press-fitting efficiency and reduce the possibility of defects that may occur during press-fitting of the ball, It is an object of the present invention to provide a ball heating press-fitting system using a temperature control device including an analog memory, which can maintain the temperature of a heating shaft for heating constant.

상기한 목적을 달성하기 위한 본 발명의 특징에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템은,According to an aspect of the present invention, there is provided a ball heating and pressurizing system using a temperature controller including an analog memory,

압입될 볼을 가열하기 위한 가열 샤프트;A heating shaft for heating a ball to be press-fitted;

상기 가열 샤프트 내의 챔버 온도를 측정하는 온도 측정부; 및A temperature measuring unit for measuring a temperature of the chamber in the heating shaft; And

상기 측정된 챔버 온도에 기초하여 미리 설정된 온도 범위 내에서 상기 챔버 온도가 유지되도록 에어(air) 가열 및 공급량을 조절하는 가열 제어부를 포함하고,And a heating control unit for controlling the air heating and the supply amount so that the chamber temperature is maintained within a predetermined temperature range based on the measured chamber temperature,

상기 가열 제어부는,The heating control unit includes:

소정의 어레이로 배열되는 복수의 메모리 셀을 포함하는 메모리 셀 어레이;A memory cell array including a plurality of memory cells arranged in a predetermined array;

상기 메모리 셀 어레이에 저장된 아날로그 신호와 상기 온도 측정부로부터 전달된 입력 신호가 입력되는 절대치 회로; 및An absolute value circuit receiving an analog signal stored in the memory cell array and an input signal transmitted from the temperature measuring unit; And

상기 절대치 회로의 출력값을 제공받는 WTA 회로를 포함하며,And a WTA circuit receiving an output value of the absolute value circuit,

상기 메모리 셀은 각각,Each of the memory cells includes:

더블 폴리 이이피롬으로 구성되는 셀 트랜지스터; 및A cell transistor composed of double poly-i-pyrimidine; And

상기 셀 트랜지스터의 게이트 전극에 대해 제1 단자가 연결되는 셀 커패시터를 포함하고,And a cell capacitor to which a first terminal is connected to a gate electrode of the cell transistor,

상기 메모리 셀 어레이는,The memory cell array includes:

행 방향으로 배열되는 메모리 셀들 간에, 상기 셀 트랜지스터의 소스 전극은 소스 전극끼리 연결되고, 드레인 전극은 드레인 전극끼리 연결되며, 게이트 전극에 연결되는 상기 제1 단자는 제1 단자끼리 연결되고,The source electrodes of the cell transistors are connected to the source electrodes, the drain electrodes of the memory cells are connected to the drain electrodes, the first terminals connected to the gate electrodes are connected to the first terminals,

열 방향으로 배열되는 메모리 셀들 간에, 상기 셀 커패시터의 제1 단자에 반대되는 제2 단자끼리 연결되는 것을 그 구성상의 특징으로 한다.
And the second terminals opposite to the first terminal of the cell capacitor are connected to each other between the memory cells arranged in the column direction.

바람직하게는, 상기 더블 폴리 이이피롬은,Preferably, the double polyimide is selected from the group consisting of

전자의 유출입 방향을 따라 전계의 세기가 증가하도록 일단이 연장되는 부유 게이트;A floating gate whose one end extends so as to increase the intensity of the electric field along the flow direction of the electrons;

상기 부유 게이트 상에 중첩하는 컨트롤 게이트; 및A control gate overlying the floating gate; And

상기 컨트롤 게이트에 이격되고, 상기 부유 게이트의 연장된 단부가 삽입되어 상기 부유 게이트에 전기적으로 연결되는 인젝터를 포함하여 구성될 수 있다.
And an injector spaced apart from the control gate and having an extended end of the floating gate inserted therein and electrically connected to the floating gate.

바람직하게는,Preferably,

상기 가열 제어부로부터 에어 공급 제어 신호를 수신하는 에어 공급 조절부; 및An air supply regulator for receiving an air supply control signal from the heating controller; And

상기 가열 제어부로부터 수신된 가열 온도에 기초하여 상기 에어 공급 조절부로부터 제공되는 에어를 가열하는 에어 가열부를 더 포함하여 구성될 수 있다.
And an air heating unit for heating the air supplied from the air supply adjusting unit based on the heating temperature received from the heating control unit.

바람직하게는, 상기 메모리 셀 어레이는,Preferably, the memory cell array includes:

상기 메모리 셀이 2×2 어레이로 배열되어 구성될 수 있다.
The memory cells may be arranged in a 2x2 array.

바람직하게는,Preferably,

상기 메모리 셀 어레이에 포함된 어느 하나의 메모리 셀에 쓰기 동작이 수행되는 경우, 상기 메모리 셀의 열에는 제1 전압이 인가되고, 상기 메모리 셀의 행에는 상기 제1 전압보다 작은 제2 전압이 인가되며, 상기 메모리 셀 어레이의 나머지 열에는 상기 제2 전압이 인가되고, 상기 메모리 셀 어레이의 나머지 행은 접지되도록 구성될 수 있다.
When a write operation is performed on any one of the memory cells included in the memory cell array, a first voltage is applied to the column of the memory cell, and a second voltage lower than the first voltage is applied to the row of the memory cell The second voltage is applied to the remaining columns of the memory cell array, and the remaining rows of the memory cell array are grounded.

바람직하게는,Preferably,

상기 메모리 셀 어레이에 포함된 어느 하나의 메모리 셀에 소거 동작이 수행되는 경우, 상기 메모리 셀의 열은 접지되고, 상기 메모리 셀의 행에는 제2 전압이 인가되며, 상기 메모리 셀 어레이의 나머지 열 및 행에는 각각, 상기 제2 전압보다 큰 제1 전압이 인가되도록 구성될 수 있다.
When an erase operation is performed on any one of the memory cells included in the memory cell array, the column of the memory cell is grounded, a second voltage is applied to the row of the memory cell, Each of the rows may be configured such that a first voltage greater than the second voltage is applied.

더욱 바람직하게는,More preferably,

상기 제1 전압은 상기 제2 전압의 2배로 구성될 수 있다.
The first voltage may be configured to be twice as high as the second voltage.

바람직하게는, 상기 가열 제어부는,Preferably, the heating control unit includes:

상기 온도 측정부로부터 제공되는 신호를 레치하는 샘플/홀드 회로를 더 포함하여 구성될 수 있다.
And a sample / hold circuit for receiving signals provided from the temperature measuring unit.

바람직하게는,Preferably,

상기 절대치 회로의 출력값은 상기 아날로그 신호 및 상기 입력 신호 간의 차이의 절대값으로 구성될 수 있다.
The output value of the absolute value circuit may be composed of the absolute value of the difference between the analog signal and the input signal.

더욱 바람직하게는, 상기 WTA 회로는,More preferably, the WTA circuit comprises:

상기 메모리 셀 어레이 중 상기 아날로그 신호 및 입력 신호 간의 차이가 가장 작은 메모리 셀의 출력 값을 논리 1로 출력시키고, 나머지 메모리 셀의 출력 값을 논리 0으로 출력시키도록 구성될 수 있다.
And output the output value of the memory cell having the smallest difference between the analog signal and the input signal of the memory cell array as a logic one and output the output value of the remaining memory cells as a logic zero.

바람직하게는, 상기 절대치 회로는,Preferably, the absolute value circuit comprises:

상기 메모리 셀 어레이의 메모리 셀들에 각각 연결되도록 구성될 수 있다.
And to be connected to the memory cells of the memory cell array, respectively.

바람직하게는, 상기 절대치 회로는,Preferably, the absolute value circuit comprises:

차동 증폭기;Differential amplifier;

상기 차동 증폭기의 일 단자에 연결되는 제1 MOS 트랜지스터;A first MOS transistor connected to one terminal of the differential amplifier;

상기 제1 MOS 트랜지스터에 연결되는 제1 커패시터;A first capacitor coupled to the first MOS transistor;

상기 차동 증폭기의 상기 일 단자에 상기 제1 MOS 트랜지스터와 병렬로 연결되는 제2 MOS 트랜지스터; 및A second MOS transistor connected to the one terminal of the differential amplifier in parallel with the first MOS transistor; And

상기 제2 MOS 트랜지스터에 연결되는 제2 커패시터를 포함하여 구성될 수 있다.
And a second capacitor connected to the second MOS transistor.

바람직하게는,Preferably,

상기 차동 증폭기의 출력 단자는, 상기 WTA 회로의 입력 단자에 연결되도록 구성될 수 있다.
The output terminal of the differential amplifier may be configured to be connected to the input terminal of the WTA circuit.

더욱 바람직하게는,More preferably,

상기 차동 증폭기의 출력값은, 상기 제1 커패시터 및 제2 커패시터의 전압 차이의 절대값에 비례하여 구성될 수 있다.
The output value of the differential amplifier may be configured to be proportional to an absolute value of a voltage difference between the first capacitor and the second capacitor.

바람직하게는, 상기 WTA 회로는,Preferably, the WTA circuit comprises:

상기 메모리 셀 어레이의 각 메모리 셀에 연결된 상기 절대치 회로에 연결되는 부분 회로들; 및Partial circuits connected to the absolute value circuit connected to each memory cell of the memory cell array; And

상기 부분 회로들의 출력 단자에 공통으로 연결되는 제3 MOS 트랜지스터를 포함하여 구성될 수 있다.
And a third MOS transistor commonly connected to output terminals of the partial circuits.

더욱 바람직하게는, 각각의 상기 부분 회로는,More preferably, each said partial circuit comprises:

상기 절대치 회로의 출력 단자에 게이트 전극이 연결되는 제4 MOS 트랜지스터;A fourth MOS transistor having a gate electrode connected to an output terminal of the absolute value circuit;

상기 제4 MOS 트랜지스터의 소스 전극에 연결되는 제5 MOS 트랜지스터; 및A fifth MOS transistor connected to a source electrode of the fourth MOS transistor; And

상기 제4 MOS 트랜지스터의 드레인 전극에 연결되는 제6 MOS 트랜지스터 및 제7 MOS 트랜지스터를 포함하여 구성될 수 있다.
And a sixth MOS transistor and a seventh MOS transistor connected to a drain electrode of the fourth MOS transistor.

더욱 바람직하게는,More preferably,

상기 제4 MOS 트랜지스터의 드레인 전극은 상기 제6 MOS 트랜지스터의 게이트 전극 및 상기 제7 MOS 트랜지스터의 드레인 전극에 연결되어 구성될 수 있다.
And a drain electrode of the fourth MOS transistor may be connected to a gate electrode of the sixth MOS transistor and a drain electrode of the seventh MOS transistor.

더욱 바람직하게는,More preferably,

상기 제6 MOS 트랜지스터의 드레인 전극은 상기 제3 MOS 트랜지스터의 소스 전극 및 상기 제5 MOS 트랜지스터의 게이트 전극에 연결되어 구성될 수 있다.
And a drain electrode of the sixth MOS transistor may be connected to a source electrode of the third MOS transistor and a gate electrode of the fifth MOS transistor.

더욱 바람직하게는,More preferably,

상기 제7 MOS 트랜지스터의 게이트 전극에 대하여, 상기 메모리 셀 어레이 각각에서 동일한 바이어스 전압이 인가되도록 구성될 수 있다.The same bias voltage may be applied to the gate electrode of the seventh MOS transistor in each of the memory cell arrays.

본 발명에서 제안하고 있는 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템에 따르면, 볼 가열 압입 시스템이, 압입될 볼을 가열하기 위한 가열 샤프트, 가열 샤프트 내의 챔버 온도를 측정하는 온도 측정부 및 측정된 챔버 온도에 기초하여 에어 가열 및 공급량을 조절하는 가열 제어부를 포함하고, 가열 제어부는 메모리 셀 어레이, 메모리 셀 어레이에 저장된 아날로그 신호와 온도 측정부로부터 전달된 입력 신호가 입력되는 절대치 회로, 절대치 회로의 출력값을 제공받는 WTA 회로를 포함하며, 메모리 셀 각각이 셀 트랜지스터 및 셀 커패시터를 포함하되, 메모리 셀 어레이는 행 방향으로 배열되는 메모리 셀들 간에, 셀 트랜지스터의 소스 전극끼리, 드레인 전극끼리, 그리고 게이트 전극에 연결되는 제1 단자끼리 연결되며, 열 방향으로 배열되는 메모리 셀들 간에 셀 커패시터의 제1 단자에 반대되는 제2 단자끼리 연결됨으로써, 압입될 볼을 가열 처리하여 압입 효율을 높이고 볼 압입 중 발생할 수 있는 결함 가능성을 낮추며, 가열 제어부의 제어에 따라 볼을 가열하기 위한 가열 샤프트의 온도를 일정하게 유지시킬 수 있다.According to the ball heating press-fitting system using the temperature controller including the analog memory proposed in the present invention, the ball heating press fitting system includes a heating shaft for heating a ball to be press-fitted, a temperature measuring unit And a heating control section for controlling the heating and supplying amount of air based on the measured chamber temperature, wherein the heating control section includes an absolute value circuit for inputting the analog signal stored in the memory cell array and the memory cell array and the input signal transmitted from the temperature measuring section, And a WTA circuit provided with an output value of the absolute value circuit, wherein each of the memory cells includes a cell transistor and a cell capacitor, wherein the memory cell array is arranged between the memory cells arranged in the row direction, between the source electrodes of the cell transistor, And the first terminals connected to the gate electrode are connected to each other And the second terminals opposite to the first terminal of the cell capacitor are connected between the memory cells arranged in the column direction so that the ball to be press-fitted is heat-treated to increase the press-in efficiency and reduce the possibility of defects that may occur during press- The temperature of the heating shaft for heating the balls can be kept constant according to the control.

도 1은 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템의 구성을 블록 도시한 도면.
도 2는 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템에 포함된 에어 가열부의 온도 특성을 도시한 도면.
도 3은 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템에 포함된 가열 제어부의 구성을 블록 도시한 도면.
도 4는 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템의 가열 제어부에 포함된 메모리 셀의 회로를 도시한 도면.
도 5는 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템의 가열 제어부에 포함된 메모리 셀 어레이의 회로를 도시한 도면.
도 6은 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템의 가열 제어부에 포함된 메모리 셀 어레이의 더블 폴리 이이피롬을 도시한 도면.
도 7은 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템의 가열 제어부에 포함된 메모리 셀 어레이의 더블 폴리 이이피롬의 단면을 도시한 도면.
도 8은 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템의 가열 제어부에 포함된 메모리 셀 어레이의 선형적 프로그래밍 특성을 도시한 도면.
도 9는 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템의 가열 제어부에 포함된 절대치 회로를 도시한 도면.
도 10은 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템의 가열 제어부에 포함된 각 블록에 연결된 절대치 회로 및 WTA 회로를 도시한 도면.
도 11은 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템에 포함되는 가열 샤프트를 도시한 도면.
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram illustrating a configuration of a ball heating and pressurizing system using a temperature controller including an analog memory according to an embodiment of the present invention. FIG.
2 is a view showing temperature characteristics of an air heating unit included in a ball heating press-fitting system using a temperature controller including an analog memory according to an embodiment of the present invention.
3 is a block diagram illustrating a configuration of a heating control unit included in a ball heating press-fitting system using a temperature controller including an analog memory according to an embodiment of the present invention.
4 is a circuit diagram of a memory cell included in a heating control unit of a ball heating press-fitting system using a temperature controller including an analog memory according to an embodiment of the present invention.
5 is a circuit diagram of a memory cell array included in a heating control unit of a ball heating and pressurizing system using a temperature controller including an analog memory according to an embodiment of the present invention.
FIG. 6 is a diagram illustrating a double poly Ipyrrometer of a memory cell array included in a heating control unit of a ball heating press-fitting system using a temperature controller including an analog memory according to an embodiment of the present invention. FIG.
7 is a cross-sectional view of a double poly Ipyrrometer of a memory cell array included in a heating control unit of a ball heating press-fitting system using a temperature controller including an analog memory according to an embodiment of the present invention.
8 is a diagram illustrating linear programming characteristics of a memory cell array included in a heating control unit of a ball heating press-fitting system using a temperature controller including an analog memory according to an embodiment of the present invention.
9 is a diagram showing an absolute value circuit included in a heating control unit of a ball heating press-fitting system using a temperature controller including an analog memory according to an embodiment of the present invention.
FIG. 10 illustrates an absolute value circuit and a WTA circuit connected to each block included in a heating control unit of a ball heating press-fitting system using a temperature controller including an analog memory according to an embodiment of the present invention. FIG.
11 is a view showing a heating shaft included in a ball heating press-fitting system using a temperature controller including an analog memory according to an embodiment of the present invention.

이하에서는 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일 또는 유사한 부호를 사용한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. In the following detailed description of the preferred embodiments of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. The same or similar reference numerals are used throughout the drawings for portions having similar functions and functions.

덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 ‘연결’되어 있다고 할 때, 이는 ‘직접적으로 연결’되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 ‘간접적으로 연결’되어 있는 경우도 포함한다. 또한, 어떤 구성요소를 ‘포함’한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
In addition, in the entire specification, when a part is referred to as being 'connected' to another part, it may be referred to as 'indirectly connected' not only with 'directly connected' . Also, to "include" an element means that it may include other elements, rather than excluding other elements, unless specifically stated otherwise.

본 발명자들은 종래의 볼 압입과 관련된 불량(찍힘, 크랙 등)이 발생하는 요인들을 감소시키기 위하여 여러 테스트 연구를 진행하면서, 볼을 압입하기 전에 가열 공정을 시행함으로써, 볼 압입 시의 불량 발생이 크게 감소하는 것을 확인하였다. 이와 같이, 볼 압입 전 가열에 따른 효과는 하기의 표 1에 정리되었다.The inventors of the present invention conducted various test studies to reduce the factors causing defects (sticking, cracks, etc.) related to the conventional ball indentation, and performed a heating process before pressing the ball, Respectively. The effects of heating before ball indentation are summarized in Table 1 below.

예열 Test 조건Preheating test condition 예열 온도Preheat temperature 40도40 degrees 50도50 degrees 60도60 degrees 70도70 degrees 80도80 degrees 90도90 degrees 100도100 degrees Test 수량
(pcs)
Test quantity
(pcs)
33 33 33 22 22 22 22
예열 Test 결과Preheating test result 기준 온도 도달시까지의 예열 시간 (초)Preheating time (sec) until reference temperature is reached 11~
15
11 ~
15
19~
24
19 ~
24
25~
26
25 ~
26
3030 3737 50~
59
50 ~
59
52~
61
52 ~
61
변색 유무Discoloration or not 없음none 없음none 없음none 없음none 없음none 없음none 없음none 오일 유막의 유무Presence or absence of oil film 있음has exist 있음has exist 있음has exist 있음has exist 없음none 없음none 없음none 홀 사이즈 변화Hole size change Cap
(Φ7)
Cap
(Φ7)
예열 전Before preheating 0.01~
0.03
0.01 ~
0.03
0.030.03 0.02~
0.03
0.02 ~
0.03
0.02~
0.025
0.02 ~
0.025
0.025~
0.03
0.025 ~
0.03
0.04~
0.05
0.04 ~
0.05
0.03~
0.05
0.03 ~
0.05
예열 후After preheating 0.02~
0.035
0.02 ~
0.035
0.035~
0.04
0.035 ~
0.04
0.03~
0.04
0.03 ~
0.04
0.03~
0.04
0.03 ~
0.04
0.03~
0.04
0.03 ~
0.04
0.05~
0.06
0.05 ~
0.06
0.03~
0.07
0.03 ~
0.07
Ball-1
(Φ6.3)
Ball-1
(陸 6.3)
예열 전Before preheating -0.025
~-0.03
-0.025
~ -0.03
-0.02~
-0.03
-0.02 ~
-0.03
-0.02~
-0.03
-0.02 ~
-0.03
-0.02~
-0.025
-0.02 ~
-0.025
-0.025-0.025 -0.03-0.03 -0.03-0.03
예열 후After preheating -0.025
~-0.02
-0.025
~ -0.02
-0.015
~-0.03
-0.015
~ -0.03
-0.01~
-0.025
-0.01 ~
-0.025
-0.02-0.02 -0.015
~-0.02
-0.015
~ -0.02
-0.02-0.02 -0.02-0.02
Ball-2
(Φ6.3)
Ball-2
(陸 6.3)
예열 전Before preheating -0.025
~-0.03
-0.025
~ -0.03
-0.02~
-0.03
-0.02 ~
-0.03
-0.02~
-0.03
-0.02 ~
-0.03
-0.02~
-0.025
-0.02 ~
-0.025
-0.02~
-0.025
-0.02 ~
-0.025
-0.025
~-0.03
-0.025
~ -0.03
-0.03-0.03
예열 후After preheating -0.02~
-0.03
-0.02 ~
-0.03
-0.015
~-0.03
-0.015
~ -0.03
-0.01~
-0.025
-0.01 ~
-0.025
-0.02-0.02 -0.01~
-0.02
-0.01 ~
-0.02
-0.02-0.02 -0.02-0.02
예열 Test 종합Preheating Test Comprehensive 변색은 섭씨 100도 이상에서 발생함.Discoloration occurs at over 100 degrees Celsius. 오일의 유막은 섭씨 70도 이상 온도에서 연소 시작하여 섭씨 80도부터는 유막을 발견할 수 없음.The oil film begins to burn at temperatures above 70 degrees Celsius and can not be found at 80 degrees Celsius. 홀의 확장성 검사에서는 제품별 차이가 있으나, +0.005~+0.02 범위(섭씨 100도 이내 범위)까지 확장함.The hole extensibility test extends the range from + 0.005 to + 0.02 (within 100 degrees Celsius), although there is a product-specific difference. Test 결과Test results 섭씨 70도 이하의 온도에서 예열 실시할 필요가 있음.Preheating should be performed at temperatures below 70 degrees Celsius.

표 1의 Test 결과에서와 같이, 압입될 볼을 소정의 온도(예컨대, 섭씨 70도 이하의 온도)로 예열하는 경우, 유막이 유지되면서도 확장성이 증가하여 볼 압입시 발생할 수 있는 불량을 감소시킬 수 있는 것을 알 수 있다. 그러므로 본 발명자들은 압입될 볼을 원하는 온도 범위로 가열할 수 있는 볼 가열 압입 시스템을 제안하였다.
As shown in the test results in Table 1, when the ball to be press-fitted is preheated to a predetermined temperature (for example, a temperature of 70 degrees Celsius or less), the oil film is maintained and the expandability is increased, Can be seen. Therefore, the present inventors have proposed a ball heating press-fitting system capable of heating a ball to be press-fitted to a desired temperature range.

도 1은 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템의 구성을 블록 도시한 도면이다. 도 1에 도시된 바와 같이, 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템은 가열 샤프트(30), 온도 측정부(20) 및 가열 제어부(10)를 포함하여 구성될 수 있으며, 에어 공급 조절부(50) 및 에어 가열부(40)를 더 포함하여 구성될 수 있다. 가열 샤프트(30)는 압입될 볼을 포함하여 가열되는 부분으로서, 내부에 소정의 챔버를 포함할 수 있다. 온도 측정부(20)는 가열 샤프트(30) 내의 챔버 온도를 측정할 수 있다. 가열 제어부(10)는 측정된 챔버 온도에 기초하여 에어(air)를 가열하고 에어의 공급량을 조절할 수 있다. 에어 공급 조절부(50)는 가열 제어부(10)로부터 제공되는 에어 공급 제어 신호에 기초하여, 에어 가열부(40)에 제공되는 에어의 공급량을 조절할 수 있다. 에어 가열부(40)는 가열 제어부(10)로부터 제공되는 가열 온도에 기초하여 에어 공급 조절부(50)로부터 제공된 에어(air)를 가열할 수 있다. 에어 가열부(40)에서 출력되는 가열된 공기는 가열 샤프트(30)의 챔버 내에 제공될 수 있다.
1 is a block diagram illustrating a configuration of a ball heating and pressurizing system using a temperature controller including an analog memory according to an embodiment of the present invention. 1, a ball heating press-fitting system using a temperature controller including an analog memory according to an embodiment of the present invention includes a heating shaft 30, a temperature measuring unit 20, and a heating controller 10 And may further comprise an air supply regulating unit 50 and an air heating unit 40. The heating shaft 30 is a part to be heated including a ball to be press-fitted, and may include a predetermined chamber therein. The temperature measuring section 20 can measure the chamber temperature within the heating shaft 30. [ The heating control unit 10 can heat the air based on the measured chamber temperature and adjust the supply amount of the air. The air supply regulating unit 50 can regulate the amount of air supplied to the air heating unit 40 based on the air supply control signal provided from the heating control unit 10. [ The air heating section 40 can heat the air supplied from the air supply regulating section 50 based on the heating temperature provided from the heating control section 10. [ The heated air output from the air heating section 40 can be provided in the chamber of the heating shaft 30. [

도 2는 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템에 포함된 에어 가열부의 온도 특성을 도시한 도면이다. 도 2에 도시된 바와 같이, 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템에 포함된 에어 가열부(40)는 기준 기압 및 온도(101.3 kPa 및 섭씨 0도) 환경에서 단위 시간당 제공되는 에어 공급량에 대해 가열하는 온도가 소정의 반비례 관계를 가질 수 있다. 예를 들어, 에어 가열부(40)는 최고 섭씨 650도까지 에어를 가열할 수 있다. 이때, 에어 공급 조절부(50)에서 공급되는 에어의 압력은 약 0.05 MPa 내지 약 0.39 MPa의 범위에서 조절될 수 있다. 이하에서는, 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템에 포함된 가열 제어부(10)에 대하여 보다 상세히 설명하도록 한다.
2 is a view showing temperature characteristics of an air heating unit included in a ball heating press-fitting system using a temperature controller including an analog memory according to an embodiment of the present invention. As shown in FIG. 2, the air heating unit 40 included in the ball heating press-fitting system using the temperature controller including the analog memory according to the embodiment of the present invention has a reference pressure and a temperature (101.3 kPa and 0 The temperature for heating the air supplied per unit time in the environment may have a predetermined inverse relationship. For example, the air heating section 40 can heat air up to 650 degrees Celsius. At this time, the pressure of the air supplied from the air supply regulating part 50 can be adjusted in the range of about 0.05 MPa to about 0.39 MPa. Hereinafter, the heating controller 10 included in the ball heating and pressurizing system using the temperature controller including the analog memory according to an embodiment of the present invention will be described in more detail.

도 3은 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템에 포함된 가열 제어부의 구성을 블록 도시한 도면이다. 도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템에 포함된 가열 제어부(10)는 메모리 셀 어레이(100), 절대치 회로(200) 및 WTA 회로(300)를 포함하여 구성될 수 있으며, 온도 측정부(20)로부터 입력 신호를 제공받는 샘플/홀드 회로(400)를 더 포함하여 구성될 수 있다. 메모리 셀 어레이(100)는 복수의 메모리 셀들이 어레이 형태로 배열될 수 있다. 이때, 각각의 메모리 셀은 이이피롬(electronically erasable and programmable read-only memory, EEPROM)을 포함하여 구성될 수 있다. 온도 측정부(20)로부터 제공되는 아날로그 신호는 샘플/홀드 회로(400)에 의해 레치되어 메모리 셀 어레이(100)의 각 셀의 신호와 비교될 수 있다. 이렇게 비교된 신호의 결과는 절대치 회로(200)의 입력이 되어 두 신호의 차이가 절대값 형태로 출력될 수 있다. 이 출력은 WTA 회로(300)의 입력 신호가 되어, 두 신호 간의 전위차가 가장 작은 메모리 셀에 해당하는 블록의 출력이 논리 값 1로 출력될 수 있고, 나머지 블록의 출력은 논리 값 0(zero)으로 출력될 수 있다. 그에 따라, 입력 신호와 가장 근접한 값을 갖는 메모리 셀의 블록이 선택될 수 있다.
FIG. 3 is a block diagram illustrating a configuration of a heating control unit included in a ball heating and pressurizing system using a temperature controller including an analog memory according to an embodiment of the present invention. Referring to FIG. 3, the heating control unit 10 included in the ball heating press-fitting system using the temperature controller including the analog memory according to the embodiment of the present invention includes a memory cell array 100, an absolute value circuit 200 And a WTA circuit 300 and may further include a sample / hold circuit 400 receiving an input signal from the temperature measuring unit 20. The sample / In the memory cell array 100, a plurality of memory cells may be arranged in an array form. At this time, each memory cell may be configured to include an electronically erasable and programmable read-only memory (EEPROM). The analog signal provided from the temperature measuring unit 20 may be latched by the sample / hold circuit 400 and compared with the signal of each cell of the memory cell array 100. The result of the signal thus compared becomes the input of the absolute value circuit 200, and the difference between the two signals can be output in the absolute value form. This output becomes the input signal of the WTA circuit 300. The output of the block corresponding to the memory cell having the smallest potential difference between the two signals can be output as the logical value 1, Lt; / RTI > Accordingly, a block of the memory cell having a value closest to the input signal can be selected.

도 4는 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템의 가열 제어부에 포함된 메모리 셀의 회로를 도시한 도면이고, 도 5는 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템의 가열 제어부에 포함된 메모리 셀 어레이의 회로를 도시한 도면이다. 도 4 및 도 5에 도시된 바와 같이, 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템의 가열 제어부에 포함된 메모리 셀 어레이(100)는 M×N 어레이(M 및 N은 각각, 자연수임)로 배열되는 복수의 메모리 셀(MCL)을 포함할 수 있다. 예를 들어, 메모리 셀 어레이(100)는 2×2 어레이로 배열되는 메모리 셀(MCL)을 포함할 수 있다. 예를 들어, 메모리 셀 어레이(100)는 제1 메모리 셀(MCL00), 제2 메모리 셀(MCL01), 제3 메모리 셀(MCL10), 제4 메모리 셀(MCL11) 등을 포함할 수 있다. 이하에서는, 제1 메모리 셀(MCL00)의 위치를 (0,0)으로, 제2 메모리 셀(MCL01)의 위치를 (0, 1)로, 제3 메모리 셀(MCL10)의 위치를 (1,0)으로, 제4 메모리 셀(MCL11)의 위치를 (1,1)로 나타내도록 한다.
4 is a circuit diagram of a memory cell included in a heating control unit of a ball heating and pressurizing system using a temperature controller including an analog memory according to an embodiment of the present invention. FIG. 2 is a circuit diagram of a memory cell array included in a heating control unit of a ball heating press-fitting system using a temperature controller including an analog memory according to FIG. 4 and 5, a memory cell array 100 included in a heating control unit of a ball heating press-fitting system using a temperature controller including an analog memory according to an embodiment of the present invention includes an M × N array (Where M and N are natural numbers, respectively). For example, the memory cell array 100 may include memory cells MCL arranged in a 2x2 array. For example, the memory cell array 100 may include a first memory cell MCL00, a second memory cell MCL01, a third memory cell MCL10, a fourth memory cell MCL11, and the like. In the following description, the position of the first memory cell MCL00 is (0,0), the position of the second memory cell MCL01 is (0,1), the position of the third memory cell MCL10 is (1, 0), and the position of the fourth memory cell MCL11 is represented by (1,1).

각각의 메모리 셀(MCL)은 더블 폴리 이이피롬(EEPROM)으로 구성되는 셀 트랜지스터와, 상기 셀 트랜지스터의 게이트 전극에 대해 제1 단자가 연결되는 셀 커패시터를 포함하여 구성될 수 있다. 또한, 메모리 셀 어레이(100)는, 행 방향으로 배열되는 메모리 셀들(MCL00과 MCL01, 또는 MCL10과 MCL11) 간에, 셀 트랜지스터의 소스 전극은 소스 전극끼리 연결되고(L3), 드레인 전극은 드레인 전극끼리 연결되며(L2), 게이트 전극에 연결되는 제1 단자는 제1 단자끼리 연결될 수 있다(L1). 또한, 메모리 셀 어레이(100)는, 열 방향으로 배열되는 메모리 셀들(MCL00과 MCL10, 또는 MCL01과 MCL11) 간에, 각 셀 커패시터의 제1 단자에 반대되는 제2 단자끼리 연결될 수 있다(L4).
Each memory cell MCL may include a cell transistor having a double poly-EEPROM and a cell capacitor having a first terminal connected to a gate electrode of the cell transistor MCL. In the memory cell array 100, between the memory cells MCL00 and MCL01 or MCL10 and MCL11 arranged in the row direction, the source electrodes of the cell transistors are connected to each other (L3), and the drain electrodes are connected to the drain electrodes (L2), and a first terminal connected to the gate electrode may be connected to the first terminals (L1). Further, the memory cell array 100 may be connected between the memory cells MCL00 and MCL10, or MCL01 and MCL11 arranged in the column direction, and the second terminals opposite to the first terminals of the respective cell capacitors (L4).

도 6은 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템의 가열 제어부에 포함된 메모리 셀 어레이의 더블 폴리 이이피롬을 도시한 도면이고, 도 7은 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템의 가열 제어부에 포함된 메모리 셀 어레이의 더블 폴리 이이피롬의 단면을 도시한 도면이다. 도 6 및 도 7에 도시된 바와 같이, 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템의 가열 제어부에 포함된 메모리 셀 어레이(100)의 각각의 메모리 셀(MCL)에 포함되는 더블 폴리 이이피롬(EEPROM)은, 부유 게이트(110), 컨트롤 게이트(120) 및 인젝터(130)를 포함하여 구성될 수 있으며, 기판(140), 소스 및 드레인 영역(141), 채널 영역(142), 게이트 산화막(143) 및 유전층(144)을 더 포함하여 구성될 수 있다.
FIG. 6 is a view showing a double poly-pyramid of a memory cell array included in a heating control unit of a ball heating press-fitting system using a temperature controller including an analog memory according to an embodiment of the present invention, FIG. 2 is a cross-sectional view of a double poly-pyramid of a memory cell array included in a heating control unit of a ball heating press-fitting system using a temperature controller including an analog memory according to an embodiment of the present invention. 6 and 7, in each of the memory cells of the memory cell array 100 included in the heating control unit of the ball heating press-fitting system using the temperature controller including the analog memory according to the embodiment of the present invention, (EEPROM) included in the MCL may comprise a floating gate 110, a control gate 120 and an injector 130 and may include a substrate 140, source and drain regions 141 ), A channel region 142, a gate oxide film 143, and a dielectric layer 144.

부유 게이트(floating gate)(110)는 전하를 저장하는 전하 주입 영역으로서, 전자의 유출입 방향을 따라 전계의 세기가 증가하도록 일단이 요철 형상으로 연장될 수 있다. 예를 들어, 부유 게이트(110)의 일단은 터널 전류가 흐르는 곳에서 전계가 증가하고, 쓰기와 소거 동작 시에 요구되는 프로그래밍 전압이 감소하도록 연장될 수 있다.
A floating gate 110 is a charge injection region for storing a charge, and one end may extend in a concavo-convex shape so that the intensity of the electric field increases along the flow direction of electrons. For example, one end of the floating gate 110 may be extended to increase the electric field where the tunnel current flows, and to decrease the programming voltage required in the write and erase operations.

컨트롤 게이트(120)(control gate)는 부유 게이트(110) 상에 배치되고, 상기 부유 게이트(110)에 중첩할 수 있다. 인젝터(injector)(130)는 컨트롤 게이트(120)에 이격되고, 부유 게이트의 연장된 단부가 삽입되는 부분으로서, 컨트롤 게이트(120)와 동일한 층(layer)으로부터 형성될 수 있다. 이와 같이, 부유 게이트(110)의 연장된 단부를 통하여 터널 전류가 흐르는 곳의 전계 세기를 증가시키고, 쓰기 또는 소거 동작 시에 요구되는 프로그래밍 전압을 낮출 수 있다. 이러한 연장된 단부는, 전계 진행 방향의 요철 형상이 형성하는 각(angle)의 크기에 따라 전계의 세기가 반비례하는 것을 적용하여 구현될 수 있다.
A control gate 120 may be disposed on the floating gate 110 and may overlap the floating gate 110. The injector 130 is spaced apart from the control gate 120 and may be formed from the same layer as the control gate 120 as the portion where the extended end of the floating gate is inserted. Thus, the electric field intensity at the tunnel current flows through the extended end of the floating gate 110, and the programming voltage required at the write or erase operation can be lowered. Such an extended end can be implemented by applying an inverse proportion of the electric field intensity to the magnitude of the angle formed by the concavo-convex shape of the electric field traveling direction.

한편, 더블 폴리 이이피롬(EEPROM)은 부유 게이트(110)의 양측 하부의 기판(140)에 불순물로 도핑된 소스(source) 및 드레인(drain) 영역(141)을 포함할 수 있다. 또한, 부유 게이트(110)와 기판(140) 상에 형성된 채널 영역(142) 사이에는 게이트 산화막(143)이 중간층(intermediate layer)으로 더 포함될 수 있다. 이 경우, 게이트 산화막(143)은 터널 산화막으로 기능할 수 있다. 또한, 더블 폴리 이이피롬(EEPROM)은 부유 게이트(110) 및 컨트롤 게이트(120)의 사이에 유전층(144)을 더 포함할 수 있다. 이러한 유전층(144)은 예를 들어, 산화막, ONO막(oxide-nitride-oxide) 등의 재질을 포함할 수 있다.
Double polyimide (EEPROM), on the other hand, may include a source region and a drain region 141 doped with impurities in the substrate 140 under both sides of the floating gate 110. A gate oxide layer 143 may be further included as an intermediate layer between the floating gate 110 and the channel region 142 formed on the substrate 140. In this case, the gate oxide film 143 can function as a tunnel oxide film. In addition, the double poly (EEPROM) may further include a dielectric layer 144 between the floating gate 110 and the control gate 120. The dielectric layer 144 may include a material such as an oxide film, an ONO film (oxide-nitride-oxide), or the like.

이러한 더블 폴리 이이피롬(EEPROM)은 F-N(Fowler-Nordheim) 터널링 주입 방식에 의해 부유 게이트(110)의 전하량을 조절할 수 있다. 이러한 전하량 조절 동작을 프로그래밍이라 하며, 프로그래밍에는 쓰기 동작 및 소거 동작이 포함될 수 있다. 쓰기 동작의 경우, 메모리 셀(MCL)의 드레인 전극에 있는 전자가 부유 게이트(110)로 전송될 수 있다. 이를 위해, 컨트롤 게이트(120)에 프로그래밍 전압 Vpp이 인가되고, 인젝터(130)는 접지될 수 있다. 이와 반대로, 소거 동작의 경우, 부유 게이트(110)에 있는 전자가 드레인 전극으로 전송될 수 있는데, 이를 위해 컨트롤 게이트(120)가 접지되고, 인젝터(130)에 프로그래밍 전압 Vpp이 인가될 수 있다. 이 경우, 컨트롤 게이트(120) 방향의 전기장에 의해 부유 게이트(110)의 전자가 산화막의 높은 에너지 장벽을 넘어 드레인 전극으로 이동될 수 있다. 이때 전송되는 전류의 크기는 하기의 수학식 1과 같이 결정될 수 있다.Such a double poly (EEPROM) can control the charge amount of the floating gate 110 by the Fowler-Nordheim (FN) tunneling injection method. This charge amount adjustment operation is referred to as programming, and programming may include a write operation and an erase operation. In the case of a write operation, electrons at the drain electrode of the memory cell MCL may be transferred to the floating gate 110. To this end, the programming voltage Vpp is applied to the control gate 120, and the injector 130 can be grounded. Conversely, in the case of an erase operation, electrons in the floating gate 110 may be transferred to the drain electrode, for which the control gate 120 is grounded and the programming voltage Vpp may be applied to the injector 130. In this case, electrons of the floating gate 110 can be moved to the drain electrode beyond the high energy barrier of the oxide film by the electric field in the direction of the control gate 120. At this time, the magnitude of the current to be transmitted can be determined according to Equation (1) below.

Figure 112014116945005-pat00001
Figure 112014116945005-pat00001

여기서, A와 B는 상수이고, V는 부유 게이트(110) 및 인젝터(130) 간의 전위차를 나타내며, Q는 전하량을 나타낸다.
Here, A and B are constants, V represents a potential difference between the floating gate 110 and the injector 130, and Q represents the amount of charge.

상기 수학식 1에서와 같이, F-N 터널링에 의한 전류의 크기는 외부에서 인가되는 전압의 지수함수(exp)에 비례하기 때문에, 미세하게 전하량을 조절할 수 있다. 이와 같이 프로그래밍에 의해 일단 부유 게이트(110)로 이동된 전자는, 프로그래밍 전압이 제거되면 산화막의 높은 에너지 장벽에 의해 외부로의 유출입이 불가능한 불활성 특성을 나타낼 수 있다. 그러므로 부유 게이트(110)의 전하량에 의해 해당 트랜지스터의 문턱 전압이 결정될 수 있고, 이러한 특성을 이용하여 메모리 셀에 특정한 데이터를 저장할 수 있다.
As shown in Equation (1), the magnitude of the current due to the FN tunneling is proportional to the exponential function exp of the voltage applied from the outside, so that the amount of charge can be finely adjusted. As described above, electrons moved to the floating gate 110 by programming can exhibit an inactive characteristic in which, when the programming voltage is removed, the high energy barrier of the oxide film makes it impossible to flow in and out. Therefore, the threshold voltage of the transistor can be determined by the amount of charge of the floating gate 110, and the specific data can be stored in the memory cell using this characteristic.

특히, F-N 터널링 주입에 의해 전자가 산화막을 거쳐 이동하기 위해서는 외부에서 높은 전원이 인가되어야 하는데, 이렇게 높은 전압은 산화막을 열화시킴으로써, 메모리 셀(MCL)의 수명을 단축시키고, 메모리 셀(MCL)에 저장되는 데이터 보유에도 영향을 줄 수 있다. 그러나 도 6에서와 같이, 인젝터(130)가 돌기 형태로 돌출됨에 따라 외부에서 인가되는 프로그래밍 전압을 감소시킬 수 있는 효과가 있다.
Particularly, in order for electrons to move through the oxide film by FN tunneling implantation, a high power source must be applied from the outside. Such a high voltage deteriorates the oxide film, shortening the lifetime of the memory cell MCL, It can also affect the retention of data that is stored. However, as shown in FIG. 6, as the injector 130 protrudes in a protruding form, the programming voltage applied from the outside can be reduced.

앞서 도 4 및 도 5에서 도시된 메모리 셀 어레이(100)를 다시 참조하면, 어느 하나의 메모리 셀(MCL)에 쓰기 동작을 수행하여 인젝터(130)로부터 부유 게이트(110)에 전자를 이동시키려고 할 경우, 해당 메모리 셀(MCL)의 열에는 프로그래밍 전압 Vpp을 인가하고, 나머지 열에는 Vmid(=Vpp/2)를 인가하며, 해당 메모리 셀(MCL)의 행은 접지시키고, 나머지 행에는 상기 Vmid를 인가할 수 있다. 반대로, 어느 하나의 메모리 셀(MCL)에 소거 동작을 수행하는 경우에는, 해당 메모리 셀(MCL)의 열을 접지하고, 해당 메모리 셀(MCL)의 행에 프로그래밍 전압 Vpp을 인가하며, 나머지 열 및 행에는 상기 Vmid를 인가할 수 있다.
Referring again to the memory cell array 100 shown in FIGS. 4 and 5, when writing is performed to one of the memory cells MCL to move electrons from the injector 130 to the floating gate 110 The programming voltage Vpp is applied to the column of the memory cell MCL and Vmid (= Vpp / 2) is applied to the remaining column, the row of the memory cell MCL is grounded, . Conversely, when performing an erase operation on any one of the memory cells MCL, the column of the memory cell MCL is grounded, the programming voltage Vpp is applied to the row of the memory cell MCL, And the Vmid can be applied to the row.

메모리 셀 어레이(100)에 포함된 메모리 셀(MCL)들의 동작을 이와 같이 제어함으로써, 쓰기 동작 또는 소거 동작을 수행할 때에, 지정된 메모리 셀(MCL)의 컨트롤 게이트(120) 및 인젝터(130) 간의 전위차 만이 프로그래밍 전압인 Vpp와 같게 되고, 나머지 메모리 셀(MCL)에서의 컨트롤 게이트(120) 및 인젝터(130) 간의 전위차는 Vmid 또는 0(zero)이 될 수 있다.
Control of the operation of the memory cells MCL included in the memory cell array 100 is performed in such a manner that the write operation or the erase operation is performed between the control gate 120 of the specified memory cell MCL and the injector 130 Only the potential difference becomes equal to the programming voltage Vpp and the potential difference between the control gate 120 and the injector 130 in the remaining memory cells MCL may be Vmid or zero.

예를 들어, 제1 메모리 셀(MCL00)에서 쓰기 동작이 이루어지는 경우, Cont0 라인에 프로그래밍 전압 Vpp을 인가하고, Cont1 라인에 상기 프로그래밍 전압 Vpp의 1/2 수준인 Vmid 전압이 인가되며, Int0 라인은 접지되고, Int1 라인에는 상기 Vmid 전압이 인가될 수 있다. 이 경우, 제1 내지 제4 메모리 셀(MCL00, MCL01, MCL10, MCL11)에 위치한 컨트롤 게이트(120) 및 인젝터(130) 간의 전위차는 각각 Vpp, Vmid, Vmid, 0(zero)으로 될 수 있다. 그에 따라, 터널링 주입에 의한 전자의 이동은 오로지 제1 메모리 셀(MCL00)에서만 발생할 수 있는데, 이는 주입에 의한 전자의 이동이 상기 수학식 1에서와 같이 지수 함수적(exponential) 특성을 갖고 있기 때문이다. 이에 따른, 프로그래밍 특성 및 간섭 효과는 도 8을 참조하여 설명하도록 한다.
For example, when a write operation is performed in the first memory cell MCL00, the programming voltage Vpp is applied to the Cont0 line, the Vmid voltage, which is a half of the programming voltage Vpp, is applied to the Cont1 line, And the Vmid voltage may be applied to the Int1 line. In this case, the potential difference between the control gate 120 and the injector 130 located in the first to fourth memory cells MCL00, MCL01, MCL10, and MCL11 may be Vpp, Vmid, Vmid, and 0, respectively. Accordingly, the movement of the electrons by the tunneling implantation can occur only in the first memory cell MCL00 because the movement of the electrons by the implantation has the exponential characteristic as in Equation (1) to be. The programming characteristic and the interference effect according to this will be described with reference to Fig.

도 8은 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템의 가열 제어부에 포함된 메모리 셀 어레이의 선형적 프로그래밍 특성을 도시한 도면이다. 도 8에 도시된 바와 같이, 앞선 예시에서 프로그래밍 되지 않는 메모리 셀인 제2 내지 제4 메모리 셀(MCL01, MCL10 및 MCL11)은 인가된 전압에 의해 간섭 받지 않은 채 유지될 수 있다. 반면에, 프로그래밍 되는 메모리 셀인 제1 메모리 셀(MCL00)의 경우, 프로그래밍 동작에 의해 선형적으로 변화될 수 있다.
8 is a diagram illustrating a linear programming characteristic of a memory cell array included in a heating control unit of a ball heating press-fitting system using a temperature controller including an analog memory according to an embodiment of the present invention. As shown in Fig. 8, the second to fourth memory cells MCL01, MCL10 and MCL11, which are memory cells that are not programmed in the above example, can be kept uninterrupted by the applied voltage. On the other hand, in the case of the first memory cell MCL00 being the memory cell to be programmed, it can be changed linearly by the programming operation.

한편, 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템의 가열 제어부의 읽기 동작은, 전술한 도 3에서와 같이 메모리 셀 어레이(100), 절대치 회로(200) 및 WAT 회로(300)에 의해 수행될 수 있다.
3, the reading operation of the heating control unit of the ball heating press-fitting system using the temperature controller including the analog memory according to the embodiment of the present invention is performed by the memory cell array 100, the absolute value circuit 200 ) And the WAT circuit 300, respectively.

도 9는 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템의 가열 제어부에 포함된 절대치 회로를 도시한 도면이다. 도 9에 도시된 바와 같이, 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템의 가열 제어부에 포함된 절대치 회로(200)는 메모리 셀 어레이(100)의 메모리 셀(MCL)에 각각 연결될 수 있으며, 차동 증폭기(DA), 제1 MOS 트랜지스터(MN1), 제1 커패시터(C1), 제2 MOS 트랜지스터(MN2) 및 제2 커패시터(C2)를 포함하여 구성될 수 있다. 제1 MOS 트랜지스터(MN1)는 차동 증폭기(DA)의 부극성(-) 단자에 연결될 수 있다. 제1 커패시터(C1)는 제1 MOS 트랜지스터(MN1)의 일 단자에 연결될 수 있다. 제2 MOS 트랜지스터(MN2)는 차동 증폭기(DA)의 부극성(-) 단자에, 상기 제1 MOS 트랜지스터(MN1)와 병렬로 연결될 수 있다. 제2 커패시터(C2)는 제2 MOS 트랜지스터(MN2)에 연결될 수 있다.
9 is a diagram illustrating an absolute value circuit included in a heating control unit of a ball heating press-fitting system using a temperature controller including an analog memory according to an embodiment of the present invention. 9, an absolute value circuit 200 included in a heating control unit of a ball heating press-fitting system using a temperature controller including an analog memory according to an embodiment of the present invention includes a memory (not shown) And may include a differential amplifier DA, a first MOS transistor MN1, a first capacitor C1, a second MOS transistor MN2, and a second capacitor C2, . The first MOS transistor MN1 may be connected to the negative (-) terminal of the differential amplifier DA. The first capacitor C1 may be connected to one terminal of the first MOS transistor MN1. The second MOS transistor MN2 may be connected to the negative terminal of the differential amplifier DA in parallel with the first MOS transistor MN1. And the second capacitor C2 may be connected to the second MOS transistor MN2.

절대치 회로(200)는 동작 초기에 차동 증폭기(DA)의 정극성(+) 단자에 기준 전압 Vref가 인가되고 내부 MOS 트랜지스터(MN0)가 턴온(turn-on) 됨으로써, 귀환 회로에 의해 내부 커패시터(C3)가 충전될 수 있다. 이러한 초기 동작 이후, 접지 상태에 있던 제1 MOS 트랜지스터(MN1) 및 제2 MOS 트랜지스터(MN2)의 게이트에는 각각, 전압 Va 및 전압 Vb가 인가될 수 있다. 이 경우, 다음의 조건에 따른 수학식 2를 고려할 수 있다.In the absolute value circuit 200, the reference voltage Vref is applied to the positive (+) terminal of the differential amplifier DA and the internal MOS transistor MN0 is turned on so that the internal capacitor C3 may be charged. After this initial operation, the voltage Va and the voltage Vb may be applied to the gates of the first MOS transistor MN1 and the second MOS transistor MN2 which are in the grounded state, respectively. In this case, the following expression (2) may be taken into consideration.

Figure 112014116945005-pat00002
Figure 112014116945005-pat00002

여기서, Vth는 내부 MOS 트랜지스터(MN0)의 문턱 전압이고, Max(Va, Vb)는 Va 및 Vb 중 더 큰 값을 나타낸다. 이때, Va 및 Vb는 각각, Vref-Vth 보다는 작은 것으로 전제된다.
Here, Vth is the threshold voltage of the internal MOS transistor MN0, and Max (Va, Vb) shows a larger value of Va and Vb. At this time, Va and Vb are assumed to be smaller than Vref-Vth, respectively.

이러한 조건 및 전제를 만족하는 두 전압이 인가됨에 따라, 제1 MOS 트랜지스터(MN1) 및 제2 MOS 트랜지스터(MN2)를 통해, 제1 커패시터(C1) 및 제2 커패시터(C2)가 각각 충전될 수 있다. 이렇게 제1 커패시터(C1) 및 제2 커패시터(C2)가 각각 충전됨으로써, 제1 MOS 트랜지스터(MN1)에 연결되는 노드 X와, 제2 MOS 트랜지스터(MN2)에 연결되는 노드 Y의 전위는 각각, Vref-Va-Vth 및 Vref-Vb-Vth로 될 수 있다.
The first capacitor C1 and the second capacitor C2 can be respectively charged through the first MOS transistor MN1 and the second MOS transistor MN2 as two voltages satisfying these conditions and conditions are applied have. By thus charging the first capacitor C1 and the second capacitor C2 respectively, the potential of the node X connected to the first MOS transistor MN1 and the potential of the node Y connected to the second MOS transistor MN2, Vref-Va-Vth and Vref-Vb-Vth.

한편, 제1 커패시터(C1) 및 제2 커패시터(C2)의 충전이 완료된 후, 제1 MOS 트랜지스터(MN1) 및 제2 MOS 트랜지스터(MN2)에 인가되었던 전압 Va 및 Vb가 교차되고, 내부 MOS 트랜지스터(MN0)가 턴오프(turn-off) 되는 경우, 내부 커패시터(C3)가 방전되기 시작한다. 예를 들어, 제1 MOS 트랜지스터(MN1) 및 제2 MOS 트랜지스터(MN2)에 각각 인가된 전압인 Va 및 Vb 중에서 Va가 더 큰 값을 갖는 경우, 노드 X의 전위는 변화 없이 유지될 수 있다. 그러나 제2 MOS 트랜지스터(MN2)의 게이트 전극에 새롭게 인가되는 전위가 스위치 이전의 전위에 비해 상대적으로 큰 값이 인가됨에 따라, 제1 커패시터(C1)에는 더 많은 전자가 충전될 수 있게 되어, 내부 커패시터(C3)에 있던 전자가 제1 커패시터(C1)로 이동할 수 있다. 이러한 충전은 노드 Y의 전위를 Vref-Vb-Vth로부터 Vref-Va-Vth로 변화시킬 수 있다. 또한, 노드 Y의 전위를 변화시킨 내부 커패시터(C3)의 방전으로 인해, 차동 증폭기(DA)의 출력(Vo)은 Va 및 Vb의 절대차(즉, |Va-Vb|)에 비례하게 나타날 수 있다. 이러한 결과는 Va가 Vb에 비해 작은 경우에도 마찬가지로 적용될 수 있다.
On the other hand, after the charging of the first capacitor C1 and the second capacitor C2 is completed, the voltages Va and Vb applied to the first MOS transistor MN1 and the second MOS transistor MN2 are crossed, (MN0) is turned off, the internal capacitor C3 starts to be discharged. For example, when Va among the voltages Va and Vb applied to the first MOS transistor MN1 and the second MOS transistor MN2 respectively has a larger value, the potential of the node X can be maintained unchanged. However, as the potential newly applied to the gate electrode of the second MOS transistor MN2 is applied with a value relatively larger than the potential before the switch, more electrons can be charged in the first capacitor C1, The electrons in the capacitor C3 can move to the first capacitor C1. Such charging can change the potential of the node Y from Vref-Vb-Vth to Vref-Va-Vth. The output Vo of the differential amplifier DA can be proportional to the absolute difference of Va and Vb (that is, | Va-Vb |) due to the discharge of the internal capacitor C3 which changes the potential of the node Y have. This result can be similarly applied when Va is smaller than Vb.

위와 같은 절대치 회로의 동작 특성을 이용함으로써, 온도 측정부(20)로부터 인가된 전압인 Va와, 메모리 셀(MCL)에 저장된 값인 Vb 간의 절대 전위차를 알 수 있다.
By using the above-described operation characteristics of the absolute value circuit, the absolute potential difference between the voltage Va, which is the voltage applied from the temperature measurement unit 20, and Vb, which is the value stored in the memory cell MCL, can be known.

도 10은 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템의 가열 제어부에 포함된 각 블록에 연결된 절대치 회로 및 WTA 회로를 도시한 도면이다. 도 10에 도시된 바와 같이, 메모리 셀 어레이(100)의 각각의 메모리 셀(MCL)에 연결되는 블록들(BL0, BL1, BL2, BL3)에는 상기 절대치 회로(200) 및 WTA 회로(300)가 포함될 수 있다. 이때, 절대치 회로(200)의 차동 증폭기(DA)의 출력 단자는 WTA 회로(300)의 입력 단자에 연결될 수 있다.
10 is a diagram showing an absolute value circuit and a WTA circuit connected to each block included in a heating control unit of a ball heating and pressurizing system using a temperature controller including an analog memory according to an embodiment of the present invention. The absolute value circuit 200 and the WTA circuit 300 are connected to the blocks BL0, BL1, BL2 and BL3 connected to the respective memory cells MCL of the memory cell array 100, . At this time, the output terminal of the differential amplifier DA of the absolute value circuit 200 may be connected to the input terminal of the WTA circuit 300.

WTA 회로(300)는 메모리 셀 어레이(100)의 각 메모리 셀(MCL)에 연결된 상기 절대치 회로(200)의 출력 단자에 연결되는 부분 회로들(PC1 내지 PC4)과, 상기 부분 회로들(PC1 내지 PC4)의 출력 단자에 공통으로 연결되는 제3 MOS 트랜지스터(MN3)를 포함할 수 있다.
The WTA circuit 300 includes partial circuits PC1 to PC4 connected to the output terminal of the absolute value circuit 200 connected to each memory cell MCL of the memory cell array 100, And a third MOS transistor MN3 commonly connected to the output terminal of the second transistor PC4.

도 10에서 제1 블록(BL0), 제2 블록(BL1), 제3 블록(BL2) 및 제4 블록(BL3)은 각각, 제1 메모리 셀(MCL00), 제2 메모리 셀(MCL01), 제3 메모리 셀(MCL10) 및 제4 메모리 셀(MCL11)에 연결되는 절대치 회로(200) 및 WTA 회로(300)를 나타낸다. 또한, 도 10에서, MOS 트랜지스터 또는 커패시터의 부호에서 2번째 숫자는 각 메모리 셀(MCL)에 대응하는 블록 번호(0, 1, 2, 3)를 나타낸다.
10, the first block BL0, the second block BL1, the third block BL2 and the fourth block BL3 are connected to the first memory cell MCL00, the second memory cell MCL01, 3 shows the absolute value circuit 200 and the WTA circuit 300 connected to the third memory cell MCL10 and the fourth memory cell MCL11. 10, the second numeral in the reference numerals of the MOS transistor or the capacitor represents the block number (0, 1, 2, 3) corresponding to each memory cell MCL.

각각의 부분 회로(PC)는, 1개의 PMOS 트랜지스터와 3개의 NMOS 트랜지스터로 구성될 수 있다. 예를 들어, 각각의 부분 회로(PC)는 절대치 회로(200)의 출력 단자에 게이트 전극이 연결되는 제4 MOS 트랜지스터(MN4), 제4 MOS 트랜지스터의 소스 전극에 연결되는 제5 MOS 트랜지스터(MN5), 제4 MOS 트랜지스터의 드레인 전극에 연결되는 제6 및 제7 트랜지스터(MN6, MP1)를 포함할 수 있다. 이때, 제4 MOS 트랜지스터(MN4)의 드레인 전극은 제6 MOS 트랜지스터(MN6)의 게이트 전극 및 제7 MOS 트랜지스터(MP1)의 드레인 전극에 연결될 수 있다. 또한, 제6 MOS 트랜지스터(MN6)의 드레인 전극은 제3 MOS 트랜지스터(MN3)의 소스 전극 및 제5 MOS 트랜지스터(MN5)의 게이트 전극에 연결될 수 있다. 이때, PMOS 트랜지스터인 제7 MOS 트랜지스터(MP1)의 게이트 전극에는 메모리 셀 어레이(100) 각각에서 공통되는 제1 바이어스 전압(Vbias1)이 인가될 수 있다.
Each of the partial circuits PC may be composed of one PMOS transistor and three NMOS transistors. For example, each of the partial circuits PC includes a fourth MOS transistor MN4 whose gate electrode is connected to the output terminal of the absolute value circuit 200, a fifth MOS transistor MN5 connected to the source electrode of the fourth MOS transistor And sixth and seventh transistors MN6 and MP1 connected to the drain electrode of the fourth MOS transistor. At this time, the drain electrode of the fourth MOS transistor MN4 may be connected to the gate electrode of the sixth MOS transistor MN6 and the drain electrode of the seventh MOS transistor MP1. The drain electrode of the sixth MOS transistor MN6 may be connected to the source electrode of the third MOS transistor MN3 and the gate electrode of the fifth MOS transistor MN5. At this time, the first bias voltage Vbias1 common to each of the memory cell arrays 100 may be applied to the gate electrode of the seventh MOS transistor MP1, which is a PMOS transistor.

이러한 WTA 회로(300)는, 이른바 승자전취(winner-take-all, WTA) 메커니즘으로 동작될 수 있는데, 즉, 입력된 신호와 저장된 신호 간의 해밍 거리(Hamming distance)가 가장 작은 블록(BL)의 메모리 셀(MCL)을 선택하도록 구성될 수 있다. 이에 따라, WTA 회로(300)는 해당 회로의 입력에 해당하는 절대치 회로(200)의 출력이 가장 작은 블록(BL)을 선택하도록 구성할 수 있다.
Such a WTA circuit 300 can be operated by a so-called winner-take-all (WTA) mechanism, that is, a WTA circuit of a block BL having the smallest Hamming distance between an input signal and a stored signal And may be configured to select the memory cell MCL. Accordingly, the WTA circuit 300 can be configured to select the block BL having the smallest output of the absolute value circuit 200 corresponding to the input of the circuit.

예를 들어, 제1 메모리 셀(MCL00)의 제4 MOS 트랜지스터(MN40)의 게이트 전극에 인가되는 절대치 회로(200)의 출력값(Vo)이 가장 낮은 경우, 제7 MOS 트랜지스터(MP10)의 게이트 전극에 인가되는 제1 바이어스 전압(Vbias1)이 4개의 블록(BL0, BL1, BL2, BL3)에 공통으로 인가되므로, 절대치 회로(200)의 출력 전압(Vo)에 의해 제7 MOS 트랜지스터(MP10) 및 제4 MOS 트랜지스터(MN40)의 컨덕턴스가 결정되어, 노드 Vout0의 전압이 가장 높게 나타날 수 있다. 또한, 각 블록(BL0, BL1, BL2, BL3)의 제6 MOS 트랜지스터(MN6)의 소스 전극은 제3 MOS 트랜지스터(MN3)의 드레인 전극에 연결되어 공통 드레인 회로를 구성하므로, 제1 블록(BL0)에 포함된 제6 MOS 트랜지스터(MN60)의 드레인 전위가 전체 블록들(BL0 내지 BL3) 중 가장 높게 나타날 수 있다. 이러한 출력은 제5 내지 제7 MOS 트랜지스터(MN5, MN6, MP1)로 구성된 CMOS 회로로 귀환될 수 있는데, 이러한 귀환에 의해서, 각 블록(BL)의 제4 MOS 트랜지스터(MN4)에 가장 낮은 전압이 인가된 블록의 출력만을 논리 값 1로 출력시키고, 나머지 블록의 출력을 논리 값 0으로 만들 수 있다. 이는, 제6 MOS 트랜지스터(MN6)의 드레인 전극이 전원 전압에 연결되어 있어, 포화 상태 또는 차단 상태 만이 가능하기 때문이다. 즉, 두 값의 오차가 가장 작은 블록에 대해서는 제6 MOS 트랜지스터(MN6)가 포화 상태로 되고, 나머지 블록에 대해서는 제6 MOS 트랜지스터(MN6)가 차단 상태로 될 수 있다.
For example, when the output value Vo of the absolute value circuit 200 applied to the gate electrode of the fourth MOS transistor MN40 of the first memory cell MCL00 is the lowest, Since the first bias voltage Vbias1 applied to the seventh MOS transistor MP10 and the fourth MOS transistor MP10 is applied commonly to the four blocks BL0, BL1, BL2 and BL3, The conductance of the fourth MOS transistor MN40 is determined, and the voltage of the node Vout0 may be the highest. Since the source electrode of the sixth MOS transistor MN6 of each of the blocks BL0, BL1, BL2 and BL3 is connected to the drain electrode of the third MOS transistor MN3 to constitute a common drain circuit, the first block BL0 The drain potential of the sixth MOS transistor MN60 included in the second MOS transistor MN60 may be the highest among all the blocks BL0 to BL3. This output can be fed back to the CMOS circuit composed of the fifth to seventh MOS transistors MN5, MN6 and MP1. By this return, the lowest voltage is applied to the fourth MOS transistor MN4 of each block BL Only the output of the authorized block may be output as the logical value 1, and the output of the remaining block may be the logical value 0. This is because the drain electrode of the sixth MOS transistor MN6 is connected to the power supply voltage so that only the saturated state or the disconnected state is possible. That is, the sixth MOS transistor MN6 may be set to the saturation state for the block with the smallest error of the two values, and the sixth MOS transistor MN6 may be set to the blocking state for the remaining blocks.

도 11은 본 발명의 일실시예에 따른 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템에 포함되는 가열 샤프트를 도시한 도면이다. 도 1 및 도 11에 도시된 바와 같이, 가열 제어부(10)에 의해 가열된 에어를 제공받아 가열 샤프트(30) 및 챔버 내의 볼을 예열 및 압입하는 공정은 소정의 공정 라인 상에서 미리 설정된 온도 범위에 따라 자동적으로 수행될 수 있다.
11 is a view showing a heating shaft included in a ball heating press-fitting system using a temperature controller including an analog memory according to an embodiment of the present invention. As shown in Figs. 1 and 11, the process of preheating and press-fitting the ball in the heating shaft 30 and the chamber by receiving the air heated by the heating control unit 10 is performed in a predetermined temperature range on a predetermined process line Can be performed automatically.

이상 설명한 본 발명은 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에 의하여 다양한 변형이나 응용이 가능하며, 본 발명에 따른 기술적 사상의 범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.The present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics of the invention.

10: 가열 제어부 20: 온도 측정부
30: 가열 샤프트 40: 에어 가열부
50: 에어 공급 조절부 100: 메모리 셀 어레이
110: 부유 게이트 120: 컨트롤 게이트
130: 인젝터 140: 기판
141: 소스/드레인 영역 142: 채널 영역
143: 게이트 산화막 144: 유전층
200: 절대치 회로 300: WTA 회로
400: 샘플/홀드 회로 500: 입력 패드
10: heating control unit 20: temperature measuring unit
30: heating shaft 40: air heating section
50: air supply regulator 100: memory cell array
110: floating gate 120: control gate
130: injector 140: substrate
141: source / drain region 142: channel region
143: gate oxide film 144: dielectric layer
200: Absolute value circuit 300: WTA circuit
400: sample / hold circuit 500: input pad

Claims (19)

볼 가열 압입 시스템으로서,
압입될 볼을 가열하기 위한 가열 샤프트(30);
상기 가열 샤프트(30) 내의 챔버 온도를 측정하는 온도 측정부(20); 및
상기 측정된 챔버 온도에 기초하여 미리 설정된 온도 범위 내에서 상기 챔버 온도가 유지되도록 에어(air) 가열 및 공급량을 조절하는 가열 제어부(10)를 포함하고,
상기 가열 제어부(10)는,
소정의 어레이로 배열되는 복수의 메모리 셀(MCL)을 포함하는 메모리 셀 어레이(100);
상기 메모리 셀 어레이(100)에 저장된 아날로그 신호와 상기 온도 측정부(20)로부터 전달된 입력 신호가 입력되는 절대치 회로(200); 및
상기 절대치 회로(200)의 출력값을 제공받는 WTA 회로(300)를 포함하며,
상기 메모리 셀(MCL)은 각각,
더블 폴리 이이피롬으로 구성되는 셀 트랜지스터; 및
상기 셀 트랜지스터의 게이트 전극에 대해 제1 단자가 연결되는 셀 커패시터를 포함하고,
상기 메모리 셀 어레이(100)는,
행 방향으로 배열되는 메모리 셀(MCL)들 간에, 상기 셀 트랜지스터의 소스 전극은 소스 전극끼리 연결되고, 드레인 전극은 드레인 전극끼리 연결되며, 게이트 전극에 연결되는 상기 제1 단자는 제1 단자끼리 연결되고,
열 방향으로 배열되는 메모리 셀(MCL)들 간에, 상기 셀 커패시터의 제1 단자에 반대되는 제2 단자끼리 연결되는 것을 특징으로 하는 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템.
As a ball heating press-fitting system,
A heating shaft (30) for heating the ball to be press-fitted;
A temperature measuring unit 20 for measuring a temperature of the chamber in the heating shaft 30; And
And a heating control unit (10) for adjusting the amount of air heating and supply so that the chamber temperature is maintained within a predetermined temperature range based on the measured chamber temperature,
The heating control unit (10)
A memory cell array (100) comprising a plurality of memory cells (MCL) arranged in a predetermined array;
An absolute value circuit 200 receiving an analog signal stored in the memory cell array 100 and an input signal transmitted from the temperature measurement unit 20; And
And a WTA circuit (300) receiving the output value of the absolute value circuit (200)
The memory cells MCL,
A cell transistor composed of double poly-i-pyrimidine; And
And a cell capacitor to which a first terminal is connected to a gate electrode of the cell transistor,
In the memory cell array 100,
The source electrodes of the cell transistors are connected to the source electrodes, the drain electrodes are connected to the drain electrodes, and the first terminals connected to the gate electrodes are connected to the first terminals of the memory cells MCL arranged in the row direction And,
And the second terminals opposite to the first terminal of the cell capacitor are connected between the memory cells MCL arranged in the column direction.
제1항에 있어서, 상기 더블 폴리 이이피롬은,
전자의 유출입 방향을 따라 전계의 세기가 증가하도록 일단이 연장되는 부유 게이트(110);
상기 부유 게이트(110) 상에 중첩하는 컨트롤 게이트(120); 및
상기 컨트롤 게이트(120)에 이격되고, 상기 부유 게이트(110)의 연장된 단부가 삽입되어 상기 부유 게이트(110)에 전기적으로 연결되는 인젝터(130)를 포함하는 것을 특징으로 하는, 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템.
The double polyimide film of claim 1,
A floating gate 110 whose one end extends so as to increase the intensity of the electric field along the direction in which electrons flow in and out;
A control gate (120) overlying the floating gate (110); And
And an injector (130) spaced apart from the control gate (120) and electrically connected to the floating gate (110) with an extended end of the floating gate (110) inserted therein A ball heating indentation system using a temperature control device.
제1항에 있어서,
상기 가열 제어부(10)로부터 에어 공급 제어 신호를 수신하는 에어 공급 조절부(50); 및
상기 가열 제어부(10)로부터 수신된 가열 온도에 기초하여 상기 에어 공급 조절부(50)로부터 제공되는 에어를 가열하는 에어 가열부(40)를 더 포함하는 것을 특징으로 하는, 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템.
The method according to claim 1,
An air supply regulator 50 for receiving an air supply control signal from the heating controller 10; And
Further comprising an air heating section (40) for heating the air supplied from the air supply regulating section (50) based on the heating temperature received from the heating control section (10) Ball heating indentation system using regulator.
제1항에 있어서, 상기 메모리 셀 어레이(100)는,
상기 메모리 셀(MCL)이 2×2 어레이로 배열되는 것을 특징으로 하는, 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템.
The memory cell array according to claim 1, wherein the memory cell array (100)
Characterized in that the memory cells (MCL) are arranged in a 2x2 array.
제1항에 있어서,
상기 메모리 셀 어레이(100)에 포함된 어느 하나의 메모리 셀(MCL)에 쓰기 동작이 수행되는 경우, 상기 메모리 셀(MCL)의 열에는 제1 전압이 인가되고, 상기 메모리 셀(MCL)의 행에는 상기 제1 전압보다 작은 제2 전압이 인가되며, 상기 메모리 셀 어레이(100)의 나머지 열에는 상기 제2 전압이 인가되고, 상기 메모리 셀 어레이(100)의 나머지 행은 접지되는 것을 특징으로 하는, 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템.
The method according to claim 1,
When a write operation is performed on any one of the memory cells MCL included in the memory cell array 100, a first voltage is applied to the column of the memory cell MCL, A second voltage smaller than the first voltage is applied to the memory cell array 100, the second voltage is applied to the remaining columns of the memory cell array 100, and the remaining rows of the memory cell array 100 are grounded , A ball heating indentation system using a temperature controller including an analog memory.
제1항에 있어서,
상기 메모리 셀 어레이(100)에 포함된 어느 하나의 메모리 셀(MCL)에 소거 동작이 수행되는 경우, 상기 메모리 셀(MCL)의 열은 접지되고, 상기 메모리 셀(MCL)의 행에는 제2 전압이 인가되며, 상기 메모리 셀 어레이(100)의 나머지 열 및 행에는 각각, 상기 제2 전압보다 큰 제1 전압이 인가되는 것을 특징으로 하는, 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템.
The method according to claim 1,
When a memory cell MCL included in the memory cell array 100 is erased, the column of the memory cell MCL is grounded and the row of the memory cell MCL has a second voltage , And a first voltage greater than the second voltage is applied to the remaining columns and rows of the memory cell array (100). .
제5항 또는 제6항에 있어서,
상기 제1 전압은 상기 제2 전압의 2배인 것을 특징으로 하는, 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템.
The method according to claim 5 or 6,
Wherein the first voltage is twice the second voltage. ≪ RTI ID = 0.0 > 11. < / RTI >
제1항에 있어서, 상기 가열 제어부(10)는,
상기 온도 측정부(20)로부터 제공되는 신호를 레치하는 샘플/홀드 회로(400)를 더 포함하는 것을 특징으로 하는, 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템.
The heating control apparatus according to claim 1, wherein the heating control section (10)
Further comprising a sample / hold circuit (400) for receiving a signal provided from the temperature measuring unit (20).
제1항에 있어서,
상기 절대치 회로(200)의 출력값은 상기 아날로그 신호 및 상기 입력 신호 간의 차이의 절대값인 것을 특징으로 하는, 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템.
The method according to claim 1,
Wherein the output value of the absolute value circuit (200) is an absolute value of a difference between the analog signal and the input signal.
제9항에 있어서, 상기 WTA 회로(300)는,
상기 메모리 셀 어레이(100) 중 상기 아날로그 신호 및 입력 신호 간의 차이가 가장 작은 메모리 셀(MCL)의 출력 값을 논리 1로 출력시키고, 나머지 메모리 셀(MCL)의 출력 값을 논리 0으로 출력시키는 것을 특징으로 하는, 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템.
The apparatus of claim 9, wherein the WTA circuit (300)
The output value of the memory cell MCL having the smallest difference between the analog signal and the input signal among the memory cell array 100 is output as the logic 1 and the output value of the remaining memory cell MCL is output as the logic 0 Characterized by a ball heating indentation system using a temperature controller including an analog memory.
제1항에 있어서, 상기 절대치 회로(200)는,
상기 메모리 셀 어레이(100)의 메모리 셀들에 각각 연결되는 것을 특징으로 하는, 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템.
The apparatus of claim 1, wherein the absolute value circuit (200)
Wherein each of the memory cells of the memory cell array (100) is connected to the memory cells of the memory cell array (100).
제1항에 있어서, 상기 절대치 회로(200)는,
차동 증폭기(DA);
상기 차동 증폭기(DA)의 일 단자에 연결되는 제1 MOS 트랜지스터(MN1);
상기 제1 MOS 트랜지스터(MN1)에 연결되는 제1 커패시터(C1);
상기 차동 증폭기(DA)의 상기 일 단자에 상기 제1 MOS 트랜지스터(MN1)와 병렬로 연결되는 제2 MOS 트랜지스터(MN2); 및
상기 제2 MOS 트랜지스터(MN2)에 연결되는 제2 커패시터(C2)를 포함하는 것을 특징으로 하는, 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템.
The apparatus of claim 1, wherein the absolute value circuit (200)
A differential amplifier DA;
A first MOS transistor MN1 connected to one terminal of the differential amplifier DA;
A first capacitor C1 connected to the first MOS transistor MN1;
A second MOS transistor (MN2) connected in parallel with the first MOS transistor (MN1) to the one terminal of the differential amplifier (DA); And
And a second capacitor (C2) connected to the second MOS transistor (MN2). The ball heating press-fitting system according to claim 1, wherein the second capacitor (C2) is connected to the second MOS transistor (MN2).
제12항에 있어서,
상기 차동 증폭기(DA)의 출력 단자는, 상기 WTA 회로(300)의 입력 단자에 연결되는 것을 특징으로 하는, 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템.
13. The method of claim 12,
Wherein the output terminal of the differential amplifier (DA) is connected to an input terminal of the WTA circuit (300).
제12항에 있어서,
상기 차동 증폭기(DA)의 출력값은, 상기 제1 커패시터(C1) 및 제2 커패시터(C2)의 전압 차이의 절대값에 비례하는 것을 특징으로 하는, 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템.
13. The method of claim 12,
Characterized in that the output value of the differential amplifier (DA) is proportional to the absolute value of the voltage difference between the first capacitor (C1) and the second capacitor (C2). The ball heating Indentation system.
제1항에 있어서, 상기 WTA 회로(300)는,
상기 메모리 셀 어레이(100)의 각 메모리 셀(MCL)에 연결된 상기 절대치 회로(200)에 연결되는 부분 회로들(PC); 및
상기 부분 회로들(PC)의 출력 단자에 공통으로 연결되는 제3 MOS 트랜지스터(MN3)를 포함하는 것을 특징으로 하는, 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템.
The apparatus of claim 1, wherein the WTA circuit (300)
Partial circuits (PC) connected to the absolute value circuit (200) connected to each memory cell (MCL) of the memory cell array (100); And
And a third MOS transistor (MN3) commonly connected to an output terminal of the partial circuits (PC).
제15항에 있어서, 각각의 상기 부분 회로(PC)는,
상기 절대치 회로(200)의 출력 단자에 게이트 전극이 연결되는 제4 MOS 트랜지스터(MN4);
상기 제4 MOS 트랜지스터의 소스 전극에 연결되는 제5 MOS 트랜지스터(MN5); 및
상기 제4 MOS 트랜지스터(MN4)의 드레인 전극에 연결되는 제6 MOS 트랜지스터(MN6) 및 제7 MOS 트랜지스터(MP1)를 포함하는 것을 특징으로 하는, 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템.
16. The circuit according to claim 15, wherein each said partial circuit (PC)
A fourth MOS transistor MN4 having a gate electrode connected to an output terminal of the absolute value circuit 200;
A fifth MOS transistor MN5 connected to a source electrode of the fourth MOS transistor; And
And a sixth MOS transistor (MN6) and a seventh MOS transistor (MP1) connected to a drain electrode of the fourth MOS transistor (MN4). system.
제16항에 있어서,
상기 제4 MOS 트랜지스터(MN4)의 드레인 전극은 상기 제6 MOS 트랜지스터(MN6)의 게이트 전극 및 상기 제7 MOS 트랜지스터(MP1)의 드레인 전극에 연결되는 것을 특징으로 하는, 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템.
17. The method of claim 16,
And a drain electrode of the fourth MOS transistor MN4 is connected to a gate electrode of the sixth MOS transistor MN6 and a drain electrode of the seventh MOS transistor MP1. Ball heating indentation system using device.
제17항에 있어서,
상기 제6 MOS 트랜지스터(MN6)의 드레인 전극은 상기 제3 MOS 트랜지스터(MN3)의 소스 전극 및 상기 제5 MOS 트랜지스터(MN5)의 게이트 전극에 연결되는 것을 특징으로 하는, 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템.
18. The method of claim 17,
Characterized in that the drain electrode of the sixth MOS transistor (MN6) is connected to the source electrode of the third MOS transistor (MN3) and the gate electrode of the fifth MOS transistor (MN5). Ball heating indentation system using device.
제17항에 있어서,
상기 제7 MOS 트랜지스터(MP1)의 게이트 전극에 대하여, 상기 메모리 셀 어레이(100) 각각에서 동일한 바이어스 전압이 인가되는 것을 특징으로 하는, 아날로그 메모리를 포함하는 온도 조절 장치를 이용한 볼 가열 압입 시스템.
18. The method of claim 17,
Wherein the same bias voltage is applied to the gate electrode of the seventh MOS transistor (MP1) in each of the memory cell arrays (100).
KR1020140170096A 2014-12-01 2014-12-01 Ball heating and press fitting system using temperature adjustment apparatus including analogue memory KR101535442B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140170096A KR101535442B1 (en) 2014-12-01 2014-12-01 Ball heating and press fitting system using temperature adjustment apparatus including analogue memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140170096A KR101535442B1 (en) 2014-12-01 2014-12-01 Ball heating and press fitting system using temperature adjustment apparatus including analogue memory

Publications (1)

Publication Number Publication Date
KR101535442B1 true KR101535442B1 (en) 2015-07-22

Family

ID=53874628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140170096A KR101535442B1 (en) 2014-12-01 2014-12-01 Ball heating and press fitting system using temperature adjustment apparatus including analogue memory

Country Status (1)

Country Link
KR (1) KR101535442B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001009647A (en) * 1999-06-30 2001-01-16 Nitto Seiko Co Ltd Heating press-fit device for metallic part
JP2001071221A (en) * 1999-08-31 2001-03-21 Nitto Seiko Co Ltd Heat press fit device for metal part
KR20100042392A (en) * 2008-10-16 2010-04-26 주식회사 경동나비엔 Apparatus of dry and method thereof
KR101420695B1 (en) * 2013-01-16 2014-07-17 계명대학교 산학협력단 Poly-poly eeprom for local electric field enhancement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001009647A (en) * 1999-06-30 2001-01-16 Nitto Seiko Co Ltd Heating press-fit device for metallic part
JP2001071221A (en) * 1999-08-31 2001-03-21 Nitto Seiko Co Ltd Heat press fit device for metal part
KR20100042392A (en) * 2008-10-16 2010-04-26 주식회사 경동나비엔 Apparatus of dry and method thereof
KR101420695B1 (en) * 2013-01-16 2014-07-17 계명대학교 산학협력단 Poly-poly eeprom for local electric field enhancement

Similar Documents

Publication Publication Date Title
KR100515060B1 (en) Nonvolatile semiconductor memory device having constant bit line precharge level
US7782673B2 (en) Semiconductor memory device which includes memory cell having charge accumulation layer and control gate
US6385086B1 (en) Nonvolatile semiconductor memory device capable of high speed generation of rewrite voltage
US20100027343A1 (en) Non-Volatile Memory Monitor
KR100307687B1 (en) Biasing Circuits and Methods for Achieve Densification and Self-Controlled Erase in Flash EEPROM
US9281071B2 (en) Semiconductor memory device
US7982531B2 (en) Reference voltage generating circuit and power supply device using the same
TW202133163A (en) Ultra-precise tuning of analog neural memory cells in a deep learning artificial neural network
US20090244968A1 (en) Semiconductor memory device including memory cell having charge accumulation layer and control gate
US7605643B2 (en) Voltage generation circuit and method thereof
TWI773334B (en) Method of improving read current stability in analog non-volatile memory by program adjustment for memory cells exhibiting random telegraph noise
KR20040090731A (en) Data processor
US11017866B2 (en) Method of improving read current stability in analog non-volatile memory using final bake in predetermined program state
KR20210031765A (en) Programming of memory cells with gate capacitively coupled to floating gate
US6480436B2 (en) Non-volatile memory with a charge pump with regulated voltage
KR101535442B1 (en) Ball heating and press fitting system using temperature adjustment apparatus including analogue memory
KR100658215B1 (en) Trimming method and system for wordline booster to minimize process variation of boosted wordline voltage
CN110462582B (en) System and method for generating random numbers based on an array of non-volatile memory cells
EP3076394B1 (en) Memory unit with voltage passing device
TW201835925A (en) Non-volatile semiconductor memory device
JP2010079977A (en) Nonvolatile semiconductor memory device with constant current type power supply circuit
JP5477483B2 (en) Nonvolatile semiconductor memory device and nonvolatile semiconductor memory device
IT9083644A1 (en) FLASH EPROM MEMORY WITH INCREASED SOFT PROGRAMMING IMMUNITY ON A REFERENCE LINE
TWI697001B (en) System and method for implementing inference engine by optimizing programming operation
TWI266320B (en) Voltage discharge technique for controlling threshold-voltage characteristics of floating-gate transistor in circuitry such as flash EPROM

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180703

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 5