KR101528142B1 - 발광 표시 패널의 제조 방법 - Google Patents

발광 표시 패널의 제조 방법 Download PDF

Info

Publication number
KR101528142B1
KR101528142B1 KR1020080075607A KR20080075607A KR101528142B1 KR 101528142 B1 KR101528142 B1 KR 101528142B1 KR 1020080075607 A KR1020080075607 A KR 1020080075607A KR 20080075607 A KR20080075607 A KR 20080075607A KR 101528142 B1 KR101528142 B1 KR 101528142B1
Authority
KR
South Korea
Prior art keywords
substrate
mother substrate
stage
hole
lower mother
Prior art date
Application number
KR1020080075607A
Other languages
English (en)
Other versions
KR20100013878A (ko
Inventor
박세표
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080075607A priority Critical patent/KR101528142B1/ko
Publication of KR20100013878A publication Critical patent/KR20100013878A/ko
Application granted granted Critical
Publication of KR101528142B1 publication Critical patent/KR101528142B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6735—Closed carriers
    • H01L21/67376—Closed carriers characterised by sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 표시 품질 및 신뢰성을 확보할 수 있는 발광 표시 패널의 제조 방법을 제공하는 것이다.
본 발명에 따른 발광 표시 패널의 제조 방법은 다수의 하부 어레이가 형성되며, 각 하부 어레이에 대응되는 하부 모기판에 적어도 하나의 기판 홀이 형성된 하부 모기판을 지지하며, 상기 기판 홀과 대응되는 위치에 스테이지 홀이 형성된 상기 하부 스테이지와, 상기 하부 스테이지와 대응되는 위치에 일정 간격 이격되어 상부 모기판을 고정하는 정전척 및 상부 스테이지를 챔버 내에 마련하는 단계와, 상기 상부 모기판을 상기 하부 모기판 상에 부착시켜 정렬시키는 단계와, 상기 하부 스테이지를 상/하 이동을 하여 상기 하부 모기판과 상기 상부 모기판을 밀착시키도록 가압시키는 단계와, 상기 실런트를 경화하며, 상기 하부 모기판에 형성된 기판 홀을 밀봉하는 단계와, 상기 상/하부 모기판을 합착하는 단계를 포함하는 것을 특징으로 한다.
합착 공정, 하부 모기판, 하부 스테이지

Description

발광 표시 패널의 제조 방법{FABRICATING METHOD OF LUMINESCENCE DISPALY PANEL}
본 발명은 표시 품질 및 신뢰성을 확보할 수 있는 발광 표시 패널의 제조 방법을 제공하는 것이다.
다양한 정보를 화면으로 구현해 주는 영상 표시 장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 음극선관(CRT)의 단점인 무게와 부피를 줄일 수 있는 평판 표시 장치로 유기 발광층의 발광량을 제어하여 영상을 표시하는 유기 전계 발광 표시 장치(OLED) 등이 각광 받고 있다. OLED는 전극 사이의 얇은 발광층을 이용한 자발광 소자로 종이와 같이 박막화가 가능하다는 장점을 갖고 있다.
액티브 매트릭스 OLED(AMOLED)는 3색(R, G, B) 서브 화소로 구성된 화소들이 매트릭스 형태로 배열되어 화상을 표시하게 된다. 각 서브 화소는 유기 전계 발광(OEL) 셀과, 그 OEL 셀을 독립적으로 구동하는 셀 구동부를 구비한다. OEL 셀은 셀 구동부와 접속된 화소 전극 및 그라운드와 접속된 공통 음극과, 화소 전극과 공통 음극 사이에 형성된 발광층으로 구성된다. 셀 구동부는 스캔 신호를 공급하는 게이트 라인과, 비디오 데이터 신호를 공급하는 데이터 라인과, 공통 전원 신호를 공급하는 공통 전원 라인 사이에 접속된 적어도 2개의 박막 트랜지스터와 스토리지 캐패시터로 구성되어 OEL 셀의 화소 전극을 구동한다.
이와 같이 이전의 유기 발광 표시 패널은 하나의 기판 상에 셀 구동부와 이와 접속된 유기 전계 발광 셀을 형성하였지만, 셀 구동부와 유기 전계 발광 셀을 서로 다른 기판에 형성되어 합착된 듀얼 플레이트 타입(Dual Plate Type)의 발광 표시 패널이 제안되고 있다. 듀얼 플레이트 타입의 발광 표시 패널은 하부 기판에 형성된 구동 박막 트랜지스터와 상부 기판의 컨택 스페이서를 통해 유기 전계 발광 셀과 접속된다.
이러한, 듀얼 플레이트 타입의 발광 표시 패널을 제조하기 위한 제조 공정은 어레이 형성 공정, 실런트 형성 공정, 합착 공정, 절단 공정 등으로 나누어진다. 이때, 합착 공정은 다수의 상부 어레이가 형성된 상부 모기판과, 다수의 하부 어레이가 형성된 하부 모기판을 합착한다. 다시 말하여, 합착 공정은 챔버 내의 진공 상태에서 상/하부 모기판이 정렬되며, 그 상태에서 상/하부 모기판이 밀착된 후, 실런트를 경화시킴으로써 합착된다. 이와 같이 합착 공정 중에 상/하부 모기판이 밀착될 때 내부 부피가 작아져 상/하부 모기판의 내부 압력이 높아진다.
따라서, 상/하부 모기판의 내부 압력이 높아지게 됨으로써 상/하부 모기판이 접촉하기 힘들게 되어 표시 품질이 나쁘게 되는 문제점이 발생된다. 또한, 상/하부 모기판 합착 공정 중에 상/하부 모기판의 내부 압력이 변하게 되지만 내부 압력을 알 수 없어 소자의 수명 및 투습량을 관리를 할 수 없다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 표시 품질 및 신뢰성을 확보할 수 있는 발광 표시 패널의 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 발광 표시 패널의 제조 방법은 다수의 하부 어레이가 형성되며, 각 하부 어레이에 대응되는 하부 모기판에 적어도 하나의 기판 홀이 형성된 하부 모기판을 지지하며, 상기 기판 홀과 대응되는 위치에 스테이지 홀이 형성된 상기 하부 스테이지와, 상기 하부 스테이지와 대응되는 위치에 일정 간격 이격되어 상부 모기판을 고정하는 정전척 및 상부 스테이지를 챔버 내에 마련하는 단계와, 상기 상부 모기판을 상기 하부 모기판 상에 부착시켜 정렬시키는 단계와, 상기 하부 스테이지를 상/하 이동을 하여 상기 하부 모기판과 상기 상부 모기판을 밀착시키도록 가압시키는 단계와, 상기 실런트를 경화하며, 상기 하부 모기판에 형성된 기판 홀을 밀봉하는 단계와, 상기 상/하부 모기판을 합착하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 발광 표시 패널의 제조 방법은 각 하부 어레이 영역에 대응되는 위치에 홀이 형성된 하부 모기판과, 하부 모기판을 지지하는 하부 스테이지에 하부 모기판에 형성된 홀과 대응되는 위치에 홀이 형성된다. 이에 따라, 하부 모기판의 홀 및 하부 스테이지의 홀에 의해 상/하부 모기판을 밀착하는 합착 공정 중 에 상/하부 모기판의 내부 압력이 챔버의 압력과 동일하게 되어 상/하부 모기판의 내부 압력을 알 수 있게 된다.
즉, 합착 공정 중 상/하부 모기판을 밀착하여도 하부 모기판 및 하부 스테이지의 홀에 의해 소자 내부 압력이 챔버의 압력과 동일하게 됨으로써 상부 모기판과 하부 모기판의 접촉 불량이 발생되지 않는다. 이에 따라, 상/하부 모기판의 접촉 불량이 발생되지 않아 표시 품질이 향상되며, 이에 따른 신뢰성이 향상된다.
또한, 상/하부 모기판의 내부 압력을 정확히 알 수 있어 소자의 수명 및 투습량을 관리할 수 있어 균일한 품질을 확보할 수 있고 이를 공정 변수로 제어할 수 있다.
이하, 본 발명의 바람직한 실시 예를 도 1 내지 도 5을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명에 따른 발광 표시 패널의 제조방법을 순차적으로 나타내는 흐름도이다. 또한, 도 2a 및 도 2b는 본 발명에 따른 하부 모기판을 나타낸 평면도 및 단면도이고, 도 3a 내지 도 3e는 본 발명에 따른 발광 표시 패널의 제조 방법 중 합착 공정을 나타낸 단면도이다.
도 1을 참조하면, 본 발명에 따른 액정 표시 패널을 제조하기 위한 제조공정은 상부 어레이 형성 공정(S12단계), 하부 어레이 형성 공정(S14단계), 실런트 형성 공정(S16단계), 합착 공정(S18단계), 절단 공정(S20단계)를 포함한다.
상부 어레이 형성 공정(S12단계)은 상부 모기판 상에 다수의 상부 어레이가 형성된다. 여기서, 다수의 상부 어레이 각각은 상부 모기판 상에 제1 전극과, 하부 모기판에 형성된 박막 트랜지스터와 접속된 제2 전극과, 제1 및 제2 전극 사이에 형성된 유기층을 포함하는 유기 전계 발광 셀과, 제2 전극과 박막 트랜지스터와 접속시키기 위하여 상대적으로 높은 컨택 스페이서와, 유기 발광층과 제2 전극을 서브 화소 단위로 분리시키는 세퍼레이터를 포함한다.
하부 어레이 형성 공정(S14단계)은 하부 모기판 상에 하부 어레이가 형성된다. 여기서, 다수의 하부 어레이 각각은 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 스위치 박막 트랜지스터(T1)와, 스위치 박막 트랜지스터(T1) 및 전원 라인(PL)과 OEL 셀과 접속된 구동 박막 트랜지스터(T2)와, 전원 라인(PL)과 스위치 박막 트랜지스터(T1)의 드레인 전극 사이에 접속된 스토리지 캐패시터(C)를 포함한다. 또한, 도 2a 및 도 2b에 도시된 바와 같이 각 하부 어레이에 대응하는 하부 모기판(100)에는 적어도 하나의 기판 홀(124)이 형성된다. 이때, 기판 홀(124)은 각 하부 어레이의 모서리, 일측, 타측 중 하부 모기판(100)에 홀을 형성하여도 무관한 위치에 적어도 하나의 기판 홀(124)이 형성된다. 기판 홀(124)은 에칭(etching) 방법, 드릴링(drilling) 방법, 레이저(laser) 가공 등의 방법으로 하부 모기판(100)에 홀을 형성할 수 있다.
실런트 형성 공정(S16단계)은 하부 모기판(100)에 다수의 하부 어레이 영역 각각을 둘러싸는 폐루트 혹은 오픈루트 형태의 실런트를 형성한다.
합착 공정(S24단계)은 도 3a 내지 도 3e에 도시된 바와 같이 실런트가 형성된 하부 모기판(100) 상에 상부 모기판(130)을 정렬시켜 가열 압착하고 실런 트(132)를 경화시킴으로써 상/하부 모기판(100,130)을 합착한다. 이를 위해, 합착 장치는 상/하부 스테이지(120,144)와, 진공 상태를 형성하는 챔버(142)를 구비한다.
챔버(142)는 그 내부가 선택적으로 진공 상태 혹은 대기압 상태를 이루면서 각 기판 간 가압을 통한 합착과 압력 차를 이용한 합착이 순차적으로 수행된다.
상부 스테이지(144)는 챔버(142) 상측에 마련되어 상부 모기판(130)을 장착하며, 상/하부 방향으로 이동 가능하다. 이때, 상부 스테이지(144)에는 정전력을 제공하여 상부 모기판(130)을 고정가능하도록 정전척(140)을 형성한다.
하부 스테이지(120)는 챔버(142) 하측에 마련되어 하부 모기판(100)을 지지하며, 각 하부 어레이에 대응하는 하부 모기판(100)에 형성된 적어도 하나의 기판 홀(124)과 대응되는 위치에 스테이지 홀(122)이 형성된다. 이때, 스테이지 홀(122)은 기판 홀(124)보다 크게 형성된다. 이는, 스테이지 홀(122)은 기판 홀(124)이 합착 공정 중에 밀봉되어야 하므로 기판 홀(124)이 밀봉되기 용이하도록 기판 홀(124)보다 크게 형성하도록 한다.
이러한, 합착 장치를 이용한 상/하부 모기판(100,130)의 합착 공정을 구체적으로 설명하자면, 도 3a에 도시된 바와 같이 챔버(142) 내에는 챔버(142) 하측에 마련되어 실런트(132)가 형성된 하부 모기판(100)을 지지하는 하부 스테이지(120)와 하부 스테이지(120)와 대응되는 위치에 일정 간격 이격되어 챔버(142) 상측에 마련되어 상부 모기판(130)을 고정하는 정전척(130) 및 상부 스테이지(140)를 마련한다. 이때, 챔버(142) 내에는 진공 상태를 유지시킨다.
도 3b에 도시된 바와 같이 정전척(130)에서 정전기를 제거하여 상부 모기판(130)이 하부 모기판(100) 상에 정렬된다. 진공 상태에서 상/하부 모기판(100,130)이 서로 대향되도록 얼라인되어 실런트(132)가 상/하부 모기판(100,130)에 접촉되면 소자 내부의 공기 유동이 차단되며 소자 내부가 챔버(142) 압력과 격리된다. 이때, 챔버(142) 내의 압력과 상/하부 모기판(100,130) 내의 압력은 동일하게 된다.
도 3c에 도시된 바와 같이 진공 상태인 챔버(142) 내에서 하부 스테이지(120)가 상승하여 설정한 높이까지 상승한다. 하부 스테이지(120)를 상승시켜 상/하부 모기판(100,130)이 서로 밀착하도록 상/하부 모기판(100,130)이 가압된다. 여기서, 상/하부 모기판(100,130)이 서로 밀착되더라도 기판 홀(124) 및 스테이지 홀(122)에 의해 챔버(142) 내의 압력과 상/하부 모기판(100,130)의 압력은 서로 동일하게 된다.
이때, 상/하부 기판의 접속으로 구동되는 듀얼 플레이트 타입(Dual Plate Type)의 발광 표시 패널은 상/하부 기판의 내부 압력이 높게 되면 상/하부 기판의 접속이 어렵게 되어 접촉 불량이 발생되며, 상/하부 내부 압력이 낮게 되면 상/하부 기판의 접촉이 잘 되어 접촉 불량이 발생되지 않는다. 즉, 상/하부 기판의 내부 압력은 상/하부 기판의 접속에 영향을 미치게 된다.
이에 따라, 상/하부 모기판(100,130)을 밀착시키게 될 경우에도 기판 홀(124) 및 스테이지 홀(122)에 의해 상/하부 모기판(100,130) 내부의 압력을 높게 되는 것을 방지함으로써 상/하부 모기판(100,130) 간의 접속을 향상시킬 수 있다.
도 3d에 도시된 바와 같이 진공 상태의 챔버(142) 내에서 밀착된 상/하부 모기판(100,130)의 실런트(130)를 경화시키며, 하부 모기판(100)에 형성된 기판 홀(124)을 밀봉한다. 이때, 기판 홀(124)은 하부 스테이지(100)에 형성된 스테이지 홀(122)을 통해 레이저(LASER)를 조사하여 유리 기판으로 형성된 하부 모기판(100)을 녹여 밀봉한다. 스테이지 홀(122)을 통해 레이저를 조사할 경우에 기판 홀(124)은 수초 이내에 밀봉된다.
이와 같이, 레이저를 통해 기판 홀(124)을 밀봉하는 방법 외에 프릿(Frit) 또는 실런트(sealant)를 이용하여 밀봉할 수 있다.
또한, 기판 홀(124)에 글래스 볼(Glass Ball) 또는 글래스 바(Glass Bar)를 형성하여 글래스 볼 또는 글래스 바를 용융시켜 밀봉할 수 있으며, 플라스틱 재료를 기판 홀(124)에 형성하여 용융시켜 밀봉시킬 수 있다.
도 3e에 도시된 바와 같이 상/하부 모기판(100,130)을 합착하며, 챔버(142)의 진공 상태를 해지하여 대기압 상태에서 합착된 상/하부 모기판(100,130)을 취출한다.
절단 공정(S20단계)은 도 3a 내지 도 3e에 의해 합착된 상/하부 모기판을 스크라이빙 라인을 따라 상기 어레이 영역 단위로 절단하여 다수의 발광 표시 패널로 분리한다.
도 4는 본 발명의 실시 예에 따라 형성된 발광 표시 패널의 한 화소에 대한 등가 회로도이고, 도 5는 도 4에 도시된 발광 표시 패널의 한 화소에 대한 수직 단면도이다.
발광 표시 패널의 한 화소는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 스위치 박막 트랜지스터(T1)와, 스위치 박막 트랜지스터(T1) 및 전원 라인(PL)과 OEL 셀과 접속된 구동 박막 트랜지스터(T2)와, 전원 라인(PL)과 스위치 박막 트랜지스터(T1)의 드레인 전극 사이에 접속된 스토리지 캐패시터(C)와, 구동 박막 트랜지스터(T2)와 접속된 OEL 셀을 포함한다.
스위치 박막 트랜지스터(T1)의 게이트 전극은 게이트 라인(GL)과 접속되고 소스 전극은 데이터 라인(DL)과 접속되며 드레인 전극은 구동 박막 트랜지스터(T2)의 게이트 전극 및 스토리지 캐패시터(C)와 접속된다. 구동 박막 트랜지스터(T2)의 소스 전극은 전원 라인(PL)과 접속되고 드레인 전극은 OEL 셀의 제2 전극과 접속된다. 스토리지 캐패시터(C)는 전원 라인(PL)과 구동 박막 트랜지스터(T2)의 게이트 전극 사이에 접속된다.
스위치 박막 트랜지스터(T1)는 게이트 라인(GL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 신호를 스토리지 캐패시터(C) 및 구동 박막 트랜지스터(T2)의 게이트 전극으로 공급한다. 구동 박막 트랜지스터(T2)는 게이트 전극으로 공급되는 데이터 신호에 응답하여 전원 라인(PL)으로부터 OEL 셀로 공급되는 전류(I)을 제어함으로써 OEL 셀의 발광량을 조절하게 된다. 그리고, 스위치 박막 트랜지스터(T1)가 턴-오프되더라도 스토리지 캐패시터(C)에 충전된 전압에 의해 구동 박막 트랜지스터(T2)는 다음 프레임의 데이터 신호가 공급될 때까지 일정한 전류(I)를 공급하여 OEL 셀이 발광을 유지하게 한다.
구동 박막 트랜지스터(T2)는 도 5에 도시된 바와 같이 하부 기판(101) 위에 형성된 게이트 전극(102)과, 게이트 전극(102)을 덮는 게이트 절연막(106), 게이트 절연막(106)을 사이에 두고 게이트 전극(102)과 중첩되어 소스 전극(108) 및 드레인 전극(109) 사이에 채널을 형성하는 활성층(116)과, 소스 전극(108) 및 드레인 전극(109)과의 오믹 접촉을 위하여 채널부를 제외한 활성층(114) 위에 형성된 오믹 접촉층(116)으로 구성된다.
OEL 셀은 상부 기판(201) 상에 형성되며, 하부 기판(101)에 형성된 구동 박막 트랜지스터(T2)의 드레인 전극(109)과 접속된 제2 전극(214)과, 제2 전극(214)과 유기층(212)을 사이에 두고 형성된 제1 전극(202)으로 구성된다. 또한, 상부 기판(201)에는 도 5에 도시된 바와 같이 유기층(212)과 제2 전극(214)을 서브 화소 단위로 분리시키는 세퍼레이터(208)와, 제2 전극(214)과 구동 박막 트랜지스터(T2)의 드레인 전극(110)과 접속시키기 위한 적어도 하나의 컨택 스페이서(210)가 형성된다.
제1 전극(202)은 상부 기판(201) 상에 형성되며, 유기층(212)으로부터의 빛을 투과시키기 위하여 투명 도전층으로 형성된다. 제2 전극(214)은 컨택 스페이서(210)에 의해 상/하부 기판(101,201) 합착시 하부 기판(101)의 드레인 전극(109)과 접촉된다. 제1 전극(202)이 형성된 상부 기판(201) 상에는 투명 도전층의 저항 성분을 보상하기 위해 보조 전극(204)이 금속층으로 형성된다. 보조 전극(204)은 발광층의 비발광 영역에 형성된다.
유기층(212)은 전자 주입층, 전자 수송층, 발광층, 정공 주입층, 정공 주입층을 포함한다. 이러한, 유기층(212)에 포함된 발광층은 제1 전극(202) 및 제2 전 극(214)을 통해 정공 및 전자가 재결합되어 생성된 여기자가 바닥상태로 되돌아가면서 특정 파장의 빛을 상부 기판(201) 방향으로 전면 발광하게 된다.
세퍼레이터(208)는 각 서브 화소를 감싸는 격벽 형태로 형성되고, 컨택 스페이서(214)는 상/하부 기판(101,201)에서 전기적인 접속이 필요한 부분에 정렬되어 기둥 형태로 형성된다. 또한, 세퍼레이터(208)의 측면은 그 위에 적층되는 유기층(212)과 제2 전극(214)의 분리를 위하여 컨택 스페이서(210)와 반대되는 역테이퍼를 갖는다. 다시 말하여, 컨택 스페이서(210)는 밑면으로부터 위로 갈수록 폭이 점진적으로 감소하여 순방향의 경사면을 갖지만, 세퍼레이터(208)는 밑면으로부터 위로 갈수록 폭이 점진적으로 증가하여 역방향의 경사면을 갖는다.
이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음이 자명하다.
도 1은 본 발명에 따른 액정 표시 패널의 제조방법을 순차적으로 나타내는 흐름도이다.
도 1은 본 발명에 따른 발광 표시 패널의 제조방법을 순차적으로 나타내는 흐름도이다.
도 2a 및 도 2b는 본 발명에 따른 하부 모기판을 나타낸 평면도 및 단면도이다.
도 3a 내지 도 3e는 본 발명에 따른 발광 표시 패널의 제조 방법 중 합착 공정을 나타낸 단면도이다.
도 4는 본 발명의 실시 예에 따라 형성된 발광 표시 패널의 한 화소에 대한 등가 회로도이다.
도 5는 도 4에 도시된 발광 표시 패널의 한 화소에 대한 수직 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 하부 모기판 101 : 하부 기판
102 : 게이트 전극 106 : 게이트 절연막
108 : 소스 전극 109 : 드레인 전극
112 : 반도체층 120 : 하부 스테이지
122, 124 : 홀 130 : 상부 모기판
132 : 실런트 130 : 정전척
142 : 챔버 144 : 상부 스테이지
201 : 상부 기판 202 : 제1 전극
204 : 보조 전극 206 : 뱅크 절연막
208 : 세퍼레이터 210 : 컨택 스페이서
212 : 유기층

Claims (6)

  1. 다수의 상부 어레이를 상부 모기판 상에 형성하는 단계와,
    모서리 또는 외측에 적어도 하나 이상의 기판 홀이 형성된 하부 모기판 상에 다수의 하부 어레이를 형성하는 단계와,
    상기 하부 모기판을 지지하며, 상기 기판 홀과 대응되는 위치에 스테이지 홀이 형성된 하부 스테이지와, 상기 하부 스테이지와 대응되는 위치에 일정 간격 이격되어 상기 상부 모기판을 고정하는 정전척 및 상부 스테이지를 진공 상태인 챔버 내에 마련하는 단계와;
    상기 하부 모기판상에 상기 각 하부 어레이를 둘러싸는 실런트를 형성하는 단계와,
    상기 상부 모기판을 다수의 하부 어레이 영역 각각을 둘러싸도록 실런트가 형성된 상기 하부 모기판 상에 부착시켜 정렬시키는 단계와;
    상기 하부 스테이지를 상/하로 이동시켜 상기 하부 모기판과 상기 상부 모기판을 밀착시키도록 가압시키는 단계와;
    상기 실런트를 경화하며, 상기 하부 모기판에 형성된 상기 기판 홀을 밀봉하는 단계와;
    상기 챔버의 진공 상태를 해지하고 상기 합착된 상, 하부 모기판을 취출하는 단계와,
    상기 합착된 상, 하부 모기판을 어레이 영역 단위로 절단하여 다수의 발광 표시 패널로 분리하는 단계를 포함하는 발광 표시 패널의 제조 방법.
  2. 제1항에 있어서,
    상기 스테이지 홀은 상기 하부 모기판에 형성된 상기 기판 홀보다 크게 형성되는 발광 표시 패널의 제조 방법.
  3. 제1항에 있어서,
    상기 상부 모기판을 상기 하부 모기판 상에 부착시켜 정렬시키는 단계와, 상기 하부 스테이지를 상/하 이동을 하여 상기 하부 모기판과 상기 상부 모기판을 밀착시키도록 가압시키는 단계에서 상기 상/하부 모기판 내부 압력은 상기 챔버 내의 압력과 동일한 발광 표시 패널의 제조 방법.
  4. 제1항에 있어서,
    상기 하부 모기판에 형성된 기판 홀을 밀봉하는 단계는 상기 하부 스테이지에 형성된 스테이지 홀을 통해 레이저를 조사하여 상기 기판 홀을 녹여 밀봉하는 발광 표시 패널의 제조 방법.
  5. 제1항에 있어서,
    상기 하부 모기판에 형성된 상기 기판 홀을 밀봉하는 단계는 프릿(Frit), 실런트(sealant), 플라스틱 재료를 녹여 밀봉하는 발광 표시 패널의 제조 방법.
  6. 제1항에 있어서,
    상기 하부 모기판에 형성된 상기 기판 홀을 밀봉하는 단계는 상기 기판 홀에 글래스 볼(Glass Ball) 또는 글래스 바(Glass Bar)를 형성한 뒤 이를 용융시켜 밀봉하는 발광 표시 패널의 제조 방법.
KR1020080075607A 2008-08-01 2008-08-01 발광 표시 패널의 제조 방법 KR101528142B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080075607A KR101528142B1 (ko) 2008-08-01 2008-08-01 발광 표시 패널의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080075607A KR101528142B1 (ko) 2008-08-01 2008-08-01 발광 표시 패널의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100013878A KR20100013878A (ko) 2010-02-10
KR101528142B1 true KR101528142B1 (ko) 2015-06-12

Family

ID=42087813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080075607A KR101528142B1 (ko) 2008-08-01 2008-08-01 발광 표시 패널의 제조 방법

Country Status (1)

Country Link
KR (1) KR101528142B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102107766B1 (ko) 2013-07-09 2020-05-27 삼성디스플레이 주식회사 밀봉장치 및 그를 이용한 표시장치의 제조방법
KR102145887B1 (ko) 2013-08-09 2020-08-20 삼성디스플레이 주식회사 프릿 실링 시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030003120A (ko) * 2001-06-29 2003-01-09 산요 덴키 가부시키가이샤 일렉트로 루미네센스 표시 패널의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030003120A (ko) * 2001-06-29 2003-01-09 산요 덴키 가부시키가이샤 일렉트로 루미네센스 표시 패널의 제조 방법

Also Published As

Publication number Publication date
KR20100013878A (ko) 2010-02-10

Similar Documents

Publication Publication Date Title
KR101915755B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR100433992B1 (ko) 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
KR100995068B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100621865B1 (ko) 유기 전계 발광 소자 및 그 제조방법
US20100011927A1 (en) Apparatus for cutting flat display panel
EP2278639A2 (en) Organic light emitting diode display and method for manufacturing the same
TW200531584A (en) Organic electroluminescent device and electronic apparatus
US20030017777A1 (en) Method for manufacturing electroluminescence display panel
KR101001423B1 (ko) 유기전계발광 소자 및 그 제조방법
KR101050290B1 (ko) 유기전계발광 소자 및 그 제조방법
KR101528142B1 (ko) 발광 표시 패널의 제조 방법
KR100500061B1 (ko) 전계 발광 표시 장치의 제조 방법
US9034416B2 (en) Method of fabricating organic electroluminescent display device
KR20080108743A (ko) 유기전계발광표시장치 및 그 제조방법
KR100796128B1 (ko) 유기 전계 발광표시장치의 제조방법
US20220093864A1 (en) Mask repairing apparatus and mask repairing method using the same
KR101621810B1 (ko) 유기전계 발광소자 및 그 제조방법
KR20090084147A (ko) 유기 발광 표시 장치
JP2005266754A (ja) 電気光学装置の製造方法、電気光学装置および電子機器
KR101552986B1 (ko) 유기전계발광 표시장치와 그 제조방법
KR100616706B1 (ko) 유기전계발광 소자 및 그 제조방법
KR100692837B1 (ko) 얼라인 장치
KR101544067B1 (ko) 유기발광 표시장치의 제조방법
KR20070067502A (ko) 유기 전계 발광 표시소자 및 그 제조방법
KR101076437B1 (ko) 얼라인 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180515

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 5