KR101524786B1 - Method of compensating sensing-offest of grid voltage and apparatus thereof - Google Patents

Method of compensating sensing-offest of grid voltage and apparatus thereof Download PDF

Info

Publication number
KR101524786B1
KR101524786B1 KR1020130158624A KR20130158624A KR101524786B1 KR 101524786 B1 KR101524786 B1 KR 101524786B1 KR 1020130158624 A KR1020130158624 A KR 1020130158624A KR 20130158624 A KR20130158624 A KR 20130158624A KR 101524786 B1 KR101524786 B1 KR 101524786B1
Authority
KR
South Korea
Prior art keywords
axis
coordinate system
values
phase
voltage
Prior art date
Application number
KR1020130158624A
Other languages
Korean (ko)
Inventor
이정흠
문상호
장주영
김재식
이진수
Original Assignee
포스코에너지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포스코에너지 주식회사 filed Critical 포스코에너지 주식회사
Priority to KR1020130158624A priority Critical patent/KR101524786B1/en
Application granted granted Critical
Publication of KR101524786B1 publication Critical patent/KR101524786B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/01—Arrangements for reducing harmonics or ripples
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/40—Arrangements for reducing harmonics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

A method for compensating sensing-offset of system voltage and an apparatus therefor are disclosed. According to an embodiment of the present invention, the apparatus for compensating the sensing-offset of the system voltage extracts system output frequency components from the system voltage; after acquiring d-axis and q-axis values by converting the extracted system output frequency components and 90 degrees-shifted components into a synchronized coordinate system, calculates first and second riffle compensation values by controlling the d-axis and q-axis values to be 0, respectively; and by using such compensation value, compensates an inputted system voltage sensing value of PLL.

Description

계통전압 센싱옵셋 보상방법 및 그 장치{Method of compensating sensing-offest of grid voltage and apparatus thereof}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method of compensating a grid voltage offset,

본 발명은 계통전압의 위상 추적에 사용되는 PLL(Phase Locked Loop)의 성능 개선을 위해 계통전압 센싱시 발생하는 옵셋을 보상하는 장치 및 그 방법에 관한 것이다. The present invention relates to an apparatus and method for compensating for an offset occurring in system voltage sensing in order to improve the performance of a PLL (Phase Locked Loop) used for phase tracking of a system voltage.

PLL은 계통연계 인버터에서 위상 추적을 위해 계통전압을 사용한다. PLL이 사용하는 계통전압의 센싱 값에 옵셋(offset)이 발생하는 경우, 정상분 계통전압에 계통출력주파수(예를 들어, 상용 주파수 성분 60Hz)에 해당하는 리플이 발생한다. 이러한 리플은 PLL의 정확한 위상각 추정을 어렵게 하여 계통전류의 파형을 왜곡시킨다. The PLL uses the grid voltage for phase tracking in the grid-connected inverter. When an offset occurs in the sensing value of the system voltage used by the PLL, a ripple corresponding to the system output frequency (for example, the commercial frequency component 60 Hz) is generated in the normal distribution system voltage. This ripple makes it difficult to accurately estimate the phase angle of the PLL, distorting the waveform of the grid current.

공개특허공보 제2013-0119313호Patent Publication No. 2013-0119313 공개특허공보 제2013-0111048호Patent Publication No. 2013-0111048

본 발명이 이루고자 하는 기술적 과제는, 정상분 계통전압에 나타나는 출력주파수에 해당하는 리플 성분을 제거하여 PLL의 성능을 개선하는 계통전압 센싱옵셋 보상장치 및 그 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a system voltage sensing offset compensator for compensating for a ripple component corresponding to an output frequency appearing in a normal system voltage and improving the performance of the PLL.

상기의 기술적 과제를 달성하기 위한, 본 발명에 따른 계통전압 센싱옵셋 보상장치의 일 예는, 계통전압으로부터 계통출력주파수 성분을 추출하여 정지좌표계의 α축 값으로 출력하는 필터링부; 상기 필터링부의 출력값을 90도 시프트하여 상기 정지좌표계의 β축 값으로 출력하는 시프트부; 상기 정지좌표계의 α축 및 β축 값을 동기좌표계의 d축 및 q축 값으로 변환하여 출력하는 좌표계변환부; 및 상기 동기좌표계의 d축 및 q축 값을 제어하여 상기 동기좌표계의 d축 및 q축 값이 0이 되도록 하는 제1 및 제2 리플보상값을 산출하는 제어부;를 포함한다.According to an aspect of the present invention, there is provided an apparatus for compensating a grid voltage sensing offset, comprising: a filtering unit for extracting a grid output frequency component from a grid voltage and outputting the grid output frequency component as an a-axis value of a stationary coordinate system; A shift unit shifting an output value of the filtering unit by 90 degrees and outputting the value as a value of a? Axis of the stationary coordinate system; A coordinate system conversion unit for converting the a-axis and the? -Axis values of the still coordinate system into the d-axis and q-axis values of the synchronous coordinate system and outputting the values; And a controller for controlling the d-axis and q-axis values of the synchronous coordinate system to calculate first and second ripple compensation values to make the d-axis and q-axis values of the synchronous coordinate system equal to zero.

상기의 기술적 과제를 달성하기 위한, 본 발명에 따른 계통전압 센싱옵셋 보상방법의 일 예는, 계통전압으로부터 계통출력주파수 성분을 추출하는 단계; 상기 계통출력주파수 성분과 상기 계통출력주파수 성분의 90도 시프트한 성분을 각각 정지좌표계의 α축 및 β축 값으로 설정하는 단계; 상기 정지좌표계를 동기좌표계로 변환하여 d축 및 q축 값을 얻는 단계; 및 상기 d축 및 q축 값을 제어하여 상기 d축 및 q축이 각각 0이 되도록 하는 제1 및 제2 리플보상값을 산출하는 단계;를 포함한다.According to an aspect of the present invention, there is provided a method of compensating a grid voltage sensing offset, comprising: extracting a grid output frequency component from a grid voltage; Setting the system output frequency components and the 90-degree shifted components of the system output frequency components as the a-axis and the b-axis values of the stationary coordinate system, respectively; Converting the stationary coordinate system into a synchronous coordinate system to obtain d-axis and q-axis values; And calculating first and second ripple compensation values by controlling the d-axis and q-axis values so that the d-axis and the q-axis become zero, respectively.

본 발명에 따르면, 계통전압에 나타나는 출력주파수에 해당하는 주파수 성분의 리플을 제거하여 계통전압의 위상을 추적하는 계통연계 인버터의 PLL 성능을 개선할 수 있다.According to the present invention, it is possible to improve the PLL performance of the grid-connected inverter that tracks the phase of the grid voltage by removing the ripple of the frequency component corresponding to the output frequency represented by the grid voltage.

도 1은 U,V상 계통전압에 옵셋이 발생한 경우에 정상분 계통전압의 동기좌표계 d축의 파형을 도시한 도면,
도 2는 U,V상 계통전압에 옵셋이 발생한 경우에 정상분 계통전압의 정지좌표계 α축 및 β축의 파형을 도시한 도면,
도 3은 본 발명에 따른 계통전압 센싱옵셋 보상장치의 일 실시예의 구성을 도시한 도면,
도 4는 본 발명에 따른 도 3에서 산출한 계통전압 리플보상값을 이용하여 PLL의 입력 계통전압의 옵셋을 보상하는 장치의 일 예를 도시한 도면,
도 5는 계통전압의 센싱옵셋이 발생한 경우의 파형을 도시한 도면,
도 6은 본 발명에 따른 보상 후의 계통전압의 파형을 도시한 도면, 그리고,
도 7은 본 발명에 따른 계통전압 센싱옵셋 보상 방법의 일 실시예의 흐름을 도시한 도면이다.FIG. 1 is a diagram showing the waveform of the d-axis of the synchronous coordinate system of the normal distribution system voltage when an offset occurs in the U, V phase system voltage,
FIG. 2 is a diagram showing the waveforms of the? -Axis and? -Axis of the stationary coordinate system of the normal distribution system voltage in the case where an offset occurs in the U, V-
3 is a diagram illustrating a configuration of an embodiment of a system voltage sensing offset compensating apparatus according to the present invention,
FIG. 4 illustrates an example of an apparatus for compensating an offset of an input grid voltage of a PLL using the grid voltage ripple compensation value calculated in FIG. 3 according to the present invention.
5 is a diagram showing a waveform when a sensing offset of the system voltage occurs,
6 is a view showing a waveform of a system voltage after compensation according to the present invention,
7 is a flowchart illustrating a method of compensating a grid voltage sensing offset according to an embodiment of the present invention.

이하에서, 첨부된 도면들을 참조하여 본 발명에 따른 계통전압 센싱옵셋 보상방법 및 그 장치에 대해 상세히 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method and an apparatus for compensating a grid voltage sensing offset according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 U,V상 계통전압에 옵셋이 발생한 경우에 정상분 계통전압의 동기좌표계 d축의 파형을 도시한 도면이고, 도 2는 U,V상 계통전압에 옵셋이 발생한 경우에 정상분 계통전압의 정지좌표계 α축 및 β축의 파형을 도시한 도면이다. FIG. 1 is a diagram showing the waveform of the d-axis of the synchronous coordinate system of the normal distribution system voltage when an offset occurs in the U, V phase system voltage. FIG. Axis and the < RTI ID = 0.0 > s-axis. ≪ / RTI >

도 1을 참조하면, U,V상 계통전압에 옵셋이 발생한 시점부터 정상분 계통전압의 동기좌표계 d축(CH1)에 계통출력주파수(예를 들어, 상용 주파수 성분 60Hz)에 해당하는 리플이 발생하는 것을 알 수 있다. 도 2를 참조하면, U,V상 계통전압에 옵셋이 발생하면, 계통 정상분의 정지좌표계 α축 및 β축에 옵셋이 발생하는 것을 알 수 있다. Referring to FIG. 1, a ripple corresponding to a system output frequency (for example, a commercial frequency component of 60 Hz) is generated in the synchronous coordinate system d axis CH1 of the normal distribution system voltage from the time when an offset occurs in the U, . Referring to FIG. 2, when an offset is generated in the U and V phase grid voltages, an offset occurs in the? And? Axes of the stationary coordinate system of the grid.

이하에서는, 정상분 계통전압에 나타나는 출력주파수에 해당하는 리플 성분을 추출하여 PLL에 입력되는 계통전압의 옵셋을 보상하는 구체적인 구성 및 방법에 대해서 살펴본다.Hereinafter, a specific configuration and method for extracting a ripple component corresponding to the output frequency appearing in the normal distribution system voltage and compensating for the offset of the system voltage input to the PLL will be described.

도 3은 본 발명에 따른 계통전압 센싱옵셋 보상장치의 일 실시예의 구성을 도시한 도면이다.3 is a diagram showing a configuration of an embodiment of a system voltage sensing offset compensator according to the present invention.

도 3을 참조하면, 계통전압 센싱옵셋 보상장치는 필터링부(300), 시프트부(310), 좌표계변환부(320) 및 제어부(330)를 포함한다.3, the system voltage sensing offset compensating apparatus includes a filtering unit 300, a shift unit 310, a coordinate system conversion unit 320, and a control unit 330.

필터링부(300)는 계통전압에 포함된 계통출력주파수 성분(예를 들어, 계통의 상용 주파수 60Hz)을 추출한다. 여기서 계통전압은 동기좌표계 d축 또는 q축 전압일 수 있다. 필터링부(300)는 대역통과필터(Band Pass Filter, BPF)로 구성될 수 있다. 예를 들어, 계통의 출력주파수가 상용 주파수 60Hz인 경우 필터링부(300)는 계통으로부터 상용 주파수(60Hz)를 추출하기 위하여 120Hz의 대역통과필터(302)와 60Hz의 대역통과필터(304)를 직렬로 구성할 수 있다. The filtering unit 300 extracts a system output frequency component included in the system voltage (for example, a commercial frequency of the system of 60 Hz). Where the grid voltage can be the d-axis or q-axis voltage of the synchronous coordinate system. The filtering unit 300 may include a band pass filter (BPF). For example, when the output frequency of the system is a commercial frequency of 60 Hz, the filtering unit 300 outputs a 120 Hz band-pass filter 302 and a 60 Hz band-pass filter 304 in series to extract a commercial frequency (60 Hz) .

시프트부(310)는 필터링부(300)의 출력값을 90도 시프트시킨다. 시프트부(310)는 주파수 위상을 변화시키는 전역통과필터(All Pass Filter, APF)로 구성될 수 있다.The shift unit 310 shifts the output value of the filtering unit 300 by 90 degrees. The shift unit 310 may include an all pass filter (APF) that changes the frequency phase.

좌표계변환부(320)는 필터링부(300)와 시프트부(310)의 각 출력값으로 구성된 정지좌표계를 동기좌표계로 변환한다. 보다 구체적으로 필터링부(300)의 출력값은 정지좌표계의 α축 값이 되고, 시프트부(310)의 출력값은 정지좌표계의 β축 값이 되며, 좌표계변환부(320)는 정지좌표계의 α축 및 β축 값을 동기좌표계의 d축 및 q축 값으로 변환한다.The coordinate system transforming unit 320 transforms the stationary coordinate system composed of the output values of the filtering unit 300 and the shift unit 310 into a synchronous coordinate system. More specifically, the output value of the filtering unit 300 becomes the a-axis value of the stationary coordinate system, the output value of the shift unit 310 becomes the b-axis value of the stationary coordinate system, and the coordinate system conversion unit 320 converts the? The β-axis value is converted into the d-axis and q-axis values of the synchronous coordinate system.

제어부(330)는 좌표계변환부(330)의 d축 및 q축 값이 각각 0이 되도록 하는 제1 리플보상값 및 제2 리플보상값을 산출하여 출력한다. 보다 구체적으로 제어부(330)는 제1 및 제2 리플보상값의 산출을 위해 비례적분제어기(Proportional-Integral,PI)(332,334)를 이용하여 d축 및 q축을 제어하여 d축 및 q축의 값이 0이 되도록 하는 제1 및 제2 리플보상값을 산출한다. 산출된 제1 및 제2 리플보상값은 위상 추적하는 PLL에 입력되는 계통전압의 보상에 사용되며 이는 도 4를 참조하여 살펴본다.The controller 330 calculates and outputs a first ripple compensation value and a second ripple compensation value to make the d-axis and q-axis values of the coordinate system converter 330 zero, respectively. More specifically, the control unit 330 controls the d-axis and the q-axis using proportional-integral (PI) units 332 and 334 to calculate the first and second ripple compensation values, The first and second ripple compensation values are calculated. The calculated first and second ripple compensation values are used to compensate the system voltage input to the phase tracking PLL, which will be described with reference to FIG.

도 4는 본 발명에 따른 도 3에서 산출한 리플보상값을 이용하여 PLL의 입력 계통전압의 옵셋을 보상하는 장치의 일 예를 도시한 도면이다.4 is a diagram illustrating an example of an apparatus for compensating an offset of an input system voltage of a PLL using a ripple compensation value calculated in FIG. 3 according to the present invention.

도 4를 참조하면, 2상 변환부(400)는 3상의 계통전압을 2상으로 변환하여 출력한다. 보상부(410,412)는 2상 변환부에서 출력되는 정지좌표계 α축 및 β축 계통전압(Vgrid_α, Vgrid_β)을 제1 및 제2 리플보상값으로 보상하여 출력한다. 좌표계변환부(420)는 보상부의 출력을 다시 동기좌표계(Vgrid_d, Vgrid_q)로 변환하여 PLL(430)에 입력한다.Referring to FIG. 4, the two-phase converter 400 converts the three-phase system voltage into two phases and outputs the two phases. The compensation units 410 and 412 compensate the first coordinate system and the second coordinate system Vgrid_a and Vgrid_β, which are output from the two-phase conversion unit, by the first and second ripple compensation values. The coordinate system conversion unit 420 converts the output of the compensation unit to the synchronous coordinate system (Vgrid_d, Vgrid_q) and inputs the same to the PLL 430.

도 5는 계통전압에 센싱옵셋이 발생한 경우의 파형을 도시한 도면이고, 도 6은 본 발명에 따른 보상 후의 계통전압의 파형을 도시한 도면이다.FIG. 5 is a view showing a waveform when a sensing offset occurs in the system voltage, and FIG. 6 is a diagram showing a waveform of the system voltage after compensation according to the present invention.

도 5를 참조하면, 계통정상분 d축 전압에 리플이 발생하는 경우 계통 정상분 α축 및 β축 전압에 옵셋이 발생하고 이는 PLL의 위상각 추정을 어렵게 하여 결국 출력전류(U,V,W상 출력전류)의 왜곡을 유발시킨다.Referring to FIG. 5, when a ripple occurs in the d-axis voltage of the system, an offset occurs in the system normal α axis and β axis voltage, which makes it difficult to estimate the phase angle of the PLL. Phase output current).

도 6을 참조하면, 계통정상분 d축 또는 q축 전압에 나타나는 출력주파수 성분을 기초로 리플보상값을 만들어 보상한 경우에 계통 정상분 d축 전압의 리플이 제거되고, 계통 정상분 α축 및 β축 전압의 옵셋이 제거되고 또한 왜곡된 출력전류의 파형이 정상으로 개선되었음을 알 수 있다.Referring to FIG. 6, when the ripple compensation value is made based on the output frequency component appearing at the d-axis or q-axis voltage of the system, ripple of the d-axis voltage is removed, It can be seen that the offset of the? -axis voltage is eliminated and the waveform of the distorted output current is improved to normal.

도 7은 본 발명에 따른 계통전압 센싱옵셋 보상 방법의 일 실시예의 흐름을 도시한 도면이다.7 is a flowchart illustrating a method of compensating a grid voltage sensing offset according to an embodiment of the present invention.

도 6을 참조하면, 계통전압 센싱옵셋 보상장치(이하, '장치'라 함)는 계통전압(동기좌표계의 d축 또는 q축 전압)으로부터 계통전압 출력주파수 성분(예를 들어, 상용 주파수 성분 60Hz)을 추출한다(S700). 장치는 추출한 계통출력주파수 성분을 정지좌표계 α축 값으로 설정하고(S710), 추출한 계통출력주파수 성분을 90도 시프트한 성분을 정지좌표계 β축 값으로 설정한다(S720). 그리고 장치는 정지좌표계를 동기좌표계로 변환하여 d축 및 q축 값을 얻는다(S730).Referring to FIG. 6, a system voltage sensing offset compensator (hereinafter referred to as a "device") compensates for a system voltage output frequency component (for example, a commercial frequency component of 60 Hz (Step S700). The apparatus sets the extracted systematic output frequency component to the stationary coordinate system? Axis value (S710), and sets the extracted systematic frequency component by 90 degrees as the stationary coordinate system? Axis value (S720). Then, the apparatus converts the stationary coordinate system into the synchronous coordinate system to obtain the d-axis and q-axis values (S730).

장치는 동기좌표계 d축 및 q축 값을 제어하여(S740), d축 및 q축 값이 0이 되도록 하는 제1 리플보상값 및 제2 리플보상값을 산출한다(S750). 장치는 계통전압의 센싱값(정지좌표게 α축 및 β축 계통전압)을 각각 제1 및 제2 리플보상값으로 보상하여 옵셋을 제거한 후 PLL으로 출력한다(S760).The apparatus controls the d-axis and q-axis values of the synchronous coordinate system (S740), and calculates a first ripple compensation value and a second ripple compensation value to make the d-axis and q-axis values become zero (S750). The apparatus compensates the sensing values of the system voltage (the stationary coordinate value? Axis and the? Axis system voltage) with the first and second ripple compensation values, respectively, and then outputs the offset to the PLL after removing the offset (S760).

본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피디스크, 광데이터 저장장치 등이 있다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.The present invention can also be embodied as computer-readable codes on a computer-readable recording medium. A computer-readable recording medium includes all kinds of recording apparatuses in which data that can be read by a computer system is stored. Examples of the computer-readable recording medium include ROM, RAM, CD-ROM, magnetic tape, floppy disk, optical data storage, and the like. The computer-readable recording medium may also be distributed over a networked computer system so that computer readable code can be stored and executed in a distributed manner.

이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.The present invention has been described with reference to the preferred embodiments. It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. Therefore, the disclosed embodiments should be considered in an illustrative rather than a restrictive sense. The scope of the present invention is defined by the appended claims rather than by the foregoing description, and all differences within the scope of equivalents thereof should be construed as being included in the present invention.

Claims (7)

계통전압의 d축이나 q축 성분으로부터 계통출력주파수 성분을 추출하여 정지좌표계의 α축 값으로 출력하는 필터링부;
상기 필터링부의 출력값을 90도 시프트하여 상기 정지좌표계의 β축 값으로 출력하는 시프트부;
상기 정지좌표계의 α축 및 β축 값을 동기좌표계의 d축 및 q축 값으로 변환하여 출력하는 좌표계변환부;
상기 동기좌표계의 d축 및 q축 값을 제어하여 상기 동기좌표계의 d축 및 q축 값이 0이 되도록 하는 제1 및 제2 리플보상값을 산출하는 제어부;
3상의 계통전압을 2상으로 변환하여 출력하는 2상변환부;
상기 2상변환부에서 출력되는 정지좌표계의 α축 및 β축 계통전압을 상기 제1 및 제2 리플보상값으로 보상하여 출력하는 보상부; 및
상기 보상부의 출력부를 동기좌표계로 변환하여 PLL(Phase Locked Loop)에 입력하는 제2 좌표계변환부;를 포함하는 것을 특징으로 하는 계통전압 센싱옵셋 보상장치.A filtering unit for extracting a grid output frequency component from a d-axis or q-axis component of the grid voltage and outputting the grid output frequency component as an a-axis value of a still coordinate system;
A shift unit shifting an output value of the filtering unit by 90 degrees and outputting the value as a value of a? Axis of the stationary coordinate system;
A coordinate system conversion unit for converting the a-axis and the? -Axis values of the still coordinate system into the d-axis and q-axis values of the synchronous coordinate system and outputting the values;
A controller for controlling the d-axis and q-axis values of the synchronous coordinate system to calculate first and second ripple compensation values to make the d-axis and q-axis values of the synchronous coordinate system 0;
A 2-phase transformer for converting the 3-phase grid voltage into 2-phase voltage and outputting it;
A compensation unit for compensating the? -Axis and? -Axis system voltages of the stationary coordinate system output from the 2-phase transformer with the first and second ripple compensation values; And
And a second coordinate system conversion unit for converting the output of the compensation unit into a synchronous coordinate system and inputting the same to a PLL (Phase Locked Loop). 삭제delete 삭제delete 제 1항에 있어서,
상기 필터링부는 상기 계통출력주파수 성분을 통과시키는 대역통과필터로 구성되고,
상기 시프트부는 주파수 위상을 변화시키는 전대역통과필터로 구성되는 것을 특징으로 하는 계통전압 센싱옵셋 보상장치.The method according to claim 1,
Wherein the filtering unit comprises a band-pass filter for passing the system output frequency component,
Wherein the shift unit comprises an all-pass filter for changing a frequency phase. 제 1항에 있어서,
상기 제어부는 비례적분제어기를 이용하여 상기 동기좌표계의 제1축 및 제2축의 값이 0이 되도록 제어하여 상기 리플보상값을 산출하는 것을 특징으로 하는 계통전압 센싱옵셋 보상장치.The method according to claim 1,
Wherein the controller calculates the ripple compensation value by controlling the values of the first and second axes of the synchronous coordinate system to be 0 using a proportional integral controller. 계통전압으로부터 계통출력주파수 성분을 추출하는 단계;
상기 계통출력주파수 성분과 상기 계통출력주파수 성분의 90도 시프트한 성분을 각각 정지좌표계의 α축 및 β축 값으로 설정하는 단계;
상기 정지좌표계를 동기좌표계로 변환하여 d축 및 q축 값을 얻는 단계;
상기 d축 및 q축 값을 제어하여 상기 d축 및 q축이 각각 0이 되도록 하는 제1 및 제2 리플보상값을 산출하는 단계;
3상의 계통전압을 2상으로 변환하여 출력하는 단계;
2상으로 출력되는 정지좌표계의 α축 및 β축 계통전압을 상기 제1 및 제2 리플보상값으로 보상하는 단계; 및
상기 보상의 출력값을 동기좌표계로 변환하여 PLL(Phase Locked Loop)에 입력하는 단계;를 포함하는 것을 특징으로 하는 계통전압 센싱옵셋 보상방법.Extracting a system output frequency component from the grid voltage;
Setting the system output frequency components and the 90-degree shifted components of the system output frequency components as the a-axis and the b-axis values of the stationary coordinate system, respectively;
Converting the stationary coordinate system into a synchronous coordinate system to obtain d-axis and q-axis values;
Calculating first and second ripple compensation values by controlling the d-axis and q-axis values so that the d-axis and the q-axis become 0, respectively;
Converting the three phase phase voltage into two phases and outputting the two phases;
Compensating the? -Axis and? -Axis system voltages of the stationary coordinate system output to the two phases with the first and second ripple compensation values; And
And converting the output of the compensation to a synchronous coordinate system and inputting the converted offset to a phase locked loop (PLL). 삭제delete
KR1020130158624A 2013-12-18 2013-12-18 Method of compensating sensing-offest of grid voltage and apparatus thereof KR101524786B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130158624A KR101524786B1 (en) 2013-12-18 2013-12-18 Method of compensating sensing-offest of grid voltage and apparatus thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130158624A KR101524786B1 (en) 2013-12-18 2013-12-18 Method of compensating sensing-offest of grid voltage and apparatus thereof

Publications (1)

Publication Number Publication Date
KR101524786B1 true KR101524786B1 (en) 2015-06-01

Family

ID=53490768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130158624A KR101524786B1 (en) 2013-12-18 2013-12-18 Method of compensating sensing-offest of grid voltage and apparatus thereof

Country Status (1)

Country Link
KR (1) KR101524786B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109617077A (en) * 2019-01-22 2019-04-12 燕山大学 A kind of total digitalization synchronized phase-lock technique

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003018746A (en) * 2001-06-28 2003-01-17 Meidensha Corp Voltage regulator for dc system
KR20050074698A (en) * 2004-01-14 2005-07-19 삼성전자주식회사 Power system associated private power station
KR20110118915A (en) * 2010-04-26 2011-11-02 전남대학교산학협력단 Method for acquiring fundamental frequency component of phase-locked loop and phase-locked loop controller using the method
KR101213333B1 (en) * 2011-08-05 2012-12-18 아주대학교산학협력단 Apparatus and method of controlling output of a single phase grid connected inverter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003018746A (en) * 2001-06-28 2003-01-17 Meidensha Corp Voltage regulator for dc system
KR20050074698A (en) * 2004-01-14 2005-07-19 삼성전자주식회사 Power system associated private power station
KR20110118915A (en) * 2010-04-26 2011-11-02 전남대학교산학협력단 Method for acquiring fundamental frequency component of phase-locked loop and phase-locked loop controller using the method
KR101213333B1 (en) * 2011-08-05 2012-12-18 아주대학교산학협력단 Apparatus and method of controlling output of a single phase grid connected inverter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109617077A (en) * 2019-01-22 2019-04-12 燕山大学 A kind of total digitalization synchronized phase-lock technique
CN109617077B (en) * 2019-01-22 2020-05-29 燕山大学 Full-digital power grid synchronous phase locking method

Similar Documents

Publication Publication Date Title
Hwang et al. DC offset error compensation for synchronous reference frame PLL in single-phase grid-connected converters
CN107851995B (en) Method and device for detecting a voltage in a supply network
EP2903147A1 (en) Method for controlling power conversion apparatus
Wu et al. Influence of plugging DC offset estimation integrator in single-phase EPLL and alternative scheme to eliminate effect of input DC offset and harmonics
CN110557118B (en) Phase locking device and phase locking method
KR102160883B1 (en) An apparatus of current control for harmonic compensation in grid connected inverter
KR20130088447A (en) Circuitary and method for compensation of harmonic distortion for grid-connected inverter system using a proportion resonant controller
Kim et al. Improvement of grid-connected inverter systems with PR controllers under the unbalanced and distorted grid voltage
Lee et al. Performance improvement of grid-connected inverter systems under unbalanced and distorted grid voltage by using a PR controller
EP3012951B1 (en) Resonance suppression device
CN107561362A (en) A kind of SAI phase-locked loop methods suitable for non-ideal power network
CN116093953A (en) Phase-locked loop control method, phase-locked loop, inverter and storage medium
KR100930955B1 (en) Phase Tracking System Using FFT in Power System and Its Method
KR101380380B1 (en) Method of adaptive phase tracking depending on the state of power system and system for it
Luna et al. A new PLL structure for single-phase grid-connected systems
Vodyakho et al. Comparison of the space vector current controls for shunt active power filters
KR101524786B1 (en) Method of compensating sensing-offest of grid voltage and apparatus thereof
Ko et al. A new PLL system using full order observer and PLL system modeling in a single phase grid-connected inverter
KR20150071508A (en) Method of compensating Inverter DC ripple current and apparatus thereof
KR102200554B1 (en) Phase detecting device of system voltage
KR100944266B1 (en) A method and system for estimating phase angle
CN114928076B (en) Double closed-loop control method of virtual synchronous machine without alternating-current voltage sensor
KR101545139B1 (en) Method of phase tracking of power system using LPN filter
KR101451008B1 (en) Controller, controlling method, and recording medium for grid synchronization
Carugati et al. Variable, fixed, and hybrid sampling period approach for grid synchronization

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180508

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190510

Year of fee payment: 5