KR101512490B1 - Composition for etching a conductive layer under bump and method of forming a electro-conductive bump structure using the same - Google Patents
Composition for etching a conductive layer under bump and method of forming a electro-conductive bump structure using the same Download PDFInfo
- Publication number
- KR101512490B1 KR101512490B1 KR1020080092821A KR20080092821A KR101512490B1 KR 101512490 B1 KR101512490 B1 KR 101512490B1 KR 1020080092821 A KR1020080092821 A KR 1020080092821A KR 20080092821 A KR20080092821 A KR 20080092821A KR 101512490 B1 KR101512490 B1 KR 101512490B1
- Authority
- KR
- South Korea
- Prior art keywords
- bump
- conductive layer
- etching
- composition
- weight
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K13/00—Etching, surface-brightening or pickling compositions
- C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
- C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- ing And Chemical Polishing (AREA)
Abstract
도전성 범프 형성시 사용되는 범프 하부 도전층 식각용 조성물 및 이를 이용한 도전성 범프 구조물의 형성 방법에서, 상기 범프 하부 도전층 식각용 조성물은 과산화수소 40 내지 90 중량%와 수산화암모늄 또는 수산화테트라알킬암모늄을 포함하는 염기성 수용액 1 내지 20 중량%와 알콜계 화합물 0.01 내지 10 중량% 및 에틸렌디아민계 킬레이트제 2 내지 30 중량%를 포함한다. 상기 식각용 조성물을 이용한 식각 공정시 티타늄 또는 티타늄 텅스텐을 포함하는 범프 하부 도전층의 식각 효율을 증가시킬 수 있으며, 티타늄 산화물을 포함하는 이물질을 완전히 제거시켜 프로브 니들의 오염을 방지할 수 있다. A composition for etching a bump lower conductive layer used for forming a conductive bump and a method for forming a conductive bump structure using the same, wherein the composition for etching the lower bump conductive layer comprises 40 to 90% by weight of hydrogen peroxide and ammonium hydroxide or tetraalkylammonium hydroxide From 1 to 20% by weight of a basic aqueous solution, from 0.01 to 10% by weight of an alcoholic compound and from 2 to 30% by weight of an ethylenediamine-based chelating agent. The etch efficiency of the bump lower conductive layer including titanium or titanium tungsten can be increased during the etching process using the composition for etching and the contamination of the probe needle can be prevented by completely removing the foreign matter including titanium oxide.
Description
본 발명은 범프 하부 도전층 식각용 조성물 및 이를 이용한 도전성 범프 구조물의 형성 방법에 관한 것이다. 보다 상세하게는 반도체 검사 장비의 부품인 프로브 카드와 접촉하는 도전성 범프 상에 불순물의 발생을 억제할 수 있는 범프 하부 도전층 식각용 조성물 및 이를 이용한 도전성 범프 구조물의 형성 방법에 관한 것이다. The present invention relates to a composition for etching a bump lower conductive layer and a method for forming a conductive bump structure using the same. More particularly, the present invention relates to a composition for etching a bump lower conductive layer capable of suppressing the generation of impurities on a conductive bump in contact with a probe card which is a component of a semiconductor inspection equipment, and a method for forming a conductive bump structure using the same.
소형화되고 있는 반도체 소자의 패키지 및 외부 전자 기기에의 접속 수단으로 도전성 범프가 많이 이용되고 있다. 상기 도전성 범프를 형성한 반도체 소자는 그 기능과 성능을 검사하기 위하여 EDS(Electric Die Sorting) 공정을 수행하고 있다. 상기 EDS 공정에서는 반도체 검사 장비(probe station)를 이용하여 상기 도전성 범프를 형성한 반도체 소자의 전기적 특성을 측정하여 결함 여부를 판별한다. 상기 반도체 검사 장비에는 상기 도전성 범프에 직접 접촉하는 프로브 팁(probe tip)을 통해 전기적인 신호를 입ㆍ출력하는 프로브 카드(probe card)를 구비하고 있어, 상기 전기적 신호를 분석하여 반도체 소자의 결함을 확인한다.BACKGROUND ART [0002] Conductive bumps are widely used as a package of a semiconductor device being miniaturized and a connecting means to external electronic devices. The semiconductor device having the conductive bump is subjected to an electric die sorting (EDS) process to check its function and performance. In the EDS process, electrical characteristics of a semiconductor device having the conductive bump formed thereon are measured using a semiconductor probe apparatus to determine whether or not the semiconductor device is defective. The semiconductor inspection equipment is provided with a probe card for inputting / outputting an electrical signal through a probe tip which is in direct contact with the conductive bump, and analyzes the electrical signal, Check.
상기 도전성 범프는 전해도금법에 의해 시안(Cyan) 계열의 도금액 또는 비시안 계열의 도금액을 사용하여 형성된다. 최근에는 시안화금칼륨[KAu(CN)2]을 포함하는 시안계열의 도금액 보다는 아황산금나트륨[Na3Au(SO3)2]을 포함하는 비시안계열의 도금액을 주로 사용한다. 이에 따라, 후속의 결합작업에서 시안화수소(HCN)와 같은 유해가스가 발생되지 않으면서 표면이 치밀한 구성을 갖는 도전성 범프를 형성할 수 있다. The conductive bump is formed by a plating solution of a cyan series or a plating solution of a noncrystal series by an electrolytic plating method. Recently, a non-cyanide plating solution containing gold sodium sulfite [Na 3 Au (SO 3 ) 2 ] is mainly used rather than a cyan plating solution containing potassium potassium cyanide [KAu (CN) 2 ]. Thus, a conductive bump having a dense surface structure can be formed without generating harmful gas such as hydrogen cyanide (HCN) in a subsequent bonding operation.
그러나, 상기와 같이 비시안 계열의 도금액을 이용하여 도전성 범프를 형성하는 경우에도 도전성 범프 표면에 이물질들이 잔류하여 상기 EDS 공정에서 공정 오류가 발생된다. 구체적으로, 상기 도전성 범프를 식각 마스크로 이용하여 노출된 금속층을 식각하는 공정을 수행하는 경우에 이물질들이 생성되며, 생성된 이물질들이 EDS 공정시 프로브 팁에 묻어서 전기적 신호의 오류를 발생시킨다. 상기 이물질들은 검사대상이 되는 반도체 소자의 패드로부터 기인하는 알루미늄(Al), 범프 하부의 금속층으로부터 기인하는 티타늄(Ti)과 같은 금속성 불순물, 반도체 소자의 보호막으로 사용되는 폴리이미드, 실리콘산질화물(SiON), 알루미늄 산화물, 티타늄 산화물과 같은 산화성 불순물 또는 각종 유기 불순물 등을 포함한다. 이에 따라, 실제 정상적으로 동작하는 반도체 소자에 대해서도 단락(short) 또는 단선(open)되었다는 검사 결과를 출력하거나, 프로브 카드의 프로브 팁과 도전성 범프 간의 접촉 저항(contact resistance)을 증가시킴으로써 잘못된 검사 결과를 출력하는 문제 가 발생된다. However, even when the conductive bumps are formed using the non-cyan based plating liquid as described above, foreign matter remains on the surface of the conductive bumps, thereby causing a process error in the EDS process. Specifically, when the process of etching the exposed metal layer using the conductive bump as an etching mask is performed, foreign substances are generated, and foreign substances are buried in the probe tip during the EDS process, thereby causing an error in the electrical signal. The foreign substances include aluminum (Al) originating from a pad of a semiconductor element to be inspected, metallic impurities such as titanium (Ti) originating from a metal layer under the bump, polyimide used as a protective film of a semiconductor element, silicon oxynitride ), Aluminum oxide, titanium oxide, or various organic impurities. As a result, it is possible to output an inspection result indicating that the semiconductor device is actually short-circuited or open, and to increase the contact resistance between the probe tip of the probe card and the conductive bump, .
상기와 같은 문제점을 해결하기 위하여, 반도체 소자의 EDS 공정에서는 일정한 횟수에 걸쳐 검사를 수행한 프로브 카드에 대하여 연마장치를 이용한 세정 공정을 수행하여 프로브 팁의 표면에 잔류하는 이물질을 제거하고 있다. 이 경우에, 프로브 팁이 마모되어 제조원가가 상승할 수 있으며, 잦은 프로브 팁의 세정 공정에 의하여 생산성이 저하되는 문제가 발생하고 있다. 따라서, 이미 발생된 이물질을 프로브 팁의 세정으로 제거하는 방법은 사후적인 조치이므로 공정 효율 및 생산성을 향상시키는데 한계가 있으며, 상기 프로브 팁의 표면에 발생하는 이물질을 근본적으로 억제할 수 있는 기술의 개발이 요구된다. In order to solve the above problems, in the EDS process of a semiconductor device, a cleaning process using a polishing apparatus is performed on a probe card which has been inspected a predetermined number of times to remove foreign matter remaining on the surface of the probe tip. In this case, the probe tip may be worn out and the manufacturing cost may increase, and the productivity of the probe tip may deteriorate due to frequent washing process of the probe tip. Therefore, it is difficult to improve the process efficiency and productivity because the method of removing the foreign substances already generated by cleaning the probe tip is a post-measure, and development of a technology capable of fundamentally suppressing foreign substances generated on the surface of the probe tip .
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 EDS 공정에서 프로브 카드에 구비된 프로브 팁에 도전성 범프와의 접촉으로 이물질이 묻지 않도록 도전성 범프 구조물 형성에서 발생되는 불순물을 완전히 제거시킬 수 있는 범프 하부 도전층 식각용 조성물을 제공하는데 있다. It is an object of the present invention to solve the problems described above, and an object of the present invention is to provide a probe card, which is capable of completely removing impurities generated in the formation of a conductive bump structure in order to prevent foreign substances from being contacted with conductive bumps, And a composition for etching the lower conductive layer.
본 발명의 다른 목적은 상기 범프 하부 도전층 식각용 조성물을 이용한 식각 이후에 도전성 범프 구조물에 발생되는 불순물들을 완전히 제거시켜 프로브 카드에 이물질을 잔류시키지 않는 도전성 범프 구조물의 형성 방법을 제공하는데 있다. It is another object of the present invention to provide a method of forming a conductive bump structure that completely removes impurities generated in the conductive bump structure after etching using the composition for etching the bump lower conductive layer, thereby preventing foreign matter from remaining on the probe card.
상술한 일 목적을 달성하기 위한 본 발명의 일 실시예에 따른 범프 하부 도 전층 식각용 조성물은 과산화수소 40 내지 90 중량%, 수산화암모늄 또는 수산화테트라알킬암모늄을 포함하는 염기성 수용액 1 내지 20중량%, 알콜계 화합물 0.01 내지 10 중량% 및 에틸렌디아민계 킬레이트제 2 내지 30중량%을 포함한다. In order to accomplish the above object, the composition for etching a lower surface of a bump lower layer according to an embodiment of the present invention comprises 1 to 20% by weight of a basic aqueous solution containing 40 to 90% by weight of hydrogen peroxide, ammonium hydroxide or tetraalkylammonium hydroxide, 0.01 to 10% by weight of the compound and 2 to 30% by weight of the ethylenediamine-based chelating agent.
본 발명의 일 실시예에 따르면, 상기 범프 하부 도전층 식각용 조성물은 상기 과산화수소 68 내지 77 중량%, 상기 수산화암모늄을 포함하는 염기성 수용액 7 내지 14 중량%, 상기 알콜계 화합물 0.1 내지 3.0 중량% 및 상기 에틸렌디아민계 킬레이트제 15 내지 20 중량%를 포함하며, 티타늄을 포함하는 범프 하부 도전층을 식각하는데 사용될 수 있다. 이때, 상기 수산화암모늄과 상기 과산화수소의 중량 비율은 1:6 내지 1:9의 범위일 수 있다.According to an embodiment of the present invention, the composition for etching the lower bump conductive layer contains 68 to 77 wt% of the hydrogen peroxide, 7 to 14 wt% of the basic aqueous solution containing ammonium hydroxide, 0.1 to 3.0 wt% of the alcohol compound, 15 to 20% by weight of the ethylenediamine chelate, and can be used to etch the bump lower conductive layer containing titanium. The weight ratio of ammonium hydroxide to hydrogen peroxide may range from 1: 6 to 1: 9.
본 발명의 일 실시예에 따르면, 상기 범프 하부 도전층 식각용 조성물은 상기 과산화수소 75 내지 84 중량%, 상기 수산화테트라알킬암모늄을 포함하는 염기성 수용액 0.5 내지 7.0 중량%, 상기 알콜계 화합물 0.01 내지 3.0 중량% 및 상기 에틸렌디아민계 킬레이트제 15 내지 20 중량%를 포함하며, 티타늄 텅스텐을 포함하는 범프 하부 도전층을 식각하는데 사용될 수 있다.According to an embodiment of the present invention, the composition for etching the lower bump conductive layer comprises 75 to 84% by weight of the hydrogen peroxide, 0.5 to 7.0% by weight of a basic aqueous solution containing the tetraalkylammonium hydroxide, 0.01 to 3.0% % And the above-mentioned ethylenediamine chelating
또한, 비이온성 계면활성제 1ppm 내지 1,000ppm를 더 포함할 수 있다. Further, it may further contain 1 ppm to 1,000 ppm of a nonionic surfactant.
상술한 다른 목적을 달성하기 위한 본 발명의 일 실시예에 따른 도전성 범프 구조물의 형성 방법은 기판 상에 형성된 반도체 소자와 전기적으로 연결되는 칩 패드를 형성한다. 상기 기판 상에 상기 칩 패드를 노출시키는 패시베이션층을 형성한다. 상기 패시베이션층 및 상기 칩 패드 상에 범프 하부 도전층을 형성한다. 상기 범프 하부 도전층 상에 패턴 형상의 도전성 범프를 형성한다. 상기 도전성 범프를 식각 마스크로 이용하고, 과산화수소 40 내지 90 중량%, 수산화암모늄 또는 수산화테트라알킬암모늄을 포함하는 염기성 수용액 1 내지 20 중량%, 알콜계 화합물 0.01 내지 10 중량% 및 에틸렌디아민계 킬레이트제 2 내지 30중량%를 포함하는 범프 하부 도전층 식각용 조성물을 상기 기판에 적용하여 상기 범프 하부 도전층을 부분적으로 제거한다. According to another aspect of the present invention, there is provided a method of forming a conductive bump structure, including forming a chip pad electrically connected to a semiconductor device formed on a substrate. A passivation layer is formed on the substrate to expose the chip pads. A bump lower conductive layer is formed on the passivation layer and the chip pad. And patterned conductive bumps are formed on the bump lower conductive layer. Wherein the conductive bump is used as an etching mask, and 1 to 20% by weight of a basic aqueous solution containing 40 to 90% by weight of hydrogen peroxide, ammonium hydroxide or tetraalkylammonium hydroxide, 0.01 to 10% by weight of an alcoholic compound, To 30% by weight of the bump lower conductive layer is applied to the substrate to partially remove the lower bump conductive layer.
본 발명의 일 실시예에 따르면, 상기 수산화암모늄과 상기 과산화수소의 중량 비율은 1:6 내지 1:9의 범위일 수 있다. 또한, 상기 범프 하부 도전층 식각용 조성물은 40℃ 내지 70℃의 온도에서 1분 내지 5분 동안 적용될 수 있다.According to one embodiment of the present invention, the weight ratio of ammonium hydroxide to hydrogen peroxide may range from 1: 6 to 1: 9. Also, the composition for etching the lower bump conductive layer may be applied at a temperature of 40 DEG C to 70 DEG C for 1 minute to 5 minutes.
본 발명의 일 실시예에 따르면, 상기 범프 하부 도전층을 부분적으로 제거한 후에, 상기 도전성 범프가 형성된 기판을 열처리할 수 있다. 또한, 상기 범프 하부 도전층 식각용 조성물을 20℃ 내지 40℃의 온도에서 30초 내지 1분 동안 적용하여 세정하는 공정을 더 수행할 수 있다. According to one embodiment of the present invention, after the bump lower conductive layer is partially removed, the substrate on which the conductive bump is formed may be heat-treated. Further, the step of cleaning the composition for etching the lower bump conductive layer at a temperature of 20 ° C to 40 ° C for 30 seconds to 1 minute may be further performed.
이때, 상기 범프 하부 도전층은 티타늄 텅스텐(TiW), 크롬(Cr), 구리(Cu), 티타늄(Ti), 니켈(Ni), 니켈 바나듐(NiV), 팔라듐(Pd), 크롬/구리(Cr/Cu), 티타늄 텅스텐/구리(TiW/Cu), 티타늄 텅스텐/금(TiW/Au), 니켈 바나듐/구리(NiV/Cu) 등을 포함하여 형성될 수 있다. The bump lower conductive layer may be formed of at least one selected from the group consisting of TiW, Cr, Cu, Ti, Ni, NiV, Pd, Cr, / Cu), titanium tungsten / copper (TiW / Cu), titanium tungsten / gold (TiW / Au), nickel vanadium / copper (NiV / Cu) and the like.
본 발명에 따르면, 상기 식각용 조성물을 이용하여 범프 하부 도전층을 부분적으로 식각함으로써, 범프 하부 도전층의 제거와 동시에 도전성 범프 표면에 보호막을 형성시켜 상기 식각시 잔존하는 이물질이 도전성 범프에 재흡착하지 않도록 작용할 수 있다. 또한, 폴리이미드막, 알루미늄막 및 실리콘산질화물막의 손상 없 이 도전성 범프의 막질 상에 존재하는 이물질을 제거시킬 수 있다. According to the present invention, the bump lower conductive layer is partially etched using the etching composition to form a protective film on the surface of the conductive bump simultaneously with the removal of the bump lower conductive layer, so that the foreign matter remaining during the etching is re- . In addition, foreign matter existing on the film quality of the conductive bump can be removed without damaging the polyimide film, the aluminum film and the silicon oxynitride film.
상기와 같은 본 발명의 범프 하부 도전층 식각용 조성물 및 이를 이용한 도전성 범프 구조물의 형성 방법에 따르면, 산화제인 과산화수소, 염기성 수용액인 수산화암모늄 또는 수산화테트라알킬암모늄, 알콜계 화합물, 에틸렌디아민계 킬레이트제 및 비이온성 계면활성제로 이루어지는 식각용 조성물을 사용할 수 있다. According to the composition for etching the bump lower conductive layer and the method of forming the conductive bump structure using the same according to the present invention, the hydrogen peroxide serving as the oxidizing agent, ammonium hydroxide or tetraalkylammonium hydroxide as the basic aqueous solution, the alcohol compound, the ethylenediamine chelating agent, An etching composition comprising a nonionic surfactant can be used.
도전성 범프로서 금 범프를 식각 마스크로 이용하고, 상기 식각용 조성물을 이용하여 범프 하부 도전층을 부분적으로 식각함으로써, 범프 하부 도전층을 제거시키면서 금 범프 표면에 보호막을 형성시켜 상기 범프 하부 도전층의 식각 공정시 잔존하는 이물질이 상기 금 범프에 재흡착되는 것을 차단할 수 있다. 또한, 폴리이미드막, 알루미늄막 및 실리콘산질화물막에 대한 손상 없이 금 범프의 막질 상에 존재하는 이물질을 제거시킬 수 있다. The bump lower conductive layer is partially removed by using the gold bump as the conductive bump as the conductive bump and the bump lower conductive layer is partially etched using the etching composition to form a protective film on the surface of the gold bump, It is possible to prevent foreign substances remaining in the gold bump from being re-adsorbed during the etching process. In addition, it is possible to remove foreign substances existing on the film quality of the gold bumps without damaging the polyimide film, the aluminum film and the silicon oxynitride film.
따라서, EDS 테스트 공정 진행시, 프로브 카드에 이물질이 달라붙어 콘택 저항이 증가되는 문제점을 해결할 수 있으며, 프로브 팁의 세정 공정을 수행하는데 따른 생산성 저하 문제를 해결할 수 있다. Accordingly, when the EDS test process is performed, foreign matter sticks to the probe card to increase the contact resistance, and the problem of the productivity deterioration due to the cleaning process of the probe tip can be solved.
이하, 본 발명의 범프 하부 도전층 식각용 조성물 및 이를 이용한 도전성 범프 구조물의 형성 방법에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발 명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 막(층), 영역, 패턴 또는 구조물의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 막(층), 영역, 패턴 또는 구조물이 기판, 막, 영역, 패드 또는 패턴들의 "위에", "위쪽에", "상에", "상부에" 또는 "아래에", "아래쪽에","하부에" 형성되는 것으로 언급되는 경우에는 각 막(층), 영역, 패턴 또는 구조물이 직접 기판, 막(층), 영역 또는 패턴 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 막(층), 다른 영역, 다른 패턴 또는 다른 구조물이 기판 상에 추가적으로 형성될 수 있다. 또한, 막(층), 영역, 패턴 또는 구조물이 "제1" 및/또는 "제2"로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 두께, 막(층), 영역, 패턴 또는 구조물을 구분하기 위한 것이다. 따라서 "제1" 및/또는 "제2"는 막(층), 영역, 패턴 또는 구조물에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다. Hereinafter, embodiments according to the present invention for forming a bump lower conductive layer and a method for forming a conductive bump structure using the same will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the following embodiments Those skilled in the art will appreciate that various modifications, additions and substitutions are possible, without departing from the scope and spirit of the invention as disclosed in the accompanying claims. In the accompanying drawings, the dimensions of a substrate, a film (layer), an area, a pattern or a structure are enlarged in actuality for clarity of the present invention. In the present invention, it is to be understood that a film, a region, a pattern, or a structure may be referred to as being "above", "above", "above", "above" Means that each film (layer), region, pattern or structure is directly formed or positioned on a substrate, film (layer), region or pattern, when it is referred to as being " Other layers (layers), other regions, other patterns or other structures may be additionally formed on the substrate. It is also to be understood that when a film, a region, a pattern or a structure is referred to as a "first" and / or a "second" . Thus, "first" and / or "second" may be used selectively or interchangeably with respect to a film (layer), region, pattern or structure.
범프 하부 도전층 식각용 조성물Bump lower conductive layer composition for etching
본 발명의 범프 하부 도전층 식각용 조성물은 산화제로서 과산화수소(H2O2) 40 내지 90 중량%와, 수산화암모늄(NH4OH) 또는 수산화테트라알킬암모늄을 포함하는 염기성 수용액 1 내지 20중량%와, 알콜계 화합물 0.01 내지 10 중량% 및 에틸렌디아민계 킬레이트제 2 내지 30 중량%를 포함하도록 제조할 수 있다. 이때, 첨가제로서 비이온성 계면활성제를 일정 비율로 더 혼합시켜 제조할 수 있다. 여기서, 상기 범프 하부 도전층은 티타늄(Ti) 또는 티타늄 텅스텐(TiW)을 이용하여 형성될 수 있다. The composition for etching a bump lower conductive layer of the present invention is characterized by containing as an oxidizing agent 40 to 90% by weight of hydrogen peroxide (H 2 O 2 ) and 1 to 20% by weight of a basic aqueous solution containing ammonium hydroxide (NH 4 OH) or tetraalkylammonium hydroxide 0.01 to 10% by weight of an alcohol-based compound, and 2 to 30% by weight of an ethylenediamine-based chelating agent. At this time, a nonionic surfactant may be added as an additive at a certain ratio. Here, the bump lower conductive layer may be formed using titanium (Ti) or titanium tungsten (TiW).
먼저, 상기 범프 하부 도전층 식각용 조성물에 포함되는 과산화수소(H2O2)는 금 범프(Au bump) 및 상기 금 범프 주변에 노출된 범프 하부 도전층 상에 잔류하는 티타늄(Ti), 티타늄 산화물(TiOx), 텅스텐(W), 텅스텐 산화물(WOy)이나 유기성 불순물을 산화시켜 식각용 조성물에 쉽게 용해시킬 수 있다. 또한, 상기 과산화수소는 금 범프 표면에 얇은 산화막을 형성하여 상기 금 범프 상에 범프 하부 도전층의 식각 공정시 잔존하는 이물질들이 금 범프 표면에 재흡착되는 것을 방지하는데 기여한다.First, the hydrogen peroxide (H 2 O 2 ) contained in the composition for etching the lower bump conductive layer is formed by depositing gold (Au) bumps and titanium (Ti), titanium oxide (TiOx), tungsten (W), tungsten oxide (WOy), and organic impurities can be easily dissolved in an etching composition. In addition, the hydrogen peroxide forms a thin oxide film on the surface of the gold bump, thereby contributing to preventing foreign substances remaining on the gold bump from being re-adsorbed on the surface of the gold bump during the etching process of the underlying bump conductive layer.
상기 과산화수소의 함량이 상기 범프 하부 도전층 식각용 조성물 총 중량에 대하여 40 중량% 미만이면 불순물의 제거율이 저하될 수 있어 바람직하지 않다. 또한, 과산화수소의 함량이 90 중량%를 초과하면 상기 범프 하부 도전층이 식각되어 노출된 표면이 지나치게 산화되어 추가적으로 손상될 우려가 있어 바람직하지 않다. 따라서, 상기 범프 하부 도전층 식각용 조성물의 과산화수소는 40 내지 90 중량%를 포함하는 것이 바람직하다.If the content of the hydrogen peroxide is less than 40% by weight based on the total weight of the composition for etching the lower bump conductive layer, the removal rate of the impurities may be lowered. If the content of hydrogen peroxide is more than 90% by weight, the bump lower conductive layer may be etched and the exposed surface may be excessively oxidized and further damaged. Therefore, it is preferable that the hydrogen peroxide of the composition for etching the lower bump conductive layer contains 40 to 90% by weight.
상기 범프 하부 도전층 식각용 조성물에 포함되는 수산화암모늄(NH4OH)을 포함하는 염기성 수용액은 범프 하부 도전층으로부터 티타늄막의 제거와 함께 금 범프 상에 잔류하는 티타늄, 티타늄 산화물 및 유기성 불순물과 같은 이물질을 용해하여 제거하는 역할을 한다. 상기 수산화암모늄을 포함하는 염기성 수용액은 15 내 지 35 중량%의 농도로 수산화암모늄을 포함할 수 있다. The basic aqueous solution containing ammonium hydroxide (NH 4 OH) contained in the composition for etching the bump lower conductive layer can remove foreign substances such as titanium, titanium oxide and organic impurities remaining on the gold bump with removal of the titanium film from the bump lower conductive layer To dissolve and remove it. The basic aqueous solution containing ammonium hydroxide may contain ammonium hydroxide in a concentration of 15% by weight to 35% by weight.
상기 범프 하부 도전층 식각용 조성물에 포함되는 수산화테트라알킬암모늄(TMAH)을 포함하는 염기성 수용액은 범프 하부 도전층으로부터 티타늄 텅스텐막의 제거와 함께 금 범프 상에 잔류하는 티타늄, 텅스텐, 티타늄 산화물, 텅스텐 산화물 및 유기성 불순물과 같은 이물질을 용해하여 제거하는 역할을 한다. 상기 수산화테트라알킬암모늄을 포함하는 염기성 수용액은 25 내지 50 중량%의 농도로 수산화테트라알킬암모늄을 포함할 수 있다.The basic aqueous solution containing the tetraalkylammonium hydroxide (TMAH) contained in the composition for etching the bump lower conductive layer can be formed by removing the titanium tungsten film from the bump lower conductive layer and removing titanium, tungsten, titanium oxide, tungsten oxide And dissolves and removes impurities such as organic impurities. The basic aqueous solution containing the tetraalkylammonium hydroxide may contain tetraalkylammonium hydroxide in a concentration of 25 to 50% by weight.
상기 수산화암모늄 또는 수산화테트라알킬암모늄을 포함하는 염기성 수용액의 함량이 범프 하부 도전층 식각용 조성물의 총 중량에 대하여 1 중량% 미만이면 금 범프 상에 잔류하는 티타늄, 텅스텐, 티타늄 산화물, 텅스텐 산화물 및 유기성 불순물과 같은 이물질의 제거율이 저하될 수 있어 바람직하지 않다. 또한, 상기 수산화암모늄 또는 수산화테트라알킬암모늄을 포함하는 염기성 수용액의 함량이 20 중량%를 초과하면 금 범프 상에 잔류하는 범프 하부 도전층으로 이용되는 티타늄(Ti) 또는 티타늄 텅스텐(TiW)이 부식되면서 하부의 금 범프가 손상될 수 있어 바람직하지 않다. 따라서, 상기 범프 하부 도전층 식각용 조성물의 수산화암모늄 또는 수산화테트라알킬암모늄을 포함하는 염기성 수용액은 1 내지 20 중량%를 포함하는 것이 바람직하다.If the content of the basic aqueous solution containing ammonium hydroxide or tetraalkylammonium hydroxide is less than 1% by weight based on the total weight of the composition for etching the lower bump conductive layer, titanium, tungsten, titanium oxide, tungsten oxide, The removal rate of foreign substances such as impurities may be lowered. If the content of the basic aqueous solution containing ammonium hydroxide or tetraalkylammonium hydroxide exceeds 20% by weight, titanium (Ti) or titanium tungsten (TiW) used as a bump lower conductive layer remaining on the gold bump is corroded The lower gold bump may be damaged, which is undesirable. Therefore, it is preferable that the basic aqueous solution containing ammonium hydroxide or tetraalkylammonium hydroxide of the composition for etching the lower bump conductive layer contains 1 to 20% by weight.
이때, 상기 수산화암모늄을 포함하는 염기성 수용액에 대한 과산화수소의 중량 비율은 알루미늄의 손상 및 티타늄 식각 속도에 있어서 중요한 영향을 준다. 수산화암모늄의 중량에 대한 과산화수소의 중량이 6배 미만이면 알루미늄이 식각되어 손상될 수 있으며, 티타늄 식각 속도가 감소될 수 있다. 반면에, 상기 수산화암모늄의 중량에 대한 과산화수소의 중량이 9배를 초과하면 티타늄 식각 속도는 증가되지만 알루미늄이 식각될 수 있어 바람직하지 않다. 따라서, 상기 수산화암모늄과 과산화수소의 중량 비율은 약 1 : 6 내지 약 1 : 9의 범위인 것이 바람직하다.At this time, the weight ratio of hydrogen peroxide to the basic aqueous solution containing ammonium hydroxide has an important influence on the damage of aluminum and the rate of titanium etching. If the weight of hydrogen peroxide is less than 6 times the weight of ammonium hydroxide, aluminum may be etched and damaged, and the titanium etch rate may be reduced. On the other hand, if the weight of the hydrogen peroxide to the weight of the ammonium hydroxide exceeds 9 times, the titanium etch rate is increased, but the aluminum may be etched, which is undesirable. Thus, the weight ratio of ammonium hydroxide to hydrogen peroxide is preferably in the range of about 1: 6 to about 1: 9.
상기 범프 하부 도전층 식각용 조성물에 포함되는 알콜계 화합물은 금 범프를 형성하기 위한 전해도금 공정에서 발생되는 유기성 불순물을 용해하여 제거하는 역할을 한다.The alcohol-based compound contained in the composition for etching the bump lower conductive layer serves to dissolve and remove organic impurities generated in an electrolytic plating process for forming gold bumps.
상기 알콜계 화합물의 예로는 탄소수 1 내지 4의 모노알콜, 탄소수 1 내지 4의 디올 또는 탄소수 1 내지 6의 아미노알콜 등을 들 수 있다. 이들은 단독으로 또는 혼합하여 사용될 수 있다. 상기 알콜계 화합물의 구체적인 예로는 메탄올, 에탄올, 프로판올, 부탄올, 에틸렌글리콜, 프로판디올, 부탄디올, 모노에탄올아민, 디에탄올아민, 트리에탄올아민, 프로판올아민 등을 들 수 있다. Examples of the alcohol-based compound include a monoalcohol having 1 to 4 carbon atoms, a diol having 1 to 4 carbon atoms, and an amino alcohol having 1 to 6 carbon atoms. These may be used alone or in combination. Specific examples of the alcohol-based compound include methanol, ethanol, propanol, butanol, ethylene glycol, propanediol, butanediol, monoethanolamine, diethanolamine, triethanolamine and propanolamine.
상기 알콜계 화합물의 함량이 범프 하부 도전층 식각용 조성물의 총 중량에 대하여 0.01 중량% 미만이면 도전성 범프 및 범프 하부 도전층 상에 잔류하는 유기성 불순물의 제거율이 저하될 수 있고, 범프 하부 도전층의 티타늄, 티타늄 텅스텐, 알루미늄 등의 금속이 부식될 수 있어 바람직하지 않다. 또한, 알콜계 화합물의 함량이 10 중량%를 초과하면 유기성 불순물의 제거율이 더 이상 증가하지 않아 경제적인 면에서 불리하며, 금 범프 상에 티타늄의 잔류량이 증가되어 바람직하지 않다. 따라서, 상기 범프 하부 도전층 식각용 조성물의 알콜계 화합물은 0.01 내지 10 중량%를 포함하는 것이 바람직하다.If the content of the alcohol compound is less than 0.01% by weight based on the total weight of the composition for etching the lower bump conductive layer, the removal rate of organic impurities remaining on the conductive bump and the lower bump conductive layer may be lowered. Titanium, titanium tungsten, aluminum and the like may be corroded, which is not preferable. If the content of the alcoholic compound exceeds 10% by weight, the removal rate of the organic impurities does not further increase, which is disadvantageous in terms of economy, and the residual amount of titanium on the gold bump increases, which is not preferable. Therefore, it is preferable that the alcohol-based compound of the composition for etching the bump lower conductive layer contains 0.01 to 10% by weight.
상기 범프 하부 도전층 식각용 조성물에 포함되는 에틸렌디아민계 킬레이트제는 범프 하부 도전층의 식각 공정시 용액 속에 존재하는 티타늄 이온이 상기 산화제에 의해 티타늄 산화물 형태로 전환되는 것을 방지하기 위해 티타늄 이온과 반응하여 안정한 킬레이트 화합물로 형성시키는 역할을 한다. The ethylenediamine chelating agent contained in the composition for etching the lower bumped conductive layer is reacted with titanium ions to prevent the titanium ions present in the solution in the etching process of the lower bumped conductive layer from being converted into the titanium oxide form by the oxidizing agent To form a stable chelate compound.
상기 에틸렌디아민계 킬레이트제의 일반적인 예로는 에틸렌디아민 테트라아세트산(ethylene-diamine tetraacetic acid; EDTA), 에틸렌디아민 테트라아세트산 2칼륨염(EDTA dipotassium salt; EDTA-2K), 에틸렌디아민 테트라아세트산 2나트륨염(EDTA disodium salt; EDTA-2Na), 에틸렌디아민 테트라아세트산 4나트륨염(EDTA tetrasodium salt; EDTA-4Na) 등을 들 수 있다. 본 발명에서는 상기 에틸렌디아민계 킬레이트제로서 EDTA-2K를 사용한다. Typical examples of the ethylenediamine chelating agent include ethylene-diamine tetraacetic acid (EDTA), ethylenediaminetetraacetic acid dipotassium salt (EDTA-2K), ethylenediaminetetraacetic acid disodium salt (EDTA disodium salt (EDTA-2Na), ethylenediaminetetraacetic acid tetrasodium salt (EDTA tetrasodium salt; EDTA-4Na), and the like. In the present invention, EDTA-2K is used as the ethylenediamine chelating agent.
상기 에틸렌디아민계 킬레이트제의 함량이 범프 하부 도전층 식각용 조성물의 총 중량에 대하여 2 중량% 미만이면 범프 하부 도전층의 식각 공정에서 발생된 티타늄 이온의 일부가 안정한 킬레이트 화합물을 형성하지 못하고 산화제에 의해 산화되어 티타늄 산화물로 형성될 수 있어 바람직하지 않다. 또한, 상기 에틸렌디아민계 킬레이트제의 함량이 30 중량%를 초과하면 상기 식각 공정에서 불순물로 발생한 티타늄 이온이 대부분 안정한 킬레이트 화합물로 형성되어 킬레이트 작용이 더 이상 증가하지 않고 금 범프 상에 에틸렌디아민계 킬레이트제가 잔류할 수 있어 바람직하지 않다. 따라서, 상기 범프 하부 도전층 식각용 조성물의 에틸렌디아민계 킬레이트제는 2 내지 30 중량%를 포함하는 것이 바람직하다.If the content of the ethylenediamine chelating agent is less than 2% by weight based on the total weight of the composition for etching the lower bumped conductive layer, a part of the titanium ions generated in the etching process of the lower bumped conductive layer can not form a stable chelate compound, So that it can be formed into titanium oxide. When the content of the ethylenediamine chelating agent is more than 30 wt%, the titanium ions generated as impurities in the etching process are mostly formed as a stable chelate compound, so that the chelating effect is not further increased, and the ethylenediamine chelate It is not desirable because I can stay. Therefore, it is preferable that the ethylenediamine chelating agent of the composition for etching the bump lower conductive layer contains 2 to 30% by weight.
또한, 상기 범프 하부 도전층 식각용 조성물에는 기존의 범프 하부 도전층 식각용 조성물에 첨가제를 추가적으로 사용할 수 있다. 상기 첨가제로는 비이온성 계면활성제를 사용할 수 있으며, 약 1ppm 내지 약 1,000ppm 정도로 사용할 수 있다. 상기 비이온성 계면활성제는 금 범프의 표면에 부착된 티타늄, 티타늄 산화물, 텅스텐 산화물, 유기성 불순물 등의 이물질을 효과적으로 녹여, 상기 이물질 내부로 식각액 조성물이 용이하게 침투하게 하여 이물질의 제거율을 향상시키는데 기여한다.The composition for etching the lower bump conductive layer may further include an additive in the composition for etching the lower bump conductive layer. The additive may be a nonionic surfactant and may be used at about 1 ppm to about 1,000 ppm. The nonionic surfactant effectively dissolves foreign substances such as titanium, titanium oxide, tungsten oxide, and organic impurities adhering to the surfaces of the gold bumps, thereby facilitating penetration of the etchant composition into the foreign materials, thereby improving the removal rate of foreign substances .
상기 비이온성 계면활성제의 예로는 폴리에틸렌옥사이드 및 폴리프로필렌옥사이드의 공중합체 또는 폴리에틸렌글리콜 및 폴리프로필렌글리콜의 블록 공중합체를 들 수 있다. 비이온성 계면활성제의 구체적인 예로는 NCW(일본 WAKO사의 상품명), Synperonic PE/F68, Synperonic PE/L61, Synperonic PE/L64(이상 독일 FLUKA사의 상품명) 등을 들 수 있다. Examples of the nonionic surfactant include a copolymer of polyethylene oxide and polypropylene oxide or a block copolymer of polyethylene glycol and polypropylene glycol. Specific examples of the nonionic surfactant include NCW (trade name of WAKO INC., Japan), Synperonic PE / F68, Synperonic PE / L61 and Synperonic PE / L64 (trade names of FLUKA, Germany).
상기 비이온성 계면활성제를 상기 범프 하부 도전층 식각용 조성물에 대하여 1ppm 미만으로 첨가하면 금 범프의 표면에 부착된 이물질 내부로 식각액 조성물의 침투가 용이하지 않아 상기 이물질의 제거율이 저하될 수 있어 바람직하지 않다. 또한, 상기 비이온성 계면활성제를 1,000ppm 초과로 첨가하면 상기 이물질의 제거율이 더 이상 증가하지 않고 식각 후 금 범프 상에 비이온성 계면활성제가 잔류할 수 있어 바람직하지 않다. 따라서, 상기 범프 하부 도전층 식각용 조성물의 비이온성 계면활성제는 1ppm 내지 1,000ppm을 사용하는 것이 바람직하다. If the nonionic surfactant is added in an amount of less than 1 ppm based on the composition for etching the lower bump conductive layer, the etching composition can not easily penetrate into the foreign matter adhering to the surface of the gold bump, not. Further, if the nonionic surfactant is added in an amount exceeding 1,000 ppm, the removal rate of the foreign substance is not increased any more, and the nonionic surfactant may remain on the gold bump after etching. Therefore, it is preferable to use 1 ppm to 1,000 ppm of the nonionic surfactant in the composition for etching the bump lower conductive layer.
본 발명의 일 실시예에 따르면, 티타늄(Ti)을 이용하여 형성된 상기 범프 하부 도전층을 식각하기 위한 상기 식각용 조성물은 상기 과산화수소 68 내지 77 중 량%, 상기 수산화암모늄을 포함하는 염기성 수용액 7 내지 14 중량%, 상기 알콜계 화합물 0.1 내지 3.0 중량% 및 상기 에틸렌디아민계 킬레이트제 15 내지 20 중량%를 포함할 수 있다. 이때, 첨가제로서 비이온성 계면활성제 약 1ppm 내지 1,000ppm를 더 첨가시킬 수도 있다.According to an embodiment of the present invention, the etching composition for etching the bump lower conductive layer formed using titanium (Ti) comprises 68 to 77 wt% of the hydrogen peroxide, 7 to 10 wt% of the basic aqueous solution containing ammonium hydroxide, 14 to 14 wt%, the alcohol compound 0.1 to 3.0 wt%, and the
본 발명의 다른 실시예에 따르면, 티타늄 텅스텐(TiW)을 이용하여 형성된 범프 하부 도전층을 식각하기 위한 상기 식각용 조성물은 상기 과산화수소 75 내지 84 중량%, 상기 수산화테트라알킬암모늄을 포함하는 염기성 수용액 0.5 내지 7.0 중량%, 상기 알콜계 화합물 0.01 내지 3.0 중량% 및 상기 에틸렌디아민계 킬레이트제 15 내지 20 중량%를 포함할 수 있다. 또한, 첨가제로서 비이온성 계면활성제 약 1ppm 내지 약 1,000ppm가 더 첨가될 수 있다. According to another embodiment of the present invention, the etching composition for etching the bump bottom conductive layer formed using titanium tungsten (TiW) comprises 75 to 84 wt% of the hydrogen peroxide, 0.5 to 0.5 wt% of a basic aqueous solution containing tetraalkylammonium hydroxide By weight to 7.0% by weight, the alcohol-based compound is 0.01 to 3.0% by weight, and the ethylenediamine-based chelating agent is 15 to 20% by weight. In addition, from about 1 ppm to about 1,000 ppm of a nonionic surfactant may be further added as an additive.
상술한 본 발명에 따른 범프 하부 도전층 식각용 조성물은 금 범프를 마스크로 하여 노출된 범프 하부 도전층을 식각하는 식각 공정시 발생되는 불순물을 높은 효율로 제거할 수 있으며, 식각에 의한 보호막으로 사용되는 폴리이미드막, 실리콘산질화막(SiON), 휴즈로 사용되는 알루미늄막에 대한 손상을 줄일 수 있다. 따라서, 이후에 EDS 테스트 공정의 수행시 상기 금 범프 상에 접촉되는 프로브 카드에 상기 이물질이 잔류하여 콘택 저항을 증가시키는 문제를 방지할 수 있다. 이에 따라, 제조된 반도체 장치의 성능 검사에서 발생할 수 있는 오류를 방지할 수 있어 검사의 신뢰성이 향상될 수 있다.The composition for etching the bump lower conductive layer according to the present invention can remove impurities generated in the etching process for etching the exposed bump lower conductive layer with gold bumps as a mask and can be used as a protective film by etching. The damage to the polyimide film, the silicon oxynitride film (SiON), and the aluminum film used as the fuse can be reduced. Therefore, it is possible to prevent the problem that the foreign matter remains on the probe card contacting the gold bump in the subsequent EDS test process, thereby increasing the contact resistance. Accordingly, an error that may occur in the performance test of the manufactured semiconductor device can be prevented, and the reliability of the inspection can be improved.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들에 따른 본 발명의 범프 하부 도전층의 식각을 통한 도전성 범프 구조물의 형성 방법에 대하여 상 세하게 설명한다.Hereinafter, a method of forming the conductive bump structure through etching of the bump lower conductive layer of the present invention according to preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도전성 범프 구조물의 형성 방법Method of forming conductive bump structure
본 발명의 일 실시예에 따른 도전성 범프 구조물의 형성 방법은 기판 상에 금 범프 구조를 포함하는 반도체 소자 칩을 형성하는 공정 중에 수행된다. 구체적으로, 상기 반도체 소자 칩(이하, 칩)으로 칩 외부와 접속하는 범프가 많아서 더욱 범프 특성이 문제가 되는 LDI(LCD Driver Integrated circuit) 칩을 예로 들어 설명한다. 특히, 본 발명의 일 실시예에 따른 도전성 범프 구조물은 티타늄(Ti) 또는 티타늄 텅스텐(TiW)을 포함하는 범프 하부 도전층을 본 발명의 우수한 식각력을 가지는 식각용 조성물을 이용하여 식각하는 공정을 포함하여 형성된다.A method of forming a conductive bump structure according to an embodiment of the present invention is performed during a process of forming a semiconductor device chip including a gold bump structure on a substrate. Specifically, an LDI (LCD Driver Integrated circuit) chip, which has many bumps connected to the outside of the chip by the semiconductor device chip (hereinafter, referred to as a chip), and which has a problem of bump, will be described as an example. In particular, the conductive bump structure according to an exemplary embodiment of the present invention includes a step of etching a bump lower conductive layer containing titanium (Ti) or titanium tungsten (TiW) using an etching composition having an excellent etching force of the present invention .
이하, 도 1 내지 도 7을 참조하여 금 범프 구조를 포함하는 LDI 칩을 제조하는 방법을 설명한다. 도 1 내지 도 7은 본 발명의 실시예들에 따른 도전성 범프 구조물의 형성 방법을 나타낸 단면도들이다.Hereinafter, a method of manufacturing an LDI chip including a gold bump structure will be described with reference to FIGS. 1 to 7 are sectional views showing a method of forming a conductive bump structure according to embodiments of the present invention.
도 1을 참조하면, 반도체 소자(도시되지 않음)들이 형성되어 있는 기판(100) 상에 상기 반도체 소자들과 연결되고 최상층 배선으로 이루어진 칩 패드(110)를 형성한다. 칩 패드(110)는 반도체 소자들과 칩 외부간의 전기적인 콘택을 수행한다. 칩 패드(110)는 전도성 물질을 사용하여 형성할 수 있다. 예를 들면, 칩 패드(110)는 알루미늄 또는 구리를 사용하여 형성할 수 있다. Referring to FIG. 1, a
상기 반도체 소자를 보호하고 칩 패드(110)를 노출하도록 기판(100) 상에 제1 패시베이션층(120)을 형성한다. 제1 패시베이션층(120)은 칩 패드(110) 상부에 개구부를 가지며, 상기 개구부는 마스크를 사용하여 사진식각 공정으로 패터닝하여 형성할 수 있다.A
제1 패시베이션층(120) 상에 제2 패시베이션층(122)을 형성한다. 제2 패시베이션층(122)이 칩 패드(110)를 노출시키도록 상기 마스크를 사용하여 사진식각 공정으로 패터닝할 수 있다. 제2 패시베이션층(122)은 폴리이미드(polyimide)를 사용하여 형성할 수 있다. A second passivation layer (122) is formed on the first passivation layer (120). The
도 2를 참조하면, 제2 패시베이션층(122) 상에 범프 하부 도전층(130)을 형성한다. 범프 하부 도전층(130)은 칩 패드(110) 상에 외부와의 전기적인 커뮤니케이션 통로로 사용되는 도전성 범프, 예를 들면 금 범프를 직접 형성하기 어렵기 때문에 형성한다. 범프 하부 도전층(130)은 칩 패드(110)와 제2 패시베이션층(122)과의 접착력이 좋고, 칩 패드(110)와의 전기 저항이 낮으며, 기판(100)에 작용하는 스트레스를 최소화할 수 있는 것이 바람직하다. 범프 하부 도전층(130)은 티타늄 텅스텐(TiW), 크롬(Cr), 구리(Cu), 티타늄(Ti), 니켈(Ni), 니켈 바나듐(NiV), 팔라듐(Pd), 크롬/구리(Cr/Cu), 티타늄 텅스텐/구리(TiW/Cu), 티타늄 텅스텐/금(TiW/Au) 또는 니켈 바나듐/구리(NiV/Cu)를 포함하여 형성될 수 있다. 또한, 범프 하부 도전층(130)은 티타늄 텅스텐(TiW), 티타늄(Ti), 티타늄 텅스텐/구리(TiW/Cu) 또는 티타늄 텅스텐/금(TiW/Au)을 증발법, 스퍼터링법, 전해도금법 또는 무전해도금법을 이용하여 형성할 수 있다. 예를 들면, 범프 하부 도전층(130)은 스퍼터링법을 통하여 금(Au)과 티타늄 텅스텐(TiW)을 순차적으로 증착한 TiW/Au 구조로 형성될 수 있다. 여기서, 티타늄 텅스텐(TiW)층은 칩 패드(110)와 상부 배선 간의 확산 방지막으로 작용할 수 있다. 금(Au)층은 칩 패드(110)와 범프 간의 접착력을 높여주고, 후속하는 상부 배선을 형성하기 위한 전해 도금 공정에서 시드층(Seed layer)으로서 작용할 수 있다.Referring to FIG. 2, a bump lower
도 3을 참조하면, 범프 하부 도전층(130) 상에 포토레지스트막(140)을 형성한다. 포토레지스트막(140)은 후속하는 금 범프를 형성하기 위한 전해도금공정에서 범프 하부 도전층(130)에 흐르는 전류를 방해하여 범프가 형성될 영역을 제외한 범프 하부 도전층(130) 상에 도금되는 것을 방지하는 역할을 한다. 여기서, 포토레지스트막(140)은 스핀코팅법(Spin-coating), 롤코팅법(Roll-coating), 슬릿다이법(Slit-die)에 의해 형성될 수 있다. Referring to FIG. 3, a
도 4를 참조하면, 사진 식각 공정을 통해 포토레지스트막(140)을 패터닝하여 금 범프(150)(도 5 참조)가 형성될 영역을 한정하는 포토레지스트막 패턴(142)을 형성한다. 이때, 금 범프(150)(도 5 참조)가 형성될 영역은 칩 패드(110) 상에 위치한다. 포토레지스트막 패턴(142)의 형성시 범프 하부 도전층(130) 상에 잔존하는 유기물인 포토레지스트를 제거하기 위해 산소 플라즈마를 이용하는 애싱 공정을 수행할 수 있다.Referring to FIG. 4, the
도 5를 참조하면, 포토레지스트막 패턴(142)에 의해 노출된 범프 하부 도전층(130) 상에 패턴 형상의 도전성 범프로서 금 범프(150)를 형성한다. 금 범프(150)는 아황산금나트륨(Na3Au(SO3)2)을 포함하는 비시안(Non-cyan) 계열의 도금액을 사용하여 전해도금법에 의해 형성할 수 있다. Referring to FIG. 5, gold bumps 150 are formed as pattern-shaped conductive bumps on the bump lower
도 6을 참조하면, 금 범프(150)의 형성 후, 포토레지스트 패턴(142)을 애싱 및 스트리핑 공정을 수행하여 제거한다. Referring to FIG. 6, after the
도 7을 참조하면, 금 범프(150)를 식각 마스크로 이용하고, 티타늄(Ti) 또는 티타늄 텅스텐(TiW)을 식각하기 위한 식각용 조성물을 기판(100)에 적용하여 노출된 범프 하부 도전층(130)을 부분적으로 제거하여 범프 하부 도전층 패턴(132)을 형성한다. 기판(100) 상에 칩 패드(110), 제1 패시베이션층(120), 제2 패시베이션층(122), 범프 하부 도전층 패턴(132) 및 금 범프(150)를 포함하는 도전성 범프 구조물(200) 또는 LDI칩이 완성된다.7, an etching composition for etching titanium (Ti) or titanium tungsten (TiW) is applied to the
범프 하부 도전층(130)의 식각에 적용할 수 있는 식각용 조성물은 상술한 범프 하부 도전층 식각용 조성물을 사용할 수 있다. 상기 식각용 조성물은 산화제로서 과산화수소(H2O2) 40 내지 90중량%, 수산화암모늄(NH4OH) 또는 수산화테트라알킬암모늄(TMAH)을 포함하는 염기성 수용액 1 내지 20중량%, 알콜계 화합물 0.01 내지 10중량% 및 에틸렌디아민계 킬레이트제 2 내지 30중량%를 포함한다. 또한, 상기 식각용 조성물에는 비이온성 계면활성제 약 1ppm 내지 약 1,000ppm을 추가로 첨가할 수 있다. 상기 수산화암모늄(NH4OH) 또는 수산화테트라알킬암모늄(TMAH)을 포함하는 염기성 수용액은 범프 하부 도전층(130) 상에 잔류하는 티타늄, 티타늄 산화물, 텅스텐 산화물, 알루미늄, 알루미늄 산화물과 같은 불순물을 용해하여 제거하는 역할을 한다. 상기 알콜계 화합물은 금 범프(150) 표면에 잔류하는 유기성 불순물을 용해하여 제거하는 역할을 한다. 상기 에틸렌디아민계 킬레이트제는 범프 하부 도전 층(130)의 식각 공정시 용액 속에 존재하는 티타늄 이온이 상기 산화제에 의해 티타늄 산화물 형태로 전환되는 것을 방지하기 위해 티타늄 이온과 반응시켜 안정한 킬레이트 화합물로 형성시키는 역할을 한다. 이때, 상기 식각용 조성물에서 상기 수산화암모늄과 과산화수소의 중량 비율은 알루미늄의 손상 및 티타늄 식각 속도의 감소를 막기 위해 약 1 : 6 내지 약 1 : 9인 것이 바람직하다. 본 발명의 범프 하부 도전층 식각용 조성물의 함량에 대하여는 앞서 설명한 바와 동일하므로, 이에 대한 구체적인 설명은 생략한다.The composition for etching that can be applied to the etching of the bump lower
본 발명의 일 실시예에 따르면, 상기 범프 하부 도전층 식각용 조성물은 티타늄을 포함하는 상기 범프 하부 도전층을 식각하기 위하여 포함되며, 상기 과산화수소 68 내지 77 중량%, 상기 수산화암모늄을 포함하는 염기성 수용액 7 내지 14 중량%, 상기 알콜계 화합물 0.1 내지 3.0 중량% 및 상기 에틸렌디아민계 킬레이트제 15 내지 20 중량%를 포함하는 범프 하부 도전층 식각용 조성물을 사용할 수 있다. 이때, 첨가제로서 비이온성 계면활성제 약 1ppm 내지 약 1,000ppm를 더 첨가시킬 수 있다.According to an embodiment of the present invention, the composition for etching the lower bump conductive layer is included for etching the lower bump conductive layer containing titanium, and the basic aqueous solution containing the hydrogen peroxide in an amount of 68 to 77 wt% 7 to 14% by weight, the alcohol compound 0.1 to 3.0% by weight, and the
본 발명의 다른 실시예에 따르면, 상기 범프 하부 도전층 식각용 조성물은 티타늄 텅스텐을 포함하는 상기 범프 하부 도전층을 식각하기 위하여 포함되며, 상기 과산화수소 75 내지 84 중량%, 상기 수산화테트라알킬암모늄을 포함하는 염기성 수용액 0.5 내지 7.0 중량%, 상기 알콜계 화합물 0.01 내지 3.0 중량% 및 상기 에틸렌디아민계 킬레이트제 15 내지 20 중량%를 포함하는 범프 하부 도전층 식각용 조성물을 사용할 수 있다. 여기서도, 첨가제로서 비이온성 계면활성제 약 1ppm 내 지 약 1,000ppm를 더 첨가시킬 수 있다. According to another embodiment of the present invention, the bump lower conductive layer etching composition is included for etching the bump lower conductive layer comprising titanium tungsten, wherein the hydrogen peroxide comprises 75 to 84 wt%, the tetraalkyl ammonium hydroxide A composition for etching a lower bump conductive layer containing 0.5 to 7.0% by weight of a basic aqueous solution, 0.01 to 3.0% by weight of an alcohol compound, and 15 to 20% by weight of an ethylenediamine chelate. Here, about 1 ppm or about 1,000 ppm of a nonionic surfactant can be further added as an additive.
상기 식각 공정은 상기 금 범프 형성 공정이 수행된 기판(100)을 상기 범프 하부 도전층 식각용 조성물에 침지함으로써 수행할 수 있다. 식각효율을 고려할 때, 본 발명의 범프 하부 도전층 식각용 조성물은 약 40℃ 내지 약 70℃의 온도에서 상기 기판에 적용되는 것이 바람직하다. 이때, 식각 시간은 약 1분 내지 약 5분 정도인 것이 바람직하다.The etching process may be performed by immersing the
본 발명의 일 실시예에 따르면, 금 범프(150)에 의해 노출된 범프 하부 도전층(130)을 제거하는 식각 공정 후에, LDI칩(200)이 형성된 기판(100)에 열처리 공정을 수행할 수 있다. 상기 열처리 공정은 산소 또는 수소 분위기 하에서 약 250℃ 내지 약 360℃의 온도로 수행할 수 있다. According to an embodiment of the present invention, after the etching process of removing the bump lower
본 발명의 다른 실시예에 따르면, 상기 LDI칩(200)이 형성된 기판의 열처리 공정 후에, 본 발명의 범프 하부 도전층 식각용 조성물을 이용하여 약 20℃ 내지 약 40℃의 온도에서 약 30초 내지 약 1분 동안 세정하는 공정을 더 수행할 수 있다.According to another embodiment of the present invention, after the heat treatment process of the substrate on which the
상술한 범프 하부 도전층 식각용 조성물을 이용하여 금 범프(150)가 형성된 기판(100) 상에 식각 공정을 수행한 경우, 식각에 의한 폴리이미드을 포함하는 보호막과 실리콘산질화막 및 휴즈로 이용되는 알루미늄막의 손상을 줄일 수 있다. 또한, 금 범프(150) 표면에 잔류하는 티타늄, 티타늄 산화물, 텅스텐, 텅스텐 산화물, 알루미늄, 알루미늄 산화물, 유기물 등의 이물질을 높은 효율로 제거할 수 있다. 따라서, 상기 식각 공정이 수행된 금 펌프(150)는 후속하는 EDS(Electrical Die Sorting) 테스트 공정에서 프로브 팁(probe tip)을 거의 오염시키지 않는다. 이에 따라, 오염된 프로브 카드의 세정 공정을 진행할 때 프로브 팁의 마모를 방지할 수 있으며, 잦은 프로브 팁 세정에 따른 생산성 저하를 감소시킬 수 있다.When the etching process is performed on the
상술한 조성 및 특성을 갖는 물질들로 제조되는 범프 하부 도전층 식각용 조성물은 이하의 실시예들 및 비교예들로서 더욱 상세히 설명하는 바, 본 발명의 범위가 이들 실시예에 국한되는 것은 아님을 밝혀둔다. The composition for etching the lower bump conductive layer made of the materials having the above-described composition and properties is described in more detail as the following examples and comparative examples, but the scope of the present invention is not limited to these examples Leave.
범프 하부 도전층 식각용 조성물의 제조Preparation of Bump Lower Conductive Layer Etching Composition
산화제에 염기성 수용액, 알콜계 화합물, 에틸렌디아민계 킬레이트제, 비이온성 계면활성제를 하기 표 1에 개시된 배합으로 약 30분 동안 교반함으로써 배합의 실시예 1~2 및 비교예 1~5의 범프 하부 도전층 식각용 조성물을 제조하였다. 이때, 식각용 조성물의 제조에 비이온성 계면활성제를 사용할 경우, 계면활성제가 충분히 용해될 수 있도록 약 2시간 정도 더 교반하여 식각용 조성물을 제조하였다. 하기 표 1에서 조성물의 각 성분들의 함량은 중량%이다. The basic aqueous solution, the alcohol compound, the ethylenediamine chelating agent, and the nonionic surfactant were stirred for about 30 minutes in the formulations shown in Table 1 below to prepare the bump bottom conductors of Examples 1 to 2 and Comparative Examples 1 to 5 To prepare a layer-etching composition. At this time, when the nonionic surfactant was used for the preparation of the etching composition, the composition was further stirred for about 2 hours to sufficiently dissolve the surfactant. In Table 1 below, the content of each component of the composition is% by weight.
[표 1] 범프 하부 도전층 식각용 조성물의 배합비[Table 1] Bump lower conductive layer Mixing ratio of etching composition
(상기 범프 하부 도전층 식각용 조성물의 배합에서 사용된 조성물의 대표적인 예는 다음과 같다. 산화제 : 과산화수소(H2O2) or 희석 불산(DHF), 염기성 수용액 : 약 25 중량%의 농도를 갖는 테트라메틸암모늄 히드록시기(TMAH) or 약 38 중량%의 농도를 갖는 수산화암모늄(NH4OH), 알콜계 화합물 : 에틸렌 글리콜(EG), 킬레이트제 : EDTA-2K, 비이온성 계면활성제 : NCW(일본 Wako사의 상품명))(H 2 O 2 ) or dilute hydrofluoric acid (DHF), a basic aqueous solution: having a concentration of about 25% by weight (based on the total weight of the composition) tetramethylammonium hydroxy group (TMAH) or ammonium hydroxide (NH 4 OH) having a concentration of about 38% by weight, and alcohol-based compounds: ethylene glycol (EG), a chelating agent: EDTA-2K, a non-ionic surfactant: NCW (Japan Wako Lt; / RTI >
범프 하부 도전층 식각용 조성물의 식각 능력 평가Evaluation of etchability of composition for etching bump lower conductive layer
상기 실시예 1~2 및 비교예 1~5의 배합비에 따라 형성된 범프 하부 도전층 식각용 조성물들을 이용하여 범프 하부 도전층의 식각 능력을 평가하기 위하여, 티타늄(Ti), 티타늄 텅스텐(TiW)으로 각각 도금된 기판들과, 알루미늄(Al), 실리콘산질화물(SiON), 폴리이미드가 각각 도포된 기판들을 준비하였다. 상기 기판들을 각 각의 범프 하부 도전층 식각용 조성물에 약 40℃ 내지 약 70℃의 온도에서 약 1분 내지 약 5분 동안 침지한 다음 초순수에 약 5분 동안 침지하여 식각 및 세정하였다. 이어서, 아르곤(Ar) 가스나 질소(N2) 가스를 주입하여 기판을 건조하였다. 식각 및 세정 후의 기판의 상면을 현미경으로 관찰하여 알루미늄(Al)막, 실리콘산질화물(SiON)막, 폴리이미드막에 대한 잔류여부를 확인하였다. 평가 결과를 하기 표 2에 나타내었다. In order to evaluate the etching ability of the lower bump conductive layer by using the compositions for etching the bump lower conductive layer according to the blending ratios of Examples 1 and 2 and Comparative Examples 1 to 5, titanium (Ti), titanium tungsten (TiW) Substrates coated with respectively plated substrates and aluminum (Al), silicon oxynitride (SiON) and polyimide were prepared. The substrates were immersed in a composition for etching each bump lower conductive layer at a temperature of about 40 캜 to about 70 캜 for about 1 minute to about 5 minutes and then immersed in ultrapure water for about 5 minutes for etching and cleaning. Subsequently, argon (Ar) gas or nitrogen (N 2 ) gas was injected to dry the substrate. The upper surface of the substrate after the etching and cleaning was observed with a microscope to confirm whether the aluminum (Al) film, the silicon oxynitride (SiON) film, or the polyimide film remained. The evaluation results are shown in Table 2 below.
[표 2][Table 2]
(상기 표 2에서, ◎는 식각이 거의 발생되지 않음을 의미하고, ○는 식각이 약간 발생됨을 의미하며, △는 식각이 보통으로 발생됨을 의미하며, X는 식각이 많이 발생됨을 의미한다.)(In the above Table 2, " & cir & indicates that etching is scarcely generated, & cir & indicates that a little etching occurs, DELTA indicates that etching occurs normally, and X means that many etching occur.
표 2를 참조하면, 본 발명의 범프 하부 도전층 식각용 조성물은 금 범프 형성 공정시 상기 식각용 조성물에 노출 가능한 알루미늄(Al)막, 실리콘산질화물(SiON)막, 폴리이미드막을 거의 식각시키지 않는 것으로 나타났다. 따라서, 상기 실시예 1 및 2에서 제조된 범프 하부 도전층 식각용 조성물은 상기 알루미늄(Al)막, 실리콘산질화물(SiON)막, 폴리이미드막에 대한 손상없이 범프 하부 도전층에 대한 식각 공정을 수행시킬 수 있음이 확인되었다.Referring to Table 2, the composition for etching the bump lower conductive layer of the present invention is characterized in that the aluminum (Al) film, the silicon oxynitride (SiON) film and the polyimide film, which are exposed to the etching composition during the gold bump forming process, Respectively. Thus, the bump lower conductive layer etching composition prepared in Examples 1 and 2 is subjected to an etching process for the bump lower conductive layer without damaging the aluminum (Al) film, the silicon oxynitride (SiON) film, and the polyimide film It is confirmed that the present invention can be performed.
범프 하부 도전층 식각용 조성물의 세정 능력 평가 1Evaluation of the cleaning ability of the composition for etching the lower bump
도 8은 본 발명의 범프 하부 도전층 식각용 조성물 내 수산화암모늄의 농도 변화에 따른 티타늄(Ti)의 세정 정도를 나타내는 그래프이다. 8 is a graph showing the cleaning degree of titanium (Ti) according to the concentration change of ammonium hydroxide in the composition for etching the bump lower conductive layer of the present invention.
여기서, 티타늄(Ti)의 세정 정도는, 티타늄(Ti)의 잔류량(residue)과, EDS 공정 중 프로브 팁의 세정 공정없이 검사 공정이 수행되는 기판 내 칩 간격을 이용하여 진행되었다. 도 8에서, "Ⅰ"은 티타늄(Ti)의 잔류량(residue)(E10/atoms)을 나타내었으며, "Ⅱ"는 EDS 공정 중 프로브 팁의 세정 공정없이 검사 공정이 수행되는 기판 내 칩 간격을 나타내었다.Here, the degree of cleaning of titanium (Ti) was carried out by using the residue of titanium (Ti) and the chip interval in the substrate on which the inspection process is performed without cleaning the probe tip during the EDS process. In FIG. 8, "I" represents the residue (E 10 / atoms) of titanium (Ti) and "II" represents the chip interval in the substrate where the inspection process is performed without cleaning the probe tip during the EDS process Respectively.
도 8에서는 전체 100 중량%를 갖는 범프 하부 도전층 식각용 조성물로 과산화수소(H2O2), 수산화암모늄(NH4OH), 알콜계 화합물 0.5 중량% 및 에틸렌 디아민계 킬레이트제(EDTA-2K) 15 중량%를 포함하고 있으며, 수산화암모늄(NH4OH)을 0, 5, 10, 12, 15 중량%의 범위로 각각 적용시키고 있다. In FIG. 8, hydrogen peroxide (H 2 O 2 ), ammonium hydroxide (NH 4 OH), 0.5 wt% of an alcohol compound, and ethylenediamine chelating agent (EDTA-2K) (NH 4 OH) in the range of 0, 5, 10, 12, and 15 wt%, respectively.
도 8을 참조하면, 금 범프 상에 잔류하는 주요 불순물인 티타늄(Ti)을 세정시키기 위한, 에틸렌 디아민계 킬레이트제(EDTA-2K) 15 질량%인 범프 하부 도전층 식각용 조성물 내 수산화암모늄(NH4OH)의 농도를 달리하면, 약 5 중량%일 때부터 티 타늄 잔류물은 0인 것으로 확인되었다. 또한, 수산화암모늄(NH4OH)의 농도가 약 12 중량%일 때 EDS 공정 중 프로브 팁의 세정 공정없이 검사 공정의 수행되는 기판 내 칩 간격이 약 2000칩으로 최대인 것으로 나타났다. 즉, 에틸렌 디아민계 킬레이트제(EDTA-2K) 15 질량%인 범프 하부 도전층 식각용 조성물 내 수산화암모늄(NH4OH)의 농도는 티타늄 잔류물 및 EDS 공정 중 검사 칩 간격 기준으로 약 12 중량%일 때 가장 적합한 것으로 평가되었다. 8, in order to clean titanium (Ti), which is a major impurity remaining on the gold bumps, ammonium hydroxide (NH 3) in the composition for etching the bump lower conductive layer containing 15 mass% of ethylenediamine chelating agent (EDTA- 4 OH), it was confirmed that the titanium residue was from 0 to about 5 wt%. Further, when the concentration of ammonium hydroxide (NH 4 OH) was about 12 wt%, the chip interval in the substrate to be inspected without the cleaning process of the probe tip during the EDS process was about 2000 chips. That is, the concentration of ammonium hydroxide (NH 4 OH) in the composition for etching the bump lower conductive layer of 15 mass% of the ethylenediamine chelating agent (EDTA-2K) was about 12 wt% , The most suitable.
범프 하부 도전층 식각용 조성물의 세정 능력 평가 2Evaluation of cleaning ability of composition for etching bump lower conductive layer 2
도 9는 본 발명의 범프 하부 도전층 식각용 조성물 내 에틸렌 디아민계 킬레이트제의 농도 변화에 따른 티타늄(Ti)의 세정 정도를 나타내는 그래프이다. 9 is a graph showing the cleaning degree of titanium (Ti) according to the concentration change of the ethylenediamine chelating agent in the composition for etching the bump lower conductive layer of the present invention.
여기서, 티타늄(Ti)의 세정 정도는, 티타늄(Ti)의 잔류량(residue)과, EDS 공정 중 프로브 팁의 세정 공정없이 검사 공정이 수행되는 기판 내 칩 간격을 이용하여 진행되었다. 도 9에서, "Ⅲ"은 티타늄(Ti)의 잔류량(residue)(E10/atoms)을 나타내었으며, "Ⅳ"는 EDS 공정 중 프로브 팁의 세정 공정없이 검사 공정이 수행되는 기판 내 칩 간격을 나타내었다.Here, the degree of cleaning of titanium (Ti) was carried out by using the residue of titanium (Ti) and the chip interval in the substrate on which the inspection process is performed without cleaning the probe tip during the EDS process. In FIG. 9, "III" represents the residue (E 10 / atoms) of titanium (Ti) and "IV" represents the chip interval in the substrate where the inspection process is performed without cleaning the probe tip during the EDS process Respectively.
도 9에서는 전체 100 중량%를 갖는 범프 하부 도전층 식각용 조성물로 과산화수소(H2O2), 수산화암모늄(NH4OH) 12 중량%, 알콜계 화합물 0.5 중량% 및 에틸렌 디아민계 킬레이트제(EDTA-2K)를 포함하고 있으며, 에틸렌 디아민계 킬레이트제(EDTA-2K)를 0, 5, 10, 12, 15 중량%의 범위로 각각 적용시키고 있다. In FIG. 9, a composition for etching a bump lower conductive layer having a total of 100% by weight comprises 12% by weight of hydrogen peroxide (H 2 O 2 ), ammonium hydroxide (NH 4 OH), 0.5% by weight of an alcohol compound, -2K), and the ethylenediamine chelating agent (EDTA-2K) is applied in the range of 0, 5, 10, 12, and 15 wt%, respectively.
도 9를 참조하면, 티타늄(Ti)의 세정에 적합한 수산화암모늄(NH4OH)의 농도가 12 중량%인 범프 하부 도전층 식각용 조성물 내에서 에틸렌 디아민계 킬레이트제(EDTA-2K)의 농도를 달리할 경우, 0 중량%일 때부터 티타늄 잔류물이 0인 것으로 나타났다. 그리고, 에틸렌 디아민계 킬레이트제(EDTA-2K)의 농도가 약 15 중량%가 될 때까지 증가하는 동안 EDS 공정 중 프로브 팁의 세정 공정없이 검사 공정의 수행되는 기판 내 칩 간격도 계속해서 증가하는 것으로 나타났다. 이와 같이, 범프 하부 도전층 식각용 조성물 내 총 중량에 대하여 에틸렌 디아민계 킬레이트제(EDTA-2K)의 농도를 15 중량%까지 증가시킨 실험 결과에서는 가장 적합한 값이 도출되지 않았다. 그러나, 범프 하부 도전층 식각용 조성물 내 에틸렌 디아민계 킬레이트제(EDTA-2K)의 농도에 따른 세정 능력은 15 중량%까지 계속적으로 향상됨이 확인되었다. Referring to Figure 9, the concentration of titanium (Ti), ammonium hydroxide (NH 4 OH), 12 wt% of the bump lower conductive layer etch ethylenediamine chelating agent (EDTA-2K) in the composition for a concentration suitable for cleaning of the Otherwise, the titanium residue was found to be 0 from 0 wt%. And, while the concentration of the ethylenediamine chelating agent (EDTA-2K) is increased to about 15 wt%, the chip interval in the substrate to be inspected is continuously increased without cleaning the probe tip during the EDS process appear. As described above, the most suitable value was not obtained from the experimental results in which the concentration of the ethylenediamine chelating agent (EDTA-2K) was increased to 15% by weight based on the total weight of the composition for etching the bump lower conductive layer. However, it was confirmed that the cleaning ability according to the concentration of the ethylenediamine chelating agent (EDTA-2K) in the composition for etching the bump lower conductive layer continuously improved up to 15 wt%.
또한, 식각 및 세정 후의 티타늄(Ti), 티타늄 텅스텐(TiW)의 식각에 대한 평가는 자동시각검사(Automated Visual Inspection : AVI) 시스템을 이용하여 수행되었다. 또한, 금 범프 상에 잔류하는 주요 불순물인 티타늄 산화물의 세정에 대한 평가는 티타늄 산화물을 구성하는 원자의 표면 밀도를 측정하는 전반사 X-선 형광분광기(Total reflection X-Ray Fluorescence : TXRF)를 이용하여 수행되었다. 그리고, EDS 공정 중 프로브 팁의 세정 공정없이 검사 공정이 수행되는 기판 간격 평가는 재검사율을 통하여 진행하였다. 평가 결과는 하기 표 3에 나타낸다.In addition, the evaluation of the etching of titanium (Ti) and titanium tungsten (TiW) after etching and cleaning was performed using an automated visual inspection (AVI) system. The evaluation of the cleaning of the titanium oxide, which is the main impurity remaining on the gold bump, is performed by using Total Reflection X-Ray Fluorescence (TXRF), which measures the surface density of the atoms constituting the titanium oxide . Also, the evaluation of the substrate spacing in which the inspection process is performed without the cleaning process of the probe tip during the EDS process was performed through the retesting rate. The evaluation results are shown in Table 3 below.
[표 3][Table 3]
(상기 표 3에서, ◎는 제거 능력이 매우 우수함을 의미하고, ○는 우수함을 의미하며, △는 보통임을 의미하며, X는 제거 능력이 거의 없음을 의미한다.) (In the above Table 3, & cir & indicates that the removal ability is excellent, & cir & indicates excellent, &
표 3을 참조하면, 상기 실시예 1 내지 2에 대한 식각 능력 평가 결과에서 알 수 있듯이 수득된 티타늄을 포함하는 범프 하부 도전층의 식각 능력이 매우 우수하며, 염기성 수용액으로 수산화암모늄을 사용하는 실시예 1의 경우에서는 티타늄 텅스텐을 포함하는 범프 하부 도전층의 식각 능력에 있어서도 매우 우수한 것으로 나타났다. Referring to Table 3, as can be seen from the evaluation results of the etching capacities of Examples 1 and 2, the etching performance of the bump lower conductive layer containing titanium was excellent, and in the case of using ammonium hydroxide as a basic
또한, 상기 실시예 1 내지 2에 대한 금 범프 표면 상 티타늄 산화물(TiOx)의 잔존량 평가 결과에서 알 수 있듯이 염기성 수용액으로 수산화암모늄을 사용하는 실시예 1에서 제조된 식각액 조성물은 티타늄(Ti)보다 티타늄 텅스텐(TiW) 상에서 보다 우수한 세정력을 갖는 것으로 나타났다. 반면에, 염기성 수용액로 수산화테트라알킬암모늄(TMAH)를 사용하는 실시예 2에서 제조된 식각액 조성물은 티타늄 텅스텐(TiW)보다 티타늄(Ti)이 도금된 경우에서 상기 실시예 1의 식각액 조성물에 비해 보다 우수한 세정력을 갖는 것으로 나타났다. As can be seen from the results of evaluation of the remaining amount of titanium oxide (TiO x) on the surfaces of the gold bumps for Examples 1 and 2, the etching solution composition prepared in Example 1 using ammonium hydroxide as the basic aqueous solution was more excellent than titanium TiW (TiW). ≪ / RTI > On the other hand, the etchant composition prepared in Example 2 using tetraalkylammonium hydroxide (TMAH) as a basic aqueous solution was found to have a higher corrosion resistance than the etchant composition of Example 1 in the case of titanium (Ti) plated than titanium tungsten It was found to have excellent cleaning power.
또한, 상기 실시예 1 내지 2에 대한 EDS 공정 중 기판 간격 평가 결과에서 알 수 있듯이 프로브 카드의 오염으로 인한 세정 공정없이 한번에 최소 약 1,700장 이상의 기판들을 검사할 수 있는 것으로 나타났다. 또한, 알콜계 화합물 및 계면활성제를 포함하지 않은 비교예 3과 알콜계 화합물을 포함하지 않은 비교예 4에 비해 알콜계 화합물 및 비이온성 계면활성제를 모두 포함하는 실시예 1 내지 2의 경우 기판 상에 오염물이 발생되는 정도가 훨씬 적은 것으로 나타났다. 특히, 알콜계 화합물 및 비이온성 계면활성제를 포함하면서 염기성 수용액으로 수산화암모늄을 사용하는 실시예 2에서 제조된 식각액 조성물은 티타늄에 대한 제거능력이 우수하며, 티타늄 도금된 기판의 금 범프 상에 티타늄 산화물(TiOx)의 잔존량이 없어 최대 약 1,763장까지 프로브 니들의 오염에 의한 세정없이 EDS 검사를 한번에 수행시킬 수 있는 것으로 나타났다. In addition, as can be seen from the evaluation results of the substrate spacing during the EDS process for the first and second embodiments, at least about 1,700 substrates can be inspected at one time without a cleaning process due to contamination of the probe card. In the case of Examples 1 and 2 which contained both an alcohol compound and a nonionic surfactant in comparison with Comparative Example 3 which does not contain an alcohol compound and a surfactant and Comparative Example 4 which does not contain an alcohol compound, And the degree of contamination was much less. In particular, the etchant composition prepared in Example 2 using ammonium hydroxide as a basic aqueous solution containing an alcohol compound and a nonionic surfactant is excellent in the ability to remove titanium, and titanium oxide (TiOx), and it was found that up to about 1,763 sheets can be tested at one time without cleaning by contamination of the probe needle.
따라서, 본 발명의 범프 하부 도전층 식각용 조성물은 알루미늄(Al)막, 실리콘산질화물(SiON)막, 폴리이미드막에 대한 손상없이 티타늄(Ti) 또는 티타늄 텅스텐(TiW)에 대하여 우수한 식각 능력을 가지면서, 티타늄 산화물을 포함하는 이물질을 완전히 제거시킬 수 있어, 후속한 EDS 테스트 공정 진행시 프로브 니들의 오염을 방지할 수 있음을 알 수 있다. Therefore, the composition for etching the bump lower conductive layer of the present invention has an excellent etching ability against titanium (Ti) or titanium tungsten (TiW) without damaging the aluminum (Al) film, the silicon oxynitride (SiON) film and the polyimide film It is possible to completely remove the foreign matter including titanium oxide and to prevent contamination of the probe needle in the course of the subsequent EDS test process.
본 발명에 따르면, 우수한 식각력을 갖는 식각용 조성물을 이용하여범프 하부 도전층를 부분적으로 제거시키는 식각함과 동시에 상기 식각시 잔존하는 이물질이 도전성 범프에 재흡착하는 것을 차단하여 주변 막들의 손상없이 상기 이물질도 완전히 제거시킬 수 있다. 이에 따라, EDS 테스트 공정 진행시, 프로브 카드에 이물질이 달라붙어 콘택 저항이 증가되거나, 프로브 팁의 세정 공정을 수행하는데 따른 생산성이 저하되는 문제를 최소화시킬 수 있다. According to the present invention, a bump lower conductive layer is partially etched away using an etching composition having an excellent etching force, and at the same time, foreign substances remaining in the etching are prevented from being adsorbed to the conductive bump, The foreign matter can also be completely removed. Accordingly, when the EDS test process is performed, foreign matter sticks to the probe card to increase the contact resistance, and the problem of deteriorating the productivity due to the cleaning process of the probe tip can be minimized.
상술한 바에 있어서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야에 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. It will be understood that the invention may be modified and varied without departing from the scope of the invention.
도 1 내지 도 7은 본 발명의 실시예들에 따른 도전성 범프 구조물의 형성 방법을 나타낸 단면도들이다.1 to 7 are sectional views showing a method of forming a conductive bump structure according to embodiments of the present invention.
도 8은 본 발명의 범프 하부 도전층 식각용 조성물 내 수산화암모늄의 농도 변화에 따른 티타늄(Ti)의 세정 정도를 나타내는 그래프이다. 8 is a graph showing the cleaning degree of titanium (Ti) according to the concentration change of ammonium hydroxide in the composition for etching the bump lower conductive layer of the present invention.
도 9는 본 발명의 범프 하부 도전층 식각용 조성물 내 에틸렌 디아민계 킬레이트제의 농도 변화에 따른 티타늄(Ti)의 세정 정도를 나타내는 그래프이다. 9 is a graph showing the cleaning degree of titanium (Ti) according to the concentration change of the ethylenediamine chelating agent in the composition for etching the bump lower conductive layer of the present invention.
<도면의 주요부분에 대한 부호의 설명>Description of the Related Art
100 : 기판 110 : 칩 패드100: substrate 110: chip pad
120 : 제1 패시베이션층 122 : 제2 패시베이션층120: first passivation layer 122: second passivation layer
130 : 범프 하부 도전층 140 : 포토레지스트막130: bump lower conductive layer 140: photoresist film
142 : 포토레지스트막 패턴 150 : 금 범프142: photoresist film pattern 150: gold bump
200 : 도전성 범프 구조물200: Conductive bump structure
Claims (13)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/292,643 US8110508B2 (en) | 2007-11-22 | 2008-11-21 | Method of forming a bump structure using an etching composition for an under bump metallurgy layer |
| TW097145247A TWI456089B (en) | 2007-11-22 | 2008-11-21 | Method of forming a bump structure using an etching composition for an under-bump metallurgy layer |
| CN2008101818303A CN101440491B (en) | 2007-11-22 | 2008-11-24 | Method for forming convex point structure formed by etching composition for convex point lower metal layer |
| US13/347,169 US8395270B2 (en) | 2007-11-22 | 2012-01-10 | Etching composition for an under-bump metallurgy layer |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070119639 | 2007-11-22 | ||
| KR20070119639 | 2007-11-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090053679A KR20090053679A (en) | 2009-05-27 |
| KR101512490B1 true KR101512490B1 (en) | 2015-04-17 |
Family
ID=40725093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080092821A KR101512490B1 (en) | 2007-11-22 | 2008-09-22 | Composition for etching a conductive layer under bump and method of forming a electro-conductive bump structure using the same |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR101512490B1 (en) |
| CN (1) | CN101440491B (en) |
| TW (1) | TWI456089B (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101278426B1 (en) * | 2010-09-02 | 2013-06-24 | 삼성전기주식회사 | Manufacturing method of Semiconductor package substrate |
| CN103046052B (en) * | 2012-12-27 | 2016-01-20 | 广东山之风环保科技有限公司 | The stripping liquid of environment-friendly type titanium-containing film and using method thereof |
| KR102258660B1 (en) | 2013-09-17 | 2021-06-02 | 삼성전자주식회사 | Liquid composition for etching metal containing Cu and method of fabricating a semiconductor device using the same |
| SG10201503988YA (en) * | 2014-05-29 | 2015-12-30 | Applied Materials Inc | Reduced titanium undercut in etch process |
| KR20160001985A (en) * | 2014-06-30 | 2016-01-07 | 동우 화인켐 주식회사 | Etching solution composition for metal layer and manufacturing method of an array substrate for Liquid crystal display using the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100278435B1 (en) | 1997-10-30 | 2001-02-01 | 포만 제프리 엘 | Process improvements for titanium-tungsten etching in the presence of electroplated c4's |
| US20030234184A1 (en) | 2001-03-14 | 2003-12-25 | Applied Materials, Inc. | Method and composition for polishing a substrate |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5656858A (en) * | 1994-10-19 | 1997-08-12 | Nippondenso Co., Ltd. | Semiconductor device with bump structure |
| US6358788B1 (en) * | 1999-08-30 | 2002-03-19 | Micron Technology, Inc. | Method of fabricating a wordline in a memory array of a semiconductor device |
-
2008
- 2008-09-22 KR KR1020080092821A patent/KR101512490B1/en active IP Right Grant
- 2008-11-21 TW TW097145247A patent/TWI456089B/en active
- 2008-11-24 CN CN2008101818303A patent/CN101440491B/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100278435B1 (en) | 1997-10-30 | 2001-02-01 | 포만 제프리 엘 | Process improvements for titanium-tungsten etching in the presence of electroplated c4's |
| US20030234184A1 (en) | 2001-03-14 | 2003-12-25 | Applied Materials, Inc. | Method and composition for polishing a substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200934890A (en) | 2009-08-16 |
| CN101440491B (en) | 2013-06-05 |
| KR20090053679A (en) | 2009-05-27 |
| TWI456089B (en) | 2014-10-11 |
| CN101440491A (en) | 2009-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8395270B2 (en) | Etching composition for an under-bump metallurgy layer | |
| JP3886712B2 (en) | Manufacturing method of semiconductor device | |
| US6387821B1 (en) | Method of manufacturing a semiconductor device | |
| TWI416282B (en) | Composition for removing a photoresist residue and polymer residue, and residue removal process using same | |
| KR101413380B1 (en) | Method for manufacturing semiconductor die and a semiconductor device comprising the semiconductor die obtained thereby | |
| KR101512490B1 (en) | Composition for etching a conductive layer under bump and method of forming a electro-conductive bump structure using the same | |
| CN101701156B (en) | Method for restraining adhesion and removing the surface pollutant during chip scribing and the composition adopted by the method | |
| CN102403243A (en) | Method for reducing UBM undercut in metal bump structures | |
| Hutt et al. | Electroless nickel bumping of aluminum bondpads. I. Surface pretreatment and activation | |
| US20130045597A1 (en) | Liquid composition for cleaning semiconductor substrate and method of cleaning semiconductor substrate using the same | |
| KR20130142197A (en) | Cleaning lead-frames to improve wirebonding process | |
| JP6452661B2 (en) | Bonding wires for semiconductor devices | |
| US9399822B2 (en) | Liquid compositions and methods of fabricating a semiconductor device using the same | |
| JP7046047B2 (en) | Semiconductor wafers and their manufacturing methods | |
| CN112259455B (en) | Method for improving metal residue of Ag surface product with passivation layer structure | |
| JP4086567B2 (en) | Manufacturing method of semiconductor device | |
| WO2020208998A1 (en) | Semiconductor device and method for producing same | |
| US6900142B2 (en) | Inhibition of tin oxide formation in lead free interconnect formation | |
| CN103182384B (en) | Method for washing surface of bonding pad | |
| JP5689665B2 (en) | Method for preventing oxidation of metal film surface and antioxidant liquid | |
| JP2009026786A (en) | Cleaning liquid and cleaning method for semiconductor device having gold electrode or gold wiring | |
| CN102044485A (en) | Metalizing method and method for preventing corrosive defects of copper-aluminum alloy | |
| JP4397800B2 (en) | Semiconductor device cleaning composition | |
| JP2001102726A (en) | Production of wiring board | |
| Strandjord et al. | Break through developments in electroless nickel/gold plating on copper based semiconductors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| FPAY | Annual fee payment |
Payment date: 20190329 Year of fee payment: 5 |