KR101506208B1 - Method for comprising preamble of ethernet for routing of network on chip - Google Patents

Method for comprising preamble of ethernet for routing of network on chip Download PDF

Info

Publication number
KR101506208B1
KR101506208B1 KR1020130015165A KR20130015165A KR101506208B1 KR 101506208 B1 KR101506208 B1 KR 101506208B1 KR 1020130015165 A KR1020130015165 A KR 1020130015165A KR 20130015165 A KR20130015165 A KR 20130015165A KR 101506208 B1 KR101506208 B1 KR 101506208B1
Authority
KR
South Korea
Prior art keywords
routing
bit string
routing direction
network
ethernet
Prior art date
Application number
KR1020130015165A
Other languages
Korean (ko)
Other versions
KR20140101940A (en
Inventor
서인식
Original Assignee
라이트웍스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 라이트웍스 주식회사 filed Critical 라이트웍스 주식회사
Priority to KR1020130015165A priority Critical patent/KR101506208B1/en
Publication of KR20140101940A publication Critical patent/KR20140101940A/en
Application granted granted Critical
Publication of KR101506208B1 publication Critical patent/KR101506208B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H04L49/109—Integrated on microchip, e.g. switch-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 클럭 데이터 회복 신호 비트 열 이후에 라우팅 인에이블 신호 비트 열을 배치하는 단계, 상기 라우팅 인에이블 신호 비트 열 이후에 라우팅 방향을 제공하는 라우팅 방향 정보의 비트 열을 배치하는 단계를 포함하며, 상기 라우팅 방향 정보의 비트 열은 2 비트 단위로 라우팅 방향을 제공하고, 상기 라우팅 방향은 정지, 좌측, 우측 또는 전진일 수 있는 네트워크 온 칩의 라우팅을 위한 이더넷 프리앰블 구성 방법을 제공한다.The present invention includes a method of allocating routing information, comprising: placing a routing enable signal bit string after a clock data recovery signal bit string; placing a bit string of routing direction information that provides a routing direction after the routing enable signal bit string, The bitstream of the routing direction information provides a routing direction in units of two bits, and the routing direction may be stop, left, right or forward, providing an Ethernet preamble configuration method for routing of a network-on-chip.

Description

네트워크 온 칩의 라우팅을 위한 이더넷 프리앰블 구성 방법{METHOD FOR COMPRISING PREAMBLE OF ETHERNET FOR ROUTING OF NETWORK ON CHIP}[0001] METHOD FOR COMPRISING PREAMBLE OF ETHERNET FOR ROUTING OF NETWORK ON CHIP [0002]

본 발명은 GbE(기가비트이더넷),10GbE(10기가비트 이더넷), 40GbE(40기가비트 이더넷), 100GbE(100기가비트 이더넷)등과 같은 인터페이스로 연결된 메쉬 노드 네트워크 온 칩 구성에서, 이더넷 프리앰블 비트열에 라우팅 방향을 제공하는 라우팅 정보 비트열을 배치함으로써, 별도의 전용 하드웨어를 구비할 필요 없이 메쉬 형태의 네트워크 온 칩의 라우팅을 효과적으로 제어할 수 있는 네트워크 온 칩의 라우팅을 위한 이더넷 프리앰블 구성 방법에 관한 것이다.
The present invention provides a routing direction in an Ethernet preamble bit string in a mesh node network on chip configuration connected by an interface such as GbE (Gigabit Ethernet), 10 GbE (10 Gigabit Ethernet), 40 GbE (40 Gigabit Ethernet), 100 GbE The present invention relates to a method of configuring an Ethernet preamble for routing of a network-on-chip, in which the routing of a network-on-chip in a mesh form can be effectively controlled without arranging dedicated dedicated hardware.

최근 고해상도 멀티미디어와 같이 고성능을 요구하는 칩 개발에 따른 발열 문제 및 소비 전력 증가 문제를 개선하기 위하여 복수 프로세서 코어를 장착할 수 있는 네트워크 온 칩(Network On Chip)이 집중적으로 연구되고 있다.Recently, a network on chip (hereinafter, referred to as a "network on chip") capable of mounting a plurality of processor cores has been intensively studied in order to solve a problem of heat generation and power consumption increase due to the development of chips requiring high performance such as high resolution multimedia.

한편, 공개 특허 10-2009-0036864에는 메쉬 타입의 네트워크 온 칩를 구성하는 스위치 구조가 제시되어 있으나, 상술한 메쉬 타입의 네트워크 온 칩의 라우팅을 제어하기 위해서는 전용 하드웨어를 구비해야만 하는 문제점이 있었다.On the other hand, a switch structure constituting a mesh-type network-on-chip is disclosed in Japanese Patent Application Laid-Open No. 2009-0036864. However, there is a problem that dedicated hardware is required to control the routing of the mesh-type network-on-chip.

따라서 본 발명이 이루고자 하는 기술적 과제는 이더넷 프리앰블 비트 열에 라우팅 방향을 제공하는 라우팅 방향 정보의 비트 열을 배치함으로써, 복수의 프로세서 연결이 필요한 메쉬 타입 구조에서 데이터 버스를 연결하는 전용의 하드웨어를 구비할 필요 없이 메쉬 형태의 네트워크 온 칩의 라우팅을 효과적으로 제어할 수 있는 네트워크 온 칩의 라우팅을 위한 이더넷 프리앰블 구성 방법을 제공하는 것이다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a method and apparatus for providing a routing direction information to an Ethernet preamble bit stream by arranging a bit string of routing direction information to provide a dedicated hardware for connecting a data bus in a mesh type structure requiring a plurality of processor connections The present invention provides a method of configuring an Ethernet preamble for routing of a network-on-chip, which can effectively control the routing of a mesh-type network-on-chip without using the network-on-chip.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are not intended to limit the invention to the precise forms disclosed. Other objects, which will be apparent to those skilled in the art, It will be possible.

상기와 같은 목적을 달성하기 위하여 본 발명의 일 실시 예에 따른 네트워크 온 칩의 라우팅을 위한 이더넷 프리앰블 구성 방법은 클럭 데이터 회복 신호 비트 열 이후에 라우팅 인에이블 신호 비트 열을 배치하는 단계, 상기 라우팅 인에이블 신호 비트 열 이후에 라우팅 방향을 제공하는 라우팅 방향 정보의 비트 열을 배치하는 단계를 포함하며, 상기 라우팅 방향 정보의 비트 열은 2 비트 단위로 라우팅 방향을 제공하고, 상기 라우팅 방향은 정지, 좌측, 우측 또는 전진일 수 있고, 상기 클럭 데이터 회복 신호가 버스트 모드 클럭 데이터 회복 신호(Burst-mode Clock Data Recovery; BCDR)일 수 있다.According to an aspect of the present invention, there is provided a method of configuring an Ethernet preamble for routing a network-on-chip, the method comprising: arranging a routing enable signal bit string after a clock data recovery signal bit string; A bit string of routing direction information that provides a routing direction after an abble signal bit string, wherein the bit string of routing direction information provides a routing direction in units of two bits, , Right or forward, and the clock data recovery signal may be a burst mode clock data recovery (BCDR) signal.

삭제delete

본 발명의 일 실시 예에 따른 네트워크 온 칩의 라우팅을 위한 이더넷 프리앰블 구성 방법은, 상기 라우팅 방향 정보의 비트 열이 상기 라우팅 방향이 정지인 경우에는 00으로 배치되고, 상기 라우팅 방향이 좌측인 경우에는 01로 배치되며, 상기 라우팅 방향이 우측인 경우에는 10으로 배치되고, 상기 라우팅 방향이 전진인 경우에는 11로 배치될 수 있다.In a method of configuring an Ethernet preamble for routing a network-on-chip according to an embodiment of the present invention, a bit string of the routing direction information is arranged at 00 when the routing direction is stopped, and when the routing direction is left 01, 10 when the routing direction is the right side, and 11 when the routing direction is the forward direction.

본 발명의 일 실시 예에 따른 네트워크 온 칩의 라우팅을 위한 이더넷 프리앰블 구성 방법은, 상기 라우팅 방향 정보의 비트 열은 정지인 라우팅 방향을 나타내는 00을 적어도 하나를 포함할 수 있다.The method of configuring an Ethernet preamble for routing of a network-on-chip according to an embodiment of the present invention may include at least one 00 indicating a routing direction in which the bit string of the routing direction information indicates stop.

본 발명의 일 실시 예에 따른 네트워크 온 칩의 라우팅을 위한 이더넷 프리앰블 구성 방법은, 상기 라우팅 방향 정보의 비트 열에 정지인 라우팅 방향을 나타내는 00이 존재하는 경우에는 해당 메쉬 노드에 정지하고 라우팅을 종료할 수 있다.In a method of configuring an Ethernet preamble for routing of a network-on-chip according to an embodiment of the present invention, when there is a 00 indicating a routing direction of a stop in a bit string of the routing direction information, .

본 발명의 실시 예들에 따른 네트워크 온 칩의 라우팅을 위한 이더넷 프리앰블 구성 방법은 이더넷 프리앰블 비트 열에 라우팅 방향을 제공하는 라우팅 방향 정보의 비트 열을 배치함으로써 별도의 전용 하드웨어를 구비할 필요 없이 메쉬 형태의 네트워크 온 칩의 라우팅을 효과적으로 제어할 수 있다.The method of configuring an Ethernet preamble for routing of a network-on-chip according to embodiments of the present invention includes disposing a bit string of routing direction information for providing a routing direction in an Ethernet preamble bit string, The on-chip routing can be effectively controlled.

또한 본 발명의 실시 예들에 따른 네트워크 온 칩의 라우팅을 위한 이더넷 프리앰블 구성 방법은 단지 이더넷 프리앰블을 조절함으로써, 추가적인의 전용 하드웨어를 구비하지 않더라도, 메쉬 형태의 네트워크 온 칩을 용이하게 확장할 수 있다. In addition, the method of configuring an Ethernet preamble for routing a network-on-chip according to embodiments of the present invention can easily expand a mesh-type network-on-chip without additional dedicated hardware by simply adjusting an Ethernet preamble.

또한 본 메쉬 구성방법은 이더넷 프리앰블 비트 열만을 조절함으로써, 네트워크 온 칩의 외부 시스템과 이더넷 인터페이스 호환성을 유지할 수 있는 장점을 가진다.Also, this mesh configuration method has an advantage of maintaining Ethernet interface compatibility with an external system of the network-on-chip by adjusting only the Ethernet preamble bit sequence.

도 1은 본 발명의 일 실시 예에 따른 네트워크 온 칩의 라우팅을 위한 이더넷 프리앰블 구성 방법에서 이용되는 이더넷의 비트 열의 구조도.
도 2는 도 1의 이더뎃 프리앰블이 적용되는 메쉬 형태의 네트워크 온 칩의 블록도.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic diagram of a bit string of Ethernet used in a method of configuring an Ethernet preamble for routing of a network-on-chip according to an embodiment of the present invention; FIG.
2 is a block diagram of a mesh-type network-on-chip to which the EDM preamble of FIG. 1 is applied.

이하 첨부된 도면을 참조로 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다. 기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 고안의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The details of other embodiments are included in the detailed description and drawings. BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and how to accomplish them, will become apparent with reference to the embodiments described in detail below with reference to the accompanying drawings. Like reference numerals refer to like elements throughout the specification.

도 1은 본 발명의 일 실시 예에 따른 네트워크 온 칩의 라우팅을 위한 이더넷 프리앰블 구성 방법에서 이용되는 이더넷의 비트 열의 구조도이고, 도 2는 도 1의 이더뎃 프리앰블이 적용되는 메쉬 형태의 네트워크 온 칩의 블록도이다.FIG. 1 is a schematic diagram of a bit string of Ethernet used in a method of configuring an Ethernet preamble for routing of a network-on-chip according to an embodiment of the present invention. FIG. 2 is a schematic diagram of a network- Fig.

본 발명의 일 실시 예에 따른 네트워크 온 칩의 라우팅을 위한 이더넷 프리앰블 구성 방법은 도 1에 도시된 것처럼, 인터 프레임 갭 신호(IFG)의 비트 열 이후에 클럭 데이터 회복 신호 비트 열을 배치한다.As shown in FIG. 1, a method of configuring an Ethernet preamble for routing a network-on-chip according to an embodiment of the present invention places a clock data recovery signal bit string after a bit string of an interframe gap signal IFG.

여기에서, 클럭 데이터 회복 신호(CDR)로는 8 비트의 10101010와 같은 비트 열이 이용될 수 있으며, 상대적으로 짧은 비트 열로 구성하기 위하여 버스트 모드 클럭 데이터 회복 신호(Burst-mode Clock Data Recovery; BCDR)가 이용될 수 있다.In this case, a bit string such as 10101010 of 8 bits can be used as the clock data recovery signal (CDR), and a burst mode clock data recovery signal (BCDR) Can be used.

다음으로, 클럭 데이터 회복 신호(CDR)의 비트 열 이후에 라우팅 인에이블 신호(En_Route)의 비트 열을 배치한다. 구체적으로, 라우팅 인에이블 신호(En_Route)는 8 비트로 구성될 수 있으며, 처음 4 비트의 신호가 1111로 구성되는 경우에 라우팅 인에이블 신호(En_Route)로 인식될 수 있다. 즉, 클럭 데이터 회복 신호(CDR)의 비트 열 이후에 1111XXXX와 같은 비트 열이 배치되는 경우에 라우팅 인에이블 신호(En_Route)로 인식될 수 있다.Next, a bit string of the routing enable signal En_Route is arranged after the bit string of the clock data recovery signal (CDR). Specifically, the routing enable signal En_Route may be composed of 8 bits, and may be recognized as a routing enable signal En_Route when the first 4-bit signal is configured as 1111. [ That is, it can be recognized as a routing enable signal En_Route when a bit string such as 1111XXXX is arranged after the bit string of the clock data recovery signal (CDR).

다음으로 라우팅 인에이블 신호(En_Route) 비트 열 이후에 라우팅 방향을 제공하는 라우팅 방향 정보(Dir_Route)의 비트 열을 배치한다.Next, a bit string of routing direction information (Dir_Route) that provides a routing direction after the routing enable signal (En_Route) bit string is arranged.

여기에서, 라우팅 방향 정보(Dir_Route)의 비트 열은 2 비트 단위로 라우팅 방향을 제공하고, 라우팅 방향은 정지, 좌측, 우측 또는 전진이다.Here, the bit string of the routing direction information Dir_Route provides the routing direction in units of two bits, and the routing direction is stop, left, right, or forward.

구체적으로, 라우팅 방향 정보(Dir_Route)의 비트 열은 상기 라우팅 방향이 정지(STOP)인 경우에는 00으로 배치되고, 상기 라우팅 방향이 좌측(LEFT)인 경우에는 01로 배치되며, 상기 라우팅 방향이 우측(RIGHT)인 경우에는 10으로 배치되고, 상기 라우팅 방향이 전진(FORWARD)인 경우에는 11로 배치된다.Specifically, the bit string of the routing direction information Dir_Route is arranged at 00 when the routing direction is stopped (STOP), 01 when the routing direction is left (LEFT), and 01 when the routing direction is left (RIGHT), and is arranged at 11 when the routing direction is forward (FORWARD).

도 2에 도시된 것처럼, 라우팅 방향 정보(Dir_Route)의 비트 열은 40 비트로 구성되는 경우에는 10 개의 라우팅 방향 정보(Dir_Route)를 포함할 수 있으며, 라우팅 방향 정보(Dir_Route)의 비트 열을 증가시키는 경우에는 더 많은 라우팅 방향 정보(Dir_Route)를 포함할 수 있다.As shown in FIG. 2, the bit string of the routing direction information Dir_Route may include ten routing direction information Dir_Route when it is composed of 40 bits, and may increase the bit string of the routing direction information Dir_Route May include more routing direction information (Dir_Route).

한편, 라우팅 방향 정보(Dir_Route)의 비트 열은 정지(STOP)인 라우팅 방향을 나타내는 00을 적어도 하나를 포함할 수 있으며, 라우팅 방향 정보(Dir_Route)의 비트 열에 정지(STOP)인 라우팅 방향을 나타내는 00이 존재하는 경우에는 해당 메쉬 노드에 정지(STOP)하고 라우팅을 종료한다.On the other hand, the bit string of the routing direction information Dir_Route may include at least one 00 indicating the routing direction which is the stop (STOP), and may include 00 indicating the routing direction which is STOP to the bit string of the routing direction information Dir_Route It stops at the corresponding mesh node and terminates the routing.

예를 들면, 도 2에 도시된 것처럼, 메쉬 출발 노드 1에서는 노드 14로 이더넷 프레임을 보내고자 할 때, 이더넷 프레임 출발 방향(1-2)과 라우팅 경로(1-2-6-10-14)를 결정하여 노드 2로 라우팅 방향 정보(Dir_Route)의 비트 열10,11,11,00,XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX을 송신한다. 이때 메쉬 노드 2에서는 첫 번째 라우팅 방향정보 10을 해독하여 다음번 라우팅 경로인 우측 경로를 결정하고, 방향정보 비트를 00으로 조정하게 된다. 10을 라우팅 경로는 이더넷 프레임 입력방향 기준(메쉬노드 1에서 2로 진행하는 방향)으로 우측으로 라우팅을 지시하고 있으므로, 메쉬 노드 2에서는 메쉬 노드 6으로 라우팅을 수행하고 라우팅비트열을 00,11,11,00,XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX"과 같이 변경한다. 메쉬 노드 6에서는 11의 라우팅 지시에 따라, 메쉬노드 2에서 출발하여 메쉬 노드 6의 진행방향 기준으로 직진을 의미하고 있으므로, 노드 10으로 전달하고 00,00,11,00,XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX과 같이 라우팅 정보비트열을 변경한다. 노드 10에서는 라우팅 지시비트가 11이므로, 노드6과 10의 진행방향을 기준으로 직진에 해당하므로, 노드 14로 이더넷 프레임을 전달하고,00,00,00,00,XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX과 같이 라우팅 정보비트열을 변경한다. 노드14에서는 라우팅 지시비트가 00이므로 14노드에서 더 이상 인접한 다른 노드로 이더넷 프레임을 전달하지 않고 각 노드에 연결되어 있는 프로세서 블록으로 이더넷 프레임으로 전달하고 라우팅을 종료한다. For example, as shown in FIG. 2, when the mesh start node 1 desires to send an Ethernet frame to the node 14, the Ethernet frame start direction 1-2 and the routing path 1-2-6-10-14, And transmits the bit string 10, 11, 11, 00, XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX of the routing direction information (Dir_Route) to the node 2. At this time, the mesh node 2 decodes the first routing direction information 10 to determine the right path, which is the next routing path, and adjusts the direction information bits to 00. 10, the routing path instructs routing to the right in the direction of the Ethernet frame input direction (direction going from mesh node 1 to 2). Therefore, mesh node 2 performs routing to mesh node 6, 11,00, XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX "In mesh node 6, since it means starting from mesh node 2 according to the routing instruction of 11 and going straight on the basis of the traveling direction of mesh node 6, it is transmitted to node 10, , 11, 00, XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX In the node 10, since the routing indication bit is 11, it corresponds to the forward direction based on the traveling direction of the nodes 6 and 10, so that the Ethernet frame is transmitted to the node 14, 00 00, 00, 00, XX, XXXXXXXXXXXXXXXXXXXXXXXXXXXXXX. At node 14, the routing instruction bit is 00, so it is no longer possible for 14 nodes The contacting does not forward the Ethernet frame to another node, forwarding the Ethernet frame to the processor block, which is connected to each node and exit route.

본 발명의 실시 예들에 따른 네트워크 온 칩의 라우팅을 위한 이더넷 프리앰블 구성 방법은 단지 이더넷 프리앰블만을 변경함으로써, 별도의 전용 하드웨어를 구비할 필요 없이 메쉬 형태의 네트워크 온 칩의 라우팅을 효과적으로 제어할 수 있다.The method of configuring an Ethernet preamble for routing a network-on-chip according to embodiments of the present invention can effectively control the routing of a mesh-like network-on-chip without requiring dedicated dedicated hardware by changing only the Ethernet preamble.

또한, 본 발명의 실시 예들에 따른 네트워크 온 칩의 라우팅을 위한 이더넷 프리앰블 구성 방법은 상술한 것처럼, 라우팅 방향을 제공하는 라우팅 방향 정보(Dir_Route)의 비트 열을 증가시킴으로써, 추가적인 하드웨어를 구비하지 않고도 용이하게 메쉬 노드를 증가시킬 수 있다. Also, as described above, the method of configuring the Ethernet preamble for routing the network-on-chip according to the embodiments of the present invention increases the bit string of the routing direction information Dir_Route that provides the routing direction, The mesh node can be increased.

여기에서 메쉬 노드 사이에 10기가, 40기가, 100기가 또는 400기가 이더넷 인터페이스를 채용함으로써, 메쉬 노드 사이의 대역폭을 충분히 확보할 수 있다. Here, the bandwidth between the mesh nodes can be sufficiently secured by adopting the 10-Giga, 40-Gigabit, 100-Gigabit or 400-Gigabit Ethernet interfaces between the mesh nodes.

이상, 본 발명을 본 발명의 원리를 예시하기 위한 바람직한 실시 예와 관련하여 설명하고 도시하였지만, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments.

오히려, 첨부된 청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서, 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.On the contrary, those skilled in the art will appreciate that many modifications and variations of the present invention are possible without departing from the spirit and scope of the appended claims. Accordingly, all such appropriate modifications and changes, and equivalents thereof, should be regarded as within the scope of the present invention.

Claims (5)

클럭 데이터 회복 신호 비트 열 이후에 라우팅 인에이블 신호 비트 열을 배치하는 단계; 및
상기 라우팅 인에이블 신호 비트 열 이후에 라우팅 방향을 제공하는 라우팅 방향 정보의 비트 열을 배치하는 단계를 포함하며,
상기 라우팅 방향 정보의 비트 열은 2 비트 단위로 라우팅 방향을 제공하고, 상기 라우팅 방향은 정지, 좌측, 우측 또는 전진이고,
상기 클럭 데이터 회복 신호는 버스트 모드 클럭 데이터 회복 신호(Burst-mode Clock Data Recovery; BCDR)인 네트워크 온 칩의 라우팅을 위한 이더넷 프리앰블 구성 방법.
Placing a routing enable signal bit string after the clock data recovery signal bit string; And
And placing a bit string of routing direction information that provides a routing direction after the routing enable signal bit string,
Wherein the bit stream of routing direction information provides a routing direction in units of two bits, the routing direction is stop, left, right or forward,
Wherein the clock data recovery signal is a burst mode clock data recovery (BCDR) signal.
삭제delete 제1항에 있어서,
상기 라우팅 방향 정보의 비트 열은 상기 라우팅 방향이 정지인 경우에는 00으로 배치되고, 상기 라우팅 방향이 좌측인 경우에는 01로 배치되며, 상기 라우팅 방향이 우측인 경우에는 10으로 배치되고, 상기 라우팅 방향이 전진인 경우에는 11로 배치되는 네트워크 온 칩의 라우팅을 위한 이더넷 프리앰블 구성 방법.
The method according to claim 1,
Wherein the bit stream of the routing direction information is arranged at 00 when the routing direction is stopped and at 01 when the routing direction is at the left side and 10 when the routing direction is at the right side, Wherein the forward preamble is arranged at 11. The method of claim 1,
제3항에 있어서,
상기 라우팅 방향 정보의 비트 열은 정지인 라우팅 방향을 나타내는 00을 적어도 하나를 포함하는 네트워크 온 칩의 라우팅을 위한 이더넷 프리앰블 구성 방법.
The method of claim 3,
Wherein the bit stream of the routing direction information includes at least one of " 00 " which indicates a stopping direction of the routing.
제4항에 있어서,
상기 라우팅 방향 정보의 비트 열에 정지인 라우팅 방향을 나타내는 00이 존재하는 경우에는 해당 메쉬 노드에 정지하고 라우팅을 종료하는 네트워크 온 칩의 라우팅을 위한 이더넷 프리앰블 구성 방법.5. The method of claim 4,
And stopping at the mesh node and terminating the routing if there is a 00 indicating a routing direction that is a stop in a bit string of the routing direction information.
KR1020130015165A 2013-02-13 2013-02-13 Method for comprising preamble of ethernet for routing of network on chip KR101506208B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130015165A KR101506208B1 (en) 2013-02-13 2013-02-13 Method for comprising preamble of ethernet for routing of network on chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130015165A KR101506208B1 (en) 2013-02-13 2013-02-13 Method for comprising preamble of ethernet for routing of network on chip

Publications (2)

Publication Number Publication Date
KR20140101940A KR20140101940A (en) 2014-08-21
KR101506208B1 true KR101506208B1 (en) 2015-03-26

Family

ID=51747003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130015165A KR101506208B1 (en) 2013-02-13 2013-02-13 Method for comprising preamble of ethernet for routing of network on chip

Country Status (1)

Country Link
KR (1) KR101506208B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100015586A (en) * 2007-03-14 2010-02-12 엑스모스 엘티디 Message routing scheme

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100015586A (en) * 2007-03-14 2010-02-12 엑스모스 엘티디 Message routing scheme

Also Published As

Publication number Publication date
KR20140101940A (en) 2014-08-21

Similar Documents

Publication Publication Date Title
US20180181174A1 (en) Automatic generation of power management sequence in a soc or noc
KR101536141B1 (en) Apparatus and method for converting signal between ethernet and can in a vehicle
JP5939489B2 (en) Data block system for non-arbitrary networks
US9477280B1 (en) Specification for automatic power management of network-on-chip and system-on-chip
TWI538450B (en) 50 gb/s ethernet using serializer/deserializer lanes
US8284766B2 (en) Multi-core processor and method of communicating across a die
US11356388B2 (en) Real-time multi-protocol heterogeneous packet-based transport
JP6191833B2 (en) Communication device, router having communication device, bus system, and circuit board of semiconductor circuit having bus system
US20150103822A1 (en) Noc interface protocol adaptive to varied host interface protocols
WO2018090856A1 (en) Method and device for building flexible ethernet group
US8462636B2 (en) Systems and methods for communication of management traffic over link aggregation group interface for a network element with distributed architecture
EP2922254B1 (en) Method for establishing control channel, forwarding point and controller
US9641916B2 (en) Optical channel data unit service transmission apparatus and method
US9166868B2 (en) Distributed control plane for link aggregation
US20170063639A1 (en) Generation of network-on-chip layout based on user specified topological constraints
WO2021109900A1 (en) Flexe network-based rerouting method and apparatus, and electronic device and readable storage medium
JP2017204857A (en) Method for setting stream communication path in network
KR102293037B1 (en) Operation method of communication node in network
WO2018076715A1 (en) Auto-negotiation method and device for port
KR102482102B1 (en) Method for releasing resource reservation in network
US8615006B2 (en) Systems and methods for reconfiguration of a circuit switched ring to a packet switched ring
EP3550932B1 (en) Data encapsulation and transmission methods, device, and computer storage medium
KR101506208B1 (en) Method for comprising preamble of ethernet for routing of network on chip
US11418418B2 (en) Pseudowire and label switched path grouping to achieve scale in protection switching
CN104767633A (en) Industrial Ethernet system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190207

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 6