KR101505906B1 - Wafer level packaging method of electronic device and wafer level package - Google Patents
Wafer level packaging method of electronic device and wafer level package Download PDFInfo
- Publication number
- KR101505906B1 KR101505906B1 KR1020130013153A KR20130013153A KR101505906B1 KR 101505906 B1 KR101505906 B1 KR 101505906B1 KR 1020130013153 A KR1020130013153 A KR 1020130013153A KR 20130013153 A KR20130013153 A KR 20130013153A KR 101505906 B1 KR101505906 B1 KR 101505906B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- adhesive layer
- glass substrate
- electronic device
- photosensitive glass
- Prior art date
Links
Images
Abstract
본 발명의 실시예에 따른 전자소자의 웨이퍼 레벨 패키징 방법은 내부에 전자소자가 형성된 전자소자층, 및 상기 전자소자를 외부와 연결하기 위한 패드를 포함하는 웨이퍼의 전면에 접착층을 형성하는 단계, 감광성 유리 기판의 상기 패드에 상응하는 위치에 관통홀을 형성하는 단계, 상기 관통홀이 상기 패드의 상부에 위치하도록 상기 웨이퍼와 상기 감광성 유리 기판을 정렬하고, 상기 접착층과 상기 감광성 유리 기판을 접착하는 단계, 및 상기 관통홀 하부에 상응하는 상기 접착층을 제거하고, 상기 관통홀에 금속재를 충진하여 관통전극을 형성하는 단계를 포함한다.A wafer level packaging method of an electronic device according to an embodiment of the present invention includes the steps of forming an adhesive layer on a front surface of a wafer including an electronic device layer having an electronic device formed therein and a pad for connecting the electronic device to the outside, Forming a through hole at a position corresponding to the pad of the glass substrate, aligning the wafer and the photosensitive glass substrate such that the through hole is positioned on the pad, and bonding the adhesive layer and the photosensitive glass substrate And removing the adhesive layer corresponding to the lower portion of the through hole and filling the through hole with a metal material to form a through electrode.
Description
본 발명은 전자소자의 웨이퍼 레벨 패키징 방법 및 웨이퍼 레벨 패키지에 관한 것이다.The present invention relates to a wafer level packaging method of an electronic device and a wafer level package.
기술의 발전에 따라 웨이퍼(wafer)의 칩(chip)에 다양한 전자소자들이 집적되고 있다. 전자소자 중 후면 조사형(BackSide Illumination; BSI) 이미지 센서는 웨이퍼의 후면으로 광을 수신함으로써, 픽셀의 단위 면적당 수광량을 증가시키는 전자소자이다.As technology advances, various electronic devices are integrated on a chip of a wafer. BACKGROUND OF THE INVENTION [0002] A backside illumination (BSI) image sensor of an electronic device is an electronic device that increases the amount of received light per unit area of a pixel by receiving light to the back side of the wafer.
칩 자체만으로는 외부로부터 전기신호를 전달받거나 외부로 전기신호를 전달할 수 없다. 또한 칩의 전자소자들은 미세한 전자회로로 구성되므로 외부의 충격에 쉽게 손상될 수 있다. 따라서 칩에 전기적인 연결을 하고, 외부의 충격에 견디도록 밀봉 포장하여 물리적인 기능과 형상을 갖게 해주는 과정이 필요하며, 이를 반도체 패키징(packaging) 공정이라고 한다. The chip alone can not receive electrical signals from the outside or transmit electrical signals to the outside. In addition, since the electronic components of the chip are made of fine electronic circuits, they can be easily damaged by an external impact. Therefore, it is necessary to establish a physical function and shape by electrically connecting the chip to the chip and sealing it to withstand the external impact, which is called a semiconductor packaging process.
칩의 전자소자와 외부 장치, 예컨대 PCB(Printed Circuit Board) 기판의 전기적 연결을 위하여 와이어 본딩(wire bonding)을 이용할 수 있으나, 이 경우 패키지의 사이즈가 증가하며, 웨이퍼 레벨에서의 연결이 불가능하여 개별 패키지 공정을 해야 하므로 비용이 증가하는 문제가 있다.Wire bonding may be used for electrical connection between electronic elements of a chip and an external device such as a PCB (Printed Circuit Board) substrate. However, in this case, the size of the package increases, There is a problem that the cost is increased due to the packaging process.
본 발명이 이루고자 하는 기술적인 과제는 전자소자의 웨이퍼 레벨 패키징 방법 및 웨이퍼 레벨 패키지를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention is directed to a wafer level packaging method for electronic devices and a wafer level package.
본 발명의 실시예에 따른 전자소자의 웨이퍼 레벨 패키징 방법은 내부에 전자소자가 형성된 전자소자층, 및 상기 전자소자를 외부와 연결하기 위한 패드를 포함하는 웨이퍼의 전면에 접착층을 형성하는 단계, 감광성 유리 기판의 상기 패드에 상응하는 위치에 관통홀을 형성하는 단계, 상기 관통홀이 상기 패드의 상부에 위치하도록 상기 웨이퍼와 상기 감광성 유리 기판을 정렬하고, 상기 접착층과 상기 감광성 유리 기판을 결합하는 단계, 및 상기 관통홀 하부에 상응하는 상기 접착층을 제거하고, 상기 관통홀에 금속재를 충진하여 관통전극을 형성하는 단계를 포함한다.A wafer level packaging method of an electronic device according to an embodiment of the present invention includes the steps of forming an adhesive layer on a front surface of a wafer including an electronic device layer having an electronic device formed therein and a pad for connecting the electronic device to the outside, Forming a through hole at a position corresponding to the pad of the glass substrate, aligning the wafer and the photosensitive glass substrate such that the through hole is positioned on the pad, and bonding the adhesive layer and the photosensitive glass substrate And removing the adhesive layer corresponding to the lower portion of the through hole and filling the through hole with a metal material to form a through electrode.
상기 전자소자는 광전변환부이며, 상기 전자소자의 웨이퍼 레벨 패키징 방법은 상기 웨이퍼의 후면부를 제거하는 단계를 더 포함할 수 있다.The electronic device is a photoelectric conversion unit, and the wafer level packaging method of the electronic device may further include removing a rear portion of the wafer.
상기 전자소자의 웨이퍼 레벨 패키징 방법은 상기 후면부가 제거된 상기 웨이퍼의 후면에 컬러필터 및 마이크로렌즈(microlens)를 형성하는 단계를 더 포함할 수 있다.The wafer-level packaging method of the electronic device may further include forming a color filter and microlens on a rear surface of the wafer from which the rear portion is removed.
상기 감광성 유리 기판은 유리 상태 또는 결정 상태의 감광성 유리를 포함할 수 있다.The photosensitive glass substrate may include a photosensitive glass in a glass state or in a crystalline state.
상기 접착층은 자외선 경화형 레진(UltraViolet resin)일 수 있다.The adhesive layer may be an ultraviolet resin.
상기 접착층은 소성한 프릿글라스 페이스트(frit glass paste)일 수 있다.The adhesive layer may be a baked frit glass paste.
상기 접착층은 포토레지스트(PhotoResist; PR) 또는 접착 필름일 수 있다.The adhesive layer may be a photoresist (PR) or an adhesive film.
상기 금속재는 용융 금속일 수 있다.The metallic material may be molten metal.
상기 용융 금속의 용융 온도는 섭씨 250도 이상이고 섭씨 400도 이하일 수 있다.The melting temperature of the molten metal may be at least 250 degrees Celsius and not more than 400 degrees Celsius.
상기 관통전극을 형성하는 단계는 전기 도금 단계를 포함할 수 있다.The step of forming the penetrating electrode may include an electroplating step.
상기 전자소자의 웨이퍼 레벨 패키징 방법은 상기 관통전극에 연결되는 외부접속단자를 형성하는 단계를 더 포함할 수 있다.The wafer level packaging method of the electronic device may further include forming an external connection terminal connected to the penetrating electrode.
상기 웨이퍼 및 상기 감광성 유리 기판 각각은 정렬 키(alignment key)를 포함하고, 상기 관통홀이 상기 패드의 상부에 위치하도록 상기 웨이퍼와 상기 감광성 유리 기판을 정렬하고, 상기 접착층과 상기 감광성 유리 기판을 결합하는 단계는 상기 정렬 키를 이용하여 상기 웨이퍼와 상기 감광성 유리 기판을 정렬하는 단계를 포함할 수 있다.The wafer and the photosensitive glass substrate each include an alignment key and the wafer and the photosensitive glass substrate are aligned so that the through hole is positioned on the pad, and the adhesive layer and the photosensitive glass substrate are combined May include aligning the wafer and the photosensitive glass substrate using the alignment key.
상기 접착층은 포지(posi)형 포토레지스트이고, 상기 감광성 유리 기판은 결정 상태이며, 상기 관통홀 하부에 상응하는 상기 접착층을 제거하고, 상기 관통홀에 금속재를 충진하여 관통전극을 형성하는 단계는 상기 감광성 유리 기판에 빛을 조사하는 단계, 및 상기 관통홀 하부에 상응하는 상기 접착층을 현상액에 의해 용해시킨 후 세정을 통해 제거하는 단계를 더 포함할 수 있다.Wherein the adhesive layer is a posi-type photoresist, the photosensitive glass substrate is in a crystalline state, removing the adhesive layer corresponding to the lower portion of the through hole, and filling the through hole with a metal material to form the penetrating electrode, The step of irradiating light onto the photosensitive glass substrate, and the step of dissolving the adhesive layer corresponding to the lower portion of the through hole with a developer and removing the adhesive layer by washing.
본 발명의 다른 실시예에 따른 웨이퍼 레벨 패키지는 내부에 전자소자가 형성된 전자소자층, 및 상기 전자소자를 외부와 연결하기 위한 패드를 포함하는 웨이퍼, 상기 웨이퍼의 전면에 접착된 접착층, 상기 접착층의 전면에 접착된 감광성 유리 기판, 및 상기 접착층 및 상기 감광성 유리 기판을 관통하여 상기 패드에 접촉되는 관통전극을 포함한다. 상기 감광성 유리 기판 및 상기 웨이퍼는 상기 관통전극이 상기 패드의 상부에 위치하도록 정렬될 수 있다.A wafer level package according to another embodiment of the present invention includes a wafer including an electronic element layer having an electronic element formed therein and a pad for connecting the electronic element to the outside, an adhesive layer bonded to the front surface of the wafer, And a penetrating electrode which penetrates the adhesive layer and the photosensitive glass substrate and is in contact with the pad. The photosensitive glass substrate and the wafer may be aligned such that the penetrating electrode is positioned on top of the pad.
상기 웨이퍼 레벨 패키지는 상기 관통전극에 연결되는 외부접속단자를 더 포함할 수 있다.The wafer level package may further include an external connection terminal connected to the penetrating electrode.
상기 전자소자는 광전변환부일 수 있다.The electronic device may be a photoelectric conversion unit.
상기 웨이퍼 레벨 패키지는 상기 웨이퍼의 후면에 배치되는 컬러필터, 및 상기 컬러필터 하부의 마이크로렌즈를 더 포함할 수 있다.The wafer level package may further include a color filter disposed on a rear surface of the wafer, and a microlens under the color filter.
본 발명의 실시예에 따른 전자소자의 웨이퍼 레벨 패키징 방법 및 웨이퍼 레벨 패키지는 웨이퍼에 관통홀이 형성된 기판을 결합하여 관통전극을 형성함으로써, 제조 비용과 패키지의 사이즈를 줄이는 효과가 있다.The wafer level packaging method and the wafer level package of an electronic device according to the embodiment of the present invention have an effect of reducing the manufacturing cost and the size of the package by forming the through electrode by joining the substrate having the through holes to the wafer.
한편 감광성 유리 기판을 이용함으로써 관통홀을 작게 형성할 수 있으며, 패키징에 소요되는 시간 및 비용을 절감할 수 있다.On the other hand, by using the photosensitive glass substrate, the through holes can be formed small, and the time and cost required for packaging can be reduced.
도 1은 본 발명의 실시예에 따른 웨이퍼 레벨 패키지를 나타낸다.
도 2는 도 1의 전자소자가 광전변환부일 때의 웨이퍼 레벨 패키지를 나타낸다.
도 3 내지 도 11은 도 2의 웨이퍼 레벨 패키지를 제조하는 과정을 순차적으로 나타낸 단면도들이다.
도 12는 본 발명의 실시예들에 따른 전자소자의 웨이퍼 레벨 패키징 방법을 나타낸 순서도이다.1 shows a wafer level package according to an embodiment of the present invention.
Fig. 2 shows a wafer level package when the electronic device of Fig. 1 is a photoelectric conversion portion. Fig.
FIGS. 3 to 11 are cross-sectional views sequentially illustrating a process of manufacturing the wafer-level package of FIG.
12 is a flowchart showing a wafer level packaging method of an electronic device according to embodiments of the present invention.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.It is to be understood that the specific structural or functional descriptions of embodiments of the present invention disclosed herein are only for the purpose of illustrating embodiments of the inventive concept, But may be embodied in many different forms and is not limited to the embodiments set forth herein.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.Embodiments in accordance with the concepts of the present invention are capable of various modifications and may take various forms, so that the embodiments are illustrated in the drawings and described in detail herein. It should be understood, however, that it is not intended to limit the embodiments according to the concepts of the present invention to the particular forms disclosed, but includes all modifications, equivalents, or alternatives falling within the spirit and scope of the invention.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1구성요소는 제2구성요소로 명명될 수 있고, 유사하게 제2구성요소는 제1구성요소로도 명명될 수 있다.The terms first, second, etc. may be used to describe various elements, but the elements should not be limited by the terms. The terms are intended to distinguish one element from another, for example, without departing from the scope of the invention in accordance with the concepts of the present invention, the first element may be termed the second element, The second component may also be referred to as a first component.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.It is to be understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, . On the other hand, when an element is referred to as being "directly connected" or "directly connected" to another element, it should be understood that there are no other elements in between. Other expressions that describe the relationship between components, such as "between" and "between" or "neighboring to" and "directly adjacent to" should be interpreted as well.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In this specification, the terms "comprises ", or" having ", or the like, specify that there is a stated feature, number, step, operation, , Steps, operations, components, parts, or combinations thereof, as a matter of principle.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the meaning of the context in the relevant art and, unless explicitly defined herein, are to be interpreted as ideal or overly formal Do not.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 층이 다른 층 또는 기판 "상"에 있다고 언급되거나, 층이 다른 층 또는 기판과 결합 또는 접착된다고 언급되는 경우에, 그것은 다른 층 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.In the drawings, the thicknesses of layers and regions are exaggerated for clarity. When a layer is referred to as being "on" another layer or substrate, or when it is mentioned that a layer is bonded or bonded to another layer or substrate, it may be formed directly on another layer or substrate, May be intervening. Like numbers refer to like elements throughout the specification.
상단, 하단, 상면, 하면, 전면, 후면, 또는 상부, 하부 등의 용어는 구성요소에 있어 상대적인 위치를 구별하기 위해 사용되는 것이다. 예를 들어, 편의상 도면상의 위쪽을 상부, 도면상의 아래쪽을 하부로 명명하는 경우, 실제에 있어서는 본 발명의 권리 범위를 벗어나지 않으면서 상부는 하부로 명명될 수 있고, 하부는 상부로 명명될 수 있다.Terms such as top, bottom, top, bottom, front, rear, or top, bottom, etc. are used to distinguish relative positions in the components. For example, in the case of naming the upper part of the drawing as upper part and the lower part as lower part in the drawings for convenience, the upper part may be named lower part and the lower part may be named upper part without departing from the scope of right of the present invention .
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다.BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention will be described in detail with reference to the preferred embodiments of the present invention with reference to the accompanying drawings.
도 1은 본 발명의 실시예에 따른 웨이퍼 레벨 패키지를 나타낸다.1 shows a wafer level package according to an embodiment of the present invention.
도 1을 참조하면, 웨이퍼 레벨 패키지(wafer level package, 100)는 웨이퍼(110), 접착층(120), 감광성 유리 기판(130), 관통전극(140) 및 외부접속단자(150)를 포함할 수 있다.Referring to FIG. 1, a
웨이퍼(110)는 다이(die)들로 분리되기 전의 반도체 웨이퍼일 수 있다. 웨이퍼(110)는 내부에 전자소자가 형성된 전자소자층(미도시)을 포함할 수 있으며, 상기 전자소자(미도시)를 외부와 연결하기 위한 패드(pad, 111)를 포함할 수 있다. 전자소자(미도시)는 광전변환부, 메모리, CPU(Central Processing Unit), MPU(Micro Processing Unit), 표면 탄성파(Surface Acoustic Wave; SAW) 필터 등으로 다양할 수 있다. 이하의 설명에서, 웨이퍼(110)의 패드(111)가 배치된 면을 전면, 반대측 면을 후면으로 정의한다.The
웨이퍼(110)의 전면에 접착층(120)이 접착되고, 접착층(120)의 전면에 감광성 유리 기판(130)이 접착될 수 있다. 웨이퍼(110) 및 감광성 유리 기판(130)은 관통전극(140)이 웨이퍼(110)의 패드(111) 상부에 위치하도록 정렬되어 접착될 수 있다.The
관통전극(140)은 접착층(120) 및 감광성 유리 기판(130)을 관통하여 패드(111)에 접촉되어, 웨이퍼(110) 내 전자소자(미도시)의 신호를 패드(111)로부터 외부접속단자(150)로 전달한다.The penetrating
외부접속단자(150)는 관통전극(140)과 연결되어, 전자소자(미도시)의 신호를 외부장치, 예컨대 PCB(Printed Circuit Board) 기판으로 전달한다. 외부접속단자(150)는 다양한 형태로 구현될 수 있으며, 예컨대 도전성 범프(conductive bump), 솔더 볼(solder ball), 에이시피(Anisotropic Conductive Paste; ACP), 에이시에프(Anisotropic Conductive Film; ACF), 엔시피(Non Conductive Paste; NCP), 엔시에프(Non Conductive Film; NCF), 또는 이들의 조합을 포함할 수 있다.The
도 2는 도 1의 전자소자가 광전변환부일 때의 웨이퍼 레벨 패키지를 나타낸다.Fig. 2 shows a wafer level package when the electronic device of Fig. 1 is a photoelectric conversion portion. Fig.
도 2를 참조하면, 웨이퍼 레벨 패키지(200)는 웨이퍼(210), 접착층(220), 감광성 유리 기판(230), 관통전극(240) 및 외부접속단자(250)를 포함하며, 컬러필터(260) 및 마이크로렌즈(microlens, 270)를 더 포함할 수 있다. 접착층(220), 감광성 유리 기판(230), 관통전극(240) 및 외부접속단자(250)의 구성은 도 1에 도시된 것과 동일하므로, 자세한 설명을 생략한다.2, the
웨이퍼(210)는 패드(211), 층간절연층(213) 및 광전변환부(215)를 포함한다. 층간절연층(213)은 다수의 배선층들(미도시) 및 층간절연막(미도시)을 포함할 수 있다. 광전변환부(215)는 복수의 포토다이오드(photodiode)를 포함하는 픽셀 어레이(pixel array)를 포함할 수 있다.The
마이크로렌즈(270)는 웨이퍼(210)의 후면에 조사된 광을 집광하여 컬러필터(260)로 전송한다. 컬러필터(260)는 수신한 광을 필터링하여 광전변환부(215)로 전송한다. 광전변환부(215)는 필터링된 광을 전기 신호로 변환하며, 변환된 전기 신호는 층간절연층(213) 내의 배선층(미도시), 관통전극(240) 및 외부접속단자(250)를 통해 외부로 전송된다.The
다른 실시예에 따라, 웨이퍼 레벨 패키지(200)는 마이크로렌즈(270) 및 컬러필터(260)를 포함하지 않고 구현될 수 있으며, 광전변환부(215)가 외부로부터 직접 광을 수신할 수 있다.According to another embodiment, the
도 3 내지 도 11은 도 2의 웨이퍼 레벨 패키지를 제조하는 과정을 순차적으로 나타낸 단면도들이다.FIGS. 3 to 11 are cross-sectional views sequentially illustrating a process of manufacturing the wafer-level package of FIG.
도 3을 참조하면, 패키징하기 전의 웨이퍼(210')는 패드(211), 층간절연층(213), 광전변환부(215) 및 후면부(217)를 포함한다. Referring to FIG. 3, the wafer 210 'before packaging includes a
도 3 및 도 4를 참조하면, 웨이퍼(210')의 전면에 접착층(220)을 형성한다. 접착층(220)은 패드(211)의 높이보다 큰 두께를 가질 수 있다.Referring to FIGS. 3 and 4, an
접착층(220)은 자외선 경화형 접착제, 예컨대 UV 레진(UltraViolet resin)일 수 있다. 실시예에 따라 UV 레진 중 패드와의 접합면만 경화되고, 반대쪽의 비접합면은 경화되지 않는 UV 레진을 이용할 수 있으나, 본 발명의 범위가 이에 한정되는 것은 아니며 그 밖의 UV 레진을 이용할 수도 있다.The
고온 처리를 통해 웨이퍼(210')의 전면에 접착층(220)을 형성하면, 웨이퍼(210') 및 접착층(220) 각각의 구성물질의 열팽창 계수가 다르므로 웨이퍼(210') 및 접착층(220)이 휘어질 수 있다. UV 레진은 상온에서 자외선 조사를 통해 웨이퍼(210')와 접착될 수 있으므로, 열팽창에 의한 문제가 발생하지 않는 장점이 있다.If the
다른 실시예에 따라, 접착층(220)은 프릿글라스 페이스트(frit glass paste, 또는 '글라스 프릿 페이스트'라고도 함)를 소성하여 형성될 수 있다. 또 다른 실시예에 따라, 접착층(220)은 포토레지스트(PhotoResist; PR), 또는 에폭시 접착제(epoxy resin adhesive) 등을 포함하는 접착 필름(adhesive tape)일 수 있으며, 그 밖의 층간절연층(13)에 영향을 주지 않는 온도에서 웨이퍼(210)에 접착되는 물질일 수 있다. 또 다른 실시예에 따라, 접착층(220)은 상기 물질들의 혼합물로 구성될 수 있으며, 접착층(220) 중간에 별도의 층이 형성될 수도 있다.According to another embodiment, the
도 5를 참조하면, 감광성 유리 기판(230)의 상기 패드(211)에 상응하는 위치에 관통홀(231)을 형성한다. 감광성 유리(photosensitive glass)는 일반적으로 투명한 유리 상태(glassy state)이나, 노광 및 열처리 공정에 따라 결정 상태가 내부에 만들어지게 되어 불투명해질 수 있다. 감광성 유리 기판(230)은 유리 상태 또는 결정 상태의 감광성 유리를 포함할 수 있다. Referring to FIG. 5, a through
실시예에 따라, 유리 상태의 감광성 유리 기판(230)에서 관통홀(231)을 형성할 영역을 노광 및 열처리하여 결정화시킨 후, 결정 영역을 제거하여 관통홀을 형성할 수 있다. 결정 영역을 제거하기 위해 플루오르화수소(hydrogen fluoride; HF)를 포함하는 수용액을 이용할 수 있다.According to the embodiment, the region for forming the through-
도 6을 참조하면, 감광성 유리 기판(230)의 관통홀(231)이 웨이퍼(210)의 패드(211)의 상부에 위치하도록 웨이퍼(210)와 감광성 유리 기판(230)을 정렬한다. 일례로 웨이퍼(210) 및 감광성 유리 기판(230)은 테두리 부분에 정렬 키(alignment key, 미도시)를 각각 포함할 수 있으며, 상기 정렬 키를 이용하여 정렬을 수행할 수 있다.Referring to FIG. 6, the
이후 접착층(220)과 감광성 유리 기판(230)을 결합한다. 자외선 조사, 고온 처리 또는 고압 처리 등을 통해 접착층(220)와 감광성 유리 기판(230)을 접착하여 직접 결합할 수 있다. 예컨대, 접착층(220)이 UV 레진인 경우 상온에서 자외선을 조사하고, 접착층(220)이 프릿글라스 페이스트인 경우 섭씨 400도 내지 섭씨 500도의 열처리를 수행하여, 접착층(220)와 감광성 유리 기판(230)을 접착할 수 있다.Thereafter, the
도 3, 도 6 및 도 7a을 참조하면, 관통홀(231) 하부에 상응하는 접착층(221)을 제거하여 패드(211)를 노출시킨다. Referring to FIGS. 3, 6 and 7A, the
패드(211) 노출 방법은 다양할 수 있다. 일례로 접착층(220)이 포지(posi)형 포토레지스트이고, 감광성 유리 기판(230)이 결정 상태인 경우, 감광성 유리 기판(230)에 빛을 조사한다. 포지형 포토레지스트는 빛이 닿은 부분만 고분자가 가용화(可溶化)하여 레지스트가 사라지는 감광성 수지로서, 폴리메타크릴산 메틸(polymethyl methacrylate), 나프트키논디아지드, 폴리브텐-1-슬폰 등이 있다. 이때 감광성 유리 기판(230)이 포토마스크(photomask)의 기능을 수행한다. 즉, 감광성 유리 기판(230)은 빛을 통과시키지 않고, 관통홀(231) 부분만 빛이 통과한다. 따라서 관통홀(231) 하부에 상응하는 접착층(221)만 빛에 노출되어 가용성(soluble)이 되고, 현상액에 의해 용해된 후 세정을 통해 제거될 수 있다. The method of exposing the
다른 실시예에 따라, 접착층(221)은 플라즈마(plasma), 용제 세정, 산으로 에칭(acid etching), 자외선 조사 또는 레이저를 이용하여 제거될 수 있다. According to another embodiment, the
예컨대 접착층(221)이 패드와의 접합면만 경화되고, 반대쪽의 비접합면은 경화되지 않는 UV 레진일 경우 세정을 통해 제거할 수 있다. 접착층(221)이 그 외의 UV 레진 또는 접착 필름인 경우, 용제로 용해시켜 세정을 통해 제거하거나, 플라즈마를 가하여 연소시킬 수 있다. 접착층(221)이 프릿글라스 페이스트인 경우, 유리는 산에 의해 부식되므로 산을 가하여 에칭할 수 있다.For example, if the
패키징되기 전의 최후 소자 공정과정에서 웨이퍼(210') 전면에 SiO2 박막과 같은 보호층이 형성되어 있을 수 있다. 이 경우에는 접착층(221)을 제거함에 따라 패드(211) 상단에 SiO2 박막이 노출되는데, 상기 박막도 불산을 포함하는 수용액으로 제거한다. 이에 따라 추후 관통전극을 형성할 때 패드(211)와 관통전극이 도통될 수 있게 된다.A protective layer such as a SiO 2 thin film may be formed on the entire surface of the wafer 210 'during the last element process before packaging. In this case, the SiO 2 thin film is exposed to the top of the
도 7a 내지 도 8을 참조하면, 관통홀(231) 부분에 관통전극(240)을 형성한다. 관통전극(240)은 예컨대 이하의 과정에 따라 형성될 수 있다. 7A to 8, a penetrating
도 7b를 참조하면, 도 7a의 관통홀(231) 및 감광성 유리 기판(230) 전면에 금속 시드(seed)층(241)을 형성한다. 감광유리 등에 금속재를 직접 접착하기 어려우므로, 관통홀(231) 내부에 빈 공간 없이 금속재를 충진하기 위해 금속 시드층(241)을 이용한다. 금속 시드층(241)은 예컨대 니켈일 수 있다.Referring to FIG. 7B, a
금속 시드층(241)은 물리 증착법(Physical Vapor Deposition; PVD) 또는 화학 증착법(Chemical Vapor Deposition; CVD)에 의해 형성될 수 있다. The
물리 증착법은 진공 속에서 가스화한 물질을 기본 표면에 피복하는 방법으로서, 진공 증착과 스퍼터링(sputtering) 방법으로 나뉜다. 진공 증착은 고진공하에서 금속을 가열한 후 증발되는 금속 입자를 기판에 부착시켜 박막을 만드는 방식이다. 스퍼터링이란 물질에 이온 충격을 가하면 상기 물질을 구성하는 원자나 분자가 튀어나와 상기 물질 주위의 물체면에 부착하는 현상을 이용하여 물체면에 박막을 형성하는 공정을 의미한다. The physical vapor deposition method is a method of coating a gasified substance in a vacuum on a basic surface, and is divided into a vacuum deposition method and a sputtering method. Vacuum deposition is a method of heating a metal under high vacuum and attaching evaporated metal particles to a substrate to form a thin film. Sputtering refers to a process in which a thin film is formed on an object surface by using a phenomenon that an atom or molecule constituting the material protrudes and adheres to an object surface around the material when an ion impact is applied to the material.
화학 증착법은 제조공정에서 피복하는 기판 위에 원료가스를 흐르게 하여 외부 에너지를 가하여 화학결합, 원료가스 분해 등의 반응으로 박막을 형성하는 방법이다.The chemical vapor deposition method is a method in which a raw material gas is flowed on a substrate to be coated in the manufacturing process, external energy is applied to form a thin film by chemical coupling, decomposition of a raw material gas, or the like.
도 7b 및 도 7c를 참조하면, 금속 시드층(241)이 형성된 관통홀(231)에 금속재(243)를 충진한다. 7B and 7C, the
일 실시예에 따라, 금속재(243)는 용융 금속일 수 있다. 용융 금속을 관통홀(231)에 충진한 후 응고시켜 관통전극(240)을 형성할 수 있다. 관통전극(240)이 다른 공정의 영향을 받지 않기 위해, 용융 금속의 용융 온도는 섭씨 250도 이상일 수 있다. 층간절연층(213) 내 배선층(미도시) 및 외부장치(예컨대, PCB 기판)가 알루미늄으로 구성된 경우, 용융 금속이 알루미늄에 영향을 주지 않기 위해, 용융 금속의 용융 온도는 섭씨 400도 이하일 수 있다. 예컨대 금속재(243)로 유텍틱(Eutectic) 합금을 이용하여, 낮은 용융 온도를 얻을 수 있다.According to one embodiment, the
다른 실시예에 따라, 금속재(243)는 전기 도금에 의해 관통홀(231)에 충진될 수 있다.According to another embodiment, the
또 다른 실시예에 따라, 금속재(243)는 은 도전 페이스트(silver electrical conductive pastes) 또는 솔더 페이스트(solder paste)이며, 금속재(243)를 관통홀(231)에 충진하고 열처리하여 관통전극(240)을 형성할 수 있다.According to another embodiment, the
또 다른 실시예에 따라, 금속재(243)를 별도로 충진하지 않고 스퍼터링에 의해 관통홀(231)을 충진할 수 있다.According to another embodiment, the through
도 7c 및 도 8을 참조하면, 관통홀(231)에 금속재(243)를 충진한 후, 감광성 유리 기판(230)의 전면을 연마하여 평탄화할 수 있다. 이에 따라 관통홀(231) 외부에 형성된 금속 시드층 및 금속재 부분(245)을 제거하여 관통전극(240)을 형성할 수 있다. 이때 관통전극(240)은 금속 시드층(241) 및 금속재(243)로 구성될 수 있다. 설명의 편의를 위해 이하의 도면에서는 금속 시드층(241) 및 금속재(243)를 각각 도시하지 않고 단순히 관통전극(240)으로 표시하기로 한다.7C and 8, after the
이상에서 관통전극(240)의 형성 방법을 설명하였으나, 본 발명의 범위는 이에 한정되는 것은 아니며, 관통전극(240)은 다양한 방법으로 형성될 수 있다. Although the method for forming the penetrating
도 8 및 도 9를 참조하면, 웨이퍼(210')의 후면부(217)를 제거한다. 후면부(217)는 폴리싱(polishing), 예컨대 화학기계연마(Chemical Mechanical Polishing; CMP) 공정에 의해 제거될 수 있다.Referring to FIGS. 8 and 9, the
도 10을 참조하면, 후면부(217)가 제거된 웨이퍼(210)의 후면에 컬러필터(260)를 형성한다. 컬러필터(260)는 광전변환부(215) 내 픽셀 어레이(미도시)의 각 레드(red), 블루(blue) 및 그린(green) 픽셀(미도시)에 대응되어 배치될 수 있다.Referring to FIG. 10, a
도 11을 참조하면, 컬러필터(260) 하부에 마이크로렌즈(270)를 형성한다. Referring to FIG. 11, a
이후 관통전극(240) 및 외부장치, 예컨대 PCB 기판 사이에 연결되는 외부접속단자(250)가 형성될 수 있다.Then, the penetrating
상술한 실시예에 따르면, 본 발명은 웨이퍼 상의 패드와 외부 장치를 와이어 본딩을 이용하여 연결하지 않고, 웨이퍼에 관통홀이 형성된 기판을 결합하고 관통전극을 형성함으로써, 제조 비용과 패키지의 사이즈를 줄이는 효과가 있다.According to the above-described embodiments, the present invention can reduce the manufacturing cost and the size of the package by connecting the substrate on which the through-holes are formed and the through electrodes, without connecting the pads on the wafer and the external device by wire bonding It is effective.
한편, 실리콘 기판에 관통홀을 형성하는 경우를 가정하면, 실리콘은 반도체이므로 실리콘을 절연처리하여야 한다. 레이저를 이용하여 관통홀을 개별적으로 형성하여야 하므로 많은 시간이 소요되며, 고가의 공정설비를 이용하여야 한다.On the other hand, assuming that a through hole is formed in a silicon substrate, since silicon is a semiconductor, silicon should be insulated. Since the through holes must be formed individually using a laser, it takes a lot of time and expensive process equipment should be used.
본 발명은 감광성 유리 기판을 이용하고, 관통홀을 형성할 영역을 결정화한 후 플루오르화수소(hydrogen fluoride; HF)를 포함하는 수용액을 이용하여 제거함으로써, 관통홀을 작게 형성할 수 있다. 또한 관통홀을 한번에 형성할 수 있으며 별도의 절연처리가 필요 없으므로, 패키징에 소요되는 시간 및 비용을 절감할 수 있다.The present invention can form a small through-hole by using a photosensitive glass substrate and removing an aqueous solution containing hydrogen fluoride (HF) after crystallizing the region where the through hole is to be formed. In addition, since the through holes can be formed at one time and no separate insulating treatment is required, the time and cost required for packaging can be reduced.
도 12는 본 발명의 실시예들에 따른 전자소자의 웨이퍼 레벨 패키징 방법을 나타낸 순서도이다.12 is a flowchart showing a wafer level packaging method of an electronic device according to embodiments of the present invention.
도 1 및 도 12를 참조하면, 전자소자(미도시) 및 패드(111)를 포함하는 웨이퍼(110)의 전면에 접착층(120)을 형성한다(S301).1 and 12, an
감광성 유리 기판(130)의 패드(111)에 상응하는 위치에 관통홀을 형성한다(S303).A through hole is formed at a position corresponding to the
상기 관통홀이 패드(111)의 상부에 위치하도록 웨이퍼(110)와 감광성 유리 기판(130)을 정렬하고, 접착층(120)과 감광성 유리 기판(130)을 접착한다(S305).The
상기 관통홀 하부에 상응하는 접착층을 제거하고, 상기 관통홀에 금속재를 충진하여 관통전극(140)을 형성한다(S307).The adhesive layer corresponding to the lower portion of the through hole is removed, and the penetrating
이상에서는 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It should be understood that various modifications may be made by those skilled in the art without departing from the spirit and scope of the present invention.
100, 200: 웨이퍼 레벨 패키지 110, 210, 210': 웨이퍼
111, 211: 패드 120, 220: 접착층
130, 230: 감광성 유리 기판 140, 240: 관통전극
150, 250: 외부접속단자 213: 층간절연층
215: 광전변환부 217: 후면부
260: 컬러필터 270: 마이크로렌즈100, 200:
111, 211:
130, 230:
150, 250: external connection terminal 213: interlayer insulating layer
215: photoelectric conversion unit 217: rear side
260: Color filter 270: Micro lens
Claims (17)
감광성 유리 기판의 상기 패드에 상응하는 위치에 관통홀을 형성하는 단계;
상기 관통홀이 상기 패드의 상부에 위치하도록 상기 웨이퍼와 상기 감광성 유리 기판을 정렬하고, 상기 접착층과 상기 감광성 유리 기판을 결합하는 단계;
상기 관통홀 하부에 상응하는 상기 접착층을 제거하고, 상기 패드를 노출시키는 단계; 및
상기 관통홀에 금속재를 충진하여 관통전극을 형성하는 단계를 포함하는 전자소자의 웨이퍼 레벨 패키징 방법.Forming an adhesive layer on a front surface of a semiconductor wafer including an electronic element layer in which an electronic element is formed and a pad for connecting the electronic element to the outside;
Forming a through hole at a position corresponding to the pad of the photosensitive glass substrate;
Aligning the wafer and the photosensitive glass substrate such that the through hole is positioned on the pad, and bonding the adhesive layer and the photosensitive glass substrate;
Removing the adhesive layer corresponding to the lower portion of the through hole and exposing the pad; And
And filling the through hole with a metal material to form a penetrating electrode.
광전변환부를 포함하며,
상기 전자소자의 웨이퍼 레벨 패키징 방법은
상기 관통전극을 형성한 후, 상기 웨이퍼의 후면부를 제거하는 단계를 더 포함하는 전자소자의 웨이퍼 레벨 패키징 방법.The electronic device according to claim 1, wherein the electronic device
And a photoelectric conversion unit,
The wafer-level packaging method of the electronic device
And removing the backside portion of the wafer after forming the penetrating electrode.
상기 후면부가 제거된 상기 웨이퍼의 후면에 컬러필터 및 마이크로렌즈(microlens)를 형성하는 단계를 더 포함하는 전자소자의 웨이퍼 레벨 패키징 방법.The method of claim 2, wherein the wafer level packaging method of the electronic device
Further comprising forming color filters and microlens on the backside of the wafer from which the backside has been removed.
유리 상태 또는 결정 상태의 감광성 유리를 포함하는 전자소자의 웨이퍼 레벨 패키징 방법.The method of claim 1, wherein the photosensitive glass substrate
A method of packaging wafer level packaging of an electronic device comprising a glassy or crystalline state photosensitive glass.
자외선 경화형 레진(UltraViolet resin)인 전자소자의 웨이퍼 레벨 패키징 방법.The method according to claim 1, wherein the adhesive layer
Method for wafer level packaging of electronic devices, which is an ultra violet resin.
소성한 프릿글라스 페이스트(frit glass paste)인 전자소자의 웨이퍼 레벨 패키징 방법.The method according to claim 1, wherein the adhesive layer
A method for wafer level packaging of electronic devices that is a fritted glass paste.
포토레지스트(PhotoResist; PR) 또는 접착 필름인 전자소자의 웨이퍼 레벨 패키징 방법.The method according to claim 1, wherein the adhesive layer
A method of wafer level packaging of an electronic device that is a photoresist (PR) or an adhesive film.
용융 금속인 전자소자의 웨이퍼 레벨 패키징 방법.The method of claim 1, wherein the metal material
A method for wafer level packaging of electronic devices that are molten metals.
섭씨 250도 이상이고 섭씨 400도 이하인 전자소자의 웨이퍼 레벨 패키징 방법.The method according to claim 8, wherein the melting temperature of the molten metal is
A method of packaging a wafer level of an electronic device having a temperature of at least 250 degrees Celsius and not more than 400 degrees Celsius.
전기 도금 단계를 포함하는 전자소자의 웨이퍼 레벨 패키징 방법.The method of claim 1, wherein forming the penetrating electrode comprises:
A method of packaging a wafer level of an electronic device comprising an electroplating step.
상기 관통전극에 연결되는 외부접속단자를 형성하는 단계를 더 포함하는 전자소자의 웨이퍼 레벨 패키징 방법.The method of claim 1, wherein the wafer level packaging method of the electronic device
And forming an external connection terminal connected to the penetrating electrode.
정렬 키(alignment key)를 포함하고,
상기 관통홀이 상기 패드의 상부에 위치하도록 상기 웨이퍼와 상기 감광성 유리 기판을 정렬하고, 상기 접착층과 상기 감광성 유리 기판을 결합하는 단계는
상기 정렬 키를 이용하여 상기 웨이퍼와 상기 감광성 유리 기판을 정렬하는 단계를 포함하는 전자소자의 웨이퍼 레벨 패키징 방법.The method of claim 1, wherein each of the wafer and the photosensitive glass substrate
Includes an alignment key,
Aligning the wafer and the photosensitive glass substrate such that the through hole is located on the pad, and bonding the adhesive layer and the photosensitive glass substrate
And aligning the wafer and the photosensitive glass substrate using the alignment key.
포지(posi)형 포토레지스트이고,
상기 감광성 유리 기판은
결정 상태이며,
상기 관통홀 하부에 상응하는 상기 접착층을 제거하고, 상기 관통홀에 상기 금속재를 충진하여 상기 관통전극을 형성하는 단계는
상기 감광성 유리 기판에 빛을 조사하는 단계; 및
상기 관통홀 하부에 상응하는 상기 접착층을 현상액에 의해 용해시킨 후 세정을 통해 제거하는 단계를 더 포함하는 전자소자의 웨이퍼 레벨 패키징 방법.The method according to claim 1, wherein the adhesive layer
A posi-type photoresist,
The photosensitive glass substrate
Crystalline state,
The step of removing the adhesive layer corresponding to the lower portion of the through hole and filling the through hole with the metal material to form the penetrating electrode
Irradiating the photosensitive glass substrate with light; And
Further comprising the step of dissolving the adhesive layer corresponding to the lower portion of the through hole with a developing solution and then removing the adhesive layer through cleaning.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130013153A KR101505906B1 (en) | 2013-02-06 | 2013-02-06 | Wafer level packaging method of electronic device and wafer level package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130013153A KR101505906B1 (en) | 2013-02-06 | 2013-02-06 | Wafer level packaging method of electronic device and wafer level package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140100178A KR20140100178A (en) | 2014-08-14 |
KR101505906B1 true KR101505906B1 (en) | 2015-03-26 |
Family
ID=51746142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130013153A KR101505906B1 (en) | 2013-02-06 | 2013-02-06 | Wafer level packaging method of electronic device and wafer level package |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101505906B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10998390B2 (en) | 2018-12-24 | 2021-05-04 | Samsung Display Co., Ltd. | Organic light emitting diode display and a manufacturing method thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026301A (en) | 2000-07-07 | 2002-01-25 | Toshiba Corp | Photoelectric conversion device and manufacturing method thereof |
JP2002174742A (en) * | 2000-12-06 | 2002-06-21 | Toppan Printing Co Ltd | Board for mounting optical part, package substrate and printed circuit board |
KR20080050850A (en) * | 2006-12-04 | 2008-06-10 | 삼성전자주식회사 | Back illuminated image sensor |
KR20100123673A (en) * | 2010-11-15 | 2010-11-24 | 주식회사 하이닉스반도체 | Image sensor module |
-
2013
- 2013-02-06 KR KR1020130013153A patent/KR101505906B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026301A (en) | 2000-07-07 | 2002-01-25 | Toshiba Corp | Photoelectric conversion device and manufacturing method thereof |
JP2002174742A (en) * | 2000-12-06 | 2002-06-21 | Toppan Printing Co Ltd | Board for mounting optical part, package substrate and printed circuit board |
KR20080050850A (en) * | 2006-12-04 | 2008-06-10 | 삼성전자주식회사 | Back illuminated image sensor |
KR20100123673A (en) * | 2010-11-15 | 2010-11-24 | 주식회사 하이닉스반도체 | Image sensor module |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10998390B2 (en) | 2018-12-24 | 2021-05-04 | Samsung Display Co., Ltd. | Organic light emitting diode display and a manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20140100178A (en) | 2014-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6315859B2 (en) | Imaging device, semiconductor device, and imaging unit | |
US9230947B2 (en) | Method of forming 3D integrated microelectronic assembly with stress reducing interconnects | |
US7981727B2 (en) | Electronic device wafer level scale packages and fabrication methods thereof | |
TWI470775B (en) | Low stress cavity package for back side illuminated image sensor, and method of making same | |
TWI408790B (en) | Semiconductor device including through-electrode and method of manufacturing the same | |
KR101870985B1 (en) | Semiconductor package and manufacturing method for a semiconductor package as well as optical module | |
US8174090B2 (en) | Packaging structure | |
JP2006210888A (en) | Semiconductor package and its manufacturing method | |
US8563349B2 (en) | Method of forming semiconductor device | |
US20050161756A1 (en) | Package of a semiconductor device with a flexible wiring substrate and method for the same | |
US20090050995A1 (en) | Electronic device wafer level scale packges and fabrication methods thereof | |
TW201508882A (en) | Electronic device package and fabrication method thereof | |
TWI614881B (en) | Photosensitive module and method for forming the same | |
CN104054164A (en) | Semiconductor device and method for manufacturing same | |
JP6993726B2 (en) | Imaging assembly and its packaging method, lens module, electronic device | |
US20070292127A1 (en) | Small form factor camera module with lens barrel and image sensor | |
JP4641820B2 (en) | Manufacturing method of semiconductor device | |
JP2010165939A (en) | Solid-state imaging device and method of manufacturing the same | |
KR101505906B1 (en) | Wafer level packaging method of electronic device and wafer level package | |
US10886315B2 (en) | Photosensitive assembly and formation methods thereof, lens module, and electronic device | |
WO2020003796A1 (en) | Solid-state imaging device, electronic apparatus, and manufacturing method of solid-state imaging device | |
KR101505909B1 (en) | Wafer level packaging method of electronic device | |
KR20050120359A (en) | Package for semiconductor image pickup device and fabricating method thereof | |
KR101116834B1 (en) | Wafer level package and method of manufacturing the same | |
KR20080004183A (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
FPAY | Annual fee payment |
Payment date: 20181112 Year of fee payment: 4 |
|
R401 | Registration of restoration | ||
FPAY | Annual fee payment |
Payment date: 20200115 Year of fee payment: 6 |