KR101504272B1 - Compound semiconductor and method of producing the same - Google Patents
Compound semiconductor and method of producing the same Download PDFInfo
- Publication number
- KR101504272B1 KR101504272B1 KR20130149894A KR20130149894A KR101504272B1 KR 101504272 B1 KR101504272 B1 KR 101504272B1 KR 20130149894 A KR20130149894 A KR 20130149894A KR 20130149894 A KR20130149894 A KR 20130149894A KR 101504272 B1 KR101504272 B1 KR 101504272B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- substrate
- thermal expansion
- layer
- expansion coefficient
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2011—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline insulating material, e.g. sapphire
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
Description
본 발명은 화합물 반도체 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 기판과 반도체층 간의 열팽창 계수 차이로 인한 휨 변형을 방지하는 화합물 반도체 및 이의 제조 방법에 관한 것이다.The present invention relates to a compound semiconductor and a method of manufacturing the same, and more particularly, to a compound semiconductor that prevents warpage due to a difference in thermal expansion coefficient between a substrate and a semiconductor layer and a method for manufacturing the same.
질화갈륨(GaN) 기반 반도체는 넓은 밴드갭(band gap)을 가지고 있어 가시광부터 자외선까지 다양한 광전소자에 사용된다. 광전소자 중, 발광다이오드(Light Emitting Diode; LED)는 대부분 사파이어(Al2O3) 웨이퍼 기판 상에 질화 화합물(III-N) 계열의 화합물 반도체층 즉, 도핑되지 않은 GaN, n형 도핑된 n-GaN, 양자 우물 구조의 활성층, p형 도핑된 p-GaN 층이 적층되어 제조된다.Gallium nitride (GaN) -based semiconductors have a wide band gap and are used in a variety of photoelectric devices ranging from visible light to ultraviolet light. Among photoelectric elements, a light emitting diode (LED) is a compound semiconductor layer of a nitride compound (III-N) type on a sapphire (Al 2 O 3 ) wafer substrate, that is, undoped GaN, n-doped n -GaN, an active layer of a quantum well structure, and a p-type doped p-GaN layer.
웨이퍼(wafer) 상에 화합물 반도체층을 형성하는데 있어서, 화학 기상 증착 방법의 일종인 금속 유기 화학 증착(Metal Organic Chemical Vapor Deposition; 이하, MOCVD) 방법이 이용되고 있다.In forming a compound semiconductor layer on a wafer, a metal organic chemical vapor deposition (MOCVD) method, which is a kind of chemical vapor deposition method, is used.
일반적인 MOCVD 성장 장비는 챔버, 챔버 내에 회전 가능하게 설치되어 웨이퍼가 안착되는 서셉터, 서셉터의 하부에 배치되어 상기 서셉터를 가열하는 히터, 챔버 내로 반도체층을 형성하기 위한 소스 예컨대, III족 또는 V족 소스를 도입하는 가스 도입구를 포함한다.Typical MOCVD growth equipment includes a chamber, a susceptor mounted rotatably within the chamber to seat the wafer, a heater disposed below the susceptor to heat the susceptor, a source for forming a semiconductor layer into the chamber, And a gas introduction port for introducing the V source.
이러한 MOCVD 성장 장비에서 III-V족 화합물중 질화 화합물(III-N)을 기판 상에 성장시키는 방법을 간략히 설명하면 하기와 같다.A method of growing a nitride compound (III-N) on a substrate in the III-V group compound in the MOCVD growth apparatus will be briefly described below.
서셉터 상에 사파이어(Al2O3) 웨이퍼를 안착시킨 후, 히터를 동작시켜 웨이퍼를 고온으로 가열한다. 그리고 가스 도입구를 통해 III족 소스 가스(Source gas)인 트리메틸갈륨(trimethyl-gallium; TMGa)과, V족 소스인 암모니아(NH3)를 챔버 내로 도입하면, 유입되는 갈륨(Ga)과 질소(N) 소스가 상호 반응하여, 고온으로 가열된 웨이퍼의 증착면에 질화갈륨(GaN) 박막이 형성된다.After the sapphire (Al 2 O 3 ) wafer is placed on the susceptor, the wafer is heated to a high temperature by operating the heater. When trimethyl-gallium (TMGa), which is a Group III source gas, and ammonia (NH 3 ), which is a Group V source, are introduced into the chamber through the gas inlet, the gallium (Ga) and nitrogen N) source are mutually reacted to form a gallium nitride (GaN) thin film on the deposition surface of the wafer heated to a high temperature.
한편, 화합물 반도체층의 성장은 1100℃ 내외의 고온에서 이루어지며, 화합물 반도체층의 성장이 종료되면 상온으로 온도를 떨어트리고 난 후 이를 챔버로부터 인출시킨다. 그런데 웨이퍼와 화합물 반도체층 간의 열팽창 계수 차이로 인하여 웨이퍼가 휘는 현상이 발생된다. 예를 들어, 사파이어(Al2O3) 웨이퍼 상에 질화갈륨(GaN) 박막을 성장시키는 경우, 사파이어(Al2O3) 웨이퍼의 열팽창 계수가 질화갈륨(GaN)의 열팽창 계수에 비해 크기 때문에, 고온에서 박막 성장 후, 상온으로 온도가 떨어질 때, 사파이어(Al2O3) 웨이퍼가 수축 정도가 질화갈륨(GaN) 박막에 비해 크다. 이에, 사파이어(Al2O3) 웨이퍼의 상면이 볼록한 휨(bowing) 변형이 발생된다. 이러한 휨 변형으로 인해, 화합물 반도체층에 전위(dislocation)와 같은 결함이 발생되며, 이는 화합물 반도체층의 특성 또는 품질을 저하시키는 요인으로 작용한다.On the other hand, the growth of the compound semiconductor layer is performed at a high temperature of about 1100 DEG C, and when the growth of the compound semiconductor layer is finished, the temperature is lowered to room temperature and then the compound semiconductor layer is taken out from the chamber. However, due to the difference in thermal expansion coefficient between the wafer and the compound semiconductor layer, the wafer is bent. Because, for example, sapphire (Al 2 O 3) When growing a gallium nitride (GaN) thin film on a wafer, a sapphire (Al 2 O 3) size of the thermal expansion coefficient of the wafer as compared to the thermal expansion coefficient of gallium nitride (GaN), The sapphire (Al 2 O 3 ) wafer shrinks sharply when compared to a gallium nitride (GaN) thin film when the temperature is lowered to room temperature after growing the thin film at a high temperature. Thus, convex bowing deformation occurs on the upper surface of the sapphire (Al 2 O 3 ) wafer. Such bending deformation causes defects such as dislocations in the compound semiconductor layer, which acts as a factor to deteriorate the characteristics or quality of the compound semiconductor layer.
상술한 문제를 해결하기 위하여, 미국등록특허 7,198,671에는 성장될 화합물 반도체층과 열팽창 계수가 다른 이종 물질을 웨이퍼의 하부면에 증착하여, 휨을 방지하는 기술이 개시되어 있다. 하지만, 웨이퍼의 하부면에 웨이퍼의 휨을 방지하기 위한 박막을 형성하면 이때의 상기 웨이퍼의 상부 표면 온도 분포와, 기존과 같이 상기 웨이퍼의 하부면에 휨 방지를 위한 박막을 형성하지 않을 때 상기 웨이퍼의 상부 표면 온도 분포가 달라, 같은 조건으로 웨이퍼 상면에 박막을 성장시킬 때, 기존과는 다른 박막 특성을 가질 수 있다. 특히, 이러한 화합물 반도체 기판을 이용하는 발광다이오드(LED)의 경우, 양자 우물 성장온도에 영향을 미쳐, 광 특성을 저하시킨다. 또한, 온도 차이 문제를 해결하기 위해서는 기존의 MOCVD 박막 성장 조건을 변경해야 하는 번거로움이 있다.In order to solve the above-mentioned problems, US Pat. No. 7,198,671 discloses a technique for depositing a different material having a different thermal expansion coefficient from a compound semiconductor layer to be grown on the lower surface of the wafer to prevent warpage. However, if a thin film for preventing warpage of the wafer is formed on the lower surface of the wafer, the temperature distribution of the upper surface of the wafer at that time, and the temperature distribution of the wafer when the thin film for preventing warpage is not formed on the lower surface of the wafer, When the thin film is grown on the wafer under the same conditions as the upper surface temperature distribution is different, the thin film characteristics can be different from the conventional one. Particularly, in the case of a light emitting diode (LED) using such a compound semiconductor substrate, the quantum well growth temperature is affected and the optical characteristics are deteriorated. Further, in order to solve the temperature difference problem, it is troublesome to change the growth condition of the conventional MOCVD thin film.
한편, 발광다이오드(LED)의 경우 상술한 바와 같이 사파이어(Al2O3) 웨이퍼의 상면에 화합물 반도체층을 형성하는데, 수직형 LED를 제작하기 위해서는 절연체인 사파이어(Al2O3) 웨이퍼를 레이저 리프트 오프(Laser Lift Off; LLO) 공정을 통해 제거해야 한다.In the case of a light emitting diode (LED), a compound semiconductor layer is formed on the upper surface of a sapphire (Al 2 O 3 ) wafer as described above. In order to manufacture a vertical LED, a sapphire (Al 2 O 3 ) Must be removed through a Laser Lift Off (LLO) process.
그런데, 미국등록특허 7,198,671에서와 같이 웨이퍼 하부면에 휨(bowing) 발생 방지를 위한 이종 물질이 증착되어 있을 경우, 레이저 리프트 오프(Laser Lift Off; LLO) 공정을 위해, 웨이퍼 하부면에 형성된 증착막을 제거해야 하는 공정이 선행되어야 하는 번거로움이 있다.However, when a heterogeneous material is deposited on the lower surface of the wafer to prevent bowing as in US Pat. No. 7,198,671, a deposition film formed on the lower surface of the wafer for a laser lift off (LLO) There is a problem that the process to be removed must be preceded.
또한, 일본공개특허 1995-249573에는 웨이퍼의 하부면을 볼록 또는 오목한 곡률을 가지도록 가공함으로써 휨(bowing)을 방지하는 기술이 개시되어 있다. 그러나, 웨이퍼는 소정의 경도를 가지고 있기 때문에, 웨이퍼 하부면 전체를 볼록 또는 오목하도록 가공하기가 매우 어려우며, 동일한 곡률을 가지는 웨이퍼를 제작하기 어려워 양산의 어려움이 있을 뿐만 아니라, 이러한 가공에도 불구하고 휨(bowing) 현상을 완전히 제거할 수 없다.Japanese Laid-Open Patent Application No. 1995-249573 discloses a technique for preventing bowing by processing the lower surface of the wafer so as to have a convex or concave curvature. However, since the wafer has a predetermined hardness, it is very difficult to process the entire lower surface of the wafer in a convex or concave manner, and it is difficult to produce a wafer having the same curvature, the bowing phenomenon can not be completely eliminated.
본 발명은 기판과 반도체층 간의 열팽창 계수 차이로 인한 휨 변형을 방지하는 화합물 반도체 및 이의 제조 방법을 제공한다.The present invention provides a compound semiconductor that prevents warpage deformation due to a difference in thermal expansion coefficient between a substrate and a semiconductor layer, and a method of manufacturing the same.
본 발명에 따른 화합물 반도체는 기판, 상기 기판 상면에 형성된 반도체층, 상기 반도체층 상면에 형성된 휨 방지층을 포함하고, 상기 기판 상에 형성된 반도체층의 열팽창 계수가 상기 기판의 열팽창 계수에 비해 작을 때, 상기 휨 방지층의 열팽창 계수는 상기 기판의 열팽창 계수에 비해 크거나 같고, 상기 기판 상에 형성된 반도체층의 열팽창 계수가 상기 기판의 열팽창 계수에 비해 클 때, 상기 휨 방지층의 열팽창 계수는 상기 기판의 열팽창 계수에 비해 작거나 같다.The compound semiconductor according to the present invention includes a substrate, a semiconductor layer formed on an upper surface of the substrate, and a bending prevention layer formed on an upper surface of the semiconductor layer. When the thermal expansion coefficient of the semiconductor layer formed on the substrate is smaller than the thermal expansion coefficient of the substrate, Wherein the coefficient of thermal expansion of the bending prevention layer is greater than or equal to the coefficient of thermal expansion of the substrate when the coefficient of thermal expansion of the semiconductor layer formed on the substrate is larger than the coefficient of thermal expansion of the substrate, It is less than or equal to the coefficient.
상기 기판은 사파이어(Al2O3) 웨이퍼 및 실리콘(Si) 웨이퍼 중 어느 하나이고, 상기 반도체층은 질화갈륨(GaN), 질화알루미늄(AlN), 알루미늄질화갈륨(AlGaN), 질화인듐(InN), 인듐질화갈륨(InGaN) 중 어느 하나로 이루어지며, 상기 휨 방지층은 알루미늄(Al), 니켈(Ni), 크롬(Cr), 구리(Cu), 철(Fe), 금(Au) 및 실리콘(Si) 중 어느 하나인 것이 바람직하다.Wherein the substrate is one of a sapphire (Al 2 O 3 ) wafer and a silicon (Si) wafer, and the semiconductor layer is made of gallium nitride (GaN), aluminum nitride (AlN), aluminum gallium nitride (AlGaN), indium nitride (InN) (Al), nickel (Ni), chromium (Cr), copper (Cu), iron (Fe), gold (Au), and silicon (Si), wherein the bending prevention layer is made of one of indium ). ≪ / RTI >
상기 기판은 사파이어(Al2O3) 웨이퍼이고, 상기 반도체층은 질화갈륨(GaN), 질화알루미늄(AlN), 알루미늄질화갈륨(AlGaN), 질화인듐(InN), 인듐질화갈륨(InGaN) 중 어느 하나이며, 상기 휨 방지층은 알루미늄(Al), 니켈(Ni), 크롬(Cr), 구리(Cu), 철(Fe), 금(Au) 중 적어도 어느 하나로 형성되는 것이 바람직하다.The substrate is a sapphire (Al 2 O 3 ) wafer, and the semiconductor layer is made of any one of gallium nitride (GaN), aluminum nitride (AlN), aluminum gallium nitride (AlGaN), indium nitride (InN), and indium gallium nitride And the bending prevention layer is formed of at least one of aluminum (Al), nickel (Ni), chromium (Cr), copper (Cu), iron (Fe), and gold (Au).
상기 기판은 실리콘(Si) 웨이퍼이고, 상기 반도체층은 질화갈륨(GaN), 질화알루미늄(AlN), 알루미늄질화갈륨(AlGaN), 질화인듐(InN), 인듐질화갈륨(InGaN) 중 어느 하나이며, 상기 휨 방지층은 실리콘(Si)이 형성된다.Wherein the substrate is a silicon wafer and the semiconductor layer is any one of gallium nitride (GaN), aluminum nitride (AlN), aluminum gallium nitride (AlGaN), indium nitride (InN), and indium gallium nitride (InGaN) The bending prevention layer is formed of silicon (Si).
상기 반도체층은 기판 상에 형성된 n형 반도체층, 상기 n형 반도체층 상에 형성된 양자 우물 구조의 활성층 및 상기 활성층 상에 형성된 p형 반도체층을 포함하고, 상기 휨 방지층은 상기 p형 반도체층 상에 형성된다.The semiconductor layer includes an n-type semiconductor layer formed on a substrate, an active layer having a quantum well structure formed on the n-type semiconductor layer, and a p-type semiconductor layer formed on the active layer, As shown in FIG.
상기 반도체층은 기판 상에 형성된 n형 반도체층, 상기 n형 반도체층 상에 형성된 양자 우물 구조의 활성층, 상기 활성층 상에 형성된 p형 반도체층 및 상기 p형 반도체층 상에 오믹 접촉층(ohmic contact)을 포함하고, 상기 휨 방지층은 상기 오믹 접촉층(ohmic contact) 상에 형성된다.The semiconductor layer includes an n-type semiconductor layer formed on a substrate, an active layer of a quantum well structure formed on the n-type semiconductor layer, a p-type semiconductor layer formed on the active layer, and an ohmic contact layer ), And the bending prevention layer is formed on the ohmic contact layer.
본 발명에 따른 화합물 반도체 제조 방법은 기판을 마련하는 과정; 상기 기판 상에 반도체층을 형성하는 과정; 상기 반도체층 상에 상기 기판과 열팽창 계수가 다른 물질을 이용하여 휨 방지층을 형성하는 과정;을 포함하고, 상기 반도체층 상에 상기 휨 방지층을 형성하는 과정에 있어서, 상기 반도체층의 열팽창 계수가 상기 기판의 열팽창 계수에 비해 작을 경우, 상기 기판의 열팽창 계수에 비해 열팽창 계수가 크거나 같은 재료를 이용하여 상기 반도체층 상에 휨 방지층을 형성하고, 상기 반도체층의 열팽창 계수가 상기 기판의 열팽창 계수에 비해 클 경우, 상기 기판의 열팽창 계수에 비해 열팽창 계수가 작거나 같은 재료를 이용하여 상기 반도체층 상에 휨 방지층을 형성한다.A method for fabricating a compound semiconductor according to the present invention includes: preparing a substrate; Forming a semiconductor layer on the substrate; And forming a bending prevention layer on the semiconductor layer by using a material having a thermal expansion coefficient different from that of the substrate. In the process of forming the bending prevention layer on the semiconductor layer, the thermal expansion coefficient of the semiconductor layer A bending prevention layer is formed on the semiconductor layer by using a material having a thermal expansion coefficient larger than or equal to the thermal expansion coefficient of the substrate when the thermal expansion coefficient of the semiconductor layer is smaller than a thermal expansion coefficient of the substrate, A bending prevention layer is formed on the semiconductor layer by using a material having a thermal expansion coefficient smaller than or equal to the thermal expansion coefficient of the substrate.
상기 기판은 사파이어(Al2O3) 웨이퍼 및 실리콘(Si) 웨이퍼 중 어느 하나이고, 상기 반도체층은 질화갈륨(GaN), 질화알루미늄(AlN), 알루미늄질화갈륨(AlGaN), 질화인듐(InN), 인듐질화갈륨(InGaN) 계열 중 어느 하나의 계열로 이루어지며, 상기 휨 방지층은 알루미늄(Al), 니켈(Ni), 크롬(Cr), 구리(Cu), 철(Fe), 금(Au), 실리콘(Si)으로 형성되는 것이 바람직하다.Wherein the substrate is one of a sapphire (Al 2 O 3 ) wafer and a silicon (Si) wafer, and the semiconductor layer is made of gallium nitride (GaN), aluminum nitride (AlN), aluminum gallium nitride (AlGaN), indium nitride (InN) (Al), nickel (Ni), chromium (Cr), copper (Cu), iron (Fe), gold (Au), and indium gallium nitride (InGaN) , And silicon (Si).
상기 사파이어(Al2O3) 웨이퍼 기판 상에 질화갈륨(GaN), 질화알루미늄(AlN), 알루미늄질화갈륨(AlGaN), 질화인듐(InN), 인듐질화갈륨(InGaN) 계열 중 어느 하나의 계열로 반도체층을 형성하며, 상기 반도체층 상에 알루미늄(Al), 니켈(Ni), 크롬(Cr), 구리(Cu), 철(Fe), 금(Au) 중 어느 하나를 이용하여 상기 휨 방지층을 형성하는 것이 바람직하다.(GaN), aluminum nitride (AlN), aluminum gallium nitride (AlGaN), indium nitride (InN) or indium gallium nitride (InGaN) on the sapphire (Al 2 O 3 ) Wherein the semiconductor layer is formed by using any one of aluminum (Al), nickel (Ni), chromium (Cr), copper (Cu), iron (Fe), and gold (Au) .
상기 실리콘(Si) 웨이퍼 기판 상에 질화갈륨(GaN), 질화알루미늄(AlN), 알루미늄질화갈륨(AlGaN), 질화인듐(InN), 인듐질화갈륨(InGaN) 계열 중 어느 하나의 계열로 반도체층을 형성하며, 상기 반도체층 상에 실리콘(Si)을 이용하여 휨 방지층을 형성하는 것이 바람직하다.A semiconductor layer is formed on the silicon (Si) wafer substrate by any one of the series of gallium nitride (GaN), aluminum nitride (AlN), aluminum gallium nitride (AlGaN), indium nitride (InN), and indium gallium nitride (InGaN) And a bending prevention layer is formed on the semiconductor layer using silicon (Si).
상기 휨 방지층은 상기 반도체층을 성장시키는 장비에서, 상기 반도체층 형성 후 연속하여 형성한다.The bending prevention layer is formed continuously in the equipment for growing the semiconductor layer after the formation of the semiconductor layer.
상기 반도체층 및 휨 방지층은 동일한 MOCVD 성장 장비 내에서 연속적으로 성장된다.The semiconductor layer and the bending prevention layer are successively grown in the same MOCVD growth equipment.
상기 반도체층을 형성하는데 있어서, 상기 기판 상에 n형 반도체층을 형성하는 과정; 상기 n형 반도체층 상에 양자 우물 구조의 활성층을 형성하는 과정; 및 상기 활성층 상에 p형 반도체층을 형성하는 과정;을 포함하고, 상기 p형 반도체층 상에 상기 휨 방지층을 형성한다.Forming an n-type semiconductor layer on the substrate to form the semiconductor layer; Forming an active layer having a quantum well structure on the n-type semiconductor layer; And forming a p-type semiconductor layer on the active layer, wherein the bending prevention layer is formed on the p-type semiconductor layer.
상기 반도체층을 형성하는데 있어서, 상기 기판 상에 n형 반도체층을 형성하는 과정; 상기 n형 반도체층 상에 양자 우물 구조의 활성층을 형성하는 과정; 상기 활성층 상에 p형 반도체층을 형성하는 과정; 및 상기 p형 반도체층 상에 오믹 접촉층(ohmic contact)을 형성하는 과정;을 포함하고, 상기 휨 방지층은 상기 오믹 접촉층(ohmic contact) 상에 형성된다.Forming an n-type semiconductor layer on the substrate to form the semiconductor layer; Forming an active layer having a quantum well structure on the n-type semiconductor layer; Forming a p-type semiconductor layer on the active layer; And forming an ohmic contact on the p-type semiconductor layer, wherein the bending prevention layer is formed on the ohmic contact layer.
본 발명의 실시형태들에 의하면, 반도체층의 상면에 기판에 비해 열팽창 계수가 크거나 같은 또는 작거나 같은 물질로 휨 방지층을 형성함으로써, 상온에서 기판과 반도체층 간의 열팽창 계수 차이로 인한 응력을 완충시킨다. 이에 상온에서 휨(bowing) 변형이 발생되지 않거나, 줄일 수 있는 화합물 반도체를 제조할 수 있다.According to the embodiments of the present invention, the bending prevention layer is formed on the upper surface of the semiconductor layer with a material having a thermal expansion coefficient larger than, equal to, or smaller than that of the substrate, thereby buffering stress caused by the difference in thermal expansion coefficient between the substrate and the semiconductor layer . Thus, a compound semiconductor in which bowing deformation does not occur at room temperature or can be reduced can be produced.
또한, 종래와 같이 기판을 가공하는 공정을 거치지 않고, 반도체층 성장 종료 후에, 상기 반도체층을 성장시킨 성장 장비에서 휨 방지층을 연속적으로 형성한다. 따라서, 화합물 반도체를 제조하는 공정 시간이 단축되며, 휨 방지층 성장을 위한 별도의 성장 장비를 마련할 필요가 없는 장점이 있다.Further, after the completion of the growth of the semiconductor layer, the bending prevention layer is continuously formed in the growth equipment in which the semiconductor layer is grown without the step of processing the substrate as in the prior art. Accordingly, the process time for producing the compound semiconductor is shortened, and there is no need to provide a separate growth equipment for the growth of the anti-flexural layer.
도 1은 본 발명의 실시예에 따른 화합물 반도체를 나타낸 단면도
도 2a 내지 도 2c는 본 발명의 실시예에 따른 화합물 반도체의 제조 방법을 순차적으로 나타낸 도면
도 3은 본 발명의 실시예에 따른 화합물 반도체의 반도체층 및 휨 방지층을 형성하는 MOCVD 성장 장비의 단면도1 is a cross-sectional view showing a compound semiconductor according to an embodiment of the present invention
2A to 2C are views sequentially showing a method of manufacturing a compound semiconductor according to an embodiment of the present invention
3 is a cross-sectional view of an MOCVD growth apparatus forming a semiconductor layer and a bending prevention layer of a compound semiconductor according to an embodiment of the present invention
이하, 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, embodiments of the present invention will be described in detail. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of other various forms of implementation, and that these embodiments are provided so that this disclosure will be thorough and complete, It is provided to let you know completely.
본 발명은 기판(100) 상에 반도체층(200)을 형성하는 화합물 반도체에 있어서, 기판(100)과 반도체층(200) 간의 열팽창 계수 차이로 인한 휨(bowing) 변형이 방지된 화합물 반도체 및 이의 제조 방법을 제공한다. 휨(bowing) 변형을 방지하기 위해 본 발명에서는 화합물 반도체층(200) 상면에 기판(100)과 열팽창 계수가 다른 물질로 박막(이하, 휨 방지층(300))을 형성하여, 기판(100)과 화합물 반도체층(200) 간의 열팽창 계수 차이로 인한 응력을 완충 또는 완화(buffer) 시킨다. 여기서, 휨 방지층(300)은 기판(100) 상에 형성되는 반도체층(200)의 열팽창 계수가 상기 기판(100)에 비해 작을 때와, 클 때의 재료가 다르다. 보다 구체적으로, 반도체층(200)의 열팽창 계수가 기판(100)에 비해 작을 때, 휨 방지층(300)은 상기 기판(100)에 비해 열팽창 계수가 크거나 같은 재료로 성장 또는 형성된다. 반대로, 반도체층(200)의 열팽창 계수가 기판(100)에 비해 클 때, 휨 방지층(300)은 상기 기판(100)에 비해 열팽창 계수가 작거나 같은 재료로 성장 또는 형성된다.
The present invention relates to a compound semiconductor in which a
도 1은 본 발명의 실시예에 따른 화합물 반도체를 나타낸 단면도로서, 예컨대 수직형 발광다이오드(LED)이다.1 is a cross-sectional view showing a compound semiconductor according to an embodiment of the present invention, for example, a vertical type light emitting diode (LED).
이하에서는 도 1을 참조하여, 본 발명의 실시예에 따른 화합물 반도체를 설명한다. 이후 설명되는 실시예에 따른 기판은 웨이퍼이며, 보다 구체적으로는 2 인치 웨이퍼이다.Hereinafter, a compound semiconductor according to an embodiment of the present invention will be described with reference to FIG. The substrate according to the embodiment described hereinafter is a wafer, more specifically a 2 inch wafer.
도 1을 참조하면, 본 발명의 실시예에 따른 화합물 반도체는 기판(100), 기판(100)의 일면 예컨대, 상면에 형성된 반도체층(200), 반도체층(200)의 상면에 형성되어 기판(100)과 반도체층(200) 간의 열팽창 계수 차이로 인한 휨(bowing) 변형을 방지하는 휨 방지층(300)을 포함한다.1, a compound semiconductor according to an embodiment of the present invention includes a
여기서, 기판(100)은 사파이어(Al2O3) 웨이퍼, 실리콘(Si) 웨이퍼 중 어느 하나일 수 있다. 물론 기판(100)은 이에 한정되지 않고, 다양한 재료의 웨이퍼를 사용할 수 있다.Here, the
반도체층(200)은 기판(100) 상면에 형성된 제 1 내지 제 3 반도체층(210, 220, 230)을 포함하며, 기판(100)으로부터 제 1 반도체층(210), 제 2 반도체층(220), 제 3 반도체층(230)이 순차적으로 적층된다. 여기서, 제 1 반도체층(210)은 n형 반도체층, 제 2 반도체층(220)은 양자 우물 구조의 활성층, 제 3 반도체층(230)은 p형 반도체층이다. 즉, 실시예에 따른 반도체층(200)은 기판(100) 상에 n형 반도체층, 활성층 및 p형 반도체층이 순차적으로 형성된다. 또한, 반도체층(200)은 기판(100)과 제 1 반도체층(210; n형 반도체층) 사이에 형성되며 도핑되지 않은 반도체층(이하, 제 4 반도체층(240)), 활성층과 제 3 반도체층(230; p형 반도체층) 사이에 형성되어 전자(electron)의 이동을 저지하는 전자 저지층(electron blocking layer; 이하, 제 5 반도체층(250))을 더 포함할 수 있다. 그리고, 반도체층(200)의 접촉 저항을 줄이기 위해, 또는 오믹 컨택(ohmic contact)을 향상시키기 위해, p형 반도체층(즉, 제 3 반도체층(230)) 상에 오믹 컨택층(미도시) 더 형성될 수 있다.The
실시예에 따른 반도체층(200)은 예컨대, 질화갈륨(GaN) 계열의 화합물 박막으로서, 예컨대, 제 1 반도체층(210)은 n-GaN, 제 2 반도체층(220)은 InGaN/GaN, 제 3 반도체층(230)은 p-GaN, 제 4 반도체층(240)은 GaN, 제 5 반도체층(250)은 AlGaN이다. 즉, 실시예에 따른 반도체층(200)은 기판(100) 상에 GaN, n-GaN, InGaN/GaN, AlGaN, p-GaN 순으로 적층된 구조이다. 또한, p-GaN으로 이루어진 제 3 반도체층(230) 상에 InGaN으로 이루어진 오믹 컨택층이 형성될 수 있다.For example, the
상기에서는 질화갈륨(GaN) 계열의 화합물 반도체층(200)을 예를 들어 설명하였으나, 이에 한정되지 않고, 질화알루미늄(AlN), 알루미늄질화갈륨(AlGaN), 질화인듐(InN) 및 인듐질화갈륨(InGaN) 계열 중 어느 하나로 이루어진 화합물 반도체층(200)일 수 있다.(AlN), aluminum gallium nitride (AlGaN), indium nitride (InN), and indium gallium nitride (GaN), for example, but the present invention is not limited thereto. InGaN) -based
실시예에 따른 반도체층(200)이 성장되는 성장장비는 예컨대 MOCVD일 수 있다.
The growth equipment in which the
휨 방지층(300)은 반도체층(200)의 상면에 형성되는데, 보다 구체적으로는 제 3 반도체층(230) 즉, p형 반도체층 상면에 형성되며, 기판(100)과 반도체층(200) 사이의 열팽창 계수 관계에 따라 형성되는 물질이 다르다. 즉, 반도체층(200)의 열팽창 계수가 기판(100)에 비해 작을 때, 휨 방지층(300)은 상기 기판(100)에 비해 열팽창 계수가 크거나 같은 재료로 형성된다. 반대로, 반도체층(200)의 열팽창 계수가 기판(100)에 비해 클 때, 휨 방지층(300)은 상기 기판(100)에 비해 열팽창 계수가 작거나 같은 재료로 형성된다. 보다 구체적으로 예를 들어 설명하면, 기판(100)이 사파이어(Al2O3) 웨이퍼이고, 상기 사파이어(Al2O3)에 비해 열팽창 계수가 작은 질화 화합물인 질화갈륨(GaN), 질화알루미늄(AlN), 알루미늄질화갈륨(AlGaN), 질화인듐(InN) 및 인듐질화갈륨(InGaN) 계열 중 어느 하나로 반도체층(200)을 성장시키는 경우, 휨 방지층(300)은 사파이어(Al2O3)에 비해 열팽창 계수가 크거나 같은 재료인 알루미늄(Al), 니켈(Ni), 크롬(Cr), 구리(Cu), 철(Fe) 및 금(Au) 중 어느 하나로 형성된다. 다른 예로, 기판(100)이 실리콘(Si) 웨이퍼이고, 상기 실리콘(Si)에 비해 열팽창 계수가 큰 질화갈륨(GaN), 질화알루미늄(AlN), 알루미늄질화갈륨(AlGaN), 질화인듐(InN) 및 인듐질화갈륨(InGaN) 계열 중 어느 하나로 반도체층(200)을 성장시키는 경우, 휨 방지층(300)은 실리콘(Si)에 비해 열팽창 계수가 작거나 같은 재료로 형성되는데, 예컨대 실리콘(Si)이다.The bending
상기에서는 휨 방지층(300)이 반도체층(200)의 제 3 반도체층(230) 즉, p형 반도체층 상에 형성되는 것을 설명하였다. 그런데 이에 한정되지 않고, 오믹 컨택을 향상시키기 위해 p형 반도체층 상에 오믹 컨택층이 형성되는 경우, 상기 오믹 컨택층 상에 휨 방지층(300)이 형성될 수 있다.The bending
상기에서는 반도체층(200)의 열팽창 계수가 기판(100)에 비해 작을 때, 휨 방지층(300)을 형성하는 재료로서 알루미늄(Al), 니켈(Ni), 크롬(Cr), 구리(Cu), 철(Fe) 및 금(Au)을 사용하는 것을 예로 들고, 반대로 반도체층(200)의 열팽창 계수가 기판(100)에 비해 클 때, 휨 방지층(300)을 형성하는 재료로서 실리콘(Si)을 사용하는 것을 예로 들어 설명하였다. 하지만, 이에 상술한 재료에 한정되지 않고, 기판(100)에 비해 열팽창 계수가 크거나 같은 다양한 물질과, 기판(100)에 비해 열팽창 크거나 같은 물질을 사용할 수 있으며, 반도체층(200)이 성장되는 장비와 동일한 성장 장비 예컨대, MOCVD 장비에서 형성 가능한 재료를 사용하는 것이 보다 바람직하다.When the coefficient of thermal expansion of the
한편, 반도체층(200)은 MOCVD 성장 장비에서 고온에서 성장이 이루어지는데, 반도체층(200) 성장 공정이 종료된 후 상온으로 온도로 떨어졌을 때, 기판(100)과 반도체층(200) 사이의 열팽창 계수 차이로 인해 상면에 반도체층(200)이 형성된 기판(100)에 휨 변형이 발생된다. 예컨대, 기판(100)에 비해 열팽창 계수가 작은 반도체층(200)이 형성되는 경우, 반도체층(200)이 위치한 상측으로 볼록한 휨(bowing)이 발생되며, 반대로 기판(100)에 비해 열팽창 계수가 큰 반도체층(200)이 형성되는 경우, 기판(100)이 위치한 하측으로 볼록한 휨이 발생된다. The
예컨대, 성장 장비 내에서 430㎛ 두께의 2인치 사파이어(Al2O3) 기판(100) 상에 상기 기판(100)에 비해 열팽창 계수가 작은 GaN 반도체층(200)을 1100℃에서 5㎛ 두께로 형성한다. 그리고, 반도체층(200)이 성장된 기판(100)을 상온으로 꺼내면, 반도체층(200)의 형성된 방향으로 볼록한 휨(bowing) 변형이 발생되는데, 그 휨정도가 대략 55㎛ 이다. 이는 사파이어(Al2O3) 웨이퍼와 GaN 반도체층 간의 열팽창 계수 차이로 인해, 고온에서 반도체층 형성 후 상온으로 온도가 떨어질 때, 사파이어(Al2O3) 웨이퍼가 수축 정도가 질화갈륨(GaN) 박막에 비해 크다. 따라서, 이에, 사파이어(Al2O3) 웨이퍼의 상부면이 볼록한 휨(bowing) 변형이 발생된다.For example, a
여기서, 휨 정도가 55㎛라는 것은, 기판(100) 또는 반도체층(200) 상면의 볼록부(최 상부 높이 위치)와 상기 기판(100) 또는 반도체층(200)의 양 끝단 간의 높이 차이가 55㎛ 라는 의미이다.
Here, the degree of warpage of 55 占 퐉 means that the height difference between the convex portion (the uppermost height position) of the upper surface of the
따라서, 본 발명에서는 상술한 바와 같이 반도체층(200)의 상면에 기판(100)에 비해 열팽창 계수가 크거나 같은 또는 작거나 같은 물질로 휨 방지층(300)을 형성하며, 반도체층(200)의 성장 종료 후, 온도가 상온으로 떨어지기 전에 형성한다. 이러한 휨 방지층(300)은 기판(100)과 반도체층(200) 간의 열팽창 계수 차이로 인한 응력을 상호 상쇄시켜 완충 또는 완화시키는 역할을 한다. 이에 따라, 반도체층(200) 상에 휨 방지층(300)이 형성된 후, 온도가 상온으로 떨어졌을 때, 휨 방지층(300)으로 인해 열팽창 계수 차이로 인한 휨 변형이 억제된다.Therefore, in the present invention, as described above, the bending
예컨대, 성장 장비 내에서 430㎛ 두께의 2인치 사파이어(Al2O3) 기판(100) 상에 상기 기판(100)에 비해 열팽창 계수가 작은 GaN 반도체층(200)을 1100℃에서 5㎛ 두께로 형성한다. 그리고, 반도체층(200) 상에 구리(Cu)로 이루어진 1.1㎛ 두께의 휨 방지층(300)을 형성한 후, 상온으로 꺼내면 기판(100)에 휨(bowing)이 거의 발생하지 않는다.For example, a
그리고, MOCVD 성장 장비를 이용하여 반도체층(200)을 형성하는데, 실시예에서는 MOCVD 성장 장비로 성장 가능한 재료 즉, 알루미늄(Al), 니켈(Ni), 크롬(Cr), 구리(Cu) 및 실리콘(Si) 중 어느 하나를 이용하여 휨 방지층(300)을 형성한다. 이에, 반도체층(200) 성장 종료 후에 기판(100)을 다른 장비로 이동시킬 필요 없이, 반도체층(200)을 성장시킨 MOCVD 성장 장비 내에서 연속적으로 휨 방지층(300) 형성할 수 있다. 따라서, 휨 방지층(300)을 형성하는 공정 시간을 단축할 수 있다.The
한편, 종래와 같이 기판 하부면 전체에 반도체층과 열팽창 계수가 다른 물질을 증착하는 경우, 기판 하부면에 형성된 증착막에 의해 기판의 상면 즉, 증착면의 온도 차이가 발생하는 문제가 있었다.On the other hand, when a material having a thermal expansion coefficient different from that of the semiconductor layer is deposited on the entire lower surface of the substrate, there is a problem that a temperature difference occurs on the upper surface of the substrate, that is, the deposition surface, due to the deposition film formed on the lower surface of the substrate.
그런데, 본 발명의 실시예에서는 반도체층(200) 상면에 휨 방지층(300)을 형성하기 때문에, 종래와 같이 휨 방지층(300)을 형성하지 않을 때에 비해 기판(100) 증착면(즉, 상면)의 온도 차이가 없어 온도 차이로 인한 공정 조건 변화가 없다. 또한, 기존의 MOCVD 성장 조건을 변경시키지 않고, 기판(100)의 상면에 반도체층(200) 및 휨 방지층(300)을 성장시킬 수 있다.Since the
이하 도 1 내지 도 3을 참조하여, 본 발명의 실시예에 따른 화합물 반도체(1000)를 제조하는 방법을 설명한다. 여기서, 화합물 반도체는 수직형 발광다이오드(LED)이며, 사파이어(Al2O3) 웨이퍼 기판 상에 상기 기판에 비해 열팽창 계수가 작은 질화갈륨(GaN) 계열의 반도체층이 형성되는 화합물 반도체 제조 방법을 예를 들어 설명한다.Hereinafter, a method for manufacturing the
도 2a 내지 도 2c는 본 발명의 실시예에 따른 화합물 반도체의 제조 방법을 순차적으로 나타낸 도면이다. 도 3은 본 발명의 실시예에 따른 화합물 반도체의 반도체층 및 휨 방지층을 형성하는 MOCVD 성장 장비의 단면도이다.
2A to 2C are views sequentially illustrating a method of manufacturing a compound semiconductor according to an embodiment of the present invention. 3 is a cross-sectional view of an MOCVD growth apparatus for forming a semiconductor layer and a bending prevention layer of a compound semiconductor according to an embodiment of the present invention.
먼저, 기판(100)을 마련하고(도 2a), 이를 MOCVD 성장 장비 내로 장입하여 기판(100) 상에 질화갈륨(GaN) 계열의 반도체층(200)을 형성한다(도 2b). 이를 보다 구체적으로 설명하면, 도 3과 같이 챔버(10) 내부에 설치된 서셉터(20) 상에 기판(100)을 안착시키고, 히터(40)를 동작시켜 서셉터(20) 및 서셉터(20) 상에 안착된 기판(100)을 반도체층의 성장 온도 예컨대, 500℃ 내지 1500℃로 가열시킨다. 기판(100)이 반도체층(200)의 성장 온도로 가열되면, 가스 분사부(50)를 통해 질화갈륨(GaN) 계열의 복수의 소스를 분사하여 반도체층(200)을 형성하는데, 기판(100) 상에 도핑된 n형 반도체층(1 반도체층(200))인 n-GaN 층, 활성층(제 2 반도체층(220))인 InGaN/GaN 층, p형 반도체층(제 3 반도체층(230))인 p-GaN 층을 순차적으로 성장시킨다. 이때, 기판(100) 상에 n-GaN 층을 형성하기 전에 도핑되지 않은 반도체층(제 4 반도체층(240))인 GaN층을 형성하고, p-GaN 층을 형성하기 전에 InGaN/GaN 층 상에 전자 저지층(제 5 반도체층(250))인 AlGaN 층을 형성할 수 있다.First, a
이후, 반도체층(200) 상면 즉, p-GaN층(제 3 반도체층(230)) 상에 휨 방지층(300)을 형성한다. 먼저 형성된 GaN계 반도체층(200)은 기판(100)인 사파이어(Al2O3) 웨이퍼에 비해 열팽창 계수가 작으므로, 사파이어(Al2O3)에 비해 열팽창 계수가 크거나 같은 물질 예컨대, 알루미늄(Al), 니켈(Ni), 크롬(Cr), 구리(Cu), 철(Fe) 및 금(Au) 중 어느 하나를 포함하는 소스를 가스 분사부(50)를 통해 분사시켜 p-GaN층(제 3 반도체층) 상에 휨 방지층(300)을 성장시킨다. 이때, MOCVD 방법으로 성장 가능한 재료 예컨대 알루미늄(Al), 니켈(Ni), 크롬(Cr) 및 구리(Cu) 등과 같은 재료를 이용하여 휨 방지층(300)을 형성하는 것이 보다 바람직하다. 이에, 반도체층(200)을 성장시킨 MOCVD 성장 장비에서 p-GaN층(제 3 반도체층(230)) 상에 바로 휨 방지층(300)을 형성할 수 있다. 즉, MOCVD 장비에서 반도체층(200)을 성장시킨 후, 기판(100)을 다른 성장 장비로 이동시키지 않고, 상기 반도체층(200)이 형성된 MOCVD 장비 내에서 연속적으로 휨 방지층(300)을 형성할 수 있다.Next, the bending
다른 예로, 질화갈륨(GaN) 계열의 반도체층(200)이 형성되는 기판(100)이 상기 질화갈륨(GaN)에 비해 열팽창 계수가 큰 실리콘(Si) 웨이퍼일 수 있다. 이러한 경우, 실리콘(Si) 웨이퍼 기판(100) 상에 질화갈륨(GaN) 반도체층을 성장시킨 후, 실리콘(Si)에 비해 열팽창 계수가 작거나 같은 물질 예컨대 Si을 이용하여 p-GaN 층 상에 휨 방지층(300)을 형성한다.
As another example, the
이와 같이, 본 발명에서는 상술한 바와 같이 반도체층(200)의 상면에 기판(100)에 비해 열팽창 계수가 크거나 같은 또는 작거나 같은 물질로 휨 방지층(300)을 형성함으로써, 상온에서 기판(100)과 반도체층(200) 간의 열팽창 계수 차이로 인한 응력을 완충시킨다. 이에 상온에서 화합물 반도체가 휘어지는 현상을 방지하거나 줄일 수 있다.As described above, in the present invention, the bending
그리고, MOCVD 성장 장비를 이용하여 반도체층(200)을 형성하는데, 실시예에서는 MOCVD 성장 장비로 성장 가능한 재료 즉, 알루미늄(Al), 니켈(Ni), 크롬(Cr), 구리(Cu) 및 실리콘(Si) 중 어느 하나를 이용하여 휨 방지층(300)을 형성한다. 이에, 반도체층(200) 성장 종료 후에 기판(100)을 다른 장비로 이동시킬 필요 없이, 반도체층(200)을 성장시킨 MOCVD 성장 장비 내에서 연속적으로 휨 방지층(300)을 형성할 수 있다. 따라서, 휨 방지층(300)을 형성하는 공정 시간을 단축할 수 있다.The
100: 기판 200: 반도체층
300: 휨 방지층100: substrate 200: semiconductor layer
300: bending prevention layer
Claims (14)
상기 기판 상면에 증착되어 형성된 반도체층;
상기 반도체층 상면에 증착되어 형성된 휨 방지층;
을 포함하고,
상기 휨 방지층의 열팽창 계수는 상기 반도체층의 열팽창 계수가 상기 기판의 열팽창 계수에 비해 크거나, 작음에 따라, 상기 기판의 열팽창 계수에 비해 작거나, 크거나, 같으며,
상기 기판 상에 형성된 반도체층의 열팽창 계수가 상기 기판의 열팽창 계수에 비해 작을 때, 상기 반도체층 상면에 상기 기판에 비해 열팽창 계수가 크거나 같은 물질을 증착하여 박막을 형성함으로써, 상기 휨 방지층의 열팽창 계수는 상기 기판의 열팽창 계수에 비해 크거나 같고,
상기 기판 상에 형성된 반도체층의 열팽창 계수가 상기 기판의 열팽창 계수에 비해 클 때, 상기 반도체층 상면에 상기 기판에 비해 열팽창 계수가 작거나 같은 물질을 증착하여 박막을 형성함으로써, 상기 휨 방지층의 열팽창 계수는 상기 기판의 열팽창 계수에 비해 작거나 같은 화합물 반도체.Board;
A semiconductor layer formed on the upper surface of the substrate;
A bending prevention layer formed on an upper surface of the semiconductor layer;
/ RTI >
The coefficient of thermal expansion of the bending prevention layer is smaller or larger than the coefficient of thermal expansion of the substrate as the coefficient of thermal expansion of the semiconductor layer is larger or smaller than the coefficient of thermal expansion of the substrate,
Wherein when the thermal expansion coefficient of the semiconductor layer formed on the substrate is smaller than the thermal expansion coefficient of the substrate, a material having a thermal expansion coefficient greater than or equal to that of the substrate is deposited on the semiconductor layer to form a thin film, The coefficient is equal to or greater than the thermal expansion coefficient of the substrate,
When a thermal expansion coefficient of the semiconductor layer formed on the substrate is larger than a thermal expansion coefficient of the substrate, a material having a thermal expansion coefficient smaller than or equal to that of the substrate is deposited on the semiconductor layer to form a thin film, Wherein the coefficient is less than or equal to the thermal expansion coefficient of the substrate.
상기 기판은 사파이어(Al2O3) 웨이퍼 및 실리콘(Si) 웨이퍼 중 어느 하나이고, 상기 반도체층은 질화갈륨(GaN), 질화알루미늄(AlN), 알루미늄질화갈륨(AlGaN), 질화인듐(InN), 인듐질화갈륨(InGaN) 중 어느 하나로 이루어지며, 상기 휨 방지층은 알루미늄(Al), 니켈(Ni), 크롬(Cr), 구리(Cu), 철(Fe), 금(Au) 및 실리콘(Si) 중 어느 하나인 화합물 반도체.The method according to claim 1,
Wherein the substrate is one of a sapphire (Al 2 O 3 ) wafer and a silicon (Si) wafer, and the semiconductor layer is made of gallium nitride (GaN), aluminum nitride (AlN), aluminum gallium nitride (AlGaN), indium nitride (InN) (Al), nickel (Ni), chromium (Cr), copper (Cu), iron (Fe), gold (Au), and silicon (Si), wherein the bending prevention layer is made of one of indium ). ≪ / RTI >
상기 기판은 사파이어(Al2O3) 웨이퍼이고, 상기 반도체층은 질화갈륨(GaN), 질화알루미늄(AlN), 알루미늄질화갈륨(AlGaN), 질화인듐(InN), 인듐질화갈륨(InGaN) 중 어느 하나이며,
상기 휨 방지층은 알루미늄(Al), 니켈(Ni), 크롬(Cr), 구리(Cu), 철(Fe), 금(Au) 중 적어도 어느 하나로 형성된 화합물 반도체.The method of claim 2,
The substrate is a sapphire (Al 2 O 3 ) wafer, and the semiconductor layer is made of any one of gallium nitride (GaN), aluminum nitride (AlN), aluminum gallium nitride (AlGaN), indium nitride (InN), and indium gallium nitride One,
Wherein the bending prevention layer is formed of at least one of aluminum (Al), nickel (Ni), chromium (Cr), copper (Cu), iron (Fe), and gold (Au).
상기 기판은 실리콘(Si) 웨이퍼이고, 상기 반도체층은 질화갈륨(GaN), 질화알루미늄(AlN), 알루미늄질화갈륨(AlGaN), 질화인듐(InN), 인듐질화갈륨(InGaN) 중 어느 하나이며,
상기 휨 방지층은 실리콘(Si)이 형성된 화합물 반도체.The method of claim 2,
Wherein the substrate is a silicon wafer and the semiconductor layer is any one of gallium nitride (GaN), aluminum nitride (AlN), aluminum gallium nitride (AlGaN), indium nitride (InN), and indium gallium nitride (InGaN)
Wherein the bending prevention layer is formed of silicon (Si).
상기 반도체층은 기판 상에 형성된 n형 반도체층, 상기 n형 반도체층 상에 형성된 양자 우물 구조의 활성층 및 상기 활성층 상에 형성된 p형 반도체층을 포함하고, 상기 휨 방지층은 상기 p형 반도체층 상에 형성된 화합물 반도체.The method according to any one of claims 1 to 4,
The semiconductor layer includes an n-type semiconductor layer formed on a substrate, an active layer having a quantum well structure formed on the n-type semiconductor layer, and a p-type semiconductor layer formed on the active layer, Lt; / RTI >
상기 반도체층은 기판 상에 형성된 n형 반도체층, 상기 n형 반도체층 상에 형성된 양자 우물 구조의 활성층, 상기 활성층 상에 형성된 p형 반도체층 및 상기 p형 반도체층 상에 형성된 오믹 접촉층을 포함하고, 상기 휨 방지층은 상기 오믹 접촉층 상에 형성된 화합물 반도체.The method according to any one of claims 1 to 4,
The semiconductor layer includes an n-type semiconductor layer formed on a substrate, an active layer of a quantum well structure formed on the n-type semiconductor layer, a p-type semiconductor layer formed on the active layer, and an ohmic contact layer formed on the p- And the bending prevention layer is formed on the ohmic contact layer.
상기 기판 상에 반도체층을 증착 형성하는 과정;
상기 기판 상에 형성된 반도체층의 열팽창 계수가 상기 기판의 열팽창 계수에 비해 크거나, 작음에 따라, 상기 반도체층 상에 상기 기판의 열팽창 계수에 비해 크거나, 작거나, 같은 물질을 증착하여 휨 방지층을 형성하는 과정;
을 포함하고,
상기 반도체층 상에 상기 휨 방지층을 형성하는 과정에 있어서,
상기 기판 상에 반도체층을 증착하는 성장 장비와 동일한 성장 장비 내에서 상기 반도체층을 형성 후 상기 반도체층 상에 연속하여 휨 방지층을 성장시켜 형성하며,
상기 반도체층의 열팽창 계수가 상기 기판의 열팽창 계수에 비해 작을 경우, 상기 기판의 열팽창 계수에 비해 열팽창 계수가 크거나 같은 재료를 이용하여 상기 반도체층 상에 휨 방지층을 형성하고,
상기 반도체층의 열팽창 계수가 상기 기판의 열팽창 계수에 비해 클 경우, 상기 기판의 열팽창 계수에 비해 열팽창 계수가 작거나 같은 재료를 이용하여 상기 반도체층 상에 휨 방지층을 형성하는 화합물 반도체 제조 방법.A process of preparing a substrate;
Depositing a semiconductor layer on the substrate;
A material having a coefficient of thermal expansion greater or smaller than a coefficient of thermal expansion of the substrate is deposited on the semiconductor layer in accordance with the coefficient of thermal expansion of the semiconductor layer formed on the substrate is larger or smaller than the coefficient of thermal expansion of the substrate, ;
/ RTI >
In the process of forming the bending prevention layer on the semiconductor layer,
Forming a semiconductor layer in the same growth equipment as a growth equipment for depositing a semiconductor layer on the substrate, and growing a bending prevention layer continuously on the semiconductor layer,
A bending prevention layer is formed on the semiconductor layer using a material having a thermal expansion coefficient greater than or equal to a thermal expansion coefficient of the substrate when the thermal expansion coefficient of the semiconductor layer is smaller than a thermal expansion coefficient of the substrate,
Wherein the bending prevention layer is formed on the semiconductor layer by using a material having a thermal expansion coefficient smaller than or equal to the thermal expansion coefficient of the substrate when the thermal expansion coefficient of the semiconductor layer is larger than the thermal expansion coefficient of the substrate.
상기 기판은 사파이어(Al2O3) 웨이퍼 및 실리콘(Si) 웨이퍼 중 어느 하나이고, 상기 반도체층은 질화갈륨(GaN), 질화알루미늄(AlN), 알루미늄질화갈륨(AlGaN), 질화인듐(InN), 인듐질화갈륨(InGaN) 계열 중 어느 하나의 계열로 이루어지며, 상기 휨 방지층은 알루미늄(Al), 니켈(Ni), 크롬(Cr), 구리(Cu), 철(Fe), 금(Au), 실리콘(Si)으로 형성되는 화합물 반도체 제조 방법.The method of claim 7,
Wherein the substrate is one of a sapphire (Al 2 O 3 ) wafer and a silicon (Si) wafer, and the semiconductor layer is made of gallium nitride (GaN), aluminum nitride (AlN), aluminum gallium nitride (AlGaN), indium nitride (InN) (Al), nickel (Ni), chromium (Cr), copper (Cu), iron (Fe), gold (Au), and indium gallium nitride (InGaN) , And silicon (Si).
상기 사파이어(Al2O3) 웨이퍼 기판 상에 질화갈륨(GaN), 질화알루미늄(AlN), 알루미늄질화갈륨(AlGaN), 질화인듐(InN), 인듐질화갈륨(InGaN) 계열 중 어느 하나의 계열로 반도체층을 형성하며, 상기 반도체층 상에 알루미늄(Al), 니켈(Ni), 크롬(Cr), 구리(Cu), 철(Fe), 금(Au) 중 어느 하나를 이용하여 상기 휨 방지층을 형성하는 화합물 반도체 제조 방법.The method of claim 8,
(GaN), aluminum nitride (AlN), aluminum gallium nitride (AlGaN), indium nitride (InN) or indium gallium nitride (InGaN) on the sapphire (Al 2 O 3 ) Wherein the semiconductor layer is formed by using any one of aluminum (Al), nickel (Ni), chromium (Cr), copper (Cu), iron (Fe), and gold (Au) Wherein the compound semiconductor is a compound semiconductor.
상기 실리콘(Si) 웨이퍼 기판 상에 질화갈륨(GaN), 질화알루미늄(AlN), 알루미늄질화갈륨(AlGaN), 질화인듐(InN), 인듐질화갈륨(InGaN) 계열 중 어느 하나의 계열로 반도체층을 형성하며, 상기 반도체층 상에 실리콘(Si)을 이용하여 휨 방지층을 형성하는 화합물 반도체 제조 방법.The method of claim 8,
A semiconductor layer is formed on the silicon (Si) wafer substrate by any one of the series of gallium nitride (GaN), aluminum nitride (AlN), aluminum gallium nitride (AlGaN), indium nitride (InN), and indium gallium nitride (InGaN) And forming a bending prevention layer using silicon (Si) on the semiconductor layer.
상기 반도체층 및 휨 방지층은 동일한 MOCVD 성장 장비 내에서 연속적으로 성장되는 화합물 반도체 제조 방법.The method of claim 8,
Wherein the semiconductor layer and the bending prevention layer are continuously grown in the same MOCVD growth equipment.
상기 반도체층을 형성하는데 있어서,
상기 기판 상에 n형 반도체층을 형성하는 과정;
상기 n형 반도체층 상에 양자 우물 구조의 활성층을 형성하는 과정; 및
상기 활성층 상에 p형 반도체층을 형성하는 과정;
을 포함하고,
상기 p형 반도체층 상에 상기 휨 방지층을 형성하는 화합물 반도체 제조 방법.The method of claim 8,
In forming the semiconductor layer,
Forming an n-type semiconductor layer on the substrate;
Forming an active layer having a quantum well structure on the n-type semiconductor layer; And
Forming a p-type semiconductor layer on the active layer;
/ RTI >
And the bending prevention layer is formed on the p-type semiconductor layer.
상기 반도체층을 형성하는데 있어서,
상기 기판 상에 n형 반도체층을 형성하는 과정;
상기 n형 반도체층 상에 양자 우물 구조의 활성층을 형성하는 과정;
상기 활성층 상에 p형 반도체층을 형성하는 과정; 및
상기 p형 반도체층 상에 오믹 컨택층을 형성하는 과정;
을 포함하고,
상기 오믹 컨택층 상에 상기 휨 방지층을 형성하는 화합물 반도체 제조 방법.The method of claim 8,
In forming the semiconductor layer,
Forming an n-type semiconductor layer on the substrate;
Forming an active layer having a quantum well structure on the n-type semiconductor layer;
Forming a p-type semiconductor layer on the active layer; And
Forming an ohmic contact layer on the p-type semiconductor layer;
/ RTI >
And the bending prevention layer is formed on the ohmic contact layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20130149894A KR101504272B1 (en) | 2013-12-04 | 2013-12-04 | Compound semiconductor and method of producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20130149894A KR101504272B1 (en) | 2013-12-04 | 2013-12-04 | Compound semiconductor and method of producing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101504272B1 true KR101504272B1 (en) | 2015-03-20 |
Family
ID=53028074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20130149894A KR101504272B1 (en) | 2013-12-04 | 2013-12-04 | Compound semiconductor and method of producing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101504272B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102026705B1 (en) | 2018-03-23 | 2019-09-30 | 서울과학기술대학교 산학협력단 | Fan-out package with reducing warpage and shielding emi |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120080560A (en) * | 2012-06-21 | 2012-07-17 | 서울옵토디바이스주식회사 | Vertical light emitting diode and method of fabricating the same |
KR20120131292A (en) * | 2011-05-25 | 2012-12-05 | 주식회사 엘지실트론 | Method for fabricating a light emitting device |
-
2013
- 2013-12-04 KR KR20130149894A patent/KR101504272B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120131292A (en) * | 2011-05-25 | 2012-12-05 | 주식회사 엘지실트론 | Method for fabricating a light emitting device |
KR20120080560A (en) * | 2012-06-21 | 2012-07-17 | 서울옵토디바이스주식회사 | Vertical light emitting diode and method of fabricating the same |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102026705B1 (en) | 2018-03-23 | 2019-09-30 | 서울과학기술대학교 산학협력단 | Fan-out package with reducing warpage and shielding emi |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8486807B2 (en) | Realizing N-face III-nitride semiconductors by nitridation treatment | |
US7687814B2 (en) | Group III-nitride semiconductor thin film, method for fabricating the same, and group III-nitride semiconductor light emitting device | |
JP5023230B1 (en) | Nitride semiconductor element, nitride semiconductor wafer, and method of manufacturing nitride semiconductor layer | |
US10008571B2 (en) | Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer | |
US8633569B1 (en) | AlN inter-layers in III-N material grown on REO/silicon substrate | |
US8969891B2 (en) | Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer | |
US7829914B2 (en) | Nitride semiconductor light-emitting device comprising a buffer layer including a plurality of layers having different lattice constants and method for manufacturing the same | |
JP5911727B2 (en) | Nitride semiconductor element, nitride semiconductor wafer, and method of manufacturing nitride semiconductor layer | |
KR101504272B1 (en) | Compound semiconductor and method of producing the same | |
KR100728132B1 (en) | Light-emitting diode using current spreading layer | |
KR20110103607A (en) | Semiconductor light emitting device and fabrication method thereof | |
JP5123414B2 (en) | Semiconductor light emitting device, nitride semiconductor wafer, and method of manufacturing nitride semiconductor layer | |
KR101384071B1 (en) | Nitride semiconductor substrate, method for fabricating the substrate and light emitting diode including the substrate | |
US8779437B2 (en) | Wafer, crystal growth method, and semiconductor device | |
JP6437083B2 (en) | Semiconductor wafer and semiconductor device | |
JP6264628B2 (en) | Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer | |
JP5337272B2 (en) | Nitride semiconductor element, nitride semiconductor wafer, and method of manufacturing nitride semiconductor layer | |
KR101309506B1 (en) | Nitride Based Semicondictor Element and Method of Manufacturing for the Same | |
JP2014063988A (en) | Semiconductor wafer, semiconductor element, and method for manufacturing nitride semiconductor layer | |
KR20100109630A (en) | Method for fabricating light emitting diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E701 | Decision to grant or registration of patent right | ||
LAPS | Lapse due to unpaid annual fee |