KR101500175B1 - High density oxide sintered body and novel thin film transistor comprising the same - Google Patents

High density oxide sintered body and novel thin film transistor comprising the same Download PDF

Info

Publication number
KR101500175B1
KR101500175B1 KR20130128096A KR20130128096A KR101500175B1 KR 101500175 B1 KR101500175 B1 KR 101500175B1 KR 20130128096 A KR20130128096 A KR 20130128096A KR 20130128096 A KR20130128096 A KR 20130128096A KR 101500175 B1 KR101500175 B1 KR 101500175B1
Authority
KR
South Korea
Prior art keywords
oxide
layer
thin film
sacrificial layer
substrate
Prior art date
Application number
KR20130128096A
Other languages
Korean (ko)
Inventor
이승이
강민호
최호윤
양승호
윤원규
박상희
황치선
Original Assignee
희성금속 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 희성금속 주식회사 filed Critical 희성금속 주식회사
Priority to KR20130128096A priority Critical patent/KR101500175B1/en
Application granted granted Critical
Publication of KR101500175B1 publication Critical patent/KR101500175B1/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

The objective of the present invention is to provide two kinds of oxide pellets having a composition similar to high density, a novel thin film transistor which is formed from the oxide pellet to minimize damage to an oxide semiconductor layer and has excellent device properties and stability, and a method for manufacturing the same. To achieve the objective, a ZnO-based thin film is deposited on an oxide semiconductor to have a double layer structure, thereby minimizing damage to an oxide semiconductor layer in a bottom gate structure, providing an amorphous oxide having a high electron carrier concentration, and providing a thin film transistor having excellent device properties by using the amorphous oxide as a channel layer.

Description

고밀도 산화물 소결체 및 이를 포함하는 신규 박막 트랜지스터 소자{HIGH DENSITY OXIDE SINTERED BODY AND NOVEL THIN FILM TRANSISTOR COMPRISING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a high-density oxide sintered body and a novel thin-film transistor element including the same. BACKGROUND OF THE INVENTION [0002]

본 발명은 고밀도와 유사한 조성을 가진 2종의 산화물 소결체 및 상기 소결체로부터 형성되어 산화물 반도체층의 데미지가 최소화되고, 소자의 우수한 특성과 안정성이 구현되는 신규 박막 트랜지스터 및 이의 제조방법에 관한 것이다.
The present invention relates to a novel thin film transistor having two kinds of oxide sintered bodies having a composition similar to high density and a sintered body formed of the sintered body so as to minimize the damage of the oxide semiconductor layer and realize excellent characteristics and stability of the element.

액정을 기반으로 하는 디스플레이의 소자 중에, 구동전압을 인가하여 표시 하여 장치를 구동시키는 박막 트랜지스터가 널리 사용되고 있다. 박막 트랜지스터는 게이트 전극, 절연막, 반도체층, 소스/드레인 전극으로 구성되어 있으며, 이중 반도체층은 전기적으로 안정적이어야 하며, 에칭 특성이 우수해야 한다. 실리콘계 재료의 경우 전기적 안정성과 가공성이 우수한 장점을 가지고 있지만, 가시광 영역을 흡수하기 때문에 광입사에 의한 캐리어의 발생에 의해 박막 트랜지스터의 오작동을 일으킬 수 있다는 단점이 있다. 또한 실리콘계 재료의 경우, 아몰퍼스 실리콘을 성막함에 있어서 약 200℃ 이상의 고온 공정을 요구하기 때문에 제조 비용이 상승되며, 폴리머 기판에 증착하기 어렵기 때문에 차후 플랙시블 디스플레이 적용에 난점이 있다.Among the elements of a liquid crystal-based display, thin film transistors which drive a device by displaying a driving voltage are widely used. The thin film transistor is composed of a gate electrode, an insulating film, a semiconductor layer, and a source / drain electrode. The semiconductor layer must be electrically stable and excellent in etching property. The silicon-based material has an advantage of excellent electrical stability and processability, but has a disadvantage in that it may cause malfunction of the thin film transistor due to generation of carriers due to light incidence due to absorption of a visible light region. Further, in the case of a silicon-based material, since a high-temperature process of about 200 ° C or more is required in forming amorphous silicon, the production cost is increased and deposition on a polymer substrate is difficult.

이에 따라, 전술한 실리콘계 재료 대신에 투명 산화물 반도체를 이용한 박막 트랜지스터의 개발이 활발히 이루어지고 있다. 투명 산화물 반도체는 가열 없이 기판 상에 성막이 가능하며, 약 10 cm2/Vs 이상의 이동도를 나타내며, 종래의 실리콘계 재료를 사용하는 경우에 비해 박막 트랜지스터의 구조를 단순하게 변경할 수 있다. 이러한 투명 산화물 반도체의 재료로는 인듐, 갈륨, 아연, 산소를 구성 원소로 하는 InGaZnO계 재료가 대표적이다. InGaZnO는 InGaO3(ZnO)x 조성의 다결정 소결체를 타겟으로 제작하여 스퍼터링법, 펄스 레이저 증착법, 전자빔 증착법 등의 기상법에 의한 성막이 가능하며, 양산성에 있어서 스퍼터링법이 가장 적합하다.Accordingly, thin film transistors using transparent oxide semiconductors instead of the silicon-based materials have been actively developed. Transparent oxide semiconductors can be formed on a substrate without heating, exhibit a mobility of about 10 cm 2 / Vs or more, and the structure of the thin film transistor can be simply changed compared to the case of using a conventional silicon-based material. As a material of the transparent oxide semiconductor, an InGaZnO-based material containing indium, gallium, zinc, and oxygen as a constituent element is typical. InGaZnO can be formed by a vapor phase method such as a sputtering method, a pulsed laser deposition method, and an electron beam evaporation method by forming a polycrystalline sintered body of InGaO 3 (ZnO) x as a target, and the sputtering method is most suitable for mass production.

전술한 투명 산화물을 이용한 기존 박막 트랜지스터는 산화물 반도체층을 증착한 후 화학적 에칭을 실시하는데, 화학적 에칭시 에칭액에 의해 산화물 반도체층이 데미지(Damage)를 받아 소자 특성 저하가 초래된다. 특히 보텀 게이트 (Bottom Gate) 구조에서는 소스 전극과 드레인 전극의 재질로서 Mo 계열 재질을 사용하기 때문에 강산으로 에칭을 해야 하며, 이로 인해 산화물 반도체층이 데미지를 쉽게 받게 된다. 따라서 상기 산화물 반도체층의 데미지를 최소화하여 소자의 우수한 특성을 구현할 수 있는 신규 기술이 요구되는 실정이다.
In the conventional thin film transistor using the above-mentioned transparent oxide, the oxide semiconductor layer is deposited and then chemically etched. In the chemical etching, the oxide semiconductor layer is damaged by the etching solution, and the device characteristics are degraded. Particularly, in the bottom gate structure, because the Mo-based material is used as the material of the source electrode and the drain electrode, it is necessary to etch the oxide semiconductor layer with a strong acid, thereby easily damaging the oxide semiconductor layer. Accordingly, there is a need for a novel technique capable of minimizing damage to the oxide semiconductor layer and realizing excellent characteristics of the device.

본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 박막 트랜지스터의 산화물 반도체층을 증착한 이후 상기 산화물 반도체층과 유사한 ZnO계 조성의 박막 희생층을 증착하여 이중 구조(double layer)로 형성하면, 화학적 에칭에 의한 산화물 반도체층의 데미지를 최소화하여 소자의 특성을 우수하게 구현할 수 있음을 착안하였다. SUMMARY OF THE INVENTION The present invention has been conceived in order to solve the above-mentioned problems, and it is an object of the present invention to provide a method of manufacturing a semiconductor device, which comprises depositing an oxide semiconductor layer of a thin film transistor and then depositing a thin film sacrifice layer of ZnO- The damage of the oxide semiconductor layer by chemical etching is minimized and the characteristics of the device can be excellently realized.

이에, 본 발명은 전술한 산화물 반도체층 및 박막 희생층으로 사용될 수 있는 성분이 유사한 2종의 산화물 소결체를 제공하는 것을 목적으로 한다. Accordingly, it is an object of the present invention to provide two types of oxide sintered bodies having similar components that can be used as the above-described oxide semiconductor layer and thin film sacrificial layer.

또한, 본 발명은 전술한 2종의 산화물 소결체를 이용하여 박막 트랜지스터 내에 산화물 반도체층 및 상기 산화물 반도체층과 동일한 조성의 박막 희생층을 2중 구조로 증착함에 따라 산화물 반도체층의 데미지를 최소화할 수 있는 박막 트렌지스터의 제조방법 및 상기 방법에 의해 제조된 Bottom Gate형 박막 트랜지스터를 제공하는 것을 또 다른 목적으로 한다.
Further, the oxide semiconductor layer and the thin film sacrifice layer having the same composition as the oxide semiconductor layer are deposited in a double layer structure in the thin film transistor using the two types of oxide sintered bodies described above, so that the damage of the oxide semiconductor layer can be minimized It is another object of the present invention to provide a method for manufacturing a thin film transistor and a bottom gate type thin film transistor manufactured by the method.

상기한 목적을 달성하기 위해, 본 발명은 산화인듐, 산화주석 및 금속 이온 M1 (Hf, V, Al)을 포함하는 산화물로 구성되고, (M1+Zn)/(M1+In+Sn) 원자수 비로 0.05~40 원자%로 포함되어 있는 것을 특징으로 하는 박막 트랜지스터 채널층 형성용 산화물 소결체를 제공한다. (M1 + Zn) / (M1 + In + Sn) atoms constituted of an oxide containing indium oxide, tin oxide and a metal ion M1 (Hf, V, Al) And 0.05 to 40 atomic%, based on the total volume of the oxide sintered body.

또한 본 발명은 산화아연 및 금속이온 M2 (In, Ga, Al)을 포함하는 어몰퍼스 산화물로 구성되고, (M2)/(M2+Zn) 원자수 비가 0.01~10 원자%로 포함되어 있는 것을 특징으로 하는 박막 트랜지스터 희생층 형성용 산화물 소결체를 제공한다. Further, the present invention is characterized in that it is composed of an amorphous oxide containing zinc oxide and a metal ion M2 (In, Ga, Al), and the ratio of the number of (M2) / (M2 + Zn) atoms is 0.01 to 10 atomic% The oxide sintered body for forming the thin film transistor sacrificial layer.

아울러, 본 발명은 기판 상에 적어도 게이트 전극, 절연막, 산화물 반도체로 이루어지는 채널층, 희생층, 소스 전극 및 드레인 전극을 포함하며, 상기 채널층 상에 희생층이 형성되고, 상기 희생층 상에 소스 전극 및 드레인 전극이 형성된 박막 트랜지스터에 있어서, 상기 희생층은 전술한 희생층 성막용 산화물 소결체로부터 형성되고, 상기 채널층은 채널층 성막용 산화물 소결체로부터 형성되는 것을 특징으로 하는 박막 트랜지스터를 제공한다.According to another aspect of the present invention, there is provided a semiconductor device comprising at least a gate electrode, an insulating film, a channel layer made of an oxide semiconductor, a sacrificial layer, a source electrode, and a drain electrode on a substrate, wherein a sacrificial layer is formed on the channel layer, Wherein the sacrificial layer is formed from the oxide sintered body for sacrificial layer formation and the channel layer is formed from an oxide sintered body for forming a channel layer.

여기서, 상기 채널층과 희생층은 동일한 조성을 갖는 어몰퍼스 산화물로 구성되는 것이 바람직하다. 또한 상기 희생층의 박막 두께는 50~1000Å 범위인 것이 바람직하다. Here, the channel layer and the sacrificial layer are preferably made of an amorphous oxide having the same composition. The thickness of the sacrificial layer is preferably in the range of 50 to 1000 angstroms.

본 발명에 있어서, 상기 소스 전극 및 상기 드레인 전극은 몰리브덴 또는 몰리브덴 합금으로 구성되는 것이 바람직하다. In the present invention, it is preferable that the source electrode and the drain electrode are made of molybdenum or a molybdenum alloy.

또한 본 발명의 바람직한 다른 일례에 따르면, 상기 게이트 전극은 채널층 아래에 구비되고, 소스 전극 및 드레인 전극은 상기 희생층 상에 상기 채널층의 양단에 접촉되도록 구비되는 보텀 게이트형(Bottom gate)인 것이 바람직하다.According to another preferred embodiment of the present invention, the gate electrode is provided under the channel layer, and the source electrode and the drain electrode are formed on the sacrificial layer in such a manner as to be in contact with both ends of the channel layer. .

아울러, 본 발명은 전술한 박막 트랜지스터의 제조방법을 제공한다. In addition, the present invention provides a method of manufacturing the above-described thin film transistor.

상기 제조방법의 바람직한 일례를 들면, 기판 상에 게이트 전극을 형성하는 공정; 상기 게이트 전극 상에 절연층을 형성하는 공정; 상기 게이트 절연층 상에 산화물 반도체로 이루어지는 채널층을 형성하는 공정; 상기 채널층 상에, 산화아연과 금속이온 M2 (In, Ga, Al)을 포함하는 어몰퍼스 산화물로 구성되고, (M2)/(M2+Zn) 원자수 비가 0.01~10 원자%로 포함되는 희생층을 형성하는 공정; 상기 희생층 상에 드레인 전극과 소스 전극을 형성하는 공정; 및 상기 드레인 전극과 소스 전극과의 사이에 노출된 상기 희생층을 습식 에칭에 의해 제거하는 공정을 포함하여 구성될 수 있다. As a preferable example of the above-described manufacturing method, there are a step of forming a gate electrode on a substrate; Forming an insulating layer on the gate electrode; Forming a channel layer made of an oxide semiconductor on the gate insulating layer; A sacrificial layer made of amorphous oxide containing zinc oxide and metal ions M2 (In, Ga, Al) and containing 0.01 to 10 atomic% of (M2) / (M2 + Zn) Forming a layer; Forming a drain electrode and a source electrode on the sacrificial layer; And a step of removing the sacrificial layer exposed between the drain electrode and the source electrode by wet etching.

나아가, 본 발명은 전술한 박막 트랜지스터를 포함하는 평판 표시장치를 제공한다. 이때 상기 평판 표시장치는 액정 표시장치 또는 유기 발광 표시장치일 수 있다.
Furthermore, the present invention provides a flat panel display device including the thin film transistor described above. Here, the flat panel display device may be a liquid crystal display device or an organic light emitting display device.

본 발명에서는 산화물 반도체층 상에 상기 산화물 반도체와 유사한 조성을 갖는 희생층을 2중(double layer)층 구조로 증착함으로써, 화학적 에칭 공정시 산화물 반도체층의 데미지를 최소화하여 박막 트랜지스터 소자의 특성을 유의적으로 향상시킬 수 있다.
In the present invention, a sacrificial layer having a composition similar to that of the oxide semiconductor is deposited on the oxide semiconductor layer in a double layer structure to minimize the damage of the oxide semiconductor layer during the chemical etching process, .

도 1은 실시예 1~3 및 비교예 1에서 제조된 트랜지스터의 이동도 소자 특성을 나타내는 도면이다.
도 2는 실시예 2 에 의해 제조된 트랜지스터의 이동도 소자 특성을 나타내는 도면이다.
도 3은 비교예 1에서 제조된 트랜지스터의 이동도 소자 특성을 나타내는 도면이다.
BRIEF DESCRIPTION OF DRAWINGS FIG. 1 is a diagram showing mobility characteristics of a transistor manufactured in Examples 1 to 3 and Comparative Example 1. FIG.
2 is a diagram showing mobility characteristics of a transistor manufactured according to the second embodiment.
3 is a graph showing mobility characteristics of the transistor manufactured in Comparative Example 1. FIG.

이하, 본 발명을 상세하게 설명한다. Hereinafter, the present invention will be described in detail.

투명 산화물을 이용한 기존 박막 트랜지스터는 산화물 반도체층을 증착한 후 화학적 에칭을 실시하는데, 에칭시 산화물 반도체층이 데미지(Damage)를 받아 소자 특성 저하가 발생하게 된다. 특히 소스 전극과 드레인 전극의 재질로서 Mo 계열을 사용하는 보텀 게이트(Bottom Gate) 구조에서는 강산으로 에칭하여야 하므로, 화학적 에칭에 의한 소자의 특성저하가 필수로 초래된다.In a conventional thin film transistor using a transparent oxide, the oxide semiconductor layer is deposited and then chemically etched. However, the oxide semiconductor layer undergoes damage during the etching, resulting in degradation of device characteristics. Particularly, in a bottom gate structure using a Mo-based material as a material of a source electrode and a drain electrode, it is necessary to etch the gate electrode with a strong acid, which degrades the characteristics of the device by chemical etching.

전술한 문제점을 해결하고자, 본 발명에서는 박막 트랜지스터의 산화물 반도체층 상에 상기 반도체층의 성분과 유사한 ZnO계 조성의 박막 희생층을 증착하여 2중층(double layer) 구조로 형성된 신규 박막 트랜지스터 및 이의 제조방법을 제공하는 것을 특징으로 한다.In order to solve the above-described problems, the present invention provides a novel thin film transistor formed by depositing a thin film sacrifice layer having a ZnO-based composition similar to that of the semiconductor layer on an oxide semiconductor layer of a thin film transistor to form a double layer structure, The method comprising the steps of:

즉, 산화물 반도체층(채널층)과 희생층의 성분이 서로 유사하면, 화학적 에칭시 에칭율이 비슷하기 때문에, 희생층 존재로 인해 채널층을 보호할 수 있다. That is, when the components of the oxide semiconductor layer (channel layer) and the sacrifice layer are similar to each other, the channel layer can be protected by the presence of the sacrificial layer because the etch rates are similar during chemical etching.

본 발명에서, 희생층으로 증착된 ZnO 계열의 박막은 채널층으로 사용되는 산화물 반도체, 예컨대 InSnZnO와 동일한 세라믹 계열의 박막이므로, 상기와 같이 유사한 조성을 가진 반도체층과 희생층을 2중층으로 형성하면, 에칭시 이들 조성간의 확산(diffusion)이 없어 산화물 반도체 조성의 영향을 끼치지 않는다.In the present invention, since the ZnO-based thin film deposited as the sacrificial layer is a thin oxide film of the same ceramic type as the oxide semiconductor used as the channel layer, for example, InSnZnO, if the semiconductor layer having the similar composition and the sacrifice layer are formed as a double layer, There is no diffusion between these compositions at the time of etching and the oxide semiconductor composition is not affected.

또한 산화물 반도체와 희생층을 이중층(double layer) 구조로 형성할 경우, 보텀 게이트(Bottom Gate) 구조시 반도체층의 데미지를 최소화하여, 전자 캐리어 농도가 높은 아몰퍼스 산화물을 제공할 수 있으며, 이러한 아몰퍼스 산화물을 채널층으로 이용하는 우수한 박막 트랜지스터 소자 특성을 안정적으로 구현할 수 있다.
In addition, when the oxide semiconductor and the sacrificial layer are formed in a double layer structure, the damage to the semiconductor layer can be minimized in a bottom gate structure, and an amorphous oxide having a high electron carrier concentration can be provided. It is possible to stably realize the characteristics of an excellent thin film transistor device using as a channel layer.

<산화물 반도체 성막용 소결체>&Lt; Sintered body for oxide semiconductor film formation &

본 발명에 따른 박막 트랜지스터의 채널층으로 사용되는 산화물 반도체층은 산화물 소결체를 스퍼터링 타겟으로 사용하여 성막함으로써 형성될 수 있다. The oxide semiconductor layer used as the channel layer of the thin film transistor according to the present invention can be formed by forming an oxide sintered body as a sputtering target.

본 발명에 있어서, 상기 산화물 반도체 성막용 산화물 소결체는 산화인듐, 산화주석 및 금속 이온 M1 (Hf, V, Al)을 포함하는 산화물로 구성되고, (M1+Zn)/(M1+In+Sn) 원자수 비로 0.05~40 원자%로 포함되어 있는 것일 수 있다. In the present invention, the oxide sintered body for oxide semiconductor film formation is composed of an oxide containing indium oxide, tin oxide and metal ion M1 (Hf, V, Al), and (M1 + Zn) / (M1 + And may be contained in an amount of 0.05 to 40 atomic% in atomic ratio.

일례로, 산화인듐 분말과 산화주석 분말에, 금속 이온 M1 (Hf, V, Al)으로 특정지어지는 산화물이 (M1+Zn)/(M1+In+Sn) 원자수 비로 0.05~40 원자% 범위로 포함되는 산화물을 사용할 수 있다. For example, oxides specified by the metal ion M1 (Hf, V, Al) are added to the indium oxide powder and the tin oxide powder in the range of 0.05 to 40 atomic% in terms of the number of (M1 + Zn) / (M1 + May be used.

상기 산화물 소결체는 전술한 조성을 가지며, 상대 밀도 95% 이상, 비저항은 1×10-2 Ωcm 이하인 것을 사용할 수 있다. 이때 상기 산화물 소결체의 상대 밀도가 95% 미만인 경우 스퍼터링 타겟으로 사용하여 성막하는 경우 노듈이 발생하여 이상방전이 발생할 가능성이 높아진다. The oxide-sintered body has the above-described composition and has a relative density of 95% or more and a specific resistance of 1 x 10 &lt; -2 &gt; At this time, when the relative density of the oxide-sintered body is less than 95%, there is a high possibility that an abnormal discharge occurs due to generation of nodules when the film is used as a sputtering target.

여기서, 상대밀도란 소결체의 (실측 밀도/이론 밀도) × 100으로 하여 계산되는 값이다. 실측밀도의 경우 소결체를 보통 1기압, 4℃의 물에서 측정하여 밀도를 산출한다. Here, the relative density is a value calculated by (actual density / theoretical density) x 100 of the sintered body. For the actual density, the density is calculated by measuring the sintered body at 1 atm and 4 ° C water.

또한 상기 산화물 소결체를 제조시, (M1+Zn)/(M1+In+Sn) 원자수 비로 0.05~40 원자%를 가지는 경우 금속 이온 M1 (Hf, V, Al)이 인듐과 갈륨의 타겟 안정화 및 소결체 내의 산소를 흡착하여 트랜지스터의 소자 특성인 이동도 면에서 약간의 감소를 보이지만, 광신뢰성 면에서는 우수한 특성을 관찰할 수 있다. 그러나 (M+Zn)/(M+In+Sn) 원자수 비가 0.05 원자% 미만인 경우 첨가원소의 영향성이 적어 소자 특성의 향상이 미비하다. In the case where the oxide-sintered body has a composition of (M1 + Zn) / (M1 + In + Sn) atomic ratio of 0.05 to 40 atomic%, the metal ion M1 (Hf, V, Al) Oxygen in the sintered body is adsorbed to exhibit a slight decrease in mobility, which is an element characteristic of the transistor, but excellent characteristics can be observed from the viewpoint of light reliability. However, when the atomic ratio of (M + Zn) / (M + In + Sn) is less than 0.05 atomic%, the influence of the added element is small and the improvement of device characteristics is insufficient.

본 발명에서는 전술한 조성의 금속 산화물을 사용하는 것을 제외하고는, 당 업계에 알려진 통상적인 방법에 따라 산화물 소결체를 제조할 수 있다. 이의 바람직한 일 실시형태를 들면, 산화인듐 분말, 산화주석 분말, 및 전술한 금속 이온 M1 (Hf, V, Al)을 포함하는 산화물을 혼합하여 슬러리를 준비한 후 밀링하고 건조하여 분쇄하는 공정, 상기 분쇄물을 성형하는 공정 및 상기 성형물을 소결하는 공정으로 이루어질 수 있다.In the present invention, an oxide-sintered body can be produced by a conventional method known in the art, except that the metal oxide of the above-mentioned composition is used. In one preferred embodiment of the method, a slurry is prepared by mixing indium oxide powder, tin oxide powder, and an oxide including the above metal ion M1 (Hf, V, Al), followed by milling, drying and pulverizing, A step of molding water, and a step of sintering the molded article.

상기 산화인듐이나 산화주석은 당 업계에 알려진 통상적인 성분을 제한없이 사용할 수 있다. 일례로, 이들은 In2O3 이나 SnO2 일 수 있다. The indium oxide or tin oxide may be used without limitation in the conventional components known in the art. For example, they may be In 2 O 3 or SnO &lt; 2 &gt;.

전술한 분말들을 혼합시, 필요에 따라 당 업계에 알려진 통상적인 첨가제, 예컨대 바인더, 분산제, 소포제 등을 추가로 포함할 수 있다.When mixing the above-mentioned powders, additives such as binders, dispersants, defoamers, etc., which are known in the art, may be added as needed.

분산제는 분쇄된 원료입자가 용액 내에서 장시간 동안 고르게 안정된 분산을 유지하면서 동시에 입자가 미세하게 분쇄되기 위한 목적을 만족시키기 위해 첨가된다. 사용 가능한 분산제의 비제한적인 예로는, 시트르산 등의 카르복실기가 붙은 유기산 계열, 폴리아크릴산 (PAA) 또는 그의 염, 공중합체, 또는 이들의 조합 등이 있다. 상기 분산제는 슬러리 내 분말 중량 대비 0.5 내지 3 중량% 사용될 수 있다.The dispersant is added in order to satisfy the purpose of finely pulverizing the particles while maintaining a stable dispersion evenly in the solution for a long time in the pulverized raw material particles. Nonlimiting examples of usable dispersing agents include organic acid-based ones having a carboxyl group such as citric acid, polyacrylic acid (PAA) or a salt thereof, a copolymer, or a combination thereof. The dispersant may be used in an amount of 0.5 to 3% by weight based on the weight of the powder in the slurry.

또한 바인더는 슬러리를 분말로 건조시킨 후 성형하는 과정에서 성형체의 성형강도를 유지하기 위하여 첨가되는 것이다. 이들의 비제한적인 예로는, 폴리비닐알코올, 폴리에틸렌글리콜 등의 고분자 등이 있다. 상기 바인더의 사용량은 슬러리 내 분말 대비 0.01 내지 5 중량% 범위일 수 있다. The binder is added in order to maintain the molding strength of the formed body in the process of drying the slurry after the powder is dried. Non-limiting examples thereof include polymers such as polyvinyl alcohol and polyethylene glycol. The amount of the binder used may be in the range of 0.01 to 5% by weight based on the powder in the slurry.

소포제는 슬러리 내의 거품을 제거하기 위한 것으로, 통상적으로 실리콘유, 옥틸알콜, 붕초 등을 사용할 수 있다. 상기 소포제의 사용량은 슬러리 내 분말 대비 0.001 내지 0.01 중량% 범위일 수 있다. The antifoaming agent is used for removing bubbles in the slurry, and silicone oil, octyl alcohol, boric acid and the like can be usually used. The amount of the antifoaming agent used may be in the range of 0.001 to 0.01% by weight relative to the powder in the slurry.

상기 산화인듐 분말, 산화주석 분말, 금속 이온을 포함하는 금속산화물, 물 및 첨가제를 혼합하여 준비된 슬러리를 밀링하고 건조하여 건조분말을 준비한다. The slurry prepared by mixing indium oxide powder, tin oxide powder, metal oxide containing metal ions, water and additives is milled and dried to prepare a dry powder.

이때 밀링은 당 업계에 알려진 통상적인 볼밀, 비드밀 등을 사용하여 수행될 수 있다. 밀링을 통하여 얻어진 슬러리의 점도는 100 cps 이하로 조절하는 것이 바람직하다. The milling may be carried out using a conventional ball mill, bead mill or the like known in the art. The viscosity of the slurry obtained through milling is preferably adjusted to 100 cps or less.

밀링을 거친 슬러리를 스프레이 드라이어 (spray dryer) 등을 이용하여 분무건조함으로써 건조분말을 얻는다. The milled slurry is spray-dried using a spray dryer or the like to obtain a dry powder.

이후 상기 건조분말을 소정의 형상을 갖는 성형체로 제조하는 성형단계를 거친다. 상기 성형체 제조시, 공정의 편의성 등을 고려하여 냉간 정수압 프레스 (cold isostatic press, CIP)를 이용하는 것이 바람직하다. Thereafter, the dried powder is subjected to a molding step of producing a molded body having a predetermined shape. It is preferable to use a cold isostatic press (CIP) in consideration of the convenience of the process at the time of manufacturing the molded article.

전술한 성형단계 이후에는 소결단계를 거쳐 산화물 반도체 성막용 산화물 소결체가 제조된다. 상기 소결단계는 산소가스 분위기, 불활성 가스 분위기, 또는 산소와 불활성가스 혼합 분위기 하에서 이루어질 수 있다. 상기 소결단계는 산소 가스, 불활성가스 분위기 하에서 1000~1650℃ 범위로 진행되거나, 또는 상기 성형물을 산소 또는 불활성 가스 분위기의 가압조건 하에서 900~1600℃ 범위로 소결하여 제조될 수 있다. 이때 가압 조건은 CIP를 사용하여 2 내지 3 ton/cm2 범위일 수 있다.After the above-described molding step, an oxide sintered body for forming an oxide semiconductor film is produced through a sintering step. The sintering step may be performed in an oxygen gas atmosphere, an inert gas atmosphere, or an oxygen-inert gas mixed atmosphere. The sintering step may be carried out at a temperature in the range of 1000 to 1650 ° C under an atmosphere of oxygen gas or inert gas, or by sintering the shaped body at 900 to 1600 ° C under a pressurized condition of an oxygen or inert gas atmosphere. The pressure conditions may be using the CIP 2 to 3 ton / cm 2 range.

본 발명에서는 전술한 조성과 물성을 가진 산화물 반도체 성막용 소결체를 스퍼터링법에 의하여 기판 상에 성막하여 제작하며, 형성된 아몰퍼스 산화물 박막을 박막 트랜지스터의 채널층으로 이용한다. 일례로, 제조된 소결체는 일정한 크기, 형태로 가공하여 냉각용 금속판 또는 백킹 플레이트 (backing plate)에 붙여 스퍼터링 타겟으로 이용된다. 이 경우, 진공조 내에서 산소 가스가 0 내지 1% 범위로 혼합된 아르곤 가스를 80 sccm의 속도로 공급하면서 성막하여 박막 트랜지스터의 채널층으로 이용되는 산화물 반도체 박막을 제조할 수 있다.
In the present invention, a sintered body for forming an oxide semiconductor film having the above-described composition and physical properties is formed on a substrate by a sputtering method, and the formed amorphous oxide thin film is used as a channel layer of the thin film transistor. For example, the manufactured sintered body is processed into a predetermined size and shape and attached to a cooling metal plate or a backing plate to be used as a sputtering target. In this case, an oxide semiconductor thin film used as a channel layer of the thin film transistor can be manufactured by supplying argon gas mixed with oxygen gas in the range of 0 to 1% in a vacuum tank at a rate of 80 sccm.

<희생층 성막용 산화물 소결체>&Lt; Sintered oxide for sacrificial layer deposition >

본 발명에 따른 박막 트랜지스터에서, 상기 채널층으로 사용되는 산화물 반도체층 상에 이와 동일하거나 유사한 조성을 갖는 희생층을 이중층(double layer)으로 형성한다. In the thin film transistor according to the present invention, a sacrifice layer having the same or similar composition is formed as a double layer on the oxide semiconductor layer used as the channel layer.

이러한 희생층은 희생층 성막용 산화물 소결체를 스퍼터링 타겟으로 사용하여 성막함으로써 형성될 수 있다. This sacrificial layer can be formed by depositing a sintered oxide for sacrificial layer formation as a sputtering target.

본 발명에 있어서, 상기 희생층 성막용 산화물 소결체는 전술한 산화물 반도체를 구성하는 산화물 소결체와 동일 또는 유사한 조성을 가진 어몰퍼스 산화물일 수 있다. 이와 같이 채널층과 희생층의 조성이 근접하면, 채널층이 데미지를 받지 않고 저저항화도 되지 않는다. 또한 화학적 에칭시 채널층이 데미지를 받지 않아 TFT 특성이 양호하고 신뢰성이 높은 박막 전계 효과형 트랜지스터를 얻을 수 있다. In the present invention, the oxide sintered body for sacrificial layer formation may be an amorphous oxide having the same or similar composition as the oxide sintered body constituting the above-described oxide semiconductor. If the composition of the channel layer and the sacrifice layer are close to each other, the channel layer is not damaged and the resistance is not reduced. In addition, since the channel layer is not damaged during chemical etching, a thin film field effect transistor having good TFT characteristics and high reliability can be obtained.

이때 상기 희생층을 구성하는 산화물 소결체는, 산화아연 및 금속이온 M2 (In, Ga, Al)을 포함하는 어몰퍼스 산화물로 구성되고, (M2)/(M2+Zn) 원자수 비가 0.01~10 원자%로 포함되어 있는 것이 바람직하다. At this time, the oxide sintered body constituting the sacrificial layer is composed of an amorphous oxide containing zinc oxide and metal ions M2 (In, Ga, Al), and the ratio of (M2) / (M2 + Zn) %. &Lt; / RTI &gt;

본 발명에서, 상기 희생층 소결체 제조시 (M2)/(M2+Zn) 원자수 비로 0.01~10 원자%를 가지는 경우, 금속이온 M2 (In, Ga, Al)이 산화아연 타겟 내에 고용되면서 박막 증착시 에칭 속도(Etching Rate)를 감소시켜 산화물 반도체층의 데미지를 최소화하게 된다. In the present invention, the metal ion M2 (In, Ga, Al) is dissolved in the zinc oxide target when the sacrificial layer has a (M2) / (M2 + Zn) atomic ratio of 0.01 to 10 at% The etch rate is reduced to minimize the damage of the oxide semiconductor layer.

본 발명에서는 전술한 조성의 금속 산화물을 이용하는 것을 제외하고는, 당 업계에 알려진 통상적인 방법에 따라 희생층 성막용 산화물 소결체를 제조할 수 있다. 전술한 산화물 반도체 성막용 소결체의 제조방법과 동일하게 실시될 수 있다. In the present invention, an oxide sintered body for sacrificial layer formation can be produced by a conventional method known in the art, except that the metal oxide of the above-mentioned composition is used. Can be carried out in the same manner as the above-mentioned production method of a sintered body for oxide semiconductor film formation.

전술한 조성과 물성을 가진 산화물 희생층 성막용 산화물 소결체를 스퍼터링법에 의하여 채널층 상에 성막하여 제작하며, 형성된 아몰퍼스 산화물 박막을 박막 트랜지스터의 희생층으로 이용한다.An oxide sintered body for forming an oxide sacrificial layer having the above composition and physical properties is formed on a channel layer by a sputtering method, and the formed amorphous oxide thin film is used as a sacrificial layer of a thin film transistor.

성막에 의해 형성되는 상기 희생층의 박막 두께는 50~1000Å 범위인 것이 바람직하나, 이에 특별히 제한되지 않으며, 당 업계에 알려진 범위 내에서 적절히 조절할 수 있다.
The thickness of the sacrificial layer formed by the deposition is preferably in the range of 50 to 1000 angstroms, but is not particularly limited thereto and can be appropriately adjusted within the range known in the art.

<박막 트랜지스터><Thin Film Transistor>

본 발명에 따른 박막 트랜지스터(TFT)는, 기판 상에 적어도 게이트 전극, 절연막, 산화물 반도체로 이루어지는 채널층, 희생층, 소스 전극 및 드레인 전극을 포함한다. A thin film transistor (TFT) according to the present invention includes at least a gate electrode, an insulating film, a channel layer made of an oxide semiconductor, a sacrificial layer, a source electrode, and a drain electrode on a substrate.

이러한 박막 트랜지스터는 게이트 전극에 전압을 인가하고, 채널층으로 흐르는 전류를 제어하고, 소스 전극과 드레인 전극 간의 전류를 스위칭하는 기능을 갖는 액티브 소자이다. Such a thin film transistor is an active element having a function of applying a voltage to a gate electrode, controlling a current flowing to a channel layer, and switching a current between a source electrode and a drain electrode.

본 발명의 박막 트랜지스터에서, 상기 채널층 상에 희생층이 형성되고, 상기 희생층 상에 소스 전극 및 드레인 전극이 형성될 수 있다. 바람직하게는, 상기 게이트 전극은 채널층 아래에 구비되고, 소스 전극 및 드레인 전극은 상기 희생층 상에 상기 채널층의 양단에 접촉되도록 구비되는 보텀 게이트형(Bottom gate)인 것이다.  In the thin film transistor of the present invention, a sacrifice layer is formed on the channel layer, and a source electrode and a drain electrode may be formed on the sacrifice layer. Preferably, the gate electrode is provided under the channel layer, and the source electrode and the drain electrode are bottom gate type provided to contact the both ends of the channel layer on the sacrificial layer.

상기 기판은 통상적인 반도체 소자의 기판에 사용되는 물질을 제한없이 사용할 수 있다. 일례로 실리콘(Si), 유리, 무기계 재료, 유기물 재료 또는 금속을 제한 없이 사용할 수 있다. The substrate can be any material used for a substrate of a conventional semiconductor device. For example, silicon (Si), glass, inorganic materials, organic materials or metals may be used without limitation.

이때 기판의 두께는 특별히 제한되지 않으며, 가요성 기판을 사용하는 경우 두께를 50㎛ 내지 500㎛ 범위로 하는 것이 바람직하다. 상기 가요성 기판의 두께가 50㎛ 미만에서는 기판 자체의 충분한 평탄성을 유지하는 것이 어렵고, 상기 가요성 기판의 두께가 500㎛를 초과하면 기판 자체의 가요성이 부족해져서 기판 자체를 자유롭게 굽히는 것이 곤란해지기 때문이다.In this case, the thickness of the substrate is not particularly limited, and when the flexible substrate is used, the thickness is preferably in the range of 50 to 500 mu m. If the thickness of the flexible substrate is less than 50 mu m, it is difficult to maintain sufficient flatness of the substrate itself. If the thickness of the flexible substrate exceeds 500 mu m, flexibility of the substrate itself becomes insufficient and it is difficult to bend the substrate itself It is because.

상기 기판은 수증기 및 산소의 투과를 방지하기 위해서 그 표면 또는 이면에 투습 방지층(가스 배리어층)을 형성할 수도 있다. 투습 방지층(가스 배리어층)의 재료로서는 질화 규소, 산화 규소 등의 무기물이 적합하게 사용된다. 투습 방지층(가스 배리어층)은, 예를 들면 고주파 스퍼터링법 등에 의해 형성할 수 있다. 또한, 열가소성 기판을 사용할 경우에는 필요에 따라서 하드 코트층, 언더코트층 등을 더 형성해도 좋다.
The substrate may have a moisture barrier layer (gas barrier layer) formed on its surface or back surface to prevent permeation of water vapor and oxygen. As the material of the moisture permeation preventing layer (gas barrier layer), an inorganic material such as silicon nitride and silicon oxide is suitably used. The moisture barrier layer (gas barrier layer) can be formed by, for example, high-frequency sputtering. When a thermoplastic substrate is used, a hard coat layer, an undercoat layer, or the like may be further formed as necessary.

게이트 전극은 박막 트랜지스터를 온/오프하기 위한 전압 인가를 위한 것이다. 상기 게이트 전극은 금속 또는 금속 산화물과 같은 전도성 물질을 사용하여 형성될 수 있으며, 일례로 Pt, Ru, Au, Ag, Mo, Al, W 또는 Cu 와 같은 금속 또는 이들의 합금, IZO (InZnO) 또는 AZO (AlZnO)와 같은 금속 또는 전도성 산화물을 사용하거나, 여기에 폴리아닐린, 폴리티오펜, 폴리피롤 등의 유기도전성 화합물 또는 이들의 혼합물을 사용해서 형성할 수 있다. The gate electrode is for applying a voltage to turn on / off the thin film transistor. The gate electrode may be formed using a conductive material such as a metal or a metal oxide. For example, the gate electrode may be formed of a metal such as Pt, Ru, Au, Ag, Mo, Al, W, or Cu or an alloy thereof, IZO (InZnO) A metal such as AZO (AlZnO) or a conductive oxide may be used, or an organic conductive compound such as polyaniline, polythiophene, and polypyrrole, or a mixture thereof may be used.

게이트 전극으로서는 TFT 특성의 신뢰성이라고 하는 관점에서 Mo, Mo 합금 또는 Cr을 사용하는 것이 바람직하다. 상기 게이트 전극의 두께는, 예를 들면 10nm 내지 1000nm 범위일 수 있다.As the gate electrode, it is preferable to use Mo, Mo alloy or Cr from the viewpoint of reliability of TFT characteristics. The thickness of the gate electrode may be in the range of, for example, 10 nm to 1000 nm.

상기 게이트 전극의 형성방법은 특별히 한정되는 것은 아니다. 일례로, 게이트 전극은, 인쇄 방식, 코팅방식 등의 습식 방식, 진공증착법, 스퍼터링법, 이온 플레이이팅법 등의 물리적 방식, CVD, 플라즈마 CVD법 등의 화학적 방식 등을 사용해서 형성된다. 이들 중에서, 게이트 전극을 구성하는 재료와의 적합성을 고려해서 형성방법을 적절히 선택할 수 있다. 일례로, Mo 또는 Mo 합금을 사용해서 게이트 전극을 형성할 경우 DC 스퍼터링법이 사용된다. 또한, 게이트 전극에 유기 도전성 화합물을 사용할 경우에는 습식제막법이 이용될 수 있다.
The method of forming the gate electrode is not particularly limited. For example, the gate electrode is formed by a physical method such as a wet method such as a printing method or a coating method, a vacuum evaporation method, a sputtering method, and an ion plating method, or a chemical method such as CVD or plasma CVD. Of these, the formation method can be appropriately selected in consideration of suitability with the material constituting the gate electrode. For example, when a gate electrode is formed using Mo or Mo alloy, a DC sputtering method is used. When an organic conductive compound is used for the gate electrode, a wet film-forming method may be used.

게이트 절연막은 통상적인 반도체 소자에 사용되는 절연 물질을 사용하여 형성할 수 있으며, 실리콘 산화물 또는 질화물을 이용할 수 있다. 예를 들면, SiO2 또는 SiO2보다 유전율이 높은 High-K 물질인 HfO2, Al2O3, Si3N4, SiNx, YsO3, Ta2O5, 또는 이들의 혼합물을 사용할 수 있다. 또는 이들 물질로 이루어지는 이중층 막이거나, 폴리이미드와 같은 고분자 절연체도 사용될 수 있다.The gate insulating film can be formed using an insulating material used in a typical semiconductor device, and silicon oxide or nitride can be used. For example, HfO 2 , Al 2 O 3 , Si 3 N 4 , SiNx, YsO 3 , Ta 2 O 5 , or a mixture thereof can be used as the high-K material having a dielectric constant higher than that of SiO 2 or SiO 2 . Or a double layer film made of these materials, or a polymer insulator such as polyimide may also be used.

상기 게이트 절연막의 두께는 특별히 제한되지 않으며, 일례로 10nm 내지 10㎛ 범위가 바람직하다. 상기 게이트 절연막은 리크 전류를 감소시키기 위해 전압 내성을 높이기 위해서 어느 정도 막두께를 두껍게 할 필요가 있다. 그러나, 게이트 절연막의 막두께를 두껍게 하면 TFT의 구동 전압의 상승을 초래한다. 이 때문에, 게이트 절연막의 두께는 무기 절연체의 경우 50nm 내지 1000nm인 것이 보다 바람직하고, 고분자 절연체의 경우 0.5㎛ 내지 5㎛인 것이 보다 바람직하다.The thickness of the gate insulating film is not particularly limited, and is preferably in the range of 10 nm to 10 mu m. The gate insulating film needs to have a certain thickness to some extent in order to increase the voltage resistance in order to reduce the leakage current. However, if the film thickness of the gate insulating film is increased, the driving voltage of the TFT is increased. Therefore, the thickness of the gate insulating film is more preferably 50 nm to 1000 nm in the case of the inorganic insulator, and more preferably 0.5 to 5 mu m in the case of the polymer insulator.

또한, HfO2와 같은 고유전율 절연체를 게이트 절연막에 사용하였을 경우, 막두께를 두껍게 해도 저전압에서의 트랜지스터의 구동이 가능하기 때문에, 게이트 절연막에는 고유전율 절연체를 사용하는 것이 바람직하다.
In addition, when a high dielectric constant insulator such as HfO 2 is used for the gate insulating film, it is preferable to use a high dielectric constant insulator for the gate insulating film because the transistor can be driven at a low voltage even if the film thickness is increased.

본 발명에서, 채널층을 이루는 산화물 반도체층과 상기 채널층 상에 형성되는 희생층은 동일하거나 유사한 조성을 가진 산화물 반도체 박막으로 이루어질 수 있다.In the present invention, the oxide semiconductor layer constituting the channel layer and the sacrifice layer formed on the channel layer may be composed of an oxide semiconductor thin film having the same or similar composition.

상기 산화물 반도체층과 희생층은 증착 분위기에 따라 성분의 미차가 발생할 수는 있으나, 전술한 산화물 반도체 성막용 소결체와 희생층 성막용 소결체를 각각 타겟으로 사용하여 스퍼터링하여 제조된 것이므로, 상기 타겟과 조성이 거의 동일하다. 따라서 전술한 소결체와 조성이 거의 동일한 금속산화물 박막이 형성될 수 있다. Since the oxide semiconductor layer and the sacrificial layer are produced by sputtering using the sintered body for oxide semiconductor film formation and the sintered body for sacrificial layer forming described above as sputtering targets although the difference in composition may occur depending on the deposition atmosphere, Are almost the same. Therefore, a metal oxide thin film having substantially the same composition as the above-described sintered body can be formed.

여기서, 상기 산화물 반도체층은 산화인듐, 산화주석 및 금속 이온 M1 (Hf, V, Al)을 포함하는 산화물로 구성되고, (M1+Zn)/(M1+In+Sn) 원자수 비로 0.05~40 원자%로 포함되어 있는 것이 바람직하다. 또한 상기 희생층은 산화아연 및 금속이온 M2 (In, Ga, Al)을 포함하는 어몰퍼스 산화물로 구성되고, (M2)/(M2+Zn) 원자수 비가 0.01~10 원자%로 포함되어 있는 것이 바람직하다. Here, the oxide semiconductor layer is composed of an oxide including indium oxide, tin oxide and metal ions M1 (Hf, V, Al) and has a ratio of (M1 + Zn) / (M1 + It is preferable that it is contained in atomic%. The sacrificial layer is made of an amorphous oxide containing zinc oxide and metal ions M2 (In, Ga, Al), and the ratio of (M2) / (M2 + Zn) desirable.

또한 소스 전극과 및 드레인 전극은 전도성 물질을 사용하여 형성할 수 있으며, 예를 들어 Pt, Ru, Au, Ag, Mo, Al, W 또는 Cu와 같은 금속 또는 IZO(InZnO) 또는 AZO(AlZnO)와 같은 금속 또는 전도성 산화물을 이용할 수 있다. 바람직하게는 몰리브덴(Mo) 또는 몰리브덴 합금으로 구성되는 것이다.
The source electrode and the drain electrode may be formed using a conductive material. For example, a metal such as Pt, Ru, Au, Ag, Mo, Al, W, or Cu, or a metal such as IZO (InZnO) or AZO The same metal or conductive oxide may be used. Preferably, it is made of molybdenum (Mo) or molybdenum alloy.

소스 전극 및 드레인 전극은, 예를 들면 Al, Mo, Cr, Ta, Ti, Au, Ag 등의 금속 또는 이들의 합금, Al-Nd, APC 등의 합금, 산화 주석, 산화 아연, 산화 인듐, 산화 인듐주석(ITO), 산화 인듐아연(IZO) 등의 금속 산화물 도전물질을 사용해서 형성한다. TFT 특성의 신뢰성 및 희생층과의 에칭 속도 관점에서, 상기 소스 전극 및 드레인 전극 재질로는 Mo 또는 Mo 합금을 사용하는 것이 바람직하다. 또한, 소스 전극 및 드레인 전극의 두께는, 예를 들면 10nm 내지 1000nm 범위일 수 있다.The source electrode and the drain electrode may be formed of a metal such as Al, Mo, Cr, Ta, Ti, Au or Ag or an alloy thereof, an alloy such as Al-Nd or APC, tin oxide, zinc oxide, A metal oxide conductive material such as indium tin oxide (ITO), indium zinc oxide (IZO), or the like. From the viewpoints of the reliability of the TFT characteristics and the etching rate with respect to the sacrificial layer, it is preferable to use an Mo or Mo alloy for the source electrode and the drain electrode. The thickness of the source electrode and the drain electrode may be, for example, in the range of 10 nm to 1000 nm.

소스 전극 및 드레인 전극은 당 분야에 알려진 통상적인 방법에 따라 형성될 수 있으며, 일례로 막을 형성하고, 포토리소그래피법을 사용하여 상기 막에 레지스트 패턴을 형성하고, 이 막을 에칭함으로써 형성된다.The source electrode and the drain electrode may be formed according to a conventional method known in the art. For example, the source electrode and the drain electrode are formed by forming a film, forming a resist pattern on the film by photolithography, and etching the film.

또한, 소스 전극 및 드레인 전극이 구성하는 막의 형성방법은 특별히 한정되지 않으며, 일례로 예를 들면 인쇄 방식, 코팅 방식 등의 습식 방식, 진공증착법, 스퍼터링법, 이온 플레이이팅법 등의 물리적 방식, CVD, 플라즈마 CVD법 등의 화학적 방식 등을 사용해서 형성될 수 있다. The method of forming the film constituted by the source electrode and the drain electrode is not particularly limited. For example, a physical method such as a wet method such as a printing method or a coating method, a vacuum evaporation method, a sputtering method, an ion plating method, A chemical method such as a plasma CVD method, or the like.

본 발명에서 소스 전극 및 드레인 전극을 Mo 또는 Mo 합금으로 형성할 경우, 일례로 DC 스퍼터링법을 사용하여 Mo 막 또는 Mo 합금막을 형성한 후 포토리소그래피법을 사용하여 Mo 막 또는 Mo 합금막에 레지스트 패턴을 형성하고, 에칭액에 의해 Mo 막 또는 Mo 합금막을 에칭해서 소스 전극 및 드레인 전극을 형성하게 된다.
In the present invention, when the source electrode and the drain electrode are formed of Mo or a Mo alloy, for example, a Mo film or an Mo alloy film is formed using DC sputtering, and then a Mo film or a Mo alloy film is coated with a resist pattern And the Mo film or the Mo alloy film is etched by the etching solution to form the source electrode and the drain electrode.

전술한 구성 이외에, 본 발명에서는 채널층, 희생층, 소스 전극 및 드레인 전극을 보호하고, 트랜지스터 상에 제작되는 전자 디바이스와 절연할 목적으로 보호층을 포함한다.In addition to the above-described configuration, the present invention includes a protection layer for protecting a channel layer, a sacrificial layer, a source electrode, and a drain electrode, and insulating the electronic device manufactured on the transistor.

상기 보호층은 당 업계에 알려진 통상적인 감광성 또는 열경화성 수지 조성물, 또는 상기 수지 조성물에 금속 산화물, 금속질화물, 금속불화물 등이 포함된 형태를 경화처리하여 형성될 수 있다. The protective layer may be formed by curing a conventional photosensitive or thermosetting resin composition known in the art or a resin composition containing a metal oxide, a metal nitride, a metal fluoride, or the like.

상기 보호층의 형성방법은 특별히 한정되지 않으며, 일례로 진공증착법, 스퍼터링법, 반응성 스퍼터링법, MBE(분자선 에피택시)법, 클러스터 이온빔법, 이온 플래이팅법, 플라즈마 중합법 (고주파 여기 이온 플래이팅법), 플라즈마 CVD법, 레이저 CVD법, 열 CVD법, 가스소스 CVD법, 코팅법, 인쇄법, 또는 전사법을 적용하여 형성될 수 있다.
The method of forming the protective layer is not particularly limited and examples of the protective layer include vacuum vapor deposition, sputtering, reactive sputtering, MBE (molecular beam epitaxy), cluster ion beam, ion plating, plasma polymerization (high frequency excitation ion plating) , A plasma CVD method, a laser CVD method, a thermal CVD method, a gas source CVD method, a coating method, a printing method, or a transfer method.

<박막 트랜지스터의 제조방법><Thin Film Transistor Manufacturing Method>

이하, 본 발명에 따른 박막 트랜지스터의 제조방법에 대해 설명한다. 그러나 하기 제조방법에 의해서만 한정되는 것은 아니며, 필요에 따라 각 공정의 단계가 변형되거나 선택적으로 혼용되어 수행될 수 있다.Hereinafter, a method of manufacturing a thin film transistor according to the present invention will be described. However, the present invention is not limited to the following production methods, and the steps of each process may be modified or selectively mixed if necessary.

본 발명의 박막 트랜지스터는 당 업계에 알려진 통상적인 방법에 의해 제조될 수 있다. 이의 바람직한 일 실시형태를 들면, 기판 상에 게이트 전극을 형성하는 공정; 상기 게이트 전극 상에 절연층을 형성하는 공정; 상기 게이트 절연층 상에 산화물 반도체로 이루어지는 채널층을 형성하는 공정; 상기 채널층 상에, 산화아연과 금속이온 M2 (In, Ga, Al)을 포함하는 어몰퍼스 산화물로 구성되고, (M2)/(M2+Zn) 원자수 비가 0.01~10 원자%로 포함되는 희생층을 형성하는 공정; 상기 희생층 상에 드레인 전극과 소스 전극을 형성하는 공정; 및 상기 드레인 전극과 소스 전극과의 사이에 노출된 상기 희생층을 습식 에칭에 의해 제거하는 공정을 포함하여 구성될 수 있다.
The thin film transistor of the present invention can be manufactured by a conventional method known in the art. According to a preferred embodiment thereof, there is provided a method of manufacturing a semiconductor device, comprising: forming a gate electrode on a substrate; Forming an insulating layer on the gate electrode; Forming a channel layer made of an oxide semiconductor on the gate insulating layer; A sacrificial layer made of amorphous oxide containing zinc oxide and metal ions M2 (In, Ga, Al) and containing 0.01 to 10 atomic% of (M2) / (M2 + Zn) Forming a layer; Forming a drain electrode and a source electrode on the sacrificial layer; And a step of removing the sacrificial layer exposed between the drain electrode and the source electrode by wet etching.

우선 기판을 준비한 다음, 상기 기판 상에 게이트 전극을 형성한다. First, a substrate is prepared, and then a gate electrode is formed on the substrate.

기판으로는 일반적으로 실리콘 기판이 사용되나, 이외에도 유리기판, 금속 기판, 또는 플라스틱 기판이 사용될 수 있다. As the substrate, a silicon substrate is generally used, but in addition, a glass substrate, a metal substrate, or a plastic substrate can be used.

게이트 전극은 상기 기판 상에 금속 물질을 증착하고, 이를 패터닝함으로써 형성될 수 있다.The gate electrode may be formed by depositing a metal material on the substrate and patterning the metal material.

이어서, 상기 게이트 전극을 덮도록 기판 상에 게이트 절연층(gate insulator)을 형성한다. 여기서, 게이트 절연층은 예를 들면, 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있다.Next, a gate insulator is formed on the substrate so as to cover the gate electrode. Here, the gate insulating layer may be made of, for example, silicon oxide or silicon nitride.

이후, 게이트 절연층 상에 산화물 반도체로 이루어지는 채널층과 이와 조성이 유사한 희생층을 각각 형성한다. Thereafter, a sacrifice layer similar in composition to the channel layer made of an oxide semiconductor is formed on the gate insulating layer.

이때 채널층은 산화 인듐 분말, 산화 주석 분말에 금속 이온 M1(Hf, V, Al)을 포함하는 산화물로 구성되고, (M1+Zn)/(M1+In+Sn) 원자수 비로 0.05~40 원자%로 포함되어 있는 산화물 반도체 소결체를 스퍼터링법에 의해 성막함으로써 아몰퍼스 산화물 박막을 형성할 수 있다. 여기서, 기판상에 채널층 성막을 실시한 후, 추가로 O2/(Ar+O2)의 비율이 0.2~1의 산소를 함유한 분위기에서 100~400℃에서 열처리하는 것이 바람직하다. At this time, the channel layer is composed of an oxide containing metal ions M1 (Hf, V, Al) in indium oxide powder and tin oxide powder, and has an atomic ratio of (M1 + Zn) / (M1 + In + Sn) % Of the oxide semiconductor sintered body is formed by the sputtering method, whereby the amorphous oxide thin film can be formed. Here, after performing the channel layer formed on the substrate, it is preferable that the proportion of additional O 2 / (Ar + O 2 ) to heat treatment at 100 ~ 400 ℃ in an atmosphere containing oxygen of 0.2 to 1.

또한 희생층은 상기 채널층을 구성하는 산화물 소결체와 유사한 성분의 조성을 갖는 산화물 소결체, 즉 산화아연에 금속이온 M2 (In, Ga, Al)을 포함하는 어몰퍼스 산화물로 구성되고, (M2)/(M2+Zn) 원자수 비가 0.01~10 원자%로 포함되어 있는 산화물 소결체를 스퍼터링법에 의해 성막함으로써 아몰퍼스 산화물 박막을 형성할 수 있다. 이때 희생층의 박막 두께는 50~1000Å 범위로 조절하는 것이 바람직하다. The sacrificial layer is composed of an oxide sintered body having a composition similar to that of the oxide sintered body constituting the channel layer, that is, an amorphous oxide containing metal ions M2 (In, Ga, Al) M2 + Zn) atomic ratio of 0.01 to 10 atomic% is deposited by the sputtering method, whereby an amorphous oxide thin film can be formed. At this time, the thickness of the sacrificial layer is preferably adjusted to a range of 50 to 1000 angstroms.

이후, 형성된 희생층 상에 당 업계에 알려진 통상적인 방법에 따라 드레인 전극과 소스 전극을 희생층 상에 상기 채널층의 양단에 접촉되도록 형성한다. 일례로, 몰리브덴 막을 100nm의 두께로 DC 스퍼터링법을 사용하여 제조될 수 있다. Then, a drain electrode and a source electrode are formed on the sacrificial layer so as to be in contact with both ends of the channel layer on the sacrificial layer according to a conventional method known in the art. As an example, a molybdenum film can be prepared using a DC sputtering method to a thickness of 100 nm.

그 다음에 몰리브덴막 상에 레지스트막을 형성하고, 포토리소그래피법을 사용해서 레지스트 패턴을 형성한다. 그리고, 습식 에칭액을 몰리브덴 막을 에칭한 후 레지스트막을 박리한다. 이로 인해, 희생층의 표면 및 채널층의 표면의 일부를 덮도록 형성된 소스 전극 및 드레인 전극이 얻어진다. 제조된 상기 드레인 전극과 소스 전극과의 사이에 노출된 상기 희생층을 습식 에칭에 의해 제거함으로써 희생층은 제거되고 채널층이 남게 된다. Thereafter, a resist film is formed on the molybdenum film, and a resist pattern is formed by photolithography. After the molybdenum film is etched with the wet etching solution, the resist film is peeled off. As a result, a source electrode and a drain electrode formed so as to cover the surface of the sacrificial layer and a part of the surface of the channel layer are obtained. The sacrificial layer exposed between the drain electrode and the source electrode is removed by wet etching so that the sacrificial layer is removed and the channel layer remains.

상기 습식 에칭 단계에서, 상기 희생층의 에칭 속도는 특별히 제한되지 않으며, 1~10Å/sec 범위인 것이 바람직하다. 또한 습식 에칭에 사용되는 에칭액은 당 업계에 알려진 통상적인 에칭액을 제한 없이 사용할 수 있다. In the wet etching step, the etching rate of the sacrificial layer is not particularly limited, and is preferably in the range of 1 to 10 Å / sec. The etchant used for the wet etching may be any conventional etchant known in the art.

이후, 채널층, 희생층, 소스 전극 및 드레인 전극을 덮은 보호층을 형성한 함으로써, 본 발명에 따른 박막 트랜지스터의 제조가 완료된다.
Then, a protective layer covering the channel layer, the sacrifice layer, the source electrode, and the drain electrode is formed, thereby completing the fabrication of the thin film transistor according to the present invention.

본 발명에 따른 박막 트랜지스터는 액정표시장치 및 유기발광표시장치 등과 같은 평판표시장치에 스위칭소자 또는 구동소자로 적용될 수 있다. The thin film transistor according to the present invention can be applied as a switching device or a driving device to a flat panel display device such as a liquid crystal display device and an organic light emitting display device.

앞서 설명한 바와 같이, 본 발명에 따른 트랜지스터는 이동도가 10 cm2/vs 이상이며, 안정하고 광에 의한 특성 변화가 적기 때문에, 이를 평판표시장치에 적용하면, 평판표시장치의 신뢰성을 향상시킬 수 있다. 액정표시장치 및 유기발광표시장치 등의 구조는 잘 알려진바, 이들에 대한 자세한 설명은 생략한다. 본 발명에 따른 트랜지스터는 평판표시장치뿐 아니라, 메모리소자 및 논리소자 등 다른 전자소자 분야에 다양한 용도로 적용될 수 있다.As described above, since the transistor according to the present invention has a mobility of 10 cm 2 / vs or more, and is stable and has little change in characteristics due to light, when applied to a flat panel display device, reliability of the flat panel display device can be improved have. A liquid crystal display device, and an organic light emitting display device are well known, and a detailed description thereof will be omitted. The transistor according to the present invention can be applied to various fields of electronic devices such as a memory device and a logic device as well as a flat panel display device.

이하 본 발명을 실시예를 통해 구체적으로 설명하나, 하기 실시예 및 실험예는 본 발명의 한 형태를 예시하는 것에 불과할 뿐이며, 본 발명의 범위가 하기 실시예 및 실험예에 의해 제한되는 것은 아니다.
Hereinafter, the present invention will be described in more detail with reference to Examples. However, the following Examples and Experimental Examples are merely illustrative of the present invention, and the scope of the present invention is not limited by the following Examples and Experimental Examples.

[실시예 1][Example 1]

1-1. 투명 산화물 소결체 제조1-1. Manufacture of transparent oxide sintered body

분말의 평균 입자 크기가 1.0 ㎛인 산화인듐(In2O3), 1.5 ㎛의 산화주석(SnO2), 금속 이온 M1의 각 산화 분말을 각 금속 원자 중량 기준으로 인듐 44 원자%, 주석 12 원자%, 아연 44 원자%, 첨가화합물 M1 (Hf, V, Al) 0.32 원자% 비율로 각각 칭량한 후 혼합하여 농도가 55%인 습식 혼합된 슬러리를 비즈밀 매체 0.1㎜의 지르코니아 비즈로 분산시켰다. 분산된 슬러리를 분무건조한 후, 수득된 조립분말을 가압 성형하고, 1100~1500℃에서 10시간 동안 공기를 분당 25L의 유량으로 하여 투입하면서 소결하였다. 이렇게 하여 얻어진 산화물 반도체 타겟의 상대밀도는 98%이고, 비저항은 3×10-3 Ωcm로 측정되었으며, 본 소결체는 산화물층으로 사용하였다.
Indium oxide (In 2 O 3 ) having an average particle size of 1.0 탆, tin oxide (SnO 2 ) having a particle size of 1.5 탆 and each oxide powder of metal ion M 1 were mixed with 44 atomic% indium, 12 atomic tin , 44 atomic% of zinc and 0.32 atomic% of additive compound M1 (Hf, V, Al), and the mixture was mixed to disperse the wet mixed slurry having the concentration of 55% with zirconia beads of 0.1 mm in a beads mill. The dispersed slurry was spray-dried, and the obtained granulated powder was pressure-molded and sintered at a flow rate of 25 L / min at 1100 to 1500 ° C for 10 hours. The oxide semiconductor target thus obtained had a relative density of 98% and a specific resistance of 3 x 10 &lt; -3 &gt; [Omega] cm. The sintered body was used as an oxide layer.

1-2. 1-2. 희생층Sacrificial layer 타겟target 제조 Produce

희생층 타겟은 분말의 평균 입자 크기가 1.0 ㎛인 산화아연(ZnO)에 금속 이온 M2의 각 산화 분말을 각 금속 원자 중량 기준으로 인듐 0.5 원자%, 갈륨 0.3 원자%, 알루미늄 0.1 원자% 비율로 각각 칭량한 후 혼합하여 농도가 55% 인 습식 혼합된 슬러리를 비즈밀 매체 0.1㎜의 지르코니아 비즈로 분산시켰다. 분산된 슬러리를 분무건조한 후, 수득된 조립분말을 가압 성형하고, 1100~1500℃에서 10시간 동안 공기를 분당 25L의 유량으로 하여 투입하면서 소결하였다. 이렇게 하여 얻어진 희생층 타겟의 상대밀도는 99%이고, 비저항은 5×10-3Ωcm로 측정되었다.
In the sacrificial layer target, zinc oxide (ZnO) having an average particle size of 1.0 占 퐉 of powder was mixed with respective oxidized powders of metal ions M2 at a ratio of 0.5 atomic% of indium, 0.3 atomic% of gallium, and 0.1 atomic% Weighed and then mixed to disperse the wet mixed slurry having a concentration of 55% with zirconia beads of 0.1 mm in a bead mill medium. The dispersed slurry was spray-dried, and the obtained granulated powder was pressure-molded and sintered at a flow rate of 25 L / min at 1100 to 1500 ° C for 10 hours. The relative density of the sacrificial layer target thus obtained was 99%, and the resistivity was measured to be 5 10 -3 ? Cm.

1-3. 박막 트랜지스터 제조1-3. Thin Film Transistor Manufacturing

박막 트랜지스터는 기판(유리)(B)상에 게이트 전극(G1)가 형성될 수 있다. 기판(B)은 유리기판, 금속기판, 플라스틱 기판, 플라스틱 필름 등 통상의 반도체 소자 공정에서 사용 가능한 다양한 기판 중 어느 하나이다. 게이트 전극(G1)는 일반적으로 전극물질로 형성될 수 있다. 기판(B)상에 게이트 전극(G1)을 덮는 게이트 절연층(GI1)이 형성될 수 있다.The thin film transistor may have a gate electrode G1 formed on a substrate (glass) B. The substrate B is any of various substrates that can be used in a general semiconductor device process such as a glass substrate, a metal substrate, a plastic substrate, and a plastic film. The gate electrode G1 may be generally formed of an electrode material. A gate insulating layer GI1 may be formed on the substrate B so as to cover the gate electrode G1.

게이트 절연층(GI1)은 실리콘 산화물층이나 실리콘 질화물층일 수 있다. Bottom Gate 구조에서는 게이트 전극(G1)은 상기 채널층(A1) 아래에 구비되고, 소스 전극(S1) 및 드레인 전극(D1)은 상기 채널층(A1) 상면에 접촉되는 것을 특징으로 한다. 채널층(A1)을 형성 시에 고주파(RF) 스퍼터를 이용하여 Power Density는 0.5~3.6 W/cm2, 아르곤과 산소 혼합가스를 이용하여 증착하였다. 채널층(A1)을 형성한 후에는 희생층(A2)을 증착하고, 패턴을 형성한 후 화학적 에칭을 실시하였다. 그 후 소스 전극(S1)과 드레인 전극(D1)을 증착하고 패턴을 형성한 후에 화학적 에칭을 통해 소스 전극과 드레인 전극을 분리하였다. 화학적 에칭시에 채널층 위의 희생층은 제거되며, 최종적으로 채널층만 남게 된다. The gate insulating layer GI1 may be a silicon oxide layer or a silicon nitride layer. In the bottom gate structure, the gate electrode G1 is provided under the channel layer A1, and the source electrode S1 and the drain electrode D1 are in contact with the upper surface of the channel layer A1. The power density was 0.5 to 3.6 W / cm 2 using a high frequency (RF) sputter during the formation of the channel layer (A1) using a mixed gas of argon and oxygen. After forming the channel layer A1, a sacrificial layer (A2) was deposited, a pattern was formed, and then chemical etching was performed. Thereafter, a source electrode (S1) and a drain electrode (D1) were deposited and a pattern was formed. Then, the source electrode and the drain electrode were separated through chemical etching. At the time of chemical etching, the sacrificial layer on the channel layer is removed and only the channel layer is finally left.

기판(B)상에 스퍼터 성막한 후 추가로, O2/(Ar+O2)의 비율이 0.2~1의 산소를 함유한 분위기에서 후열처리 온도를 100~400℃에서 진행하였다. After the heat treatment temperature in the further after the sputter film formation on the substrate (B), O 2 / atmosphere containing oxygen in a 0.2 to 1 ratio of the (Ar + O 2) was carried out at 100 ~ 400 ℃.

상기와 같은 구조로 트랜지스터 소자를 제작하였으며, 소자 특성을 측정하는 방법으로는 트랜지스터의 드레인 전극(D1)과 소스 전극(S1)에 각 0.1V 및 10V의 전압을 인가하여 트랜지스터의 특성 변화를 관찰하였다. 트랜지스터의 특성을 측정한 결과, 도 1과 같은 결과를 얻었다.
As a method of measuring the device characteristics, a voltage of 0.1 V and 10 V was applied to the drain electrode D 1 and the source electrode S 1 of the transistor to observe a change in the characteristics of the transistor . As a result of measuring the characteristics of the transistor, the results shown in Fig. 1 were obtained.

[실시예 2][Example 2]

실시예 1과 같이 산화물 소결체를 제작하였다.An oxide-sintered body was produced in the same manner as in Example 1.

또한 희생층 타겟은 분말의 평균 입자 크기가 1.0 ㎛인 산화아연(ZnO)에 금속 이온 M2의 각 산화 분말을 각 금속 원자 중량 기준으로 인듐 0.5 원자%, 갈륨 0.5 원자%, 알루미늄 0.5 원자% 비율로 각각 칭량한 후 혼합하여 농도가 55% 인 습식 혼합된 슬러리를 비즈밀 매체 0.1㎜의 지르코니아 비즈로 분산시켰다. 분산된 슬러리를 분무건조한 후 수득된 조립분말을 가압 성형하고, 1100~1500℃에서 10시간 동안 공기를 분당 25L의 유량으로 하여 투입하면서 소결하였다. 이렇게 하여 얻어진 희생층 타겟의 상대밀도는 99%이고, 비저항은 3×10-3 Ωcm로 측정되었다. The sacrificial layer target was prepared by adding each oxide powder of metal ion M2 to zinc oxide (ZnO) having an average particle size of powder of 1.0 占 퐉 in a proportion of 0.5 atomic% of indium, 0.5 atomic% of gallium, 0.5 atomic% Were weighed and mixed, and the wet mixed slurry having a concentration of 55% was dispersed in zirconia beads of 0.1 mm in a bead mill medium. The dispersed slurry was spray-dried, and the obtained granulated powder was press-molded and sintered at a flow rate of 25 L / min at 1100 to 1500 ° C for 10 hours. The relative density of the thus-obtained sacrificial layer target was 99%, and the specific resistance was measured to be 3 x 10 &lt; -3 &gt;

본 소결체를 이용하여 상기 실시예 1과 같이 트랜지스터를 제작하여 소자를 측정한 결과, 도 1~2와 같은 우수한 소자 특성이 구현되었다.
The sintered body was used to fabricate a transistor as in Example 1, and the device was measured. As a result, excellent device characteristics as shown in FIGS. 1 and 2 were realized.

[실시예 3][Example 3]

실시예 1과 같이 산화물 소결체를 제작하였다. An oxide-sintered body was produced in the same manner as in Example 1.

희생층 타겟은 분말의 평균 입자 크기가 1.0㎛인 산화아연(ZnO)에 금속 이온 M2의 각 산화 분말을 각 금속 원자 중량 기준으로 인듐 1.0 원자%, 갈륨 1.0 원자%, 알루미늄 1.5 원자% 비율로 각각 칭량한 후 혼합하여 농도가 55% 인 습식 혼합된 슬러리를 비즈밀 매체 0.1㎜의 지르코니아 비즈로 분산시켰다. 분산된 슬러리를 분무 건조한 후, 수득된 조립분말을 가압 성형하고, 1100~1500℃에서 10시간 동안 공기를 분당 25L의 유량으로 하여 투입하면서 소결하였다. 이렇게 하여 얻어진 희생층 타겟의 상대밀도는 99%이고, 비저항은 4×10-3 Ωcm로 측정되었다. In the sacrificial layer target, zinc oxide (ZnO) having an average particle size of powder of 1.0 占 퐉 was coated with each oxide powder of metal ion M2 in an amount of 1.0 atomic% of indium, 1.0 atomic% of gallium and 1.5 atomic% Weighed and then mixed to disperse the wet mixed slurry having a concentration of 55% with zirconia beads of 0.1 mm in a bead mill medium. The dispersed slurry was spray-dried, and the obtained granulated powder was pressure-molded and sintered at a flow rate of 25 L / min at 1100 to 1500 ° C for 10 hours. The relative density of the sacrificial layer target thus obtained was 99%, and the specific resistance was measured to be 4 x 10 &lt; -3 &gt;

본 소결체를 이용하여 실시예 1과 같이 트랜지스터를 제작하여 소자를 측정한 결과, 하기 도 1과 같은 결과를 얻었다.
Using the sintered body, a transistor was fabricated as in Example 1 and the device was measured. As a result, the same result as in FIG. 1 was obtained.

[비교예 1][Comparative Example 1]

실시예 1과 같이 산화물 소결체를 제작하였다. An oxide-sintered body was produced in the same manner as in Example 1.

희생층 타겟은 분말의 평균 입자 크기가 1.0 ㎛인 산화아연 (ZnO) 분말을 농도가 55%인 습식 혼합된 슬러리를 비즈밀 매체 0.1㎜의 지르코니아 비즈로 분산시켰다. 분산된 슬러리를 분무 건조한 후 수득된 조립분말을 가압 성형하고, 1100~1500℃에서 10시간 동안 공기를 분당 25L의 유량으로 하여 투입하면서 소결하였다. 이렇게 하여 얻어진 산화물 반도체 타겟의 상대밀도는 99%이고, 비저항은 5×10-1 Ωcm로 측정되었다. The sacrificial layer target was prepared by dispersing a zinc oxide (ZnO) powder having an average particle size of 1.0 탆 in powder with a wet mixed slurry having a concentration of 55% in 0.1 mm zirconia beads mill media. The dispersed slurry was spray-dried, and the obtained granulated powder was press-molded and sintered at a flow rate of 25 L / min at 1100 to 1500 ° C for 10 hours. The relative density of the oxide semiconductor target thus obtained was 99%, and the specific resistance was measured to be 5 x 10 &lt; -1 &gt;

본 소결체를 이용하여 실시예 1과 같이 트랜지스터를 제작하여 소자를 측정한 결과, 하기 도 3과 같은 결과를 얻었다.Using the sintered body, a transistor was fabricated as in Example 1, and the device was measured. As a result, the results shown in Fig. 3 were obtained.

Claims (12)

산화인듐, 산화주석 및 금속 이온 M1 (Hf, V, Al)을 포함하는 산화물로 구성되고, (M1+Zn)/(M1+In+Sn) 원자수 비로 0.05~40 원자%로 포함되어 있는 것을 특징으로 하는 박막 트랜지스터 채널층 형성용 산화물 소결체. (M1 + Zn) / (M1 + In + Sn) atoms in an amount of 0.05 to 40 atomic% based on the total of the indium oxide, tin oxide and the metal ion M1 (Hf, V, Wherein the oxide sintered body for forming a thin-film transistor channel layer is formed on the substrate. 산화아연 및 금속이온 M2 (In, Ga, Al)을 포함하는 어몰퍼스 산화물로 구성되고, (M2)/(M2+Zn) 원자수 비가 0.01~10 원자%로 포함되어 있는 것을 특징으로 하는 박막 트랜지스터 희생층 형성용 산화물 소결체.(M2) / (M2 + Zn) atoms is contained in an amount of 0.01 to 10 atomic%, the amorphous oxide comprising zinc oxide and an amorphous oxide containing metal ions M2 (In, Ga, Al) Oxide sintered body for forming a sacrificial layer. 기판 상에 적어도 게이트 전극, 절연막, 산화물 반도체로 이루어지는 채널층, 희생층, 소스 전극 및 드레인 전극을 포함하며,
상기 채널층 상에 희생층이 형성되고, 상기 희생층 상에 소스 전극 및 드레인 전극이 형성되는 박막 트랜지스터에 있어서,
상기 희생층은 제2항의 산화물 소결체로부터 형성되고, 상기 채널층은 제1항의 소결체로부터 형성되는 것을 특징으로 하는 박막 트랜지스터.
A semiconductor device comprising at least a gate electrode, an insulating film, a channel layer made of an oxide semiconductor, a sacrificial layer, a source electrode and a drain electrode on a substrate,
A sacrificial layer is formed on the channel layer, and a source electrode and a drain electrode are formed on the sacrificial layer,
Wherein the sacrificial layer is formed from the oxide sintered body of claim 2, and the channel layer is formed from the sintered body of claim 1.
제 3항에 있어서, 상기 희생층의 박막 두께는 50~1000Å 범위인 것을 특징으로 하는 박막 트랜지스터.The thin film transistor according to claim 3, wherein the thickness of the sacrificial layer is in the range of 50 to 1000 angstroms. 삭제delete 제3항에 있어서, 상기 소스 전극 및 상기 드레인 전극은 몰리브덴 또는 몰리브덴 합금으로 구성되는 것을 특징으로 하는 박막 트랜지스터.The thin film transistor according to claim 3, wherein the source electrode and the drain electrode are made of molybdenum or a molybdenum alloy. 제3항에 있어서, 상기 기판은 유리 기판, 플라스틱 기판 및 금속 기판으로 구성된 군으로부터 선택되는 것을 특징으로 하는 박막 트랜지스터.The thin film transistor according to claim 3, wherein the substrate is selected from the group consisting of a glass substrate, a plastic substrate, and a metal substrate. 제 3항에 있어서, 상기 게이트 전극은 채널층 아래에 구비되고,
소스 전극 및 드레인 전극은 상기 희생층 상에 상기 채널층의 양단에 접촉되도록 구비되는 보텀 게이트형(Bottom gate)인 것을 특징으로 하는 박막 트랜지스터.
The semiconductor device according to claim 3, wherein the gate electrode is provided under the channel layer,
Wherein the source electrode and the drain electrode are bottom gates provided on both sides of the channel layer on the sacrificial layer.
제 3항에 기재된 박막 트랜지스터를 포함하는 평판 표시장치. A flat panel display comprising the thin film transistor according to claim 3. 기판 상에 게이트 전극을 형성하는 공정;
상기 게이트 전극 상에 절연층을 형성하는 공정;
상기 절연층 상에, 산화인듐, 산화주석 및 금속 이온 M1 (Hf, V, Al)을 포함하는 산화물로 구성되고, (M1+Zn)/(M1+In+Sn) 원자수 비로 0.05~40 원자%로 포함되어 있는 산화물 반도체 소결체로부터 채널층을 형성하는 공정;
상기 채널층 상에, 산화아연 및 금속이온 M2 (In, Ga, Al)을 포함하는 어몰퍼스 산화물로 구성되고, (M2)/(M2+Zn) 원자수 비가 0.01~10 원자%로 포함되는 산화물 소결체로부터 희생층을 형성하는 공정;
상기 희생층 상에 드레인 전극과 소스 전극을 형성하는 공정; 및
상기 드레인 전극과 소스 전극과의 사이에 노출된 상기 희생층을 습식 에칭에 의해 제거하는 공정
을 포함하는 박막 트랜지스터의 제조방법.
Forming a gate electrode on a substrate;
Forming an insulating layer on the gate electrode;
(M1 + Zn) / (M1 + In + Sn) atomic ratio in the range of 0.05 to 40 atoms, which is composed of an oxide containing indium oxide, tin oxide and metal ions M1 (Hf, V, % To form a channel layer from the oxide semiconductor sintered body;
Wherein an oxide of an amorphous oxide containing zinc oxide and metal ions M2 (In, Ga, Al) and containing an atomic ratio of (M2) / (M2 + Zn) in an amount of 0.01 to 10 atomic% Forming a sacrificial layer from the sintered body;
Forming a drain electrode and a source electrode on the sacrificial layer; And
Removing the sacrificial layer exposed between the drain electrode and the source electrode by wet etching;
Wherein the thin film transistor is formed on the substrate.
제10항에 있어서, 상기 희생층의 에칭 속도가 1~10Å/sec 범위인 것을 특징으로 하는 박막 트랜지스터의 제조방법.The method of claim 10, wherein the sacrificial layer has an etching rate in the range of 1 to 10 Å / sec. 제10항에 있어서, 상기 기판상에 채널층을 스퍼터 성막한 후, 추가로 O2/(Ar+O2)의 비율이 0.2~1의 산소를 함유한 분위기에서 100~400℃에서 열처리하는 것을 특징으로 하는 박막 트랜지스터의 제조방법. The method according to claim 10, wherein the channel layer is formed by sputtering on the substrate and further heat-treated at 100 to 400 ° C in an atmosphere containing 0.2 to 1 O 2 / (Ar + O 2 ) Wherein the thin film transistor is formed on a substrate.
KR20130128096A 2013-10-25 2013-10-25 High density oxide sintered body and novel thin film transistor comprising the same KR101500175B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130128096A KR101500175B1 (en) 2013-10-25 2013-10-25 High density oxide sintered body and novel thin film transistor comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130128096A KR101500175B1 (en) 2013-10-25 2013-10-25 High density oxide sintered body and novel thin film transistor comprising the same

Publications (1)

Publication Number Publication Date
KR101500175B1 true KR101500175B1 (en) 2015-03-06

Family

ID=53026721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130128096A KR101500175B1 (en) 2013-10-25 2013-10-25 High density oxide sintered body and novel thin film transistor comprising the same

Country Status (1)

Country Link
KR (1) KR101500175B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146956A (en) * 2010-12-20 2012-08-02 Canon Inc Channel-etch type thin film transistor and method of manufacturing the same
JP2012178493A (en) * 2011-02-28 2012-09-13 Hitachi Ltd Method for manufacturing semiconductor device and semiconductor device
KR20130032067A (en) * 2011-09-22 2013-04-01 삼성디스플레이 주식회사 Oxide semiconductor, thin film transistor including the same and thin film transistor array panel including the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146956A (en) * 2010-12-20 2012-08-02 Canon Inc Channel-etch type thin film transistor and method of manufacturing the same
JP2012178493A (en) * 2011-02-28 2012-09-13 Hitachi Ltd Method for manufacturing semiconductor device and semiconductor device
KR20130032067A (en) * 2011-09-22 2013-04-01 삼성디스플레이 주식회사 Oxide semiconductor, thin film transistor including the same and thin film transistor array panel including the same

Similar Documents

Publication Publication Date Title
KR101518091B1 (en) Field effect transistor using oxide semiconductor and method for manufacturing the same
US8274082B2 (en) Electronic semiconductor device based on copper nickel and gallium-tin-zinc-copper-titanium p and n-type oxides, their applications and corresponding manufacture process
TWI453915B (en) Thin film transistor
Carcia et al. Transparent ZnO thin-film transistor fabricated by rf magnetron sputtering
CN104335353B (en) Thin film transistor (TFT)
JP5724157B2 (en) Oxide semiconductor target and method of manufacturing oxide semiconductor device using the same
US8303856B2 (en) Conductive laminated body and method for preparing the same
JP6414946B2 (en) Thin film transistor and zinc oxide sputtering target therefor
KR20130036296A (en) Oxide for semiconductor layer and sputtering target of thin film transistor, and thin film transistor
JP2014013891A (en) Thin film transistor
KR20120004526A (en) Thin film transistor and method for manufacturing thin film transistor
KR20140033348A (en) Oxide for semiconductor layer for thin film transistor, semiconductor layer for thin film transistor which comprises said oxide, and thin film transistor
WO2022062454A1 (en) Metal oxide semiconductor, and thin-film transistor and use thereof
Park et al. Compositional Engineering of Hf‐Doped InZnSnO Films for High‐Performance and Stability Amorphous Oxide Semiconductor Thin Film Transistors
Fumagalli et al. Room temperature deposition of high figure of merit Al-doped zinc oxide by pulsed-direct current magnetron sputtering: Influence of energetic negative ion bombardment on film's optoelectronic properties
CN103325842A (en) Oxide semiconductor thin film and thin film transistor
Baek et al. Comparative study of antimony doping effects on the performance of solution-processed ZIO and ZTO field-effect transistors
JP5857432B2 (en) Thin film transistor manufacturing method
KR102486098B1 (en) Oxide sintered body and thin film transistor comprising the same
KR101500175B1 (en) High density oxide sintered body and novel thin film transistor comprising the same
TW201936951A (en) Oxide semiconductor thin film, thin film transistor, and sputtering target
KR20190070732A (en) High mobility oxide sintered body and thin film transistor comprising the same
JP2012186383A (en) Manufacturing method of thin-film transistor
KR20130021621A (en) Method for manufacturing (indium, gallium, zinc, oxide target and indium, gallium, zinc, oxide target by using the same
TWI767186B (en) Oxide semiconductor thin films, thin film transistors and sputtering targets

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180305

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 6