JP5857432B2 - Thin film transistor manufacturing method - Google Patents

Thin film transistor manufacturing method Download PDF

Info

Publication number
JP5857432B2
JP5857432B2 JP2011086974A JP2011086974A JP5857432B2 JP 5857432 B2 JP5857432 B2 JP 5857432B2 JP 2011086974 A JP2011086974 A JP 2011086974A JP 2011086974 A JP2011086974 A JP 2011086974A JP 5857432 B2 JP5857432 B2 JP 5857432B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
semiconductor film
forming
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011086974A
Other languages
Japanese (ja)
Other versions
JP2012222176A (en
Inventor
昌平 奥村
昌平 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2011086974A priority Critical patent/JP5857432B2/en
Publication of JP2012222176A publication Critical patent/JP2012222176A/en
Application granted granted Critical
Publication of JP5857432B2 publication Critical patent/JP5857432B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、薄膜トランジスタ及びその製造方法に関する。さらに詳しくは、低温成膜可能な酸化物で半導体膜を形成した逆スタガ型薄膜トランジスタであって、その薄膜トランジスタの保護膜を酸化物半導体材料で形成してチャネル保護膜又は紫外線遮光膜とした薄膜トランジスタ及びその製造方法に関する。   The present invention relates to a thin film transistor and a method for manufacturing the same. More specifically, an inverted staggered thin film transistor in which a semiconductor film is formed of an oxide that can be formed at low temperature, and a thin film transistor in which a protective film of the thin film transistor is formed of an oxide semiconductor material to form a channel protective film or an ultraviolet light shielding film, and It relates to the manufacturing method.

薄膜トランジスタ(TFT)を搭載する薄膜トランジスタ基板は、液晶ディスプレイや有機ELディスプレイ等の表示装置用の駆動素子基板として用いられている。薄膜トランジスタには、逆スタガ型(ボトムゲート)や順スタガ型(トップゲート)等の構造形態があり、また、薄膜トランジスタを構成する半導体膜としては、アモルファスシリコン半導体膜やポリシリコン半導体膜が一般的に適用されている。しかし、アモルファスシリコン半導体膜は、特性が安定しているものの移動度が小さく、一方、ポリシリコン半導体膜は、移動度が高いものの高温(例えば600℃以上)の熱処理工程を必要とする。   A thin film transistor substrate on which a thin film transistor (TFT) is mounted is used as a drive element substrate for a display device such as a liquid crystal display or an organic EL display. Thin film transistors include structural forms such as an inverted staggered type (bottom gate) and a forward staggered type (top gate), and an amorphous silicon semiconductor film or a polysilicon semiconductor film is generally used as a semiconductor film constituting the thin film transistor. Has been applied. However, although the amorphous silicon semiconductor film has stable characteristics but has low mobility, the polysilicon semiconductor film requires high temperature (for example, 600 ° C. or higher) heat treatment process although it has high mobility.

近年、酸化物半導体膜を用いた薄膜トランジスタの研究が活発に行われている。特許文献1では、In、Ga、Znからなる酸化物(「IGZO」と略す。)の多結晶薄膜を薄膜トランジスタの半導体膜に用いた例が提案され、非特許文献1と特許文献2では、IGZOの非晶質薄膜を薄膜トランジスタの半導体膜に用いた例が提案されている。これらのIGZOを半導体膜に用いた薄膜トランジスタは、室温での低温成膜が可能であり、プラスチック基板等の非耐熱性基板に熱ダメージを与えることなく形成が可能であるとされている。   In recent years, research on thin film transistors using oxide semiconductor films has been actively conducted. Patent Document 1 proposes an example in which a polycrystalline thin film of an oxide composed of In, Ga, and Zn (abbreviated as “IGZO”) is used as a semiconductor film of a thin film transistor. In Non-Patent Document 1 and Patent Document 2, IGZO is proposed. An example in which the amorphous thin film is used as a semiconductor film of a thin film transistor has been proposed. Thin film transistors using these IGZO as semiconductor films can be formed at low temperatures at room temperature, and can be formed without causing thermal damage to non-heat resistant substrates such as plastic substrates.

前記したIGZO系の酸化物半導体は、低温で形成される非晶質材料であるにもかかわらず、比較的高い移動度を有するため、近年注目されている。また、IGZO系の酸化物半導体は可視光に対する透過率が高い透明材料であるとともに、ITO等の従来公知の透明導電材料をゲート電極、ソース電極又はドレイン電極とした場合であっても良好な電気的な接触特性が得られることから、透明材料のみを用いた透明薄膜トランジスタも検討されている。   The above-described IGZO-based oxide semiconductor has attracted attention in recent years because it has a relatively high mobility despite being an amorphous material formed at a low temperature. In addition, an IGZO-based oxide semiconductor is a transparent material having a high transmittance for visible light, and has a good electrical property even when a conventionally known transparent conductive material such as ITO is used as a gate electrode, a source electrode, or a drain electrode. Since transparent contact characteristics can be obtained, a transparent thin film transistor using only a transparent material has been studied.

薄膜トランジスタには逆スタガ型構造と順スタガ型構造があるが、逆スタガ型の薄膜トランジスタにおいては、半導体膜のチャネル領域を保護するために半導体膜上に保護膜を設けている。例えば特許文献5では、半導体膜上にSiO膜やSiO膜を保護膜として設けている。また、特許文献6では、半導体膜上にシラン化合物等の有機無機複合化合物や有機酸からなる保護膜を設けている。 Thin film transistors include an inverted staggered structure and a forward staggered structure. In the inverted staggered thin film transistor, a protective film is provided over the semiconductor film in order to protect the channel region of the semiconductor film. For example, in Patent Document 5, a SiO 2 film or a SiO x N y film is provided as a protective film on a semiconductor film. In Patent Document 6, a protective film made of an organic-inorganic composite compound such as a silane compound or an organic acid is provided on the semiconductor film.

K.Nomura et.al., Nature, vol.432, p.488-492(2004)K. Nomura et.al., Nature, vol.432, p.488-492 (2004)

特開2004−103957号公報JP 2004-103957 A 特表2005−88726号公報JP 2005-88726 A 特開2007−220816号公報JP 2007-220816 A 特開2007−250983号公報JP 2007-259883 A 特開2008−53356号公報JP 2008-53356 A 特開2007−158146号公報JP 2007-158146 A

しかしながら、SiO膜やSiO膜等の保護膜や、有機無機複合化合物や有機酸からなる保護膜は、大気中に曝されたときの酸素や水蒸気に対する安定性に劣ったり、紫外線等の光を透過し、保護対象であるチャネル領域の半導体膜の特性が劣化したりするおそれがある。特に長期に使用すると半導体膜の特性が劣化することが予想される。こうした特性劣化は、薄膜トランジスタとしての信頼性を損なうおそれがある。 However, protective films such as SiO 2 films and SiO x N y films, and protective films made of organic-inorganic composite compounds and organic acids are inferior in stability to oxygen and water vapor when exposed to the atmosphere, ultraviolet rays, etc. There is a possibility that the characteristics of the semiconductor film in the channel region to be protected are deteriorated. In particular, it is expected that the characteristics of the semiconductor film deteriorate when used for a long time. Such characteristic deterioration may impair reliability as a thin film transistor.

本発明は、上記課題を解決するためになされたものであって、その目的は、低温成膜可能な酸化物で半導体膜を形成した逆スタガ型薄膜トランジスタであって、半導体膜上に形成した保護膜の紫外線等に対する耐光性と耐環境安定性を向上させてなる薄膜トランジスタ及びその製造方法を提供することにある。   The present invention has been made to solve the above-described problems, and an object of the present invention is an inverted staggered thin film transistor in which a semiconductor film is formed of an oxide that can be formed at a low temperature, and the protection formed on the semiconductor film. It is an object of the present invention to provide a thin film transistor and a method for manufacturing the same, in which the light resistance against ultraviolet rays and the environmental stability of the film are improved.

本発明者は、光、特に紫外光に対する薄膜トランジスタの特性変動と、環境(酸素や水蒸気)に対する薄膜トランジスタの特性変動とを検討している過程で、IGZO系の酸化物半導体を、逆スタガ型薄膜トランジスタを構成する半導体膜のほかに、保護膜として用いることで、チャネル保護膜又は紫外線遮光膜として有効であることを見出し、本発明を完成させた。   In the process of examining the characteristics variation of a thin film transistor with respect to light, particularly ultraviolet light, and the property variation of the thin film transistor with respect to the environment (oxygen or water vapor), the present inventor used an IGZO oxide semiconductor as an inverted staggered thin film transistor. The present invention has been completed by finding that it is effective as a channel protective film or an ultraviolet light-shielding film by using it as a protective film in addition to the semiconductor film to be formed.

上記課題を解決するための本発明の第1の観点に係る薄膜トランジスタは、基板上にパターン形成されたゲート電極と、該ゲート電極を覆うゲート絶縁膜と、該ゲート絶縁膜上にパターン形成された酸化物半導体膜と、該酸化物半導体膜上にパターン形成されたソース電極及びドレイン電極と、該ソース電極及びドレイン電極間に露出する前記酸化物半導体膜を少なくとも覆う保護膜とを有するボトムゲートトップコンタクト構造の薄膜トランジスタであって、前記保護膜は、酸化物半導体材料で形成されていることを特徴とする。   A thin film transistor according to a first aspect of the present invention for solving the above-described problem is formed by patterning a gate electrode patterned on a substrate, a gate insulating film covering the gate electrode, and the gate insulating film A bottom gate top having an oxide semiconductor film, a source electrode and a drain electrode patterned on the oxide semiconductor film, and a protective film covering at least the oxide semiconductor film exposed between the source electrode and the drain electrode A thin film transistor having a contact structure, wherein the protective film is formed of an oxide semiconductor material.

上記課題を解決するための本発明の第2の観点に係る薄膜トランジスタは、基板上にパターン形成されたゲート電極と、該ゲート電極を覆うゲート絶縁膜と、該ゲート絶縁膜上にパターン形成されたソース電極及びドレイン電極と、該ソース電極及びドレイン電極間に露出する前記ゲート絶縁膜を少なくとも覆うようにパターン形成された酸化物半導体膜と、該酸化物半導体膜を少なくとも覆う保護膜とを有するボトムゲートボトムコンタクト構造の薄膜トランジスタであって、前記保護膜は、酸化物半導体材料で形成されていることを特徴とする。   A thin film transistor according to a second aspect of the present invention for solving the above-described problem is formed by patterning a gate electrode patterned on a substrate, a gate insulating film covering the gate electrode, and the gate insulating film A bottom having a source electrode and a drain electrode, an oxide semiconductor film patterned so as to cover at least the gate insulating film exposed between the source electrode and the drain electrode, and a protective film covering at least the oxide semiconductor film A thin film transistor having a gate bottom contact structure, wherein the protective film is made of an oxide semiconductor material.

これら第1及び第2の観点に係る発明によれば、薄膜トランジスタを構成する保護膜が、酸化物半導体材料で形成されている。この酸化物半導体材料からなる保護膜は、可視光領域では良好な光透過性を有し、一方、紫外光領域では良好な遮光性を有するので、従来の保護膜であるSiO膜や有機無機複合化合物膜に比べて薄膜トランジスタ特性(すなわち半導体特性)の劣化を効果的に防ぐことができる。特に、その保護膜は、紫外光に対する半導体特性の劣化を防ぎ、水蒸気や酸素ガスに対する半導体特性の大気安定性を向上させるので、その保護層を備えた薄膜トランジスタは、長期信頼性に優れたものとなる。そうした保護膜は、ソース電極及びドレイン電極間に露出する酸化物半導体膜を少なくとも覆う(第1の観点に係る発明)又は最上層として露出する酸化物半導体膜を少なくとも覆う(第2の観点に係る発明)ので、酸化物半導体膜が紫外線や大気雰囲気に曝されることによって特性が低下するのを抑制できる。さらに、この発明によれば、保護膜を酸化物半導体膜と同じ酸化物半導体材料で成膜することもできるので、コストを実現した薄膜トランジスタを提供できる。 According to the invention according to the first and second aspects, the protective film constituting the thin film transistor is formed of an oxide semiconductor material. Protective film made of the oxide semiconductor material has a good optical transparency in the visible light region, whereas, since the ultraviolet region having a good light-shielding properties, SiO 2 film or an organic inorganic is a conventional protective film Degradation of thin film transistor characteristics (that is, semiconductor characteristics) can be effectively prevented as compared with a composite compound film. In particular, the protective film prevents deterioration of the semiconductor characteristics against ultraviolet light and improves the atmospheric stability of the semiconductor characteristics against water vapor and oxygen gas, so that the thin film transistor provided with the protective layer has excellent long-term reliability. Become. Such a protective film covers at least the oxide semiconductor film exposed between the source electrode and the drain electrode (invention according to the first aspect) or at least covers the oxide semiconductor film exposed as the uppermost layer (according to the second aspect). (Invention) Therefore, it can suppress that an oxide semiconductor film deteriorates when it exposes to an ultraviolet-ray or air | atmosphere atmosphere. Furthermore, according to the present invention, since the protective film can be formed using the same oxide semiconductor material as that of the oxide semiconductor film, a thin film transistor that realizes cost can be provided.

本発明に係る薄膜トランジスタにおいて、前記酸化物半導体膜及び保護膜が、InMZnO(MはGa,Sn,Al,Feのうち少なくとも1種)を含むアモルファス酸化物からなることが好ましい。   In the thin film transistor according to the present invention, the oxide semiconductor film and the protective film are preferably made of an amorphous oxide containing InMZnO (M is at least one of Ga, Sn, Al, and Fe).

この発明によれば、保護膜がInMZnOを含むアモルファス酸化物からなるので、特に可視光領域で良好な光透過性を示し、紫外光領域で良好な遮光性を示すので、薄膜トランジスタ特性(半導体特性)の劣化をより効果的に防ぐことができる。特にMがGaであるInGaZnO系のアモルファス酸化物が好ましい。   According to the present invention, since the protective film is made of an amorphous oxide containing InMZnO, it exhibits good light transmittance particularly in the visible light region and good light shielding property in the ultraviolet light region, so that the thin film transistor characteristics (semiconductor characteristics) Can be more effectively prevented. In particular, an InGaZnO-based amorphous oxide in which M is Ga is preferable.

上記課題を解決するための本発明の第1の観点に係る薄膜トランジスタの製造方法は、基板上にゲート電極をパターン形成する工程と、該ゲート電極を覆うゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に酸化物半導体膜をパターン形成する工程と、該酸化物半導体膜上にソース電極及びドレイン電極をパターン形成する工程と、該ソース電極及びドレイン電極間に露出する前記酸化物半導体膜を少なくとも覆うように、酸化物半導体材料で保護膜を形成する工程と、を有することを特徴とする。   A method of manufacturing a thin film transistor according to a first aspect of the present invention for solving the above problems includes a step of patterning a gate electrode on a substrate, a step of forming a gate insulating film covering the gate electrode, and the gate A step of patterning an oxide semiconductor film on the insulating film; a step of patterning a source electrode and a drain electrode on the oxide semiconductor film; and the oxide semiconductor film exposed between the source electrode and the drain electrode. And a step of forming a protective film with an oxide semiconductor material so as to cover at least.

本発明の第2の観点に係る薄膜トランジスタの製造方法は、基板上にゲート電極をパターン形成する工程と、該ゲート電極を覆うゲート絶縁膜を形成する工程と、該ゲート絶縁膜上にソース電極及びドレイン電極をパターン形成する工程と、該ソース電極及びドレイン電極間に露出する前記ゲート絶縁膜を少なくとも覆う酸化物半導体膜をパターン形成する工程と、該酸化物半導体膜を少なくとも覆うように、酸化物半導体材料で保護膜を形成する工程と、を有することを特徴とする。   A method of manufacturing a thin film transistor according to a second aspect of the present invention includes a step of patterning a gate electrode on a substrate, a step of forming a gate insulating film covering the gate electrode, a source electrode and a gate electrode on the gate insulating film Patterning a drain electrode, patterning an oxide semiconductor film covering at least the gate insulating film exposed between the source electrode and the drain electrode, and an oxide covering at least the oxide semiconductor film And a step of forming a protective film with a semiconductor material.

これら第1及び第2の観点に係る発明によれば、薄膜トランジスタを構成する保護膜を、酸化物半導体材料で形成する。この酸化物半導体材料からなる保護膜は、可視光領域では良好な光透過性を有し、一方、紫外光領域では良好な遮光性を有するので、製造された薄膜トランジスタは、従来の保護膜であるSiO膜や有機無機複合化合物膜を保護膜として設けた薄膜トランジスタに比べ、薄膜トランジスタ特性(半導体特性)の劣化を効果的に防ぐことができる。特に、その保護層は、紫外光に対する半導体特性の劣化を防ぎ、水蒸気や酸素ガスに対する酸化物半導体膜の半導体特性の大気安定性を向上させるので、その保護膜を備えた薄膜トランジスタは、長期信頼性に優れたものとなる。本発明に係る薄膜トランジスタの製造方法では、そうした保護膜が、ソース電極及びドレイン電極間に露出する酸化物半導体膜を少なくとも覆う(第1の観点に係る発明)又は最上層として露出する酸化物半導体膜を少なくとも覆う(第2の観点に係る発明)ので、酸化物半導体膜が紫外線や大気雰囲気に曝されることによって特性が低下するのを抑制できる。さらに、この発明によれば、保護膜を酸化物半導体膜と同じ酸化物半導体材料で成膜することもできるので、低コストを実現した薄膜トランジスタを提供できる。 According to the invention according to the first and second aspects, the protective film constituting the thin film transistor is formed of an oxide semiconductor material. This protective film made of an oxide semiconductor material has good light transmittance in the visible light region, while it has good light shielding properties in the ultraviolet light region, so the manufactured thin film transistor is a conventional protective film. Compared with a thin film transistor in which a SiO 2 film or an organic-inorganic composite compound film is provided as a protective film, deterioration of thin film transistor characteristics (semiconductor characteristics) can be effectively prevented. In particular, the protective layer prevents deterioration of the semiconductor characteristics against ultraviolet light and improves the atmospheric stability of the semiconductor characteristics of the oxide semiconductor film against water vapor and oxygen gas, so that the thin film transistor provided with the protective film has long-term reliability. It will be excellent. In the method for manufacturing a thin film transistor according to the present invention, such a protective film covers at least the oxide semiconductor film exposed between the source electrode and the drain electrode (the invention according to the first aspect) or the oxide semiconductor film exposed as the uppermost layer. Since the oxide semiconductor film is exposed to ultraviolet rays or an air atmosphere, it is possible to suppress deterioration in characteristics. Furthermore, according to the present invention, the protective film can be formed using the same oxide semiconductor material as that of the oxide semiconductor film, so that a thin film transistor with low cost can be provided.

本発明に係る薄膜トランジスタの製造方法において、前記酸化物半導体膜及び保護膜が、InMZnO(MはGa,Sn,Al,Feのうち少なくとも1種)を含むアモルファス酸化物からなることが好ましい。   In the method of manufacturing a thin film transistor according to the present invention, it is preferable that the oxide semiconductor film and the protective film are made of an amorphous oxide containing InMZnO (M is at least one of Ga, Sn, Al, and Fe).

本発明に係る薄膜トランジスタの製造方法において、前記酸化物半導体膜の形成工程が、アルゴンを含まない酸素ガス雰囲気中でRFスパッタリング法で酸化物半導体膜を形成する工程であることが好ましい。   In the method for manufacturing a thin film transistor according to the present invention, the oxide semiconductor film forming step is preferably a step of forming an oxide semiconductor film by an RF sputtering method in an oxygen gas atmosphere not containing argon.

この発明によれば、酸化物半導体膜をアルゴンを含まない酸素ガス雰囲気中でRFスパッタリング法で形成するので、得られた酸化物半導体膜中の酸素欠損を少なくすることができる。その結果、キャリア濃度の低い絶縁性の酸化物半導体膜を得ることができるので、その後の保護膜の形成をRFスパッタリング法で行って酸化物半導体膜のキャリア濃度をアップさせてその半導体特性を調整することができる。   According to this invention, since the oxide semiconductor film is formed by RF sputtering in an oxygen gas atmosphere not containing argon, oxygen vacancies in the obtained oxide semiconductor film can be reduced. As a result, an insulating oxide semiconductor film having a low carrier concentration can be obtained. Therefore, a protective film is formed by RF sputtering to increase the carrier concentration of the oxide semiconductor film and adjust its semiconductor characteristics. can do.

この場合において、前記保護膜の形成工程が、アルゴンを含まない酸素ガス雰囲気中でRFスパッタリング法で保護膜を形成する工程であることが好ましい。   In this case, the protective film forming step is preferably a step of forming the protective film by RF sputtering in an oxygen gas atmosphere not containing argon.

この発明によれば、保護膜を、前記した酸化物半導体膜と同じく、アルゴンを含まない酸素ガス雰囲気中でRFスパッタリング法で形成するので、別の成膜チャンバーを用いたり、別のガス雰囲気等で成膜したりすることが不要となり、低コスト化を実現できる。さらに、保護膜を形成するRFスパッタリング時に、前記した酸化物半導体膜のキャリア濃度をアップさせて半導体特性に移行させることができる。特に、保護膜をRFスパッタリング法で形成するのが好ましい酸化物半導体膜のキャリア濃度は、1015ion/cm未満の場合である。 According to the present invention, the protective film is formed by the RF sputtering method in an oxygen gas atmosphere not containing argon, similarly to the oxide semiconductor film described above, so that another film forming chamber or another gas atmosphere is used. Therefore, it is not necessary to form a film at the same time, and the cost can be reduced. Further, at the time of RF sputtering for forming the protective film, the carrier concentration of the oxide semiconductor film can be increased to shift to semiconductor characteristics. In particular, the carrier concentration of the oxide semiconductor film in which the protective film is preferably formed by an RF sputtering method is less than 10 15 ions / cm 2 .

本発明に係る薄膜トランジスタの製造方法において、前記酸化物半導体膜の形成工程が、アルゴンを含む酸素ガス雰囲気中でRFスパッタリング法で酸化物半導体膜を形成する工程であることが好ましい。   In the method for manufacturing a thin film transistor according to the present invention, it is preferable that the step of forming the oxide semiconductor film is a step of forming an oxide semiconductor film by an RF sputtering method in an oxygen gas atmosphere containing argon.

この発明によれば、酸化物半導体膜をアルゴンを含む酸素ガス雰囲気中でRFスパッタリング法で形成するので、得られた酸化物半導体膜は酸素欠損が多くなる。その結果、得られた酸化物半導体膜はキャリア濃度が活性層に適した酸化物半導体膜となる。   According to this invention, since the oxide semiconductor film is formed by the RF sputtering method in an oxygen gas atmosphere containing argon, the obtained oxide semiconductor film has many oxygen vacancies. As a result, the obtained oxide semiconductor film becomes an oxide semiconductor film having a carrier concentration suitable for the active layer.

この場合において、前記保護膜の形成工程が、アルゴンを含まない酸素ガス雰囲気中でDCスパッタリング法で保護膜を形成する工程であることが好ましい。   In this case, the protective film forming step is preferably a step of forming the protective film by a DC sputtering method in an oxygen gas atmosphere not containing argon.

この発明によれば、アルゴンを含まない酸素ガス雰囲気中で保護膜を形成するDCスパッタリング法を適用したので、そのDCスパッタリング時に、前記した酸化物半導体膜のキャリア濃度はあまり影響されない。なお、保護膜をDCスパッタリング法で形成するのが好ましい酸化物半導体膜のキャリア濃度は、1015ion/cm以上の場合である。 According to the present invention, since the DC sputtering method for forming the protective film in an oxygen gas atmosphere not containing argon is applied, the carrier concentration of the oxide semiconductor film is not significantly affected during the DC sputtering. Note that the carrier concentration of the oxide semiconductor film in which the protective film is preferably formed by a DC sputtering method is 10 15 ion / cm 2 or more.

本発明に係る薄膜トランジスタ及びその製造方法によれば、可視光領域では良好な光透過性を有し、一方、紫外光領域では良好な遮光性を有する酸化物半導体材料で保護膜が設けられているので、得られた薄膜トランジスタは、従来の保護膜であるSiO膜や有機無機複合化合物膜を保護膜として設けた薄膜トランジスタに比べ、薄膜トランジスタ特性(半導体特性)の劣化を効果的に防ぐことができる。特に、その保護膜は、紫外光に対する半導体特性の劣化を防ぎ、水蒸気や酸素ガスに対する半導体特性の大気安定性を向上させるので、その保護膜を備えた薄膜トランジスタは、長期信頼性に優れたものとなる。さらに、本発明によれば、保護膜を酸化物半導体膜と同じ酸化物半導体材料で成膜することもできるので、低コストを実現した薄膜トランジスタを提供できる。 According to the thin film transistor and the method for manufacturing the same according to the present invention, the protective film is provided with an oxide semiconductor material having good light transmittance in the visible light region and good light shielding property in the ultraviolet light region. Therefore, the obtained thin film transistor can effectively prevent deterioration of thin film transistor characteristics (semiconductor characteristics) as compared with a thin film transistor in which a conventional protective film such as a SiO 2 film or an organic-inorganic composite compound film is provided as a protective film. In particular, the protective film prevents deterioration of the semiconductor characteristics against ultraviolet light and improves the atmospheric stability of the semiconductor characteristics against water vapor and oxygen gas, so that the thin film transistor provided with the protective film has excellent long-term reliability. Become. Furthermore, according to the present invention, the protective film can be formed using the same oxide semiconductor material as that of the oxide semiconductor film, so that a thin film transistor with low cost can be provided.

また、本発明に係る薄膜トランジスタの製造方法によれば、酸化物半導体膜をアルゴンを含まない酸素ガス雰囲気中でRFスパッタリング法で形成して、酸素欠損の少ない酸化物半導体膜を形成した場合には、キャリア濃度の低い絶縁性の酸化物半導体膜を得ることができる。このとき、保護膜を、酸化物半導体膜と同様、アルゴンを含まない酸素ガス雰囲気中でRFスパッタリング法で形成するので、別の成膜チャンバーを用いたり、別のガス雰囲気等で成膜したりすることが不要となり、低コスト化を実現できる。さらに、保護膜を形成するRFスパッタリング時に、前記した酸化物半導体膜のキャリア濃度をアップさせて半導体特性に移行させることができる。   According to the thin film transistor manufacturing method of the present invention, when an oxide semiconductor film is formed by RF sputtering in an oxygen gas atmosphere not containing argon to form an oxide semiconductor film with few oxygen vacancies. An insulating oxide semiconductor film having a low carrier concentration can be obtained. At this time, the protective film is formed by an RF sputtering method in an oxygen gas atmosphere that does not contain argon, like the oxide semiconductor film, so that a separate film formation chamber is used, or a film is formed in another gas atmosphere. This eliminates the need to do so and realizes cost reduction. Further, at the time of RF sputtering for forming the protective film, the carrier concentration of the oxide semiconductor film can be increased to shift to semiconductor characteristics.

また、本発明に係る薄膜トランジスタの製造方法によれば、酸化物半導体膜をアルゴンを含む酸素ガス雰囲気中でRFスパッタリング法で形成して、酸素欠損の多い酸化物半導体膜を形成するので、キャリア濃度が活性層に適した酸化物半導体膜を得ることができる。このとき、保護膜を、アルゴンを含まない酸素ガス雰囲気中でDCスパッタリング法で形成するので、そのDCスパッタリング時に、前記した酸化物半導体膜のキャリア濃度をあまり変化させないで活性層に適した酸化物半導体膜とすることができる。   In addition, according to the method for manufacturing a thin film transistor according to the present invention, the oxide semiconductor film is formed by RF sputtering in an oxygen gas atmosphere containing argon, so that the oxide semiconductor film having many oxygen vacancies is formed. Thus, an oxide semiconductor film suitable for the active layer can be obtained. At this time, since the protective film is formed by a DC sputtering method in an oxygen gas atmosphere not containing argon, an oxide suitable for an active layer without changing much the carrier concentration of the oxide semiconductor film during the DC sputtering. It can be a semiconductor film.

本発明に係る薄膜トランジスタの一例を示す模式的な断面図である。It is typical sectional drawing which shows an example of the thin-film transistor which concerns on this invention. 本発明に係る薄膜トランジスタの他の一例を示す模式的な断面図である。It is typical sectional drawing which shows another example of the thin-film transistor which concerns on this invention. 本発明に係る薄膜トランジスタの更に他の一例を示す模式的な断面図である。It is typical sectional drawing which shows another example of the thin-film transistor which concerns on this invention. 本発明に係る薄膜トランジスタの製造方法の各工程を示す模式的な説明図である。It is typical explanatory drawing which shows each process of the manufacturing method of the thin-film transistor which concerns on this invention. 本発明で適用するアモルファス酸化物(a−IGZO)の透過率の波長依存性を示すグラフである。It is a graph which shows the wavelength dependence of the transmittance | permeability of the amorphous oxide (a-IGZO) applied by this invention.

以下に、本発明に係る薄膜トランジスタ及びその製造方法について、図面を参照して詳しく説明する。なお、本発明は、その技術的特徴を有すれば種々の変形が可能であり、以下に具体的に示す実施形態に限定されるものではない。   Hereinafter, a thin film transistor and a manufacturing method thereof according to the present invention will be described in detail with reference to the drawings. The present invention can be modified in various ways as long as it has the technical features, and is not limited to the embodiments specifically shown below.

本発明は、逆スタガ型の薄膜トランジスタに関し、具体的には、図1〜図3に示すように、ボトムゲートトップコンタクト構造の薄膜トランジスタ10A,10B又はボトムゲートボトムコンタクト構造の薄膜トランジスタ10Cに関するものである。なお、以下において、逆スタガ型の薄膜トランジスタを符号10で表すことがある。以下では、本発明に係る薄膜トランジスタの構成を図1〜図3を参照しつつ説明するとともに、併せて薄膜トランジスタの製造方法を図4を参照しつつ説明する。   The present invention relates to an inverted staggered thin film transistor, and more specifically, to a thin film transistor 10A, 10B having a bottom gate top contact structure or a thin film transistor 10C having a bottom gate bottom contact structure, as shown in FIGS. In the following description, an inverted staggered thin film transistor may be represented by reference numeral 10. Hereinafter, the structure of the thin film transistor according to the present invention will be described with reference to FIGS. 1 to 3, and the method for manufacturing the thin film transistor will be described with reference to FIG.

本発明に係る薄膜トランジスタ10は、図1〜図3に示すように、基板1上に、ゲート電極2、ゲート絶縁膜3、酸化物半導体膜4、ソース電極6S及びドレイン電極6D、及び保護膜7が設けられた逆スタガ型の薄膜トランジスタである。   As shown in FIGS. 1 to 3, the thin film transistor 10 according to the present invention includes a gate electrode 2, a gate insulating film 3, an oxide semiconductor film 4, a source electrode 6 </ b> S and a drain electrode 6 </ b> D, and a protective film 7 on a substrate 1. Is an inverted staggered thin film transistor.

このうち、ボトムゲートトップコンタクト構造の薄膜トランジスタ10A,10Bは、図1及び図2に示すように、基板1上にパターン形成されたゲート電極2と、ゲート電極2を覆うゲート絶縁膜3と、ゲート絶縁膜3上にパターン形成された酸化物半導体膜4と、酸化物半導体膜4上にパターン形成されたソース電極6S及びドレイン電極6Dと、ソース電極6S及びドレイン電極6D間に露出する酸化物半導体膜4を少なくとも覆う保護膜7とを有するものであり、ボトムゲートボトムコンタクト構造の薄膜トランジスタ10Cは、図3に示すように、基板1上にパターン形成されたゲート電極2と、ゲート電極2を覆うゲート絶縁膜3と、ゲート絶縁膜3上にパターン形成されたソース電極6S及びドレイン電極6Dと、ソース電極6S及びドレイン電極6D間に露出するゲート絶縁膜3を少なくとも覆うようにパターン形成された酸化物半導体膜4と、酸化物半導体膜4を少なくとも覆う保護膜’とを有するものである。そして、本発明の特徴は、保護膜7が、酸化物半導体材料で形成されていることにあり、ソース電極6S及びドレイン電極6D間に露出する酸化物半導体膜4’を覆う(ボトムゲートトップコンタクト構造)、又は最上層として露出する酸化物半導体膜4を覆う(ボトムゲートボトムコンタクト構造)とともに、ソース電極6S及びドレイン電極6Dを覆うように設けられていることにある。   Among these, the bottom gate top contact thin film transistors 10A and 10B include a gate electrode 2 patterned on the substrate 1, a gate insulating film 3 covering the gate electrode 2, and a gate, as shown in FIGS. Oxide semiconductor film 4 patterned on insulating film 3, source electrode 6S and drain electrode 6D patterned on oxide semiconductor film 4, and oxide semiconductor exposed between source electrode 6S and drain electrode 6D A thin film transistor 10C having a bottom gate / bottom contact structure covers at least the gate electrode 2 patterned on the substrate 1 and the gate electrode 2 as shown in FIG. Gate insulating film 3, source electrode 6S and drain electrode 6D patterned on gate insulating film 3, and source electrode And S and the drain electrode 6D between the oxide semiconductor film 4 is patterned to cover at least the gate insulating film 3 exposed to, an oxide semiconductor film 4 is one having at least a covering protective film '. A feature of the present invention is that the protective film 7 is formed of an oxide semiconductor material, and covers the oxide semiconductor film 4 ′ exposed between the source electrode 6S and the drain electrode 6D (bottom gate top contact). Structure) or covering the oxide semiconductor film 4 exposed as the uppermost layer (bottom gate bottom contact structure) and covering the source electrode 6S and the drain electrode 6D.

本発明において、「上に」とは、そのものの上に直に設けられていることを意味し、直に設けられていない場合は「上方に」と言い分ける。また、「覆う」とは、そのものの上に直接設けられるとともに、そのものの周りにも設けられていることを意味する。「同一材料」とは、成膜時の材料が同じであることを意味する。   In the present invention, “above” means that it is provided directly on itself, and when it is not provided directly, it is referred to as “above”. In addition, “covering” means that it is provided directly on itself and around it. The “same material” means that the materials at the time of film formation are the same.

こうした形態からなる逆スタガ型の薄膜トランジスタ10の製造方法は、逆スタガ型構造が図1及び図2に示すボトムゲートトップコンタクト構造の薄膜トランジスタ10A,10Bであるか、図3に示すボトムゲートボトムコンタクト構造の薄膜トランジスタ10Cであるかで若干異なる。   In the manufacturing method of the inverted staggered thin film transistor 10 having such a configuration, the inverted staggered structure is the thin film transistors 10A and 10B having the bottom gate top contact structure shown in FIGS. 1 and 2, or the bottom gate bottom contact structure shown in FIG. The thin film transistor 10C is slightly different.

具体的には、ボトムゲートトップコンタクト構造の薄膜トランジスタ10A,10Bの製造方法は、基板1上にゲート電極2をパターン形成する工程と、ゲート電極2を覆うゲート絶縁膜3を形成する工程と、ゲート絶縁膜3上に酸化物半導体膜4をパターン形成する工程と、酸化物半導体膜4上にソース電極6S及びドレイン電極6Dをパターン形成する工程と、ソース電極6S及びドレイン電極6D間に露出する酸化物半導体膜4’(図2では露出したパッシベーション膜5’)を少なくとも覆うように、酸化物半導体材料で保護膜7を形成する工程とを有する。なお、ボトムゲートトップコンタクト構造の場合は、酸化物半導体膜4上にソース電極6S及びドレイン電極6Dを設ける際の、酸化物半導体膜4の成膜ダメージ防ぐこと等の目的で、図2に示すように、酸化物半導体膜4上にパッシベーション膜5を設けてもよい。   Specifically, the method of manufacturing the thin film transistors 10A and 10B having the bottom gate top contact structure includes a step of patterning the gate electrode 2 on the substrate 1, a step of forming the gate insulating film 3 covering the gate electrode 2, and a gate. A step of patterning the oxide semiconductor film 4 on the insulating film 3, a step of patterning the source electrode 6S and the drain electrode 6D on the oxide semiconductor film 4, and an oxidation exposed between the source electrode 6S and the drain electrode 6D. Forming a protective film 7 with an oxide semiconductor material so as to cover at least the physical semiconductor film 4 ′ (exposed passivation film 5 ′ in FIG. 2). In the case of the bottom gate top contact structure, as shown in FIG. 2 for the purpose of preventing the oxide semiconductor film 4 from being damaged when the source electrode 6S and the drain electrode 6D are provided on the oxide semiconductor film 4. As described above, the passivation film 5 may be provided over the oxide semiconductor film 4.

一方、ボトムゲートボトムコンタクト構造の薄膜トランジスタ10Cの製造方法は、基板1上にゲート電極2をパターン形成する工程と、ゲート電極2を覆うゲート絶縁膜3を形成する工程と、ゲート絶縁膜3上にソース電極6S及びドレイン電極6Dをパターン形成する工程と、ソース電極6S及びドレイン電極6D間に露出するゲート絶縁膜3を少なくとも覆うとともにソース電極6S及びドレイン電極6D上にも酸化物半導体膜4をパターン形成する工程と、酸化物半導体膜6を少なくとも覆うように、酸化物半導体材料で保護膜7を形成する工程とを有する。   On the other hand, the method of manufacturing the thin film transistor 10C having the bottom gate bottom contact structure includes a step of patterning the gate electrode 2 on the substrate 1, a step of forming the gate insulating film 3 covering the gate electrode 2, and a step of forming the gate electrode 2 on the gate insulating film 3. A step of patterning the source electrode 6S and the drain electrode 6D, and at least covering the gate insulating film 3 exposed between the source electrode 6S and the drain electrode 6D, and patterning the oxide semiconductor film 4 also on the source electrode 6S and the drain electrode 6D Forming the protective film 7 with an oxide semiconductor material so as to cover at least the oxide semiconductor film 6.

本発明において、「パターン形成する」とは、ゲート電極2、ゲート絶縁膜3、酸化物半導体膜4、ソース電極6S及びドレイン電極6D等を薄膜トランジスタ10の構成要素として用いる場合に適した任意の平面視形状に形成することを意味し、「パターニングする」又は「所定のパターンで形成する」等に言い換えることができる。また、本発明において、「所定のパターンの」というときは、ゲート電極2、ゲート絶縁膜3、酸化物半導体膜4、ソース電極6S及びドレイン電極6D等の構成要素が、薄膜トランジスタ10の構成要素として用いる場合に適した任意の平面視形状であることを意味する。   In the present invention, “pattern formation” means any plane suitable for using the gate electrode 2, the gate insulating film 3, the oxide semiconductor film 4, the source electrode 6 S, the drain electrode 6 D, and the like as components of the thin film transistor 10. It means to form in a visual shape, and can be paraphrased as “patterning” or “forming with a predetermined pattern”. In the present invention, when “predetermined pattern” is used, components such as the gate electrode 2, the gate insulating film 3, the oxide semiconductor film 4, the source electrode 6 </ b> S, and the drain electrode 6 </ b> D are used as components of the thin film transistor 10. It means an arbitrary plan view shape suitable for use.

以下、本発明に係る薄膜トランジスタ及びその製造方法の各構成要素について詳しく説明する。   Hereinafter, each component of the thin film transistor and the manufacturing method thereof according to the present invention will be described in detail.

(基板)
基板1の種類や構造は特に限定されるものではなく、用途に応じてフレキシブルな材質や硬質な材質等が選択される。基板1は透明であってもなくてもよい。透明な基板材料としては、例えば、ガラス、石英、ポリエチレン、ポリプロピレン、ポリエチレンテレフタレート、ポリメタクリレート、ポリメチルメタクリレート、ポリメチルアクリレート、ポリエステル、ポリカーボネート等を挙げることができる。通常は、透明電極であるITO付きガラス基板やITO付きプラスチック基板等が好ましく用いられる。なお、金属膜や透明導電膜が形成されたガラス基板やプラスチック基板等を用いてもよい。
(substrate)
The kind and structure of the board | substrate 1 are not specifically limited, A flexible material, a hard material, etc. are selected according to a use. The substrate 1 may or may not be transparent. Examples of the transparent substrate material include glass, quartz, polyethylene, polypropylene, polyethylene terephthalate, polymethacrylate, polymethyl methacrylate, polymethyl acrylate, polyester, polycarbonate, and the like. Usually, a glass substrate with ITO or a plastic substrate with ITO, which is a transparent electrode, is preferably used. Note that a glass substrate, a plastic substrate, or the like on which a metal film or a transparent conductive film is formed may be used.

なお、透明の定義は、薄膜トランジスタを利用する薄膜集積回路装置の用途に応じてその基準は異なるが、一基準を示せば、(i)反射率で判断する場合には、波長350nm〜650nmの可視光領域において、各膜の屈折率が約2以下で屈折率差が約0.5以下であることが透明性の点で好ましく、(ii)透過率で判断する場合には、波長350nm〜650nmの可視光領域において、各膜の消光係数kが約0.1以下と低いことが透明性の点で好ましい   Note that the definition of transparent differs depending on the use of a thin film integrated circuit device using a thin film transistor. However, if one standard is shown, (i) when judging by reflectance, a visible wavelength of 350 nm to 650 nm is used. In the optical region, it is preferable in terms of transparency that the refractive index of each film is about 2 or less and the difference in refractive index is about 0.5 or less. (Ii) When judging by transmittance, the wavelength is 350 nm to 650 nm. In the visible light region, it is preferable in terms of transparency that the extinction coefficient k of each film is as low as about 0.1 or less.

基板1の厚さは、薄膜トランジスタ10を備えた薄膜集積回路装置にフレキシブル性を持たせるか否かによっても異なり特に限定されないが、例えばICタグ等に用いるフレキシブル性の薄膜集積回路装置とする場合には、厚さ5μm〜300μmのプラスチック基板が好ましく用いられる。また、基板1の形状は特に限定されないが、チップ状、カード状、ディスク状等を挙げることができる。なお、枚葉状又は連続状の基板1上に薄膜集積回路装置を形成した後に個々のチップ状、カード状、ディスク状に分断加工してもよい。   The thickness of the substrate 1 differs depending on whether or not the thin film integrated circuit device including the thin film transistor 10 is flexible, but is not particularly limited. For example, when the flexible thin film integrated circuit device used for an IC tag or the like is used. Is preferably a plastic substrate having a thickness of 5 μm to 300 μm. The shape of the substrate 1 is not particularly limited, and examples thereof include a chip shape, a card shape, and a disk shape. Note that, after the thin film integrated circuit device is formed on the single-wafer or continuous substrate 1, it may be divided into individual chips, cards, or disks.

(ゲート電極)
ゲート電極2は、図1〜図3及び図4(A)に示すように、基板1上にパターン形成されている。ゲート電極の形成材料としては、例えば、金、銀、銅、チタン、クロム、コバルト、ニッケル、アルミニウム、ニオブ、タンタル、モリブデン等の金属膜;ITO(インジウム錫オキサイド)、酸化インジウム、IZO(インジウム亜鉛オキサイド)、SnO、ZnO等の透明導電膜;を好ましく挙げることができる。なお、所望の導電性を有するものであれば、ポリアニリン、ポリアセチレン、ポリアルキルチオフェン誘導体、ポリシラン誘導体のような透明な導電性高分子等であってもよい。
(Gate electrode)
The gate electrode 2 is patterned on the substrate 1 as shown in FIGS. 1 to 3 and FIG. Examples of the material for forming the gate electrode include metal films such as gold, silver, copper, titanium, chromium, cobalt, nickel, aluminum, niobium, tantalum, and molybdenum; ITO (indium tin oxide), indium oxide, IZO (indium zinc) Oxide), transparent conductive films such as SnO 2 and ZnO; Note that a transparent conductive polymer such as polyaniline, polyacetylene, a polyalkylthiophene derivative, or a polysilane derivative may be used as long as it has desired conductivity.

ゲート電極2の形成は、ゲート電極材料の種類や基板1の耐熱性に応じた成膜手段とパターニング手段が適用される。例えば、透明導電膜でゲート電極2を形成する場合には、成膜手段としてスパッタリング法や各種CVD法等を適用でき、パターニング手段としてフォトリソグラフィを適用できる。ゲート電極2の形成に低温成膜が要求される場合には、成膜手段として低温成膜可能なスパッタリング法やプラズマCVD法を好ましく適用できる。また、導電性高分子でゲート電極2を形成する場合には、成膜手段として真空蒸着法やパターン印刷法等を適用でき、パターニング手段としてフォトリソグラフィを適用できる。   For the formation of the gate electrode 2, film forming means and patterning means corresponding to the type of gate electrode material and the heat resistance of the substrate 1 are applied. For example, when forming the gate electrode 2 with a transparent conductive film, a sputtering method, various CVD methods, etc. can be applied as a film forming means, and photolithography can be applied as a patterning means. When a low temperature film formation is required for forming the gate electrode 2, a sputtering method or a plasma CVD method capable of forming a low temperature can be preferably applied as a film forming means. When the gate electrode 2 is formed of a conductive polymer, a vacuum deposition method, a pattern printing method, or the like can be applied as a film forming unit, and photolithography can be applied as a patterning unit.

ゲート電極2の形成工程時には、同時に、ゲート電極用配線、グラウンド配線及び電源配線等の回路配線群を、ゲート電極2と同一材料で形成してもよい。ゲート電極2の厚さ、及び、ゲート電極2の形成時に同時に形成する回路配線群(電極や配線)の厚さは、通常、0.05μm〜0.2μm程度である。   At the same time as forming the gate electrode 2, a circuit wiring group such as a gate electrode wiring, a ground wiring, and a power wiring may be formed of the same material as the gate electrode 2. The thickness of the gate electrode 2 and the thickness of the circuit wiring group (electrode or wiring) formed simultaneously with the formation of the gate electrode 2 are usually about 0.05 μm to 0.2 μm.

(ゲート絶縁膜)
ゲート絶縁膜3は、図1〜図3に示すように、ゲート電極2を覆うように設けられる。ゲート絶縁膜3は、絶縁性が高く、誘電率が比較的高く、ゲート絶縁膜として適しているものであれば各種の材料を用いることができる。例えば、酸化ケイ素、窒化ケイ素、酸窒化ケイ素等のケイ素の酸化物、窒化物、酸窒化物等を好ましく挙げることができる。また、酸化イットリウム、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、酸化チタン、酸化タンタル、酸化ニオブ、酸化スカンジウム、チタン酸バリウムストロンチウムのうち少なくとも1種又は2種以上を挙げることができる。特に透明性の観点からは、酸化ケイ素、窒化ケイ素、酸窒化ケイ素等のケイ素の酸化物、窒化物、酸窒化物等が好ましい。
(Gate insulation film)
As shown in FIGS. 1 to 3, the gate insulating film 3 is provided so as to cover the gate electrode 2. Various materials can be used for the gate insulating film 3 as long as it has high insulating properties, has a relatively high dielectric constant, and is suitable as a gate insulating film. For example, silicon oxides such as silicon oxide, silicon nitride, and silicon oxynitride, nitrides, oxynitrides, and the like can be preferably exemplified. In addition, at least one or more of yttrium oxide, aluminum oxide, hafnium oxide, zirconium oxide, titanium oxide, tantalum oxide, niobium oxide, scandium oxide, and barium strontium titanate can be given. In particular, from the viewpoint of transparency, silicon oxides such as silicon oxide, silicon nitride, and silicon oxynitride, nitrides, oxynitrides, and the like are preferable.

ゲート絶縁膜3の形成は、図1〜図3及び図4(B)に示すように、ゲート絶縁膜材料の種類や基板1の耐熱性に応じた成膜手段とパターニング手段が適用される。例えば、ケイ素の酸化物、窒化物、酸窒化物等でゲート絶縁膜3を形成する場合には、成膜手段としてスパッタリング法や各種CVD法等を適用でき、パターニング手段としてフォトリソグラフィを適用できる。ゲート絶縁膜3の成膜に低温成膜が要求される場合には、成膜手段として低温成膜可能なスパッタリング法やプラズマCVD法を好ましく適用できる。なお、ゲート絶縁膜3Aの厚さは、通常、0.1μm〜0.3μm程度である。   As shown in FIGS. 1 to 3 and FIG. 4B, the gate insulating film 3 is formed by film forming means and patterning means corresponding to the type of gate insulating film material and the heat resistance of the substrate 1. For example, when the gate insulating film 3 is formed of silicon oxide, nitride, oxynitride or the like, a sputtering method or various CVD methods can be applied as the film forming means, and photolithography can be applied as the patterning means. When the gate insulating film 3 is required to be formed at a low temperature, a sputtering method or a plasma CVD method capable of forming at a low temperature can be preferably applied as the film forming means. The thickness of the gate insulating film 3A is usually about 0.1 μm to 0.3 μm.

(酸化物半導体膜)
酸化物半導体膜4は、図1、図2及び図4(C)に示すボトムゲートトップコンタクト構造の薄膜トランジスタ10A,10Bの場合には、ゲート電極2の上方に、ゲート絶縁膜3を間に介してそのゲート絶縁膜3上にパターン形成されている。一方、図3に示すボトムゲートボトムコンタクト構造の薄膜トランジスタ10Cの場合には、酸化物半導体膜4は、ゲート電極2の上方に、ゲート絶縁膜3を間に介してそのゲート絶縁膜3上にソース電極6S及びドレイン電極6Dをパターン形成し、その後に、ソース電極6S及びドレイン電極6Sの間を跨ぐようにパターン形成されている。
(Oxide semiconductor film)
In the case of the bottom gate top contact thin film transistors 10A and 10B shown in FIGS. 1, 2 and 4C, the oxide semiconductor film 4 is disposed above the gate electrode 2 with the gate insulating film 3 interposed therebetween. A pattern is formed on the gate insulating film 3. On the other hand, in the case of the thin film transistor 10C having the bottom gate bottom contact structure shown in FIG. 3, the oxide semiconductor film 4 is sourced above the gate insulating film 3 above the gate electrode 2 with the gate insulating film 3 interposed therebetween. The electrode 6S and the drain electrode 6D are patterned, and then the pattern is formed so as to straddle between the source electrode 6S and the drain electrode 6S.

この酸化物半導体膜4は、薄膜トランジスタを構成するチャネル領域として使用できる程度の移動度を有するものであれば、その種類は特に限定されず、現在知られている酸化物半導体膜であっても、今後発見される酸化物半導体膜であってもよい。   The type of the oxide semiconductor film 4 is not particularly limited as long as it has a mobility that can be used as a channel region constituting a thin film transistor. Even if it is a currently known oxide semiconductor film, It may be an oxide semiconductor film to be discovered in the future.

酸化物半導体膜4を構成する酸化物としては、例えば、InMZnO(MはGa,Sn,Al,Feのうち少なくとも1種)を主たる構成元素とするアモルファス酸化物を挙げることができる。特に、MがGaであるInGaZnO系のアモルファス酸化物が好ましく、この場合、In:Ga:Znの比が1:1:m(m<6)であることが好ましい。また、Mgをさらに含む場合においては、In:Ga:Zn1-xMgxの比が1:1:m(m<6)で0<x≦1であることが好ましい。なお、組成割合は、蛍光X線(XRF)装置によって測定したものである。 Examples of the oxide constituting the oxide semiconductor film 4 include an amorphous oxide containing InMZnO (M is at least one of Ga, Sn, Al, and Fe) as a main constituent element. In particular, an InGaZnO-based amorphous oxide in which M is Ga is preferable. In this case, the ratio of In: Ga: Zn is preferably 1: 1: m (m <6). When Mg is further included, it is preferable that the ratio of In: Ga: Zn 1-x Mg x is 1: 1: m (m <6) and 0 <x ≦ 1. The composition ratio is measured by a fluorescent X-ray (XRF) apparatus.

InMZnOを含むアモルファス酸化物である酸化物半導体材料で酸化物半導体膜4を形成した場合、その酸化物半導体膜4は、特に可視光領域で良好な光透過性を示し、紫外光領域で良好な遮光性を示すので、後述するように、保護膜7として好ましく適用でき、薄膜トランジスタ特性の劣化をより効果的に防ぐことができる。特にMがGaであるInGaZnO系のアモルファス酸化物が好ましい。そのため、ここでの酸化物半導体膜4を、後述する保護膜7と同じInMZnOを含むアモルファス酸化物で形成すれば、製造装置や工程を共通化することができ、低コストの薄膜トランジスタを製造するのに便利である。   When the oxide semiconductor film 4 is formed of an oxide semiconductor material that is an amorphous oxide containing InMZnO, the oxide semiconductor film 4 exhibits good light transmittance particularly in the visible light region and good in the ultraviolet light region. Since it shows a light shielding property, as will be described later, it can be preferably applied as the protective film 7, and deterioration of thin film transistor characteristics can be more effectively prevented. In particular, an InGaZnO-based amorphous oxide in which M is Ga is preferable. Therefore, if the oxide semiconductor film 4 here is formed of the same amorphous oxide containing InMZnO as the protective film 7 to be described later, the manufacturing apparatus and the process can be shared, and a low-cost thin film transistor is manufactured. Convenient to.

InGaZnO系のアモルファス酸化物については、InとGaとZnの広い組成範囲でアモルファス相を示す。この三元系でアモルファス相を安定して示す組成範囲としては、InGaZn(3x/2+3y/2+z)で比率x/yが0.4〜1.4の範囲であり、比率z/yが0.2〜12の範囲にあるように表すことができる。なお、ZnOに近い組成とInに近い組成で結晶質を示す。 The InGaZnO-based amorphous oxide exhibits an amorphous phase in a wide composition range of In, Ga, and Zn. The composition range stably showing the amorphous phase in this ternary system is In x Ga y Zn z O (3x / 2 + 3y / 2 + z) and the ratio x / y is in the range of 0.4 to 1.4, and the ratio It can be expressed such that z / y is in the range of 0.2-12. In addition, crystalline is shown with a composition close to ZnO and a composition close to In 2 O 3 .

また、アモルファス酸化物が、InxGa1-x酸化物(0≦x≦1)、InxZn1-x酸化物(0.2≦x≦1)、InxSn1-x酸化物(0.8≦x≦1)、Inx(Zn,Sn)1-x酸化物(0.15≦x≦1)から選ばれるいずれかのアモルファス酸化物であってもよい。 Amorphous oxides include In x Ga 1-x oxide (0 ≦ x ≦ 1), In x Zn 1-x oxide (0.2 ≦ x ≦ 1), In x Sn 1-x oxide ( Any amorphous oxide selected from 0.8 ≦ x ≦ 1) and In x (Zn, Sn) 1-x oxide (0.15 ≦ x ≦ 1) may be used.

本発明では、後述の実施例で用いたInGaZnO系(以下「IGZO」と略す)酸化物半導体膜を好ましく挙げることができる。また、このIGZO系酸化物半導体膜には、必要に応じて、Al、Fe、Sn等を構成元素として加えたものであってもよい。このIGZO系酸化物半導体膜は、可視光を透過して透明膜となるので、透明性を要求される薄膜集積回路に好ましく用いられる。また、このIGZO系酸化物半導体膜は、スパッタリング法(特にRFスパッタリング法)により、室温から150℃程度の低温での成膜が可能であることから、ガラス転移温度が200℃未満の耐熱性に乏しいプラスチック基板に対して好ましく適用できる。   In the present invention, an InGaZnO-based (hereinafter abbreviated as “IGZO”) oxide semiconductor film used in Examples described later can be preferably exemplified. Further, the IGZO-based oxide semiconductor film may be added with Al, Fe, Sn, or the like as a constituent element, if necessary. Since the IGZO-based oxide semiconductor film transmits visible light and becomes a transparent film, it is preferably used for a thin film integrated circuit that requires transparency. In addition, since this IGZO-based oxide semiconductor film can be formed at a low temperature of about 150 ° C. from room temperature by sputtering (particularly RF sputtering), the glass transition temperature is less than 200 ° C. It can be preferably applied to a poor plastic substrate.

酸化物半導体膜4がアモルファスであるか否かは、測定対象となる酸化物半導体膜に入射角度0.5°程度の低入射角によるX線回折を行った場合に、結晶質の存在を示す明瞭な回折ピークが検出されないこと、すなわち所謂ブロード(ハロー形状)パターンが見られることで確認できる。そうしたブロードパターンは、微結晶状態の酸化物半導体膜でも見られるので、この酸化物半導体膜4には、そのような微結晶状態の酸化物半導体膜も含まれるものとする。   Whether or not the oxide semiconductor film 4 is amorphous indicates the presence of crystalline when the oxide semiconductor film to be measured is subjected to X-ray diffraction at a low incident angle of about 0.5 °. It can be confirmed that a clear diffraction peak is not detected, that is, a so-called broad (halo shape) pattern is seen. Such a broad pattern is also observed in a microcrystalline oxide semiconductor film. Therefore, the oxide semiconductor film 4 includes such a microcrystalline oxide semiconductor film.

酸化物半導体膜4の形成は、酸化物半導体材料の種類や基板1の耐熱性に応じた成膜手段とパターニング手段が適用される。例えば、成膜手段としてスパッタリング法やCVD法等を適用でき、パターニング手段としてフォトリソグラフィを適用できるが、低温成膜が要求される場合には、成膜手段としてスパッタリング法(特にRFスパッタリング法)やプラズマCVD法を好ましく適用できる。   For the formation of the oxide semiconductor film 4, a film forming unit and a patterning unit corresponding to the type of the oxide semiconductor material and the heat resistance of the substrate 1 are applied. For example, a sputtering method, a CVD method, or the like can be applied as a film forming unit, and photolithography can be applied as a patterning unit. However, when low temperature film formation is required, a sputtering method (particularly, RF sputtering method) The plasma CVD method can be preferably applied.

酸化物半導体膜4の厚さは、成膜条件によって任意に設計されるために一概には言えないが、通常10nm〜150nmの範囲内であることが好ましく、30nm〜100nmの範囲内であることがより好ましい。   Although the thickness of the oxide semiconductor film 4 is not generally specified because it is arbitrarily designed depending on the film formation conditions, it is usually preferably in the range of 10 nm to 150 nm, and preferably in the range of 30 nm to 100 nm. Is more preferable.

特に本発明では、酸化物半導体膜の形成工程に、アルゴンを含まない酸素ガス雰囲気中でRFスパッタリング法(いわゆる高周波スパッタリング法のことで、RFマグネトロンスパッタリング法も含む。)を適用することが好ましい。こうして成膜された酸化物半導体膜4は、膜中の酸素欠損が少なくなり、キャリア濃度の低い絶縁性の酸化物半導体膜を得ることができる。その結果、その後の保護膜7の形成をRFスパッタリング法で行い、キャリア濃度を上げる方向に調整することができるという利点がある。   In particular, in the present invention, it is preferable to apply an RF sputtering method (a so-called high-frequency sputtering method, including an RF magnetron sputtering method) in an oxygen gas atmosphere that does not contain argon in the oxide semiconductor film formation step. The oxide semiconductor film 4 formed in this manner has fewer oxygen vacancies in the film, and an insulating oxide semiconductor film having a low carrier concentration can be obtained. As a result, there is an advantage that the subsequent formation of the protective film 7 can be performed by the RF sputtering method and adjusted in the direction of increasing the carrier concentration.

一方、酸化物半導体膜の形成工程に、アルゴンを含む酸素ガス雰囲気中でRFスパッタリング法を適用してもよい。このガス条件下でRFスパッタリング法で成膜した酸化物半導体膜4は、膜中の酸素欠損が多くなり、キャリア濃度が活性層として適した酸化物半導体膜となる。そのため、アルゴンを含む酸素ガス雰囲気中でRFスパッタリング法を適用して酸化物半導体膜4を成膜した場合、その後の保護膜の形成時には、スパッタリング時に酸素欠損を生じさせずにキャリア濃度に影響しないDCスパッタリング法を適用することが好ましい。   On the other hand, for the oxide semiconductor film formation step, an RF sputtering method may be applied in an oxygen gas atmosphere containing argon. The oxide semiconductor film 4 formed by RF sputtering under this gas condition has a large number of oxygen vacancies in the film and becomes an oxide semiconductor film having a carrier concentration suitable as an active layer. Therefore, when the oxide semiconductor film 4 is formed by applying the RF sputtering method in an oxygen gas atmosphere containing argon, the oxygen concentration is not generated at the time of sputtering and the carrier concentration is not affected when the protective film is formed thereafter. It is preferable to apply a DC sputtering method.

(パッシベーション膜)
パッシベーション膜5は、図2に示すように、ボトムゲートトップコンタクト構造の場合に酸化物半導体膜4上に設けることができる。パッシベーション膜5を設けることは、酸化物半導体膜4上に直接ソース電極6S及びドレイン電極6Dを成膜する場合にその酸化物半導体膜4が受けるダメージを低減するのに有効である。したがって、パッシベーション膜5は、酸化物半導体膜4のチャネル領域4Aを保護しつつ、ソース電極接続部4Bとドレイン電極接続部4Bとを形成するために設けられる。具体的には、パッシベーション膜5は、図2に示すように、酸化物半導体膜4にソース電極接続部4Bとドレイン電極接続部4Bとを形成する部分にコンタクトホールを形成した形態で酸化物半導体膜4を覆っている。
(Passivation film)
As shown in FIG. 2, the passivation film 5 can be provided on the oxide semiconductor film 4 in the case of a bottom gate top contact structure. Providing the passivation film 5 is effective in reducing damage to the oxide semiconductor film 4 when the source electrode 6S and the drain electrode 6D are formed directly on the oxide semiconductor film 4. Therefore, the passivation film 5 is provided to form the source electrode connection portion 4B and the drain electrode connection portion 4B while protecting the channel region 4A of the oxide semiconductor film 4. Specifically, as shown in FIG. 2, the passivation film 5 is an oxide semiconductor in a form in which contact holes are formed in the oxide semiconductor film 4 where the source electrode connection portion 4B and the drain electrode connection portion 4B are formed. The membrane 4 is covered.

パッシベーション膜5は、液状にしたシリカ(SiOの水和物)やポリイミド樹脂等のパッシベーション膜用材料を塗布法で成膜し、その後にレジストを用いたパターニングで形成することができる。また、感光性を有するパッシベーション膜用材料を塗布法で成膜し、その後に露光現像して所定パターンのパッシベーション膜5を形成してもよい。こうしたパッシベーション膜5の厚さは、通常、0.1μm〜3μm程度である。 The passivation film 5 can be formed by forming a passivation film material such as silica (SiO 2 hydrate) or polyimide resin in a liquid state by a coating method, and then patterning using a resist. Alternatively, a passivation film material having photosensitivity may be formed by a coating method, followed by exposure and development to form the passivation film 5 having a predetermined pattern. The thickness of the passivation film 5 is usually about 0.1 μm to 3 μm.

パッシベーション膜5を設ける場合は、コンタクトホールを形成した後に活性化処理を行う。この活性化処理により、コンタクトホール部で露出した酸化物半導体膜4の導電性を高めてソース電極接続部4B及びドレイン電極接続部4Bとすることができる。導電性を高めたソース電極接続部4B及びドレイン電極接続部4Bに後述するソース電極6S及びドレイン電極6Dをパターン成膜すると、ソース電極接続部4B及びドレイン電極接続部4Bそれぞれに対するソース電極6S及びドレイン電極6Dのオーミック抵抗を低減することができる。なお、活性化処理としては、プラズマ処理は、酸化物半導体膜4に酸素欠損を生じさせる処理手段である。   When the passivation film 5 is provided, the activation process is performed after the contact holes are formed. By this activation treatment, the conductivity of the oxide semiconductor film 4 exposed in the contact hole portion can be increased to form the source electrode connection portion 4B and the drain electrode connection portion 4B. When the source electrode 6S and the drain electrode 6D, which will be described later, are patterned on the source electrode connection portion 4B and the drain electrode connection portion 4B with enhanced conductivity, the source electrode 6S and the drain for the source electrode connection portion 4B and the drain electrode connection portion 4B, respectively. The ohmic resistance of the electrode 6D can be reduced. Note that as the activation treatment, plasma treatment is treatment means for causing oxygen vacancies in the oxide semiconductor film 4.

(ソース電極、ドレイン電極)
ソース電極6S及びドレイン電極6Dは、図1及び図2に示すボトムゲートトップコンタクト構造の場合には、酸化物半導体膜4上に又はコンタクトホールが形成されたパッシベーション膜5上にパターン形成されている。一方、図3に示すボトムゲートボトムコンタクト構造の場合には、上記した酸化物半導体膜4を成膜する前に、ゲート絶縁膜4上にパターン形成されている。
(Source electrode, drain electrode)
In the case of the bottom gate top contact structure shown in FIGS. 1 and 2, the source electrode 6S and the drain electrode 6D are patterned on the oxide semiconductor film 4 or on the passivation film 5 in which contact holes are formed. . On the other hand, in the case of the bottom gate bottom contact structure shown in FIG. 3, the pattern is formed on the gate insulating film 4 before the oxide semiconductor film 4 is formed.

ソース電極材料及びドレイン電極材料は、酸化物半導体膜4のソース電極接続部4B及びドレイン電極接続部4Bとのオーミック接触が考慮されて選択され、例えば、ITO(インジウム錫オキサイド)、酸化インジウム、IZO(インジウム亜鉛オキサイド)、SnO、ZnO等の透明導電膜を好ましく挙げることができる。また、所望の導電性を有するものであれば、ポリアニリン、ポリアセチレン、ポリアルキルチオフェン誘導体、ポリシラン誘導体のような導電性高分子等であってもよい。 The source electrode material and the drain electrode material are selected in consideration of ohmic contact with the source electrode connection portion 4B and the drain electrode connection portion 4B of the oxide semiconductor film 4, and for example, ITO (indium tin oxide), indium oxide, IZO Preferred examples include transparent conductive films such as (indium zinc oxide), SnO 2 , and ZnO. Further, a conductive polymer such as polyaniline, polyacetylene, polyalkylthiophene derivative, polysilane derivative, or the like may be used as long as it has desired conductivity.

ソース電極6S及びドレイン電極6Dの形成は、電極材料の種類や基板1の耐熱性に応じた成膜手段とパターニング手段が適用される。例えば、透明導電膜でソース電極6S及びドレイン電極6Dを形成する場合には、成膜手段としてスパッタリング法や各種のCVD法等を適用でき、パターニング手段としてフォトリソグラフィを適用できるが、低温成膜が要求される場合には、成膜手段として低温成膜可能なスパッタリング法やプラズマCVD法を好ましく適用できる。また、導電性高分子でソース電極6S及びドレイン電極6Dを形成する場合には、成膜手段として真空蒸着法やパターン印刷法等を適用でき、パターニング手段としてフォトリソグラフィを適用できる。   For the formation of the source electrode 6S and the drain electrode 6D, film forming means and patterning means corresponding to the type of electrode material and the heat resistance of the substrate 1 are applied. For example, in the case of forming the source electrode 6S and the drain electrode 6D with a transparent conductive film, a sputtering method or various CVD methods can be applied as a film forming unit, and photolithography can be applied as a patterning unit. When required, a sputtering method or a plasma CVD method capable of forming a film at a low temperature can be preferably applied as a film forming means. When the source electrode 6S and the drain electrode 6D are formed using a conductive polymer, a vacuum deposition method, a pattern printing method, or the like can be applied as a film forming unit, and photolithography can be applied as a patterning unit.

ソース電極6S及びドレイン電極6Dの形成工程時には、同じ電極材料で、同時に、既に形成されている回路配線群への接続や新しい回路配線群の形成を行うことが好ましい。ソース電極6S及びドレイン電極6Dの厚さは、通常、0.1μm〜0.3μm程度である。   In the step of forming the source electrode 6S and the drain electrode 6D, it is preferable to simultaneously connect to an already formed circuit wiring group or form a new circuit wiring group with the same electrode material. The thickness of the source electrode 6S and the drain electrode 6D is usually about 0.1 μm to 0.3 μm.

(保護膜)
保護膜7は、図1及び図2に示すボトムゲートトップコンタクト構造の場合にはソース電極6Sとドレイン電極6Dを形成した後に、ソース電極6S及びドレイン電極6D間に露出する酸化物半導体膜4を少なくとも覆うように設けられている。また、図3に示すボトムゲートボトムコンタクト構造の場合には、保護膜7は、酸化物半導体膜4をパターン形成した後に、最上層として露出する酸化物半導体膜4を少なくとも覆うように設けられている。なお、保護膜7は、露出する酸化物半導体膜4を少なくとも覆っていれば、その部分を含む全面を覆うように設けても構わない。
(Protective film)
In the case of the bottom gate top contact structure shown in FIGS. 1 and 2, the protective film 7 is formed by forming the oxide semiconductor film 4 exposed between the source electrode 6S and the drain electrode 6D after forming the source electrode 6S and the drain electrode 6D. It is provided to cover at least. In the case of the bottom gate bottom contact structure shown in FIG. 3, the protective film 7 is provided so as to cover at least the oxide semiconductor film 4 exposed as the uppermost layer after patterning the oxide semiconductor film 4. Yes. Note that as long as the protective film 7 covers at least the exposed oxide semiconductor film 4, the protective film 7 may be provided so as to cover the entire surface including that portion.

こうして成膜する保護膜7は、酸化物半導体材料で形成されるものであり、特に、既に説明した酸化物半導体膜4と同じ酸化物材料で形成されていることが好ましい。酸化物半導体膜4と同じ酸化物材料で形成されていることにより、酸化物半導体膜4と保護膜7とを、同じ成膜チャンバーを用いて同じ又は類似の成膜条件で成膜できるので、低コストを実現することができる。なお、この保護膜7の形成材料は既に説明した酸化物半導体膜4の形成材料である酸化物半導体材料(詳しくはアモルファス酸化物)と同じであるので、ここではその材料の詳細は省略する。なお、保護膜7が前記した酸化物半導体膜4の形成材料である酸化物半導体材料と同じ材料で形成されたものであるとの蓋然性があれば、その保護膜の特性を阻害しない範囲で、酸化物半導体材料の構成元素と異なる元素が含まれていても構わない。   The protective film 7 thus formed is formed of an oxide semiconductor material, and is particularly preferably formed of the same oxide material as that of the oxide semiconductor film 4 already described. Since the oxide semiconductor film 4 and the protective film 7 can be formed under the same or similar film formation conditions using the same film formation chamber by being formed of the same oxide material as the oxide semiconductor film 4, Low cost can be realized. Note that since the material for forming the protective film 7 is the same as the oxide semiconductor material (specifically, amorphous oxide) that is the material for forming the oxide semiconductor film 4 described above, the details of the material are omitted here. In addition, if there is a probability that the protective film 7 is formed of the same material as the oxide semiconductor material that is the material for forming the oxide semiconductor film 4 described above, in a range that does not hinder the characteristics of the protective film, An element different from the constituent elements of the oxide semiconductor material may be included.

保護膜7は、酸化物半導体膜4の場合と同様、InMZnO(MはGa,Sn,Al,Feのうち少なくとも1種)を含むアモルファス酸化物からなることが好ましく、特にMがGaであるInGaZnO系のアモルファス酸化物からなることが好ましい。InMZnO(特にInGaZnO)を含むアモルファス酸化物からなる保護膜7は、特に可視光領域で良好な光透過性を示し、紫外光領域で良好な遮光性を示すので、薄膜トランジスタ特性(すなわち半導体特性)の劣化をより効果的に防ぐことができる。そのため、従来の保護膜であるSiO膜や有機無機複合化合物膜に比べて薄膜トランジスタ特性の劣化を効果的に防ぐことができるという効果がある。その結果、その保護膜7は、紫外光に対する半導体特性の劣化を防ぎ、水蒸気や酸素ガスに対する半導体特性の大気安定性を向上させるので、その保護膜7を備えた薄膜トランジスタは、長期信頼性に優れたものとなる。 As in the case of the oxide semiconductor film 4, the protective film 7 is preferably made of an amorphous oxide containing InMZnO (M is at least one of Ga, Sn, Al, and Fe), and particularly InGaZnO in which M is Ga. It is preferably made of an amorphous oxide of the system. Since the protective film 7 made of an amorphous oxide containing InMZnO (particularly InGaZnO) exhibits good light transmission particularly in the visible light region and good light shielding properties in the ultraviolet light region, it has thin film transistor characteristics (ie, semiconductor characteristics). Deterioration can be prevented more effectively. Therefore, there is an effect that deterioration of the thin film transistor characteristics can be effectively prevented as compared with the conventional protective film such as SiO 2 film and organic-inorganic composite compound film. As a result, the protective film 7 prevents deterioration of the semiconductor characteristics against ultraviolet light and improves the atmospheric stability of the semiconductor characteristics against water vapor and oxygen gas, so that the thin film transistor provided with the protective film 7 has excellent long-term reliability. It will be.

こうした保護膜7は、ソース電極6S及びドレイン電極6D間に露出する酸化物半導体膜4を少なくとも覆う(ボトムゲートトップコンタクト構造の場合。図1及び図2を参照。)又は最上層として露出する酸化物半導体膜4を少なくとも覆う(ボトムゲートボトムコンタクト構造の場合。図3を参照。)、ように設けられているので、酸化物半導体膜4が紫外線や大気雰囲気に曝されることによって生じる閾値の変化や、移動度の変化を抑制できる。   Such a protective film 7 covers at least the oxide semiconductor film 4 exposed between the source electrode 6S and the drain electrode 6D (in the case of a bottom gate top contact structure; see FIGS. 1 and 2) or an oxide exposed as the uppermost layer. Since the oxide semiconductor film 4 is provided so as to cover at least the physical semiconductor film 4 (in the case of a bottom gate bottom contact structure; see FIG. 3), the threshold value generated when the oxide semiconductor film 4 is exposed to an ultraviolet ray or an air atmosphere. Changes and mobility changes can be suppressed.

保護膜7は、各種の方法で成膜できるが、スパッタリング法で成膜することが好ましい。スパッタリング法には、DCスパッタリング法、RFスパッタリング法、マグネトロンスパッタリング法等がある。本発明ではRFスパッタリング法とDCスパッタリング法で成膜することが好ましい。   The protective film 7 can be formed by various methods, but is preferably formed by a sputtering method. Examples of the sputtering method include a DC sputtering method, an RF sputtering method, and a magnetron sputtering method. In this invention, it is preferable to form into a film by RF sputtering method and DC sputtering method.

これらについて詳しく説明する。   These will be described in detail.

RFスパッタリング法での保護膜7の成膜は、酸化物半導体材料からなる膜、好ましくは酸化物半導体膜4となるアモルファス酸化物からなる膜(アモルファス酸化物膜という。)を、アルゴンを含まないRFスパッタリング法で予め成膜した場合に行う。その理由は、アルゴンを含まないRFスパッタリング法でアモルファス酸化物膜を成膜した場合、そのアモルファス酸化物膜は酸素欠陥が少なく、キャリア濃度が1012ion/cm〜1015ion/cmと低いキャリア濃度のアモルファス酸化物膜を得ることができる。そのアモルファス酸化物膜の露出部を少なくとも覆うように保護膜7をRFスパッタリング法(アルゴンを含まない酸素ガス雰囲気下)で成膜すると、アモルファス酸化物膜のキャリア濃度を例えば1016ion/cm程度に上昇させることができ、キャリア濃度が1015ion/cm〜1017ion/cmの半導体領域の酸化物半導体膜4とすることができる。 The protective film 7 is formed by RF sputtering in a film made of an oxide semiconductor material, preferably an amorphous oxide film (referred to as an amorphous oxide film) that becomes the oxide semiconductor film 4 and does not contain argon. This is performed when a film is formed in advance by an RF sputtering method. The reason is that when an amorphous oxide film is formed by an RF sputtering method not containing argon, the amorphous oxide film has few oxygen defects and a carrier concentration of 10 12 ions / cm 3 to 10 15 ions / cm 3 . An amorphous oxide film having a low carrier concentration can be obtained. When the protective film 7 is formed by RF sputtering (in an oxygen gas atmosphere not containing argon) so as to cover at least the exposed portion of the amorphous oxide film, the carrier concentration of the amorphous oxide film is set to, for example, 10 16 ions / cm 3. The oxide semiconductor film 4 in the semiconductor region having a carrier concentration of 10 15 ions / cm 3 to 10 17 ions / cm 3 can be obtained.

なお、酸化物半導体膜4となるアモルファス酸化物膜をアルゴンを含むRFスパッタリング法で成膜した場合は、膜中の酸素欠陥が多くなってキャリア濃度が増し、そのままで活性層として適したキャリア濃度をもつ酸化物膜になる。そうしたアモルファス酸化物膜の露出部にRFスパッタリング法で保護膜7を成膜すると、アモルファス酸化物膜のキャリア濃度が上昇してしまい、所望の酸化物半導体膜4とすることができないという問題がある。   Note that in the case where an amorphous oxide film to be the oxide semiconductor film 4 is formed by an RF sputtering method including argon, oxygen defects in the film increase and the carrier concentration increases, and the carrier concentration suitable as an active layer as it is. It becomes an oxide film with When the protective film 7 is formed on the exposed portion of such an amorphous oxide film by RF sputtering, the carrier concentration of the amorphous oxide film increases, and the desired oxide semiconductor film 4 cannot be obtained. .

一方の、DCスパッタリング法での保護膜7の成膜は、酸化物半導体膜4となるアモルファス酸化物膜を、アルゴンを含むRFスパッタリング法で予め成膜した場合に行う。その理由は、アルゴンを含むRFスパッタリング法でアモルファス酸化物膜を成膜した場合、そのアモルファス酸化物膜は酸素欠陥が多く、キャリア濃度が1015ion/cm〜1017ion/cmと高い導電性のアモルファス酸化物を得ることができる。そのアモルファス酸化物膜の露出部を少なくとも覆うように保護膜7をDCスパッタリング法(アルゴンを含まない酸素ガス雰囲気下)で成膜しても、半導体膜のキャリア濃度に変化はないからである。 On the other hand, the protective film 7 is formed by the DC sputtering method when an amorphous oxide film to be the oxide semiconductor film 4 is formed in advance by an RF sputtering method containing argon. The reason is that when an amorphous oxide film is formed by an RF sputtering method containing argon, the amorphous oxide film has many oxygen defects, and the carrier concentration is as high as 10 15 ions / cm 3 to 10 17 ions / cm 3. A conductive amorphous oxide can be obtained. This is because even if the protective film 7 is formed by DC sputtering (under an oxygen gas atmosphere not containing argon) so as to cover at least the exposed portion of the amorphous oxide film, the carrier concentration of the semiconductor film does not change.

保護膜の厚さは、例えば200nm〜300nmであることが好ましく、250nm〜300nmであることが好ましい。保護膜7の厚さが200nm未満では、薄すぎて十分に紫外線を吸収できないおそれがある。   The thickness of the protective film is preferably 200 nm to 300 nm, for example, and preferably 250 nm to 300 nm. If the thickness of the protective film 7 is less than 200 nm, the protective film 7 may be too thin to absorb ultraviolet rays sufficiently.

(その他の膜)
薄膜トランジスタ10には、その他の膜が形成されていてもよい。例えば、基板面に下地膜(密着膜や、熱又は不純物原子に対するバッファ膜)を設けて、ゲート電極2の密着性やゲート絶縁膜3の密着性や特性安定性を高めてもよい。下地膜としては、厚さ5nm〜10nmのクロム膜、厚さ10nm〜50nm程度の酸化ケイ素膜、窒化ケイ素膜、及び酸窒化ケイ素膜等を好ましく挙げることができる。
(Other membranes)
Other films may be formed on the thin film transistor 10. For example, a base film (an adhesion film or a buffer film against heat or impurity atoms) may be provided on the substrate surface to improve the adhesion of the gate electrode 2 and the adhesion and characteristic stability of the gate insulating film 3. Preferred examples of the base film include a chromium film having a thickness of 5 nm to 10 nm, a silicon oxide film, a silicon nitride film, and a silicon oxynitride film having a thickness of about 10 nm to 50 nm.

また、上記した保護膜7に加えて、他の保護膜(図示しない)を設けてもよい。ここでいう他の保護膜とは、例えば厚さ500nm〜1000nm程度のPVP(ポリビニルピロリドン)膜等や、厚さ100nm〜500nm程度の酸化ケイ素や酸窒化ケイ素等からなるガスバリア性の膜を好ましく挙げることができる。   In addition to the protective film 7 described above, another protective film (not shown) may be provided. Examples of the other protective film mentioned here preferably include a PVP (polyvinylpyrrolidone) film having a thickness of about 500 nm to 1000 nm, a gas barrier film made of silicon oxide, silicon oxynitride, or the like having a thickness of about 100 nm to 500 nm. be able to.

以上説明したように、本発明に係る薄膜トランジスタ及びその製造方法は、可視光領域では良好な光透過性を有し、一方、紫外光領域では良好な遮光性を有する酸化物半導体材料で保護膜が設けられているので、得られた薄膜トランジスタは、従来の保護膜であるSiO膜や有機無機複合化合物膜を保護膜として設けた薄膜トランジスタに比べ、薄膜トランジスタ特性(半導体特性)の劣化を効果的に防ぐことができる。特に、その保護膜は、紫外光に対する半導体特性の劣化を防ぎ、水蒸気や酸素ガスに対する半導体特性の大気安定性を向上させるので、その保護膜を備えた薄膜トランジスタは、長期信頼性に優れたものとなる。さらに、この発明によれば、保護膜を酸化物半導体膜と同じ酸化物材料で成膜することもできるので、低コストを実現した薄膜トランジスタを提供できる。 As described above, the thin film transistor and the manufacturing method thereof according to the present invention have an oxide semiconductor material having a good light transmission property in the visible light region and a good light shielding property in the ultraviolet light region, and the protective film is formed. Therefore, the obtained thin film transistor effectively prevents deterioration of thin film transistor characteristics (semiconductor characteristics) as compared with a thin film transistor in which a conventional protective film such as a SiO 2 film or an organic-inorganic composite compound film is provided as a protective film. be able to. In particular, the protective film prevents deterioration of the semiconductor characteristics against ultraviolet light and improves the atmospheric stability of the semiconductor characteristics against water vapor and oxygen gas, so that the thin film transistor provided with the protective film has excellent long-term reliability. Become. Furthermore, according to the present invention, since the protective film can be formed using the same oxide material as that of the oxide semiconductor film, a thin film transistor that realizes low cost can be provided.

また、本発明に係る薄膜トランジスタの製造方法は、酸化物半導体膜をアルゴンを含まない酸素ガス雰囲気中でRFスパッタリング法で形成して、酸素欠損の少ない酸化物半導体膜を形成するので、キャリア濃度の低い絶縁性の酸化物半導体膜を得ることができる。このとき、保護膜を、酸化物半導体膜と同様、アルゴンを含まない酸素ガス雰囲気中でRFスパッタリング法で形成するので、別の成膜チャンバーを用いて成膜したり、別のガス雰囲気等で成膜したりすることが不要となり、低コスト化を実現できる。さらに、保護膜を形成するRFスパッタリング時に、前記した酸化物半導体膜のキャリア濃度をアップさせて半導体特性に移行させることができる。   In addition, in the method for manufacturing a thin film transistor according to the present invention, an oxide semiconductor film is formed by an RF sputtering method in an oxygen gas atmosphere containing no argon to form an oxide semiconductor film with few oxygen vacancies. A low insulating oxide semiconductor film can be obtained. At this time, the protective film is formed by an RF sputtering method in an oxygen gas atmosphere not containing argon, similarly to the oxide semiconductor film, so that the protective film is formed using another film formation chamber or in another gas atmosphere. It is not necessary to form a film, and the cost can be reduced. Further, at the time of RF sputtering for forming the protective film, the carrier concentration of the oxide semiconductor film can be increased to shift to semiconductor characteristics.

また、本発明に係る薄膜トランジスタの製造方法によれば、酸化物半導体膜をアルゴンを含む酸素ガス雰囲気中でRFスパッタリング法で形成して、酸素欠損の多い酸化物半導体膜を形成するので、キャリア濃度が活性層に適した酸化物半導体膜を得ることができる。このとき、保護膜を、アルゴンを含まない酸素ガス雰囲気中でDCスパッタリング法で形成するので、そのDCスパッタリング時に、前記した酸化物半導体膜のキャリア濃度をあまり変化させないで活性層に適した酸化物半導体膜とすることができる。   In addition, according to the method for manufacturing a thin film transistor according to the present invention, the oxide semiconductor film is formed by RF sputtering in an oxygen gas atmosphere containing argon, so that the oxide semiconductor film having many oxygen vacancies is formed. Thus, an oxide semiconductor film suitable for the active layer can be obtained. At this time, since the protective film is formed by a DC sputtering method in an oxygen gas atmosphere not containing argon, an oxide suitable for an active layer without changing much the carrier concentration of the oxide semiconductor film during the DC sputtering. It can be a semiconductor film.

代表的な例を挙げて本発明を更に詳しく説明する。なお、本発明は以下の例に限定解釈されることはない。   The present invention will be described in more detail with representative examples. Note that the present invention is not construed as being limited to the following examples.

[実施例1]
図1に示す薄膜トランジスタ10を作製した。先ず、厚さ700μmのガラスを基板1として準備し、その基板1上の全面に厚さ150nmのアルミニウム膜をDCスパッタリング法で成膜し、ゲート電極膜とした。このときのDCスパッタリング法は、出力500W、圧力0.5Pa、アルゴンガス100%の条件下で成膜した。その後、レジストパターンをフォトリソグラフィで形成した後に燐酸溶液でウェットエッチングし、アルミニウム膜がゲート電極2となるようにパターニングした(図4(A)参照)。
[Example 1]
A thin film transistor 10 shown in FIG. 1 was produced. First, a glass having a thickness of 700 μm was prepared as the substrate 1, and an aluminum film having a thickness of 150 nm was formed on the entire surface of the substrate 1 by a DC sputtering method to form a gate electrode film. The DC sputtering method at this time was formed under conditions of an output of 500 W, a pressure of 0.5 Pa, and an argon gas of 100%. Then, after forming a resist pattern by photolithography, wet etching was performed with a phosphoric acid solution, and patterning was performed so that the aluminum film became the gate electrode 2 (see FIG. 4A).

次に、ゲート電極2を覆うように、全面に、厚さ300nmの酸化ケイ素をゲート絶縁膜3として全面に形成した。このゲート絶縁膜3は、RFマグネトロンスパッタリング装置を用い、8インチのSiOターゲットに投入電力2.0kW(=3W/cm)、圧力0.3Pa、酸素ガス100%の条件で成膜した(図4(B)参照)。 Next, silicon oxide having a thickness of 300 nm was formed on the entire surface as the gate insulating film 3 so as to cover the gate electrode 2. This gate insulating film 3 was formed using an RF magnetron sputtering apparatus on an 8-inch SiO 2 target under conditions of an input power of 2.0 kW (= 3 W / cm 2 ), a pressure of 0.3 Pa, and oxygen gas of 100% ( (See FIG. 4B).

次に、In:Ga:Znが1:1:1のInGaZnO系アモルファス酸化物膜(InGaZnO)を厚さ25nmとなるように形成した。アモルファス酸化物膜は、RFマグネトロンスパッタリング装置を用い、室温(25℃)、出力500W、圧力0.4Pa、酸素ガス100%の条件下で、4インチのInGaZnO(In:Ga:Zn=1:1:1)ターゲットを用いて形成した。その後、レジストパターンをフォトリソグラフィで形成した後に燐酸溶液でウェットエッチングし、アモルファス酸化物膜が酸化物半導体膜4となるように所定のパターンにパターニングした(図4(C)参照)。なお、得られた酸化物半導体膜4が、X線回折測定で、特定の結晶性ピークを有さないブロード構造を示すアモルファス相であることは、株式会社リガク社製の「SmartLab」で確認した。 Next, an InGaZnO amorphous oxide film (InGaZnO 4 ) with an In: Ga: Zn ratio of 1: 1: 1 was formed to a thickness of 25 nm. For the amorphous oxide film, 4 inches of InGaZnO (In: Ga: Zn = 1: 1) under the conditions of room temperature (25 ° C.), output 500 W, pressure 0.4 Pa, and oxygen gas 100% using an RF magnetron sputtering apparatus. 1) It was formed using a target. After that, after forming a resist pattern by photolithography, wet etching was performed with a phosphoric acid solution, and the amorphous oxide film was patterned into a predetermined pattern so as to become the oxide semiconductor film 4 (see FIG. 4C). In addition, it was confirmed by “SmartLab” manufactured by Rigaku Corporation that the obtained oxide semiconductor film 4 was an amorphous phase having a broad structure having no specific crystallinity peak by X-ray diffraction measurement. .

次に、酸化物半導体膜4上に、Ti膜を厚さ200nmとなるようにDCスパッタリング法で形成した。チタン膜は、DCスパッタリング装置を用い、出力900W、圧力0.5Pa、アルゴンガス100%の条件下で成膜した。その後、レジストパターンをフォトリソグラフィで形成した後に燐酸溶液でウェットエッチングし、Ti膜がソース電極6S及びドレイン電極6Dとなるようにパターニングした。このソース電極6S及びドレイン電極6Dは、ゲート絶縁膜3上であってゲート電極2の中央部直上以外に離間したパターンとなるように形成した(図4(D)参照)。   Next, a Ti film was formed over the oxide semiconductor film 4 by a DC sputtering method so as to have a thickness of 200 nm. The titanium film was formed using a DC sputtering apparatus under conditions of an output of 900 W, a pressure of 0.5 Pa, and an argon gas of 100%. Then, after forming a resist pattern by photolithography, wet etching was performed with a phosphoric acid solution, and patterning was performed so that the Ti film became the source electrode 6S and the drain electrode 6D. The source electrode 6S and the drain electrode 6D were formed on the gate insulating film 3 so as to have a pattern apart from a portion other than directly above the central portion of the gate electrode 2 (see FIG. 4D).

次に、上記したアモルファス酸化物膜と同じ酸化物半導体膜を保護膜として全面に成膜した。すなわち、In:Ga:Znが1:1:1のInGaZnO系アモルファス酸化物膜(InGaZnO)を厚さ200nmとなるように形成した。酸化物半導体膜4の場合と同様に、アモルファス酸化物膜を、RFマグネトロンスパッタリング装置を用い、室温(25℃)、出力500W、圧力0.4Pa、酸素ガス100%の条件下で、4インチのInGaZnO(In:Ga:Zn=1:1:1)ターゲットを用いて形成した(図4(E)参照)。なお、得られた薄膜トランジスタを構成する酸化物半導体膜4が、X線回折測定で、特定の結晶性ピークを有さないブロード構造を示すことを確認した。 Next, the same oxide semiconductor film as the above amorphous oxide film was formed over the entire surface as a protective film. That is, an InGaZnO amorphous oxide film (InGaZnO 4 ) with In: Ga: Zn of 1: 1: 1 was formed to a thickness of 200 nm. As in the case of the oxide semiconductor film 4, the amorphous oxide film was formed by using an RF magnetron sputtering apparatus at a room temperature (25 ° C.), an output of 500 W, a pressure of 0.4 Pa, and an oxygen gas of 100%. It was formed using an InGaZnO (In: Ga: Zn = 1: 1: 1) target (see FIG. 4E). Note that the oxide semiconductor film 4 included in the obtained thin film transistor was confirmed by X-ray diffraction measurement to exhibit a broad structure having no specific crystallinity peak.

[実施例2]
実施例1の酸化物半導体膜4の成膜工程において、アモルファス酸化物膜の成膜条件のガス雰囲気を酸素ガス100%の雰囲気からAr:O=3:5の雰囲気に変更した条件下で行った。さらに、保護膜7の成膜工程において、RFスパッタリング法からDCスパッタリング法(圧力500W,圧力0.4Pa、酸素ガス100%の条件)に変更した条件で行った。それ以外は実施例1と同様にして、実施例2に係る薄膜トランジスタを作製した。
[Example 2]
In the step of forming the oxide semiconductor film 4 of Example 1, the gas atmosphere of the amorphous oxide film was changed from an atmosphere of 100% oxygen gas to an atmosphere of Ar: O 2 = 3: 5. went. Furthermore, in the film-forming process of the protective film 7, it carried out on the conditions changed from RF sputtering method to DC sputtering method (pressure 500W, pressure 0.4Pa, oxygen gas 100% conditions). Other than that was carried out similarly to Example 1, and produced the thin-film transistor which concerns on Example 2. FIG.

[実施例3]
実施例1では、ボトムゲートトップコンタクト構造の薄膜トランジスタ10Aを成膜したが、この実施例4では、図3に示すボトムゲートボトムコンタクト構造の薄膜トランジスタ10Cを作製した。成膜順が一部異なるだけで、成膜条件等は実施例1と同じとし、図3に示す薄膜トランジスタを作製した。
[Example 3]
In Example 1, the thin film transistor 10A having the bottom gate top contact structure was formed. In Example 4, the thin film transistor 10C having the bottom gate bottom contact structure shown in FIG. 3 was manufactured. The film forming conditions and the like were the same as in Example 1 except that the film forming order was partially different, and the thin film transistor shown in FIG. 3 was manufactured.

[実施例4]
実施例1において、酸化物半導体膜4の成膜条件を種々変化させて、本発明の効果を奏する成膜条件の範囲を検討した。その結果、酸化物半導体膜4の成膜条件は、成膜ガスにおける酸素の割合が80%以上、成膜圧力0.6Pa以下の範囲で、キャリア濃度が1012ion/cm3〜1015ion/cm3の範囲内で、本発明の効果を示した。その範囲を外れる条件での成膜は、本発明の効果を奏さなかった。
[Example 4]
In Example 1, the range of film forming conditions that achieve the effects of the present invention was examined by changing the film forming conditions of the oxide semiconductor film 4 in various ways. As a result, the oxide semiconductor film 4 is formed under conditions where the oxygen concentration in the deposition gas is in the range of 80% or more and the deposition pressure is 0.6 Pa or less, and the carrier concentration is 10 12 ions / cm 3 to 10 15 ions. The effect of the present invention was shown within the range of / cm 3 . Film formation under conditions outside the range did not achieve the effects of the present invention.

[比較例1]
実施例1において、保護膜7を構成するアモルファス酸化物に代えて、酸化珪素膜をRFマグネトロンスパッタリング装置で出力900W、成膜圧力0.5Pa、Ar:O=3:1の条件で厚さ100nm成膜した他は、実施例1と同様にして比較例1に係る薄膜トランジスタを作製した。
[Comparative Example 1]
In Example 1, instead of the amorphous oxide constituting the protective film 7, the silicon oxide film has a thickness of 900 W with an RF magnetron sputtering apparatus, a film forming pressure of 0.5 Pa, and Ar: O 2 = 3: 1. A thin film transistor according to Comparative Example 1 was fabricated in the same manner as in Example 1 except that the film was formed to a thickness of 100 nm.

[評価と結果]
(半導体特性の評価)
実施例1,2において、酸化物半導体膜4のキャリア濃度は、それぞれ、2.9×1012ion/cm、2.3×1012ion/cmであった。一方、比較例1では、酸化物半導体膜4のキャリア濃度は4.3×1013ion/cmであった。
[Evaluation and results]
(Evaluation of semiconductor characteristics)
In Examples 1 and 2, the carrier concentrations of the oxide semiconductor film 4 were 2.9 × 10 12 ions / cm 3 and 2.3 × 10 12 ions / cm 3 , respectively. On the other hand, in Comparative Example 1, the carrier concentration of the oxide semiconductor film 4 was 4.3 × 10 13 ions / cm 3 .

(可視光透過性、紫外光遮光性の評価)
実施例1で成膜した保護膜7の透過率を、光透過率及び反射率スペクトル測定装置(FilmTek3000、SCI社製)によって測定した。その結果を図5に示す。この結果から、保護膜7の透過率は、380nmまでは低く、80%未満であるのに対し、それを超える可視光領域では、80%以上の透過率となり、保護膜7は紫外光領域で良好な遮光特性を示し、可視光領域で良好な光透過性を示すことが確認できた。
(Evaluation of visible light transparency and ultraviolet light shielding properties)
The transmittance of the protective film 7 formed in Example 1 was measured by a light transmittance and reflectance spectrum measuring apparatus (FilmTek 3000, manufactured by SCI). The result is shown in FIG. From this result, the transmittance of the protective film 7 is low up to 380 nm and less than 80%, whereas in the visible light region exceeding the transmittance, the transmittance is 80% or more, and the protective film 7 is in the ultraviolet light region. It was confirmed that the light-shielding property was good and the light transmittance was good in the visible light region.

(耐光性の評価)
実施例1,2及び比較例1について、耐光性の評価を行った。具体的には、1000W/mの白色光を照射し、−2V〜2Vの範囲でその時の電流密度を測定した。本発明に係るアモルファス酸化物(酸化物半導体材料)からなる保護膜7ではなくて、酸化珪素からなる保護層を設けた比較例1の薄膜トランジスタに比べて、電流密度の値は約1/4となり、優れた耐光性を示した。
(Evaluation of light resistance)
Examples 1 and 2 and Comparative Example 1 were evaluated for light resistance. Specifically, white light of 1000 W / m 2 was irradiated, and the current density at that time was measured in the range of −2 V to 2 V. Compared with the thin film transistor of Comparative Example 1 in which a protective layer made of silicon oxide is provided instead of the protective film 7 made of amorphous oxide (oxide semiconductor material) according to the present invention, the value of the current density is about 1/4. Showed excellent light resistance.

1 基板
2 ゲート電極
3 ゲート絶縁膜
4 酸化物半導体膜
4’ ソース電極及びドレイン電極間で露出した酸化物半導体膜
4A 酸化物半導体膜のチャネル領域
4B 酸化物半導体膜の拡散領域(ソース電極接続部及びドレイン電極接続部)
5 パッシベーション膜
5’ ソース電極及びドレイン電極間で露出したパッシベーション膜
6 ソース電極及びドレイン電極
6S ソース電極
6D ドレイン電極
7 保護膜
10 薄膜トランジスタ
10A,10B 薄膜トランジスタ(ボトムゲートトップコンタクト構造)
10C 薄膜トランジスタ(ボトムゲートボトムコンタクト構造)
DESCRIPTION OF SYMBOLS 1 Substrate 2 Gate electrode 3 Gate insulating film 4 Oxide semiconductor film 4 ′ Oxide semiconductor film exposed between source electrode and drain electrode 4A Channel region of oxide semiconductor film 4B Diffusion region of oxide semiconductor film (source electrode connection portion And drain electrode connection part)
DESCRIPTION OF SYMBOLS 5 Passivation film 5 'Passivation film exposed between source electrode and drain electrode 6 Source electrode and drain electrode 6S Source electrode 6D Drain electrode 7 Protective film 10 Thin film transistor 10A, 10B Thin film transistor (bottom gate top contact structure)
10C thin film transistor (bottom gate bottom contact structure)

Claims (2)

基板上にゲート電極をパターン形成する工程と、該ゲート電極を覆うゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に酸化物半導体膜をパターン形成する工程と、該酸化物半導体膜上にソース電極及びドレイン電極をパターン形成する工程と、該ソース電極及びドレイン電極間に露出する前記酸化物半導体膜を少なくとも覆うように、酸化物半導体材料で保護膜を形成する工程と、を有する薄膜トランジスタの製造方法であって、
前記酸化物半導体膜及び前記保護膜が、InMZnO(MはGa,Sn,Al,Feのうち少なくとも1種)を含むアモルファス酸化物からなり、
前記酸化物半導体膜の形成工程が、アルゴンを含む酸素ガス雰囲気中でRFスパッタリング法で酸化物半導体膜を形成する工程であり、
前記保護膜の形成工程が、アルゴンを含まない酸素ガス雰囲気中でDCスパッタリング法で保護膜を形成する工程であることを特徴とする薄膜トランジスタの製造方法。
Forming a gate electrode pattern on the substrate; forming a gate insulating film covering the gate electrode; patterning an oxide semiconductor film on the gate insulating film; and on the oxide semiconductor film A step of forming a pattern of a source electrode and a drain electrode, and a step of forming a protective film with an oxide semiconductor material so as to cover at least the oxide semiconductor film exposed between the source electrode and the drain electrode. A manufacturing method comprising:
The oxide semiconductor film and the protective film are made of an amorphous oxide containing InMZnO (M is at least one of Ga, Sn, Al, and Fe),
The step of forming the oxide semiconductor film is a step of forming the oxide semiconductor film by RF sputtering in an oxygen gas atmosphere containing argon,
The method for producing a thin film transistor, wherein the protective film forming step is a step of forming a protective film by a DC sputtering method in an oxygen gas atmosphere not containing argon.
基板上にゲート電極をパターン形成する工程と、該ゲート電極を覆うゲート絶縁膜を形成する工程と、該ゲート絶縁膜上にソース電極及びドレイン電極をパターン形成する工程と、該ソース電極及びドレイン電極間に露出する前記ゲート絶縁膜を少なくとも覆う酸化物半導体膜をパターン形成する工程と、該酸化物半導体膜を少なくとも覆うように、酸化物半導体材料で保護膜を形成する工程と、を有する薄膜トランジスタの製造方法であって、
前記酸化物半導体膜及び前記保護膜が、InMZnO(MはGa,Sn,Al,Feのうち少なくとも1種)を含むアモルファス酸化物からなり、
前記酸化物半導体膜の形成工程が、アルゴンを含む酸素ガス雰囲気中でRFスパッタリング法で酸化物半導体膜を形成する工程であり、
前記保護膜の形成工程が、アルゴンを含まない酸素ガス雰囲気中でDCスパッタリング法で保護膜を形成する工程であることを特徴とする薄膜トランジスタの製造方法。
A step of patterning a gate electrode on the substrate; a step of forming a gate insulating film covering the gate electrode; a step of patterning a source electrode and a drain electrode on the gate insulating film; and the source electrode and the drain electrode And a step of patterning an oxide semiconductor film covering at least the gate insulating film exposed therebetween, and a step of forming a protective film with an oxide semiconductor material so as to cover at least the oxide semiconductor film. A manufacturing method comprising:
The oxide semiconductor film and the protective film are made of an amorphous oxide containing InMZnO (M is at least one of Ga, Sn, Al, and Fe),
The step of forming the oxide semiconductor film is a step of forming the oxide semiconductor film by RF sputtering in an oxygen gas atmosphere containing argon,
The method for producing a thin film transistor, wherein the protective film forming step is a step of forming a protective film by a DC sputtering method in an oxygen gas atmosphere not containing argon.
JP2011086974A 2011-04-11 2011-04-11 Thin film transistor manufacturing method Expired - Fee Related JP5857432B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011086974A JP5857432B2 (en) 2011-04-11 2011-04-11 Thin film transistor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011086974A JP5857432B2 (en) 2011-04-11 2011-04-11 Thin film transistor manufacturing method

Publications (2)

Publication Number Publication Date
JP2012222176A JP2012222176A (en) 2012-11-12
JP5857432B2 true JP5857432B2 (en) 2016-02-10

Family

ID=47273362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011086974A Expired - Fee Related JP5857432B2 (en) 2011-04-11 2011-04-11 Thin film transistor manufacturing method

Country Status (1)

Country Link
JP (1) JP5857432B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6285150B2 (en) * 2012-11-16 2018-02-28 株式会社半導体エネルギー研究所 Semiconductor device
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103560112B (en) * 2013-11-12 2015-11-18 深圳市华星光电技术有限公司 The manufacture method of thin film transistor base plate and the thin film transistor base plate with the method manufacture
JP2015209580A (en) * 2014-04-28 2015-11-24 日新電機株式会社 Film forming method
KR20230146506A (en) * 2021-02-22 2023-10-19 재팬 사이언스 앤드 테크놀로지 에이전시 Thin film transistors, display devices, electronic devices, and methods for manufacturing thin film transistors

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5288142B2 (en) * 2008-06-06 2013-09-11 出光興産株式会社 Sputtering target for oxide thin film and manufacturing method thereof
JP5371467B2 (en) * 2009-02-12 2013-12-18 富士フイルム株式会社 FIELD EFFECT TRANSISTOR AND METHOD FOR MANUFACTURING FIELD EFFECT TRANSISTOR
TWI617029B (en) * 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 Semiconductor device
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
JP5642447B2 (en) * 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 Semiconductor device

Also Published As

Publication number Publication date
JP2012222176A (en) 2012-11-12

Similar Documents

Publication Publication Date Title
JP5439287B2 (en) Thin film transistor and manufacturing method thereof
US8071434B2 (en) Method of fabricating a thin film transistor using boron-doped oxide semiconductor thin film
JP5780902B2 (en) Semiconductor thin film, thin film transistor and manufacturing method thereof
KR100889796B1 (en) Field effect transistor employing an amorphous oxide
KR101238823B1 (en) The thin film transistor and the manufacuring method thereof
JP5496745B2 (en) Thin film field effect transistor and method of manufacturing the same
TWI517409B (en) Thin film transistor and method for manufacturing the same
JP2009260254A (en) Composition for oxide semiconductor thin film, field-effect transistor using it, and its method for manufacturing
KR20110005217A (en) Electronic device, method of manufacturing the same, display and sensor
JP2010199307A (en) Top gate type field-effect transistor, manufacturing method therefor, and display including the same
US20120286265A1 (en) Amorphous oxide thin film, thin film transistor using the same, and method for manufacturing the same
US20130122649A1 (en) Method for manufacturing thin film transistor
JP5647860B2 (en) Thin film transistor and manufacturing method thereof
JP5857432B2 (en) Thin film transistor manufacturing method
US20100019239A1 (en) Method of fabricating zto thin film, thin film transistor employing the same, and method of fabricating thin film transistor
JP2009010348A (en) Channel layer and its forming method, and thin film transistor including channel layer and its manufacturing method
JP2011108739A (en) Thin film transistor substrate, method of manufacturing the same, and image display device
US20120175607A1 (en) Thin film transistor structure and manufacturing method thereof
JP2012191025A (en) Thin-film transistor array substrate, thin-film integrated circuit device, and method for manufacturing them
JP2011176153A (en) Thin film transistor substrate
CN103337462A (en) Preparation method of thin film transistor
JP2012186383A (en) Manufacturing method of thin-film transistor
JP2012099661A (en) Method of manufacturing oxide semiconductor
KR20090066245A (en) Transparent conductive film and method for preparing the same
KR20100010888A (en) Method for preparing zto thin film, thin film transistor using the same and method for preparing thin film transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150811

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151130

R150 Certificate of patent or registration of utility model

Ref document number: 5857432

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees