KR101495245B1 - 전기이중층 커패시터의 밸런서 - Google Patents

전기이중층 커패시터의 밸런서 Download PDF

Info

Publication number
KR101495245B1
KR101495245B1 KR20130046021A KR20130046021A KR101495245B1 KR 101495245 B1 KR101495245 B1 KR 101495245B1 KR 20130046021 A KR20130046021 A KR 20130046021A KR 20130046021 A KR20130046021 A KR 20130046021A KR 101495245 B1 KR101495245 B1 KR 101495245B1
Authority
KR
South Korea
Prior art keywords
voltage
double layer
electric double
layer capacitor
balancing
Prior art date
Application number
KR20130046021A
Other languages
English (en)
Other versions
KR20140127550A (ko
Inventor
최순주
손진형
Original Assignee
코칩 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코칩 주식회사 filed Critical 코칩 주식회사
Priority to KR20130046021A priority Critical patent/KR101495245B1/ko
Publication of KR20140127550A publication Critical patent/KR20140127550A/ko
Application granted granted Critical
Publication of KR101495245B1 publication Critical patent/KR101495245B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H02J7/0019—Circuits for equalisation of charge between batteries using switched or multiplexed charge circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/10—Multiple hybrid or EDL capacitors, e.g. arrays or modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H01M10/441—Methods for charging or discharging for several batteries or cells simultaneously or sequentially
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

본 발명은 전기이중층 커패시터의 최고충전전압을 높이며 에너지 저장효율을 향상시킬 수 있는 전기이중층 커패시터의 밸런서에 관한 것이다.
일례로, 제 1 전기이중층 커패시터와 제 2 전기이중층 커패시터가 직렬로 연결된 전기이중층 커패시터; 및 상기 전기이중층 커패시터에 전기적으로 연결되며, 상기 전기이중층 커패시터에 밸런싱 전류를 보내 상기 전기이중층 커패시터를 밸런싱하는 밸런싱 회로를 포함하고, 상기 밸런싱 회로는 밸런싱 전류의 듀티비를 제어하여 상기 제 1 전기이중층 커패시터에 충전된 제 1 충전전압과 상기 제 2 전기이중층 커패시터에 충전된 제 2 충전전압을 일치시키고, 상기 밸런싱 회로는 상기 제 1 충전전압과 상기 제 2 충전전압 사이의 차이 값이 기준 값보다 작으면 밸런싱 전류의 듀티비를 51~75%로 설정하고, 상기 차이 값이 기준 값보다 높으면 밸런싱 전류의 듀티비를 76~99%로 설정하는 것을 특징으로 하는 전기이중층 커패시터의 밸런서를 개시한다.

Description

전기이중층 커패시터의 밸런서{Balancer of Electric Double Layer Capacitor}
본 발명은 전기이중층 커패시터의 밸런서에 관한 것이다.
일반적으로, 전기이중층 커패시터(EDLC)는 용량이 큰 반면 정격전압이 낮기 때문에 실용전압이 정격전압에 비해 현저히 높아 여러 개의 전기이중층 커패시터를 직렬로 연결한 모듈을 구성하여 사용한다. 상기 모듈의 정격전압은 각각의 전기이중층 커패시터의 정격전압의 총합으로 볼 수 있다. 그러나, 각각의 전기이중층 커패시터의 특성 편차로 인하여 발생하는 충전전압의 편차 때문에 일부 전기이중층 커패시터는 정격전압에 비해 낮은 전압이 인가되고 있음에도 불구하고, 특정 셀에는 정격전압을 초과하는 높은 전압이 인가되어 전기이중층 커패시터가 손상된다.
따라서, 각각의 전기이중층 커패시터에는 밸런서를 부착하여 충전전압이 최고충전전압을 초과하면 강제로 방전시켜 충전전압이 정격전압을 넘지 못하도록 한다. 이러한 밸런서는 전기이중층 커패시터의 최고충전전압을 설정하여 충전전압이 최고충전전압을 초과하면 동작하기 때문에, 전기이중층커패시터를 완전하게 보호하기 위해서는 최고충전전압을 정격전압보다 낮추어 설정해야 하며, 밸런싱 전류도 최대충전전류와 같거나 또는 그 보다 큰 값으로 설정해야 한다.
그러나, 전기이중층 커패시터의 최고충전전압을 정격전압보다 낮게 설정하면 충분한 충전전압을 얻을 수 없어 저장 가능한 에너지 양이 줄어들고, 밸런싱 전류가 크면 열손실로 인하여 에너지 저장효율이 떨어지는 문제가 발생한다.
일본공개특허공보 제2001-186656호(2001.07.06)
본 발명은 전기이중층 커패시터의 최고충전전압을 높이며 에너지 저장효율을 향상시킬 수 있는 전기이중층 커패시터의 밸런서를 제공한다.
본 발명에 의한 전기이중층 커패시터의 밸런서는 제 1 전기이중층 커패시터와 제 2 전기이중층 커패시터가 직렬로 연결된 전기이중층 커패시터; 및 상기 전기이중층 커패시터에 전기적으로 연결되며, 상기 전기이중층 커패시터에 밸런싱 전류를 보내 상기 전기이중층 커패시터를 밸런싱하는 밸런싱 회로를 포함하고, 상기 밸런싱 회로는 밸런싱 전류의 듀티비를 제어하여 상기 제 1 전기이중층 커패시터에 충전된 제 1 충전전압과 상기 제 2 전기이중층 커패시터에 충전된 제 2 충전전압을 일치시키고, 상기 밸런싱 회로는 상기 제 1 충전전압과 상기 제 2 충전전압 사이의 차이 값이 기준 값보다 작으면 밸런싱 전류의 듀티비를 51~75%로 설정하고, 상기 차이 값이 기준 값보다 높으면 밸런싱 전류의 듀티비를 76~99%로 설정하는 것을 특징으로 한다.
또한, 상기 전기이중층 커패시터에 전기적으로 연결되며, 상기 전기이중층 커패시터의 충전전압을 검출하는 전압 검출기; 상기 전기이중층 커패시터에 전기적으로 연결되며, 상기 전기이중층 커패시터의 기준전압과 상기 제 1 전기이중층 커패시터를 밸런싱하기 위한 제 1 밸런싱 개시전압과 상기 제 2 전기이중층 커패시터를 밸런싱하기 위한 제 2 밸런싱 개시전압을 설정하는 분압회로; 상기 전기이중층 커패시터와 상기 분압회로에 전기적으로 연결되며, 상기 제 1 충전전압과 상기 제 2 충전전압 사이의 오차전압을 증폭하는 증폭회로; 상기 증폭회로에 전기적으로 연결되며, 상기 증폭회로에서 오차전압이 증폭된 입력전압을 공급받아 구형파를 발생하는 펄스 발생기; 및 상기 전기이중층 커패시터 및 상기 증폭회로에 전기적으로 연결되며, 상기 입력전압과 상기 제 1 밸런싱 개시전압을 비교하는 제 1 전압 비교기와, 상기 입력전압과 상기 제 2 밸런싱 개시전압을 비교하는 제 2 전압 비교기를 갖는 전압 비교기를 더 포함할 수 있다.
또한, 상기 증폭회로는 상기 제 1 충전전압이 상기 제 2 충전전압보다 높으면 상기 펄스 발생기에 상기 기준전압보다 높은 값을 갖는 입력전압을 공급할 수 있다.
또한, 상기 증폭회로는 상기 제 1 충전전압이 상기 제 2 충전전압보다 낮으면 상기 펄스 발생기에 상기 기준전압보다 낮은 값을 갖는 입력전압을 공급할 수 있다.
또한, 상기 펄스 발생기는 상기 입력전압과 상기 기준전압이 동일하면 50%의 듀티비를 갖는 구형파를 발생할 수 있다.
또한, 상기 전압 검출기는 상기 전기이중층 커패시터의 충전전압이 최고충전전압 이상이면 하이(H)를 출력하고, 상기 전기이중층 커패시터의 충전전압이 최저충전전압 이하로 내려가면 로우(L)를 출력할 수 있다.
또한, 상기 펄스 발생기는 상기 전압 검출기의 출력이 하이(H)이면 입력전압에 따른 구형파의 듀티비의 변화율을 상기 전압 검출기의 출력이 로우(L)일 때의 입력전압에 따른 구형파의 듀티비의 변화율보다 더 크게 설정할 수 있다.
또한, 상기 제 1 전압 비교기는 상기 입력전압이 제 1 밸런싱 개시전압 이하이면 로우(L)를 출력하고 상기 입력전압이 제 1 밸런싱 개시전압 이상이면 하이(H)를 출력할 수 있다.
또한, 상기 제 2 전압 비교기는 상기 입력전압이 제 2 밸런싱 개시전압 이상이면 로우(L)를 출력하고 상기 입력전압이 제 2 밸런싱 개시전압 이하이면 하이(H)를 출력할 수 있다.
또한, 상기 밸런싱 회로는 상기 전압검출기와 펄스 발생기 및 전압 비교기에 전기적으로 연결되며, 상기 제 1 전압 비교기의 출력이 입력되는 제 1 입력단자와 상기 제 2 전압 비교기의 출력이 입력되는 제 2 입력단자와 제 1 출력단자 및 제 2 출력단자를 갖는 스위치 회로; 상기 제 1 출력단자에 전기적으로 연결되며, p-채널 FET로 형성된 제 1 스위칭 트랜지스터; 상기 제 2 출력단자에 전기적으로 연결되며, n-채널 FET로 형성된 제 2 스위칭 트랜지스터; 및 상기 제 1,2 스위칭 트랜지스터와 상기 제 1,2 전기이중층 커패시터 사이에 전기적으로 연결된 방전저항을 포함할 수 있다.
또한, 상기 스위치 회로는 상기 전압 검출기의 출력이 로우(L)이고 상기 제 1 입력단자 및 제 2 입력단자가 모두 로우(L) 또는 하이(H)이면, 상기 제 1 출력단자 및 제 2 출력단자를 통해 신호를 출력하지 않을 수 있다.
또한, 상기 스위치 회로는 상기 전압 검출기의 출력이 로우(L)이고 상기 제 1 입력단자가 하이(H)이며 상기 제 2 입력단자가 로우(L)이면, 상기 제 1 출력단자에 상기 펄스 발생기의 출력과 동일한 위상의 신호를 출력하여 상기 제 1 스위칭 트랜지스터에 공급할 수 있다.
또한, 상기 스위치 회로는 상기 전압 검출기의 출력이 로우(L)이고 상기 제 2 입력단자가 하이(H)이며 상기 제 1 입력단자가 로우(L)이면, 상기 제 2 출력단자에 상기 펄스 발생기의 출력과 동일한 위상의 신호를 출력하여 상기 제 2 스위칭 트랜지스터에 공급할 수 있다.
또한, 상기 스위치 회로는 상기 전압 검출기의 출력이 하이(H)이면, 상기 제 1 출력단자 및 제 2 출력단자에 상기 펄스 발생기의 출력과 동일한 위상의 신호를 출력하여 상기 제 1 스위칭 트랜지스터 및 제 2 스위칭 트랜지스터에 공급할 수 있다.
또한, 상기 제 1 스위칭 트랜지스터와 상기 제 2 스위칭 트랜지스터는 상기 펄스 발생기의 출력과 동일한 위상의 신호를 서로 교번하여 턴온 또는 턴오프할 수 있다.
또한, 상기 제 1 스위칭 트랜지스터가 턴온되면 상기 방전저항을 통해 상기 제 1 전기이중층 커패시터가 방전되고, 상기 제 2 스위칭 트랜지스터가 턴온되면 상기 방전저항을 통해 상기 제 2 전기이중층 커패시터가 방전될 수 있다.
본 발명의 일 실시예에 따른 전기이중층 커패시터의 밸런서는 제 1 전기이중층 커패시터의 제 1 충전전압과 제 2 전기이중층 커패시터의 제 2 충전전압의 차이를 파라미터로 하여 밸런싱 전류의 듀티비를 제어함으로써, 밸런싱 회로가 동작하는 시간을 최소한으로 줄여 에너지 저장효율을 향상시킬 수 있다.
또한, 본 발명의 일 실시예에 따른 전기이중층 커패시터의 밸런서는 전기이중층 커패시터의 충전전압이 최고충전전압에 근접하면 두 개의 스위칭 트랜지스터가 교번하여 동작하고 제 1 전기이중층 커패시터의 제 1 충전전압과 제 2 전기이중층 커패시터의 제 2 충전전압의 차이에 따른 출력파형의 듀티비를 크게하여 미세한 충전전압의 차이에도 민감하게 반응하여 제 1 충전전압과 제 2 충전전압을 균일하게 유지할 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 전기이중층 커패시터의 밸런서는 전기이중층 커패시터의 최고충전전압을 정격전압에 근접하게 설정할 수 있으므로, 충전에너지의 양을 극대화할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전기이중층 커패시터의 밸런서를 도시한 블럭도이다.
도 2는 본 발명의 일 실시예에 따른 전기이중층 커패시터의 밸런서를 도시한 회로도이다.
도 3은 입력전압에 따른 펄스 발생기의 출력파형의 듀티비 변화를 나타낸 그래프이다.
도 4는 스위치 회로의 동작을 설명하기 위한 진리표이다.
본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
여기서, 명세서 전체를 통하여 유사한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였다. 또한, 어떤 부분이 다른 부분과 전기적으로 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 전기이중층 커패시터의 밸런서를 도시한 블럭도이다. 도 2는 본 발명의 일 실시예에 따른 전기이중층 커패시터의 밸런서를 도시한 회로도이다. 도 3은 입력전압에 따른 펄스 발생기의 출력파형의 듀티비 변화를 나타낸 그래프이다. 도 4는 스위치 회로의 동작을 설명하기 위한 진리표이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 전기이중층 커패시터의 밸런서(100)는 전기이중층 커패시터(EDLC)(110), 분압회로(120), 증폭회로(130), 전압 검출기(140), 펄스 발생기(150), 전압 비교기(160) 및 밸런싱 회로(170)를 포함한다.
상기 전기이중층 커패시터(110)는 전기에너지를 저장하고 정전용량이 크며, 수초 내지 수십초 이내로 급속충전이 가능하다. 상기 전기이중층 커패시터(110)는 제 1 전기이중층 커패시터(111) 및 제 2 전기이중층 커패시터(112)를 포함한다. 상기 제 1 전기이중층 커패시터(111)와 제 2 전기이중층 커패시터(112)는 직렬로 연결된다. 여기서, 상기 전기이중층 커패시터(110)는 필요한 사용전압과 정전용량 확보를 위하여 복수 개의 전기이중층 커패시터를 직렬과 병렬로 연결하여 구성할 수 있다. 즉, 상기 제 1 전기이중층 커패시터(111) 및 제 2 전기이중층 커패시터(112)는 복수 개의 전기이중층 커패시터를 병렬로 연결되게 구성할 수 있으나, 병렬로 연결된 전기이중층 커패시터의 개수는 밸런서의 동작 원리와는 무관하다.
예를 들어, 상기 제 1 전기이중층 커패시터(111)와 제 2 전기이중층 커패시터(112)의 모든 특성이 동일하면 제 1 전기이중층 커패시터(111)의 충전전압과 제 2 전기이중층 커패시터(112)의 충전전압이 동일하므로, 기준전압(VR)은 다음 수학식 1에 의해 결정된다. 여기서, 기준전압(VR)은 제 1 전기이중층 커패시터(111)와 제 2 전기이중층 커패시터(112)의 특성이 동일할 때의 이상적인 전압을 말한다. 또한, 상기 제 1 전기이중층 커패시터(111)의 충전전압을 제 1 충전전압(VC1)이라고 하고, 상기 제 2 전기이중층 커패시터(112)의 충전전압을 제 2 충전전압(VC2)이라고 하기로 한다.
[수학식 1]
VR = (VC1+VC2)/2
그러나, 상기 제 1 전기이중층 커패시터(111)와 제 2 전기이중층 커패시터(112)의 특성이 동일하지 않으면, 상기 제 2 전기이중층 커패시터(112)의 제 2 충전전압(VC2)은 다음 수학식 2에 의해 결정된다.
[수학식 2]
VC2 = VR-{(VC1-VC2)/2}
따라서, 상기 제 1 전기이중층 커패시터(111)의 제 1 충전전압(VC1)과 제 2 전기이중층 커패시터(112)의 제 2 충전전압(VC2) 사이의 오차전압(VE)은 다음 수학식 3에 의해 결정된다.
[수학식 3]
VE = VR-VC2
상기 분압회로(120)는 상기 전기이중층커패시터(110)의 기준전압(VR)을 설정한다. 또한, 상기 분압회로(120)는 상기 전기이중층 커패시터(110)의 밸런싱을 위한 밸런싱 개시전압(VB1, VB2)을 설정한다. 상기 분압회로(120)는 제 1 저항(R1), 제 2 저항(R2), 제 3 저항(R3) 및 제 4 저항(R4)을 포함한다. 상기 제 1 저항(R1), 제 2 저항(R2), 제 3 저항(R3) 및 제 4 저항(R4)은 서로 직렬로 연결된다.
상기 분압회로(120)는 다음 수학식 4를 만족시키는 저항 값으로 상기 제 1 저항(R1) 내지 제 4 저항(R4)의 정수를 결정하는 것을 통하여, 상기 전기이중층 커패시터(110)의 기준전압(VR)을 얻을 수 있다.
[수학식 4]
R1+R2 = R3+R4
또한, 상기 전기이중층 커패시터(110)의 밸런싱 개시전압(VB1, VB2)은 다음 수학식 5에 의해 결정된다. 여기서, 상기 제 1 전기이중층 커패시터(111)의 밸런싱 개시전압을 제 1 밸런싱 개시전압이(VB1)라고 하고, 상기 제 2 전기이중층 커패시터(112)의 밸런싱 개시전압을 제 2 밸런싱 개시전압(VB2)이라고 하기로 한다.
[수학식 5]
VB1 = VR+{VR*R2/(R1+R2)}
VB2 = VR-{VR*R3/(R3+R4)}
상기 증폭회로(130)는 상기 제 1 전기이중층 커패시터(111)의 제 1 충전전압(VC1)과 제 2 전기이중층 커패시터(112)의 제 2 충전전압(VC2) 사이의 오차전압(VE)을 증폭하여 펄스 발생기(150)의 입력 단자에 공급한다. 또한, 상기 증폭회로(130)는 플러스 입력단과 마이너스 입력단 및 출력단을 포함한다. 상기 플러스 입력단은 상기 분압회로(120)에 전기적으로 연결된다. 상기 마이너스 입력단은 상기 전기이중층 커패시터(110)에 전기적으로 연결되며, 상기 마이너스 입력단과 상기 전기이중층 커패시터(110) 사이에는 제 5 저항(R5)이 연결된다. 또한, 상기 마이너스 입력단과 출력단 사이에는 제 6 저항(R6)이 전기적으로 연결된다. 상기 증폭회로(130)는 상기 펄스 발생기(150)를 제어하기에 충분한 전압으로 상기 오차전압(VE)을 증폭하며, 상기 증폭회로(130)의 증폭율(AV)은 다음 수학식 6에 의해 결정된다
[수학식 6]
AV = R6/R5
상기 전압 검출기(140)는 상기 전기이중층 커패시터(110)의 충전전압을 검출한다. 특히, 상기 전압 검출기(140)는 상기 전기이중층 커패시터(110)의 최고충전전압(VH)을 검출한다. 상기 전압 검출기(140)는 상기 전기이중층 커패시터(110)의 충전전압이 최고충전전압(VH)에 도달하면, 출력을 로우(L)에서 하이(H)로 전환하여 펄스 발생기(150) 및 밸런싱 회로(170)에 공급한다. 또한, 상기 전압 검출기(140)는 외부회로(미도시)와 연결되는 외부단자(P)에도 하이(H)를 출력하여 상기 전기이중층 커패시터(110)의 충전전압이 최고충전전압(VH)에 도달했음을 알린다.
또한, 상기 전압 검출기(140)는 히스터리시스 특성을 가지고 있어서 상기 전기이중층 커패시터(110)의 충전전압이 최고충전전압(VH)에 도달하면 출력을 로우(L)에서 하이(H)로 전환한 다음, 충전전압이 다시 하강하여 최고충전전압(VH) 이하가 된다고 해도 출력을 하이(H)로 계속 유지한다. 그리고, 상기 전압 검출기(140)는 상기 충전전압이 최저충전전압(VL) 이하로 내려가면 출력을 하이(H)에서 로우(L)로 전환하여, 회로 동작이 불안정해지지 않도록 한다.
상기 펄스 발생기(150)에는 상기 증폭회로(130)에서 증폭된 전압이 입력된다. 여기서, 상기 증폭회로(130)에서 증폭된 전압을 상기 펄스 발생기(150)에 입력되는 입력전압(VI)이라고 한다. 상기 펄스 발생기(150)는 임의로 설정된 주파수의 구형파를 발생시키며 입력전압(VI)에 의해 듀티비가 제어되고, 상기 듀티비에 의해 펄스를 발생시켜 상기 전기이중층 커패시터(110)의 밸런스를 제어한다. 즉, 상기 펄스 발생기(150)의 출력은 입력전압(VI)이 기준전압(VR)과 같을 때는 50%의 듀티비로 발진하고, 입력전압(VI)이 기준전압(VR)보다 낮으면 그 차이 값에 비례하여 듀티비가 높아지고, 입력전압(VI)이 기준전압(VR)보다 높으면 그 차이 값에 비례하여 듀티비가 낮아진다. 즉, 입력전압(VI)이 커질수록 듀티비는 낮아지므로, 입력전압(VI)에 따른 출력파형의 듀티비의 기울기는 마이너스 값을 가진다.
도 3을 참조하여, 상기 펄스 발생기(150)의 출력파형의 듀티비를 살펴보기로 한다.
상기 펄스 발생기(150)는 2개의 발진 모드를 가지고 있다. 도 3에 도시된 바와 같이, 상기 펄스 발생기(150)는 전압 검출기(140)의 출력이 하이(H)이면 입력전압(VI)에 따른 듀티비의 변화가 급격한 모드로 바뀌고, 전압 검출기(140)의 출력이 로우(L)이면 입력전압(VI)에 따른 듀티비의 변화가 완만한 모드로 바뀐다. 여기서, 즉, 상기 펄스 발생기(150)는 전압 검출기(140)의 출력이 하이(H)이면 입력전압(VI)에 따른 듀티비의 변화율이 크고, 전압 검출기(140)의 출력이 로우(L)이면 입력전압(VI)에 따른 듀티비의 변화율이 낮다.
상기 펄스 발생기(150)는 전압 검출기(140)의 출력이 로우(L)일 때 입력전압(VI)에 따른 듀티비 변화가 완만하므로, 충전과정에서 제 1 전기이중층 커패시터(111)의 제 1 충전전압(VC1)과 제 2 전기이중층 커패시터(112)의 제 2 충전전압(VC2) 간에 차이가 발생하면 그 때마다 밸런싱 회로(170)를 동작시켜 그 차이가 없어지도록 제어한다. 즉, 상기 펄스 발생기(150)는 상기 제 1 충전전압(VC1)과 제 2 충전전압(VC2) 사이의 오차전압(VE)이 크면 듀티비를 크게하여 제 1 충전전압(VC1)과 제 2 충전전압(VC2)이 빠르게 같아지도록 만들고, 상기 오차전압(VE)이 작으면 듀티비를 작게하여 밸런싱 전류를 줄임으로써 충전에너지 효율을 향상시킨다.
이와 같이, 본 발명의 일 실시예에 따른 전기이중층 커패시터의 밸런서(100)는 밸런싱에 필요한 전류 값에 따라 듀티비를 적절하게 제어하여 평균전류 값을 선형적으로 제어할 수 있으므로, 고정값을 갖는 방전저항(174)을 사용하면서도 다양한 값을 가진 여러 개의 방전저항을 사용하여 필요할 때마다 적절하게 교체한 것과 동일한 효과를 얻을 수 있다.
또한, 상기 펄스 발생기(150)는 전압 검출기(140)의 출력이 하이(H)이면 입력전압(VI)에 따른 듀티비 변화가 급격하므로, 작은 오차전압(VE)에도 민감하게 반응하여 제 1 충전전압(VC1)과 제 2 충전전압(VC2) 사이의 오차전압(VE)을 최소한으로 줄인다. 상기 전기이중층 커패시터(110)의 충전전압이 최고충전전압(VH)에 도달하면, 약간의 오차전압(VE)에도 전기이중층 커패시터(110)의 정격전압을 초과할 수 있으므로 민감한 제어가 필요하다. 본 발명의 일 실시예에 따른 전기이중층 커패시터의 밸런서(100)는 이러한 민감한 제어가 가능하므로 전기이중층 커패시터(110)의 최고충전전압(VH)을 정격전압에 근접하는 값으로 설정할 수 있으므로, 전기이중층 커패시터(110)의 충전전압을 최대한으로 높일 수 있어 충전 에너지 양을 극대화할 수 있다. 즉, 전기이중층 커패시터(110)의 최고충전전압(VH)을 제 1 전기이중층 커패시터(110)의 정격전압과 제 2 전기이중층 커패시터(112)의 정격전압에 근접하는 값으로 설정할 수 있으므로, 동일한 충전 에너지를 저장함에 있어서 전기이중층 커패시터의 개수를 최소한으로 줄이는 것이 가능하여 원가를 절감할 수 있다.
상기 전압 비교기(160)는 상기 펄스 발생기에 입력되는 입력전압(VI)과 밸런싱 개시전압(VB1,VB2)을 비교한다. 상기 전압 비교기(160)는 제 1 전압 비교기(161)와 제 2 전압 비교기(162)를 포함한다.
상기 제 1 전압 비교기(161)는 입력전압(VI)과 제 1 밸런싱 개시전압(VB1)을 비교하고, 입력전압(VI)이 제 1 밸런싱 개시전압(VB1) 이하면 로우(L)를 출력하고 입력전압(VI)이 제 1 밸런싱 개시전압(VB1) 이상이면 하이(H)를 출력하여 밸런싱 회로(170)에 공급한다. 상기 입력전압(VI)이 제 1 밸런싱 개시전압(VB1) 이상이라는 것은 제 1 충전전압(VC1)이 제 2 충전전압(VC2)보다 제 1 저항(R1)과 제 2 저항(R2)에 의하여 임의로 설정된 값 이상으로 높다는 것을 의미한다.
상기 제 2 전압 비교기(162)는 입력전압(VI)과 제 2 밸런싱 개시전압(VB2)을 비교하고, 입력전압(VI)이 제 2 밸런싱 개시전압(VB2) 이상이면 로우(L)를 출력하고 입력전압(VI)이 제 2 밸런싱 개시전압(VB2) 이하면 하이(H)를 출력하여 밸런싱 회로(170)에 공급한다. 상기 입력전압(VI)이 제 2 밸런싱 개시전압(VB2) 이하라는 것은 제 2 충전전압(VC2)이 제 1 충전전압(VC1)보다 제 3 저항(R3)과 제 4 저항(R4)에 의하여 임의로 설정된 값 이상으로 높다는 것을 의미한다.
즉, 상기 입력전압(VI)이 제 2 밸런싱 개시전압(VB2)보다 낮으면, 제 2 전압 검출기(162)의 출력이 하이(H)고 제 1 전압 검출기(161)의 출력은 로우(L)다. 또한, 상기 입력전압(VI)이 제 2 밸런싱 개시전압(VB2)보다 높고 제 1 밸런싱 개시전압(VB1)보다 낮으면, 제 1 전압 검출기(161) 및 제 2 전압 검출기(162)의 출력은 모두 로우(L)다. 또한, 상기 입력전압(VI)이 제 1 밸런싱 개시전압(VB1)보다 높으면 제 1 전압 검출기(161)의 출력은 하이(H)이고 제 2 전압 검출기(162)의 출력은 로우(L)이다.
이와 같이, 상기 제 1 전압 검출기(161)와 제 2 전압 검출기(162)는 입력전압(VI)이 제 1 충전전압(VC1)과 제 2 충전전압(VC2) 사이에서 임의로 설정된 값 이상의 값을 가지는 구간에서 모두 로우(L)를 출력하므로, 미세한 충전전압의 오차에서 밸런서의 무리한 동작을 방지하여 충전 에너지 효율이 저하되는 것을 방지한다.
상기 밸런싱 회로(170)는 상기 펄스 발생기(150)의 출력을 전달받아 상기 전기이중층 커패시터(110)를 밸런싱한다. 상기 밸런싱 회로(170)는 스위치 회로(171), 제 1 스위칭 트랜지스터(172), 제 2 스위칭 트랜지스터(173) 및 방전저항(174)을 포함한다.
상기 스위치 회로(171)는 상기 펄스 발생기(150)의 출력을 전달받아 제 1 스위칭 트랜지스터(172) 및 제 2 스위칭 트랜지스터(172)에 공급한다. 상기 스위치 회로(171)는 전압 검출기(140), 펄스 발생기(150) 및 전압 비교기(160)에 전기적으로 연결된다. 또한, 상기 스위치 회로(171)는 제 1 입력단자(C1), 제 2 입력단자(C2), 제 1 출력단자(O1) 및 제 2 출력단자(O2)를 포함한다. 상기 제 1 입력단자(C1)에는 제 1 전압 비교기(161)의 출력이 입력되고, 상기 제 2 입력단자(C2)에는 제 2 전압 비교기(162)의 출력이 입력된다. 또한, 상기 제 1 출력단자(O1)의 출력은 제 1 스위칭 트랜지스터(172)에 공급되고, 상기 제 2 출력단자(O2)의 출력은 제 2 스위칭 트랜지스터(173)에 공급된다.
도 4를 참조하여, 상기 스위치 회로(171)의 동작을 구체적으로 설명하기로 한다.
먼저, 상기 전압 검출기(140)의 출력이 로우(L)인 상태에서, 제 1 입력단자(C1) 및 제 2 입력단자(C2)가 모두 로우(L)이거나 모두 하이(H)이면, 제 1 출력단자(O1)와 제 2 출력단자(O2)는 모두 고 임피던스(High Impedance) 상태로 되어 신호는 출력되지 않는다.
또한, 상기 전압 검출기(140)의 출력이 로우(L)인 상태에서, 제 1 입력단자(C1)가 하이(H)이고 제 2 입력단자(C2)가 로우(L)이면 펄스 발생기(150)의 출력(S1)과 동일 위상의 신호가 제 1 출력단자(O1)를 통해 제 1 스위칭 트랜지스터(172)에 공급된다. 이때, 제 2 출력단자(O2)는 고 임피던스 상태를 유지한다.
또한, 상기 전압 검출기(140)의 출력이 로우(L)인 상태에서, 제 2 입력단자(C2)가 하이(H)이고 제 1 입력단자(C1)가 로우(L)이면 펄스 발생기(150)의 출력(SI)과 동일 위상의 신호가 제 2 출력단자(O2)를 통해 제 2 스위칭 트랜지스터(173)에 공급된다. 이때, 제 1 출력단자(O1)는 고 임피던스 상태를 유지한다.
한편, 상기 전압 검출기(140)의 출력이 하이(H)인 상태에서는 제 1 입력단자(C1) 및 제 2 입력단자(C2)의 상태와 관계없이 펄스 발생기(150)의 출력(SI)과 동일 위상의 신호가 제 1 출력단자(O1) 및 제 2 출력단자(O2)를 통해 제 1 스위칭 트랜지스터(172) 및 제 2 스위칭 트랜지스터(173)에 공급된다. 즉, 상기 전압 검출기(140)의 출력이 하이(H)인 상태에서는 제 1 입력단자(C1) 및 제 2 입력단자(C2)의 상태가 스위치 회로(171)의 동작에 영향을 미치지 않는다.
이와 같이, 본 발명의 일 실시예에 따른 전기이중층 커패시터의 밸런서(100)는 전기이중층 커패시터(110)의 충전전압이 최고충전전압(VH)에 도달하면 제 1 충전전압(VC1)과 제 2 충전전압(VC2)이 미세한 오차를 발생시키거나 제 1 충전전압(VC1)과 제 2 충전전압(VC2)의 차이가 없어도 제 1 전기이중층 커패시터(111) 및 제 2 전기이중층 커패시터(112)가 모두 최대 충전전압에 도달한 상태이므로, 상기 전기이중층 커패시터(110)에 계속하여 충전전류가 공급되더라도 밸런싱 회로(170)가 동작하여 전기이중층 커패시터(110)를 밸런싱시키므로 전기이중층 커패시터(110)의 손상을 방지할 수 있다.
상기 제 1 스위칭 트랜지스터(172)는 p-채널 FET(Field Effect Transistor)로 게이트 단자가 로우(L)일 때 턴온되고, 게이트 단자가 하이(H)일 때 턴오프된다. 상기 제 1 스위칭 트랜지스터(172)의 게이트 단자는 저항을 통해 소스 단자와 연결되어 있기 때문에 스위치 회로(171)의 제 1 출력단자(O1)가 고 임피던스로 되었을 때 상기 제 1 스위칭 트랜지스터(172)는 턴오프 상태를 유지한다. 상기 제 1 스위칭 트랜지스터(172)가 턴온되면 방전저항(174)을 통해 제 1 전기이중층 커패시터(111)가 방전된다. 다시 말해, 상기 제 1 스위칭 트랜지스터(172)가 턴온되면 상기 제 1 전기이중층 커패시터(111)에 충전된 전기에너지가 제 1 스위칭 트랜지스터(172)와 방전저항(174)을 경유하여 방전되면서 상기 방전저항(174)에 의하여 열에너지로 변환되어 소실된다.
상기 제 2 스위칭 트랜지스터(173)는 n-채널 FET(Field Effect Transistor)로 게이트 단자가 하이(H)일 때 턴온되고, 게이트 단자가 로우(L)일 때 턴오프된다. 상기 제 2 스위칭 트랜지스터(173)의 게이트 단자는 저항을 통해 소스 단자와 연결되어 있기 때문에 스위치 회로(171)의 제 2 출력단자(O2)가 고 임피던스로 되었을 때 상기 제 2 스위칭 트랜지스터(173)는 턴오프 상태를 유지한다. 상기 제 2 스위칭 트랜지스터(173)가 턴온되면 방전저항(174)을 통해 제 2 전기이중층 커패시터(112)가 방전된다. 다시 말해, 상기 제 2 스위칭 트랜지스터(173)가 턴온되면 상기 제 2 전기이중층 커패시터(112)에 충전된 전기에너지가 방전저항(174)과 제 2 스위칭 트랜지스터(173)를 경유하여 방전되면서 상기 방전저항(174)에 의하여 열에너지로 변환되어 소실된다.
한편, 상기 제 1 스위칭 트랜지스터(172)와 상기 제 2 스위칭 트랜지스터(173)는 서로 상보성(complementary)을 가지고 있다. 따라서, 스위치 회로(171)의 제 1 출력단자(O1)와 제 2 출력단자(O2)가 동일한 위상의 신호를 동시에 출력할 때, 상기 제 1 스위칭 트랜지스터(172)와 제 2 스위칭 트랜지스터(173)는 서로 교번하여 턴온하며 동시에 턴온하지 않는다.
또한, 상기 펄스 발생기(150)에서 발생한 펄스파의 듀티비와 제 1 스위칭 트랜지스터(172) 및 제 2 스위칭 트랜지스터(173)를 통과하여 흐르는 밸런싱 전류의 듀티비의 관계를 살펴보면 다음과 같다.
상기 제 1 스위칭 트랜지스터(172)는 게이트 단자가 로우(L)일 때 턴온되므로 펄스 발생기(150)에서 발생한 펄스파의 듀티비가 낮으면 밸런싱 전류의 듀티비는 높아지고, 펄스 발생기(150)에서 발생한 펄스파의 듀티비가 높으면 밸런싱 전류의 듀티비는 낮아진다.
상기 제 2 스위치 트랜지스터(173)는 게이트 단자가 하이(H)일 때 턴온되므로 펄스 발생기(150)에서 발생한 펄스파의 듀티비가 낮으면 밸런싱 전류의 듀티비도 낮아지고, 펄스 발생기(150)에서 발생한 펄스파의 듀티비가 높으면 밸런싱 전류의 듀티비도 높아진다.
상기 방전저항(174)은 상기 제 1 스위칭 트랜지스터(172) 및 제 2 스위칭 트랜지스터(173)와 제 1 전기이중층 커패시터(111) 및 제 2 전기이중층 커패시터(112) 사이에 전기적으로 연결되어, 상기 제 1 전기이중층 커패시터(111) 또는 제 2 전기이중층 커패시터(112)를 방전시킨다.
다음으로, 본 발명의 일 실시예에 따른 전기이중층 커패시터의 밸런서(100)의 동작을 도 3을 참조하여 간단히 살펴보기로 한다.
예를 들어, 제 1 전기이중층 커패시터(111)와 제 2 전기이중층 커패시터(112)의 특성차이로 인하여 제 1 충전전압(VC1)이 제 2 충전전압(VC2)보다 높으면, 제 2 충전전압(VC2)이 기준전압(VR)보다 낮으므로 기준전압(VR)과 제 2 충전전압(VC2)의 오차전압(VE)은 증폭회로(130)에서 증폭되고, 펄스 발생기(150)에 입력되는 입력전압(VI)은 기준전압(VR)보다 높은 값으로 나타난다. 따라서, 펄스 발생기(150)에서 발생되는 펄스파의 듀티비는 50% 이하로 설정된다.
이때, 입력전압(VI)이 제 1 밸런싱 개시전압(VB1)보다 높으면 제 1 전압 비교기(161)의 출력이 하이(H)로 되어 스위치 회로(171)의 제 1 입력단자(C1)에 입력되므로, 제 1 출력단자(O1)는 50% 이하의 듀티비를 가진 펄스파를 출력하여 제 1 스위칭 트랜지스터(172)의 게이트 단자에 공급한다. 상기 제 1 스위칭 트랜지스터(172)는 게이트 단자가 로우(L)일 때 턴온되므로, 상기 제 1 스위칭 트랜지스터(172)는 50% 이상의 시간 동안 턴 온되고 50% 이하의 시간 동안 턴 오프된다. 즉, 펄스 발생기(150)의 출력 파형의 듀티비는 1~49%의 듀티비를 가지고, 밸런싱 전류의 듀티비는 51~99%의 듀티비를 가진다. 더불어, 상기 밸런싱 전류의 듀티비는 상기 제 1 충전전압(VC1)과 상기 제 2 충전전압(VC2) 사이의 차이 값이 기준 값보다 크면 76~99%의 듀티비를 갖고, 차이 값이 기준 값보다 작으면 51~75%의 듀티비를 갖는다. 즉, 상기 밸런싱 전류는 상기 차이 값이 클수록 99%에 근접하는 듀티비를 가지고, 상기 차이 값이 작을수록 51%에 근접하는 듀티비를 가진다.
또한, 예를 들어, 제 1 전기이중층 커패시터(111)와 제 2 전기이중층 커패시터(112)의 특성차로 인하여 제 1 충전전압(VC1)이 제 2 충전전압(VC2)보다 낮으면, 제 2 충전전압(VC2)이 기준전압(VR)보다 높으므로 기준전압(VR)과 제 2 충전전압(VC2)의 오차전압(VE)은 증폭회로에서 증폭되고, 펄스 발생기(150)에 입력되는 입력전압(VI)은 기준전압(VR)보다 낮은 값으로 나타난다. 따라서, 펄스 발생기(150)에서 발생되는 펄스파의 듀티비는 50% 이상으로 설정된다.
이때, 입력전압(VI)이 제 2 밸런싱 개시전압(VB2)보다 낮으면 제 2 전압 비교기(162)의 출력이 하이(H)로 되어 스위치 회로(171)의 제 2 입력단자(C2)에 입력되므로, 제 2 출력단자(O2)는 50% 이상의 듀티비를 가진 펄스파를 출력하여 제 2 스위칭 트랜지스터(173)의 게이트 단자에 공급한다. 상기 제 2 스위칭 트랜지스터(173)는 게이트 단자가 하이(H)일 때 턴온되므로, 상기 제 2 스위칭 트랜지스터(173)는 50% 이상의 시간 동안 턴 온되고 50% 이하의 시간 동안 턴 오프된다. 즉, 펄스 발생기(150)의 출력 파형의 듀티비는 51~99%의 듀티비를 가지고, 밸런싱 전류의 듀티비도 51~99%의 듀티비를 가진다.
한편, 전기이중층 커패시터(110)의 충전전압이 최고충전전압(VH)에 도달하여 전압 검출기(140)의 출력이 하이(H)일 때는 제 1 스위칭 트랜지스터(172)와 제 2 스위칭 트랜지스터(173)가 교번하여 밸런싱 동작을 수행함으로써 제 1 전기이중층 커패시터(111) 및 제 2 전기이중층 커패시터(112)를 보호한다.
예를 들어, 제 1 충전전압(VC1)이 제 2 충전전압(VC2)보다 높으면 비록 펄스 발생기(150)의 입력전압(VI)이 제 1 밸런싱 개시전압(VB1)보다 낮더라도 제 1 스위칭 트랜지스터(172)는 50% 이상의 듀티비로, 제 2 스위칭 트랜지스터(173)는 50% 이하의 듀티비로 교번하여 밸런싱 동작을 수행한다.
또한, 예를 들어, 제 1 충전전압(VC1)이 제 2 충전전압(VC2)보다 낮으면 비록 펄스 발생기(150)의 입력전압(VI)이 제 2 밸런싱 개시전압(VC2)보다 높더라도 제 1 스위칭 트랜지스터(172)는 50% 이하의 듀티비로, 제 2 스위칭 트랜지스터(173)는 50% 이상의 듀티비로 교번하여 밸런싱 동작을 수행한다.
여기서, 전기이중층 커패시터(110)의 충전전압이 최고충전전압(VH) 이상일 때의 펄스 발생기(150)의 출력 파형의 듀티비와 입력전압(VI)의 관계는 도 3에 도시된 바와 같이, 충전전압이 최고충전전압(VH) 이하일 때와는 현저한 차이를 가지며 민감하게 동작하여, 작은 충전전압의 차이가 발생해도 밸런싱 제어를 하게 된다. 따라서, 제 1 충전전압(VC1)과 제 2 충전전압(VC2)이 동일한 값으로 충전될 수 있도록 제어한다. 또한, 제 1 충전전압(VC1)과 제 2 충전전압(VC2)이 동일한 값을 가지면, 제 1 스위칭 트랜지스터(172)와 제 2 스위칭 트랜지스터(173)는 각각 50%의 듀티비를 유지하면서 교번하여 밸런싱 동작을 수행한다.
이상에서 설명한 것은 본 발명에 의한 전기이중층 커패시터의 밸런서를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
110: 전기이중층 커패시터 111: 제 1 전기이중층 커패시터
112: 제 2 전기이중층 커패시터 120: 분압회로
130: 증폭회로 140: 전압 검출기
150: 펄스 발생기 160: 전압 비교기
161: 제 1 전압 비교기 162: 제 2 전압 비교기
170: 밸런싱 회로 171: 스위치 회로
172: 제 1 스위칭 트랜지스터 173: 제 2 스위칭 트랜지스터
174: 방전저항

Claims (16)

  1. 제 1 전기이중층 커패시터와 제 2 전기이중층 커패시터가 직렬로 연결된 전기이중층 커패시터; 및
    상기 전기이중층 커패시터에 전기적으로 연결되며, 상기 전기이중층 커패시터에 밸런싱 전류를 보내 상기 전기이중층 커패시터를 밸런싱하는 밸런싱 회로를 포함하고,
    상기 밸런싱 회로는 밸런싱 전류의 듀티비를 제어하여 상기 제 1 전기이중층 커패시터에 충전된 제 1 충전전압과 상기 제 2 전기이중층 커패시터에 충전된 제 2 충전전압을 일치시키고,
    상기 밸런싱 회로는 상기 제 1 충전전압과 상기 제 2 충전전압 사이의 차이 값이 기준 값보다 작으면 밸런싱 전류의 듀티비를 51~75%로 설정하고, 상기 차이 값이 기준 값보다 높으면 밸런싱 전류의 듀티비를 76~99%로 설정하는 것을 특징으로 하는 전기이중층 커패시터의 밸런서.
  2. 제 1 항에 있어서,
    상기 전기이중층 커패시터에 전기적으로 연결되며, 상기 전기이중층 커패시터의 충전전압을 검출하는 전압 검출기;
    상기 전기이중층 커패시터에 전기적으로 연결되며, 상기 전기이중층 커패시터의 기준전압과 상기 제 1 전기이중층 커패시터를 밸런싱하기 위한 제 1 밸런싱 개시전압과 상기 제 2 전기이중층 커패시터를 밸런싱하기 위한 제 2 밸런싱 개시전압을 설정하는 분압회로;
    상기 전기이중층 커패시터와 상기 분압회로에 전기적으로 연결되며, 상기 제 1 충전전압과 상기 제 2 충전전압 사이의 오차전압을 증폭하는 증폭회로;
    상기 증폭회로에 전기적으로 연결되며, 상기 증폭회로에서 오차전압이 증폭된 입력전압을 공급받아 구형파를 발생하는 펄스 발생기; 및
    상기 전기이중층 커패시터 및 상기 증폭회로에 전기적으로 연결되며, 상기 입력전압과 상기 제 1 밸런싱 개시전압을 비교하는 제 1 전압 비교기와, 상기 입력전압과 상기 제 2 밸런싱 개시전압을 비교하는 제 2 전압 비교기를 갖는 전압 비교기를 더 포함하는 것을 특징으로 하는 전기이중층 커패시터의 밸런서.
  3. 제 2 항에 있어서,
    상기 증폭회로는 상기 제 1 충전전압이 상기 제 2 충전전압보다 높으면 상기 펄스 발생기에 상기 기준전압보다 높은 값을 갖는 입력전압을 공급하는 것을 특징으로 하는 전기이중층 커패시터의 밸런서.
  4. 제 2 항에 있어서,
    상기 증폭회로는 상기 제 1 충전전압이 상기 제 2 충전전압보다 낮으면 상기 펄스 발생기에 상기 기준전압보다 낮은 값을 갖는 입력전압을 공급하는 것을 특징으로 하는 전기이중층 커패시터의 밸런서.
  5. 제 2 항에 있어서,
    상기 펄스 발생기는 상기 입력전압과 상기 기준전압이 동일하면 50%의 듀티비를 갖는 구형파를 발생하는 것을 특징으로 하는 전기이중층 커패시터의 밸런서.
  6. 제 2 항에 있어서,
    상기 전압 검출기는 상기 전기이중층 커패시터의 충전전압이 최고충전전압 이상이면 하이(H)를 출력하고, 상기 전기이중층 커패시터의 충전전압이 최저충전전압 이하로 내려가면 로우(L)를 출력하는 것을 특징으로 하는 전기이중층 커패시터의 밸런서.
  7. 제 6 항에 있어서,
    상기 펄스 발생기는 상기 전압 검출기의 출력이 하이(H)이면 입력전압에 따른 구형파의 듀티비의 변화율을 상기 전압 검출기의 출력이 로우(L)일 때의 입력전압에 따른 구형파의 듀티비의 변화율보다 더 크게 설정하는 것을 특징으로 하는 전기이중층 커패시터의 밸런서.
  8. 제 2 항에 있어서,
    상기 제 1 전압 비교기는 상기 입력전압이 제 1 밸런싱 개시전압 이하이면 로우(L)를 출력하고 상기 입력전압이 제 1 밸런싱 개시전압 이상이면 하이(H)를 출력하는 것을 특징으로 하는 전기이중층 커패시터의 밸런서.
  9. 제 2 항에 있어서,
    상기 제 2 전압 비교기는 상기 입력전압이 제 2 밸런싱 개시전압 이상이면 로우(L)를 출력하고 상기 입력전압이 제 2 밸런싱 개시전압 이하이면 하이(H)를 출력하는 것을 특징으로 하는 전기이중층 커패시터의 밸런서.
  10. 제 2 항에 있어서,
    상기 밸런싱 회로는
    상기 전압검출기와 펄스 발생기 및 전압 비교기에 전기적으로 연결되며, 상기 제 1 전압 비교기의 출력이 입력되는 제 1 입력단자와 상기 제 2 전압 비교기의 출력이 입력되는 제 2 입력단자와 제 1 출력단자 및 제 2 출력단자를 갖는 스위치 회로;
    상기 제 1 출력단자에 전기적으로 연결되며, p-채널 FET로 형성된 제 1 스위칭 트랜지스터;
    상기 제 2 출력단자에 전기적으로 연결되며, n-채널 FET로 형성된 제 2 스위칭 트랜지스터; 및
    상기 제 1,2 스위칭 트랜지스터와 상기 제 1,2 전기이중층 커패시터 사이에 전기적으로 연결된 방전저항을 포함하는 것을 특징으로 하는 전기이중층 커패시터의 밸런서.
  11. 제 10 항에 있어서,
    상기 스위치 회로는 상기 전압 검출기의 출력이 로우(L)이고 상기 제 1 입력단자 및 제 2 입력단자가 모두 로우(L) 또는 하이(H)이면, 상기 제 1 출력단자 및 제 2 출력단자를 통해 신호를 출력하지 않는 것을 특징으로 하는 전기이중층 커패시터의 밸런서.
  12. 제 10 항에 있어서,
    상기 스위치 회로는 상기 전압 검출기의 출력이 로우(L)이고 상기 제 1 입력단자가 하이(H)이며 상기 제 2 입력단자가 로우(L)이면, 상기 제 1 출력단자에 상기 펄스 발생기의 출력과 동일한 위상의 신호를 출력하여 상기 제 1 스위칭 트랜지스터에 공급하는 것을 특징으로 하는 전기이중층 커패시터의 밸런서.
  13. 제 10 항에 있어서,
    상기 스위치 회로는 상기 전압 검출기의 출력이 로우(L)이고 상기 제 2 입력단자가 하이(H)이며 상기 제 1 입력단자가 로우(L)이면, 상기 제 2 출력단자에 상기 펄스 발생기의 출력과 동일한 위상의 신호를 출력하여 상기 제 2 스위칭 트랜지스터에 공급하는 것을 특징으로 하는 전기이중층 커패시터의 밸런서.
  14. 제 10 항에 있어서,
    상기 스위치 회로는 상기 전압 검출기의 출력이 하이(H)이면, 상기 제 1 출력단자 및 제 2 출력단자에 상기 펄스 발생기의 출력과 동일한 위상의 신호를 출력하여 상기 제 1 스위칭 트랜지스터 및 제 2 스위칭 트랜지스터에 공급하는 것을 특징으로 하는 전기이중층 커패시터의 밸런서.
  15. 제 14 항에 있어서,
    상기 제 1 스위칭 트랜지스터와 상기 제 2 스위칭 트랜지스터는 상기 펄스 발생기의 출력과 동일한 위상의 신호를 서로 교번하여 턴온 또는 턴오프하는 것을 특징으로 하는 전기이중층 커패시터의 밸런서.
  16. 제 10 항에 있어서,
    상기 제 1 스위칭 트랜지스터가 턴온되면 상기 방전저항을 통해 상기 제 1 전기이중층 커패시터가 방전되고,
    상기 제 2 스위칭 트랜지스터가 턴온되면 상기 방전저항을 통해 상기 제 2 전기이중층 커패시터가 방전되는 것을 특징으로 하는 전기이중층 커패시터의 밸런서.
KR20130046021A 2013-04-25 2013-04-25 전기이중층 커패시터의 밸런서 KR101495245B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130046021A KR101495245B1 (ko) 2013-04-25 2013-04-25 전기이중층 커패시터의 밸런서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130046021A KR101495245B1 (ko) 2013-04-25 2013-04-25 전기이중층 커패시터의 밸런서

Publications (2)

Publication Number Publication Date
KR20140127550A KR20140127550A (ko) 2014-11-04
KR101495245B1 true KR101495245B1 (ko) 2015-02-25

Family

ID=52451765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130046021A KR101495245B1 (ko) 2013-04-25 2013-04-25 전기이중층 커패시터의 밸런서

Country Status (1)

Country Link
KR (1) KR101495245B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001186656A (ja) 1999-12-22 2001-07-06 Matsushita Electric Ind Co Ltd 電圧バランス装置
JP2003244859A (ja) 2002-02-19 2003-08-29 Nichicon Corp 電気二重層キャパシタ充電方法
JP2008125211A (ja) 2006-11-10 2008-05-29 Sankyo Kobunshi Kk 充電システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001186656A (ja) 1999-12-22 2001-07-06 Matsushita Electric Ind Co Ltd 電圧バランス装置
JP2003244859A (ja) 2002-02-19 2003-08-29 Nichicon Corp 電気二重層キャパシタ充電方法
JP2008125211A (ja) 2006-11-10 2008-05-29 Sankyo Kobunshi Kk 充電システム

Also Published As

Publication number Publication date
KR20140127550A (ko) 2014-11-04

Similar Documents

Publication Publication Date Title
US7436150B2 (en) Energy storage apparatus having a power processing unit
US7746676B2 (en) Charge pump
US7521898B2 (en) Charger, DC/DC converter including that charger, and control circuit thereof
US8988053B2 (en) Multiphase DC-to-DC converter
CN102017378B (zh) 功率转换设备、放电灯镇流器以及前灯镇流器
US10361573B2 (en) Battery pack
JP5405891B2 (ja) 電源装置、制御回路、電源装置の制御方法
TW201115295A (en) Low dropout regulators, DC to DC inverters and method for low dropout regulation
US10972003B2 (en) Charge pump
US10027135B2 (en) Apparatus for balancing battery power
CN103248227A (zh) 开关电源及实现恒定输出电流的开关电源控制器
TW201418925A (zh) 改進的補償電路以及應用其的開關電源
CN112104203B (zh) 开关限流电路及电源芯片
US9276464B2 (en) Voltage generation circuit using single and double regulation modes
US9553461B2 (en) Charge control circuit, charge circuit, and mobile device
US20140132314A1 (en) Triangular waveform generating apparatus
KR101495245B1 (ko) 전기이중층 커패시터의 밸런서
JP2013207895A (ja) 昇降圧型ｄｃ−ｄｃコンバータおよび携帯機器
CN114726209A (zh) 用于升压转换器的具有可调环路增益的反馈电路
JP2009253992A (ja) スイッチング電源回路
US6218811B1 (en) Output variable charging circuit and charger incorporating same
KR20180050455A (ko) 출력 가변 회로 및 이를 이용한 컨버터 제어기
CN111934580A (zh) 压电驱动电路和压电驱动方法
JP2014096896A (ja) 充電回路
US11984796B2 (en) Flying capacitor topology for DC or AC output from a DC source

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200210

Year of fee payment: 6