KR101481543B1 - 니어보레이트 블라인드 수신 장치 및 방법 - Google Patents

니어보레이트 블라인드 수신 장치 및 방법 Download PDF

Info

Publication number
KR101481543B1
KR101481543B1 KR20130024491A KR20130024491A KR101481543B1 KR 101481543 B1 KR101481543 B1 KR 101481543B1 KR 20130024491 A KR20130024491 A KR 20130024491A KR 20130024491 A KR20130024491 A KR 20130024491A KR 101481543 B1 KR101481543 B1 KR 101481543B1
Authority
KR
South Korea
Prior art keywords
data
sampling
value
binary
transition state
Prior art date
Application number
KR20130024491A
Other languages
English (en)
Other versions
KR20140110332A (ko
Inventor
권기원
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR20130024491A priority Critical patent/KR101481543B1/ko
Publication of KR20140110332A publication Critical patent/KR20140110332A/ko
Application granted granted Critical
Publication of KR101481543B1 publication Critical patent/KR101481543B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명의 보레이트 샘플링을 통한 수신 장치는 데이터 전송 속도와 동일한 속도로 샘플링하는 보레이트(Baud rate) 근처에서 샘플링을 수행하여 데이터를 복원하는 수신 장치에 있어서, 수신되는 데이터의 일부에 대해 독출 감도를 높여서 독출을 수행하여 상기 수신되는 데이터의 현재 시점의 천이 상태 정보를 획득하고, 상기 획득된 천이 상태 정보를 기반으로 상기 수신되는 데이터의 나머지 부분에 대해서도 독출 감도를 낮추어서 보레이트 근처에서 데이터의 판독을 수행하여 데이터를 복원한다. 따라서, 보레이트 ADC 샘플링을 수행할 경우, 샘플링하는 순간이 데이터의 천이점과 어떤 관계를 가지고 있는지와 상관없이 신뢰성 있는 데이터의 판독을 가능케 한다.

Description

니어보레이트 블라인드 수신 장치 및 방법{NEAR BAUD RATE BLIND RECEPTION APPARATUS AND METHOD}
본 발명은 니어-보레이트(near-Baud rate) 수신 장치에 관한 것으로, 보다 상세하게는, 보레이트 근처에서 블라인드 샘플링하는 수신기에서 데이터를 복원하는 방법, 장치 및 시스템에 관한 것이다.
디지털 Audio/Video 정보의 폭발적인 증가와 프로세서의 정보처리 속도의 급속한 발전, 그리고 인터넷의 발전에 따른 데이터의 원활한 공유에 따라 많은 양의 데이터가 다른 장소, 다른 기기들 사이에서 매우 빠른 속도로 전송되지 않으면 안된다. 현재까지 요구되는 고속의 데이터 전송속도는 여러 개의 전송선을 통한 병렬버스에서 데이터의 전송속도를 증가시키는 방향으로 발전해 왔지만, 연결되는 기기들의 숫자는 늘어나는 반면 모바일 기기들의 소형화를 충족하기 위해서는 직렬버스의 채택은 피할 수 없는 현실이 되었다. 많은 양의 데이터를 하나의 핀으로 전송해야 하는 직렬버스에서는 데이터의 전송속도가 매우 빨라야 함은 물론이다. 또한 클락(clock)을 위해 별도의 전송선을 구비하지 않기 때문에 수신부는 데이터의 천이를 감지하여 클락 정보를 복원하는 방법을 구비하여야 한다.
복원한 클락의 정보와 이를 바탕으로 데이터를 복원하는 방법은 그림 1에 나타낸 것과 같이 두가지 방법으로 분류된다. PLL(phase-locked loop)이나, DLL(delay-locked loop) 등을 이용하여 데이터가 천이하는 정확한 순간을 분석하고 이 순간들을 PLL/DLL 클락의 천이시점과 동기화하여 데이터의 천이점에서 가장 먼 순간에 데이터를 샘플링하는 정렬샘플링 방식과 샘플링 순간을 데이터의 천이점과 무관하게 샘플링하는 블라인드 샘플링이 그것이다. 2진(high/low) 상태의 정보를 송수신하는 경우에, 블라인드 샘플링은 정렬 샘플링보다 더 높은 오버샘플링 비율을 유지하여야 신뢰성 있는 데이터 복원이 가능하다. 일반적으로 블라인드 샐플링의 경우는 데이터의 전송속도보다 3배, 정렬샘플링은 2배로 오버샘플링하는 것이 일반적이다. 그러나 2진 데이터를 판별할 때 바이너리 샘플러(binary sampler)가 아니라 ADC를 활용한 고해상도 샘플러를 사용한다면 오버 샘플링 비율(oversampling ratio)을 더 낮출 수 있다고 알려져 있다. [O. Tyshchenko, et al., A Fractional-Sampling-Rate ADC-Based CDR with Feedforward Architecture in 65nm CMOD, IEEE Int'l Solid-State Circuits Conference, 2010, pp 166-167]
그러나 ADC 기반 샘플러(ADC-based sampler)는 바이너리 샘플러(binary sampler)보다 전력 소비량도 크고 회로가 차지하는 면적도 크기 때문에 ADC를 사용하면서 샘플링 속도를 완화하는 것에 대한 장점이 부각되지 않는다. 그리고 정렬 샘플링의 경우는 블라인드 샘플링에 비해 샘플링 속도를 많이 낮출 수 있기는 하지만 정렬을 위한 PLL 등의 회로가 차지하는 면적이나 전력소모 또한 무시할 수 없는 부담이다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 샘플링 속도를 최대한 낮추면서도 신뢰성 있는 샘플링이 가능하도록 최소한의 면적과 최소한의 소비 전력을 기반으로 ADC를 사용하여 필요한 순간에만 작동시키는 니어보레이트 블라인드 수신 장치 및 방법을 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명의 보레이트 샘플링을 통한 수신 장치는 데이터 전송 속도와 동일한 속도로 샘플링하는 보레이트(Baud rate) 근처에서 샘플링을 수행하여 데이터를 복원하는 수신 장치에 있어서, 수신되는 데이터의 일부에 대해 독출 감도를 높여서 독출을 수행하여 상기 수신되는 데이터의 현재 시점의 천이 상태 정보를 획득하고, 상기 획득된 천이 상태 정보를 기반으로 상기 수신되는 데이터의 나머지 부분에 대해서도 독출 감도를 낮추어서 보레이트 근처에서 데이터의 판독을 수행하여 데이터를 복원할 수 있다.
상기 수신 장치는 송신측으로부터 전송된 데이터를 수신하는 수신부, 상기 수신된 데이터의 샘플링을 보레이트 근처에서 수행하는 샘플링부 및 상기 샘플링된 데이터의 상기 천이 상태 정보에 기반하여 상기 수신된 데이터를 복원하는 데이터 복원부를 포함할 수 있다.
상기 샘플링부는 수신되는 데이터를 ADC(Analog to Digital Converter)를 통해 독출 감도를 높여서 판별하는 고감도 독출 방식을 통해 샘플링을 수행하는 진단 구간과 상기 진단 구간보다 독출 감도를 낮추어서 샘플링을 수행하는 프리 러닝(free running) 구간으로 나누어서 샘플링을 수행할 수 있다.
상기 샘플링부는 상기 진단 구간에서 ADC(Analog to Digital Converter)를 통해 복수의 진단용 기준 전압 값을 이용하여 샘플링 순간의 데이터의 천이 상태를 판단하는 판단부 및 상기 판단된 천이 상태를 기반으로 상기 수신된 데이터의 스테이트 값 - 스테이트 값은 데이터의 이진 값으로 '0' 또는 '1'을 포함함 - 을 판별하는 판별부를 포함할 수 있다.
상기 샘플링부는 복수 개의 바이너리 비교기(binary comparator)를 사용하는 플래쉬(flash) ADC 및 하나의 샘플러와 복수 개의 순차적인 비교기를 사용하는 파이프 라인 ADC 중 어느 하나일 수 있다.
상기 샘플링부는 상기 프리 러닝 구간에서 바로 직전 샘플링된 데이터의 이력을 기반으로 서로 다른 기준 전압을 갖는 복수 개의 바이너리 샘플러를 포함하고, 상기 데이터 복원부는 상기 바로 직전 샘플링된 데이터의 이력을 기반으로 상기 복수 개의 바이너리 샘플러 중 어느 하나의 샘플러를 통해 샘플링된 데이터를 선택하여 데이터를 복원할 수 있다. 반면, 진단구간에서 검출한 샘플링 시점에 따라 프리 러닝 구간의 바이너리 데이터 값은 직전 샘플링된 데이터가 아니라 뒤따르는 데이터의 값에 따라 복수개의 바이너리 샘플러 중 어느 하나를 선택하여 데이터를 복원할 수 있다.
상기 데이터 복원부는 상기 프리 러닝 구간에서, 이전 샘플링된 데이터가 Low 데이터인 경우, 데이터 판별을 위한 중간 값보다 작은 값을 레퍼런스 값으로 선택하여 데이터를 복원하고, 이전 샘플링된 데이터가 High 데이터인 경우, 상기 중간값보다 큰 값을 레퍼런스 값으로 선택하여 데이터를 복원할 수 있다. 뒤따르는 데이터를 기반으로 할 경우, 뒤따르는 데이터가 Low 데이터인 경우 중간 값보다 작은 값을 레퍼런스 값으로 선택하여 데이터를 복원하고, 뒤따르는 데이터가 High 데이터인 경우, 상기 중간값보다 큰 값을 레퍼런스 값으로 선택하여 데이터를 복원할 수 있다.
상기 프리 러닝 구간의 길이는 송신측 클락(clock)의 지터(jitter) 또는 데이터 전송 속도와 상기 수신 장치 샘플링 클락의 속도차를 고려하여 결정될 수 있다.
상기 프리 러닝 구간에서 2개 이상의 레퍼런스 값을 가지고 데이터를 판별할 수 있도록, 2개 이상의 비교기를 사용할 수 있다. 또한, 샘플링 순간과 데이터의 천이점과의 이격의 크기에 따라 프리 러닝 구간에서 사용하는 비교기의 개수를 다르게 할 수 있다.
상기 진단 구간에서 레퍼런스 값을 가변할 수 있는 하나의 바이너리 비교기를 이용하여 스캔 동작을 수행함으로써 샘플링 순간의 데이터 값을 판단하고, 상기 판단된 데이터 값을 기반으로 상기 프리 러닝 구간에서의 레퍼런스 값을 결정할 수 있다.
상기한 목적을 달성하기 위한 본 발명의 보레이트 샘플링을 통한 수신 방법은 동일한 속도로 샘플링하는 보레이트(Baud rate) 근처에서 샘플링을 수행하여 데이터를 복원하는 수신 방법에 있어서, 수신되는 데이터의 일부에 대해 독출 감도를 높여서 독출을 수행하여 상기 수신되는 데이터의 현재 시점의 천이 상태 정보를 획득하고, 상기 획득된 천이 상태 정보를 기반으로 상기 수신되는 데이터의 나머지 부분에 대해서도 보레이트 근처에서 데이터의 판독을 수행하여 데이터를 복원하는 단계를 포함할 수 있다.
상기 수신 방법은 송신측으로부터 전송된 데이터를 수신하는 수신 단계, 상기 수신된 데이터의 샘플링을 보레이트 근처에서 수행하는 샘플링 단계 및 상기 샘플링된 데이터의 상기 천이 상태 정보에 기반하여 상기 수신된 데이터를 복원하는 데이터 복원 단계를 포함할 수 있다.
상기 샘플링 단계는 수신되는 데이터를 ADC(Analog to Digital Converter)를 통해 독출 감도를 높여서 판별하는 고감도 독출 방식을 통해 샘플링을 수행하는 진단 구간과 상기 진단 구간보다 독출 감도를 낮추어서 샘플링을 수행하는 프리 러닝(free running) 구간으로 나누어서 샘플링을 수행하는 단계를 포함할 수 있다.
상기 샘플링 단계는 상기 진단 구간에서 ADC(Analog to Digital Converter)를 통해 복수의 진단용 기준 전압 값을 이용하여 샘플링 순간의 데이터의 천이 상태를 판단하는 판단 단계 및 상기 판단된 천이 상태를 기반으로 상기 수신된 데이터의 스테이트 값 - 스테이트 값은 데이터의 이진 값으로 '0' 또는 '1'을 포함함 - 을 판별하는 판별 단계를 포함할 수 있다.
상기 샘플링 단계는 상기 프리 러닝 구간에서 바로 직전 샘플링된 데이터의 이력을 기반으로 서로 다른 기준 전압을 갖는 복수 개의 바이너리 샘플러를 이용하여 샘플링하는 단계를 포함하고, 상기 데이터 복원 단계는 상기 바로 직전 샘플링된 데이터의 이력을 기반으로 상기 복수 개의 바이너리 샘플러 중 어느 하나의 샘플러를 통해 샘플링된 데이터를 선택하여 데이터를 복원하는 단계를 포함할 수 있다. 반면, 진단구간에서 검출한 샘플링 시점에 따라 프리 러닝 구간의 바이너리 데이터 값은 직전 샘플링된 데이터가 아니라 뒤따르는 데이터의 값에 따라 복수개의 바이너리 샘플러 중 어느 하나를 선택하여 데이터를 복원하는 단계를 포함할 수 있다.
상기 샘플링 단계는 상기 프리 러닝 구간에서, 이전 샘플링된 데이터가 Low 데이터인 경우, 데이터 판별을 위한 중간 값보다 작은 값을 레퍼런스 값으로 선택하여 데이터를 복원하고, 이전 샘플링된 데이터가 High 데이터인 경우, 상기 중간값보다 큰 값을 레퍼런스 값으로 선택하여 데이터를 복원하는 단계를 포함할 수 있다. 뒤따르는 데이터를 기반으로 할 경우, 뒤따르는 데이터가 Low 데이터인 경우 중간 값보다 작은 값을 레퍼런스 값으로 선택하여 데이터를 복원하고, 뒤따르는 데이터가 High 데이터인 경우, 상기 중간값보다 큰 값을 레퍼런스 값으로 선택하여 데이터를 복원하는 단계를 포함할 수 있다.
상기한 목적을 달성하기 위한 본 발명의 보레이트 샘플링을 통한 송수신 시스템은 위상 고정 루프(PLL: Phase Locked Loop) 회로를 포함하며 데이터를 전송하는 송신부 및 수신되는 데이터의 일부에 대해 독출 감도를 높여서 독출을 수행하여 상기 수신되는 데이터의 현재 시점의 천이 상태 정보를 획득하고, 상기 획득된 천이 상태 정보를 기반으로 상기 수신되는 데이터의 나머지 부분에 대해서도 보레이트 근처에서 데이터의 판독을 수행하여 데이터를 복원하는 수신부를 포함할 수 있다.
상기한 목적을 달성하기 위한 본 발명의 보레이트 샘플링을 통한 송수신 방법은 위상 고정 루프(PLL: Phase Locked Loop) 회로를 포함하며 데이터를 전송하는 송신 단계 및 수신되는 데이터의 일부에 대해 독출 감도를 높여서 독출을 수행하여 상기 수신되는 데이터의 현재 시점의 천이 상태 정보를 획득하고, 상기 획득된 천이 상태 정보를 기반으로 상기 수신되는 데이터의 나머지 부분에 대해서도 보레이트 근처에서 데이터의 판독을 수행하여 데이터를 복원하는 수신 단계를 포함할 수 있다.
본 발명의 니어보레이트 블라인드 수신 장치 및 방법에 따르면, 보레이트 ADC 샘플링을 수행할 경우, 샘플링하는 순간이 데이터의 천이점과 어떤 관계를 가지고 있는지와 상관없이 신뢰성 있는 데이터의 판독을 가능케 하는 효과가 있다.
도 1a은 정렬 샘플러(aligned sampler)를 포함하는 수신기의 구성을 개략적으로 나타낸 블록도,
도 1b는 정렬 샘플러를 통해 데이터를 샘플링할 시의 에지 샘플링 클락, 데이터 및 데이터 샘플링 클락 간의 관계를 나타낸 도면,
도 2a는 블라인드 샘플러(blind sampler)를 포함하는 수신기의 구성을 개략적으로 나타낸 블록도,
도 2b는 블라인드 샘플러를 통해 데이터를 샘플링할 시의 데이터 및 데이터 샘플링 클락 간의 관계를 나타낸 도면
도 3은 블라인드 ADC 샘플러를 포함하는 수신기의 구성을 개략적으로 나타낸 블록도,
도 4는 본 발명의 일 실시예에 따른 니어보레이트 블라인드 수신기의 구성을 개략적으로 나타낸 블록도,
도 5a 및 5b는 수신 신호를 데이터가 전송되는 하나의 주기에 중첩하여 그린 다이어그램,
도 6은 본 발명의 일 실시예에 따른 수신기에서의 진단 구간과 프리 러닝 구간에서의 진단 신호 및 기준 전압을 나타낸 도면,
도 7은 본 발명의 일 실시예에 따라 7개의 기준 전압을 기반으로 하는 수신기에서의 데이터의 천이 상태를 도시한 도면,
도 8은 진단 샘플링 갯수와 최대 프리 러닝 구간의 샘플링 갯수를 나타낸 도면,
도 9는 진단 샘플링 갯수에 따른 아이 다이어그램을 나타낸 도면,
도 10은 본 발명의 다른 실시예에 따른 수신기에서의 진단 구간과 프리 러닝 구간에서의 진단 신호 및 기준 전압을 나타낸 도면,
도 11은 본 발명의 또 다른 실시예에 따른 수신기에서의 진단 구간과 프리 러닝 구간에서의 진단 신호 및 기준 전압을 나타낸 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다.
그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1a는 정렬 샘플러(aligned sampler)를 포함하는 수신기의 구성을 개략적으로 나타낸 블록도이다. 도 1a에 도시된 바와 같이, 정렬 샘플러를 포함하는 수신기(150)는 등화기(152), 샘플러(154) 및 클락 복원부(156)를 포함할 수 있다.
도 1a를 참조하면, 송신기(120)는 PLL 회로(110)를 포함할 수 있다. 따라서, 위상을 맞춰서 데이터를 전송할 수 있고, 전송되는 데이터는 채널(130)을 통해 수신기(150)에 도달한다.
수신기(150)는 송신기(120)로부터 전송되는 신호를 수신한다. 등화기(152)는 수신된 신호에 대해 등화를 수행한다. 그리고는, 수신기(150)는 수신기(150)의 클락 복원부(156)의 PLL 회로를 이용하여 데이터가 천이하는 정확한 순간을 분석하고, 천이 순간들을 PLL 클락의 천이시점과 동기화하여 천이점에서 가장 먼 순간에 데이터를 샘플링한다. 이러한 정렬 샘플링 방식을 사용하는 경우, 블라인드 샘플링 방식을 사용하는 경우보다 오버 샘플링(oversampling) 비율을 낮추어도 신뢰성 있는 데이터 복원이 가능하다는 장점이 있지만, 정렬을 위한 디자인에 고전력이 소모된다는 단점이 존재한다. 또한, PLL 등 회로가 차지하는 면적이 부담에 대한 부담이 존재한다.
도 1b는 정렬 샘플러를 통해 데이터를 샘플링할 시의 에지 샘플링 클락, 데이터 및 데이터 샘플링 클락 간의 관계를 나타낸 도면이다.
도 1b를 참조하면, 에지 샘플링 클락은 데이터의 천이 시점과 정확히 일치한다. 즉, 데이터 센터 지점을 기준으로 앞부분 절반에서는 클락 신호가 양의 값을 가지고, 뒷부분 절반에선 클락 신호가 음의 값을 가지도록 하여, 데이터의 주기와 정렬되어 동기화된다. 오버 샘플링 비율은 2진(high/low) 상태의 정보를 송수신하는 경우에 2배로 오버 샘플링하는 것이 일반적일 수 있다. 이때, 데이터 샘플링 클락은 에지 샘플링 클락과 정확히 180도 위상차가 존재하도록 설계될 수 있고, 따라서, 수신기(150)의 샘플러(154)는 데이터의 주기와 정렬되어 샘플링 동작을 수행할 수 있다.
도 2a는 블라인드 샘플러(blind sampler)를 포함하는 수신기의 구성을 개략적으로 나타낸 블록도이다. 도 2a에 도시된 바와 같이, 블라인드 샘플러를 포함하는 수신기는 등화기(252), 바이너리 샘플러(254) 및 데이터 복원부(256)를 포함할 수 있다.
도 2a를 참조하면, 수신기(250)는 복수 개의 바이너리 샘플러(254)를 포함할 수 있다. 즉, 등화기(252)를 통해 등화가 수행된 수신 신호는 복수의 바이너리 샘플러를 이용하여 샘플링되고, 샘플링된 데이터를 기반으로 데이터를 복원할 수 있다. 블라인드 샘플링의 경우, 데이터의 천이점과 무관하게 샘플링이 되기 때문에, 특별히 샘플링 클락을 조정하는 클락 복원부는 필요하지 않고, 따라서, 일반적으로 데이터의 3배 또는 그 이상의 오버 샘플링을 요구하게 된다.
도 2b는 블라인드 샘플러를 통해 데이터를 샘플링할 시의 데이터 및 데이터 샘플링 클락 간의 관계를 나타낸 도면이다.
도 2b를 참조하면, 하나의 데이터 주기 동안 세 개의 샘플링이 이루어질 수 있고, 샘플링 클락은 데이터의 천이점과 무관하게 동작할 수 있다. 이러한 바이너리 샘플러를 사용하는 것보다 ADC를 활용하는 경우, 오버샘플링 비율을 낮출 수 있다.
도 3은 블라인드 ADC 샘플러를 포함하는 수신기(350)의 구성을 개략적으로 나타낸 블록도이다. 도 3에 도시된 바와 같이, 블라인드 ADC 샘플러를 포함하는 수신기(350)는 등화기(352), ADC 샘플러(354) 및 데이터 복원부(356)를 포함할 수 있다.
도 3을 참조하면, ADC 샘플러(354)를 사용하면 오버샘플링 비율을 감소시킬 수 있고, 따라서 샘플링 속도를 완화할 수 있다.
ADC 샘플러(354)는 바이너리 샘플러보다 전력 소비량도 PLL 등의 회로가 차지하는 면적도 크기 때문에 ADC를 사용하면서 샘플링 속도를 완화하는 것에 대한 장점이 부각되지 않을 수 있다.
도 4는 본 발명의 일 실시예에 따른 니어보레이트 블라인드 수신기의 구성을 개략적으로 나타낸 블록도이다. 도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 니어 보레이트 블라인드 수신기는 등화기(410), ADC 샘플러부(420), 위상 검출부(430), REF 조절부(440), 바이너리 샘플러(450) 및 데이터 복원부(460)를 포함할 수 있다.
도 4를 참조하면, 상기 니어 보레이트 블라인드 수신기는 데이터의 전송 속도와 동일한 속도로 샘플링을 하는 보레이트(Baud rate) 샘플링을 ADC 기반으로 센싱하는 것을 기반으로 한다.
등화기(410)는 수신 신호에 대한 등화를 수행한다. 그리고는 등화가 수행된 수신 신호를 진단 구간에서는 ADC 샘플러부(420)를 이용하여 센싱한다. 이때, 사용되는 ADC(420)는 3 비트 ADC일 수 있고, 복수의 기준 전압, 즉, 레퍼런스 값을 가지고 수신 신호의 데이터를 센싱한다. ADC 샘플러부(420)는 복수의 ADC를 포함할 수 있다. ADC 샘플러부(420)를 통해 데이터의 신호 전압이 센싱되면, 센싱된 데이터의 신호 전압을 기반으로 샘플링을 수행한다. ADC 샘플러부(420)를 이용하면 독출 감도를 높일 수 있고, 따라서, 바이너리 샘플러를 사용하는 것보다 정확한 데이터의 전압을 알 수 있고, 샘플링 순간의 데이터의 천이 상태를 판단할 수 있다. 즉, 샘플링 순간의 전압을 ADC 샘플러부(420)를 통해 고감도로 행하여 획득함으로써 뒤따르는 위상검출부(430)에서 현재 샘플링 순간이 전체 UI에서 어느 위치에 해당하는지 알 수 있고, 데이터가 이전에 '0' 또는 '1'이었다가 현재 어떤 상태로 변화하는지, 혹은 다음데이터가 0 또는 1인가를 판단할 수 있다. 샘플링 순간에 대한 정보가 획득되면, ADC 출력 중 어느 기준 전압, 즉 레퍼런스를 가지고 데이터를 판별하는 것이 신뢰성이 높은지 알 수 있다. 다만, 모든 데이터를 ADC 샘플러(420)를 가지고 판단하게 되면, 고전력 때문에 효과를 보기 어려우므로, 비교적 짧은 진단 구간을 지정하여 이 구간에 대해서만, ADC 샘플러(420)를 이용하여 데이터의 천이 상태를 판단하고, 판단된 데이터의 천이 상태를 기반으로 이전 데이터의 스테이트 값(스테이트 값은 데이터의 이진 값으로, '0' 또는 '1'의 값을 가질 수 있음)은 바이너리 샘플러(450)와 데이터 복원부(460)의 내부에 존재하는 데이터 판별부(464)를 이용하여 판별한다. 위상검출부(430)에서 획득한 샘플링시간에 대한 정보를 이용하여 가장 신뢰성이 우수한 바이너리 샘플러용 레퍼런스 전압을 레퍼런스 조절부(440)에서 발생하거나 정해진 값 중에서 선택하게 된다. 바이너리 샘플러(450)는 FFE(Feed-Forward Equalization)을 수행하기 위해 2개 혹은 그 이상의 비교기를 가지는 것을 기본으로 한다. 바이너리 샘플러(450)에서 결정한 이진데이터는 데이터 복원부(460)를 통해 데이터의 스테이트 값을 판별한다. 이 때 위상검출부(430)의 정보로부터 이전 데이터를 기준으로 FFE를 할지 뒤따르는 데이터를 활용하여 FFE를 실행할지 선택하고, 데이터 전송율과 클락 주파수의 차이나 지터로 발생하는 비트의 손실이나 중첩은 제어부(462)에서 처리한다.
이하, ADC에서 센싱되는 데이터의 천이 상태에 따라 기준 전압을 달리하는 실시예를 상세히 설명한다.
도 5a는 수신 신호를 데이터가 전송되는 하나의 주기에 중첩하여 그린 다이어그램이다.
도 5a를 참조하면, 수신기로 도달하는 신호를 데이터가 전송되는 하나의 주기(UI: Unit Interval)에 중첩하여 그려보면 아이 다이어그램(eye diagram)이 그려질 수 있다. 신호가 미세하게 왜곡되는 것은 신호가 왜곡되는 것은 신호가 전송되는 채널에서의 신호의 감쇄(attenuation)와 송신기 클락의 지터 등에 의해서 만들어진다. 만일 보레이트 샘플이 이루어지고 있고 샘플링이 아이 다이어그램의 왼쪽 2분면(도 5a에서 샘플링 시간 A')에서 실시되고 있다고 가정할 때, 데이터 1은 a(이전 High - 현재 High) 또는 b(이전 Low - 현재 High) 상태로 나타나고 데이터 0은 c(이전 High - 현재 Low) 또는 d(이전 Low - 현재 Low)로 나타날 수 있다. 여기서, 이전에 1이었는데 이번에 또 1이면 a 이전에 0이었다가 이번에 1이면 b를 나타낸다. 이와 마찬가지로, 이전에 0 또는 1이었다가 이번에 0이면 각각 d 또는 c의 상태로 나타난다.
따라서 ADC 샘플러를 이용하여 데이터를 샘플링한다면, b와 c의 분포를 이용하여 현재의 샘플링 순간이 전체 UI에서 어느 위치에 해당하는지, 즉 데이터의 천이 상태 정보를 획득할 수 있다. 이 정보를 이용하여 이전 데이터가 High 이었으면 a와 c의 가운데인 VrefH1으로, 이전 데이터가 Low 이었으면 b와 d의 가운데인 VrefL1을 이용하여 데이터를 판별하는 것이 가장 신뢰성이 높다.
반대로, 샘플링이 아이 다이어그램의 오른쪽 2분면(도 5a에서 샘플링 시간 B')에서 실시되고 있다고 가정할 때, 데이터 1은 e(현재 High - 이후 High) 또는 f(현재 High - 이후 Low) 상태로 나타나고 데이터 0은 g(현재 Low - 이후 High) 또는 h(현재 Low - 이후 Low)로 나타날 수 있다.
따라서 ADC 샘플러를 이용하여 데이터를 샘플링한다면, f와 g의 분포를 이용하여 현재의 샘플링 순간이 전체 UI에서 어느 위치에 해당하는지, 즉 데이터의 천이 상태 정보를 획득할 수 있다. 이 정보를 이용하여 이후 데이터가 High 이면 e와 g의 가운데인 VrefH2으로, 이후 데이터가 Low 이면 f와 h의 가운데인 VrefL2를 이용하여 데이터를 판별하는 것이 가장 신뢰성이 높다.
현재의 샘플링이 좌측 우측 어느 영역에서 이루어지고 있는지는 도 5b를 이용하여 설명한다. 좌측 2분면에서 샘플링이 되고 있을 때, ADC출력값을 이전 데이터가 1인 값들을 모으면, a와 c그룹의 데이터만 존재하고 b와 d그룹의 데이터는 검출이 되지 않는다. 반면, 우측 2분면에서 샘플링이 되고 있다면, e~h 모든 그룹의 데이터가 검출된다. 결정이 애매한 아이 다이어그램 중앙 부근에서는 어느 방법으로 데이터를 판별하든 차이가 없다는 것을 VrefH1과 VrefH2가 중첩되는 것으로부터 알 수 있다.
진단 구간에서 먼저, ADC를 이용하여 고감도로 데이터의 천이 상태를 독출하고, 상기 천이 상태를 기반으로 이전 샘플링 데이터의 스테이트 값을 기반으로 프리 러닝 구간에서의 데이터 분별에 사용될 레퍼런스 값을 선택하거나 발생하여, 상기 레퍼런스 값을 갖는 비교기의 출력을 기반으로 데이터를 복원할 수 있다. 도 4에 도시된 바이너리 샘플러(450)는 ADC 샘플러(420)의 일부를 활용하는 것이 바람직하다.
도 6은 본 발명의 일 실시예에 따른 수신기에서의 진단 구간과 프리 러닝 구간에서의 진단 신호 및 기준 전압을 나타낸 도면이다. 설명에 사용된 ADC 샘플러는 3비트 ADC를 사용하고, FFE에 사용되는 바이너리 샘플러는 ADC 샘플러의 일부를 끄지 않고 사용하는 것으로 구성하였다. 데이터의 중첩이나 빠짐은 제어부에서 논리적으로 삭제 및 복원할 수 있으나, 본 발명의 핵심과 거리가 있어 설명을 추가하지는 않았다.
도 6을 참조하면, 진단 신호는 진단 구간과 진단 구간이 아닌 구간, 즉, 프리 러닝 구간을 알려주는 신호이다. 진단 신호가 간헐적으로 켜지면 이 순간에는 7개의 샘플러(sampler)가 모두 켜져서 현재 샘플링 순간을 진단한다. 진단이 종료되는 순간 5~6 개의 샘플러(sampler)는 끄고 1~2 개의 샘플러만 켜서 프리 러닝 샘플링(free running sampling)을 장시간 진행한다. 그리고, 이를 순차적으로 반복 수행한다. 진단 신호는 데이터 복원부의 제어부를 통해 전달될 수 있다. 진단 신호를 통해 진단 구간에 해당함을 알게 된 경우, ADC를 기반으로 센싱을 수행하여 현재 데이터의 천이 상태 및 데이터의 스테이트 값 정보를 고감도 독출을 통해 획득한다. 그리고는 획득된 정보를 기반으로 진단 구간이 아닌 프리 러닝 구간에서의 기준 전압을 결정한다. 기준 전압은 이전 데이터가 High인 경우 VrefH를, 이전 데이터가 Low인 경우에는 VrefL을 사용할 수 있다. 그리고, 데이터의 천이 상태에 따라 VrefH가 VrefD1에서 VrefD3 중 어느 것을 사용할지, 그리고, VrefL이 VrefD5에서 VrefD7 중 어느 것을 사용할지 결정할 수 있다. 본 실시예는 진단 구간에서 7개의 기준 전압을 기반으로 ADC 센싱을 수행한 것을 예로 들고 있는데, 반드시 7개의 기준 전압을 통해 진단해야만 하는 것은 아니다. 이하, 데이터의 천이 상태에 따라 적합한 기준 전압 선택 수행을 하는 방식에 대해 상세히 설명한다.
도 7은 본 발명의 일 실시예에 따라 7개의 기준 전압을 기반으로 하는 수신기에서의 데이터의 천이 상태를 도시한 도면이다. 설명의 효율성을 위해 좌측 2분면에 대하여 한정하여 설명하려고 하며, 우측 2분면에서는 유사한 방법으로 진행할 수 있다.
도 7을 참조하면, 7 개의 기준 전압을 적절히 선택하여 3 bit ADC를 구성하고 이를 바탕으로 샘플링을 수행한다. 과거 샘플링된 데이터의 이력을 분석하였을 때, 모든 데이터들이 VrefD1보다 작거나 VrefD7보가 크다면 현재 데이터의 샘플링 순간이 데이터의 천이와 다음 천이의 중심(붉은 영역)에서 이루어지고 있는 것을 알 수 있다. 만일, VrefD6~7 사이와 VrefD1~2 사이에 데이터가 나타나기 시작했다면 이는 초록색 영역에서, 2~3, 5~6 사이에도 검출된다면 보라색 영역에서, 그리고 3~5 사이에도 검출된다면 노랑색 영역에서 데이터가 샘플링되고 있다고 판단할 수 있다. 여기서 사용한 7 개의 진단용 기준 전압을 이용한 데이터 수준의 평가는 플래시 ADC(flash ADC)를 사용할 경우 7개의 sampler를 가지는 바이너리 비교기(binary comparator)로 구현할 수 있고, 또는 파이프 라인(pipeline) 등의 다른 종류의 ADC를 통하여 하나의 샘플러(sampler)와 순차적인 비교기를 통해서도 가능하다. 그러나 본 발명의 일 실시예에서는 이해를 돕기 위해 복수 개의 샘플러(sampler)를 가지는 flash ADC를 이용하는 방식으로 국한해서 설명한다. 그러나, 다른 종류의 ADC를 이용한 구현 방법도 본 발명의 범주에 드는 것은 당연한 일이다.
붉은 영역에서 샘플링될 때는 이전 데이터가 0이던지 또는 1이던지 상관없이 VrefD4를 이용하여 현재 데이터를 판별하는 것이 데이터의 high/low에서부터의 마진이 가장 좋다. 그러나 보라색 영역이라면 이전 데이터가 0이었다면 LH와 LL의 중간점인 D2를 이용해서 판단하는 것이 최선이고(이전 데이터가 0이었을 때 기준전압을 VrefL라고 정의 함, 여기서는 VrefL=VrefD2), 이전 데이터가 1이었다면 HH와 HL의 중간점인 D6를 이용하여(이전 데이터가 1이었을 때 기준전압을 VrefH라고 정의 함, 여기서는 VrefH=VrefD6) 판단하는 것이 바람직할 수 있다. 그리고, 현재 순간적으로는 샘플링 속도와 데이터 전송 속도가 조금씩 다를 수 있지만 장기적으로는 두 속도가 매우 흡사한 보레이트 데이터 전송을 하고 있기 때문에 현재 샘플링 순간을 안다면 당분간은 특정 기준 전압(Vref)을 이용하여 1~2개의 바이너리 샘플링(binary sampling)을 이용하여 데이터를 판별하고 간헐적으로 전체 7개 샘플러(sampler)를 모두 켜서 샘플링 순간을 진단하는 시간을 가지는 것이 좋다. 즉, 전술한 바와 같이, 진단 구간과 프리 러닝 구간을 나누어서 동작시키는 것이 전력 소모 등 여러 가지 면에서 효율적일 수 있다.
도 8은 진단 샘플링 갯수와 최대 프리 러닝 구간의 샘플링 갯수를 나타낸 도면이다.
진단 구간과 프리 러닝 구간은 서로 반복되어 나타난다. 이때, 진단 구간을 너무 자주 사용하게 되면, 샘플링 효율이 떨어지고 고전력의 사용이 많아지게 되어 효율적이지 못하다. 그렇다고, 프리 러닝 구간을 너무 길게 가져가면, 전력 소모 측면에선 좋을 수 있으나, 보레이트 전송의 이득을 거의 누릴 수 없기 때문에 진단 구간과 프리 러닝 구간의 샘플링 갯수 결정은 중요한 문제이다.
본 발명의 일 실시예에 따르면, 진단 샘플링 수와 관련하여, 진단 구간이 전체 데이터의 55%를 초과하는 경우, ADC를 통한 고감도 독출의 효과가 거의 없기 때문에, 수신기의 진단 주기를 55% 이하로 설정할 수 있다. 이를 ppm(parts per million)으로 나타내면, 100ppm 이하인 것이 바람직할 수 있다.
본 발명의 다른 실시예에 따르면, 최대 프리 러닝 구간과 진단 구간의 비율은 송신단 클락의 지터 또는 데이터 전송 속도와 수신단 샘플링 클락의 속도차를 고려하여 결정될 수 있다. 또한 샘플링이 진행되고 있는 아이 다이어그램의 위치에 따라 프리 러닝 구간과 진단 구간의 비율을 다르게 할 수 있음은 당연하다.
도 9는 진단 샘플링 갯수에 따른 아이 다이어그램을 나타낸 도면이다.
도 9를 참조하면, 진단 주기의 길이는 160개 또는 320개 정도의 데이터 비트를 수신할 정도면 전체적인 아이(eye) 왜곡을 대별해 주기 때문에 충분하다. 프리 러닝(free running)의 길이는 전술한 바와 같이, 송신단 클락의 지터(jitter)나 데이터 전송 속도와 수신단 샘플링 클락의 속도차 등을 감안해서 결정될 수 있다. 두 구간을 건너뛰기 전에 다시 진단을 시작하면 되기 때문에 통상적으로는 진단 구간 보다는 20배 이상 충분히 길게 유지하는 것이 바람직할 수 있다. 이렇게 운행할 경우 FFE(feed forward equalization)를 채택하는 바이너리 샘플링(binary sampling)을 보레이트로 실시한 경우보다 5% 이내의 큰 전력 소모로 데이터/클락을 복원하는 것이 가능하다. 바이너리 샘플링(binary sampling)은 보레이트가 불가능하므로, 이 경우 전력 소모는 통상적인 바이너리 샘플링(binary sampling)보다도 훨씬 줄어든다.
도 10은 본 발명의 다른 실시예에 따른 수신기에서의 진단 구간과 프리 러닝 구간에서의 진단 신호 및 기준 전압을 나타낸 도면이다.
도 10을 참조하면, 첫 번째 실시예(도 6 참조)는 진단 구간의 기준 전압이 전체 데이터 전압을 7등분으로 나눈 형태이기 때문에, 충분히 상세하게 샘플링 순간에 대한 정보가 분석되지 못하였다. 또한, 임의로 정해진 7개의 기준전압에 의해 샘플링 구간에 대한 정보도 하나의 UI가 7 영역으로 구분된다. 따라서, 수신된 데이터의 왜곡이 심하거나 영역을 건너뛸 때 필요한 기준 전압의 차이가 크게 차이가 날 경우에는 상기 첫 번째 실시예가 데이터 복원의 신뢰성을 완벽하게 보장해줄 수 없다.
따라서, 본 발명의 다른 실시예에 따르면, 진단 모드에서 기준 전압은 미리 정해 둔 7개의 수준으로 진단하는 것이 아니라 이전의 진단 모드에서 판단한 샘플링포인트 주변에 더 촘촘히 집중적으로 기준 전압을 발생시킨다. 이렇게 하면 더 정확한 샘플링 포인트를 인식할 수 있고, 이 값을 기준으로 프리 러닝(free running)에 필요한 가장 적절한 VrefH/VrefL를 결정할 수 있다. 이 경우, 진단에 필요한 기준 전압과 데이터의 판별에 필요한 기준 전압을 서로 호환할 수 없을 수도 있기 때문에 만일 첫 번째 실시예와 같이 7개의 기준 전압을 가지는 7개의 비교기(comparator)를 구비하고 있다면 2개는 판별용(VrefH/VrefL)으로 할당하고 나머지 5개를 진단용(VrefD1~5)으로 할당해야 한다.
즉, 프리 러닝(Free running) 동안 샘플링 포인트가 많이 변하지 않기 때문에 진단용 비교기(comparator)의 개수는 많지 않아도 충분한 해상도를 유지할 수 있다. 도 10에서는 첫 번째 실시예와의 비교를 위해 위에서 사용했던 7 수준의 VrefD1~7을 표시하였으며, 본 발명의 다른 실시예에서 사용한 VrefD1~5는 진단 결과에 따라 위치가 바뀌기 때문에 별도로 표시하지 않았다. 그 결과 발생되는 VrefH/L는 첫 번째 실시예보다 더 정확하고 미세하게 움직이고 있는 것을 확인할 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 수신기에서의 진단 구간과 프리 러닝 구간에서의 진단 신호 및 기준 전압을 나타낸 도면이다.
도 11을 참조하면, 진단용이든 판별용이든 여러 개의 비교기(comparator)가 입력단에 병렬로 연결될 경우, 이는 모두 수신단의 큰 부하로 작용하여 데이터의 송수신 속도를 저해할 수 있다. 특히 ADC의 샘플링 속도가 데이터 전송 속도보다 느릴 경우에는 여러 개의 ADC 샘플러(sampler)를 구비하고 순차적으로 시간 인터리빙(time interleaved) 동작을 수행하려고 하면, 수신단의 부하증가에 따른 속도저하는 심각해질 수 있다.
따라서, 본 발명의 또 다른 실시예에 따르면, 이러한 경우에 진단용 ADC를 하나의 1-b ADC 즉, 바이너리 비교기(binary comparator)를 활용할 수도 있다. 대신 상기 두 번째 실시예(도 10 참조)에서 나타났던 5개의 수준에서 분포 데이터를 수집하기 위해 이 바이너리 비교기(binary comparator)의 기준 전압을 5단계로 바꾸어 가면서 스캔하여야 한다. 만일 산포 정보를 얻기 위해 수집해야 하는 데이터의 깊이가 너무 크지 않은 경우 매우 효율적인 방법이 될 수 있다. 이 실시예에는 수신단에서의 부하에 대한 부담이 없어지기 때문에 스캔하는 기준 전압의 숫자나 간격을 두 번째 실시예(도 10 참조)보다는 자유스럽고 유연하게 조절할 수 있다. 진단을 통해 결정하는 판별 기준 전압 역시 아날로그 값으로 최적의 값을 발생해서 사용할 수 있다.
이상 도면 및 실시예를 참조하여 설명하였지만, 본 발명의 보호범위가 상기 도면 또는 실시예에 의해 한정되는 것을 의미하지는 않으며 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (22)

  1. 데이터의 전송 속도와 동일한 속도로 샘플링하는 보레이트(Baud rate) 근처에서 샘플링을 수행하여 데이터를 복원하는 수신 장치에 있어서,
    수신되는 데이터의 일부에 대해 독출 감도를 높여서 독출을 수행하여 상기 수신되는 데이터의 현재 시점의 천이 상태 정보를 획득하고, 상기 획득된 천이 상태 정보를 기반으로 상기 수신되는 데이터의 나머지 부분에 대해서도 독출 감도를 낮추어서 보레이트 근처에서 데이터의 판독을 수행하여 데이터를 복원하는 것을 특징으로 하는 보레이트 샘플링을 통한 수신 장치.
  2. 제 1 항에 있어서,
    송신측으로부터 전송된 데이터를 수신하는 수신부;
    상기 수신된 데이터의 샘플링을 보레이트 근처에서 수행하는 샘플링부; 및
    상기 샘플링된 데이터의 상기 천이 상태 정보에 기반하여 상기 수신된 데이터를 복원하는 데이터 복원부를 포함하는 것을 특징으로 하는 보레이트 샘플링을 통한 수신 장치.
  3. 제 2 항에 있어서, 상기 샘플링부는
    수신되는 데이터를 ADC(Analog to Digital Converter)를 통해 독출 감도를 높여서 판별하는 고감도 독출 방식을 통해 샘플링을 수행하는 진단 구간과 상기 진단 구간보다 독출 감도를 낮추어서 샘플링을 수행하는 프리 러닝(free running) 구간으로 나누어서 샘플링을 수행하는 것을 특징으로 하는 보레이트 샘플링을 통한 수신 장치.
  4. 제 3 항에 있어서, 상기 샘플링부는
    상기 진단 구간에서 ADC(Analog to Digital Converter)를 통해 복수의 진단용 기준 전압 값을 이용하여 샘플링 순간의 데이터의 천이 상태를 판단하는 판단부; 및
    상기 판단된 천이 상태를 기반으로 상기 수신된 데이터의 스테이트 값 - 스테이트 값은 데이터의 이진 값으로 '0' 또는 '1'을 포함함 - 을 판별하는 판별부를 포함하는 것을 특징으로 하는 보레이트 샘플링을 통한 수신 장치.
  5. 제 4 항에 있어서, 상기 샘플링부는
    복수 개의 바이너리 비교기(binary comparator)를 사용하는 플래쉬(flash) ADC 및 하나의 샘플러와 복수 개의 순차적인 비교기를 사용하는 파이프 라인 ADC 중 어느 하나인 것을 특징으로 하는 보레이트 샘플링을 통한 수신 장치.
  6. 제 3 항에 있어서,
    상기 샘플링부는 상기 프리 러닝 구간에서 바로 직전 샘플링된 데이터의 이력을 기반으로 서로 다른 기준 전압을 갖는 복수 개의 바이너리 샘플러를 포함하고,
    상기 데이터 복원부는 상기 바로 직전 샘플링된 데이터의 이력을 기반으로 상기 복수 개의 바이너리 샘플러 중 어느 하나의 샘플러를 통해 샘플링된 데이터를 선택하여 데이터를 복원하는 것을 특징으로 하는 보레이트 샘플링을 통한 수신 장치.
  7. 제 6 항에 있어서, 상기 데이터 복원부는
    진단 구간에서 검출한 샘플링 시점에 따라 프리 러닝 구간의 바이너리 데이터 값을 상기 직전 샘플링된 데이터가 아니라 뒤따르는 데이터의 값에 따라 복수 개의 바이너리 샘플러 중 어느 하나를 선택하여 데이터를 복원하는 것을 특징으로 하는 보레이트 샘플링을 통한 수신 장치.
  8. 제 6 항에 있어서, 상기 데이터 복원부는 상기 프리 러닝 구간에서,
    이전 샘플링된 데이터가 Low 데이터인 경우, 데이터 판별을 위한 중간 값보다 작은 값을 레퍼런스 값으로 선택하여 데이터를 복원하고, 이전 샘플링된 데이터가 High 데이터인 경우, 상기 중간값보다 큰 값을 레퍼런스 값으로 선택하여 데이터를 복원하는 것을 특징으로 하는 보레이트 샘플링을 통한 수신 장치.
  9. 제 7 항에 있어서, 상기 데이터 복원부는
    뒤따르는 데이터를 기반으로 데이터를 복원하는 경우, 상기 뒤따르는 데이터가 Low 데이터인 경우, 데이터 판별을 위한 중간 값보다 작은 값을 레퍼런스 값으로 선택하여 데이터를 복원하고, 뒤따르는 데이터가 High 데이터인 경우, 상기 중간값보다 큰 값을 레퍼런스 값으로 선택하여 데이터를 복원하는 것을 특징으로 하는 보레이트 샘플링을 통한 수신 장치.
  10. 제 3 항에 있어서,
    상기 프리 러닝 구간의 길이는 송신측 클락(clock)의 지터(jitter) 또는 데이터 전송 속도와 상기 수신 장치 샘플링 클락의 속도차를 고려하여 결정되는 것을 특징으로 하는 보레이트 샘플링을 통한 수신 장치.
  11. 제 3 항에 있어서,
    상기 프리 러닝 구간에서 적어도 2개의 레퍼런스 값을 가지고 데이터를 판별할 수 있도록, 적어도 2개의 비교기를 사용하되, 샘플링 순간과 데이터의 천이점과의 이격의 크기에 따라 프리 러닝 구간에서 사용하는 비교기의 개수를 다르게 하는 것을 특징으로 하는 보레이트 샘플링을 통한 수신 장치.
  12. 제 3 항에 있어서,
    상기 진단 구간에서 레퍼런스를 가변할 수 있는 하나의 바이너리 비교기를 이용하여 스캔 동작을 수행함으로써 샘플링 순간의 데이터 값을 판단하고, 상기 판단된 데이터 값을 기반으로 상기 프리 러닝 구간에서의 레퍼런스 값을 결정하는 것을 특징으로 하는 보레이트 샘플링을 통한 수신 장치.
  13. 데이터의 전송 속도와 동일한 속도로 샘플링하는 보레이트(Baud rate) 근처에서 샘플링을 수행하여 데이터를 복원하는 수신 방법에 있어서,
    수신되는 데이터의 일부에 대해 독출 감도를 높여서 독출을 수행하여 상기 수신되는 데이터의 현재 시점의 천이 상태 정보를 획득하고, 상기 획득된 천이 상태 정보를 기반으로 상기 수신되는 데이터의 나머지 부분에 대해서도 독출 감도를 낮추어서 보레이트 근처에서 데이터의 판독을 수행하여 데이터를 복원하는 단계를 포함하는 것을 특징으로 하는 보레이트 샘플링을 통한 수신 방법.
  14. 제 13 항에 있어서,
    송신측으로부터 전송된 데이터를 수신하는 수신 단계;
    상기 수신된 데이터의 샘플링을 보레이트 근처에서 수행하는 샘플링 단계; 및
    상기 샘플링된 데이터의 상기 천이 상태 정보에 기반하여 상기 수신된 데이터를 복원하는 데이터 복원 단계를 포함하는 것을 특징으로 하는 보레이트 샘플링을 통한 수신 방법.
  15. 제 14 항에 있어서, 상기 샘플링 단계는
    수신되는 데이터를 ADC(Analog to Digital Converter)를 통해 독출 감도를 높여서 판별하는 고감도 독출 방식을 통해 샘플링을 수행하는 진단 구간과 상기 진단 구간보다 독출 감도를 낮추어서 샘플링을 수행하는 프리 러닝(free running) 구간으로 나누어서 샘플링을 수행하는 단계를 포함하는 것을 특징으로 하는 보레이트 샘플링을 통한 수신 방법.
  16. 제 15 항에 있어서, 상기 샘플링 단계는
    상기 진단 구간에서 ADC(Analog to Digital Converter)를 통해 복수의 진단용 기준 전압 값을 이용하여 샘플링 순간의 데이터의 천이 상태를 판단하는 판단 단계; 및
    상기 판단된 천이 상태를 기반으로 상기 수신된 데이터의 스테이트 값 - 스테이트 값은 데이터의 이진 값으로 '0' 또는 '1'을 포함함 - 을 판별하는 판별 단계를 포함하는 것을 특징으로 하는 보레이트 샘플링을 통한 수신 방법.
  17. 제 15 항에 있어서,
    상기 샘플링 단계는 상기 프리 러닝 구간에서 바로 직전 샘플링된 데이터의 이력을 기반으로 서로 다른 기준 전압을 갖는 복수 개의 바이너리 샘플러를 이용하여 샘플링하는 단계를 포함하고,
    상기 데이터 복원 단계는 상기 바로 직전 샘플링된 데이터의 이력을 기반으로 상기 복수 개의 바이너리 샘플러 중 어느 하나의 샘플러를 통해 샘플링된 데이터를 선택하여 데이터를 복원하는 단계를 포함하는 것을 특징으로 하는 보레이트 샘플링을 통한 수신 방법.
  18. 제 17 항에 있어서, 상기 데이터 복원 단계는
    진단 구간에서 검출한 샘플링 시점에 따라 프리 러닝 구간의 바이너리 데이터 값을 상기 직전 샘플링된 데이터가 아니라 뒤따르는 데이터의 값에 따라 복수 개의 바이너리 샘플러 중 어느 하나를 선택하여 데이터를 복원하는 단계를 포함하는 것을 특징으로 하는 보레이트 샘플링을 통한 수신 방법.
  19. 제 17 항에 있어서, 상기 샘플링 단계는 상기 프리 러닝 구간에서,
    이전 샘플링된 데이터가 Low 데이터인 경우, 데이터 판별을 위한 중간 값보다 작은 값을 레퍼런스 값으로 선택하여 데이터를 복원하고, 이전 샘플링된 데이터가 High 데이터인 경우, 상기 중간값보다 큰 값을 레퍼런스 값으로 선택하여 데이터를 복원하는 단계를 포함하는 것을 특징으로 하는 보레이트 샘플링을 통한 수신 방법.
  20. 제 18 항에 있어서, 상기 데이터 복원 단계는
    뒤따르는 데이터를 기반으로 데이터를 복원하는 경우, 상기 뒤따르는 데이터가 Low 데이터인 경우, 데이터 판별을 위한 중간 값보다 작은 값을 레퍼런스 값으로 선택하여 데이터를 복원하고, 뒤따르는 데이터가 High 데이터인 경우, 상기 중간값보다 큰 값을 레퍼런스 값으로 선택하여 데이터를 복원하는 단계를 포함하는 것을 특징으로 하는 보레이트 샘플링을 통한 수신 방법.
  21. 위상 고정 루프(PLL: Phase Locked Loop) 회로를 포함하며 데이터를 전송하는 송신부; 및
    수신되는 데이터의 일부에 대해 독출 감도를 높여서 독출을 수행하여 상기 수신되는 데이터의 현재 시점의 천이 상태 정보를 획득하고, 상기 획득된 천이 상태 정보를 기반으로 상기 수신되는 데이터의 나머지 부분에 대해서도 독출 감도를 낮추어서 보레이트 근처에서 데이터의 판독을 수행하여 데이터를 복원하는 수신부를 포함하는 것을 특징으로 하는 보레이트 샘플링을 통한 송수신 시스템.
  22. 위상 고정 루프(PLL: Phase Locked Loop) 회로를 포함하며 데이터를 전송하는 송신 단계; 및
    수신되는 데이터의 일부에 대해 독출 감도를 높여서 독출을 수행하여 상기 수신되는 데이터의 현재 시점의 천이 상태 정보를 획득하고, 상기 획득된 천이 상태 정보를 기반으로 상기 수신되는 데이터의 나머지 부분에 대해서도 독출 감도를 낮추어서 보레이트 근처에서 데이터의 판독을 수행하여 데이터를 복원하는 수신 단계를 포함하는 것을 특징으로 하는 보레이트 샘플링을 통한 송수신 방법.
KR20130024491A 2013-03-07 2013-03-07 니어보레이트 블라인드 수신 장치 및 방법 KR101481543B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130024491A KR101481543B1 (ko) 2013-03-07 2013-03-07 니어보레이트 블라인드 수신 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130024491A KR101481543B1 (ko) 2013-03-07 2013-03-07 니어보레이트 블라인드 수신 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20140110332A KR20140110332A (ko) 2014-09-17
KR101481543B1 true KR101481543B1 (ko) 2015-01-13

Family

ID=51756407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130024491A KR101481543B1 (ko) 2013-03-07 2013-03-07 니어보레이트 블라인드 수신 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101481543B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003520495A (ja) * 2000-01-14 2003-07-02 シリコン イメージ インク ボー・レート・タイミング復元
US20080056403A1 (en) * 2006-09-01 2008-03-06 On Demand Microelectronics Method and apparatus for timing recovery of pam signals
KR20090023043A (ko) * 2007-08-28 2009-03-04 한국전자통신연구원 가변 비트 해상도 혹은 클락 주파수를 가지는 아날로그디지털 변환기를 이용한 적응형 변조방식 및 그 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003520495A (ja) * 2000-01-14 2003-07-02 シリコン イメージ インク ボー・レート・タイミング復元
US20080056403A1 (en) * 2006-09-01 2008-03-06 On Demand Microelectronics Method and apparatus for timing recovery of pam signals
KR20090023043A (ko) * 2007-08-28 2009-03-04 한국전자통신연구원 가변 비트 해상도 혹은 클락 주파수를 가지는 아날로그디지털 변환기를 이용한 적응형 변조방식 및 그 장치

Also Published As

Publication number Publication date
KR20140110332A (ko) 2014-09-17

Similar Documents

Publication Publication Date Title
US10764093B2 (en) DFE margin test methods and circuits that decouple sample feedback timing
US11233589B2 (en) Margin test methods and circuits
US7609102B2 (en) Pattern-dependent phase detector for clock recovery
US8249207B1 (en) Clock and data recovery sampler calibration
US20180323951A1 (en) Receiver with enhanced clock and data recovery
US7596175B2 (en) Methods and circuits for performing margining tests in the presence of a decision feedback equalizer
US6374361B1 (en) Skew-insensitive low voltage differential receiver
US8634510B2 (en) Full digital bang bang frequency detector with no data pattern dependency
US20050259774A1 (en) Statistical margin test methods and circuits
US11349689B2 (en) Receiver for high speed communication channel
US8744029B2 (en) Method and apparatus for quantifying characteristics of a received serial data stream
US20050265487A1 (en) Method of sampling data and a circuit for sampling data
US7120216B2 (en) Data/clock recovery circuit for recovering data and clock signal with high accuracy
KR20200069201A (ko) 신속하게 안정화하는 직교 위상 검출 및 정정을 제공하는 시스템 및 방법
CN107425848B (zh) 时钟数据恢复电路和方法
EP1385014B1 (en) Signal sampling with sampling and reference paths
KR101481543B1 (ko) 니어보레이트 블라인드 수신 장치 및 방법
EP3214554B1 (en) Transition enforcing coding receiver for sampling vector signals without using clock and data recovery
EP1426779B1 (en) BER tester with signal sampling with clock recovery
EP2148461A2 (en) Margin test methods and circuits
JPH0713927A (ja) 非同期同期変換回路
US7519139B1 (en) Signal monitoring systems and methods
US20040125903A1 (en) Digital phase detection with jitter filter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190104

Year of fee payment: 5