KR101481080B1 - Laser Processing Method for Manufacturing Semiconductor Packages - Google Patents

Laser Processing Method for Manufacturing Semiconductor Packages Download PDF

Info

Publication number
KR101481080B1
KR101481080B1 KR20110065818A KR20110065818A KR101481080B1 KR 101481080 B1 KR101481080 B1 KR 101481080B1 KR 20110065818 A KR20110065818 A KR 20110065818A KR 20110065818 A KR20110065818 A KR 20110065818A KR 101481080 B1 KR101481080 B1 KR 101481080B1
Authority
KR
South Korea
Prior art keywords
holes
semiconductor package
laser
hole
processing method
Prior art date
Application number
KR20110065818A
Other languages
Korean (ko)
Other versions
KR20110094255A (en
Inventor
임태형
일 허
Original Assignee
한미반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한미반도체 주식회사 filed Critical 한미반도체 주식회사
Priority to KR20110065818A priority Critical patent/KR101481080B1/en
Publication of KR20110094255A publication Critical patent/KR20110094255A/en
Application granted granted Critical
Publication of KR101481080B1 publication Critical patent/KR101481080B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Laser Beam Processing (AREA)

Abstract

본 발명은 반도체 패키지의 레이저 가공방법에 관한 것으로, 반도체 패키지에 레이저를 조사하여 복수개의 홀을 가공할 때 각 홀 사이의 경계 부분이 무너지지 않고 정확한 형태를 유지할 수 있도록 한 것이다. 이를 위한 본 발명의 한 형태에 따른 반도체 패키지의 레이저 가공방법은, 반도체 패키지에 레이저를 조사하여 복수개의 홀이 일정 피치로 형성된 1열 이상의 홀 열을 형성하기 위한 반도체 패키지의 레이저 가공방법에 있어서, 홀 열 위치를 따라 2 피치 이상의 간격으로 레이저를 조사하여 복수개의 홀을 2 피치 이상의 간격으로 형성하는 제1단계와; 상기 홀 열의 각 홀 사이에 2 피치 이상의 간격으로 레이저를 조사하여 복수개의 홀 사이에 홀을 형성하는 제2단계를 포함하여 구성된 것을 특징으로 한다.The present invention relates to a laser machining method of a semiconductor package, in which, when a plurality of holes are machined by irradiating a laser beam onto a semiconductor package, the boundaries between the holes are not collapsed and the accurate shape can be maintained. A laser processing method of a semiconductor package according to an aspect of the present invention is a laser processing method of a semiconductor package for forming one or more rows of holes in which a plurality of holes are formed at a constant pitch by irradiating a laser beam onto a semiconductor package, A first step of forming a plurality of holes at intervals of two pitches or more by irradiating laser beams at intervals of two pitches or more along a hole row position; And a second step of irradiating a laser beam at intervals of two pitches or more between the holes of the hole train to form holes between the plurality of holes.

Description

반도체 패키지의 레이저 가공방법{Laser Processing Method for Manufacturing Semiconductor Packages}TECHNICAL FIELD [0001] The present invention relates to a laser processing method for a semiconductor package,

본 발명은 반도체 패키지 제조 공정 중의 레이저 가공 방법에 관한 것으로, 더욱 상세하게는 패키지 온 패키지(PoP; Package on Package) 타입 등의 반도체 패키지의 제조 과정에서 반도체 패키지에 레이저를 조사하여 복수의 홀을 일정 간격으로 형성할 때 서로 인접한 홀 간의 격벽부가 무너지지 않으면서 정확한 가공이 이루어질 수 있도록 하는 반도체 패키지의 레이저 가공방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laser processing method in a semiconductor package manufacturing process, and more particularly, to a method of manufacturing a semiconductor package, such as a package on package (PoP) So that accurate machining can be performed without collapsing the partitions between adjacent holes when forming the spacing.

최근들어 이동통신단말기, 휴대용 인터넷 디바이스, 휴대용 멀티미디어 단말기 등 다양한 기능을 갖는 소형 멀티 어플리케이션의 개발 추세에 따라 경박단소화를 구현함과 동시에 고용량 및 고집적화를 구현할 수 있는 멀티칩 패키지(MCP; Multi Chip Package) 및 패키지온패키지(PoP; Package on Package) 기술 등 다양한 반도체 패키징 기술이 개발되고 있다. 2. Description of the Related Art In recent years, in accordance with development trend of small-sized multi-applications having various functions such as a mobile communication terminal, a portable Internet device, and a portable multimedia terminal, a multi-chip package (MCP) ) And package on package (PoP) technology are being developed.

이 중 패키지온패키지(PoP) 기술은 한 개 이상의 반도체 칩을 내장한 패키지를 상하로 적층하는 기술로서, 통상적으로 하부의 반도체 패키지의 상면에 상부 반도체 패키지와의 전기적 연결을 위한 복수개의 솔더볼을 형성하여, 하부 반도체 패키지의 상측에 상부 반도체 패키지를 적층시킬 때 상부 반도체 패키지의 하부면에 형성된 솔더볼을 상기 하부의 반도체 패키지의 솔더볼에 접합시키는 기술이다. Among these, a package-on-package (PoP) technology is a technique of vertically stacking a package containing one or more semiconductor chips, and typically forms a plurality of solder balls for electrical connection with the upper semiconductor package on the upper surface of the lower semiconductor package And a solder ball formed on a lower surface of the upper semiconductor package is bonded to a solder ball of the lower semiconductor package when the upper semiconductor package is stacked on the upper side of the lower semiconductor package.

이러한 패키지온패키지 기술에 의해 2개의 반도체 패키지들을 서로 접합시킬 때 상,하부의 반도체 패키지들이 워페이지(warpage; 변형) 등이 발생할 경우에는 상,하부 반도체 패키지들의 솔더볼 간의 접합이 정확하게 이루어지지 않아 불량이 발생할 가능성이 높다.When warpage or the like occurs in the upper and lower semiconductor packages when the two semiconductor packages are bonded to each other by the package-on-package technology, the bonding between the solder balls of the upper and lower semiconductor packages is not accurately performed, Is likely to occur.

이에 현재에는 하부의 반도체 패키지를 제조할 때 몰딩 공정에서 솔더볼이 형성되어 있는 부분까지 모두 몰딩을 하여 상,하부 반도체 패키지들 간의 워페이지 차이를 최소화한 다음, 레이저 빔 조사장치를 이용하여 반도체 패키지의 몰드부의 각 솔더볼 부분에 홀(hole)을 가공하여 솔더볼을 외부로 노출시킨 후, 상부 반도체 패키지를 적층시킬 때 상기 홀을 통해 상부 반도체 패키지의 솔더볼과 하부 반도체 패키지의 솔더볼을 상호 접속시키고 있다. Therefore, at the time of manufacturing the lower semiconductor package, molding is performed to the portion where the solder ball is formed in the molding process to minimize the warpage difference between the upper and lower semiconductor packages. Then, A hole is formed in each solder ball portion of the mold portion to expose the solder ball to the outside and the solder ball of the upper semiconductor package and the solder ball of the lower semiconductor package are interconnected through the hole when the upper semiconductor package is stacked.

그런데, 상술한 것과 같이 레이저 빔 조사장치를 이용하여 반도체 패키지의 몰드부에 홀들을 가공할 때, 도 1에 도시한 것과 같이 레이저 빔 조사장치를 일방향으로 일정 간격으로 이동시키면서 반도체 패키지(11)의 테두리를 따라 홀(20)들을 연속적으로 순차 가공하게 되는데, 이 때, 홀(20) 간의 간격이 매우 좁기 때문에 도 2에 도시한 것처럼 레이저 가공에 의한 열응력으로 인하여 인접한 홀(20) 간의 경계 부분(25)(이 부분을 '격벽부'라고도 함)이 무너져 홀(20)이 서로 연통되는 현상이 발생하게 된다. 즉, 종래에는 레이저 빔 조사장치가 하나의 반도체 패키지 상에 레이저 빔을 조사하여 하나의 홀(20)을 가공한 뒤 곧바로 인접한 홀(20)을 가공하게 되는데, 이 때 이전에 가공된 홀(20)에 남아있던 열에 의해 인접한 홀(20) 간의 경계 부분이 무너져버리는 현상이 발생하게 되며, 이로 인해 리플로우시 솔더볼이 서로 연접하거나 상부에 반도체 패키지를 적층시키는 과정에서 접속 불량이 발생하는 문제가 있다. As described above, when the holes are formed in the mold part of the semiconductor package using the laser beam irradiating device, as shown in FIG. 1, the laser beam irradiating device is moved in one direction at regular intervals, Since the interval between the holes 20 is very narrow at this time, the thermal stress due to the laser processing as shown in Fig. 2 causes the boundary portions between the adjacent holes 20 (This portion is also referred to as a 'partition portion') collapses and the holes 20 are communicated with each other. That is, conventionally, a laser beam irradiating device irradiates a laser beam onto a single semiconductor package to process one hole 20 and immediately process adjacent holes 20. At this time, the previously processed holes 20 A problem arises that a connection failure occurs in the process of connecting the solder balls to each other at the time of reflow or in the process of stacking the semiconductor packages on the upper part .

본 발명은 상기와 같은 문제를 해결하기 위한 것으로, 본 발명의 목적은 반도체 패키지에 레이저를 조사하여 복수개의 홀을 가공할 때 각 홀 사이의 경계 부분이 무너지지 않고 정확한 형태를 유지할 수 있는 반도체 패키지의 레이저 가공방법을 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is an object of the present invention to provide a semiconductor package capable of maintaining a precise shape without breaking a boundary between holes when a plurality of holes are processed by irradiating a laser beam onto the semiconductor package And a laser processing method.

상기와 같은 목적을 달성하기 위한 본 발명의 한 실시형태에 따르면, 반도체 패키지에 레이저를 조사하여 복수개의 홀이 일정 피치로 형성된 1열 이상의 홀 열을 형성하기 위한 반도체 패키지의 레이저 가공방법에 있어서, 홀 열 위치를 따라 2 피치 이상의 간격으로 레이저를 조사하여 복수개의 홀을 2 피치 이상의 간격으로 형성하는 제1단계와; 상기 홀 열의 각 홀 사이에 2 피치 이상의 간격으로 레이저를 조사하여 복수개의 홀 사이에 홀을 형성하는 제2단계를 포함하여 구성된 것을 특징으로 하는 반도체 패키지의 레이저 가공방법이 제공된다.According to an aspect of the present invention, there is provided a laser processing method of a semiconductor package for forming a row of holes in a semiconductor package by irradiating a laser to a plurality of holes at a constant pitch, A first step of forming a plurality of holes at intervals of two pitches or more by irradiating laser beams at intervals of two pitches or more along a hole row position; And a second step of forming a hole between the plurality of holes by irradiating laser beams at intervals of two pitches or more between the respective holes of the hole train.

본 발명의 다른 한 실시형태에 따르면, 반도체 패키지에 레이저를 조사하여 복수개의 홀이 일정 피치로 형성된 복수개의 홀 열을 형성하기 위한 반도체 패키지의 레이저 가공방법에 있어서, 레이저 조사 위치를 복수개의 홀 열 위치의 사선 방향으로 지그재그로 이동시키면서 각 홀열 위치에 2피치 이상으로 홀을 형성하는 제1단계와; 레이저 조사 위치를 복수개의 홀 열 위치의 사선 방향으로 지그재그로 이동시키면서 상기 제1단계에서 형성된 홀들 사이사이에 홀을 형성하는 제2단계를 포함하여 구성된 것을 특징으로 하는 반도체 패키지의 레이저 가공방법이 제공된다.According to another aspect of the present invention, there is provided a laser processing method of a semiconductor package for forming a plurality of hole rows in which a plurality of holes are formed at a constant pitch by irradiating a laser beam onto a semiconductor package, A first step of forming holes at two pitches or more in each hole array position while moving zigzag in an oblique direction of a position; And forming a hole between the holes formed in the first step while moving the laser irradiation position zigzag in the oblique direction of the plurality of hole row positions. do.

본 발명의 또 다른 한 실시형태에 따르면, 반도체 패키지에 레이저를 조사하여 복수개의 홀이 일정 피치로 형성된 복수개의 홀 열을 형성하기 위한 반도체 패키지의 레이저 가공방법에 있어서, 어느 한 홀 열 위치를 따라 2 피치 이상의 간격으로 레이저를 조사하여 복수개의 홀들을 2 피치 이상의 간격으로 형성하는 제1단계와; 레이저 조사 위치를 복수개의 홀 열 위치의 사선 방향으로 지그재그로 이동시키면서 다른 하나 이상의 홀 열에 홀을 2피치 이상으로 형성함과 더불어, 상기 제1단계에서 형성된 홀들 사이사이에 홀을 형성하는 제2단계와; 상기 다른 하나 이상의 홀 열에서 레이저 조사 위치를 일방향으로 이동시키면서 홀 사이사이에 홀을 형성하는 제3단계를 포함하여 구성된 것을 특징으로 하는 반도체 패키지의 레이저 가공방법이 제공된다.
According to another aspect of the present invention, there is provided a laser processing method for a semiconductor package for irradiating a laser beam onto a semiconductor package to form a plurality of holes in which a plurality of holes are formed at a constant pitch, A first step of forming a plurality of holes at intervals of two pitches or more by irradiating laser at intervals of two pitches or more; A second step of forming holes in two or more pitches in the other one or more of the hole rows while moving the laser irradiation position in a zigzag manner in the oblique direction of the plurality of hole row positions and forming holes between the holes formed in the first step Wow; And a third step of forming a hole between the holes while moving the laser irradiation position in one direction in the at least one other row of holes.

본 발명의 또 다른 한 실시형태에 따르면, 반도체 패키지에 레이저를 조사하여 복수개의 홀이 일정 피치로 형성된 복수개의 홀 열을 형성하기 위한 반도체 패키지의 레이저 가공방법에 있어서, 레이저 조사 위치를 복수개의 홀 열 위치의 사선 방향으로 지그재그로 이동시키면서 복수개의 홀 열에 홀을 2피치 이상으로 형성하는 제1단계와; 상기 제1단계에서 홀이 형성된 어느 한 홀열 위치를 따라 레이저 조사 위치를 일방향으로 이동시키면서 홀 사이사이에 홀을 형성하는 제2단계와; 상기 제1단계에서 홀이 형성된 다른 한 홀열 위치를 따라 레이저 조사 위치를 일방향으로 이동시키면서 홀 사이사이에 홀을 형성하는 제3단계를 포함하여 구성된 것을 특징으로 하는 반도체 패키지의 레이저 가공방법이 제공된다.According to another aspect of the present invention, there is provided a laser processing method for a semiconductor package for forming a plurality of hole rows in which a plurality of holes are formed at a constant pitch by irradiating a laser beam onto a semiconductor package, A first step of forming holes in a plurality of hole rows at a pitch of 2 or more while moving zigzag in a diagonal direction of a row position; A second step of forming a hole between the holes while moving the laser irradiation position in one direction along one of the hole heat positions where the holes are formed in the first step; And a third step of forming a hole between the holes while moving the laser irradiation position in one direction along another hole row position where holes are formed in the first step .

본 발명에 따르면, 서로 인접한 홀이 연속적으로 가공되지 않고, 홀 간격이 상대적으로 넓은 사선 방향 또는 각 홀열 위치에서 2피치 이상의 간격으로 홀이 형성되므로 레이저 가공시 발생하는 열응력에 의해 서로 인접한 홀 간의 경계부가 무너지는 현상이 발생하지 않으며, 홀이 일정한 형태와 피치로 정확하게 형성될 수 있게 된다. According to the present invention, since holes adjacent to each other are not continuously formed and holes are formed in an oblique direction having a relatively large hole interval or at an interval of two pitches or more at each hole row position, The phenomenon that the boundary portion collapses does not occur, and the holes can be formed accurately in a certain shape and pitch.

도 1은 일반적인 반도체 패키지 제조용 반도체 스트립 및 이 반도체 스트립에 형성되는 반도체 패키지의 홀 배열 형태의 일 실시예를 나타낸 개략적인 평면도이다.
도 2는 종래의 반도체 패키지 레이저 가공시 발생하는 홀 변형 형태를 나타낸 요부 단면도이다.
도 3은 본 발명의 첫번째 실시예에 따른 반도체 패키지의 레이저 가공방법을 나타낸 반도체 스트립의 개략적인 평면도이다.
도 4는 본 발명의 두번째 실시예에 따른 반도체 패키지의 레이저 가공방법을 나타낸 도면이다.
도 5는 본 발명의 세번째 실시예에 따른 반도체 패키지의 레이저 가공방법을 나타낸 도면이다.
도 6은 본 발명의 네번째 실시예에 따른 반도체 패키지의 레이저 가공방법을 나타낸 도면이다.
도 7은 본 발명의 다섯번째 실시예에 따른 반도체 패키지의 레이저 가공방법을 나타낸 도면이다.
도 8은 본 발명의 여섯번째 실시예에 따른 반도체 패키지의 레이저 가공방법을 나타낸 도면이다.
도 9는 본 발명의 일곱번째 실시예에 따른 반도체 패키지의 레이저 가공방법을 나타낸 도면이다.1 is a schematic plan view showing an embodiment of a hole arrangement of a semiconductor package for forming a general semiconductor package and a semiconductor package formed on the semiconductor package.
2 is a cross-sectional view showing the main part showing a hole deformation mode which occurs in the conventional semiconductor package laser machining.
3 is a schematic plan view of a semiconductor strip illustrating a method of laser processing a semiconductor package according to a first embodiment of the present invention.
4 is a view illustrating a laser processing method of a semiconductor package according to a second embodiment of the present invention.
5 is a view showing a laser processing method of a semiconductor package according to a third embodiment of the present invention.
6 is a view illustrating a laser processing method of a semiconductor package according to a fourth embodiment of the present invention.
7 is a view illustrating a laser processing method of a semiconductor package according to a fifth embodiment of the present invention.
8 is a view showing a laser processing method of a semiconductor package according to a sixth embodiment of the present invention.
9 is a view showing a laser processing method of a semiconductor package according to a seventh embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 패키지의 레이저 가공방법의 바람직한 실시예들을 상세히 설명한다. Hereinafter, preferred embodiments of a laser processing method of a semiconductor package according to the present invention will be described in detail with reference to the accompanying drawings.

먼저, 도 3은 본 발명에 따른 반도체 패키지의 레이저 가공 방법의 첫번째 실시예를 나타낸다. 도 3을 참조하면, 반도체 스트립(10) 상에 복수개의 반도체 패키지(11)들이 비절단 상태로 m×n 매트릭스 배열 구조로 형성되며, 반도체 스트립(10)의 각 반도체 패키지(11)에는 솔더볼(12)(도 2참조)을 외부로 노출시키기 위하여 솔더볼(12)에 대응하는 위치마다 홀(20)이 일정 피치(P)로 형성된다. 이 실시예에서 상기 반도체 패키지(11)에 형성되는 홀(20)은 반도체 패키지(11)의 가장자리를 따라 2열로 배열되며, 좌우와 상하 간이 동일한 피치(P)를 갖는다. First, Fig. 3 shows a first embodiment of a laser processing method of a semiconductor package according to the present invention. 3, a plurality of semiconductor packages 11 are formed in an m × n matrix arrangement on a semiconductor strip 10 in an uncut state. Each semiconductor package 11 of the semiconductor strip 10 is provided with solder balls Holes 20 are formed at a predetermined pitch P at positions corresponding to the solder balls 12 in order to expose the solder balls 12 (see FIG. 2) to the outside. In this embodiment, the holes 20 formed in the semiconductor package 11 are arranged in two rows along the edge of the semiconductor package 11, and have the same pitch P between right and left and up and down.

전술한 것과 같이 상기 홀(20)은 레이저 빔 조사장치에 의해 가공된다. 도 3에 도시된 첫번째 실시예에 따른 레이저 가공방법은 레이저를 제1홀열(21) 위치와 제2홀열(22) 위치를 따라 사선 방향으로 이동시키면서 지그재그로 서로 교차되게 조사하여 제1홀열(21)과 제2홀열(22)에 복수개의 홀(20)을 일정 피치로 형성하는 방법이다. As described above, the holes 20 are processed by a laser beam irradiation apparatus. The laser processing method according to the first embodiment shown in FIG. 3 irradiates the laser in a zigzag fashion while moving the laser in the oblique direction along the first and second positions 22 and 22, And a plurality of holes 20 are formed in the second row of holes 22 at a constant pitch.

예를 들어, 제1홀열(21) 위치에 레이저를 조사하여 첫번째 홀(20)을 형성한 다음, 도면에 화살표로 도시된 것과 같이 레이저를 사선 방향으로 이동시켜 제2홀열(22)에 홀(20)을 형성하고, 다시 레이저를 사선 방향으로 이동시켜 제1홀열(21)에 홀(20)을 형성하는 과정을 반복하여 반도체 패키지(11)의 둘레를 따라 제1홀열(21)과 제2홀열(22)에 교대로 2 피치 간격으로 홀(20)들을 형성한다. For example, the first hole 21 is irradiated with a laser to form the first hole 20, and then the laser is moved in the diagonal direction as shown by arrows in the drawing, And the holes 20 are formed in the first array 21 by moving the laser in the oblique direction to form the first array 21 and the second array 21 along the periphery of the semiconductor package 11, Holes 20 are alternately formed at an interval of two pitches in the row of holes 22.

이어서, 레이저를 상기 제1홀열(21)의 홀(20) 사이에 조사하여 홀(20)을 형성한 다음, 레이저를 사선 방향으로 이동시켜 제2홀열(22)의 홀(20) 사이에 홀(20)을 형성하고, 다시 레이저를 사선 방향으로 이동시켜 제1홀열(21)의 홀(20) 사이에 다른 홀(20)을 교대로 형성하는 과정을 반복한다. A laser is then irradiated between the holes 20 of the first array 21 to form holes 20 and then the laser is moved in the diagonal direction to form holes The process of forming the holes 20 alternately between the holes 20 of the first hole array 21 is repeated.

이와 같이, 레이저를 사선 방향으로 지그재그로 이동시키면서 홀(20)을 형성하는 경우, 사선 방향의 홀(20) 간격(d2)이 서로 인접하고 있는 홀(20)들 간의 간격(d1)보다 크기 때문에 먼저 가공된 홀(20)과 후속 가공되는 홀(20) 사이의 격벽부(25; 도 2참조)가 무너지는 현상이 발생하지 않는다. 또한, 레이저가 반도체 패키지(11)의 둘레를 따라 지그재그로 이동하면서 홀(20)을 2피치 간격으로 형성하여 초기 위치로 돌아오는 동안 먼저 가공된 홀(20)들의 열응력이 어느 정도 제거되기 때문에 레이저가 반도체 패키지(11)의 둘레를 따라 지그재그로 이동하면서 먼저 형성되어 있던 홀(20)과 홀(20) 사이사이에 홀(20)을 형성할 때 서로 인접하고 있는 홀(20) 사이의 격벽부(25; 도 2참조)가 무너지지 않는다. When the holes 20 are formed while moving the laser beam zigzag in the diagonal direction as described above, the distance d2 between the holes 20 in the oblique direction is larger than the distance d1 between the adjacent holes 20 The phenomenon that the partition wall portion 25 (see FIG. 2) between the hole 20 processed first and the hole 20 processed next does not collapse. In addition, since the laser is moved in a staggered manner along the periphery of the semiconductor package 11, the holes 20 are formed at intervals of two pitches, and the thermal stresses of the holes 20 processed before being returned to the initial position are removed to some extent When the laser is staggered along the periphery of the semiconductor package 11 and the hole 20 is formed between the hole 20 and the hole 20 previously formed, The portion 25 (see Fig. 2) does not collapse.

따라서, 레이저 가공에 의해 홀(20)이 형성될 때 홀(20) 주변의 격벽부(25)가 무너지는 현상이 없이 정확한 형태와 일정한 피치(P)로 홀(20)이 형성될 수 있다.Therefore, when the hole 20 is formed by laser machining, the hole 20 can be formed with a precise shape and a constant pitch P without a collapse of the partition wall portion 25 around the hole 20. [

이 실시예에서는 홀(20)이 2열로 배열되는 경우를 예시하였지만, 홀(20)이 3열 이상으로 배열되는 경우에도 전술한 것과 같이 레이저를 사선 방향으로 지그재그로 이동시키는 과정을 3회 이상 수행하여 홀(20)들을 형성하면 홀(20)의 주변부가 무너지는 현상없이 일정한 형태로 홀(20)들을 가공할 수 있을 것이다. In this embodiment, the holes 20 are arranged in two rows. However, when the holes 20 are arranged in three or more rows, the process of zigzag moving the laser in the oblique direction is performed three times or more The holes 20 may be formed in a uniform form without collapsing the periphery of the holes 20. [

도 4는 본 발명에 따른 레이저 가공방법의 두번째 실시예를 나타낸 것으로, 이 두번째 실시예는 반도체 패키지(11)에 홀열이 단일하게 형성되는 경우에 적합한 레이저 가공방법을 예시하고 있다. Fig. 4 shows a second embodiment of the laser machining method according to the present invention. This second embodiment illustrates a laser machining method suitable for a case where a single row of heat is formed in the semiconductor package 11. Fig.

이 두번째 실시예에 따른 레이저 가공방법은 반도체 패키지(11)의 테두리를 따라 레이저를 일방향으로 이동시키면서 홀열 위치를 따라 복수개의 홀(20)들을 2피치 이상의 간격으로 형성한 다음, 다시 레이저를 일방향으로 이동시키면서 각 홀(20) 사이마다 홀(20)을 형성하는 방법이다. In the laser processing method according to the second embodiment, a plurality of holes 20 are formed at intervals of two or more pitches along the edge of a row of heat while moving the laser in one direction along the rim of the semiconductor package 11, And the holes 20 are formed between the holes 20 while moving them.

예를 들어, 레이저를 홀열 위치를 따라 일방향으로 이동시키면서 홀수번째 홀(20)들을 순차적으로 가공한 다음, 다시 레이저를 일방향으로 이동시키면서 짝수번째 홀(20)들을 순차적으로 가공시킨다. For example, the odd holes 20 are sequentially processed while moving the laser in one direction along the hole heat position, and the even holes 20 are sequentially processed while moving the laser in one direction again.

이와 같이 홀(20)을 2피치 간격으로 이격되게 형성하면, 홀(20) 간격이 크기 때문에 홀(20) 사이가 무너지는 현상이 발생하지 않는다. 그리고, 레이저가 반도체 패키지(11)의 둘레를 따라 홀수번째 홀(20)들을 순차적으로 형성하여 초기 위치로 돌아오는 동안 먼저 가공된 홀(20)들의 열응력이 어느 정도 제거되기 때문에 레이저가 반도체 패키지(11)의 둘레를 따라 이동하면서 짝수번째 홀(20)을 형성할 때 서로 인접하고 있는 홀(20) 사이의 격벽부가 무너지지 않는다. If the holes 20 are formed so as to be spaced apart from each other by two pitches, there is no collapse between the holes 20 because the holes 20 are large. Since the laser sequentially forms the odd holes 20 along the periphery of the semiconductor package 11 and the thermal stresses of the holes 20 processed before being returned to the initial position are removed to some extent, The partition walls between adjacent holes 20 do not collapse when the even-numbered holes 20 are formed while moving along the periphery of the substrate 11.

이 실시예에서는 홀수번째 홀(20)들을 먼저 가공하고 짝수번째 홀(20)들을 나중에 가공하였지만, 이와 반대로 짝수번째 홀(20)들을 먼저 가공하고 홀수번째 홀(20)들을 나중에 가공할 수도 있을 것이다. Although the odd holes 20 are processed first and the even holes 20 are processed later in this embodiment, the even holes 20 may be processed first and the odd holes 20 may be processed later .

또한, 이 실시예에서는 홀(20)들을 2피치 간격으로 가공하였지만, 도 5에 도시한 것과 같이, 홀(20)들을 3피치 이상의 간격으로 복수회에 걸쳐 가공할 수도 있을 것이다. 즉, 1차적으로 1,4,7,10...번째 홀(20)들을 가공한 다음, 2차적으로 2,5,8,11...번째 홀(20)들을 가공하고, 마지막 3차때에 3,6,9,12... 번째 홀(20)들을 가공하여 서로 인접한 홀(20)들이 연속적으로 가공되지 않도록 하고, 이로써 서로 인접한 홀(20) 사이 부분들이 무너지지 않도록 할 수도 있을 것이다. In this embodiment, the holes 20 are processed at intervals of two pitches. However, as shown in FIG. 5, the holes 20 may be processed a plurality of times at intervals of three pitches or more. That is, first, first, fourth, seventh, eighth,... 20th holes 20 are processed, then second, second, fifth, 9, 12, ..., and so on to prevent the adjacent holes 20 from being machined continuously so that portions between adjacent holes 20 are not collapsed.

그리고, 전술한 두번째 및 세번째 실시예들은 반도체 패키지(11)에 단일 홀열을 형성할 경우를 예시하고 있지만, 반도체 패키지(11)에 복수의 홀열(21, 22)을 형성할 경우에도 동일하게 적용할 수 있다.Although the second and third embodiments described above exemplify the case of forming a single row of holes in the semiconductor package 11, the same applies to the case of forming a plurality of rows of holes 21 and 22 in the semiconductor package 11 .

예를 들어, 도 6에 도시한 것과 같이, 제1홀열(21) 위치에서 홀수번째 홀(20)을 먼저 가공한 다음, 각 홀(20) 사이에 레이저를 조사하여 짝수번째 홀(20)을 가공하여 제1홀열(21)을 완성한다. 이어서, 제2홀열(22) 위치에 레이저를 조사하여 홀수번째 홀(20)을 먼저 가공한 다음, 각 홀(20) 사이에 레이저를 조사하여 짝수번째 홀(20)을 가공하여 제1홀열(21)을 완성한다. For example, as shown in FIG. 6, the odd-numbered holes 20 are first formed at the first row of holes 21, then the laser is irradiated between the holes 20 to form the even-numbered holes 20 And the first hole array 21 is completed. Next, the laser beam is irradiated to the position of the second hole row 22 to process the odd holes 20, and then the laser beam is irradiated between the holes 20 to process the even holes 20 to form the first hole row 20 21).

이 실시예에서는 제1홀열(21)을 먼저 완성하고 제2홀열(22)을 완성하고 있지만, 이와 다르게 제1홀열(21)에 홀수번째 또는 짝수번째 홀(20)을 형성하고, 이어서 제2홀열(22)에 홀수번째 또는 짝수번째 홀(20)을 형성한 다음, 다시 제1홀열(21)의 각 홀 사이에 홀(20)을 형성하여 제1홀열(21)을 완성하고, 이어서 제2홀열(22)의 각 홀 사이에 홀(20)을 형성하여 제2홀열(22)을 완성할 수도 있을 것이다. In this embodiment, the first hole array 21 is completed first and the second hole array 22 is completed. Alternatively, odd-numbered or even-numbered holes 20 are formed in the first array 21, The odd-numbered or even-numbered holes 20 are formed in the hole array 22 and then the holes 20 are formed between the holes of the first hole array 21 to complete the first hole array 21, The holes 20 may be formed between the holes of the two rows of holes 22 to complete the second row of columns 22.

물론 이와 다르게, 도 7에 도시한 것과 같이 제1홀열(21) 위치에서 홀수번째 홀(20)을 먼저 가공한 다음, 제2홀열(22) 위치에 레이저를 조사하여 짝수번째 홀(20)을 가공하고, 다시 제1홀열(21) 위치에 레이저를 조사하여 짝수번째 홀(20)들을 가공하여 제1홀열(21)을 완성한 다음, 제2홀열(22) 위치에 레이저를 조사하여 홀수번째 홀(20)을 가공하여 제2홀열(22)을 완성할 수도 있을 것이다.
Alternatively, as shown in FIG. 7, the odd-numbered holes 20 may be first formed at the first row of holes 21, then the laser may be irradiated at the second row of columns 22 to form the even- The even numbered holes 20 are processed to complete the first numbered array 21 and then the laser is irradiated to the second numbered array 22 to form the odd numbered holes 21, The second hole array 22 may be completed by machining the second hole array 20.

*또한, 반도체 패키지(11)에 복수의 홀열(21, 22)을 형성하고자 할 경우 도 8에 도시한 것과 같이 제1홀열(21) 위치를 따라 홀수번째 홀(20)들을 2피치 간격으로 형성한 다음, 레이저를 제1,2홀열(21, 22) 위치를 따라 사선 방향으로 지그재그로 이동시키면서 제2홀열(22) 위치에서 홀수번째 홀(20)을 형성하고 제1홀열(21) 위치에서 짝수번째 홀(20)들을 순차적으로 형성하고, 다시 레이저를 제2홀열(22) 위치를 따라 이동시키면서 조사하여 짝수번째 홀(20)들을 형성하도록 할 수도 있을 것이다. In order to form a plurality of holes 21 and 22 in the semiconductor package 11, odd holes 20 are formed at intervals of two pitches along the first hole row 21 as shown in FIG. Then, an odd-numbered hole 20 is formed at the position of the second hole array 22 while the laser is zigzag moving along the oblique direction along the first and second holes 21 and 22, Numbered holes 20 may be sequentially formed, and the laser may be irradiated while moving the laser along the position of the second hole array 22 to form even-numbered holes 20.

물론, 이와 반대로 레이저를 제1,2홀열(21, 22) 위치를 따라 사선 방향으로 지그재그로 이동시키면서 제2홀열(22) 위치에서 홀수번째 홀(20)을 형성하고 제1홀열(21) 위치에서 짝수번째 홀(20)들을 순차적으로 형성하고, 그 다음 제1홀열(21) 위치를 따라 레이저 조사 위치를 일방향으로 이동시키면서 제1홀열(21) 위치에 홀수번째 홀(20)들을 형성한 후, 마지막으로 제2홀열(22) 위치를 따라 레이저 조사 위치를 일방향으로 이동시키면서 제2홀열(22) 위치에 짝수번째 홀(20)들을 순차적으로 형성할 수도 있을 것이다. Of course, on the contrary, when the laser is zigzag moved along the oblique direction along the first and second rows 21 and 22, the odd holes 20 are formed at the second row 22 and the first row 21 Numbered holes 20 are sequentially formed in the first row of holes 21 and then the odd holes 20 are formed in the first row of columns 21 while moving the laser irradiation position in one direction along the first row of holes 21 And the even numbered holes 20 may be sequentially formed in the second row array 22 while the laser irradiation position is moved in one direction along the second row array 22 position.

도 9는 본 발명에 따른 반도체 패키지의 레이저 가공방법의 또 다른 실시예를 나타낸 것으로, 이 실시예의 레이저 가공방법은 반도체 패키지(11)의 4변부를 따라 복수개의 홀(20)이 일정 피치로 형성된 홀열(21, 22)을 형성하기 위하여, 레이저 조사 위치를 반도체 패키지(11)의 일측 모서리 부분에서부터 사선 방향에 위치한 타측 모서리 부분으로 2피치 이상의 간격으로 지그재그로 이동시키면서 각각의 홀열(21, 22) 위치에 사선방향으로 순차적으로 형성한다. FIG. 9 shows another embodiment of the laser processing method of the semiconductor package according to the present invention. In the laser processing method of this embodiment, a plurality of holes 20 are formed along four sides of the semiconductor package 11 at a constant pitch In order to form the array of holes 21 and 22, the respective rows 21 and 22 of the semiconductor packages 11 are moved in zigzag form at intervals of two pitches or more from the one side edge of the semiconductor package 11 to the other edge side in the oblique direction, In the oblique direction.

즉, 도 9에 도시된 것과 같이, 레이저 조사 위치를 반도체 패키지(11)의 일측 모서리 부분에서부터 시작하여 사선 방향에 위치한 타측 모서리 부분으로 2피치 간격으로 지그재그로 단계적으로 이동시키면서 제1,2홀열(21, 22) 위치 각각에 사선 방향으로 순차적으로 복수개의 홀(20)을 형성하는 제1단계를 수행한 다음, 다시 레이저 조사 위치를 반도체 패키지(11)의 일측 모서리 부분에서부터 사선 방향에 위치한 타측 모서리 부분으로 2피치 간격으로 지그재그로 이동시키면서 상기 가공된 홀(20)들 사이에 사선 방향으로 순차적으로 홀(20)을 가공하는 제2단계를 수행함으로써 홀(20) 사이의 격벽부(25)가 무너지지 않고 홀(20)들이 일정 피치로 가공되도록 할 수 있다. That is, as shown in FIG. 9, the laser irradiation positions are moved stepwise from one side edge portion of the semiconductor package 11 to the other edge portion located at an oblique direction at two pitch intervals in a zigzag manner, 21, 22) are sequentially formed in the oblique direction. Then, the laser irradiation position is again set to the other corner located in the oblique direction from the one corner of the semiconductor package 11, By performing the second step of sequentially processing the holes 20 in the diagonal direction between the processed holes 20 while moving the segments 20 in zigzag at intervals of two pitches, The holes 20 can be processed at a constant pitch without collapse.

이 때, 상기 2단계에서 레이저를 조사하기 시작하는 지점은 상기 제1단계가 종료되는 반도체 패키지(11)의 모서리 부분이 되는 것이 바람직하나, 이와 다르게 제1단계가 시작된 반도체 패키지(11)의 모서리 부분에서부터 제2단계를 수행할 수도 있을 것이다. At this time, it is preferable that the point where the laser irradiation is started in the step 2 is the corner part of the semiconductor package 11 in which the first step is finished. Alternatively, the edge of the semiconductor package 11, The second step may be performed.

이외에도 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면, 첨부된 특허청구범위에 기재된 범위 내에서 전술한 실시예들을 다양하게 변경하거나 조합하여 반도체 패키지(11)에 일정한 형태로 홀(20)들을 레이저 가공할 수 있을 것이다. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the scope of the invention as defined by the appended claims. Laser processing will be possible.

* 도면의 주요 부분에 대한 부호의 설명 *
10 : 반도체 스트립 11 : 반도체 패키지
20 : 홀 21 : 제1홀열
22 : 제2홀열Description of the Related Art [0002]
10: semiconductor strip 11: semiconductor package
20: hole 21: first hole
22: 2nd hole heat

Claims (1)

반도체 패키지에 레이저를 조사하여 복수 개의 홀이 일정 피치로 형성된 제1홀 열 및 제2홀 열을 형성하기 위한 반도체 패키지의 레이저 가공방법에 있어서,
상기 피치의 2배 이상의 간격으로 레이저를 조사하여 복수 개의 홀을 제1홀 열에 형성하는 제1단계와;
상기 피치의 2배 이상의 간격으로 레이저를 조사하여 복수 개의 홀을 제2홀 열에 형성하는 제2단계와;
상기 제1단계에서 형성된 홀 사이에 레이저를 조사하여 상기 피치의 2배 이상의 간격으로 홀을 형성하는 제3단계와;
상기 제2단계에서 형성된 홀 사이에 레이저를 조사하여 상기 피치의 2배 이상의 간격으로 홀을 형성하는 제4단계를 포함하는 것을 특징으로 하는 반도체 패키지의 레이저 가공방법.A laser processing method of a semiconductor package for forming a first hole array and a second hole array in which a plurality of holes are formed at a constant pitch by irradiating a laser beam onto a semiconductor package,
A first step of forming a plurality of holes in the first hole array by irradiating laser at an interval of two or more times the pitch;
A second step of forming a plurality of holes in the second hole array by irradiating the laser with an interval of two or more times the pitch;
A third step of irradiating a laser between the holes formed in the first step to form holes at an interval of two or more times the pitch;
And a fourth step of irradiating a laser between the holes formed in the second step to form holes at an interval of two or more times the pitch.
KR20110065818A 2011-07-04 2011-07-04 Laser Processing Method for Manufacturing Semiconductor Packages KR101481080B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20110065818A KR101481080B1 (en) 2011-07-04 2011-07-04 Laser Processing Method for Manufacturing Semiconductor Packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20110065818A KR101481080B1 (en) 2011-07-04 2011-07-04 Laser Processing Method for Manufacturing Semiconductor Packages

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020090105429A Division KR101061909B1 (en) 2009-11-03 2009-11-03 Laser Processing Method of Semiconductor Package

Publications (2)

Publication Number Publication Date
KR20110094255A KR20110094255A (en) 2011-08-23
KR101481080B1 true KR101481080B1 (en) 2015-01-13

Family

ID=44930351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20110065818A KR101481080B1 (en) 2011-07-04 2011-07-04 Laser Processing Method for Manufacturing Semiconductor Packages

Country Status (1)

Country Link
KR (1) KR101481080B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101236999B1 (en) * 2011-10-14 2013-02-26 한미반도체 주식회사 Laser processing method for manufacturing semiconductor packages

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3186706B2 (en) 1998-09-07 2001-07-11 日本電気株式会社 Method and apparatus for laser marking of semiconductor wafer
JP2007142000A (en) 2005-11-16 2007-06-07 Denso Corp Laser beam machine and laser beam machining method
KR20080098334A (en) * 2007-05-04 2008-11-07 스태츠 칩팩 엘티디 Device and method for through-hole via stackable semiconductor device
KR20090056835A (en) * 2007-11-29 2009-06-03 스태츠 칩팩, 엘티디. Semiconductor device and method of forming through hole vias in die extension region around periphery of die

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3186706B2 (en) 1998-09-07 2001-07-11 日本電気株式会社 Method and apparatus for laser marking of semiconductor wafer
JP2007142000A (en) 2005-11-16 2007-06-07 Denso Corp Laser beam machine and laser beam machining method
KR20080098334A (en) * 2007-05-04 2008-11-07 스태츠 칩팩 엘티디 Device and method for through-hole via stackable semiconductor device
KR20090056835A (en) * 2007-11-29 2009-06-03 스태츠 칩팩, 엘티디. Semiconductor device and method of forming through hole vias in die extension region around periphery of die

Also Published As

Publication number Publication date
KR20110094255A (en) 2011-08-23

Similar Documents

Publication Publication Date Title
US8518747B2 (en) Stackable semiconductor assemblies and methods of manufacturing such assemblies
US9287235B2 (en) Method for forming interposers and stacked memory devices
US8476751B2 (en) Stacked semiconductor package and method for manufacturing the same
US20120286411A1 (en) Semiconductor device and manufacturing method thereof, and semiconductor module using the same
US10685921B2 (en) Semiconductor chip module including a channel for controlling warpage and method of manufacturing the same
JP6278760B2 (en) Chip alignment method
US9899351B2 (en) Semiconductor package
JP7118804B2 (en) Semiconductor device manufacturing method
CN103887279A (en) Three-dimensional fan-out type wafer level package structure and manufacturing process
US20140264847A1 (en) Semiconductor device
KR101061909B1 (en) Laser Processing Method of Semiconductor Package
KR101481080B1 (en) Laser Processing Method for Manufacturing Semiconductor Packages
KR101236999B1 (en) Laser processing method for manufacturing semiconductor packages
JP5645371B2 (en) Semiconductor device
CN112447669A (en) Interconnect structure, semiconductor structure including the same, and method of forming the same
US8304879B2 (en) Spiral staircase shaped stacked semiconductor package and method for manufacturing the same
US20170186636A1 (en) Tray for semiconductor devices
KR101228623B1 (en) Method for Manufacturing Laminated Type Semiconductor Packages
US10418334B2 (en) Semiconductor device including corner recess
US10748875B2 (en) Apparatus of semiconductor memory and method of manufacturing the same
US20080102539A1 (en) Wire-bonding method for wire-bonding apparatus
KR101544319B1 (en) Method for manufacturing three-dimensional semiconductor chip
US20230187324A1 (en) Lead frame assembly
US20140061864A1 (en) Semiconductor substrate having crack preventing structure and method of manufacturing the same
JP2009283524A (en) Semiconductor wafer

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 6