KR101474186B1 - 광역 통신망 인터넷 프로토콜 백본을 위한 응집형 코어-에너지 효율적 아키텍처 - Google Patents

광역 통신망 인터넷 프로토콜 백본을 위한 응집형 코어-에너지 효율적 아키텍처 Download PDF

Info

Publication number
KR101474186B1
KR101474186B1 KR1020137026992A KR20137026992A KR101474186B1 KR 101474186 B1 KR101474186 B1 KR 101474186B1 KR 1020137026992 A KR1020137026992 A KR 1020137026992A KR 20137026992 A KR20137026992 A KR 20137026992A KR 101474186 B1 KR101474186 B1 KR 101474186B1
Authority
KR
South Korea
Prior art keywords
core
packet
ingress
switch
router
Prior art date
Application number
KR1020137026992A
Other languages
English (en)
Other versions
KR20130136532A (ko
Inventor
이겔 베르제라노
안드레아 프랜시니
Original Assignee
알까뗄 루슨트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알까뗄 루슨트 filed Critical 알까뗄 루슨트
Publication of KR20130136532A publication Critical patent/KR20130136532A/ko
Application granted granted Critical
Publication of KR101474186B1 publication Critical patent/KR101474186B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/02—Topology update or discovery
    • H04L45/04—Interdomain routing, e.g. hierarchical routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/22—Alternate routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/44—Distributed routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/66—Layer 2 routing, e.g. in Ethernet based MAN's
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J14/00—Optical multiplex systems
    • H04J14/02—Wavelength-division multiplex systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/02—Network architectures or network communication protocols for network security for separating internal from external traffic, e.g. firewalls
    • H04L63/029—Firewall traversal, e.g. tunnelling or, creating pinholes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

광역 통신망(WAN;wide area network) 인터넷 프로토콜 백본(IP backbones)을 위한 에너지 효율적인 아키텍처로서, 여기에서 응집형 코어 장치(condensed core apparatus)는 상이한 상호 접속 위치(PoP;point-of-presence)의 액세스 라우터 사이에 패킷을 라우트하되, PoP가 코어 라우터를 포함할 필요가 없다.

Description

광역 통신망 인터넷 프로토콜 백본을 위한 응집형 코어-에너지 효율적 아키텍처{CONDENSED CORE-ENERGY-EFFICIENT ARCHITECTURE FOR WAN IP BACKBONES}
본 발명은 전반적으로 통신 네트워크에 관한 것으로, 꼭 한정되는 것은 아니지만 더 구체적으로는, 패킷을 라우팅하기 위해 개선된 아키텍처에 관한 것이다.
흔히 배포되어 사용중인 광역 통신망(WAN;wide area network) 인터넷 프로토콜 백본 아키텍처(IP backbone architecture)에서, 네트워크는 다수의 지리적으로 분산된 상호 접속 위치(PoP;point-of-presence)를 포함하고, 이때 PoP는 각각의 지역 네트워크에 근접 배치되어 있다. 각각의 PoP는 클라이언트 지역 네트워크(예를 들면, 도시권 네트워크(MAN;metropolitan area networks) 또는 기업내 네트워크(enterprise networks)에 통신 서비스를 제공하고, 이들 지역 네트워크를 다른 PoP에 연결한다. PoP를 상호 연결시키는 백본 네트워크는 통상적으로 장거리 광학 링크들이 부분적으로 연결되어 있는 메쉬(mesh)로 이루어져 있다. 각각의 PoP는 그 자체가 코어 라우터 및 액세스 라우터로 구성된 메쉬 네트워크(mesh network)이다. PoP 액세스 라우터는 클라이언트에 대해 연결성(connectivity)을 제공하는 반면, 코어 라우터는 액세스 라우터와 다른 PoP의 코어/액세스 라우터 사이의 연결성을 제공한다.
WAN 백본 네트워크를 형성하는 광학 메쉬의 부분적 연결성의 결과로, 소스-목적지 쌍 사이의 네트워크 경로는 다수의 PoP에 걸쳐 이어지고, 다수의 코어 라우터를 거쳐 지나간다. 예를 들어, 도 1은 PoP(120-A)와 PoP의 연결성의 내부 구조를 보여주는데, 이것은 관련된 지역 네트워크(110-S)와 함께 다른 PoP(120)도 함께 보여준다. 이러한 종래의 설정에서, 데이터 패킷은 제 1 PoP(120-A)에 의해 서비스되는 지역 네트워크로부터 다수의 코어 라우터를 가로질러 제 2 PoP(120-B)에 의해 서비스되는 원격 지역 네트워크로 이동되는데, 여기에서 다수의 코어 라우터라 함은, PoP(120-A)와 PoP(120-B)의 각각에 있는 적어도 하나의 코어 라우터와, 그 다음의 몇 개의 중간 PoP의 코어 라우터를 말하는 것으로, 중간 PoP 각각에는 하나 이상의 코어 라우터가 존재 가능하다.
종래의 많은 단점들은 응집형 코어 장치(condensed core apparatus)가 상이한 상호 접속 지점(PoP)의 액세스 라우터들 사이에 패킷을 라우팅하는 본 발명의 광역 통신망(WAN) 인터넷 프로토콜(IP) 백본을 위한 에너지 효율적 아키텍처에 의해 해결되는데, 이때의 PoP는 코어 라우터를 전혀 포함할 필요성이 없다.
일 실시예로, 상이한 PoP의 액세스 라우터 사이에 패킷을 라우팅하는 응집형 코어 장치는 복수의 입구 라우터(ingress router)와, 복수의 코어 전송 스위치(core transport switches)와, 복수의 출구 스위치(egress switch)를 포함하되, 각각의 상기 입구 라우터는 하나 이상의 액세스 라우터로부터 패킷을 수신하여, 각각의 수신된 패킷과 연관된 목적지 어드레스를 결정하고, 상기 목적지 어드레스와 연관된 액세스 라우터에서 종료하는 복수의 경로 중 하나 이상의 경로에 각각의 패킷을 매핑하고; 각각의 상기 코어 전송 스위치는 복수의 경로를 지원하며; 각각의 상기 출구 스위치는 상기 출구 스위치와 하나 이상의 코어 전송 스위치에 의해 지원되는 경로를 통해 상기 출구 스위치에 수신된 패킷을 하나 이상의 액세스 라우터를 향해 운반하도록 구성된다.
본 발명의 요지는 첨부 도면과 연계하여 이후의 상세한 설명을 숙고함으로써 더 잘 이해될 수 있다.
도 1은 종래의 코어 라우팅 시스템을 통해 라우트된 통신 경로의 고수준 블록도(high-level block diagram)를 도시한다.
도 2는 일 실시예에 따라 구성된 코어 라우팅 시스템의 고수준 블록도를 도시한다.
도 3은 일 실시예에 따라 다수의 지역 네트워크와 하나의 응집형 코어 사이의 통신을 지원하는 PoP의 고수준 블록도를 도시한다.
도 4는 일 실시예에 따른 응집형 코어의 고수준 블록도를 도시한다.
도 5는 일 실시예에 따라 결함 복구성(fault resiliency)을 제공하는 응집형 코어의 고수준 블록도를 도시한다.
도 6은 일 실시예에 따른 방법의 흐름도를 도시한다.
도 7은 일 실시예에 따른 큐잉 구조(queuing structure) 및 링크 기반 역압 메커니즘(link-based backpressure mechanism)의 흐름도를 도시한다.
도 8은 일 실시예에 따라 복수의 인터넷 서비스 제공자(ISP;Internet service provider)를 포함하는 네트워크의 고수준 블록도를 도시한다.
도 9는 일 실시예에 따른 응집형 코어 라인 카드(CCLC;condensed core line card)의 고수준의 블록도를 도시한다.
도 10은 일 실시예에 따른 코어 전송 스위치(CTS;core transport switch)의 고수준의 블록도를 도시한다.
이해를 돕기 위해, 가능하다면, 도면들에서 공통인 동일한 요소들은 동일한 참조 부호를 이용하여 나타내었다.
본 발명은 PoP 사이에 코어 트래픽을 운반함에 있어 이용하도록 되어 있는 응집형 코어(CC) 장치에 관해 주로 설명될 것이지만, 본원의 요지로부터 알 수 있듯이 당업자라면 본 발명이 종래의 라우팅 구조에 대한 의존성 및 에너지 소비를 줄이며 본원에 설명된 것과 같은 확정 개수의 패스 당 홉(a deterministic number of hops per pass) 및 다른 특징들의 이점을 가지면서 트래픽 라우팅 토폴로지, 네트워크 방법론 등에도 적용 가능함을 알 수 있을 것이다.
본 발명의 일환은 IP 라우터가 패킷 네트워크의 에너지 효율적인 빌딩 블록임을 발명자가 실현하는 것이다. IP 라우터에서 주요 에너지 소비원은 (a) 패킷 프로세싱을 수행하는 데이터-경로 하드웨어 장치, (b) 라우팅 테이블을 기억하는데 필요한 오프-칩 메모리, (c) 데이터 패킷을 버퍼링하는데 필요한 오프-칩 메모리, (d) 패킷 처리 장치와 상기 메모리들 사이의 상호 연결 라인이다.
도 2는 일 실시예에 따라 구성된 코어 라우팅 시스템의 고수준 블록도를 도시한다. 도 2의 코어 라우팅 시스템은 예컨대 WAN IP 백본을 위한 결함 복구 가능한 에너지 효율적인 아키텍처를 제공한다. 이 아키텍처는 오늘날 지리적으로 응집된 패킷 스위칭 코어와 함께 배치되는 것이 통상적 부분 연결 PoP 메쉬를 대체하도록 다양한 실시예에서 이용될 수 있다. 다시 말해서, 코어가 복수의 상호 접속 위치의 각각에 배치되는 코어 라우터들을 이용하여 구현되는 것이 아니라, 중앙 집중화된 "응집형 코어(CC)"가 구현된다.
구체적으로 살펴보면, 도 2는 영역 R1 내지 영역 R14로 표시된 복수의 영역들(210-1 내지 210-14)을 도시하는데, 여기서 각각의 영역은 PoP(220)에 의해 지원된다. 보다 자세하게는, PoP A 내지 PoP H로 표시된 복수의 PoP(220)의 각각(220-A 내지 220-H)은 하나 이상의 영역(210)과 연관되거나 혹은 하나 이상의 영역(210)을 지원한다. 각각의 PoP(220)는 하나 이상의 개별 지원 영역(210) 내부의 네트워크 엘리먼트와 다른 영역내의 네트워크 엘리먼트(즉, 다른 PoP에 의해 지원되는 영역내의 네트워크 엘리먼트) 사이의 트래픽 흐름(traffic flows)을 지원하는데 이용된다. PoP(220)의 각각은 적어도 두 개의 노드-비중첩 원거리(node-disjoint long rage) 혹은 장거리(long haul) 전송 경로(230 및 240)을 통해 응집형 코어(CC)(250)에 연결된다.
도 2에 도시된 코어 라우팅 시스템(200)의 PoP(220)가 오로지 액세스 라우터만을 포함하고 IP 코어 라우터는 포함하지 않음을 유의하라. 이런 방식으로, 코어 라우팅 시스템(200) 내부의 모든 종단간 네트워크 경로(end-to-end netwprk path)는 확정 가능한 개수의 IP 라우팅 엘리먼트에 의해 지원된다. 예를 들면, 일 실시예로, 코어 라우팅 시스템(200) 내의 임의의 종단간 네트워크 경로를 지원하기 위해, 3개의 IP 라우팅 엘리먼트, 즉, 소스 PoP의 IP 라우팅 엘리먼트(액세스 라우터)와, 목적지 PoP의 IP 라우팅 엘리먼트(액세스 라우터) 및 응집형 코어(250)의 에지의 IP 라우팅 엘리먼트(응집형 코어 입구 라우터)가 이용된다.
응집형 코어(CC)(250)는 다양한 PoP(220)를 연결함에 있어 결함 복구 가능한 에너지 효율적인 WAN 백본 아키텍처를 제공한다. 전형적인 완전 혹은 부분 광학 PoP 상호 연결 메쉬를 도 3 및 도 4에 예시된 것처럼 각각의 PoP에 있는 액세스 라우터에 직접 연결된 단일 가상 IP 코어 라우터로 대체함으로써, CC(250)는 PoP(220)가 IP 코어 라우터를 이용하지 않을 수 있게 해준다.
도 3은 도 2와 관련하여 설명된 바와 같이 일 실시예에 따라 다수의 지역 네트워크와 하나의 응집형 코어 사이의 통신을 지원하는 PoP의 고수준 블록도를 도시한다.
구체적으로, PoP(320)는 예컨대 3개의 액세스 라우터(AR-1, AR-2, AR-3)를 포함한다. 액세스 라우터 AR의 각각은 개별 근거리 혹은 단거리 통신 링크를 통해 하나 이상의 지역 네트워크(310)와 통신한다. 액세스 라우터 AR는 또한 단거리 통신 링크를 통해 서로간에도 통신한다. 액세스 라우터(AR-1 내지 AR-3)의 각각은 개별 업스트림 및 다운스트림 장거리 통신 링크(330/340)를 통해 응집형 코어(CC)(350)의 개별 포트(351)와 통신한다.
다양한 실시예에서, 응집형 코어는 PoP중 하나와 지리적으로 근접하고/하거나 통합된다.
도 4는 도 2 및 도 3과 관련하여 전술된 것처럼 일 실시예에 따른 응집형 코어의 고수준 블록도를 도시한다. 구체적으로, 응집형 코어(400)는 장거리 입력 연결로부터 데이터를 수신하는 복수의 입구 장치(451)와, 장거리 출력 연결로 데이터를 전송하는 복수의 출구 장치(452) 및, 입구 장치(451)와 출구 장치(452) 사이에서 데이터를 선택적으로 스위칭하는 복수의 스위칭 장치(453)를 포함한다. 다양한 실시예에서, 입구 장치(451), 출구 장치(452) 및 스위칭 장치(453)는 모두 서로 근접 위치되어 로컬 연결 영역(local connections region)을 형성함으로써, 이 장치들 사이의 상호 연결 경로가 단거리 통신 링크에 의해 지원되게 한다.
일 실시예에서, 응집형 코어는 그 둘레에 코어 전송 스위치(CTS)로 표시된 스위칭 장치 네트워크에 의해 상호 연결되어 있는 응집형 코어 라인 카드(CCLC)를 포함한다. CCLC는 라우터 라인 카드와 기능적으로 유사한 방식으로 구현되는데, 즉, 각각의 CCLC는 패킷 프로세서, 패킷 버퍼를 갖는 패킷 프로세서 등을 포함한다.
예컨대 CCLC같은 입구 장치(451)가 PoP로부터 수신하는 모든 패킷들은 터널의 레이블(the label of a tunnel)로 분류 및 연관되어, 응집형 코어 프레임이라고 불리는 데이터 유닛을 형성한다. 여기서 터널이란, 입구 장치 혹은 CCLC의 입력 포트로부터 응집형 코어를 통해 출구 장치 혹은 CCLC의 출력 포트로 이어지는 프레임 경로를 말한다. 출구 장치 혹은 CCLC는 프레임에서 레이블을 제거하고, 이렇게 획득한 프레임을 목적지 액세스 라우터로 전달한다. 입구 장치 혹은 CCLC에서 패킷은 검사되고, 패킷의 목적지 액세스 라우터의 식별자는 할당된 터널 레이블의 선택하는데 이용될 것이다. 패킷 목적지 어드레스는 배정된 터널을 선택하는 유일한 기준이 될 수도 있고, 또는 배정된 터널을 선택하는 복수의 기준 중 하나가 될 수도 있다.
각각의 입구/출구 장치 혹은 CCLC는 적어도 하나의 CTS에 연결되며; 다양한 실시예들은 리던던시를 위해 다중의 CTS를 이용한다. CTS는 모든 입구/출구 장치 혹은 CCLC를 상호 연결하는 메쉬 네트워크를 형성한다.
일 실시예로, 각각의 CCLC는 응집형 코어 터널의 기점(origination)으로서 IP 라우팅 능력을 갖는 입구 CCLC로 동작할 뿐만 아니라 응집형 코어 터널의 종점(termination)으로서 IP 라우팅 능력을 갖지 않는 출구 CCLC로 동작한다.
일 실시예로, 각각의 CTS는 데이터 프레임 헤더에 포함된 터널링 레이블에 기반하여 데이터 프레임을 전달하는 고성능 단일 칩 스위치를 포함한다. 이 실시예세서, 예컨대 MPLS(Multi-Protocol Label Switching)같은 공지의 터널링 기술이 이용될 수도 있다. 선택 사항으로서, 레이블 할당 및 분배를 위한 시그널링 메커니즘과 레이블 포맷을 정의하기 위해 기존에 등록된 방식들이 이용될 수도 있다. 프레임 포맷은 모든 프레임이 동일한 사이즈를 갖는 것을 요구할 수도 있고, 또는 실시예에 따라 다른 사이즈를 갖는 것을 허용할 수도 있다.
다양한 실시예에서, 응집형 코어는 분산형 라우터로서 네트워크 관리 시스템에 의해 정의 및 관리되도록 되어 있다.
도 5는 도 2 내지 도 4와 관련하여 전술된 바와 같이 일 실시예에 따라 결함 복구성을 제공하는 응집형 코어의 고수준 블록도를 도시한다. 구체적으로, 응집형 코어(500)는 도 4와 관련해 전술된 응집형 코어(400)와 유사한데, 다만 응집형 코어(500)가 입구 및 출구 장치(혹은 CCLC)로 이루어진 모든 쌍 사이에 적어도 두 개의 노드-비중첩 경로를 활용함으로써 결함 복구성을 제공한다는 점은 다르다.
더 자세하게 도 5를 참조하면, 설명을 위해, 복수의 입구 장치(451) 중 어떤 것에 수신된 데이터가 특정 출구 장치, 즉, 출구 장치(452-3)을 통해 전송되도록 예정되었다고 가정한다. 임의의 입구 장치(451)에 수신된 트래픽은 응집형 코어(500)를 형성하는 다양한 코어 전송 스위치(453)을 통해 개별 주요 경로 P와 개별 백업 경로 B 모두를 경유해 혹은 이 두 경로 중 하나를 경유해 출구 장치(452-3)로 라우트됨을 알 수 있다.
도 5를 참조하면, 주요 경로 P는 실선으로 도시된 반면, 백업 경로 B는 점선으로 도시된다. 특히, 입구 장치(451-1)와 연관된 주요 경로는 CTS(453-1, 453-2, 453-4)를 포함하는 반면, 그 백업 경로는 CTS(453-8, 453-9, 453-4)를 포함하고; 입구 장치(451-2)와 연관된 주요 경로는 CTS(453-8, 453-9, 453-4)를 포함하는 반면, 그 백업 경로는 CTS(453-7, 453-6, 453-5)를 포함하고; 입구 장치(451-3)와 연관된 주요 경로는 CTS(453-8, 453-9, 453-4)를 포함하는 반면, 그 백업 경로는 CTS(453-7, 453-6, 453-5)를 포함하며; 입구 장치(451-4)와 연관된 주요 경로는 CTS(453-7, 453-9, 453-4)를 포함하는 반면, 그 백업 경로는 CTS(453-6, 453-5)를 포함한다(즉, 2-홉 백업 경로).
전술한 실시예들의 내용중에, 각각의 PoP는 단지 액세스 라우터로만 구현되는 반면, CC는 그 둘레가 CTS의 메쉬에 의해 상호 연결되어 있는 입구 라우터로서 구현된다. 따라서, 모든 PoP는 하나의 입구 라우터와 CC내의 코어 전송 스위치의 메쉬를 통해 상호 연결된다.
일반적으로, 응집형 코어 내부에서, CTS는 터널 레이블에 기반하여 각각의 프레임을 스위치한다. 모든 터널은 입구 CCLC의 코어 직면 인터페이스(여기에서 프레임은 응집형 코어에 의해 도입된 포맷에 따라 기술 및 캡슐화된다)에서 출발하여, 출구 CCLC의 PoP 직면 인터페이스(여기에서 프레임 캡슐화가 제거되어 원래 IP 패킷이 복구된다)에서 종료한다. 모든 터널은 PoP 액세스 라우터와 직면하는 네트워크 인터페이스에서 종료하므로, 출구 CCLC는 어떠한 IP 기능도 수행하지 않으며(즉, 개별 IP 패킷의 IP 헤더를 검사 또는 조사할 필요가 없음), 이런 이유로 출구 CCLC는 논리적으로 출구 스위치로 불린다. 따라서, 다양한 실시예에 따라 구성된 WAN 백본으로는, PoP간 데이터 패킷이 3개를 초과하는 IP 라우터(IP 헤더의 내용에 기반하여 패킷이 처리 및 라우트되는 네트워크 노드를 말함)를 지나가지 않는데; 다시 말해서 소스 PoP 내의 액세스 라우터, 응집형 코어의 에지에 있는 입구 CCLC, 그리고 목적지 PoP 내의 액세스 라우터를 지나간다. 이러한 상황은 PoP간 IP 트래픽의 총 부하를 유지하는데 필요한 전달 능력의 최소화를 보장하므로, 결과적으로 WAN 백본을 동작시키는데 필요한 에너지를 사실상 감소시킨다.
다양한 실시예로, 터널의 적어도 일부는 출구 CCLC의 PoP 직면 인터페이스가 아니라 목적지 PoP 액세스 라우터에서 종료한다. 이 실시예에서, 터널을 지원하는 CTS는 적절한 장거리 링크 혹은 단거리 링크를 통해 목적지 PoP에 접속될 것이다.
응집형 코어에서 터널링 및 데이터 포맷
다양한 실시예로, IP 라우팅 기능은 CC 내부의 CTS에 의해 수행되지 않으며; 오히려 각각의 CTS는 프레임 헤더내에 운반된 터널 레이블에 기반하여 모든 데이터 프레임을 전달한다. 소정의 CTS에서, 모든 상이한 레이블은 독립적인 터널을 식별하는데, 이것은 궁극적으로 목적지 액세스 라우터를 WAN 백본에 의해 상호 연결되어 있는 PoP 중 하나에 매핑시킨다. 레이블을 매핑하는 목적지 액세스 라우터는 광학 경로를 통해 출구 응집형 코어 라인 카드(CCLC)의 출구 인터페이스에 직접 연결된다. CCLC에 직접 연결되지 않는 액세스 라우터는 응집형 코어에 대응 레이블을 갖지 않는다.
도 6은 일 실시예에 따른 방법의 흐름도를 도시한다. 구체적으로, 도 6의 방법은 일 실시예에 따라 입구 라우팅 장치 혹은 CCLC에서 패킷 처리를 다루도록 한다.
단계(610)에서, 새로 수신된 패킷은 입구 라우팅 장치 혹은 CCLC에 의해 검사되고, 단계(620)에서 이 패킷의 목적지 어드레스 혹은 목적지 PoP가 식별된다. 즉, 처리박스(625)를 참조하면, 새로 수신된 패킷에 담겨 있거나 연관되어 있는 헤더 정보 혹은 페이로드 정보는 위험군 데이터(at-risk data), 패킷 식별 데이터, 트래픽 흐름 데이터 및/또는 다른 데이터를 식별하기 위해 검사될 것이다.
단계(630)에서, 식별된 목적지 어드레스 혹은 PoP에 응답하여 패킷이 적절한 터널 레이블에 매핑된다. 다시 말해서, 처리박스(635)를 참조하면, 목적지 어드레스 혹은 PoP와 연관된 적절한 터널 및/또는 레이블을 식별하기 위해, 로컬 CCLC 레이블 데이터베이스 혹은 다른 레이블 데이터베이스에 저장된 정보가 검색된다.
단계(640)에서, 패킷은 하나 이상의 터널을 통해 목적지 어드레스 혹은 PoP로의 전송을 위해 개별적으로 혹은 다른 패킷과 함께 프레임 포맷으로 캡슐화된다. 처리박스(645)를 참조하면, 프레임 포맷은 고정형 프레임 사이즈 포맷, 가변형 프레임 사이즈 포맷, 단일 패킷을 포함하는 프레임, 다중 패킷을 포함하는 프레임, 패킷의 일부분들을 포함하는 다중 프레임 중 어떤 것을 포함할 수 있고/있거나 응집형 코어 CTS 네트워크를 횡단하기 적절한 그 밖의 다른 프레임 포맷을 포함할 수 있다.
단계(650)에서, CCLC는 적절한 경로, 레이블 및/또는 터널 정보에 따라 하나 이상의 프레임을 응집형 코어 내부의 하나 이상의 CTS를 향해 전송한다.
일반적으로 말해서, 입구 라우팅 장치 혹은 CCLC는 자신의 IP 라우팅 능력을 이용하여 모든 착신 패킷의 목적지 액세스 라우터를 식별하고, 그에 따라서 각각의 패킷을 적절한 터널 레이블에 매핑한다. 입구 라우팅 장치 혹은 CCLC는 착신 패킷을 기준 프레임 포맷으로 캡슐화하는데 필요한 패킷 큐잉(packet queuing) 및 프로세싱 기능을 포함한다.
응집형 코어를 위해 채택된 프레임 포맷은 프레임이 단일 패킷으로 이루어졌는지 혹은 다중 패킷을 포함하는지를 정의하는데, 예컨대 고정형 프레임 사이즈 인지 혹은 최대 프레임 사이즈인지를 정의한다. 다중 패킷을 더 큰 프레임으로 종합하는 것은 이점도 있고 단점도 있다. 주요 절충 사안(tradeoff)은, 프레임 조작 동작이 수행될 주파수의 감소로 얻어지는 절전효과와, 지연과 처리량과 관련한 네트워크 성능사이의 균형이다(각각의 패킷은 완전 프레임이 형성되어 입구 CCLC 외부로 전송될 준비가 되기까지 많은 패킷을 기다려야 하므로 패킷마다의 큐잉 지연의 확장을 경험할 수 있다).
출구 장치 혹은 CCLC는 예컨대 프레임 헤더의 터널 레이블에 기반하여 자신의 출력 포트 중 하나로 매핑한다. 출력 포트를 식별한 후에, 출구 CCLC는 프레임 헤더를 제거하고, 다중 패킷 프레임인 경우에는 원래의 IP 패킷들을 출력 포트 앞에 있는 큐에 따로따로 저장한다.
CTS는 입구 CCLC와 출구 CCLC 사이의 상호 연결 네트워크의 단일의 구성 요소이다. 패킷을 입구 장치 혹은 CCLC로부터 출구 장치 혹은 CCLC로 전달하기 위해, CTS는 작은 테이블을 이용하여 터널 레이블을 출력 인터페이스로 매핑한다. CTS가 다루는 터널 레이블의 수는 단일 CTS를 통과하는 터널의 수이기도 한데, 이 수는 전형적으로 응집형 코어로 직접 연결된 액세스 라우터의 개수 N을 초과할 필요가 없다.
감소된 메모리 실시예
다양한 실시예에서, CTS의 에너지 효율을 최대화시키기 위해, 오프-칩 패킷 버퍼 메모리는 CTS에서 완전히 제거된다. 전체적인 응집형 코어 트래픽 처리량을 과도하게 양보하지 않으면서 버퍼 메모리의 제거를 가능하게 하기 위해, CTS는 역압 신호(backpressure signals)를 자신의 근접하는 CTS 및 CCLC 인스턴스와 교환한다. 근접 노드 사이의 역압 신호의 전파 지연은 CTS가 패킷 손실을 피하기 위해 반드시 제공해야 하는 버퍼링의 분량을 정의한다. 역으로, CTS내에 온-칩으로 구현될 수 있는 버퍼 메모리의 최대 사이즈와 CTS의 총 전송 능력은 CTS와 그에 근접한 CTS 및 CCLC 인스턴스 사이의 최대 허용 거리를 정의한다.
예시를 위해, 온-칩 버퍼 메모리 사이즈가 BMax=32MB로 선택되고, 버퍼 공간의 절반은 역압 전송 대기 시간(△BMax=16MB)의 영향을 완화시키는데 할당되며, 총 전달 용량은 C=1Tbps이며, 상호 연결 링크의 데이터 신호의 전파 속도는 v=2·108m/s이라고 가정하면, 역압 전송의 대기 시간과 호환 가능한 CTS 입력 링크의 최대 길이는 다음의 수학식 1로 주어진다.
Figure 112013092358195-pct00001
LMax의 작은 값으로 인해(전형적인 WAN 백본의 지리적 적용 범위에 비하여 작음), WAN 백본의 코어는 집중된 지리 영역 내에 응집되어야만 한다(적용된 영역의 실제 크기는 온-칩 버퍼 메모리의 사이즈에 선형 비례하고, CTS의 총 전송 능력에는 역비례한다).
응집형 코어의 둘레 역시 사이즈가 제한될 수 있는데, 그 이유는 공간적으로 떨어져 있지만 CTS 전송 능력 및 버퍼 사이즈와 호환 가능한 거리 내에 있는 클러스터 형식의 CCLC 집합체 때문이다. 일 실시예로, 이러한 클러스팅 방식은 CTS를 위치시키는데 이용하도록 채택된다. 구체적으로, CCLC와 CTS를 서로 분리되어 있는 클러스터에 세분하는 것은 가장 빈번한 유형의 재해적 고장과 장비 고장의 경우에도 응집형 코어에 결함 복구성을 제공하도록 되어 있다.
CTS 에서의 큐잉 및 트래픽 관리
CTS는 그 주변이 업스트림하는 CTS 및 입구 CCLC 인스턴스로부터 수신되는 데이터 프레임의 도착 속도를 제한하는 플로우 제어 메커니즘(역압)을 도입함으로써 오프-칩 버퍼 메모리의 필요성을 없앤다. 일 실시예로, 링크 기반 역압 메커니즘은 CTS 상호 연결 네트워크로 진입하는 모든 프레임이 목적지 액세스 라우터를 향한 경로에서 결코 중단되지 않도록 보장하는데 이용된다. 다른 실시예로, 역압 목표를 보다 정교하게 식별하여 더 엄격한 서비스 품질(QoS)이 보장되도록 하기 위해 보다 정교한 플로우 제어 프레임워크(frameworks)가 이용된다.
도 7은 일 실시예에 따른 큐잉 구조 및 링크 기반 역압 메커니즘의 흐름도를 도시한다.
단계(710)을 참조하면,K개의 인터페이스를 가지면서 CTSi로 표시되어 있는 CTS가 각기 K개의 큐로 이루어진 K개의 그룹을 유지한다.
단계(720)에서, 각각의 그룹은 CTSi의 출력 포트와 연관되고, 따라서 각각의 다운스트림 CTS와 연관된다. 예를 들어, CTSi의 큐 그룹 j는 출력 포트 j 및 그 대응하는 다운스트림 CTS 즉 CTSj와 연관된다.
단계(730)에서, 각 그룹의 각각의 큐는 그 주변이 다운스트림하는 CTS의 대응 출력 포트와 연관된다. 예를 들어, CTSi의 큐 그룹 j의 각각의 큐 Qjp는 CTSj의 출력 포트 p와 연관된다.
단계(740)에서, 본 방법은 CTS에 의해 수신될 다음 프레임을 대기한다.
단계(750)에서, 다음 프레임이 CTS에 의해 수신될 때, 그 프레임은 프레임과 연관된 터널 레이블에 매핑하는 큐에 첨부된다. 예를 들어, CTSi가 프레임을 수신하면, 이것은 프레임을 프레임의 터널 레이블에 매핑하는 큐에 첨부한다(매핑은 터널에 의해 통과되는 CTSj의 출력 포트를 고려한다).
단계(760)에서, 만약 큐가 차단도지 않는다면, 프레임은 큐에서 그에 대응하는 출력 포트로 전송될 수 있다. 예를 들어, 소정 시간에 큐 Qjp의 상태는 CTSj로부터 수신된 최근 통지(latest notification)의 각각의 역압 비트의 값에 따라서 차단되거나 활성화될 수 있다. 차단시에는, CTSj로부터의 다음 통지에서 역압 비트를 청산(clearing)함으로써 큐 Qjp가 다시 활성이 될 때까지 큐 Qjp는 패킷을 CTSj로 전송하는 것이 허용되지 않는다.
단계(770)에서, 가변형 Rj가 CTSi의 각각의 출력 포트에 대해 유지된다. 처리박스(775)를 참조하면, 가변형 Rj는 계산되거나, 경험적으로 결정되거나 혹은 다른 일부 메커니즘을 이용하여 정의될 수 있다. 예를 들어, 모든 출력 포트 j에 대해, CTSi는 가변형 Rj를 유지하는데, 여기서 가변형 Rj는 큐 그룹 j의 모든 큐의 총 길이를 나타내며, 예컨대 WRR(weighted-round-robin) 스케줄링 알고리즘같은 선택한 스케줄링 방침에 따라 활성 큐의 헤드로부터 프레임을 추출하는 스케줄러(scheduler)를 실행시킨다. 출력 포트 j의 스케줄러가 그룹 j의 큐를 포트 용량 한도내의 속도로 비우는 동안, 해당 큐는 훨씬 더 빠른 속도로 채워질 수 있는데, 그 이유는 이들이 최대 K개의 입력 포트로부터 프레임을 수신할 수 있기 때문이다.
단계(780)에서, 역압 통지 메시지는 임계 레벨을 초과하는 가변형 Rj에 응답하여 업스트림으로 전송된다. 처리박스(785)를 참조하면, 역압 통지는 하나 이상의 차단 상태의 큐를 나타내는 비트맵, 특정의 차단 상태 큐를 나타내는 일반 메시지, 제어 메시지 혹은 하나 이상의 차단된 큐를 나타내는 일부 다른 유형의 메시지나 신호 중 어떤 것을 포함할 수 있다. 예를 들어, 혼잡과 프레임 오버플로우(overflow)를 막기 위해, CTSi는 가변형 Rj를 모든 출력 포트 j에 대해 모니터한다. Rj가 특정 임계(이하에 계산됨)를 초과하면, CTSi는 역압 통지 메시지를 모든 업스트림 이웃에게 전송하여, 포트 j로 목적지가 설정된 프레임의 전송을 중지시킨다. 업스트림 CTS 또는 CCLC로 전송된 역압 통지는 K 비트의 비트맵으로 이루어지는데, 여기에서 각각의 비트는 CTSi의 별개의 출력 포트를 나타낸다. 비트맵의 비트가 세트(set)일 때, 업스트림 업스트림 CTS 또는 CCLC의 대응하는 큐는 차단 상태로 진입한다.
역압 임계 및 지리적 적용 범위
역압 임계의 사이징(sizing)은 업스트림 CTS 또는 CCLC인스턴스에 대해 역압을 표명(assertion)한 이후에 버퍼 오버플로우 상태 및 프레임 손실을 막을 목적으로 추진될 것이다. 예를 들어, CTSi는 Rj로 표시되는 큐 그룹 총 길이가 임계 T를 초과할 때 큐 그룹 j에 대해 역압을 표명한다고 가정하면, 역압 표시(backpressure indication)가 업스트림 CTS 또는 CCLC에 효력을 발휘하기 전에 CTS에 도착하는 최대 bMax=c·LMax/v 비트를 예상할 수 있고, 여기에서 c는 입력 링크의 용량(예컨재 c=100Gbps)이고, v는 입력 링크를 따른 신호 전파 속도(예컨대 v=2·108m/s)이다. 최악의 경우, 업스트림 노드가 역압 표명에 응답하여 프레임 전송을 중단하기도 전에, 그룹 j로 목적지가 정해진 최대 K개의 프레임 버스트(burst)가 모든 K개의 입구 포트로부터 도착할 수도 있다. 역압이 모든 업스트림 노드에 효력 발휘를 시작하기 전에 그룹 j에 대해 CTSi가 수신할 수 있는 최대 비트량은 △BMax=c·LMax/v 이고, 여기에서 c=K·c는 CTS의 전체 전송 용량이다. 총 버퍼 사이즈 BMax와, CTS와 그 업스트림 노드중 임의의 노드 사이의 최대 거리 LMax가 주어지면, 역압 임계 T는 다음의 수학식2로 계산될 수 있다.
Figure 112013092358195-pct00002
예로서, c=1Tbps, BMax=32MB, LMax=10km 및 k=10이면, 역압 임계는 T=2.6MB이다.
큐 그룹 당 역압 임계(per-queue-group backpressure threshold)를 정의하는 공식은 모든 다른 변수들(임의의 역압 임계를 포함)의 값이 공지된 이후에 근접 노드들 사이에 허용되는 최대 물리 거리를 정의하기 위해 역전될 수 있다.
Figure 112013092358195-pct00003
예를 들어, △BMax=BMax/2이면, 두 개의 CTS 사이(그리고 CTS와 CCLC 사이)의 최대 거리는 LMax=25.6km이다. 역압 임계 T의 값을 선택함에 있어, 절충 사안은 큐 당 높은 처리량(high throuput per queue)(더 높은 T 값)과 낮은 큐잉 지연(더 낮은 T 값) 사이의 균형이다.
전술한 수치예에서 변수에 할당되는 값들은 특정 사이즈의 메모리 기술로 얻을 수 있는 메모리 사이즈 및 속도에 영향을 미친다. 이 실시예에서, 근접하는 노드들 사이의 최대 거리가 수 km를 초과하지 않는다면, CTS 엘리먼트는 응집형 코어 내부의 패킷 손실을 완전히 막을 수 있다. 그 결과, 다양한 실시예의 CTS 엘리먼트 및 CCLC는 일반적으로 전체 WAN 백본에 의해 커버되는 것보다 훨씬 더 작은 지리적 영역으로 집중된다. 그러나, 더 큰 사이즈나 더 높은 속도를 갖는 개선된 메모리 기술을 이용하는 다른 다양한 실시예에서, 응집형 코어의 지리적 범위는 확장된다.
다양한 실시예들이, 프레임 역 캡슐화(decapsulation)에 이용되면서 경로내의 다음 엘리먼트로부터의 역압에는 응답할 필요가 없는 출구 스위치의 이용을 고려한다. 즉, 이 출구 스위치는 역압이 이용되는 것을 멈추게 하면서 프레임 역 캡슐화가 발생하는 포인트이다. 이러한 두 개의 개념을 출구 스위치로 정의된 기능에 통합시킴으로써, 출구 스위치는 자체적인 장치, CTS와 같은 장소에 배치된 장치 및/또는 CCLC와 같은 장소에 배치된 장치로서 구현될 수 있다. 이러한 응집형 코어의 수정은 개별적으로 이용되거나 혹은 응집형 코어 장치와 조합적으로 이용되는 것으로 간주된다.
전술한 바와 같이, 출구 스위치는 통상적으로 목적지 PoP의 액세스 라우터인 다음 노드로부터의 역압을 인지하거나 응답할 필요가 없다. 그러나, 일부 실시예에서, 출구 스위치와 목적지 PoP의 통신을 지원하는 장거리 링크는 출구 스위치에 의한 이용을 위해 역압 표시를 제공할 수도 있다.
응집형 코어 상호 연결 네트워크의 특성
CTS 엘리먼트에 의해 형성되는 상호 연결 네트워크의 토폴로지는 입구 CCLC와 출구 CCLC 사이의 트래픽 수요의 평가에 대해 조정될 수 있다. 일반적으로, 요구되는 CTS 엘리먼트의 개수는 트래픽 매트릭스의 균일성(uniformity)에 따라 증가한다. 결함 복구성을 위해, 상호 연결 네트워크의 총 스위칭 능력은 리던던트 경로를 수용하도록 보강될 수 있다. 장애 복구성과 관련한 한 가지 방법은 CTS 엘리먼트의 네트워크가 제공해야 하는 경로 리던던시의 정도를 정의한다.
일반적으로, CTS의 큐잉 구조는 횡당하는 터널의 개수와 무관하다. 이러한 특성은 CTS의 확장성(scalability)과 WAN 백본의 사이즈 사이의 종속성(dependency)을 제거한다.
장거리 세그먼트( Long - haul segment )
비교적 작은 지리적 영역(예컨대 수 십 km 반경 이내)내에서 WAN 백본의 코어의 집중화(concentration)는 WAN의 전체 아키텍처에 새로운 세그먼트를 도입한다. 네트워크의 이 부분은 PoP를 응집형 코어에 연결하고, 장거리 세그먼트로 표시된다. 일 실시예로, WAN 백본의 장거리 세그먼트는 IP 라우터의 이용을 차단하도록 구성된다. 다양한 실시예에서, 장거리 세그먼트는 수동 광학 네트워크(passive optical network)를 이용하여 구현된다.
일 실시예로, 장거리 세그먼트는 광 경로들이 듬성듬성 연결되어 있는 메쉬를 포함하되, 이때 노드 사이의 그 연결된 정도는 응집형 코어와 각각의 PoP 사이의 적어도 두 개의 노드-비중첩 경로를 정의하기에는 충분한 정도이다. 이런 방식으로, 각각의 PoP는 응집형 코어로의 기본 광 경로와 리던던시용 백업 경로에 의존할 수 있다.
일 실시예로, 결함 복구성을 위해 PoP를 응집형 코어에 연결하는 경로들은 응집형 코어의 에지에 있는 별개의 CCLC와 PoP 내부의 별개의 액세스 라우터에서 종료한다.
일반적으로, 본원에 설명된 응집형 코어 네트워크 아키텍처는 PoP 사이를 가로지르는 패킷들이 반드시 횡단해야하는 확정 개수의 라우터를 바람직하게 제공한다. 또한 WAN 백본의 에지를 현재 상호 연결하는 장거리 광학 링크의 메쉬는, 최소 버퍼 공간(CTS)를 갖고 상품화된 스위칭 엘리먼트로 이루어진 모듈화된 상호 연결 네트워크로 대체된다. 더 나아가, 다양한 실시예에서, PoP는 전체적으로 광학 성분들로 구성된 장거리 광학 경로에 의해 응집형 코어에 연결된다.
모든 PoP간 트래픽은 응집형 코어를 통하므로, 응집형 코어는 각각의 PoP로/로부터의 모든 트래픽을 최적으로 모아서, 가능하다면 최소 개수의 광학(혹은 계층-2) 연결로 운반한다. 또한, 응집형 코어의 디멘저닝(dimensioning)은 PoP 간 트래픽 수요를 고려하여 배타적으로 이루어질 수 있고, PoP의 지리적 설치로부터는 어떠한 제약도 받지 않는다. 분산형 WAN 백본 아키텍처에서, PoP의 설치는 트래픽 수요에 의해 요구되는 최소량과 비교할 때 배치된 연결성 자원량을 증가시키는 역할을 한다. 응집형 코어의 이러한 특성은 보다 에너지 효율적이면서 간결한 네트워크를 만든다.
예시적인 CCLC
도 8은 일 실시예에 따른 응집형 코어 라인 카드(CCLC)의 고수준의 블록도를 도시한다. 구체적으로, 도 8은 복수의 입력 링크가 입력 링크 어댑터(810)에서 종료되는 CCLC를 도시한다. 도 8의 CCLC는 여러 도면들과 관련하여 사실상 본원에 설명된 것과 동일한 방식으로 동작한다.
입력 링크 어댑터(810)로 수송되는 패킷은 패킷 프로세서(820)에 제공되고, 여기에서 패킷이 검사되어 다양한 소스 어드레스, 목적지 어드레스 및/또는 수신된 패킷과 연관된 다른 변수들이 결정된다. 패킷 프로세서(820)는 IP 룩업 테이블(825)와 협력하는데, 이 IP 룩업 테이블은 여러 IP 어드레스와 연관된 경로 관련 정보를 저장하고 있다. 예를 들어, 도 1 내지 도 7을 참조하여 설명된 것처럼, 검사된 패킷과 연관된 목적지 어드레스 또는 목적지 PoP는 패킷을 적절한 터널 레이블에 매핑하는데 이용된다.
프레이머(framer) 및 트래픽 관리기(830)는 패킷 버퍼(835)와 협력하여, 적절한 목적지 IP 어드레스 또는 목적지 PoP로 전달하기 위해 하나 이상의 패킷을 프레임 포맷으로 캡슐화한다. 다양한 실시예에서, 패킷 버퍼(835)는 레이블 정의된 경로 또는 터널과 연관된 다양한 버퍼를 포함하는데, 여기에서 패킷은 하나의 프레임 포맷에 따른 캡슐화 및 적절한 레이블 정의된 경로 또는 터널을 통한 수송 이전에 잠깐 버퍼링된다.
다양한 실시예에서, 선택된 프레임 포맷으로 기술된 프레임은 동일 목적지 액세스 라우터를 공유하는 하나 이상의 연속 패킷을 포함할 수 있다. 프레임은 목적지 액세스 라우터로의 경로의 레이블을 포함하는 프레임 헤더 필드(frame header field)와, 프레임 데이터 콘텐츠의 무결성(integrity)을 보존하는데 유용한 정보를 포함할 수 있는 프레임 트레일러 필드(frame trailer field)에 의해 범위가 정해진다. 프레임의 페이로드 필드는 고정형 사이즈 또는 가변형 사이즈를 가질 수 있고, 불완전 패킷(incomplete packet)의 최초 또는 최종 세그먼트를 포함할 수 있다. 프레임의 페이로드가 패킷으로 완전히 채워지거나 또는 프레임 구성 시작 이후 사전 정의된 분량의 시간이 경과하면, 프레이머는 프레임의 구성을 마친다.
출력 링크 어댑터(840)는 캡술화된 패킷을 포함하는 프레임을 수신하고, 이 프레임을 하나 이상의 적절한 출력 링크를 통해 적절한 레이블 정의 경로 또는 터널(예컨대 응집형 코어 내부의 하나 이상의 전송 스위치)을 지원하고 있는 하나 이상의 각각의 다음 네트워크 엘리먼트를 향해 수송 혹은 전송한다.
예시적인 CTS
도 10은 일 실시예에 따른 코어 전송 스위치(CTS)의 고수준의 블록도를 도시한다. 구체적으로, 도 9는 CTS의 간략화된 도면을 도시하는데, 제 1 입력 포트 INj(905j)와 제 2 입력 포트 INk(905k)의 각각은 복수의 큐 Qj1, Qj2, Qk1 및 Qk2(910j1, 910j2, 910k1, 910k2) 중 하나 이상의 큐를 통해 제 1 출력 포트 OUTj(920j)와 제 2 출력 포트 OUTk(920k) 중 하나 또는 둘다로 라우트된다. 도 10의 CTS는 여러 도면과 관련하여 본원에 설명된 것과 사실상 동일한 방식으로 동작한다.
복수의 큐 Qj1, Qj2, Qk1 및 Qk2의 각각의 활용도는 큐 및/또는 콘트롤러(940)와 연관된 제어 회로에 의해 모니터된다. 도 1 내지 도 7과 관련하여 전술된 바와 같이, 다양한 임계 레벨을 초과하는 큐 활용도에 응답하여, CTS(900)는 그에 대응하는 역압 표시 신호를 입력 포트를 통해 CTS로 트래픽을 전송하는 네트워크 엘리먼트로 제공한다.
예를 들어, 도 9에 도시된 여러 큐(910)를 참조하면, 제 1 큐(910j1)는 완전히 음영처리되어 있고(이것은 완전 활용을 표시함), 제 2 큐(910j2)와 제 3 큐(910k1)는 부분적으로 음영처리되어 있으며(이것은 부분적 활용을 표시함), 제 4 큐(910k2)는 음영처리되지 않았다(활용이 없거나 적음을 표시함). 제 1 큐(910j1) 및 제 2 큐(910j2)는 제 1 출력 포트 OUTj와 연관되고 그들의 조합된 활용도는 대응하는 임계 Rj를 초과하므로, 제 1 출력 포트 BP(i,j)와 연관된 역압 신호는 논리 "1"로 세트되어 혼잡 상태를 표시한다. 제 1 출력 포트 BP(i,j)와 연관된 역압 신호는 입력 포트(905j, 905k)의 각각으로부터 네트워크 엘리먼트를 향해 전송됨을 유의하며, 이때 네트워크 엘리먼트는 트래픽을 그 입력 포트로 전달함을 유의하라.
도 10은 일 실시예에 따라 복수의 인터넷 서비스 제공자(ISP)를 포함하는 네트워크의 고수준 블록도를 도시한다. 구체적으로, 복수의 ISP로서, 예시적으로 기재된 5개의 ISP의 각각은 각각의 영역(1010) 내의 각각의 커뮤니티 사용자 또는 가입자에게 서비스를 제공한다. 실제로, ISP의 각각은 논리적 관점에서 별개의 PoP를 형성하지만, ISP와 연관된 네트워크 엘리먼트의 순수 사이즈 또는 개수는, 본원에 논의된 응집형 코어 토폴로지가 물리적 관점에서 바람직하게 채용될 수도 있을 정도에 해당한다.
각각의 ISP에 대해, ISP의 각각의 영역(1010) 내의 사용자 혹은 가입자와 연관된 데이터 트래픽은 하나 이상의 액세스 라우터(도시 안 됨)를 통해 각각의 응집형 코어(1050)로 전송된다. 또한, 각각의 ISP는 캐시(1060)와 데이터 센터(1070)와 연관된다. 캐시(1060)는 ISP의 측면에서 이용하기 적절한 콘텐츠 캐시 혹은 다른 캐시를 포함할 수도 있다. 데이터 센터(1070)는 ISP의 측면에서 이용하기 적절한 네트워트 운영 센터(NOC;network operation center) 혹은 다른 관리 시스템을 포함할 수도 있다.
각각의 ISP와 연관된 각각의 응집형 코어(1050)는 이웃 ISP와 연관된 적어도 하나의 다른 응집형 코어(1050)와 통신한다. 따라서, 다양한 실시예에서, 하나 이상의 PoP를 나타내는 ISP는 하나 이상의 PoP를 나타내는 다른 ISP와 통신을 유지한다. 다양한 다른 실시예에서, 본원에 설명된 응집형 코어 토폴로지를 이용하기 위해 ISP와 연관된 네트워크 토폴로지는 다양한 관리 이점, 에너지 이점, 서비스 품질 이점 및 기타의 이점들을 개별 ISP에게 제공한다.
도 10의 네트워크가 유사한 응집형 코어 토폴로지를 이용하는 5개의 ISP를 포함하는 것으로 도시되어 있지만, 모든 ISP가 응집형 코어 토폴로지를 이용할 필요는 없음을 인지할 것이다. 즉, 다양한 실시예로, ISP의 응집형 코어는 다른 ISP의 응집형 코어 및/또는 종래의 토폴로지를 이용하는 ISP와 연관된 복수의 코어 라우터와 통신할 수 있을 것이다.
다양한 실시예에서, 응집형 코어의 상호 연결 네트워크를 가로질러 전송된 데이터 유닛의 포맷은 다양한 스위칭 엘리먼트 내에 대용량 큐잉 버퍼의 필요성을 없앨 수 있도록 최적화됨으로써, 에너지를 절약하고 서비스 품질(QoS) 수준을 지킨다.
일 실시예로, 응집형 코어는 임의의 한 목적지에 대역폭 자원의 과배정되는 것을 막기 위해 시간에 따라 변하는 최종 목적지마다의 트래픽 수요를 조정하도록 된다. 이런 방식으로, 응집형 코어로 데이터를 공급하는 장거리 광학 링크를 구현하는데 필요한 프로비져닝된 대역폭의 총 분량이 감소된다.
다양한 실시예에서, 응집형 코어 토폴로지는 WAN 백본와 관련한 제어, 관리 및 유지보수 영역의 간략화를 가능하게 한다. 다양한 실시예에서, 대부분의 중요한 엘리먼트(즉, 응집형 코어의 CCLC 및 CTS)를 지리적으로 같은 장소에 배치함으로써, 몇몇 운영 센터에 유지보수 및 수리 관리자를 바람직하게 집중화할 수 있다.
다양한 실시예에서, 응집형 코어 토폴로지는 점차 증가하는 트래픽 수요에 응답하여 WAN 백본의 총 전송 용량을 확장하는 저비용의 옵션을 가능하게 한다. 더 나아가, 응집형 코어는 점진적으로 채용될 수 있으므로, 서비스 제공자는 기존에 존재하던 WAN 백본 인프라 구조를 동작에 지장을 주지 않으면서 점진적으로 업그레이드할 수 있다. 즉, 다른 PoP가 기존의 인프라 구조를 통해 계속 연결되는 동안 응집형 코어는 일부 PoP에 의해 채용 및 연결될 수 있다.
다양한 실시예에서, 응집형 코어 토폴로지는 응집형 코어 아키텍처의 다음 특성들, 즉, (1) 예컨대 응집형 코어 및 PoP같은 지리적으로 집중화된 엔티티 내에서 가장 잦은 결함 사건을 국한시킴(localization)으로써 결함을 보다 쉽게 격리하는 특성과, (2) 지리적인 실행 범위를 다시 한 번 더 축소함으로써 자동적인 복구 메커니즘을 수반하면서 신호 대기 시간을 감소시키는 특성으로 인해 결함 복구 및 결합 복원을 위한 프레임워크를 단순화시킨다.
다양한 실시예에서, WAN 백본 네트워크의 감소된 에너지 소비는 전통적인 백본 아키텍처의 코어 IP 라우터를 코어 전송 스위치(CTS)라고 불리는 단일 칩 스위칭 엘리먼트로 대체함으로써 달성된다. CTS는 동일한 전송 용량을 갖는 IP 라우터보다 더 적은 파워를 소비하는데, 그 이유는 이것이 모든 IP 라우팅 기능을 제거하고 또한 패킷 버퍼 메모리가 칩상에 전적으로 구현될 수 있게 할 정도로 메모리 사이즈가 충분히 작기 때문이다. 모든 IP 라우팅 기능을 제거함으로써, 전형적인 IP 라우터 설계인 IP 룩업 테이블을 위한 외부 메모리(이것은 큰 전력을 필요로 하는 장치임)와 복잡한 패킷 처리 장치를 없앨 수 있다. 패킷 버퍼를 구현하는 메모리를 칩에 통합하는 것은, 패킷을 버퍼링하기 위해 IP 라우터에 흔히 이용되는 대용량의 외부 메모리 및, 패킷 처리 장치에 대한 인터페이스에 의한 전력 소비를 없앤다.
본원에 설명된 코어 라우팅 시스템의 다양한 실시예의 맥락에서, WAN 백본의 에너지 효율은 많은 에너지를 필요로 하는 IP 라우터로부터 적은 에너지를 필요로 하는 패킷 스위칭 엘리먼트(즉, CTS)로 전송 용량의 대부분을 이관시킴으로써 개선된다. CTS의전력 소비는 IP 라우터의 전력 소비보다 수십 배 더 적은데, 그 이유는 CTS가 패킷 처리를 최소화시키면서 모든 오프-칩 메모리를 제거하기 때문이다. 이러한 에너지 절약적인 간략화는, 모든 IP 라우팅 기능을 제거하면서 패킷 버퍼의 사이즈를 WAN 백본의 무손실 동작을 보장하는 최소 사이즈로 정확히 맞춰 구성함으로써 가능해진다.
본 발명의 일 실시예는 액세스 라우터 사이의 네트워크 백본 경로가 결코 하나의 라우팅 노드를 초과 이용하지 않는 응집형 코어 장치를 제공한다. 구체적으로, 액세스 라우터 사이에 패킷을 라우팅하기 위한 응집형 코어는 복수의 입구 라우터와, 복수의 코어 전송 스위치와, 복수의 출구 스위치를 포함하되, 각각의 상기 입구 라우터는 하나 이상의 액세스 라우터로부터 패킷을 수신하여, 각각의 수신된 패킷과 연관된 목적지 어드레스를 결정하고, 상기 목적지 어드레스와 연관된 액세스 라우터에서 종료하는 복수의 경로 중 하나 이상의 경로에 각각의 패킷을 매핑하고, 각각의 상기 코어 전송 스위치는 복수의 경로를 지원하며, 각각의 상기 출구 스위치는 상기 출구 스위치와 하나 이상의 코어 전송 스위치에 의해 지원되는 경로를 통해 상기 출구 스위치에 수신된 패킷을 하나 이상의 액세스 라우터로 운반하도록 구성된다.
이 실시예에서, CTS 엘리먼트의 네트워크를 지난 후에, 패킷에 의해 식별되는 다음 라우팅 노드는 패킷의 목적지 액세스 라우터이다. 이 실시예에서, 응집형 코어의 CTS 엘리먼트와 목적지 액세스 라우터 사이에는 어떠한 "출구 라우터"도 존재하지 않는다. 패킷은, "입구 라우터"를 구성하는 것과 동일한 하드웨어지만 패킷에 대한 그 하드웨어의 기능은 IP 헤더 룩업이 엘리먼트에 존재하지 않는다는 점에서 논리적으로 CTS 엘리먼트의 것과 동일한 그런 하드웨어를 지날 것이다. 이 실시예에서, 최종 논리 엘리먼트는 "출구 스위치"인 것으로 간주되는데, 이것은 입구 라우터와 물리적으로 동일한 장소에 배치될 수 있다.
다른 실시예에서, 다양한 코어 및 출구 스위치가 이용되고, 장거리 링크 혹은 단거리 링크가 모든 연결 혹은 일부 연결에 이용될 것이다. 구체적으로, 입구 라우터가 장거리 연결 혹은 단거리 링크를 통해 각각의 액세스 라우터에 접속되는 일 실시예에서, 입구 라우터 및 출구 스위치는 단거리 링크에 의해 CTS에 접속되고, CTS는 단거리 링크에 의해 다른 CTS에 접속되며, 출구 스위치는 장거리 연결 혹은 단거리 링크를 통해 각각의 액세스 라우터에 접속된다.
다른 실시예에서, 입구 라우터에서 액세스 라우터로의 각각의 경로는 사전 정의된 개수의 코어 전송 스위치에 의해 지원된다.
다른 실시예에서, 버퍼 메모리의 사이즈를 최소화시키기 위해 다양한 플로우 제어가 적용된다. 예를 들면, 적어도 일부의 코어 전송 스위치는 입구 라우터와 다른 코어 전송 스위치에 플로우 제어 정보를 디스패치할 수 있다. 다른 실시예로, 출구 스위치의 일부 혹은 모두는 입구 라우터와 코어 전송 스위치에 플로우 제어 정보를 디스패치할 수 있다. 또다른 실시예에서, 입구 라우터와 코어 전송 스위치는 그들이 각각의 경로 외부로 패킷을 운반하는 순서를 조정하기 위해 플로우 제어 정보를 활용할 수 있다.
다른 실시예에서, 하나 이상의 코어 전송 스위치 및/또는 하나 이상의 출구 스위치의 패킷 버퍼를 구현하는데 이용되는 메모리는 단일의 전자 부품의 패킷 처리 로직과 통합된다.
전술한 내용이 본 발명의 다양한 실시예들을 다루는 반면, 본 발명의 다른 실시예와 추가의 실시예는 본 발명의 기본 범주를 벗어나지 않으면서 고안될 수 있을 것이다. 따라서, 본 발명의 적절한 범주는 이후의 특허청구범위에 따라 결정될 것이다.

Claims (10)

  1. 액세스 라우터들 사이에 패킷을 라우팅하기 위한 응집형 코어 아키텍처(condensed core architecture)로서,
    적어도 하나의 입구 장치(at least one ingress device)―각각의 입구 장치는 하나 이상의 액세스 라우터로부터 패킷을 수신하여, 각각의 수신된 패킷과 연관된 목적지 어드레스를 결정하고, 상기 각각의 수신된 패킷을 상기 목적지 어드레스와 연관된 액세스 라우터에서 종료하는 복수의 경로 중 하나 이상의 경로에 매핑하도록 구성됨―와;
    적어도 하나의 출구 장치(at least one egrass device)―각각의 출구 장치는 상기 출구 장치에 수신된 패킷을 상기 출구 장치에 의해 지원되는 경로를 통해 하나 이상의 액세스 라우터로 운반하도록 구성됨―와;
    복수의 지리적 근접 코어 전송 스위치(a plurality of geographically proximate core transport switches)―각각의 코어 전송 스위치는 상기 적어도 하나의 입구 장치와 상기 적어도 하나의 출구 장치 사이에 데이터를 선택적으로 스위칭하도록 구성됨―를 포함하되,
    상기 응집형 코어 아키텍처는, 상기 복수의 코어 전송 스위치를 상기 적어도 하나의 입구 장치 및 상기 적어도 하나의 출구 장치와 상호 연결하는 단거리 링크의 로컬 연결 영역(local connection region of short-range links)을 형성하도록, 서로 근접 배치된 상기 복수의 코어 전송 스위치, 상기 적어도 하나의 입구 장치 및 상기 적어도 하나의 출구 장치를 포함하는
    응집형 코어 아키텍처.
  2. 제1항에 있어서,
    상기 적어도 하나의 출구 장치는 출구 스위치와 연관된 하나 이상의 기능을 수행하고, 상기 출구 스위치는 상기 출구 스위치에 수신된 하나 이상의 패킷을 상기 출구 스위치 및 하나 이상의 코어 전송 스위치에 의해 지원되는 경로를 통해 하나 이상의 액세스 라우터로 운반하도록 구성되며;
    상기 적어도 하나의 입구 장치는 입구 라우터와 연관된 하나 이상의 기능을 수행함으로써 장거리 연결을 통해 각각의 액세스 라우터와 통신하고, 상기 코어 전송 스위치는 단거리 링크를 통해 다른 코어 전송 스위치와 통신하며, 상기 적어도 하나의 출구 장치는 상기 출구 스위치와 연관된 하나 이상의 기능을 수행함으로써 장거리 연결을 통해 목적지 액세스 라우터와 통신하는
    응집형 코어 아키텍처.
  3. 제1항에 있어서,
    상기 액세스 라우터는 공통 상호 접속 위치(a common point of presence(POP))와 연관된 하나 이상의 지역 네트워크를 지원하는
    응집형 코어 아키텍처.
  4. 제1항에 있어서,
    입구 라우터와 연관된 하나 이상의 기능을 수행하는 입구 장치에 도착한 각각의 패킷의 IP 헤더는 오직 상기 입구 라우터에 의해서만 검사되고, 상기 경로는 레이블 교환 경로(label switched paths) 또는 보안 터널(secure tunnels) 중 하나를 포함하는
    응집형 코어 아키텍처.
  5. 제1항에 있어서,
    상기 응집형 코어 아키텍처의 적어도 일부분은 네트워크 관리 시스템에 의해 분산형 라우터로서 관리되도록 구성되는
    응집형 코어 아키텍처.
  6. 제1항에 있어서,
    적어도 일부 패킷은 기본 경로와 백업 경로 중 적어도 하나를 통해 상기 응집형 코어 아키텍처를 거쳐 운반되는
    응집형 코어 아키텍처.
  7. 제1항에 있어서,
    상기 코어 전송 스위치는 플로우 제어 정보(flow control information)를 상기 입구 라우터를 향해 제공하고, 상기 입구 라우터 및 상기 코어 전송 스위치는 패킷이 각각의 경로로 운반되는 순서를 조정하기 위해 상기 플로우 제어 정보를 활용하도록 구성되는
    응집형 코어 아키텍처.
  8. 제1항에 있어서,
    상기 코어 전송 스위치의 패킷 버퍼를 구현하는 메모리는 단일의 전자 부품에 패킷 처리 로직과 통합되는
    응집형 코어 아키텍처.
  9. 액세스 라우터들 사이에 패킷을 라우팅하기 위한 응집형 코어 장치로서,
    복수의 응집형 코어 라인 카드(a plurality of condensed core line cards)―각각의 응집형 코어 라인 카드는 적어도 하나의 입구 장치 및 적어도 하나의 출구 장치를 포함함―와,
    상기 복수의 응집형 코어 라인 카드를 상호 연결하는 메쉬 네트워크 내에 배열된 복수의 스위칭 장치를 포함하되,
    상기 적어도 하나의 입구 장치는 복수의 기능을 수행하도록 구성―상기 복수의 기능은 하나 이상의 액세스 라우터로부터 패킷을 수신하는 기능과, 각각의 수신된 패킷과 연관된 목적지 어드레스를 결정하는 기능과, 상기 각각의 수신된 패킷을 상기 목적지 어드레스와 연관된 액세스 라우터에서 종료하는 복수의 경로 중 하나 이상의 경로에 매핑하는 기능을 포함함―되며,
    상기 적어도 하나의 출구 장치는 출구 스위치와 연관된 하나 이상의 기능을 수행하도록 구성―상기 출구 스위치는 상기 출구 스위치에 수신된 패킷을 상기 출구 스위치에 의해 지원되는 경로를 통해 하나 이상의 액세스 라우터로 운반하도록 구성됨―되고,
    상기 입구 장치는 장거리 연결(long-haul connection)을 통해 소스 액세스 라우터로부터 패킷을 수신하고 단거리 링크(short-range link)를 통해 상기 스위칭 장치와 통신하도록 구성되며,
    상기 스위칭 장치는 다른 스위칭 장치와 단거리 링크를 통해서 통신하고 목적지 액세스 라우터와 장거리 연결을 통해서 통신하도록 구성되는
    응집형 코어 장치.
  10. 액세스 라우터들 사이에 패킷을 라우팅하기 위한 방법으로서,
    소스 액세스 라우터와 연관된 패킷을 하나 이상의 입구 장치에서 수신하는 단계와,
    각각의 패킷과 연관된 목적지 어드레스를 결정하는 단계와,
    각각의 패킷을 상기 목적지 어드레스와 연관된 액세스 라우터에서 종료하는 복수의 경로 중 하나 이상의 경로에 매핑하는 단계와,
    각각의 매핑된 경로를 지원하는 사전 정의된 개수의 지리적 근접 코어 전송 스위치 중 대응하는 제 1 지리적 근접 코어 전송 스위치를 향해 각각의 패킷을 전송하는 단계―상기 복수의 코어 전송 스위치를 상기 하나 이상의 입구 장치와 상호 연결하는 단거리 링크의 로컬 연결 영역(local connection region)을 형성하기 위해, 상기 사전 정의된 개수의 코어 전송 스위치 및 상기 하나 이상의 입구 장치는 서로 근접 배치되어 있음―를 포함하는
    방법.
KR1020137026992A 2011-04-15 2012-04-11 광역 통신망 인터넷 프로토콜 백본을 위한 응집형 코어-에너지 효율적 아키텍처 KR101474186B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/088,142 US8717875B2 (en) 2011-04-15 2011-04-15 Condensed core-energy-efficient architecture for WAN IP backbones
US13/088,142 2011-04-15
PCT/US2012/032999 WO2012142078A1 (en) 2011-04-15 2012-04-11 Condensed core-energy-efficient architecture for wan ip backbones

Publications (2)

Publication Number Publication Date
KR20130136532A KR20130136532A (ko) 2013-12-12
KR101474186B1 true KR101474186B1 (ko) 2014-12-17

Family

ID=46001795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137026992A KR101474186B1 (ko) 2011-04-15 2012-04-11 광역 통신망 인터넷 프로토콜 백본을 위한 응집형 코어-에너지 효율적 아키텍처

Country Status (6)

Country Link
US (1) US8717875B2 (ko)
EP (1) EP2697942B1 (ko)
JP (1) JP2014511091A (ko)
KR (1) KR101474186B1 (ko)
CN (1) CN103503389B (ko)
WO (1) WO2012142078A1 (ko)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8799510B2 (en) 2011-07-05 2014-08-05 Cisco Technology, Inc. Managing host routes for local computer networks with a plurality of field area routers
US9185027B2 (en) 2011-07-29 2015-11-10 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for resilient routing of control traffic in a split-architecture system
US8804490B2 (en) * 2011-07-29 2014-08-12 Telefonaktiebolaget L M Ericsson (Publ) Controller placement for fast failover in the split architecture
US8811212B2 (en) 2012-02-22 2014-08-19 Telefonaktiebolaget L M Ericsson (Publ) Controller placement for fast failover in the split architecture
US9244880B2 (en) 2012-08-30 2016-01-26 Netspeed Systems Automatic construction of deadlock free interconnects
US8885510B2 (en) 2012-10-09 2014-11-11 Netspeed Systems Heterogeneous channel capacities in an interconnect
US8601423B1 (en) 2012-10-23 2013-12-03 Netspeed Systems Asymmetric mesh NoC topologies
US9253085B2 (en) 2012-12-21 2016-02-02 Netspeed Systems Hierarchical asymmetric mesh with virtual routers
US9774498B2 (en) 2012-12-21 2017-09-26 Netspeed Systems Hierarchical asymmetric mesh with virtual routers
US9185026B2 (en) 2012-12-21 2015-11-10 Netspeed Systems Tagging and synchronization for fairness in NOC interconnects
US9009648B2 (en) 2013-01-18 2015-04-14 Netspeed Systems Automatic deadlock detection and avoidance in a system interconnect by capturing internal dependencies of IP cores using high level specification
US9007920B2 (en) 2013-01-18 2015-04-14 Netspeed Systems QoS in heterogeneous NoC by assigning weights to NoC node channels and using weighted arbitration at NoC nodes
US9130856B2 (en) 2013-01-28 2015-09-08 Netspeed Systems Creating multiple NoC layers for isolation or avoiding NoC traffic congestion
US8934377B2 (en) 2013-03-11 2015-01-13 Netspeed Systems Reconfigurable NoC for customizing traffic and optimizing performance after NoC synthesis
US9160627B2 (en) 2013-04-04 2015-10-13 Netspeed Systems Multiple heterogeneous NoC layers
US9571402B2 (en) 2013-05-03 2017-02-14 Netspeed Systems Congestion control and QoS in NoC by regulating the injection traffic
US9185023B2 (en) 2013-05-03 2015-11-10 Netspeed Systems Heterogeneous SoC IP core placement in an interconnect to optimize latency and interconnect performance
US10027433B2 (en) 2013-06-19 2018-07-17 Netspeed Systems Multiple clock domains in NoC
US9781043B2 (en) 2013-07-15 2017-10-03 Netspeed Systems Identification of internal dependencies within system components for evaluating potential protocol level deadlocks
US9471726B2 (en) 2013-07-25 2016-10-18 Netspeed Systems System level simulation in network on chip architecture
US9054977B2 (en) 2013-08-05 2015-06-09 Netspeed Systems Automatic NoC topology generation
US9473388B2 (en) 2013-08-07 2016-10-18 Netspeed Systems Supporting multicast in NOC interconnect
US9223711B2 (en) 2013-08-13 2015-12-29 Netspeed Systems Combining associativity and cuckoo hashing
US9294354B2 (en) 2013-10-24 2016-03-22 Netspeed Systems Using multiple traffic profiles to design a network on chip
US9830265B2 (en) 2013-11-20 2017-11-28 Netspeed Systems, Inc. Reuse of directory entries for holding state information through use of multiple formats
US9158882B2 (en) 2013-12-19 2015-10-13 Netspeed Systems Automatic pipelining of NoC channels to meet timing and/or performance
US9699079B2 (en) 2013-12-30 2017-07-04 Netspeed Systems Streaming bridge design with host interfaces and network on chip (NoC) layers
US9473415B2 (en) 2014-02-20 2016-10-18 Netspeed Systems QoS in a system with end-to-end flow control and QoS aware buffer allocation
US9319232B2 (en) 2014-04-04 2016-04-19 Netspeed Systems Integrated NoC for performing data communication and NoC functions
US9762474B2 (en) 2014-04-07 2017-09-12 Netspeed Systems Systems and methods for selecting a router to connect a bridge in the network on chip (NoC)
US9244845B2 (en) 2014-05-12 2016-01-26 Netspeed Systems System and method for improving snoop performance
US9473359B2 (en) 2014-06-06 2016-10-18 Netspeed Systems Transactional traffic specification for network-on-chip design
US9535848B2 (en) 2014-06-18 2017-01-03 Netspeed Systems Using cuckoo movement for improved cache coherency
US10528682B2 (en) 2014-09-04 2020-01-07 Netspeed Systems Automatic performance characterization of a network-on-chip (NOC) interconnect
US9742630B2 (en) 2014-09-22 2017-08-22 Netspeed Systems Configurable router for a network on chip (NoC)
US9477280B1 (en) 2014-09-24 2016-10-25 Netspeed Systems Specification for automatic power management of network-on-chip and system-on-chip
US10042404B2 (en) 2014-09-26 2018-08-07 Netspeed Systems Automatic generation of power management sequence in a SoC or NoC
US9571341B1 (en) 2014-10-01 2017-02-14 Netspeed Systems Clock gating for system-on-chip elements
US9529400B1 (en) 2014-10-29 2016-12-27 Netspeed Systems Automatic power domain and voltage domain assignment to system-on-chip agents and network-on-chip elements
US9660942B2 (en) 2015-02-03 2017-05-23 Netspeed Systems Automatic buffer sizing for optimal network-on-chip design
US9444702B1 (en) 2015-02-06 2016-09-13 Netspeed Systems System and method for visualization of NoC performance based on simulation output
US9568970B1 (en) 2015-02-12 2017-02-14 Netspeed Systems, Inc. Hardware and software enabled implementation of power profile management instructions in system on chip
US9928204B2 (en) 2015-02-12 2018-03-27 Netspeed Systems, Inc. Transaction expansion for NoC simulation and NoC design
US10050843B2 (en) 2015-02-18 2018-08-14 Netspeed Systems Generation of network-on-chip layout based on user specified topological constraints
US10348563B2 (en) 2015-02-18 2019-07-09 Netspeed Systems, Inc. System-on-chip (SoC) optimization through transformation and generation of a network-on-chip (NoC) topology
US9825809B2 (en) 2015-05-29 2017-11-21 Netspeed Systems Dynamically configuring store-and-forward channels and cut-through channels in a network-on-chip
US9864728B2 (en) 2015-05-29 2018-01-09 Netspeed Systems, Inc. Automatic generation of physically aware aggregation/distribution networks
US10218580B2 (en) 2015-06-18 2019-02-26 Netspeed Systems Generating physically aware network-on-chip design from a physical system-on-chip specification
JP2017027196A (ja) * 2015-07-17 2017-02-02 株式会社リコー 通信装置、電力制御方法、及び電力制御プログラム
US10452124B2 (en) 2016-09-12 2019-10-22 Netspeed Systems, Inc. Systems and methods for facilitating low power on a network-on-chip
CN108075955B (zh) * 2016-11-10 2020-04-14 中国移动通信有限公司研究院 骨干网的数据处理方法及装置
US20180159786A1 (en) 2016-12-02 2018-06-07 Netspeed Systems, Inc. Interface virtualization and fast path for network on chip
US10313269B2 (en) 2016-12-26 2019-06-04 Netspeed Systems, Inc. System and method for network on chip construction through machine learning
US10063496B2 (en) 2017-01-10 2018-08-28 Netspeed Systems Inc. Buffer sizing of a NoC through machine learning
US10084725B2 (en) 2017-01-11 2018-09-25 Netspeed Systems, Inc. Extracting features from a NoC for machine learning construction
US10469337B2 (en) 2017-02-01 2019-11-05 Netspeed Systems, Inc. Cost management against requirements for the generation of a NoC
US10298485B2 (en) 2017-02-06 2019-05-21 Netspeed Systems, Inc. Systems and methods for NoC construction
US10983910B2 (en) 2018-02-22 2021-04-20 Netspeed Systems, Inc. Bandwidth weighting mechanism based network-on-chip (NoC) configuration
US10547514B2 (en) 2018-02-22 2020-01-28 Netspeed Systems, Inc. Automatic crossbar generation and router connections for network-on-chip (NOC) topology generation
US10896476B2 (en) 2018-02-22 2021-01-19 Netspeed Systems, Inc. Repository of integration description of hardware intellectual property for NoC construction and SoC integration
US11144457B2 (en) 2018-02-22 2021-10-12 Netspeed Systems, Inc. Enhanced page locality in network-on-chip (NoC) architectures
US11176302B2 (en) 2018-02-23 2021-11-16 Netspeed Systems, Inc. System on chip (SoC) builder
US11023377B2 (en) 2018-02-23 2021-06-01 Netspeed Systems, Inc. Application mapping on hardened network-on-chip (NoC) of field-programmable gate array (FPGA)
US10749803B1 (en) * 2018-06-07 2020-08-18 Marvell Israel (M.I.S.L) Ltd. Enhanced congestion avoidance in network devices
US11252034B1 (en) * 2019-03-15 2022-02-15 Juniper Networks, Inc. Generating candidate links and candidate paths before selecting links for an optimized optical network plan
US10860762B2 (en) 2019-07-11 2020-12-08 Intel Corpration Subsystem-based SoC integration
US11637778B2 (en) * 2021-06-25 2023-04-25 Cornelis Newtorks, Inc. Filter with engineered damping for load-balanced fine-grained adaptive routing in high-performance system interconnect
US11677672B2 (en) 2021-06-25 2023-06-13 Cornelis Newtorks, Inc. Telemetry-based load-balanced fine-grained adaptive routing in high-performance system interconnect

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060023681A1 (en) * 2004-07-08 2006-02-02 Meshnetworks, Inc. System and method for tracking assets using an ad-hoc Peer-to-Peer wireless network

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339924B1 (en) * 1998-09-30 2008-03-04 Cisco Technology, Inc. Method and apparatus for providing ringing timeout disconnect supervision in remote telephone extensions using voice over packet-data-network systems (VOPS)
CN1610286B (zh) * 2003-10-23 2010-05-26 英特尔公司 光网络中的控制处理单元的设备结构和操作方法
US8923292B2 (en) * 2004-04-06 2014-12-30 Rockstar Consortium Us Lp Differential forwarding in address-based carrier networks
US7756026B2 (en) 2005-04-20 2010-07-13 At&T Intellectual Property I, L.P. Providing a quality of service for various classes of service for transfer of electronic data packets
US8498297B2 (en) * 2005-08-26 2013-07-30 Rockstar Consortium Us Lp Forwarding table minimisation in ethernet switches
US20070076706A1 (en) * 2005-09-30 2007-04-05 Siemens Aktiengesellschaft Fast reroute in a multiprotocol label switching network
EP1783672A1 (en) * 2005-11-08 2007-05-09 Hewlett-Packard Development Company, L.P. Method for managing a group of servers taking into account electric power consumption
US7733784B2 (en) * 2005-12-07 2010-06-08 Electronics And Telecommunications Research Institute Apparatus and method of selecting label switched path in network management system
US8340101B2 (en) * 2006-09-25 2012-12-25 Futurewei Technologies, Inc. Multiplexed data stream payload format
US8885634B2 (en) * 2007-11-30 2014-11-11 Ciena Corporation Systems and methods for carrier ethernet using referential tables for forwarding decisions
CA2676868C (en) 2008-08-27 2016-05-10 Maged E. Beshai Time-coherent global network
US8885486B2 (en) * 2009-03-31 2014-11-11 Cisco Technology, Inc. Detecting and mitigating data plane bridging loops

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060023681A1 (en) * 2004-07-08 2006-02-02 Meshnetworks, Inc. System and method for tracking assets using an ad-hoc Peer-to-Peer wireless network

Also Published As

Publication number Publication date
CN103503389B (zh) 2017-03-15
JP2014511091A (ja) 2014-05-01
US8717875B2 (en) 2014-05-06
EP2697942B1 (en) 2019-07-10
EP2697942A1 (en) 2014-02-19
WO2012142078A1 (en) 2012-10-18
KR20130136532A (ko) 2013-12-12
CN103503389A (zh) 2014-01-08
US20120263185A1 (en) 2012-10-18

Similar Documents

Publication Publication Date Title
KR101474186B1 (ko) 광역 통신망 인터넷 프로토콜 백본을 위한 응집형 코어-에너지 효율적 아키텍처
JP3714238B2 (ja) ネットワーク転送システム及び転送方法
US11588733B2 (en) Slice-based routing
US7539133B2 (en) Method and apparatus for preventing congestion in load-balancing networks
CN104205754B (zh) 通过分组循环进行网络拥塞管理
US8625427B1 (en) Multi-path switching with edge-to-edge flow control
EP1958379B1 (en) Faults propagation and protection for connection oriented data paths in packet networks
EP3042476B1 (en) Buffer-less virtual routing
US8917741B2 (en) Method of data delivery across a network
US8699327B2 (en) Multipath virtual router redundancy
US9503360B2 (en) Method and apparatus for traffic engineering in shortest path bridged networks
JP3123467B2 (ja) ブリッジ
US7944834B2 (en) Policing virtual connections
US10389646B2 (en) Evading congestion spreading for victim flows
US8331241B2 (en) Routing control method, communication apparatus and communication system
US20120002543A1 (en) Method and apparatus for handling traffic in a data communication network
US10728156B2 (en) Scalable, low latency, deep buffered switch architecture
CN102546355A (zh) 路由器的负载均衡方法
CN114401191B (zh) 错误配置的上行链路标识
WO2022012145A1 (zh) 一种负载均衡方法、装置和系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171201

Year of fee payment: 4