KR101473144B1 - Semiconductor test method and system based on controller area network - Google Patents

Semiconductor test method and system based on controller area network Download PDF

Info

Publication number
KR101473144B1
KR101473144B1 KR1020140012088A KR20140012088A KR101473144B1 KR 101473144 B1 KR101473144 B1 KR 101473144B1 KR 1020140012088 A KR1020140012088 A KR 1020140012088A KR 20140012088 A KR20140012088 A KR 20140012088A KR 101473144 B1 KR101473144 B1 KR 101473144B1
Authority
KR
South Korea
Prior art keywords
test
controller
mode
test interface
semiconductor
Prior art date
Application number
KR1020140012088A
Other languages
Korean (ko)
Inventor
김두영
황도연
박성주
문창민
정지훈
Original Assignee
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 에리카산학협력단 filed Critical 한양대학교 에리카산학협력단
Priority to KR1020140012088A priority Critical patent/KR101473144B1/en
Application granted granted Critical
Publication of KR101473144B1 publication Critical patent/KR101473144B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]

Abstract

Disclosed is a method for testing a semiconductor based on a controller area network (CAN) communication. The method includes the steps of: receiving a data frame to test a device-under-test (DUT) from a main controller through a CAN bus; determining an operation mode of a test interface as at least either a test mode to test the DUT or a general mode to perform a predetermined general operation of the DUT based on the data frame in a test interface controller included in the test interface; and supplying the data frame to multiple shift scan chains included in the DUT to test the DUT if the operation mode of the test interface is determined as the test mode.

Description

CAN 통신 기반의 반도체 테스트 방법 및 시스템{SEMICONDUCTOR TEST METHOD AND SYSTEM BASED ON CONTROLLER AREA NETWORK}TECHNICAL FIELD [0001] The present invention relates to a semiconductor test method and system based on CAN communication,

본 발명은 CAN(Controller Area Network) 통신 기반의 반도체 테스트 시스템 및 그 방법에 관한 기술로서, 구체적으로 메인 컨트롤러와 CAN 컨트롤러 사이를 연결하는 CAN 버스를 공유하는 테스트 인터페이스를 이용함으로써, 테스트 대상 반도체(Device Under Test; DUT)에 대한 테스트를 수행하는 시스템 및 그 방법에 관한 기술이다.More particularly, the present invention relates to a semiconductor test system based on CAN (Controller Area Network) communication and a method thereof, and more particularly to a semiconductor test system using a test interface sharing a CAN bus connecting a main controller and a CAN controller, Under Test (DUT) and a method for performing the test.

전자 장치용 네트워크 통신 규격인 CAN 통신은 전자 장치에 탑재되는 반도체들을 제어하기 위해 이용된다. 특히, CAN 통신은 자동차 시스템의 분야에서 널리 이용되고 있다. 구체적으로, CAN 통신은 자동차 내의 계측 제어 장비들 사이의 통신을 제공하기 위해 설계된 무결성 시리얼 통신 방식으로서, 노이즈에 강인하고, 에러율을 최소화하여 높은 신뢰성을 갖고 있다. 또한, CAN 통신은 복수의 노드들을 병렬로 연결할 수 있고, 식별자에 기반한 프로토콜로서, 식별자 자체에 데이터의 내용 및 우선 순위에 대한 정보가 포함된다.CAN communication, a network communication standard for electronic devices, is used to control semiconductors mounted on electronic devices. In particular, CAN communication is widely used in the field of automotive systems. Specifically, CAN communication is an integrity serial communication method designed to provide communication between measurement control devices in an automobile. It is robust against noise and has a high reliability with minimized error rate. Further, the CAN communication can connect a plurality of nodes in parallel, and is a protocol based on an identifier. The identifier itself includes information on the contents and priority of the data.

예를 들어, 도 1을 참조하면, 자동차 시스템 내에서 복수의 노드들 간의 데이터 프레임이 CAN 통신을 기반으로 송수신된다. 여기서, CAN 컨트롤러(110)는 CAN 버스(140)를 통하여 송신 노드로부터 수신되는 데이터 프레임을 마이크로컨트롤러(Microcontroller)(120)로 전달하는 수신기의 역할 및 마이크로컨트롤러(120)로부터 수신되는 데이터 프레임을 CAN 버스(140)를 통하여 수신 노드로 전달하는 송신기의 역할 각각을 수행함으로써, CAN 통신을 전반적으로 제어한다. 이 때, CAN 컨트롤러(110)는 CAN 트랜시버(Transceiver)(130)를 통하여 데이터 프레임을 송수신할 수 있다. CAN 트랜시버(130)는 차동 제어를 이용하여 비트 값 또는 전압을 결정하여 CAN 컨트롤러(110) 및 CAN 버스(140)에 전달한다.For example, referring to FIG. 1, a data frame between a plurality of nodes in an automotive system is transmitted and received based on CAN communication. Here, the CAN controller 110 serves as a receiver for transmitting a data frame received from the transmitting node to the microcontroller 120 through the CAN bus 140, and a data frame received from the microcontroller 120 into the CAN And performs a role of a transmitter for transmitting to the receiving node through the bus 140, thereby controlling the CAN communication as a whole. At this time, the CAN controller 110 can transmit and receive data frames through the CAN transceiver 130. The CAN transceiver 130 determines the bit value or voltage using the differential control and transmits it to the CAN controller 110 and the CAN bus 140.

이와 같은 CAN 통신 기반의 ECU(Electronic Control Unit)는 고도화된 기능을 수행하기 위해 안전성이 보장되어야 한다. 따라서, CAN 통신 기반의 ECU를 테스트하기 위하여, 마이크로컨트롤러(120)에 대한 기능적 테스트(Functional Test)가 실시된다. 이 때, 기능적 테스트는 ECU에 포함되는 복수의 마이크로컨트롤러들 각각에서 발생되는 모든 경우의 수를 계산하여 테스트 패턴을 생성하고, 직접 ECU에 포함되는 복수의 마이크로컨트롤러들 각각에 테스트 패턴을 인가함으로써, 요구되는 기능이 수행되는지를 테스트 하는 기법으로서, 자동화된 테스트 장비인 ATE(Automatic Test Equipment)에 의해 수행될 수 있다.Such an ECU (Electronic Control Unit) based on CAN communication must be secured in order to perform sophisticated functions. Therefore, in order to test the CAN communication-based ECU, a functional test for the microcontroller 120 is performed. In this case, the functional test is performed by calculating the number of all cases generated in each of a plurality of microcontrollers included in the ECU to generate a test pattern, and applying a test pattern to each of a plurality of microcontrollers directly included in the ECU, This is a technique for testing whether the required function is performed, and can be performed by an automated test equipment, ATE (Automatic Test Equipment).

그러나, ATE에 의한 기능적 테스트는, ATE가 외부 장비로서 별도의 채널을 필요로 하기 때문에, 테스트를 수행함에 있어 번거로운 단점이 있다. 또한, ECU의 발달에 따라, 기능적 테스트 자체에 대한 테스트의 복잡성이 증가되고, 오류 검출률이 저하되는 문제점이 있다.However, the functional test by the ATE has a disadvantage in performing the test because the ATE requires a separate channel as an external device. Also, with the development of ECUs, there is a problem in that the complexity of the test on the functional test itself increases and the error detection rate deteriorates.

이에, 본 명세서에서는 ECU에 포함되는 복수의 마이크로컨트롤러들 각각을 구성하는 물리적인 트랜지스터의 특성에 기초하여, 게이트 단위로 이상 유무를 테스트하는 구조적 테스트(Structural Test)를 수행하는 기술을 제안한다. 특히, 본 명세서에서는 추가적인 장비 또는 핀을 요구하지 않고, CAN 버스를 이용하여 테스트를 수행하는 테스트 인터페이스 및 그 동작 기술에 대해 기재한다.
Accordingly, in the present specification, a technique of performing a structural test for testing whether or not an abnormality occurs in units of gates based on the characteristics of physical transistors constituting each of a plurality of microcontrollers included in an ECU is proposed. In particular, in this specification, a test interface for performing a test using a CAN bus without requiring additional equipment or pins, and an operation technique thereof will be described.

본 발명의 실시예들은 메인 컨트롤러 및 CAN 컨트롤러 사이를 연결하는 CAN 버스를 공유하는 테스트 인터페이스를 포함함으로써, 테스트 대상 반도체에 대한 테스트를 수행하는 방법, 장치 및 시스템을 제공한다.Embodiments of the present invention provide a method, apparatus and system for performing a test on a semiconductor under test by including a test interface sharing a CAN bus connecting between the main controller and the CAN controller.

또한, 본 발명의 실시예들은 테스트 인터페이스의 작동 모드가 테스트 모드 또는 일반 모드 중 적어도 어느 하나로 결정됨으로써, 테스트 대상 반도체에 대한 테스트가 수행되거나, 테스트 대상 반도체의 미리 설정된 일반적인 동작이 수행되는 방법, 장치 및 시스템을 제공한다.In addition, embodiments of the present invention can be applied to a method in which a test for a semiconductor to be tested is performed or a predetermined general operation of a semiconductor to be tested is performed by determining an operation mode of the test interface as at least one of a test mode and a general mode, And a system.

또한, 본 발명의 실시예들은 메인 컨트롤러에서 전송하는 데이터 프레임에 기초하여 테스트 인터페이스의 작동 모드가 테스트 모드로 결정되는 방법, 장치 및 시스템을 제공한다.Embodiments of the present invention also provide a method, an apparatus, and a system in which an operation mode of a test interface is determined as a test mode based on a data frame transmitted from a main controller.

또한, 본 발명의 실시예들은 테스트 인터페이스의 작동 모드가 테스트 모드로 결정됨에 응답하여, 메인 컨트롤러 및 CAN 컨트롤러 사이의 통신 경로를 차단하는 방법, 장치 및 시스템을 제공한다.Embodiments of the present invention also provide a method, apparatus, and system for blocking the communication path between a main controller and a CAN controller in response to a determination that the operating mode of the test interface is a test mode.

또한, 본 발명의 실시예들은 테스트 인터페이스의 작동 모드가 테스트 모드로 결정됨에 응답하여, CAN 컨트롤러를 초기화하는 방법, 장치 및 시스템을 제공한다.Embodiments of the present invention also provide a method, apparatus, and system for initializing a CAN controller in response to determining that a test interface operating mode is a test mode.

본 발명의 일실시예에 따른 CAN(Controller Area Network) 통신 기반의 반도체 테스트 방법은 테스트 인터페이스에서, CAN 버스를 통하여 메인 컨트롤러로부터 테스트 대상 반도체(Device-Under-Test; DUT)에 대한 테스트를 수행하기 위한 데이터 프레임을 수신하는 단계; 상기 테스트 인터페이스에 포함되는 테스트 인터페이스 컨트롤러에서, 상기 데이터 프레임에 기초하여 상기 테스트 인터페이스의 작동 모드를 상기 테스트 대상 반도체에 대한 테스트를 수행하는 테스트 모드 또는 상기 테스트 대상 반도체의 미리 설정된 일반적인 동작을 수행하는 일반 모드 중 적어도 어느 하나로 결정하는 단계; 및 상기 테스트 인터페이스의 작동 모드가 상기 테스트 모드로 결정된 경우, 상기 데이터 프레임을 상기 테스트 대상 반도체에 포함되는 복수의 시프트 스캔 체인들로 인가하여, 상기 테스트 대상 반도체에 대한 테스트를 수행하는 단계를 포함한다.A semiconductor test method based on CAN (Controller Area Network) communication according to an embodiment of the present invention performs a test on a Device-Under-Test (DUT) from a main controller through a CAN bus in a test interface Receiving a data frame for the data frame; The test interface includes a test interface for performing a test on the test object semiconductor based on the data frame and an operation mode of the test interface or a general mode for performing a predetermined general operation of the semiconductor to be tested Mode; And applying the data frame to a plurality of shift scan chains included in the semiconductor to be tested, when the operation mode of the test interface is determined to be the test mode, performing a test on the semiconductor to be tested .

상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드 또는 상기 일반 모드 중 적어도 어느 하나로 결정하는 단계는 상기 수신된 데이터 프레임의 예비 비트(Reserved Bit)에 기초하여 상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드 또는 상기 일반 모드 중 적어도 어느 하나로 결정하는 단계를 포함할 수 있다.Wherein the step of determining the operation mode of the test interface as at least one of the test mode and the general mode comprises: determining an operation mode of the test interface as the test mode or the general mode based on a reserved bit of the received data frame; And a mode in which the at least one of the first and second modes is selected.

상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드 또는 상기 일반 모드 중 적어도 어느 하나로 결정하는 단계는 상기 예비 비트가 제1 논리값을 갖는 경우, 상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드로 결정하는 단계를 포함할 수 있다.Determining the operation mode of the test interface as at least one of the test mode and the general mode includes determining the operation mode of the test interface as the test mode when the spare bit has the first logical value can do.

상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드 또는 상기 일반 모드 중 적어도 어느 하나로 결정하는 단계는 상기 예비 비트가 상기 제1 논리값과 구별되는 제2 논리값을 갖는 경우, 상기 테스트 인터페이스의 작동 모드를 상기 일반 모드로 결정하는 단계를 포함할 수 있다.Wherein the step of determining the operation mode of the test interface as at least one of the test mode and the general mode comprises: if the spare bit has a second logical value different from the first logical value, And determining a normal mode.

상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드 또는 상기 일반 모드 중 적어도 어느 하나로 결정하는 단계는 상기 테스트 인터페이스의 작동 모드가 상기 테스트 모드로 결정된 경우, 상기 테스트 인터페이스에 포함되는 모드 변환 회로에서, 상기 테스트 대상 반도체의 미리 설정된 일반적인 동작을 조작하는 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 단계; 및 상기 테스트 인터페이스 컨트롤러에서, 비트 스터프 에러(Bit Stuff Error)를 이용하여 상기 CAN 컨트롤러를 초기화하는 단계를 포함할 수 있다.Wherein the step of determining the operation mode of the test interface as at least one of the test mode and the general mode includes: when the operation mode of the test interface is determined as the test mode, in the mode conversion circuit included in the test interface, Blocking the communication path between the CAN controller and the main controller operating a pre-set general operation of the semiconductor; And initializing the CAN controller using the Bit Stuff Error in the test interface controller.

상기 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 단계는 상기 모드 변환 회로에서 상기 테스트 인터페이스 컨트롤러로부터 셀렉트 신호를 수신하는 단계; 및 상기 수신된 셀렉트 신호에 기초하여 상기 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 단계를 포함할 수 있다.The step of interrupting a communication path between the CAN controller and the main controller includes the steps of: receiving a select signal from the test interface controller in the mode conversion circuit; And blocking the communication path between the CAN controller and the main controller based on the received select signal.

상기 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 단계는 상기 수신된 셀렉트 신호가 제1 논리값을 갖는 경우, 상기 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 단계를 포함할 수 있다.Wherein blocking the communication path between the CAN controller and the main controller may include blocking the communication path between the CAN controller and the main controller if the received select signal has a first logical value .

상기 CAN 컨트롤러를 초기화하는 단계는 상기 CAN 컨트롤러에서 상기 비트 스터프 에러가 발생하도록, 상기 CAN 컨트롤러로 미리 설정된 횟수만큼 제1 논리값을 인가하는 단계를 포함할 수 있다.The step of initializing the CAN controller may include applying a first logic value to the CAN controller a predetermined number of times to cause the bit stuff error to occur in the CAN controller.

상기 반도체 테스트 방법은 상기 테스트 인터페이스의 작동 모드가 상기 테스트 모드로 결정된 경우, 상기 테스트 인터페이스 컨트롤러에서, 상기 데이터 프레임이 수신 완료됨을 알리는 ACK 비트(Acknowledge Bit)를 상기 메인 컨트롤러로 전송하는 단계를 더 포함할 수 있다.The semiconductor testing method further includes transmitting, in the test interface controller, an ACK bit (Acknowledge Bit) indicating that the data frame is received to the main controller when the test mode is determined to be the operation mode of the test interface can do.

상기 반도체 테스트 방법은 상기 수신된 데이터 프레임에 오류가 검출되는 경우, 상기 테스트 인터페이스 컨트롤러에서, 에러 프레임을 상기 메인 컨트롤러로 전송하는 단계를 더 포함할 수 있다.The semiconductor testing method may further include transmitting, in the test interface controller, an error frame to the main controller when an error is detected in the received data frame.

본 발명의 일실시예에 따른 CAN(Controller Area Network) 통신 기반의 반도체 테스트 시스템은 테스트 대상 반도체(Device-Under-Test; DUT)에 대한 테스트를 수행하기 위한 데이터 프레임을 전송하는 메인 컨트롤러; 상기 테스트 대상 반도체의 미리 설정된 일반적인 동작을 조작하는 CAN 컨트롤러; 상기 메인 컨트롤러 및 상기 CAN 컨트롤러 각각과 CAN 버스를 통하여 연결되어 상기 메인 컨트롤러로부터 상기 데이터 프레임을 수신하고, 상기 데이터 프레임에 기초하여 상기 테스트 대상 반도체에 대한 테스트를 수행하는 테스트 모드 또는 상기 테스트 대상 반도체의 미리 설정된 일반적인 동작을 수행하는 일반 모드 중 적어도 어느 하나로 결정되는 작동 모드를 갖는 테스트 인터페이스; 및 상기 테스트 인터페이스의 작동 모드가 상기 테스트 모드로 결정된 경우, 상기 테스트 인터페이스에 의해 상기 데이터 프레임이 복수의 시프트 스캔 체인들로 인가되어 테스트가 수행되는 테스트 대상 반도체를 포함한다.A semiconductor test system based on CAN (Controller Area Network) communication according to an embodiment of the present invention includes a main controller for transmitting a data frame for performing a test on a Device-Under-Test (DUT) A CAN controller for operating a predetermined general operation of the semiconductor to be tested; A test mode in which the main controller and the CAN controller are connected to each other via a CAN bus to receive the data frame from the main controller and perform a test on the semiconductor to be tested based on the data frame, And a general mode for performing a predetermined general operation; And a semiconductor to be tested in which the data frame is applied to a plurality of shift scan chains by the test interface and the test is performed when the operation mode of the test interface is determined as the test mode.

상기 테스트 인터페이스는 상기 수신된 데이터 프레임의 예비 비트(Reserved Bit)에 기초하여 상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드 또는 상기 일반 모드 중 적어도 어느 하나로 결정하는 테스트 인터페이스 컨트롤러를 포함할 수 있다.The test interface may include a test interface controller for determining an operation mode of the test interface as at least one of the test mode and the general mode based on a reserved bit of the received data frame.

상기 테스트 인터페이스는 상기 테스트 인터페이스의 작동 모드가 상기 테스트 모드로 결정된 경우, 상기 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 모드 변환 회로를 포함하고, 상기 테스트 인터페이스 컨트롤러는 비트 스터프 에러(Bit Stuff Error)를 이용하여 상기 CAN 컨트롤러를 초기화할 수 있다.Wherein the test interface includes a mode conversion circuit for interrupting a communication path between the CAN controller and the main controller when the operation mode of the test interface is determined to be the test mode, Error) can be used to initialize the CAN controller.

상기 모드 변환 회로는 상기 테스트 인터페이스 컨트롤러로부터 셀렉트 신호를 수신하고, 상기 수신된 셀렉트 신호에 기초하여 상기 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단할 수 있다.The mode conversion circuit may receive a select signal from the test interface controller and disconnect the communication path between the CAN controller and the main controller based on the received select signal.

상기 테스트 인터페이스 컨트롤러는 상기 CAN 컨트롤러에서 상기 비트 스터프 에러가 발생하도록, 상기 CAN 컨트롤러로 미리 설정된 횟수만큼 제1 논리값을 인가할 수 있다.The test interface controller may apply a first logic value to the CAN controller a predetermined number of times so that the bit stuff error occurs in the CAN controller.

본 발명의 실시예들은 메인 컨트롤러 및 CAN 컨트롤러 사이를 연결하는 CAN 버스를 공유하는 테스트 인터페이스를 포함함으로써, 테스트 대상 반도체에 대한 테스트를 수행하는 방법, 장치 및 시스템을 제공할 수 있다.Embodiments of the present invention can provide a method, apparatus and system for performing a test on a semiconductor to be tested by including a test interface sharing a CAN bus connecting the main controller and the CAN controller.

또한, 본 발명의 실시예들은 테스트 인터페이스의 작동 모드가 테스트 모드 또는 일반 모드 중 적어도 어느 하나로 결정됨으로써, 테스트 대상 반도체에 대한 테스트가 수행되거나, 테스트 대상 반도체의 미리 설정된 일반적인 동작이 수행되는 방법, 장치 및 시스템을 제공할 수 있다.In addition, embodiments of the present invention can be applied to a method in which a test for a semiconductor to be tested is performed or a predetermined general operation of a semiconductor to be tested is performed by determining an operation mode of the test interface as at least one of a test mode and a general mode, And a system.

또한, 본 발명의 실시예들은 메인 컨트롤러에서 전송하는 데이터 프레임에 기초하여 테스트 인터페이스의 작동 모드가 테스트 모드로 결정되는 방법, 장치 및 시스템을 제공할 수 있다.In addition, embodiments of the present invention can provide a method, an apparatus, and a system in which an operation mode of a test interface is determined as a test mode based on a data frame transmitted from a main controller.

또한, 본 발명의 실시예들은 테스트 인터페이스의 작동 모드가 테스트 모드로 결정됨에 응답하여, 메인 컨트롤러 및 CAN 컨트롤러 사이의 통신 경로를 차단하는 방법, 장치 및 시스템을 제공할 수 있다.Embodiments of the present invention can also provide a method, apparatus, and system for blocking a communication path between a main controller and a CAN controller in response to a determination that an operation mode of a test interface is a test mode.

또한, 본 발명의 실시예들은 테스트 인터페이스의 작동 모드가 테스트 모드로 결정됨에 응답하여, CAN 컨트롤러를 초기화하는 방법, 장치 및 시스템을 제공할 수 있다.
Embodiments of the present invention may also provide a method, apparatus, and system for initializing a CAN controller in response to determining that the operating mode of the test interface is a test mode.

도 1은 CAN 통신 기반의 ECU를 나타낸 도면이다.
도 2는 본 발명의 일실시예에 따른 CAN 통신 기반의 반도체 테스트 시스템을 나타낸 도면이다.
도 3은 본 발명의 일실시예에 따른 테스트 인터페이스를 나타낸 도면이다.
도 4는 본 발명의 일실시예에 따른 데이터 프레임을 나타낸 도면이다.
도 5는 본 발명의 일실시예에 따른 비트 서퍼링을 나타낸 도면이다.
도 6은 본 발명의 일실시예에 따른 테스트 인터페이스의 작동 모드가 테스트 모드인 경우, 테스트 인터페이스의 테스트 입력을 나타낸 도면이다.
도 7은 본 발명의 일실시예에 따른 테스트 인터페이스의 작동 모드가 테스트 모드인 경우, 테스트 인터페이스의 테스트 출력을 나타낸 도면이다.
도 8은 본 발명의 일실시예에 따른 CAN 통신 기반의 반도체 테스트 방법을 나타낸 플로우 차트이다.
도 9는 본 발명의 일실시예에 따른 CAN 통신 기반의 반도체 테스트 시스템을 나타낸 블록도이다.1 is a diagram showing an ECU based on CAN communication.
2 is a diagram illustrating a semiconductor test system based on CAN communication according to an embodiment of the present invention.
3 is a diagram illustrating a test interface according to an embodiment of the present invention.
4 is a diagram illustrating a data frame according to an embodiment of the present invention.
5 is a diagram illustrating bit surfering according to an embodiment of the present invention.
6 is a diagram illustrating a test input of a test interface when an operation mode of the test interface according to an exemplary embodiment of the present invention is a test mode.
7 is a diagram illustrating a test output of a test interface when an operation mode of the test interface according to an exemplary embodiment of the present invention is a test mode.
FIG. 8 is a flowchart illustrating a CAN communication-based semiconductor test method according to an embodiment of the present invention.
9 is a block diagram illustrating a semiconductor test system based on CAN communication according to an embodiment of the present invention.

이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
Hereinafter, embodiments according to the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to or limited by the embodiments. In addition, the same reference numerals shown in the drawings denote the same members.

도 2는 본 발명의 일실시예에 따른 CAN 통신 기반의 반도체 테스트 시스템을 나타낸 도면이다.2 is a diagram illustrating a semiconductor test system based on CAN communication according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일실시예에 따른 CAN 통신 기반의 반도체 테스트 시스템은 테스트 대상 반도체(210), 테스트 인터페이스(220), CAN 컨트롤러(230) 및 메인 컨트롤러(240)를 포함한다.Referring to FIG. 2, a semiconductor test system based on CAN communication according to an embodiment of the present invention includes a semiconductor 210 to be tested, a test interface 220, a CAN controller 230, and a main controller 240.

테스트 대상 반도체(210)는 도 1에 도시된 마이크로컨트롤러로서, 테스트 인터페이스(220)에 의해 테스트가 수행되는 반도체일 수 있다. 테스트 대상 반도체(210)가 테스트를 수행하지 않는 경우, 테스트 대상 반도체(210)는 CAN 컨트롤러(230)에 의해 미리 설정된 일반적인 동작이 수행될 수 있다. 여기서, 테스트 대상 반도체(210), CAN 컨트롤러(230), 테스트 인터페이스(220) 및 메인 컨트롤러(240)는 CAN 버스(250)로 연결됨으로써, CAN 통신에 기반하여 작동될 수 있다. 이 때, CAN 버스(250)는 단방향 신호선들인, Rx 신호선(251), RxD 신호선(252), Tx 신호선(253) 및 TxD 신호선(254)을 포함할 수 있다.The semiconductor 210 to be tested may be the microcontroller shown in FIG. 1, and the semiconductor to be tested by the test interface 220. When the semiconductor 210 to be tested does not perform the test, the semiconductor 210 to be tested may be subjected to a general operation preset by the CAN controller 230. Here, the semiconductor device 210 to be tested, the CAN controller 230, the test interface 220, and the main controller 240 may be connected to the CAN bus 250 so that they can be operated based on the CAN communication. At this time, the CAN bus 250 may include Rx signal line 251, RxD signal line 252, Tx signal line 253, and TxD signal line 254, which are unidirectional signal lines.

구체적으로, 메인 컨트롤러(240)는 테스트 대상 반도체(210)에 대한 테스트를 수행하기 위한 데이터 프레임을 CAN 버스(250)을 통하여 테스트 인터페이스(220)로 전송한다. 여기서, 테스트를 수행하기 위한 데이터 프레임에는 예비 비트가 포함됨으로써, 테스트 인터페이스(220)가 예비 비트에 기초하여 작동 모드를 결정할 수 있다. 이에 대한 상세한 설명은 도 4를 참조하여 기재하기로 한다.Specifically, the main controller 240 transmits a data frame for performing a test on the semiconductor device under test 210 to the test interface 220 via the CAN bus 250. Here, a spare bit is included in the data frame for performing the test, so that the test interface 220 can determine the operation mode based on the spare bit. A detailed description thereof will be described with reference to FIG.

테스트 인터페이스(220)는 메인 컨트롤러(240) 및 CAN 컨트롤러(230) 각각과 CAN 버스(250)을 통하여 연결되어 메인 컨트롤러(240)로부터 데이터 프레임을 수신하고, 데이터 프레임에 기초하여 테스트 대상 반도체(210)에 대한 테스트를 수행하는 테스트 모드 또는 테스트 대상 반도체(210)의 미리 설정된 일반적인 동작을 수행하는 일반 모드 중 적어도 어느 하나로 결정되는 작동 모드를 갖는다. 이에 대한 상세한 설명은 도 3을 참조하여 기재하기로 한다. 여기서, 테스트 인터페이스(220)의 동작 속도는 미리 설정된 CAN 통신 동작 속도에 동기화될 수 있다.The test interface 220 is connected to the main controller 240 and the CAN controller 230 through the CAN bus 250 to receive the data frame from the main controller 240 and generates a test frame ) Or a general mode for performing a predetermined general operation of the semiconductor device 210 to be tested. A detailed description thereof will be described with reference to Fig. Here, the operation speed of the test interface 220 can be synchronized with the preset CAN communication operation speed.

테스트 대상 반도체(210)는 테스트 인터페이스(220)의 작동 모드가 테스트 모드로 결정된 경우, 테스트 인터페이스(220)에 의해 데이터 프레임이 복수의 시프트 스캔 체인들로 인가되어 테스트가 수행된다. 이에 대한 상세한 설명은 도 6 및 7을 참조하여 기재하기로 한다.When the operation mode of the test interface 220 is determined as the test mode, the test target semiconductor 210 is tested by applying the data frame to the plurality of shift scan chains by the test interface 220. A detailed description thereof will be described with reference to FIGS. 6 and 7. FIG.

반면에, 테스트 인터페이스(220)의 작동 모드가 일반 모드로 결정된 경우, CAN 컨트롤러(230)가 테스트 대상 반도체(210)의 미리 설정된 일반적인 동작을 조작하고, 이에 응답하여, 테스트 대상 반도체(210)는 미리 설정된 일반적인 동작을 수행할 수 있다.On the other hand, when the operation mode of the test interface 220 is determined to be the normal mode, the CAN controller 230 operates a predetermined general operation of the semiconductor device 210 to be tested, A predetermined general operation can be performed.

또한, CAN 통신 기반의 반도체 테스트 시스템은 CAN 트랜시버(260)를 포함할 수 있다. 여기서, CAN 트랜시버(260)는 차동 제어를 통해 비트 값 또는 전압을 결정하여, 결정된 비트 값 또는 전압에 기초하여 메인 컨트롤러(240)로부터 수신되는 데이터 프레임을 테스트 인터페이스(220)로 전달할 수 있다. 이하, 메인 컨트롤러(240)와 테스트 인터페이스(220) 사이에서 데이터 프레임이 송수신되는 과정은 CAN 트랜시버(260)를 거쳐서 수행됨을 전제로 기재한다.In addition, the CAN communication based semiconductor test system may include a CAN transceiver 260. Here, the CAN transceiver 260 may determine a bit value or voltage through differential control, and may forward the data frame received from the main controller 240 to the test interface 220 based on the determined bit value or voltage. Hereinafter, the process of transmitting and receiving the data frame between the main controller 240 and the test interface 220 is assumed to be performed via the CAN transceiver 260.

이와 같이, 본 발명의 일실시예에 따른 테스트 인터페이스(220)는 CAN 통신 기반의 반도체 테스트 시스템은 메인 컨트롤러(240) 및 CAN 컨트롤러(230) 사이를 각각 연결하는 CAN 버스(250)를 공유함으로써, 추가적인 장비 또는 핀을 요구하지 않고, CAN 버스(250)를 이용하여 테스트를 수행할 수 있다.
As described above, the test interface 220 according to the embodiment of the present invention shares the CAN bus 250 that connects between the main controller 240 and the CAN controller 230, respectively, The test can be performed using the CAN bus 250 without requiring additional equipment or pins.

도 3은 본 발명의 일실시예에 따른 테스트 인터페이스를 나타낸 도면이다.3 is a diagram illustrating a test interface according to an embodiment of the present invention.

도 3을 참조하면, 본 발명의 일실시예에 따른 테스트 인터페이스(310)는 테스트 인터페이스 컨트롤러(311), 모드 변환 회로(312)를 포함한다.Referring to FIG. 3, a test interface 310 according to an embodiment of the present invention includes a test interface controller 311 and a mode conversion circuit 312.

테스트 인터페이스(310)는 CAN 버스(350)의 Rx 신호선(351)을 공유함으로써, can 통신과 동일한 속도로, 메인 컨트롤러(320)로부터 테스트 대상 반도체(330)에 대한 테스트를 수행하기 위한 데이터 프레임을 수신한다. 여기서, 테스트 인터페이스 컨트롤러(311)는 메인 컨트롤러(320)로부터 수신되는 데이터 프레임의 예비 비트에 기초하여 테스트 인터페이스(310)의 작동 모드를 테스트 모드 또는 일반 모드 중 적어도 어느 하나로 결정할 수 있다. 또한, 테스트 인터페이스 컨트롤러(311)는 데이터 프레임의 식별자를 더 고려하여, 테스트 인터페이스(310)의 작동 모드를 테스트 모드 또는 일반 모드 중 적어도 어느 하나로 결정할 수 있다. 예를 들어, 데이터 프레임의 예비 비트가 제1 논리값을 갖는 경우, 테스트 인터페이스 컨트롤러(311)는 테스트 인터페이스(310)의 작동 모드를 테스트 모드로 결정할 수 있고, 예비 비트가 제1 논리값과 구별되는 제2 논리값을 갖는 경우, 테스트 인터페이스(310)의 작동 모드를 일반 모드로 결정할 수 있다. 더 구체적인 예를 들면, 예비 비트가 '1'의 논리값을 갖는 경우, 테스트 인터페이스 컨트롤러(311)는 테스트 인터페이스(310)의 작동 모드를 테스트 모드로 결정할 수 있고, 예비 비트가 '0'의 논리값을 갖는 경우, 테스트 인터페이스(310)의 작동 모드를 일반 모드로 결정할 수 있다.The test interface 310 shares a Rx signal line 351 of the CAN bus 350 to provide a data frame for performing a test on the semiconductor device 330 to be tested from the main controller 320 at the same speed as can communication . Here, the test interface controller 311 may determine the operation mode of the test interface 310 as at least one of a test mode and a general mode based on the spare bits of the data frame received from the main controller 320. [ In addition, the test interface controller 311 may determine the operation mode of the test interface 310 as at least one of a test mode and a general mode by considering the identifier of the data frame. For example, if the spare bit of the data frame has a first logical value, the test interface controller 311 may determine the test mode of operation of the test interface 310 and determine that the spare bit is different from the first logical value The operation mode of the test interface 310 can be determined as the normal mode. More specifically, if the spare bit has a logic value of '1', the test interface controller 311 can determine the operation mode of the test interface 310 as a test mode, and if the spare bit is logic '0' The operation mode of the test interface 310 can be determined as the normal mode.

테스트 인터페이스(310)의 작동 모드가 테스트 모드로 결정된 경우, 테스트 인터페이스 컨트롤러(311)는 데이터 프레임을 수신하고 분석하는 동작을 수행함에 있어, CAN 리시버와 동일한 동작을 수행할 수 있다. 예를 들어, 테스트 인터페이스(310)의 작동 모드가 테스트 모드로 결정된 경우, 메인 컨트롤러(320)로부터 데이터 프레임이 정상적으로 수신되었다면, 테스트 인터페이스 컨트롤러(311)는 데이터 프레임이 수신 완료됨을 알리는 ACK 비트를 메인 컨트롤러(320)로 전송할 수 있다. 또한, 메인 컨트롤러(320)로부터 수신된 데이터 프레임에 오류가 검출되는 경우, 테스트 인터페이스 컨트롤러(311)는 에러 프레임을 메인 컨트롤러(320)로 전송할 수 있다. 이와 같은 과정이 수행된 이후, 테스트 인터페이스 컨트롤러(311)는 테스트 인터페이스(310)의 작동 모드를 일반 모드로 결정할 수 있다.When the operation mode of the test interface 310 is determined as the test mode, the test interface controller 311 can perform the same operation as the CAN receiver in performing the operation of receiving and analyzing the data frame. For example, when the operation mode of the test interface 310 is determined to be the test mode, if the data frame is normally received from the main controller 320, the test interface controller 311 transmits an ACK bit indicating that the data frame is received, To the controller 320. In addition, when an error is detected in the data frame received from the main controller 320, the test interface controller 311 can transmit an error frame to the main controller 320. [ After the above process is performed, the test interface controller 311 can determine the operation mode of the test interface 310 as the normal mode.

모드 변환 회로(312)는 테스트 인터페이스 컨트롤러(311)로부터 수신되는 셀렉트 신호에 따라 CAN 버스(350)에 포함되는 Rx 신호선(351)을 단절시킴으로써, 메인 컨트롤러(320) 및 CAN 컨트롤러(340) 사이의 통신 경로를 차단할 수 있다. 예를 들어, 테스트 인터페이스 컨트롤러(311)로부터 수신되는 셀렉트 신호가 제1 논리값을 갖는 경우, 모드 변환 회로(312)는 메인 컨트롤러(320) 및 CAN 컨트롤러(340) 사이의 통신 경로를 차단할 수 있고, 셀렉트 신호가 제1 논리값과 구별되는 제2 논리값을 갖는 경우, 메인 컨트롤러(320) 및 CAN 컨트롤러(340) 사이의 통신 경로를 연결할 수 있다. 더 구체적인 예를 들면, 셀렉트 신호가 '1'의 논리값을 갖는 경우, 모드 변환 회로(312)는 메인 컨트롤러(320) 및 CAN 컨트롤러(340) 사이의 통신 경로를 차단할 수 있고, 셀렉트 신호가 '0'의 논리값을 갖는 경우, 메인 컨트롤러(320) 및 CAN 컨트롤러(340) 사이의 통신 경로를 연결할 수 있다. 따라서, 모드 변환 회로(312)는 셀렉트 신호에 따른 경로 제어가 가능하도록 멀리플렉서 구조를 가질 수 있다.The mode conversion circuit 312 disconnects the Rx signal line 351 included in the CAN bus 350 in accordance with the select signal received from the test interface controller 311 so as to disconnect the Rx signal line 351 from the main controller 320 and the CAN controller 340 The communication path can be blocked. For example, when the select signal received from the test interface controller 311 has a first logical value, the mode conversion circuit 312 may block the communication path between the main controller 320 and the CAN controller 340 , And can connect the communication path between the main controller 320 and the CAN controller 340 when the select signal has a second logical value different from the first logical value. More specifically, if the select signal has a logical value of '1', the mode conversion circuit 312 may block the communication path between the main controller 320 and the CAN controller 340, and if the select signal is' 0 ", the communication path between the main controller 320 and the CAN controller 340 can be connected. Therefore, the mode conversion circuit 312 may have a far-multiplexer structure to enable path control according to the select signal.

테스트 인터페이스(310)의 작동 모드가 테스트 모드로 결정되어, 모드 변환 회로(312)에 의해 메인 컨트롤러(320) 및 CAN 컨트롤러(340) 사이의 통신 경로가 차단된 이후, 테스트 인터페이스 컨트롤러(311)는 비트 스터프 에러를 이용하여 CAN 컨트롤러(340)를 초기화할 수 있다. 예를 들어, 테스트 인터페이스 컨트롤러(311)는 비트 스터프 에러가 발생하도록 CAN 버스(350)에 포함되는 RxD 신호선(352)을 통하여 CAN 컨트롤러(340)로 미리 설정된 횟수만큼 제1 논리값을 인가할 수 있다. 더 구체적인 예를 들면, 테스트 인터페이스 컨트롤러(311)는 CAN 컨트롤러(340)로 여섯 번에 걸친 '1'의 비트를 인가함으로써, CAN 컨트롤러(340)에서 비트 스터프 에러가 발생하여, CAN 컨트롤러(340)가 이전에 수신되었던 모든 데이터 프레임을 폐기하고 유휴 상태로 설정되어, 다음의 데이터 프레임 전송을 기다리게 할 수 있다. 이 때, CAN 컨트롤러(340)는 발생된 비트 스터프 에러에 대한 에러 프레임을 CAN 버스(350)에 포함되는 TxD 신호선(353)을 통하여 메인 컨트롤러(320)로 전송하지만, 모드 변환 회로(312)에 의해 메인 컨트롤러(320) 및 CAN 컨트롤러(340) 사이의 통신 경로가 차단되었기 때문에, 에러 프레임은 메인 컨트롤러(320)로 전송되지 않는다. 따라서, CAN 컨트롤러(340)가 초기화되기 때문에, 테스트 대상 반도체(330)에서 테스트가 수행되는 과정에 CAN 컨트롤러(340)가 아무런 영향을 미치지 않는다.
After the operation mode of the test interface 310 is determined as the test mode and the communication path between the main controller 320 and the CAN controller 340 is blocked by the mode conversion circuit 312, the test interface controller 311 The CAN controller 340 can be initialized using the bit stuff error. For example, the test interface controller 311 may apply a first logic value to the CAN controller 340 a predetermined number of times through the RxD signal line 352 included in the CAN bus 350 to cause a bit stuff error have. More specifically, the test interface controller 311 applies a bit of '1' to the CAN controller 340 six times to generate a bit stuff error in the CAN controller 340, May discard all previously received data frames and may be set to the idle state to wait for the next data frame transmission. At this time, the CAN controller 340 transmits the error frame for the generated bit stuff error to the main controller 320 via the TxD signal line 353 included in the CAN bus 350, The error frame is not transmitted to the main controller 320 because the communication path between the main controller 320 and the CAN controller 340 is blocked. Therefore, since the CAN controller 340 is initialized, the CAN controller 340 does not have any effect in the process of performing the test in the semiconductor 330 to be tested.

도 4는 본 발명의 일실시예에 따른 데이터 프레임을 나타낸 도면이다.4 is a diagram illustrating a data frame according to an embodiment of the present invention.

도 4를 참조하면, 본 발명의 일실시예에 따른 데이터 프레임은 CAN 통신 표준에서 사용될 수 있다.Referring to FIG. 4, a data frame according to an embodiment of the present invention may be used in a CAN communication standard.

데이터 프레임은 데이터 프레임의 시작을 알리는 SOF Field(Start of Frame Field)(410), 11비트의 식별자 및 RTR(Remote Transmission Request) 비트를 가지고 있는 Arbitration Field(420), 두 개의 예비 비트 및 데이터의 길이를 나타내는 DLC(Data Length Code)를 가지고 있는 Control Field(430), 0~64비트의 데이터를 가지고 있는 Data Field(440), CRC sequence를 가지고 있는 CRC Field(450), ACK Field(460), 데이터 프레임의 끝을 알리는 EOF Field(End of Frame Field)(470)을 포함한다.The data frame includes an SOF Field (Start of Frame Field) 410 informing the start of a data frame, an Arbitration Field 420 having an 11-bit identifier and a RTR (Remote Transmission Request) bit, two spare bits, A control field 430 having a DLC (Data Length Code) indicating a CRC field, a data field 440 having data of 0 to 64 bits, a CRC field 450 having a CRC sequence, an ACK field 460, And an end of frame field (EOF Field) 470 indicating the end of the frame.

여기서, Control Filed(430)의 두 개의 예비 비트는 프로토콜의 추가 확장에 따른 여분으로 사용하기 위한 비트로써 이미 R1비트는 CAN 프레임의 확장인 CAN 2.0(B)에서 사용 되고 있다. 반면에, R0는 기존의 CAN 통신 표준의 데이터 프레임에서 사용되지 않기 때문에, 항상 '0'의 논리값을 가진다.Here, two spare bits of Control Filed (430) are bits for extra use due to additional extension of protocol, and R1 bits are already used in CAN 2.0 (B) which is an extension of CAN frame. On the other hand, since R0 is not used in the data frame of the existing CAN communication standard, it always has a logical value of '0'.

이에, 본 발명의 일실시예에 따른 예비 비트 R0에 제1 논리값인 '1'을 부여하여, 데이터 프레임을 수신하는 테스트 인터페이스에서 예비 비트 R0에 기초하여 작동 모드가 테스트 모드로 결정되도록 할 수 있다.
Accordingly, the first logical value '1' is assigned to the spare bit R0 according to the embodiment of the present invention, so that the test interface receiving the data frame can determine the operation mode as the test mode based on the spare bit R0 have.

도 5는 본 발명의 일실시예에 따른 비트 서퍼링을 나타낸 도면이다.5 is a diagram illustrating bit surfering according to an embodiment of the present invention.

도 5를 참조하면, 본 발명의 일실시예에 따른 테스트 인터페이스 컨트롤러는 비트 스터프 에러를 이용하여 CAN 컨트롤러를 초기화할 수 있다.Referring to FIG. 5, a test interface controller according to an embodiment of the present invention can initialize a CAN controller using a bit stuff error.

여기서, 비트 스터프 에러는 CAN 통신에서 지원하는 오류 검출 기능에 의해 검출되는 오류들에 포함된다. 구체적으로, NRZ(Non Return to Zero) 전송 방식을 사용하는 CAN 통신은 오차가 누적되는 것을 방지하기 위해 동일한 비트 상태가 5번 동안 발생하면 6번째 비트에서 반대 비트 상태를 추가하여 송신하고 수신 노드는 이를 무시한다. 이를 비트 서퍼링(Bit Stuffing) 방식이라 한다. 또한, 동일한 비트 상태가 5번 동안 발생되는 경우, 추가하여 송신되는 반대 비트 상태인 6번째 비트를 스터프 비트(Stuff Bit) 라 한다.Here, the bit stuff error is included in the errors detected by the error detection function supported by the CAN communication. Specifically, the CAN communication using the NRZ (Non Return to Zero) transmission method transmits data with the opposite bit state added from the 6th bit if the same bit state occurs for 5 times in order to prevent accumulation of errors, Ignore this. This is called Bit Stuffing (Bit Stuffing) method. Also, when the same bit state occurs for five times, the sixth bit, which is the opposite bit state transmitted in addition, is called a stuff bit.

이 때, 동일한 비트 상태가 5번 동안 발생되고, 6번째 비트가 반대 비트 상태로 송신되지 않는 경우, CAN 컨트롤러는 비트 스터프 에러가 발생됨을 판단하고, 에러 프레임을 모든 노드들(비트를 전송하는 노드를 포함함)에게 전달함과 동시에, 이전까지 수신했던 모든 데이터 프레임을 폐기하고, 다음 데이터 프레임 전송을 기다리게 된다.In this case, if the same bit state occurs for 5 times and the 6th bit is not transmitted in the opposite bit state, the CAN controller determines that a bit stuff error is generated and sends an error frame to all nodes (node And discards all data frames that were previously received and waits for the next data frame to be transmitted.

이와 같은 CAN 컨트롤러의 특성을 이용하여, 본 발명의 일실시예에 따른 테스트 인터페이스 컨트롤러는 테스트 인터페이스가 테스트 모드로 결정되는 경우, 동일한 비트 상태를 6번 동안 반복하여 CAN 컨트롤러로 전송함으로써, CAN 컨트롤러를 초기화할 수 있다.
Using the characteristics of the CAN controller, the test interface controller according to an embodiment of the present invention repeatedly transmits the same bit state to the CAN controller by repeating the same bit state six times when the test interface is determined as the test mode, Can be initialized.

도 6은 본 발명의 일실시예에 따른 테스트 인터페이스의 작동 모드가 테스트 모드인 경우, 테스트 인터페이스의 테스트 입력을 나타낸 도면이다.6 is a diagram illustrating a test input of a test interface when an operation mode of the test interface according to an exemplary embodiment of the present invention is a test mode.

도 6을 참조하면, 본 발명의 일실시예에 따른 테스트 인터페이스 컨트롤러(611)는 테스트 인터페이스(610)가 테스트 모드로 결정된 경우, CAN 컨트롤러(620)의 비트 스터프 에러를 이용하기 위해, 모드 변환 회로(612)를 거쳐 CAN 컨트롤러(620)로 제1 논리값 '1'을 미리 설정된 횟수만큼 인가할 수 있다. 예를 들어, 테스트 인터페이스 컨트롤러(611)는 CAN 컨트롤러(620)로 제1 논리값인 '1'을 6번 인가할 수 있다.6, in order to use the bit stuff error of the CAN controller 620 when the test interface 610 is determined as the test mode, the test interface controller 611 according to an embodiment of the present invention includes a mode conversion circuit 620, The first logic value '1' may be applied to the CAN controller 620 a predetermined number of times through the first logic value '612'. For example, the test interface controller 611 may apply the first logical value '1' to the CAN controller 620 six times.

이에 응답하여, CAN 컨트롤러(620)는 데이터 프레임을 에러 프레임으로 인식함으로써, 초기화될 수 있다.In response, the CAN controller 620 can be initialized by recognizing the data frame as an error frame.

그 후, 데이터 프레임이 테스트 인터페이스 컨트롤러(611)로 수신 완료 되면, 테스트 인터페이스 컨트롤러(611)는 데이터 프레임에 포함되는 데이터 필드의 비트 정보에 기초하여 테스트 대상 반도체(630)에 포함되는 복수의 시프트 스캔 체인들로 테스트 벡터를 인가함으로써, 테스트 대상 반도체(630)에 대한 테스트를 수행할 수 있다. 이 때, CAN 컨트롤러는 초기화되어 있고, 모드 변환 회로(612)에 의해 메인 컨트롤러와의 통신 경로가 차단되어 있기 때문에, 테스트 대상 반도체(630)에 대한 테스트를 수행하는데 있어서, 아무런 영향을 미치지 않는다.
Thereafter, when the data frame is received by the test interface controller 611, the test interface controller 611, based on the bit information of the data field included in the data frame, By applying a test vector to the chains, a test for the semiconductor 630 to be tested can be performed. At this time, since the CAN controller is initialized and the communication path to the main controller is blocked by the mode conversion circuit 612, there is no influence on the test on the semiconductor 630 to be tested.

도 7은 본 발명의 일실시예에 따른 테스트 인터페이스의 작동 모드가 테스트 모드인 경우, 테스트 인터페이스의 테스트 출력을 나타낸 도면이다.7 is a diagram illustrating a test output of a test interface when an operation mode of the test interface according to an exemplary embodiment of the present invention is a test mode.

도 7을 참조하면, 본 발명의 일실시예에 따른 테스트 인터페이스 컨트롤러(711)는 테스트 인터페이스(710)가 테스트 모드로 설정된 경우, 모드 변환 회로(712)를 이용하여, 발생되는 Data_Out을 Tx 신호선(720)과 연결함으로써, ACK 비트 또는 에러 프레임을 메인 컨트롤러로 전송할 수 있다. 또한, 테스트 인터페이스 컨트롤러(711)는 Data_Out을 Tx 신호선(720)과 연결하고, CAN 컨트롤러(730)와 Tx 신호선(720)을 단절시킴으로써, CAN 컨트롤러(730)에서 비트 스터프 에러로 인해 발생된 에러 프레임이 메인 컨트롤러로 전송되는 것을 방지할 수 있다.7, when the test interface 710 is set to the test mode, the test interface controller 711 according to the embodiment of the present invention uses the mode conversion circuit 712 to transmit Data_Out generated to the Tx signal line 720), an ACK bit or an error frame can be transmitted to the main controller. The test interface controller 711 connects the Data_Out to the Tx signal line 720 and disconnects the CAN controller 730 and the Tx signal line 720 so that the CAN controller 730 receives the error frame Can be prevented from being transmitted to the main controller.

테스트 인터페이스(710)는 테스트 대상 반도체(740)에 포함되는 복수의 시프트 스캔 체인들에서 수행된 테스트 결과를 입력 받을 수 있다. 이 때, 테스트 인터페이스 컨트롤러(711)는 테스트 결과를 메인 컨트롤러로 전송할 수 있다.
The test interface 710 may receive test results performed in a plurality of shift scan chains included in the semiconductor chip 740 to be tested. At this time, the test interface controller 711 can transmit the test result to the main controller.

도 8은 본 발명의 일실시예에 따른 CAN 통신 기반의 반도체 테스트 방법을 나타낸 플로우 차트이다.FIG. 8 is a flowchart illustrating a CAN communication-based semiconductor test method according to an embodiment of the present invention.

도 8을 참조하면, 본 발명의 일실시예에 따른 CAN 통신 기반의 반도체 테스트 시스템은 테스트 인터페이스에서, CAN 버스를 통하여 메인 컨트롤러로부터 테스트 대상 반도체(Device-Under-Test; DUT)에 대한 테스트를 수행하기 위한 데이터 프레임을 수신한다(810).Referring to FIG. 8, a semiconductor test system based on CAN communication according to an embodiment of the present invention performs a test on a Device-Under-Test (DUT) from a main controller through a CAN bus in a test interface (810). ≪ / RTI >

또한, 반도체 테스트 시스템은 테스트 인터페이스에 포함되는 테스트 인터페이스 컨트롤러에서, 데이터 프레임에 기초하여 테스트 인터페이스의 작동 모드를 테스트 대상 반도체에 대한 테스트를 수행하는 테스트 모드 또는 테스트 대상 반도체의 미리 설정된 일반적인 동작을 수행하는 일반 모드 중 적어도 어느 하나로 결정한다(820).In addition, the semiconductor test system may include a test interface controller included in the test interface, the test interface performing a test on the semiconductor to be tested or a predetermined general operation of the semiconductor to be tested based on the data frame And a general mode (820).

여기서, 반도체 테스트 시스템은 수신된 데이터 프레임의 예비 비트(Reserved Bit)에 기초하여 테스트 인터페이스의 작동 모드를 테스트 모드 또는 일반 모드 중 적어도 어느 하나로 결정할 수 있다. 이 때, 반도체 테스트 시스템은 예비 비트가 제1 논리값을 갖는 경우, 테스트 인터페이스의 작동 모드를 테스트 모드로 결정할 수 있다. 반면에, 반도체 테스트 시스템은 예비 비트가 제1 논리값과 구별되는 제2 논리값을 갖는 경우, 테스트 인터페이스의 작동 모드를 일반 모드로 결정할 수 있다.Here, the semiconductor test system can determine the operation mode of the test interface as at least one of a test mode and a general mode based on a reserved bit of a received data frame. At this time, the semiconductor test system can determine the operation mode of the test interface as the test mode when the spare bit has the first logical value. On the other hand, the semiconductor test system may determine the operational mode of the test interface to be a normal mode if the spare bit has a second logical value that is distinct from the first logical value.

또한, 테스트 인터페이스의 작동 모드를 테스트 모드 또는 일반 모드 중 적어도 어느 하나로 결정하는 단계는 테스트 인터페이스의 작동 모드가 테스트 모드로 결정된 경우, 테스트 인터페이스에 포함되는 모드 변환 회로에서, 테스트 대상 반도체의 미리 설정된 일반적인 동작을 조작하는 CAN 컨트롤러 및 메인 컨트롤러 사이의 통신 경로를 차단하는 단계 및 테스트 인터페이스 컨트롤러에서, 비트 스터프 에러(Bit Stuff Error)를 이용하여 CAN 컨트롤러를 초기화하는 단계를 포함할 수 있다.The step of determining the operation mode of the test interface as at least one of the test mode and the general mode may be such that, in the mode conversion circuit included in the test interface, when the operation mode of the test interface is determined as the test mode, Interrupting the communication path between the CAN controller and the main controller operating the operation, and initializing the CAN controller using the bit stuff error at the test interface controller.

여기서, 반도체 테스트 시스템은 모드 변환 회로에서 테스트 인터페이스 컨트롤러로부터 셀렉트 신호를 수신하고, 수신된 셀렉트 신호에 기초하여 CAN 컨트롤러 및 메인 컨트롤러 사이의 통신 경로를 차단함으로써, CAN 컨트롤러 및 메인 컨트롤러 사이의 통신 경로를 차단할 수 있다. 이 때, 반도체 테스트 시스템은 수신된 셀렉트 신호가 제1 논리값을 갖는 경우, CAN 컨트롤러 및 메인 컨트롤러 사이의 통신 경로를 차단할 수 있다.Here, the semiconductor test system receives the select signal from the test interface controller in the mode conversion circuit, disconnects the communication path between the CAN controller and the main controller based on the received select signal, Can be blocked. At this time, the semiconductor test system can interrupt the communication path between the CAN controller and the main controller when the received select signal has the first logical value.

또한, 반도체 테스트 시스템은 CAN 컨트롤러에서 비트 스터프 에러가 발생하도록, CAN 컨트롤러로 미리 설정된 횟수만큼 제1 논리값을 인가함으로써, CAN 컨트롤러를 초기화할 수 있다.Further, the semiconductor test system can initialize the CAN controller by applying a first logic value to the CAN controller a predetermined number of times so that a bit stuff error occurs in the CAN controller.

도면에는 도시하지 않았지만, 반도체 테스트 시스템은 테스트 인터페이스의 작동 모드가 테스트 모드로 결정된 경우, 테스트 인터페이스 컨트롤러에서, 데이터 프레임이 수신 완료됨을 알리는 ACK 비트(Acknowledge Bit)를 메인 컨트롤러로 전송할 수 있다. 만약, 수신된 데이터 프레임에 오류가 검출되는 경우, 반도체 테스트 시스템은 테스트 인터페이스 컨트롤러에서, 에러 프레임을 메인 컨트롤러로 전송할 수 있다.Although not shown in the figure, the semiconductor test system may transmit an ACK bit (Acknowledge Bit) to the main controller at the test interface controller, when the operation mode of the test interface is determined to be the test mode. If an error is detected in the received data frame, the semiconductor test system may send an error frame to the main controller at the test interface controller.

또한, 반도체 테스트 시스템은 테스트 인터페이스의 작동 모드가 테스트 모드로 결정된 경우, 데이터 프레임을 테스트 대상 반도체에 포함되는 복수의 시프트 스캔 체인들로 인가하여, 테스트 대상 반도체에 대한 테스트를 수행한다(830).In addition, if the operation mode of the test interface is determined to be the test mode, the semiconductor test system applies a data frame to a plurality of shift scan chains included in the semiconductor to be tested, and performs a test on the semiconductor to be tested (830).

도면에는 도시하지 않았지만, 반도체 테스트 시스템은 테스트 인터페이스의 작동 모드가 일반 모드로 결정된 경우, 테스트 대상 반도체에서, 테스트 대상 반도체의 미리 설정된 일반적인 동작을 수행할 수 있다.
Although not shown in the drawings, the semiconductor test system can perform a predetermined general operation of the semiconductor to be tested in the semiconductor to be tested, when the operation mode of the test interface is determined to be the normal mode.

도 9는 본 발명의 일실시예에 따른 CAN 통신 기반의 반도체 테스트 시스템을 나타낸 블록도이다.9 is a block diagram illustrating a semiconductor test system based on CAN communication according to an embodiment of the present invention.

도 9를 참조하면, 본 발명의 일실시예에 따른 CAN 통신 기반의 반도체 테스트 시스템은 메인 컨트롤러(910), CAN 컨트롤러(920), 테스트 인터페이스(930) 및 테스트 대상 반도체(940)을 포함한다. 여기서, 테스트 인터페이스(930)는 테스트 인터페이스 컨트롤러(931) 및 모드 변환 회로(932)를 포함할 수 있다.9, a CAN communication-based semiconductor test system according to an embodiment of the present invention includes a main controller 910, a CAN controller 920, a test interface 930, and a semiconductor 940 to be tested. Here, the test interface 930 may include a test interface controller 931 and a mode conversion circuit 932.

메인 컨트롤러(910)는 테스트 대상 반도체(940)에 대한 테스트를 수행하기 위한 데이터 프레임을 전송한다.The main controller 910 transmits a data frame for performing a test on the semiconductor 940 to be tested.

CAN 컨트롤러(920)는 테스트 대상 반도체(940)의 미리 설정된 일반적인 동작을 조작한다.The CAN controller 920 operates a predetermined general operation of the semiconductor 940 to be tested.

테스트 인터페이스(930)는 메인 컨트롤러(910) 및 CAN 컨트롤러(920) 각각과 CAN 버스를 통하여 연결되어 메인 컨트롤러(910)로부터 데이터 프레임을 수신하고, 데이터 프레임에 기초하여 테스트 대상 반도체(940)에 대한 테스트를 수행하는 테스트 모드 또는 테스트 대상 반도체(940)의 미리 설정된 일반적인 동작을 수행하는 일반 모드 중 적어도 어느 하나로 결정되는 작동 모드를 갖는다.The test interface 930 is connected to each of the main controller 910 and the CAN controller 920 through a CAN bus and receives a data frame from the main controller 910. Based on the data frame, A test mode for performing a test or a general mode for performing a predetermined general operation of the semiconductor to be tested 940. [

테스트 인터페이스 컨트롤러(931)는 수신된 데이터 프레임의 예비 비트(Reserved Bit)에 기초하여 테스트 인터페이스(930)의 작동 모드를 테스트 모드 또는 일반 모드 중 적어도 어느 하나로 결정할 수 있다.The test interface controller 931 can determine the operation mode of the test interface 930 as at least one of a test mode and a general mode based on a reserved bit of the received data frame.

이 때, 테스트 인터페이스 컨트롤러(931)는 예비 비트가 제1 논리값을 갖는 경우, 테스트 인터페이스(930)의 작동 모드를 테스트 모드로 결정할 수 있다.At this time, the test interface controller 931 can determine the operation mode of the test interface 930 as the test mode when the spare bit has the first logical value.

반면에, 테스트 인터페이스 컨트롤러(931)는 예비 비트가 제1 논리값과 구별되는 제2 논리값을 갖는 경우, 테스트 인터페이스(930)의 작동 모드를 일반 모드로 결정할 수 있다.On the other hand, the test interface controller 931 can determine the operation mode of the test interface 930 as a normal mode if the spare bit has a second logical value different from the first logical value.

또한, 테스트 인터페이스 컨트롤러(931)는 비트 스터프 에러(Bit Stuff Error)를 이용하여 CAN 컨트롤러(920)를 초기화할 수 있다.In addition, the test interface controller 931 can initialize the CAN controller 920 using Bit Stuff Error.

이 때, 테스트 인터페이스 컨트롤러(931)는 CAN 컨트롤러(920)에서 비트 스터프 에러가 발생하도록, CAN 컨트롤러(920)로 미리 설정된 횟수만큼 제1 논리값을 인가할 수 있다.At this time, the test interface controller 931 can apply the first logical value to the CAN controller 920 a predetermined number of times so that the bit stuff error occurs in the CAN controller 920.

또한, 테스트 인터페이스 컨트롤러(931)는 테스트 인터페이스(930)의 작동 모드가 테스트 모드로 결정된 경우, 데이터 프레임이 수신 완료됨을 알리는 ACK 비트(Acknowledge Bit)를 메인 컨트롤러(910)로 전송할 수 있다. 이 때, 수신된 데이터 프레임에 오류가 검출되는 경우, 테스트 인터페이스 컨트롤러(931)는 에러 프레임을 메인 컨트롤러(910)로 전송할 수 있다.The test interface controller 931 may transmit an ACK bit to the main controller 910 to notify that the data frame has been received when the operation mode of the test interface 930 is determined to be the test mode. At this time, if an error is detected in the received data frame, the test interface controller 931 may send an error frame to the main controller 910. [

모드 변환 회로(932)는 테스트 인터페이스(930)의 작동 모드가 테스트 모드로 결정된 경우, CAN 컨트롤러(920) 및 메인 컨트롤러(910) 사이의 통신 경로를 차단할 수 있다.The mode conversion circuit 932 can interrupt the communication path between the CAN controller 920 and the main controller 910 when the operation mode of the test interface 930 is determined as the test mode.

이 때, 모드 변환 회로(932)는 테스트 인터페이스 컨트롤러(931)로부터 셀렉트 신호를 수신하고, 수신된 셀렉트 신호에 기초하여 CAN 컨트롤러(920) 및 메인 컨트롤러(910) 사이의 통신 경로를 차단할 수 있다.At this time, the mode conversion circuit 932 receives the select signal from the test interface controller 931, and can block the communication path between the CAN controller 920 and the main controller 910 based on the received select signal.

여기서, 모드 변환 회로(932)는 수신된 셀렉트 신호가 제1 논리값을 갖는 경우, CAN 컨트롤러(920) 및 메인 컨트롤러(910) 사이의 통신 경로를 차단할 수 있다.Here, the mode conversion circuit 932 can cut off the communication path between the CAN controller 920 and the main controller 910 when the received select signal has the first logical value.

테스트 대상 반도체(940)는 테스트 인터페이스(930)의 작동 모드가 테스트 모드로 결정된 경우, 테스트 인터페이스(930)에 의해 데이터 프레임이 복수의 시프트 스캔 체인들로 인가되어 테스트가 수행된다.
When the operation mode of the test interface 930 is determined as the test mode, the test target semiconductor 940 is tested by the test interface 930 by applying the data frame to the plurality of shift scan chains.

이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.The apparatus described above may be implemented as a hardware component, a software component, and / or a combination of hardware components and software components. For example, the apparatus and components described in the embodiments may be implemented within a computer system, such as, for example, a processor, a controller, an arithmetic logic unit (ALU), a digital signal processor, a microcomputer, a field programmable array (FPA) A programmable logic unit (PLU), a microprocessor, or any other device capable of executing and responding to instructions. The processing device may execute an operating system (OS) and one or more software applications running on the operating system. The processing device may also access, store, manipulate, process, and generate data in response to execution of the software. For ease of understanding, the processing apparatus may be described as being used singly, but those skilled in the art will recognize that the processing apparatus may have a plurality of processing elements and / As shown in FIG. For example, the processing unit may comprise a plurality of processors or one processor and one controller. Other processing configurations are also possible, such as a parallel processor.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.The software may include a computer program, code, instructions, or a combination of one or more of the foregoing, and may be configured to configure the processing device to operate as desired or to process it collectively or collectively Device can be commanded. The software and / or data may be in the form of any type of machine, component, physical device, virtual equipment, computer storage media, or device , Or may be permanently or temporarily embodied in a transmitted signal wave. The software may be distributed over a networked computer system and stored or executed in a distributed manner. The software and data may be stored on one or more computer readable recording media.

실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.The method according to an embodiment may be implemented in the form of a program command that can be executed through various computer means and recorded in a computer-readable medium. The computer-readable medium may include program instructions, data files, data structures, and the like, alone or in combination. The program instructions to be recorded on the medium may be those specially designed and configured for the embodiments or may be available to those skilled in the art of computer software. Examples of computer-readable media include magnetic media such as hard disks, floppy disks and magnetic tape; optical media such as CD-ROMs and DVDs; magnetic media such as floppy disks; Magneto-optical media, and hardware devices specifically configured to store and execute program instructions such as ROM, RAM, flash memory, and the like. Examples of program instructions include machine language code such as those produced by a compiler, as well as high-level language code that can be executed by a computer using an interpreter or the like. The hardware devices described above may be configured to operate as one or more software modules to perform the operations of the embodiments, and vice versa.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. For example, it is to be understood that the techniques described may be performed in a different order than the described methods, and / or that components of the described systems, structures, devices, circuits, Lt; / RTI > or equivalents, even if it is replaced or replaced.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.

Claims (15)

CAN(Controller Area Network) 통신 기반의 반도체 테스트 방법에 있어서,
테스트 인터페이스에서, CAN 버스를 통하여 메인 컨트롤러로부터 테스트 대상 반도체(Device-Under-Test; DUT)에 대한 테스트를 수행하기 위한 데이터 프레임을 수신하는 단계;
상기 테스트 인터페이스에 포함되는 테스트 인터페이스 컨트롤러에서, 상기 데이터 프레임에 기초하여 상기 테스트 인터페이스의 작동 모드를 상기 테스트 대상 반도체에 대한 테스트를 수행하는 테스트 모드 또는 상기 테스트 대상 반도체의 미리 설정된 일반적인 동작을 수행하는 일반 모드 중 적어도 어느 하나로 결정하는 단계; 및
상기 테스트 인터페이스의 작동 모드가 상기 테스트 모드로 결정된 경우, 상기 데이터 프레임을 상기 테스트 대상 반도체에 포함되는 복수의 시프트 스캔 체인들로 인가하여, 상기 테스트 대상 반도체에 대한 테스트를 수행하는 단계
를 포함하는 반도체 테스트 방법.In a CAN (Controller Area Network) communication based semiconductor test method,
Receiving, at the test interface, a data frame for performing a test on a Device-Under-Test (DUT) from a main controller via a CAN bus;
The test interface includes a test interface for performing a test on the test object semiconductor based on the data frame and an operation mode of the test interface or a general mode for performing a predetermined general operation of the semiconductor to be tested Mode; And
If the operation mode of the test interface is determined to be the test mode, applying the data frame to a plurality of shift scan chains included in the semiconductor to be tested to perform a test on the semiconductor to be tested
Lt; / RTI > 제1항에 있어서,
상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드 또는 상기 일반 모드 중 적어도 어느 하나로 결정하는 단계는
상기 수신된 데이터 프레임의 예비 비트(Reserved Bit)에 기초하여 상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드 또는 상기 일반 모드 중 적어도 어느 하나로 결정하는 단계
를 포함하는 반도체 테스트 방법.The method according to claim 1,
Wherein the step of determining the operation mode of the test interface as at least one of the test mode and the general mode comprises:
Determining an operation mode of the test interface as at least one of the test mode and the general mode based on a reserved bit of the received data frame
Lt; / RTI > 제2항에 있어서,
상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드 또는 상기 일반 모드 중 적어도 어느 하나로 결정하는 단계는
상기 예비 비트가 제1 논리값을 갖는 경우, 상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드로 결정하는 단계
를 포함하는 반도체 테스트 방법.3. The method of claim 2,
Wherein the step of determining the operation mode of the test interface as at least one of the test mode and the general mode comprises:
Determining the operational mode of the test interface as the test mode if the spare bit has a first logical value
Lt; / RTI > 제3항에 있어서,
상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드 또는 상기 일반 모드 중 적어도 어느 하나로 결정하는 단계는
상기 예비 비트가 상기 제1 논리값과 구별되는 제2 논리값을 갖는 경우, 상기 테스트 인터페이스의 작동 모드를 상기 일반 모드로 결정하는 단계
를 포함하는 반도체 테스트 방법.The method of claim 3,
Wherein the step of determining the operation mode of the test interface as at least one of the test mode and the general mode comprises:
Determining the operational mode of the test interface as the normal mode if the spare bit has a second logical value different from the first logical value
Lt; / RTI > 제1항에 있어서,
상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드 또는 상기 일반 모드 중 적어도 어느 하나로 결정하는 단계는
상기 테스트 인터페이스의 작동 모드가 상기 테스트 모드로 결정된 경우, 상기 테스트 인터페이스에 포함되는 모드 변환 회로에서, 상기 테스트 대상 반도체의 미리 설정된 일반적인 동작을 조작하는 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 단계; 및
상기 테스트 인터페이스 컨트롤러에서, 비트 스터프 에러(Bit Stuff Error)를 이용하여 상기 CAN 컨트롤러를 초기화하는 단계
를 포함하는 반도체 테스트 방법.The method according to claim 1,
Wherein the step of determining the operation mode of the test interface as at least one of the test mode and the general mode comprises:
And the main controller is connected to the main controller through a communication line, and the main controller is connected to the main controller via the CAN interface, step; And
In the test interface controller, initializing the CAN controller using a Bit Stuff Error
Lt; / RTI > 제5항에 있어서,
상기 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 단계는
상기 모드 변환 회로에서 상기 테스트 인터페이스 컨트롤러로부터 셀렉트 신호를 수신하는 단계; 및
상기 수신된 셀렉트 신호에 기초하여 상기 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 단계
를 포함하는 반도체 테스트 방법.6. The method of claim 5,
Blocking the communication path between the CAN controller and the main controller
Receiving a select signal from the test interface controller in the mode conversion circuit; And
Blocking the communication path between the CAN controller and the main controller based on the received select signal
Lt; / RTI > 제6항에 있어서,
상기 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 단계는
상기 수신된 셀렉트 신호가 제1 논리값을 갖는 경우, 상기 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 단계
를 포함하는 반도체 테스트 방법.The method according to claim 6,
Blocking the communication path between the CAN controller and the main controller
Blocking the communication path between the CAN controller and the main controller if the received select signal has a first logical value
Lt; / RTI > 제5항에 있어서,
상기 CAN 컨트롤러를 초기화하는 단계는
상기 CAN 컨트롤러에서 상기 비트 스터프 에러가 발생하도록, 상기 CAN 컨트롤러로 미리 설정된 횟수만큼 제1 논리값을 인가하는 단계
를 포함하는 반도체 테스트 방법.6. The method of claim 5,
The step of initializing the CAN controller
Applying a first logic value to the CAN controller a predetermined number of times to cause the bit stuff error to occur in the CAN controller
Lt; / RTI > 제1항에 있어서,
상기 테스트 인터페이스의 작동 모드가 상기 테스트 모드로 결정된 경우, 상기 테스트 인터페이스 컨트롤러에서, 상기 데이터 프레임이 수신 완료됨을 알리는 ACK 비트(Acknowledge Bit)를 상기 메인 컨트롤러로 전송하는 단계
를 더 포함하는 반도체 테스트 방법.The method according to claim 1,
If the test mode is determined to be the test mode, transmitting, in the test interface controller, an ACK bit (Acknowledge Bit) indicating that the data frame is received to the main controller
Further comprising the steps of: 제9항에 있어서,
상기 수신된 데이터 프레임에 오류가 검출되는 경우, 상기 테스트 인터페이스 컨트롤러에서, 에러 프레임을 상기 메인 컨트롤러로 전송하는 단계
를 더 포함하는 반도체 테스트 방법.10. The method of claim 9,
If an error is detected in the received data frame, transmitting from the test interface controller an error frame to the main controller
Further comprising the steps of: CAN(Controller Area Network) 통신 기반의 반도체 테스트 시스템에 있어서,
테스트 대상 반도체(Device-Under-Test; DUT)에 대한 테스트를 수행하기 위한 데이터 프레임을 전송하는 메인 컨트롤러;
상기 테스트 대상 반도체의 미리 설정된 일반적인 동작을 조작하는 CAN 컨트롤러;
상기 메인 컨트롤러 및 상기 CAN 컨트롤러 각각과 CAN 버스를 통하여 연결되어 상기 메인 컨트롤러로부터 상기 데이터 프레임을 수신하고, 상기 데이터 프레임에 기초하여 상기 테스트 대상 반도체에 대한 테스트를 수행하는 테스트 모드 또는 상기 테스트 대상 반도체의 미리 설정된 일반적인 동작을 수행하는 일반 모드 중 적어도 어느 하나로 결정되는 작동 모드를 갖는 테스트 인터페이스; 및
상기 테스트 인터페이스의 작동 모드가 상기 테스트 모드로 결정된 경우, 상기 테스트 인터페이스에 의해 상기 데이터 프레임이 복수의 시프트 스캔 체인들로 인가되어 테스트가 수행되는 테스트 대상 반도체
를 포함하는 반도체 테스트 시스템.In a CAN (Controller Area Network) communication-based semiconductor test system,
A main controller for transmitting a data frame for performing a test for a device-under-test (DUT);
A CAN controller for operating a predetermined general operation of the semiconductor to be tested;
A test mode in which the main controller and the CAN controller are connected to each other via a CAN bus to receive the data frame from the main controller and perform a test on the semiconductor to be tested based on the data frame, And a general mode for performing a predetermined general operation; And
When the operation mode of the test interface is determined as the test mode, the data frame is applied to the plurality of shift scan chains by the test interface,
And a semiconductor test system. 제11항에 있어서,
상기 테스트 인터페이스는
상기 수신된 데이터 프레임의 예비 비트(Reserved Bit)에 기초하여 상기 테스트 인터페이스의 작동 모드를 상기 테스트 모드 또는 상기 일반 모드 중 적어도 어느 하나로 결정하는 테스트 인터페이스 컨트롤러
를 포함하는 반도체 테스트 시스템.12. The method of claim 11,
The test interface
A test interface controller for determining an operation mode of the test interface as at least one of the test mode and the general mode based on a reserved bit of the received data frame;
And a semiconductor test system. 제12항에 있어서,
상기 테스트 인터페이스는
상기 테스트 인터페이스의 작동 모드가 상기 테스트 모드로 결정된 경우, 상기 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 모드 변환 회로
를 포함하고,
상기 테스트 인터페이스 컨트롤러는
비트 스터프 에러(Bit Stuff Error)를 이용하여 상기 CAN 컨트롤러를 초기화하는 반도체 테스트 시스템.13. The method of claim 12,
The test interface
A mode conversion circuit for interrupting a communication path between the CAN controller and the main controller when the operation mode of the test interface is determined as the test mode;
Lt; / RTI >
The test interface controller
A semiconductor test system for initializing the CAN controller using a Bit Stuff Error. 제13항에 있어서,
상기 모드 변환 회로는
상기 테스트 인터페이스 컨트롤러로부터 셀렉트 신호를 수신하고, 상기 수신된 셀렉트 신호에 기초하여 상기 CAN 컨트롤러 및 상기 메인 컨트롤러 사이의 통신 경로를 차단하는 반도체 테스트 시스템.14. The method of claim 13,
The mode conversion circuit
Receives a select signal from the test interface controller, and blocks a communication path between the CAN controller and the main controller based on the received select signal. 제13항에 있어서,
상기 테스트 인터페이스 컨트롤러는
상기 CAN 컨트롤러에서 상기 비트 스터프 에러가 발생하도록, 상기 CAN 컨트롤러로 미리 설정된 횟수만큼 제1 논리값을 인가하는 반도체 테스트 시스템.14. The method of claim 13,
The test interface controller
And a first logic value is applied to the CAN controller a predetermined number of times so that the bit stuff error occurs in the CAN controller.
KR1020140012088A 2014-02-03 2014-02-03 Semiconductor test method and system based on controller area network KR101473144B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140012088A KR101473144B1 (en) 2014-02-03 2014-02-03 Semiconductor test method and system based on controller area network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140012088A KR101473144B1 (en) 2014-02-03 2014-02-03 Semiconductor test method and system based on controller area network

Publications (1)

Publication Number Publication Date
KR101473144B1 true KR101473144B1 (en) 2014-12-16

Family

ID=52678975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140012088A KR101473144B1 (en) 2014-02-03 2014-02-03 Semiconductor test method and system based on controller area network

Country Status (1)

Country Link
KR (1) KR101473144B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190136214A (en) * 2018-05-30 2019-12-10 (주) 코스텍 Appatarus testing bcm integrated with can
CN111538319A (en) * 2020-06-22 2020-08-14 北京振兴计量测试研究所 Parallel testing method for CAN bus controller
CN111641544A (en) * 2020-06-22 2020-09-08 北京振兴计量测试研究所 CAN bus controller parallel test system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007303897A (en) 2006-05-10 2007-11-22 Nec Electronics Corp Scan test method and scan test circuit
JP2013019694A (en) 2011-07-07 2013-01-31 Renesas Electronics Corp Scan test circuit and generation method of scan test circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007303897A (en) 2006-05-10 2007-11-22 Nec Electronics Corp Scan test method and scan test circuit
JP2013019694A (en) 2011-07-07 2013-01-31 Renesas Electronics Corp Scan test circuit and generation method of scan test circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190136214A (en) * 2018-05-30 2019-12-10 (주) 코스텍 Appatarus testing bcm integrated with can
KR102090061B1 (en) * 2018-05-30 2020-03-17 (주)코스텍 Appatarus testing bcm integrated with can
CN111538319A (en) * 2020-06-22 2020-08-14 北京振兴计量测试研究所 Parallel testing method for CAN bus controller
CN111641544A (en) * 2020-06-22 2020-09-08 北京振兴计量测试研究所 CAN bus controller parallel test system
CN111538319B (en) * 2020-06-22 2023-06-06 北京振兴计量测试研究所 CAN bus controller parallel test method

Similar Documents

Publication Publication Date Title
CN108353004B (en) Method, system, and computer readable medium for testing Network Function Virtualization (NFV)
US10713106B2 (en) Communication device, communication method and non-transitory storage medium
US11012409B2 (en) Anomaly detection in a controller area network
EP3160090B1 (en) Controller area network (can) device and method for operating a can device
CN110011870B (en) Node and method for measuring and signal analysis of a multi-master access bus
US9716612B2 (en) Evaluation of field replaceable unit dependencies and connections
US20170068628A1 (en) Reducing ethernet latency in a multi-server chassis
US10355968B2 (en) Diagnosis of a network adapter during network operation
US11075808B2 (en) Method and apparatus for communication system upgrade via phased adoption
KR101473144B1 (en) Semiconductor test method and system based on controller area network
JPWO2018020645A1 (en) Transfer device and frame transfer method
US10613963B2 (en) Intelligent packet analyzer circuits, systems, and methods
US8239051B2 (en) Information processing apparatus and information processing method
US20210058495A1 (en) Communication device, communication system, and protocol switchover method
KR20150008746A (en) Peripheral Component Interconnect Express switch apparatus and method for controlling connection using the same
CN113630187A (en) PHY initialization method, system, equipment and medium
US10447384B2 (en) Communication apparatus, communication method, and program
US10681191B2 (en) Communication device and receiving device
US9720871B2 (en) Determining cable connections in a multi-cable link
CN106411564B (en) For detecting the device and method of ethernet frame
KR20130064500A (en) Method of error recovery while transmitting message in can communication system
US10419551B2 (en) Network device and auto detecting method for direct link thereof
CN105721234A (en) Port aggregation method and apparatus
US10476776B2 (en) Methods, systems and computer readable media for wide bus pattern matching
KR101712370B1 (en) Ethernet device and system for supporting error packet analysis

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170901

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 6