KR101472536B1 - 이동통신시스템에서 자동 주파수 제어 장치 및 방법 - Google Patents

이동통신시스템에서 자동 주파수 제어 장치 및 방법 Download PDF

Info

Publication number
KR101472536B1
KR101472536B1 KR1020070097538A KR20070097538A KR101472536B1 KR 101472536 B1 KR101472536 B1 KR 101472536B1 KR 1020070097538 A KR1020070097538 A KR 1020070097538A KR 20070097538 A KR20070097538 A KR 20070097538A KR 101472536 B1 KR101472536 B1 KR 101472536B1
Authority
KR
South Korea
Prior art keywords
symbol
samples
predetermined number
slot
frequency offset
Prior art date
Application number
KR1020070097538A
Other languages
English (en)
Other versions
KR20090032362A (ko
Inventor
이정길
노희진
강훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070097538A priority Critical patent/KR101472536B1/ko
Publication of KR20090032362A publication Critical patent/KR20090032362A/ko
Application granted granted Critical
Publication of KR101472536B1 publication Critical patent/KR101472536B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2657—Carrier synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2649—Demodulators
    • H04L27/265—Fourier transform demodulators, e.g. fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2662—Symbol synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2668—Details of algorithms
    • H04L27/2673—Details of algorithms characterised by synchronisation parameters
    • H04L27/2676—Blind, i.e. without using known symbols
    • H04L27/2678—Blind, i.e. without using known symbols using cyclostationarities, e.g. cyclic prefix or postfix

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

본 발명은 이동통신시스템에서 자동 주파수 제어 장치 및 방법에 관한 것으로서, 수신되는 신호에 대하여 슬롯 바운더리를 검출하고, 상기 슬롯 바운더리에 의해 슬롯의 처음과 마지막에 할당된 심볼을 확인하는 타이밍 제어부와, 상기 확인된 심볼에서 상기 슬롯 바운더리에 해당하는 위치부터 소정 개수의 샘플과 상기 슬롯 바운더리 위치로부터 소정 간격을 가지는 소정 개수의 샘플에 대해 코렐레이션(correlation)을 수행하여 추출된 상관관계 값을 통해 주파수 오프셋을 추정하는 자동 주파수 제어부를 포함함으로써 회로의 복잡도를 감소시키고 주파수 오프셋을 보다 빠르게 동작시킬 수 있어 주파수 동기를 상실하는 로스 락(lose lock)의 발생을 감소시키고 단말기 장치의 안정적인 수신 성능을 보장할 수 있다.
자동 주파수 제어, 주파수 오프셋, 순환접두, Cyclic Prefix, OFDM

Description

이동통신시스템에서 자동 주파수 제어 장치 및 방법{APPARATUS AND METHOD FOR AUTOMATIC FREQUENCY CONTROL IN WIRELESS COMMUNICATION SYSTEM}
본 발명은 이동통신시스템에서 자동 주파수 제어 장치 및 방법에 관한 것으로, 특히, 수신 신호와 타이밍 정보를 이용하여 주파수 오프셋 과정을 수행하는 장치 및 방법에 관한 것이다.
일반적으로 3GPP LTE(Long Term Evolution) 이동통신 시스템에서 하향링크는 OFDM 방식을 통해 신호가 생성되며, OFDM 심볼(symbol)은 도 1에 도시된 바와 같이, NFFT개의 샘플(101)과 L개의 다중경로 채널에서 인접 심볼간의 간섭(Inter Symbol Interference:ISI)이 발생하는 것을 방지하기 위해 유효 심볼의 마지막 L개의 샘플을 심볼의 앞에 복사한 순환접두(Cyclic Prefix:이하 'CP'라 칭함)(103)로 구성되며, 상기 수신되는 OFDM신호를 기반으로하여 프레임이 구성된다.
도 2는 LTE 전송 프레임의 구조를 도시하고 있다.
상기 도 2를 참조하면, 10ms 동안 전송되는 프레임은 1ms 단위의 서브프레임 10개로 구성되며 하나의 서브프레임은 두 개의 슬롯으로 구성된다.
상기 슬롯은 CP 길이에 따라 Normal CP(200)와 Extended CP(210)로 분류되어 상기 Normal CP(200)는 7개의 OFDM 심볼, Extended CP(210)에서는 6개의 OFDM 심볼로 구성되며 0번과 10번 슬롯의 마지막 OFDM 심볼에는 P-SCH(Primary-Synchronization Channel) 신호가 마지막에서 두 번째 OFDM 심볼에는 S-SCH(Secondary-Synchronization Channel) 신호가 할당된다.
도 3는 종래기술에 따른 주파수 오차 검출기의 블록구성을 도시하고 있다.
여기서, 상기 주파수 오차 검출기는 RF처리기(301), A/D(Analog/Digital) 변환부(303), 기저대역필터(305), 데시메이터(307), CP 길이 검출부(309), 자동주파수제어부(311), 타이밍 제어부(313)을 포함하여 구성된다.
상기 도 3를 참조하면, 먼저 RF처리기(301)는 필터, 주파수 변환기 등을 포함하며, 안테나를 통해 수신되는 RF대역의 신호를 기저대역 신호로 변환하여 출력한다. 상기 A/D 변환기(303)는 상기 RF처리기(301)로부터의 아날로그 기저대역 신호를 디지털 신호(샘플데이터)로 변환하여 기저대역필터(305)로 출력한다.
상기 기저대역필터(305)는 상기 기저대역 신호에 포함된 불필요한 대역의 신호를 제한하여 필터링하고 출력한다. 상기 데시메이터(307)는 상기 기저대역필터(305)로부터 입력된 오버샘플링(over-sampling)된 디지털 신호를 재샘플링하여 상기 CP 길이 검출부(309)로 출력한다.
상기 CP 길이 검출부(309)는 CP 코렐레이션(correlation)을 슬롯단위로 수행 하여 CP 길이를 검출하고 상기 자동 주파수 제어부(309)에 출력한다.
상기 자동 주파수 제어부(309)는 상기 CP 길이 검출부(309)로 부터 검출된 CP 길이가 7개의 심볼이면, 즉, Normal CP이면 전, 후 7개의 OFDM 심볼동안 코렐레이션하여 상관관계 값을 측정하고, 상기 CP 길이 검출부(309)로 부터 검출된 CP 길이가 6개의 심볼이면, 즉, Extended CP이면 전, 후 6개의 심볼동안 코렐레이션하여 상관관계 값을 측정한다.
이후, 상기 자동 주파수 제어부(309)는 상기 측정된 상관관계 값에 의해 송수신기 사이의 채널 특성을 얻어 주파수 오프셋을 추정하고 RF 처리기(301)로 출력하여 초기 주파수 오프셋을 보상한다.
상기 타이밍 제어부(313)는 상기 슬롯 바운더리(slot boundary)의 정보, 즉, 상기 슬롯 바운더리의 시작과 끝을 알리는 제어신호를 자동 주파수 제어부(309)에 제공한다.
도 4는 종래기술에 따른 단말기 장치에서 주파수 오프셋을 수행하기 위한 절차를 도시하고 있다.
상기 도 4를 참조하면, 먼저, 401단계에서 단말기 장치는 수신 신호에 대하여 상기 P-SCH 신호를 이용하여 0.5msec의 슬롯 바운더리를 검출하고, 303단계로 진행하여 CP 길이를 검출한다. 여기서, 상기 CP 길이를 검출하는 이유는 상기 CP 길이에 따라 슬롯에 할당되는 OFDM 심볼의 갯수와 위치가 다르기 때문이다.
이후, 상기 단말기 장치는 405단계로 진행하여 상기 검출된 CP 길이가 7개의 심볼인 Normal CP인지 검사한다.
만일, 상기 CP가 Normal CP이면, 상기 단말기 장치는 407단계에서 전, 후 7개의 OFDM 심볼동안 코렐레이션하여 상관관계 값의 평균값을 측정하고 409단계로 진행하여 상기 측정된 상관관계 값의 평균값을 이용하여 주파수 오프셋을 추정한다.
한편, 상기 CP가 Normal CP가 아니면, 즉, 상기 CP 길이가 6개의 심볼인 Extended CP이면 411단계로 진행하여 전, 후 6개의 심볼동안 코렐레이션하여 상관관계 값의 평균값을 측정하고 409단계로 진행하여 상기 측정된 상관관계 값의 평균값을 이용하여 주파수 오프셋을 추정한다.
이후, 상기 단말기 장치는 주파수 오프셋 추정을 위한 알고리즘을 종료한다.
상술한 바와 같이, 상기 LTE 단말기 장치에서 주파수 오프셋을 추정하기 위해서는 CP 길이 검출이 수행되어야 하며, 상기 CP 길이에 따라 주파수 오프셋 추정에 이용되는 샘플의 위치와 크기를 다르게 설정하여야 한다.
특히, 상기 OFDM 시스템은 중심 주파수에 비하여 부반송파 사이의 간격이 매우 좁기 때문에 주파수 오프셋에 민감한 특성을 갖고 있다. 따라서, 상기 주파수 오프셋을 정확하게 추정해야할 뿐 아니라 추정속도도 빨라야 한다.
하지만, CP 길이를 검출할 때 발생되는 처리 지연으로 인해 데이터가 전송되는 서브프레임 사이에 주파수 오프셋 추정 시간이 지연되는 경우 동기의 로스 락(lose lock)이 발생할 가능성이 높아지며, 이는 시스템 전체의 성능 저하를 초래하는 문제점이 있다.
본 발명의 목적은 이동통신시스템에서 자동 주파수 제어 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 LTE 단말기 장치에서 주파수 오프셋 방법 및 장치를 제공함에 있다.
본 발명의 또 다른 목적은 CP 길이와 관계없이 수신신호와 타이밍 정보를 통해 주파수 오프셋 과정을 수행하는 방법 및 장치를 제공함에 있다.
상술한 목적들을 달성하기 위한 본 발명의 제 1견지에 따르면, 주파수 오프셋 보정을 위한 단말기 장치는, 수신되는 신호에 대하여 슬롯 바운더리를 검출하고, 상기 슬롯 바운더리에 의해 슬롯의 처음과 마지막에 할당된 심볼을 확인하는 타이밍 제어부와, 상기 확인된 심볼에서 상기 슬롯 바운더리에 해당하는 위치부터 소정 개수의 샘플과 상기 슬롯 바운더리 위치로부터 소정 간격을 가지는 소정 개수의 샘플에 대해 코렐레이션(correlation)을 수행하여 추출된 상관관계 값을 통해 주파수 오프셋을 추정하는 자동 주파수 제어부를 포함하는 것을 특징으로 한다.
상술한 목적들을 달성하기 위한 본 발명의 제 2견지에 따르면, 주파수 오프셋 보정을 위한 단말기의 방법은, 수신되는 신호에 대하여 슬롯 바운더리를 검출하는 과정과, 상기 슬롯 바운더리에 의해 슬롯의 처음과 마지막에 할당된 심볼을 확인하는 과정과, 상기 확인된 심볼에서 상기 슬롯 바운더리에 해당하는 위치부터 소정 개수의 샘플과 상기 슬롯 바운더리 위치로부터 소정 간격을 가지는 소정 개수의 샘플에 대해 코렐레이션(correlation)을 수행하여 추출된 상관관계 값을 통해 주파수 오프셋을 추정하는 과정과, 상기 추정된 주파수 오프셋 값에 의해 초기 주파수 오프셋을 보상하는 과정을 포함하는 것을 특징으로 한다.
삭제
상술한 바와 같이 본 발명은 수신되는 신호와 상기 수신되는 신호의 처음과 마지막을 알리는 타이밍 신호만을 이용하여 주파수 오프셋을 수행함으로써 회로의 복잡도를 감소시키고 주파수 오프셋을 보다 빠르게 동작시킬 수 있어 주파수 동기를 상실하는 로스 락(lose lock)의 발생을 감소시키고 단말기 장치의 안정적인 수신 성능을 보장할 수 있는 효과가 있다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
이하 본 발명에서는 CP 길이 추정기 없이 수신신호와 슬롯구조만을 이용하여 자동 주파수 제어 과정을 수행하는 장치 및 방법에 관해 설명할 것이다.
도 5는 본 발명의 실시 예에 따른 주파수 오차 검출기의 블록구성을 도시하고 있다.
여기서, 상기 주파수 오차 검출기는 RF처리기(501), A/D(Analog/Digital) 변환부(503), 기저대역필터(505), 데시메이터(507), 자동주파수제어부(509), 타이밍 제어부(511)을 포함하여 구성된다.
상기 도 5를 참조하면, 먼저 RF처리기(501)는 필터, 주파수 변환기 등을 포함하며, 안테나를 통해 수신되는 RF대역의 신호를 기저대역 신호로 변환하여 출력한다. 상기 A/D 변환기(503)는 상기 RF처리기(501)로부터의 아날로그 기저대역 신호를 디지털 신호(샘플데이터)로 변환하여 기저대역필터(505)로 출력한다.
또한, 상기 RF처리기(501)는 상기 자동 주파수 제어부(509)를 통해 입력되는 주파수 오프셋을 통해 초기 주파수 오프셋을 보상한다.
상기 기저대역필터(505)는 상기 기저대역 신호에 포함된 불필요한 대역의 신호를 제한하여 필터링하고 출력한다. 상기 데시메이터(507)는 상기 기저대역필터(505)로부터 입력된 오버샘플링(over-sampling)된 디지털 신호를 재샘플링하여 상기 자동 주파수 제어부(509)로 출력한다.
상기 자동 주파수 제어부(509)는 상기 수신되는 신호를 상기 타이밍 제어부(521)의 타이밍 신호에 의해 상기 슬롯의 처음과 마지막에 할당된 심볼을 파악하고 각 심볼의 시작부터 소정개수의 샘플과 상기 각 심볼의 시작부터 소정간격을 가지는 소정개수의 샘플에 대해 코렐레이션(correlation)을 수행하여 추출된 상관관 계 값을 통해 주파수 오프셋을 추정하여 RF 처리기(501)로 출력한다.
여기서, 상기 주파수 오프셋의 추정을 도 6을 참조하여 자세히 설명하면 상기 자동 주파수 제어부(509)에 입력되는 신호의 심볼들은 CP 길이에 관계없이 심볼의 마지막 L개의 샘플을 복사하여 심벌의 앞에 붙이므로 슬롯의 처음에 위치하는 LNormal(601) 혹은 LExtend(610)개의 샘플과 슬롯의 처음에서 NFFT개의 샘플 뒤에 입력되는 LNormal(603) 혹은 LExtend(612)개의 샘플이 동일한 신호로 구성되고 슬롯의 마지막에 위치하는 LNormal(607) 혹은 LExtend(616)개의 샘플과 슬롯의 마지막에서 NFFT개의 샘플에 앞서 수신되는 LNormal(605) 혹은 LExtend(614)개의 샘플이 동일한 신호로 구성된다.
따라서, 이러한 슬롯의 구조적 특성을 이용하면 상기 샘플들을 CP 길이에 관계없이 슬롯의 첫번째 심볼과 마지막 심볼의 CP와 심볼 후반부 사이의 코렐레이션이 수행되어 측정되어 추출된 상관관계 값을 통해 송수신기 사이의 채널특성을 얻어 주파수 오프셋을 추정할 수 있다. 또한, 상기 주파수 오프셋은 첫번째 심볼 혹은 마지막 심볼 혹은 두 심볼 모두를 이용하여 추정할 수 있다.
상기 타이밍 제어부(511)는 슬롯 바운더리(slot boundary)의 정보, 즉, 상기 슬롯 바운더리의 시작과 끝을 알리는 제어신호를 자동 주파수 제어부(509)에 제공한다.
상기 도 7은 본 발명에 실시 예에 따른 단말기 장치에서 주파수 오프셋을 수행하기 위한 절차를 도시하고 있다.
상기 도 7을 참조하면, 먼저 상기 단말기 장치는 701단계에서 수신 신호에 대하여 P-SCH 신호를 이용하여 0.5msec의 슬롯 바운더리를 검출하고 703단계로 진행하여 상기 검출된 슬롯 바운더리에 의해 슬롯의 처음과 끝 정보를 획득하는지 검사한다.
만일, 상기 슬롯 바운더리에 의해 슬롯의 처음과 끝 정보가 획득되면, 상기 단말기 장치는 705단계에서 상기 슬롯의 처음과 마지막에 할당된 심볼을 파악하고 각 심볼의 시작부터 L개의 샘플과 상기 각 심볼의 시작부터 NFFT개의 샘플 뒤에 수신되는 L개의 샘플에 대해 순환접두(Cyclic Prefix:이하 'CP'라 칭함) 기반의 코렐레이션(correlation)을 수행한다. 따라서, CP 길이에 관계없이 검출된 슬롯 바운더리의 처음과 끝의 정보에 의해 슬롯의 처음에 위치하는 첫번째 CP와 상기 CP가 포함된 심볼 후반부사이의 코렐레이션 혹은 슬롯의 끝에 위치하는 후반부 마지막 심볼의 CP와 상기 OFDM 심볼 후반부사이의 코렐레이션이 수행된다.
이후, 상기 단말기 장치는 707단계로 진행하여 상기 코렐레이션을 통해 상기 샘플간의 상관관계 값을 독출하고 709 단계로 진행하여 상기 독출된 상관관계 값에 따른 송수신기 사이의 채널특성을 얻어 CP 기반의 주파수 오프셋을 추정한다. 여기서, 상기 주파수 오프셋은 첫 번째 심볼 혹은 마지막 심볼 혹은 두 심볼 모두의 상관관계 값을 이용하여 추정할 수 있다.
이후, 상기 단말기 장치는 711단계에서 상기 추정된 주파수 오프셋 값에 의해 초기 주파수 오프셋을 보상하고 본 발명에 따른 알고리즘을 종료한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
도 1은 OFDM 심볼의 구조를 도시하는 도면,
도 2는 LTE 전송 프레임의 구조를 도시하는 도면,
도 3는 종래기술에 따른 주파수 오차 검출기의 블록구성을 도시하는 도면,
도 4는 종래기술에 따른 단말기 장치에서 주파수 오프셋을 수행하기 위한 절차를 도시하는 도면,
도 5는 본 발명의 실시 예에 따른 주파수 오차 검출기의 블록구성을 도시하는 도면,
도 6은 본 발명의 실시 예에 따른 주파수 오프셋에 이용되는 샘플을 도시하는 도면, 및
도 7은 본 발명의 실시 예에 따른 단말기 장치에서 주파수 오프셋을 수행하기 위한 절차를 도시하는 도면.

Claims (13)

  1. 주파수 오프셋 보정을 위한 단말기 장치에 있어서,
    수신되는 신호에 대하여 슬롯 바운더리를 검출하고, 상기 슬롯 바운더리에 의해 슬롯의 처음과 마지막에 할당된 심볼을 확인하는 타이밍 제어부와,
    상기 확인된 심볼에서 상기 슬롯 바운더리에 해당하는 위치부터 소정 개수의 샘플과 상기 슬롯 바운더리 위치로부터 소정 간격을 가지는 소정 개수의 샘플에 대해 코렐레이션(correlation)을 수행하여 추출된 상관관계 값을 통해 주파수 오프셋을 추정하는 자동 주파수 제어부를 포함하는 것을 특징으로 하는 장치.
  2. 제 1항에 있어서,
    상기 추정된 주파수 오프셋을 통해 초기 주파수 오프셋을 보상하는 RF 처리기를 더 포함하는 것을 특징으로 하는 장치.
  3. 제 1항에 있어서,
    상기 심볼은,
    순환 접두(Cyclic Prefix)를 갖는 신호인 것을 특징으로 하는 장치.
  4. 제 1항에 있어서,
    상기 소정 간격은,
    고속 푸리에 변환(Fast Fourier Transform) 크기인 것을 특징으로 하는 장치.
  5. 제 1항에 있어서,
    상기 자동 주파수 제어부는,
    상기 슬롯의 처음 심볼은 상기 심볼의 시작을 기준으로 소정개수의 샘플과 심볼의 시작부터 소정간격 뒤에 수신되는 소정개수의 샘플에 대해 코렐레이션을 수행하는 것을 특징으로 하는 장치.
  6. 제 1항에 있어서
    상기 자동 주파수 제어부는,
    상기 슬롯의 마지막 심볼은 상기 심볼의 끝을 기준으로 끝에서 소정 개수의 샘플과 상기 소정개수의 샘플보다 소정간격만큼 앞서 수신되는 소정개수의 샘플에 대해 코렐레이션을 수행하는 것을 특징으로 하는 장치.
  7. 제 1항에 있어서,
    상기 주파수 오프셋은,
    상기 첫 번째 심볼 혹은 상기 마지막 심볼 중 적어도 하나를 이용하여 추정하는 것을 특징으로 하는 장치.
  8. 주파수 오프셋 보정을 위한 단말기의 방법에 있어서,
    수신되는 신호에 대하여 슬롯 바운더리를 검출하는 과정과,
    상기 슬롯 바운더리에 의해 슬롯의 처음과 마지막에 할당된 심볼을 확인하는 과정과,
    상기 확인된 심볼에서 상기 슬롯 바운더리에 해당하는 위치부터 소정 개수의 샘플과 상기 슬롯 바운더리 위치로부터 소정 간격을 가지는 소정 개수의 샘플에 대해 코렐레이션(correlation)을 수행하여 추출된 상관관계 값을 통해 주파수 오프셋을 추정하는 과정과,
    상기 추정된 주파수 오프셋 값에 의해 초기 주파수 오프셋을 보상하는 과정을 포함하는 것을 특징으로 하는 방법.
  9. 제 8항에 있어서,
    상기 심볼은,
    순환 접두(Cyclic Prefix)를 갖는 신호인 것을 특징으로 하는 방법.
  10. 제 9항에 있어서,
    상기 소정 간격은,
    고속 푸리에 변환(Fast Fourier Transform) 크기인 것을 특징으로 하는 방법.
  11. 제 8항에 있어서,
    상기 슬롯의 처음 심볼은,
    상기 심볼의 시작을 기준으로 소정개수의 샘플과 심볼의 시작부터 소정간격 뒤에 수신되는 소정개수의 샘플에 대해 코렐레이션을 수행하는 것을 특징으로 하는 방법.
  12. 제 11항에 있어서,
    상기 슬롯의 마지막 심볼은,
    상기 심볼의 끝을 기준으로 끝에서 소정 개수의 샘플과 상기 소정개수의 샘플보다 소정간격만큼 앞서 수신되는 소정개수의 샘플에 대해 코렐레이션을 수행하 는 것을 특징으로 하는 방법.
  13. 제 8항에 있어서,
    상기 주파수 오프셋은,
    상기 첫 번째 심볼 혹은 상기 마지막 심볼 중 적어도 하나를 이용하여 추정하는 것을 특징으로 하는 방법.
KR1020070097538A 2007-09-27 2007-09-27 이동통신시스템에서 자동 주파수 제어 장치 및 방법 KR101472536B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070097538A KR101472536B1 (ko) 2007-09-27 2007-09-27 이동통신시스템에서 자동 주파수 제어 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070097538A KR101472536B1 (ko) 2007-09-27 2007-09-27 이동통신시스템에서 자동 주파수 제어 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20090032362A KR20090032362A (ko) 2009-04-01
KR101472536B1 true KR101472536B1 (ko) 2014-12-12

Family

ID=40759194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070097538A KR101472536B1 (ko) 2007-09-27 2007-09-27 이동통신시스템에서 자동 주파수 제어 장치 및 방법

Country Status (1)

Country Link
KR (1) KR101472536B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070217525A1 (en) * 2006-03-15 2007-09-20 Qualcomm Incorporated Frequency tracking which adapts to timing synchronization

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070217525A1 (en) * 2006-03-15 2007-09-20 Qualcomm Incorporated Frequency tracking which adapts to timing synchronization

Also Published As

Publication number Publication date
KR20090032362A (ko) 2009-04-01

Similar Documents

Publication Publication Date Title
EP1949636B1 (en) Synchronisation in a multicarrier receiver with guard interval carrelation
US8306012B2 (en) Channel estimation for synchronized cells in a cellular communication system
KR101291859B1 (ko) 변화하는 채널 조건에 대한 개선된 타이밍 획득 방법 및 시스템
US8249116B2 (en) Methods and systems for timing acquisition robust to channel fading
EP2439973A1 (en) Detection method and apparatus based on random access process
JP2007520931A (ja) 無線ｌａｎシステムのためのプリアンブル構成方法及びフレーム同期検出方法
KR102332471B1 (ko) 동기 신호 검출을 위한 장치 및 방법
WO2009155882A1 (zh) 一种随机接入前导的检测方法
JP2005295085A (ja) キャリア検出方法／プログラム／プログラム記録媒体／回路、受信機
WO2007051125A1 (en) Apparatus and methods for reducing channel estimation noise in a wireless transceiver
CN101132189A (zh) 保护区间长度的检测方法与系统
EP2091195B1 (en) Method and apparatus for determining a sub-frame configuration
EP2622808A1 (en) Technique for channel estimation in the presence of a signal phase discontinuity
CN108989259B (zh) 无线综测仪窄带物理上行共享信道的时偏估计方法及系统
WO2014187748A1 (en) Coarse symbol boundary detection in ofdm receivers
US20100046359A1 (en) Wireless Terminal, Base Station and Channel Characteristic Estimating Method
CN103988475B (zh) 一种载波频偏估计方法及装置
KR101472536B1 (ko) 이동통신시스템에서 자동 주파수 제어 장치 및 방법
KR101421305B1 (ko) 소수 배 주파수 동기 방법 및 이를 이용한 수신기
CN104904172B (zh) 估算和去除dc偏移的方法
KR101257015B1 (ko) 타이밍 동기화를 위한 다중 단계 타이밍 옵셋 추정 방법 및 ｏｆｄｍ 수신기
KR101057365B1 (ko) 버스트 모드 패킷 전송 시스템을 위한 프리앰블 검출 방법
KR20110009552A (ko) 다중 셀 간섭에 강인한 프레임 동기 획득 방법과 이를 이용한 셀 탐색 방법
KR100754948B1 (ko) 직교 주파수 분할 다중화 신호의 동기화 장치
KR100625408B1 (ko) Ｏｆｄｍａ／ｔｄｄ 통신 시스템의 하향링크 프리앰블 검출장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20140520

Effective date: 20141031

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200210

Year of fee payment: 6