KR101462573B1 - Apparatus for Driving Plasma Display Panel - Google Patents

Apparatus for Driving Plasma Display Panel Download PDF

Info

Publication number
KR101462573B1
KR101462573B1 KR1020080136724A KR20080136724A KR101462573B1 KR 101462573 B1 KR101462573 B1 KR 101462573B1 KR 1020080136724 A KR1020080136724 A KR 1020080136724A KR 20080136724 A KR20080136724 A KR 20080136724A KR 101462573 B1 KR101462573 B1 KR 101462573B1
Authority
KR
South Korea
Prior art keywords
ramp
transistor
waveform
output
pwm
Prior art date
Application number
KR1020080136724A
Other languages
Korean (ko)
Other versions
KR20100078456A (en
Inventor
심민섭
Original Assignee
주식회사 오리온
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 오리온 filed Critical 주식회사 오리온
Priority to KR1020080136724A priority Critical patent/KR101462573B1/en
Publication of KR20100078456A publication Critical patent/KR20100078456A/en
Application granted granted Critical
Publication of KR101462573B1 publication Critical patent/KR101462573B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Abstract

플라즈마 디스플레이 패널 구동장치가 개시되어 있다. 이에 의하면, 한 개의 프레임을 복수개의 서브필드로 분할하고, 복수개의 서브필드를 각각 리셋 구간, 어드레스 구간, 및 서스테인 구간으로 분할하며, 한 개의 프레임의 시간 내에 마지막 서브필드의 모든 구간을 종료하는 교류형 3전극 구조의 플라즈마 디스플레이 패널 구동장치에 있어서, 상기 리셋 구간에서, PWM(pulse width modulation) 방식의 SMPS부를 가진 램프파형 발생부에 의해 램프파형을 발생하여 주사전극으로 출력하는 것을 특징으로 한다.A plasma display panel driving apparatus is disclosed. According to this method, one frame is divided into a plurality of subfields, a plurality of subfields are divided into a reset period, an address period and a sustain period, and an AC Type plasma display panel driving apparatus having a three-electrode structure, wherein a ramp waveform generating unit having an SMPS unit of a PWM (Pulse Width Modulation) method generates the ramp waveform and outputs the ramp waveform to the scan electrode in the reset period.

플라즈마 디스플레이 패널, PWM, SMPS, 리셋 구간, 램프업, 램프다운 Plasma display panel, PWM, SMPS, reset interval, ramp-up, ramp-down

Description

플라즈마 디스플레이 패널 구동장치{Apparatus for Driving Plasma Display Panel}[0001] Apparatus for Driving Plasma Display Panel [0002]

본 발명은, 플라즈마 디스플레이 패널 구동장치에 관한 것으로, 더욱 상세하게는, 램프구간에서의 전도 손실을 줄이고 소비전력을 줄이도록 한 플라즈마 디스플레이 패널 구동장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a plasma display panel driving apparatus, and more particularly, to a plasma display panel driving apparatus that reduces conduction loss in a lamp section and reduces power consumption.

일반적으로, 플라즈마 디스플레이 패널(plasma display panel)은, 셀(cell) 내부에서 가스 방전을 발생시킴으로써 휘도를 나타내는 디스플레이 소자이다. 플라즈마 디스플레이 패널은 방전방식에 따라 교류(AC)형과 직류(DC)형으로 구분된다. 교류형 플라즈마 디스플레이 패널로서는 3개의 전극을 가진 교류형 3전극 면방전 플라즈마 디스플레이 패널이 널리 사용되고 있다.2. Description of the Related Art Generally, a plasma display panel (PDP) is a display device that displays luminance by generating a gas discharge in a cell. The plasma display panel is divided into an AC (AC) type and a DC (DC) type according to a discharge method. As the AC type plasma display panel, an AC type three-electrode surface discharge plasma display panel having three electrodes is widely used.

일반적인 교류형 3전극 면방전 플라즈마 디스플레이 패널은, 셀 외부로부터의 인가전압에 의하여 셀의 안정적인 방전을 유도함으로써 그 밝기를 제어한다. 이러한 플라즈마 디스플레이 패널의 구동파형은, 램프(ramp)-리셋(reset) 형태를 갖 는 ADS(Address Display Separation) 구동방식을 사용하고 있다. ADS 구동방식은, 하나의 영상을 구현하기 위하여, 하나의 프레임(frame)을, 서로 다른 개수의 서스테인 펄스(sustain pulse)를 갖는 복수개의 서브필드(subfield)로 분할하고, 각각의 서브필드를, 리셋(reset) 구간, 어드레스(address) 구간, 및 서스테인(sustain) 구간의 3개 구간으로 분할한다. 리셋 구간은, 어드레스 구간에서 안정적인 어드레스 방전을 유도하기 위하여, 외부의 인가전압에 대하여 플라즈마 디스플레이 패널의 모든 셀의 방전조건에 적합한 균일한 벽전하의 상태를 유지하도록 조정하는 역할을 하는 구간이다. 어드레스 구간은, 수많은 주사전극(scan electrode)(Y)에 순차적으로 스캔 펄스를 인가함과 동시에 어드레스전극(A)에 데이터전압(Vd) 펄스를 인가하여 모든 셀을 어드레스 방전시킴으로써 서스테인 구간에 방전할 셀과, 방전하기 않을 셀을 구분하는 역할을 하는 구간이다. 이때, 방전 셀은 벽전하의 큰 변화가 일어나며, 서스테인 구간에서 유지방전을 지속적으로 할 수 있는 조건이 형성된다. 서스테인 구간은, 주사전극(Y)과 유지전극(X) 사이에 교대로 높은 유지방전전압(Vsus)을 인가함으로써 어드레스 구간에서 방전할 셀로서 선택한 셀에 한하여 지속적인 유지방전이 발생하도록 유도하는 역할을 하는 구간이다.A general AC three-electrode surface discharge plasma display panel controls the brightness of a cell by inducing a stable discharge of the cell by an applied voltage from outside the cell. The driving waveform of such a plasma display panel uses an ADS (Address Display Separation) driving method having a ramp-reset type. In order to realize one image, the ADS driving method divides one frame into a plurality of subfields having different numbers of sustain pulses, A reset section, an address section, and a sustain section. The reset period is a period for adjusting the external applied voltage so as to maintain a uniform wall charge state suitable for discharge conditions of all the cells of the plasma display panel in order to induce a stable address discharge in the address period. In the address period, a scan pulse is sequentially applied to a number of scan electrodes Y, and simultaneously a data voltage (Vd) pulse is applied to the address electrode A to discharge all the cells in the sustain period Cell, and a cell which is not to be discharged. At this time, a large change of the wall charge occurs in the discharge cell, and a condition for sustain discharge to be sustained in the sustain period is formed. The sustain period serves to induce sustain discharge to occur only in the cells selected as the cells to be discharged in the address period by alternately applying a high sustain discharge voltage Vsus between the scan electrodes Y and the sustain electrodes X .

한편 리셋 구간에서는, 램프 리셋 파형을 사용하는 것이 일반적인데, 이는 구형파를 주사전극(Y)에 인가하면 강방전을 동반하지만, 시간에 따라 전압이 변화하는 램프파형을 주사전극(Y)에 인가하면 약방전을 동반하여 표시화면의 콘트라스트(contrast)를 향상시키는 효과가 있기 때문이다.On the other hand, in the reset period, it is common to use a ramp reset waveform. This is because when a square wave is applied to the scan electrode Y, a strong discharge is accompanied. However, when a ramp waveform whose voltage changes with time is applied to the scan electrode Y This is because the effect of improving the contrast of the display screen is accompanied by the weak discharge.

도 1은, 일반적인 플라즈마 디스플레이 패널 구동파형을 나타낸 파형도이고, 도 2는, 도 1의 주사전극 구동파형을 실현하기 위한, 일반적인 주사전극 구동부 내의 스위칭 회로부를 나타낸 회로도이다.FIG. 1 is a waveform diagram showing a general plasma display panel driving waveform, and FIG. 2 is a circuit diagram showing a switching circuit in a general scan electrode driver for realizing the scan electrode driving waveform of FIG.

일반적인 플라즈마 디스플레이 패널의 리셋 구간, 어드레스 구간, 및 서스테인 구간에서의 동작을, 도 1 및 도 2를 참조하여 설명하면, 먼저, 리셋 구간에서는, 주사전극 구동전압으로서 접지(GND)전압을 인가하여 주사전극 구동부(미도시됨) 내의 스위칭 회로부(20)의 스위치(SW4),(SW5),(SW6) 및 스위치(SW11),(SW13)을 턴온(turn on) 상태로 제어한다. 그 다음에, 램프업(RAMP-UP) 구간에서는, 상기 접지전압을 유지방전전압(Vsus)까지 상승시키기 위하여, 스위치(SW4)를 턴오프(turn off)시키고 스위치(SW1),(SW3)를 차례로 턴온시키고, 그 후에 유지방전전압(Vsus)을 Vyr전압까지 기울기를 가지며 상승시키기 위하여, 스위치(SW5)를 턴오프시키고 스위치(SW7)를 턴온시켜 램프업(RAMP-UP) 스위치를 동작시킴으로써 기울기를 갖는 전압파형을 생성시킨다. 그 다음에 다시 상기 Vyr전압을 유지방전전압(Vsus)까지 하강시키기 위하여, 스위치(SW7)를 턴오프시키고 스위치(SW5)를 턴온상태로 동작시켜 유지방전전압(Vsus)을 주사전극(Y)으로 출력한다. 이어 램프다운(RAMP-DOWN) 구간에서는, 스위치(SW6)를 턴오프시키고 스위치(SW8)를 턴온시켜 스캔전압(Vsc)까지 서서히 감소시킨다.1 and 2, an operation in a reset period, an address period, and a sustain period of a general plasma display panel will be described. First, in the reset period, a ground (GND) The switches SW4, SW5, and SW6 and the switches SW11 and SW13 of the switching circuit unit 20 in the electrode driver (not shown) are turned on. Then, in the ramp-up period, the switch SW4 is turned off and the switches SW1 and SW3 are turned off to raise the ground voltage to the sustain discharge voltage Vsus The RAMP-UP switch is operated by turning on the switch SW5 and turning on the switch SW7 so that the sustain discharge voltage Vsus is gradually increased up to the Vyr voltage, Lt; / RTI > Subsequently, the switch SW7 is turned off and the switch SW5 is turned on to lower the Vyr voltage to the sustain discharge voltage Vsus, and the sustain discharge voltage Vsus is applied to the scan electrode Y Output. In the subsequent ramp-down (RAMP-DOWN) period, the switch SW6 is turned off and the switch SW8 is turned on to gradually decrease to the scan voltage Vsc.

그런데 스위칭 회로부(20)에서는 각 트랜지스터가, 램프 파형을 생성하기 위하여, 활성영역을 동작영역으로서 사용하기 때문에, 포화영역을 동작영역으로서 사용하는 것과 달리, 트랜지스터의 드레인-소스단의 전압강하가 커져 소비전력이 증가한다. 또한 트랜지스터의 턴온(turn-on) 때에 큰 전도손실이 발생하여 트랜지스 터 소자의 자체 발열을 야기시킴으로써 회로의 신뢰성을 저하시킨다. 이를 방지하기 위하여 트랜지스터에 방열용 히트싱크(heat sink)를 설치하여야 하는데, 이는 플라즈마 디스플레이 패널의 제조원가를 상승시키는 요인으로 작용한다. In the switching circuit portion 20, since each transistor uses the active region as an operation region to generate the ramp waveform, unlike the case where the saturation region is used as the operation region, the voltage drop at the drain- Power consumption increases. Also, a large conduction loss occurs when the transistor is turned on, causing the transistor device to generate its own heat, thereby degrading the reliability of the circuit. In order to prevent this, a heat sink for heat dissipation must be installed in the transistor, which increases the manufacturing cost of the plasma display panel.

따라서 본 발명의 목적은, 리셋 구간에서의 소비전력을 감소하기 위하여 리셋 구간의 램프파형을 SMPS로 구현하도록 한 플라즈마 디스플레이 패널 구동장치를 제공하는데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a plasma display panel driving apparatus in which a ramp waveform of a reset period is implemented by an SMPS in order to reduce power consumption in a reset period.

본 발명의 다른 목적은, 리셋 구간에서의 전도 손실을 줄이기 위하여 리셋 구간의 램프파형을 SMPS로 구현하도록 한 플라즈마 디스플레이 패널 구동장치를 제공하는데 있다.It is another object of the present invention to provide a plasma display panel driving apparatus in which a ramp waveform of a reset period is implemented by an SMPS in order to reduce a conduction loss in a reset period.

이와 같은 목적을 달성하기 위한, 본 발명에 의한 플라즈마 디스플레이 패널 구동장치는, 한 개의 프레임을 복수개의 서브필드로 분할하고, 복수개의 서브필드를 각각 리셋 구간, 어드레스 구간, 및 서스테인 구간으로 분할하며, 한 개의 프레임의 시간 내에 마지막 서브필드의 모든 구간을 종료하는 교류형 3전극 구조의 플라즈마 디스플레이 패널 구동장치에 있어서, 상기 리셋 구간에서, PWM(pulse width modulation) 방식의 SMPS부를 가진 램프파형 발생부에 의해 램프파형을 발생하여 주사전극으로 출력하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided an apparatus for driving a plasma display panel, including: a plurality of subfields divided into a reset period, an address period, and a sustain period, The plasma display panel driving apparatus of an AC type three-electrode structure for terminating all periods of a last sub-field within a time period of one frame, wherein in the reset period, a ramp waveform generating unit having an SMPS unit of PWM (Pulse Width Modulation) And generates a ramp waveform to be output to the scan electrode.

바람직하게는, 상기 램프파형 발생부는, 로직 제어부의 제어에 의해 입력전압을 스위칭하여 램프업파형을 생성하는 제1 SMPS부; 및 램프업구간에서 턴온되어 제1 SMPS부의 램프업파형을 출력하는 램프업출력용 트랜지스터를 포함하는 것이 가 능하다.Preferably, the ramp waveform generating unit includes: a first SMPS unit for generating a ramp-up waveform by switching an input voltage under the control of a logic controller; And a ramp-up output transistor which is turned on in the ramp-up period and outputs a ramp-up waveform of the first SMPS unit.

바람직하게는, 상기 램프업출력용 트랜지스터는, 포화영역에서 턴온되는 것이 가능하다.Preferably, the ramp-up output transistor can be turned on in the saturation region.

바람직하게는, 상기 램프파형 발생부는, 로직 제어부의 제어에 의해 입력전압을 스위칭하여 램프다운파형을 생성하는 제2 SMPS부; 및 램프다운구간에서 턴온되어 제2 SMPS부의 램프다운파형을 출력하는 램프다운출력용 트랜지스터를 포함하는 것이 가능하다.Preferably, the ramp waveform generating unit includes: a second SMPS unit for generating a ramp-down waveform by switching an input voltage under the control of a logic controller; And a ramp-down output transistor which is turned on in a ramp-down period and outputs a ramp-down waveform of the second SMPS section.

바람직하게는, 상기 램프다운출력용 트랜지스터는, 포화영역에서 턴온되는 것이 가능하다.Preferably, the ramp-down output transistor can be turned on in the saturation region.

본 발명에 따르면, 램프업출력용 트랜지스터와, 램프다운출력용 트랜지스터가, 활성영역이 아닌 포화영역에서 턴온됨으로써 램프업 구간 및 램프다운 구간 동안에서의 전도 손실을 감소시킬 수가 있다. 또한 램프업구간과 램프다운구간에서만 각각의 SMPS부가 램프업전압과 램프다운전압을 발생함으로써 해당 SMPS부의 소비전력을 감소시킬 수가 있다.According to the present invention, the transistor for the ramp-up output and the transistor for the ramp-down output can be turned on in the saturation region other than the active region, thereby reducing the conduction loss during the ramp-up period and the ramp-down period. In addition, since the SMPS unit generates the ramp-up voltage and the ramp-down voltage only in the ramp-up period and the ramp-down period, the power consumption of the SMPS unit can be reduced.

이하, 본 발명의 바람직한 실시예에 의한 플라즈마 디스플레이 패널 구동장치를 첨부된 도면을 참조하여 상세히 설명하기로 한다. Hereinafter, a plasma display panel driving apparatus according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 3은, 본 발명의 실시예에 의한 플라즈마 디스플레이 패널 구동장치에 적용된 램프파형 발생부를 나타낸 회로도이다.3 is a circuit diagram showing a ramp waveform generating unit applied to a plasma display panel driving apparatus according to an embodiment of the present invention.

도 3을 참조하면, 본 발명의 램프파형 발생부(200)가, 로직 제어부(100)의 후단에 연결된다. 램프파형 발생부(200)는, 로직 제어부(100)에 의해 각각 제어되는 램프업파형 발생부(210)와 램프다운파형 발생부(230)를 포함한다. Referring to FIG. 3, the ramp waveform generating unit 200 of the present invention is connected to the rear end of the logic controller 100. The ramp waveform generating unit 200 includes a ramp up waveform generating unit 210 and a ramp down waveform generating unit 230 that are controlled by the logic controller 100, respectively.

여기서, 램프업파형 발생부(210)는, 제1 트랜지스터(Q1)와 제1 PWM 제어부(221)를 갖는 제1 SMPS부(220)를 포함하고, 또한 제2 트랜지스터(Q2)를 포함한다. 램프다운파형 발생부(230)는, 제3 트랜지스터(Q3)와 제2 PWM 제어부(241)를 갖는 제2 SMPS부(240)를 포함하고, 또한 제4 트랜지스터(Q4)를 포함한다.The ramp-up waveform generating unit 210 includes a first SMPS unit 220 having a first transistor Q1 and a first PWM control unit 221 and includes a second transistor Q2. The ramp-down waveform generating unit 230 includes a second SMPS unit 240 having a third transistor Q3 and a second PWM control unit 241 and also includes a fourth transistor Q4.

제1 SMPS부(220)는, PWM방식을 이용하여 점진적인 램프업파형을 생성하기 위한 부분으로서, 일반적으로 스텝다운(step-down)방식의 디시-디시 컨버터(DC-DC converter)를 사용한다. 즉, 제1 SMPS부(220)는, 제1 트랜지스터(Q1), 제1 PWM 제어부(221), 인덕터(L1), 커패시터(C1), 저항(R1) 및 다이오드(D1)를 포함한다. 제1 트랜지스터(Q1)는, 입력전압(Vi)을 입력하고, 제1 PWM 제어부(221)의 제어를 받아 점진적인 상승파형(상승각도: θ1)의 출력전압을 출력한다. 제1 PWM 제어부(221)는, 제1 트랜지스터(Q1)가 점진적인 상승파형(상승각도: θ1)의 출력전압을 출력하도록, 로직 제어부(100)의 제어에 따라 PWM 신호로 제1 트랜지스터(Q1)를 제어한다. The first SMPS unit 220 uses a step-down DC-DC converter as a part for generating a progressive ramp-up waveform using the PWM method. That is, the first SMPS unit 220 includes a first transistor Q1, a first PWM control unit 221, an inductor L1, a capacitor C1, a resistor R1 and a diode D1. The first transistor Q1 receives the input voltage Vi and under the control of the first PWM control section 221 outputs an output voltage of a gradual rising waveform (rising angle:? 1). The first PWM control section 221 controls the first transistor Q1 by the PWM signal under the control of the logic control section 100 so that the first transistor Q1 outputs the output voltage of the gradual rising waveform .

제2 트랜지스터(Q2)는, 로직 제어부(100)의 제어에 따라 스위칭함으로써 제1 트랜지스터(Q1)의 출력전압, 즉 점진적인 상승파형(상승각도: θ1)의 램프업전 압(Vru)을 주사전극(Y)에 출력한다.The second transistor Q2 switches the output voltage of the first transistor Q1, that is, the ramp-up voltage Vru of the gradually rising waveform (rising angle:? 1) to the scan electrode (Vout) by switching under the control of the logic controller 100 Y).

마찬가지로, 제2 SMPS부(240)는, PWM방식을 이용하여 점진적인 램프다운파형을 생성하기 위한 부분으로서, 일반적으로 스텝다운(step-down)방식의 디시-디시 컨버터(DC-DC converter)를 사용한다. 즉, 제2 SMPS부(240)는, 제3 트랜지스터(Q3), 제2 PWM 제어부(241), 인덕터(L2), 커패시터(C2), 저항(R2) 및 다이오드(D2)를 포함한다. 제3 트랜지스터(Q3)는, 입력전압(Vi)을 입력하고, 제2 PWM 제어부(241)의 제어를 받아 점진적인 하강파형(하강각도: θ2)의 출력전압을 출력한다. 제2 PWM 제어부(241)는, 제3 트랜지스터(Q3)가 점진적인 하강파형(하강각도: θ2)의 출력전압을 출력하도록, 로직 제어부(100)의 제어에 따라 PWM 신호로 제3 트랜지스터(Q3)를 제어한다.Similarly, the second SMPS unit 240 is a part for generating a progressive ramp-down waveform using the PWM method, and generally uses a step-down type DC-DC converter do. That is, the second SMPS unit 240 includes a third transistor Q3, a second PWM control unit 241, an inductor L2, a capacitor C2, a resistor R2, and a diode D2. The third transistor Q3 receives the input voltage Vi and under the control of the second PWM control unit 241 outputs an output voltage of a progressive falling waveform (falling angle:? 2). The second PWM control section 241 controls the third transistor Q3 by the PWM signal under the control of the logic control section 100 so that the third transistor Q3 outputs an output voltage of a gradually falling waveform (falling angle: .

제4 트랜지스터(Q4)는, 로직 제어부(100)의 제어에 따라 스위칭함으로써 제3 트랜지스터(Q3)의 출력전압, 즉 점진적인 하강파형(하강각도: θ2)의 램프다운전압(Vrd)을 주사전극(Y)에 출력한다.The fourth transistor Q4 switches the output voltage of the third transistor Q3 under the control of the logic controller 100, that is, the ramp-down voltage Vrd of the gradually falling waveform (falling angle: Y).

한편, 로직 제어부(100)는, 도면에 도시되지 않은, 플라즈마 디스플레이 패널의 주사전극 구동부, 유지전극 구동부, 및 어드레스전극 구동부 등을 제어하며, 각 서브필드의 리셋 구간, 어드레스 구간, 및 서스테인 구간에서의 파형을 출력하기 위한 제어신호의 출력시점 등이 미리 설정되어 있다.The logic controller 100 controls the scan electrode driver, the sustain electrode driver, and the address electrode driver of the plasma display panel, not shown in the figure, and controls the reset period, the address period, and the sustain period of each subfield And the output timing of the control signal for outputting the waveform of the control signal.

제1 SMPS(220)의 동작을 설명하면, 로직 제어부(100)의 제어에 따라, 제1 PWM 제어부(221)가 스위칭신호를 제1 트랜지스터(Q1)의 베이스에 인가함으로써 제1 트랜지스터(Q1)가 턴온(turn on)되고, 로직 제어부(100)가 스위칭신호를 제2 트랜 지스터(Q2)의 베이스에 인가함으로써 제2 트랜지스터(Q2)가 턴오프(turn off)되면, 제1 트랜지스터(Q1)의 입력단으로부터 입력된 전류가 제1 트랜지스터(Q1)를 통과한 후 인덕터(L1)를 거쳐 출력측으로 흐르고 이와 동시에 인덕터(L1)에 에너지가 축적된다. 이후 로직 제어부(100)의 제어에 따라, 제1 PWM 제어부(221)가 스위칭신호를 제1 트랜지스터(Q1)의 베이스에 인가함으로써 제1 트랜지스터(Q1)가 턴오프(turn off)되고, 로직 제어부(100)가 스위칭신호를 제2 트랜지스터(Q2)의 베이스에 인가함으로써 제2 트랜지스터(Q2)가 턴온(turn on)되면, 인덕터(L1)에 축적되었던 에너지가 환류 다이오드인 다이오드(D1)를 통하여 출력측으로 방출된다.The operation of the first SMPS 220 is controlled by the logic controller 100 so that the first PWM controller 221 applies the switching signal to the base of the first transistor Q1, The first transistor Q1 is turned on and the second transistor Q2 is turned off by the logic controller 100 applying a switching signal to the base of the second transistor Q2. Current flows from the input terminal of the first transistor Q1 to the output side through the inductor L1 and energy is accumulated in the inductor L1 at the same time. The first transistor Q1 is turned off by the first PWM controller 221 applying a switching signal to the base of the first transistor Q1 under the control of the logic controller 100, When the second transistor Q2 turns on by applying the switching signal to the base of the second transistor Q2, the energy stored in the inductor L1 flows through the diode D1, which is a reflux diode, And is discharged to the output side.

스위칭주기(Ts)를 한 주기로 하여, 상기한 바와 같은 동작이 반복되면서 입력전압(Vi)이 원하는 출력전력으로 변화한다.The input voltage Vi changes to the desired output power while the above-described operation is repeated with the switching cycle Ts as one cycle.

이러한 디시-디시 컨버팅(DC-DC converting) 방식은, 출력전압이 입력전압보다 낮은 범위에서 나타나기 때문에, 이러한 컨버터를 강압형 컨버터라고 부른다. 램프구동용 회로부에서 스텝다운방식의 디시-디시 컨버터(DC-DC converter)를 사용하여 램프전압을 생성할 경우, 램프구간이 시작되면서 스위칭신호를 인가함으로써 미리 설정된 기울기로 출력전압이 상승할 수 있도록 PWM신호를 인가한다. Such a DC-DC converting method is referred to as a step-down converter because the output voltage appears in a range lower than the input voltage. When a ramp voltage is generated using a step-down DC-DC converter in a lamp driving circuit unit, a ramp voltage is generated by applying a switching signal while a ramp period is started. PWM signal is applied.

한편, 제2 SMPS(240)의 동작이 제1 SMPS(220)의 동작과 유사하기 때문에, 설명의 편의상 설명의 중복을 피하기 위하여, 제2 SMPS(240)의 동작에 대한 상세한 설명을 생략하기로 한다.Since the operation of the second SMPS 240 is similar to that of the first SMPS 220, a detailed description of the operation of the second SMPS 240 will be omitted in order to avoid duplication of explanation for convenience of explanation do.

이와 같은 구성을 가진 램프파형 발생부(200)를 적용한, 본 발명에 따른 플라즈마 디스플레이 패널 구동장치를, 도 3 및 도 4를 참조하여 설명하기로 한다.A plasma display panel driving apparatus according to the present invention, to which the ramp waveform generating unit 200 having such a configuration is applied, will be described with reference to FIGS. 3 and 4. FIG.

먼저, 플라즈마 디스플레이 패널을 구동하기 위한 제1 서브필드의 리셋 구간 중 램프업 구간이 시작되면, 램프업파형 발생부(210)의 제1 SMPS부(220)가, 로직 제어부(100)의 제어에 의해 SMPS전압을 생성하도록, 제1 SMPS부(220)의 스위칭을 시작하고, 제1 트랜지스터(Q1)가 로직 제어부(100)의 제어에 의해 턴온된다. 또한 램프업출력용 제2 트랜지스터(Q2)가 로직 제어부(100)의 제어에 의해 턴온된다.First, when the ramp up period starts during the reset period of the first subfield for driving the plasma display panel, the first SMPS unit 220 of the ramp up waveform generating unit 210 controls the logic controller 100 The switching of the first SMPS unit 220 is started to generate the SMPS voltage and the first transistor Q1 is turned on under the control of the logic control unit 100. [ And the second transistor Q2 for the ramp-up output is turned on under the control of the logic controller 100. [

제1 SMPS부(220)의 출력전압은, 램프업구간의 시작시점에 맞추어 상승하기 시작하여 램프업전압(Vru)의 최대값(Vrumax)에 도달할 때까지 점진적으로 상승한다. 이때, 출력되는 램프업전압(Vru)의 상승 기울기는 미리 설정된 램프업파형의 기울기(상승각도: θ1)(통상, 램프업파형의 기울기는 수V/㎲ 정도의 기울기)로 상승할 수 있도록, 제1 PWM 제어부(221)의 스위칭 주파수를 높임으로써 출력전압을 상승시킨다. 이후, 제1 트랜지스터(Q1)의 출력전압인 램프업전압(Vru)이, 턴온 상태의 제2 트랜지스터(Q2)를 통하여 주사전극(Y)으로 출력된다. The output voltage of the first SMPS unit 220 starts to rise at the start of the ramp up period and gradually increases until it reaches the maximum value Vrumax of the ramp up voltage Vru. At this time, the rising slope of the ramp-up voltage Vru to be outputted is set so that the slope of the ramp-up waveform (rising angle:? 1) (normally the slope of the ramp-up waveform is a slope of about several V / The output voltage is raised by increasing the switching frequency of the first PWM control section 221. Then, the ramp-up voltage Vru, which is the output voltage of the first transistor Q1, is output to the scan electrode Y through the second transistor Q2 in the turn-on state.

그 다음에, 제1 서브필드의 리셋 구간 중 램프다운 구간이 시작되면, 램프다운파형 발생부(230)의 제2 SMPS부(240)가, 로직 제어부(100)의 제어에 의해 SMPS전압을 생성하도록, 제2 SMPS부(240)의 스위칭을 시작하고, 제3 트랜지스터(Q3)가 로직 제어부(100)의 제어에 의해 턴온된다. 또한 램프다운출력용 제4 트랜지스터(Q4)가 로직 제어부(100)의 제어에 의해 턴온된다.The second SMPS 240 of the ramp-down waveform generator 230 generates the SMPS voltage under the control of the logic controller 100 when the ramp-down period starts during the reset period of the first sub-field , The switching of the second SMPS unit 240 is started and the third transistor Q3 is turned on under the control of the logic control unit 100. [ And the fourth transistor Q4 for the ramp-down output is turned on under the control of the logic controller 100. [

제2 SMPS부(240)의 출력전압은, 램프다운구간의 시작시점에 맞추어 하강하기 시작하여 램프다운전압(Vrd)의 최소값(Vrdmin)에 도달할 때까지 점진적으로 하강한다. 이때, 출력되는 램프다운전압(Vrd)의 하강 기울기는 미리 설정된 램프업파형의 기울기(하강각도: θ2)(통상, 램프다운파형의 기울기는 수V/㎲ 정도의 기울기)로 하강할 수 있도록, 제2 PWM 제어부(241)의 스위칭 주파수를 낮춤으로써 출력전압을 하강시킨다. 이후, 제3 트랜지스터(Q3)의 출력전압인 램프다운전압(Vrd)이 턴온 상태의 제4 트랜지스터(Q4)를 통하여 주사전극(Y)으로 출력된다. The output voltage of the second SMPS unit 240 starts to fall in accordance with the start time of the ramp down period and gradually decreases until the minimum value Vrdmin of the ramp down voltage Vrd is reached. At this time, the falling slope of the output ramp down voltage Vrd is set so that the slope (falling angle:? 2) of the preset ramp up waveform (the slope of the ramp down waveform is a slope of about several V / And the output voltage is lowered by lowering the switching frequency of the second PWM control unit 241. Then, the ramp-down voltage Vrd, which is the output voltage of the third transistor Q3, is output to the scan electrode Y through the fourth transistor Q4 in the turn-on state.

따라서 램프업출력용 제2 트랜지스터(Q2)와, 램프다운출력용 제4 트랜지스터(Q4)가, 종래와 달리, 활성영역이 아닌 포화영역에서 턴온됨으로써 제2, 4 트랜지스터(Q2, Q4)는, 각각 동작을 수행하는 램프업 구간 및 램프다운 구간 동안에서의 전도 손실을 종래에 비하여 감소시킬 수가 있다. Accordingly, the second transistor Q2 for the ramp-up output and the fourth transistor Q4 for the ramp-down output are turned on in the saturation region other than the active region, so that the second and fourth transistors Q2 and Q4 operate respectively The conduction loss in the ramp up period and the ramp down period can be reduced as compared with the conventional case.

램프업 구간과 램프다운 구간이 각각 종료되면, 제2, 4 트랜지스터(Q2, Q4)가 턴오프되므로 제2, 4 트랜지스터(Q2, Q4)의 출력전압이 주사전극(Y)으로 출력되지 못한다. 따라서 제2, 4 트랜지스터(Q2, Q4)의 출력전압이 제1, 2 SMPS의 출력전압과 무관하게 되며, 다음 서브필드인 제2 서브필드의 리셋 구간까지 로직 제어부(100)가 제1, 2 PWM 제어부(221,241)의 스위칭을 중단시킴으로써 제1, 2 SMPS부(220,240)가 출력전압을 생성하지 않도록 한다. 이는, 램프업전압과 램프다운전압이 각각 사용되는 램프업구간과 램프다운구간에서만 제1, 2 SMPS부가 램프업전압과 램프다운전압을 발생할 수 있게 함으로써 1, 2 SMPS부의 소비전력을 감소시킬 수가 있다.The output voltages of the second and fourth transistors Q2 and Q4 are not output to the scan electrode Y since the second and fourth transistors Q2 and Q4 are turned off when the ramp-up period and the ramp-down period are completed. Accordingly, the output voltages of the second and fourth transistors Q2 and Q4 are independent of the output voltages of the first and second SMPSs, and the logic controller 100 controls the first and second The switching of the PWM control units 221 and 241 is stopped so that the first and second SMPS units 220 and 240 do not generate the output voltage. This allows the first and second SMPSs to generate the ramp-up voltage and the ramp-down voltage only during the ramp-up and ramp-down periods in which the ramp-up voltage and the ramp-down voltage are used, respectively, have.

한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims and their equivalents. .

도 1은, 일반적인 플라즈마 디스플레이 패널 구동파형을 나타낸 파형도이다.1 is a waveform diagram showing a general plasma display panel driving waveform.

도 2는, 도 1의 주사전극 구동파형을 실현하기 위한, 일반적인 주사전극 구동부 내의 스위칭 회로부를 나타낸 회로도이다.2 is a circuit diagram showing a switching circuit in a general scan electrode driver for realizing the scan electrode drive waveform in Fig.

도 3은, 본 발명의 실시예에 의한 플라즈마 디스플레이 패널 구동장치에 적용된 램프파형 발생부를 나타낸 회로도이다.3 is a circuit diagram showing a ramp waveform generating unit applied to a plasma display panel driving apparatus according to an embodiment of the present invention.

도 4는, 본 발명의 실시예에 의한 플라즈마 디스플레이 패널 구동장치에 적용된 구동파형을 나타낸 파형도이다. 4 is a waveform diagram showing driving waveforms applied to a plasma display panel driving apparatus according to an embodiment of the present invention.

Claims (5)

한 개의 프레임을 복수개의 서브필드로 분할하고, 복수개의 서브필드를 각각 리셋 구간, 어드레스 구간, 및 서스테인 구간으로 분할하며, 한 개의 프레임의 시간 내에 마지막 서브필드의 모든 구간을 종료하는 교류형 3전극 구조의 플라즈마 디스플레이 패널 구동장치에 있어서,An AC type three-electrode structure for dividing one frame into a plurality of subfields, dividing a plurality of subfields into a reset period, an address period, and a sustain period, and terminating all periods of the last subfield within one frame time, 1. A plasma display panel drive apparatus comprising: 상기 리셋 구간에서, PWM(pulse width modulation) 방식의 SMPS부를 가진 램프파형 발생부에 의해 램프파형을 발생하여 주사전극으로 출력하되,In the reset period, a ramp waveform is generated by a ramp waveform generating unit having an SMPS unit of PWM (Pulse Width Modulation) method and output to the scan electrode, 상기 램프파형 발생부는, PWM방식을 이용하여 점진적인 램프업파형을 생성하는 램프업파형 발생부; 및 PWM방식을 이용하여 점진적인 램프다운파형을 생성하는 램프다운파형 발생부를 포함하여 이루어지고;The ramp waveform generating unit includes: a ramp-up waveform generating unit for generating an incremental ramp-up waveform using a PWM scheme; And a ramp-down waveform generator for generating a ramp-down waveform using a PWM scheme; 상기 램프업파형 발생부는, Wherein the ramp- 로직 제어부의 제어에 의해 입력전압을 스위칭하여 램프업파형을 생성하는 제1 SMPS부; 및 램프업구간에서 턴온되어 제1 SMPS부의 램프업파형을 출력하는 램프업출력용 트랜지스터를 포함하여 이루어지며;A first SMPS unit for generating a ramp-up waveform by switching an input voltage under the control of a logic controller; And a ramp-up output transistor which is turned on in the ramp-up period and outputs a ramp-up waveform of the first SMPS unit; 상기 제1 SMPS부는 제1 트랜지스터, 제1 PWM 제어부, 인덕터, 커패시터, 저항 및 다이오드를 포함하여 이루어지되,The first SMPS unit includes a first transistor, a first PWM control unit, an inductor, a capacitor, a resistor, and a diode, 상기 제1 트랜지스터는 입력전압을 입력하고, 상기 제1 PWM 제어부의 제어를 받아 점진적인 상승파형의 출력전압을 출력하고,Wherein the first transistor receives an input voltage and outputs a gradually rising waveform output voltage under the control of the first PWM control unit, 상기 제1 PWM 제어부는 상기 제1 트랜지스터가 점진적인 상승파형의 출력전압을 출력하도록 로직 제어부의 제어에 따라 PWM 신호로 상기 제1 트랜지스터를 제어하며,The first PWM controller controls the first transistor with the PWM signal under the control of the logic controller to output the output voltage of the gradually rising waveform of the first transistor, 상기 램프업출력용 트랜지스터는 상기 로직 제어부의 제어에 따라 스위칭함으로써 상기 제1 트랜지스터의 출력전압인 점진적인 상승파형의 램프업전압을 주사전극에 출력하는 것을 특징으로 하는 플라즈마 디스플레이 패널 구동장치.Wherein the ramp-up output transistor outputs a ramp-up voltage of a gradually rising waveform, which is an output voltage of the first transistor, to the scan electrode by switching under the control of the logic controller. 삭제delete 제1항에 있어서, 상기 램프업출력용 트랜지스터는, 포화영역에서 턴온되는 것을 특징으로 하는 플라즈마 디스플레이 패널 구동장치.The plasma display panel driving apparatus according to claim 1, wherein the transistor for ramp-up output is turned on in a saturation region. 제1항에 있어서, 상기 램프다운파형 발생부는,The plasma display apparatus according to claim 1, wherein the ramp- 로직 제어부의 제어에 의해 입력전압을 스위칭하여 램프다운파형을 생성하는 제2 SMPS부; 및A second SMPS for generating a ramp-down waveform by switching an input voltage under the control of a logic controller; And 램프다운구간에서 턴온되어 제2 SMPS부의 램프다운파형을 출력하는 램프다운출력용 트랜지스터를 포함하여 이루어지고;And a lamp-down output transistor which is turned on in a ramp-down period and outputs a ramp-down waveform of the second SMPS unit; 상기 제2 SMPS부는 제2 트랜지스터, 제2 PWM 제어부, 인덕터, 커패시터, 저항 및 다이오드를 포함하여 이루어지되, The second SMPS unit includes a second transistor, a second PWM control unit, an inductor, a capacitor, a resistor, and a diode, 상기 제2 트랜지스터는 입력전압을 입력하고, 상기 제2 PWM 제어부의 제어를 받아 점진적인 하강파형의 출력전압을 출력하고,The second transistor receives an input voltage, and under the control of the second PWM control unit, outputs an output voltage having a gradually falling waveform, 상기 제2 PWM 제어부는 상기 제2 트랜지스터가 점진적인 하강파형의 출력전압을 출력하도록 로직 제어부의 제어에 따라 PWM 신호로 상기 제2 트랜지스터를 제어하며,The second PWM controller controls the second transistor with the PWM signal under the control of the logic controller so that the second transistor outputs an output voltage of a gradually falling waveform, 상기 램프다운출력용 트랜지스터는 상기 로직 제어부의 제어에 따라 스위칭함으로써 상기 제2 트랜지스터의 출력전압인 점진적인 하강파형의 램프다운전압을 주사전극에 출력하는 것을 특징으로 하는 플라즈마 디스플레이 패널 구동장치.And the ramp-down output transistor outputs a ramp-down voltage of a gradually falling waveform, which is an output voltage of the second transistor, to the scan electrode by switching under the control of the logic controller. 제4항에 있어서, 상기 램프다운출력용 트랜지스터는, 포화영역에서 턴온되는 것을 특징으로 하는 플라즈마 디스플레이 패널 구동장치.The plasma display panel driving apparatus according to claim 4, wherein the transistor for ramp-down output is turned on in a saturation region.
KR1020080136724A 2008-12-30 2008-12-30 Apparatus for Driving Plasma Display Panel KR101462573B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080136724A KR101462573B1 (en) 2008-12-30 2008-12-30 Apparatus for Driving Plasma Display Panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080136724A KR101462573B1 (en) 2008-12-30 2008-12-30 Apparatus for Driving Plasma Display Panel

Publications (2)

Publication Number Publication Date
KR20100078456A KR20100078456A (en) 2010-07-08
KR101462573B1 true KR101462573B1 (en) 2014-11-17

Family

ID=42639670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080136724A KR101462573B1 (en) 2008-12-30 2008-12-30 Apparatus for Driving Plasma Display Panel

Country Status (1)

Country Link
KR (1) KR101462573B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040082175A (en) * 2003-03-18 2004-09-24 삼성에스디아이 주식회사 Driving circuit for plasma display panel
KR20050041152A (en) * 2003-10-30 2005-05-04 삼성에스디아이 주식회사 Driving method of plasma display panel
KR20050054555A (en) * 2003-12-05 2005-06-10 삼성전자주식회사 Apparatus for generating reset waveform of ramp type in display panel and design method thereof
KR100579331B1 (en) 2004-07-19 2006-05-12 엘지전자 주식회사 Driving Apparatus of Plasma Display Panel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040082175A (en) * 2003-03-18 2004-09-24 삼성에스디아이 주식회사 Driving circuit for plasma display panel
KR20050041152A (en) * 2003-10-30 2005-05-04 삼성에스디아이 주식회사 Driving method of plasma display panel
KR20050054555A (en) * 2003-12-05 2005-06-10 삼성전자주식회사 Apparatus for generating reset waveform of ramp type in display panel and design method thereof
KR100579331B1 (en) 2004-07-19 2006-05-12 엘지전자 주식회사 Driving Apparatus of Plasma Display Panel

Also Published As

Publication number Publication date
KR20100078456A (en) 2010-07-08

Similar Documents

Publication Publication Date Title
KR100390887B1 (en) Driving Circuit for AC-type Plasma Display Panel
JP3279704B2 (en) Driving method of flat panel display device
KR101462573B1 (en) Apparatus for Driving Plasma Display Panel
US7479936B2 (en) Plasma display and its driving method and circuit
JPWO2008059735A1 (en) Plasma display panel driving method and plasma display device
KR100823483B1 (en) Plasma display and power supplying apparatus thereof
KR100765511B1 (en) Plasma Display Apparatus
KR100612290B1 (en) Plasma display device and driving apparatus thereof
KR20080045003A (en) Plasma display panel
KR100670183B1 (en) Plasma display device and driving method thereof
KR100839422B1 (en) Apparatus and driving device of plasma display
WO2007094293A1 (en) Plasma display panel drive method and plasma display device
KR100625543B1 (en) Driving Apparatus for Plasma Display Panel drive law reset voltage
KR100913180B1 (en) Plasma display device and power supply thereof
KR100698191B1 (en) Apparatus and method for driving Plasma Display Panel
US20090237330A1 (en) Plasma display device and plasma-display-panel driving method
KR101219478B1 (en) Method for Driving Plasma Display Panel
KR101174718B1 (en) Driving circuit of plasma display panel and driving method thereof
KR100662375B1 (en) Apparatus and method for driving plasma display panel
US8115702B2 (en) Plasma display device and driving method thereof
KR20090047783A (en) Plasma display panel and driving method thereof
KR20080046831A (en) Plasma display apparatus
KR20080021946A (en) Driving method of plasma display
KR20080041410A (en) Plasma display appararus, driving device and switch thereof
JP2009122649A (en) Plasma display device, and driving apparatus and method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee