KR101460492B1

KR101460492B1 - Ｍｏｓ 측정 장비 검증 방법

Info

Publication number: KR101460492B1
Application number: KR20130109267A
Authority: KR
Inventors: 정진섭; 하경민; 김종민; 임승룡; 김경호
Original assignee: 주식회사 이노와이어리스
Priority date: 2013-09-11
Filing date: 2013-09-11
Publication date: 2014-11-20

Abstract

본 발명은 MOS 측정 장비에서 출력된 오디오 신호를 시간 지연시킨 후에 다시 MOS 측정 장비에 입력함으로써 MOS 측정 장비가 딜레이를 정확하게 측정하는지 검증할 수 있도록 한 MOS 측정 장비 검증을 위한 딜레이 발생 장치에 관한 것이다.
본 발명의 MOS 측정 장비 검증을 위한 딜레이 발생 장치는 MOS 측정 장비 및 제어용 컴퓨터 사이에 연결되어 동작하되, MOS 측정 장비에 의해 재생된 원본 WAV 파일의 아날로그 형태의 오디오 신호를 디지털 오디오 데이터로 변환하는 A/D 컨버터; MOS 측정 장비에 수집될 수집 WAV 파일의 디지털 오디오 데이터를 아날로그 형태의 오디오 신호로 변환하여 MOS 측정 장비로 출력하는 D/A 컨버터 및 상기 A/D 컨버터에 의해 변환된 디지털 오디오 데이터를 상기 수신측 데이터 버퍼에 저장하고, 상기 수신측 데이터 버퍼에 저장된 디지털 오디오 데이터를 읽어들여 상기 송신측 데이터에 저장하며, 제어용 컴퓨터로부터 전달받은 설정 딜레이 시간이 경과된 후에 상기 송신측 데이터 버퍼에 저장된 디지털 오디오 데이터를 상기 D/A 컨버터로 출력하는 제어 수단을 포함하여 이루어진다.

Description

ＭＯＳ 측정 장비 검증 방법{method for verifying MOS measuring device}

본 발명은 MOS 측정 장비 검증 방법에 관한 것으로, 특히 MOS 측정 장비에서 출력된 오디오 신호를 시간 지연시킨 후에 MOS 측정 장비에 다시 입력함으로써 MOS 측정 장비가 딜레이를 정확하게 측정하는지 검증할 수 있도록 한 MOS 측정 장비 검증 방법에 관한 것이다.

이동통신 단말기 제조사의 경우에 양질을 단말기를 제조하기 위해서 자기가 제조한 단말기의 실제 통화음성 품질을 확인할 필요가 있고, 이동통신사의 경우에도 자기가 운용 및 유지·보수하는 이동통신망의 성능이나 상태를 체크하여 최적화시키기 위한 용도로 실제 통화음성 품질을 확인할 필요가 있는바, 이러한 통화음성 품질 측정방법으로 MOS라는 것이 제안되어 있다.

MOS(Mean Opinion Score)는 여러 사용자들에게 실제 통화음성을 들려준 상태에서 사용자들이 매긴 만족감을 점수화한 후에 평균값을 구하여 아래의 표 1과 같이 5단계로 평가하는 주관적인 음질측정방법이다.

전술한 바와 같이, MOS 측정방법은 사용자의 주관적인 측정방법이어서 객관성이 떨어질 뿐만 아니라 측정을 위한 비용도 높기 때문에 최근에는 자동화되고 객관화된 방법들이 선호되고 있는바, 구체적으로 ITU-T의 P.861에서 규정한 PSQM(Perceptual Speech Quality Measurement)과 이러한 PSQM을 바탕으로 하여 패킷 손실 등에 대응하기 위해 P.862로 규정된 알고리즘인 PESQ(Perceptual Evaluation of Speech Quality)가 있다.

한편, VoIP(Vicoe over IP)나 VoLTE(Voice over LTE)가 상용화되면서 음성 데이터도 패킷의 형태로 전송되게 되는데, 패킷 교환망의 특성상 모든 패킷이 항상 순서대로 목적지에 전달되지 않는 등 네트워크 환경에 따라 많은 딜레이를 갖게 된다. 이 때문에 VoIP 또는 VoLTE 시스템에서의 MOS 측정에서는 딜레이가 매우 중요한 항목으로 부각되고 있다.

따라서, MOS 측정 장비의 신뢰성을 담보하기 위해서는 MOS 측정 장비가 딜레이를 정확하게 측정하는 것이 전제되어야 하는바, 종래에는 MOS 측정 장비를 운용하는 방법 등에 관해서만 제안(선행기술문헌 참조)되어 있을 뿐 MOS 측정 장비의 딜레이 측정 성능을 정확하게 검증할 수 있는 장치가 제안되어 있지 않은 문제점이 있었다.

한국등록특허 제654906호(등록일 : 2006. 11. 30) : MOS 측정용 음량레벨 자동조정 방법

본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, MOS 측정 장비에서 출력된 오디오 신호를 시간 지연시킨 후에 다시 MOS 측정 장비에 입력함으로써 MOS 측정 장비가 딜레이를 정확하게 측정하는지 검증할 수 있도록 한 MOS 측정 장비 검증 방법을 제공함을 목적으로 한다.

전술한 목적을 달성하기 위한 본 발명의 MOS 측정 장비 검증 방법은 제어용 컴퓨터, 딜레이 발생 장치 및 MOS 측정 장비가 상호 연결된 상태에서 수행되되, 제어용 컴퓨터가 딜레이 발생 장치 및 MOS 측정 장비에 동시에 딜레이 측정 명령을 하달하는 (a) 단계; MOS 측정 장비가 원본 파일을 재생하여 딜레이 발생 장치로 출력하는 (b) 단계; 딜레이 발생 장치가 MOS 측정 장비에서 출력된 원본 파일을 디지털 데이터로 변환하여 저장하고, 설정된 딜레이 시간 경과 후에 다시 아날로그 신호로 변환하여 MOS 측정 장비로 출력하는 (c) 단계; MOS 측정 장비가 원본 파일 재생 시점부터 딜레이 발생 장치로부터의 신호 수신 시점까지의 시간을 측정하여 딜레이 시간을 계산하는 (d) 단계 및 제어용 컴퓨터가 상기 (d) 단계에서 MOS 측정 장비가 측정한 딜레이 시간과 상기 설정된 딜레이 시간을 비교하여 측정의 정확도를 검증하는 (e) 단계를 포함하여 이루어진다.

삭제

본 발명의 MOS 측정 장비 검증 방법에 따르면, MOS 측정 장비에서 출력된 오디오 신호에 임의의 딜레이를 부여한 후에 재입력함으로써 MOS 측정 장비가 딜레이를 정확하게 측정하는지 검증할 수 있고, 결과적으로 MOS 측정 장비의 고장 여부를 판단하고 신뢰성을 제고시키는데 활용될 수 있다.

도 1은 본 발명의 MOS 측정 장비 검증을 위한 딜레이 발생 장치의 블록 구성도이다.

이하에는 첨부한 도면을 참조하여 본 발명의 MOS 측정 장비 검증 방법의 바람직한 실시예에 대해 상세하게 설명한다.

도 1은 본 발명의 MOS 측정 장비 검증을 위한 딜레이 발생 장치의 블록 구성도이다. 도 1에 도시한 바와 같이 본 발명의 MOS 측정 장비 검증을 위한 딜레이 발생 장치는 사용자에 의한 딜레이 시간 설정 등 MOS 측정 장비(200)와 딜레이 발생 장치(DGA)의 동작을 전반적으로 제어하는 제어용 컴퓨터(100), MOS 측정 장비(200)에 의해 재생된 원본 WAV 파일의 아날로그 형태의 오디오 신호를 디지털 오디오 데이터로 변환하는 A/D 컨버터(Analog to Digital Converter; ADC)(20), MOS 측정 장비(200)에 수집될 WAV 파일(이하 '수집 WAV 파일'이라 한다)의 디지털 오디오 데이터를 아날로그 형태의 오디오 신호로 변환하여 MOS 측정 장비(200)로 출력하는 D/A 컨버터(DAC)(80), 수신측(RX) 데이터 버퍼(40)와 송신측(TX) 데이터 버퍼(60), 예를 들어 수신측 FIFO(First-In & First-Out) 메모리와 송신측 FIFO 메모리, 제어용 컴퓨터(100)로부터 사용자가 설정한 딜레이 시간(이하 '설정 딜레이 시간'이라 한다)을 전달받아 FPGA(Field Programmable Gate Array)(30)에 전달함과 함께 수신측 데이터 버퍼(40)로부터 데이터를 읽어들여 송신측 데이터 버퍼(60)에 저장하는 마이크로 컨트롤러 유닛(Micro Controller Unit; 이하 'MCU'라 한다)(50), A/D 컨버터(20)에 의해 변환된 디지털 오디오 데이터를 수신측 데이터 버퍼(40)에 저장하고 MCU(50)로부터 전달받은 설정 딜레이 시간 경과 후에 송신측 데이터 버퍼(60)에서 데이터를 읽어들여 D/A 컨버터(80)로 전달하는 FPGA(30)를 포함하여 이루어질 수 있다.

전술한 구성에서, MOS 측정 장비(200)의 입/출력 오디오 신호에 대한 음량(이득)을 프로그래밍에 의해 조절할 수 있는 PGA(Programmable GAIN AMP)(12),(14)를 추가로 구비할 수 있는데, 이러한 PGA(12),(14)는 MCU(50)에 의해 제어될 수 있다. FPGA(30)는 또한 내부에 정밀한 클록신호 발생기를 구비하여 A/D 컨버터(20)나 D/A 컨버터(80)에 클록 신호를 제공할 수도 있다.

이하에는 전술한 구성을 갖는 본 발명의 MOS 측정 장비 검증을 위한 딜레이 발생 장치의 동작에 대해 상세하게 설명한다. 먼저, 사용자는 제어용 컴퓨터(100)에 탑재된 제어 프로그램을 통해 원하는 딜레이 시간을 설정할 수 있는데, 설정 가능한 딜레이 시간은 FPGA(30)에서 사용해야 하는 카운터의 크기를 고려(딜레이 시간이 커질수록 카운터도 커짐)하여 적절한 범위로 결정될 수 있을 것이다.

이와 같이 사용자에 의해 딜레이 시간이 설정되면 제어용 컴퓨터(100)는 설정 딜레이 시간을 딜레이 발생 장치(DGA)의 MCU(50)로 전달하는데, 이후 MCU(50)에서는 이렇게 전달받은 설정 딜레이 시간을 샘플링 레이트에 적합한 카운트값으로 변환한 후에 FGGA(30)에 전달한다.

여기에서, 상기 샘플링 레이트는 A/D 컨버터(20)와 D/A 컨버터(80)의 샘플링 레이트에 종속되고 또한 설정 딜레이 시간을 샘플링 간격 이하의 값으로 나누어서 정해진다. 예를 들어 A/D 컨버터(20) 또는 D/A 컨버터(80)의 샘플링 레이트가 48㎑일 때 샘플링 간격은 20.83㎲(≒1/48,000)가 되는데, 이 경우에 FPGA(30)에 설정할 수 있는 샘플링 간격은 상기한 20.83㎲ 이하의 정수값, 예를 들어 20㎲가 될 수 있다. 이 경우에 예를 들어 설정 딜레이 시간을 1㎳라고 할 때 카운트 값은 50(1㎳/20㎲)이 된다.

여기에서, 샘플링 레이트가 크면 클수록 더 정밀한 측정이 가능해지나 이에 비례하여 데이터 버퍼의 크기가 증가하기 때문에 샘플링 레이트를 적절한 범위로 설정할 수 있도록 하는 것이 바람직하며, 설정 가능한 딜레이 시간 역시 크면 클수록 FPGA(30)에서 사용해야 하는 카운터의 크기도 비례하여 커지기 때문에 적절히 설정하는 것이 바람직하다.

한편, 제어용 컴퓨터(100)는 MOS 측정 장비(200)와 딜레이 발생 장치(DGA)에 동시에 딜레이 측정 명령을 하달하고, 이에 응하여 MOS 측정 장비(200)는 자체적으로 저장하고 있는 원본 WAV 파일을 재생하여 딜레이 발생 장치(DGA)로 출력한다.

이와 동시에 딜레이 발생 장치(DGA)의 MCU(50)에서는 MOS 측정 장비(200)로부터 출력되는 오디오 신호를 저장할 것을 FGPA(30)에 지시하고, 이에 응하여 FPGA(30)는 MOS 측정 장비(200)로부터 아날로그 형태로 출력된 후에 매 샘플링 간격마다 A/D 컨버터(20)를 통해 디지털 데이터로 변환되는 디지털 오디오 데이터를 수신측 데이터 버퍼(40)에 순서대로 저장한다. 그리고 MCU(50)에서는 수신측 데이터 버퍼(40)에 저장된 디지털 오디오 데이터를 그 저장 순서대로 읽어들여 송신측 데이터 버퍼(60)에 저장하는데, 이 과정은 제어용 컴퓨터(100)에서 MCU(50)로 딜레이 측정 중지 명령이 하달될 때까지 계속된다.

한편, FPGA(30)는 샘플링 횟수를 카운트하여 MCU(50)로부터 전달받은 카운트값에 도달하였는지를 지속적으로 체크하는데, 도달한 경우에는 송신측 데이터 버퍼(60)에 저장된 디지털 오디오 데이터를 그 저장 순서대로 D/A 컨버터(80)로 출력하기 시작하고, 결과적으로 MOS 측정 장비(200)에는 사용자에 의해 설정된 시간만큼 딜레이된 오디오 신호, 측 아날로그 형태의 오디오 신호가 수집되기 시작한다.

결과적으로, MOS 측정 장비(200)에서 딜레이 없이 출력된 오디오 신호(도 1의 하측 파형도 참조)가 본 발명의 딜레이 발생 장치(DGA)를 거침으로써 사용자에 의해 설정된 시간만큼 딜레이(도 1의 상측 파형도 참조)된 후에 MOS 측정 장비(200)로 수집되게 된다. 따라서, 실제 MOS 측정 장비(200)에 오디오 신호가 수집되기 시작한 시각으로부터 MOS 측정 장비(200)가 오디오 신호를 출력하기 시작한 시각을 뺀 시간을 사용자에 의해 설정된 딜레이 시간과 비교함으로써 MOS 측정 장비(200)가 오디오 신호의 딜레이를 정확하게 측정하고 있는지를 검증할 수 있게 된다.

이상, 첨부한 도면을 참조하여 본 발명의 MOS 측정 장비 검증을 위한 딜레이 발생 장치의 바람직한 실시예에 대하여 상세히 설명하였으나 이는 예시에 불과한 것이며, 본 발명의 기술적 사상의 범주 내에서 다양한 변형과 변경이 가능할 것이다. 따라서, 본 발명의 권리범위는 이하의 특허청구범위의 기재에 의하여 정해져야 할 것이다.

예를 들어, 전술한 MCU, FPGA, A/D 컨버터, D/A 컨버터 및 PGA를 별개의 부품 내지는 구성요소로 분리하여 도시하였으나 이는 어디까지나 일 실시예에 불과할 뿐이고 동일한 기능을 수행하는 한도 내에서 다른 부품이 사용되거나 또는 다른 명칭이 부여될 수 있을 것이며, 복수의 기능이 하나의 부품에 통합되어 구현될 수도 있을 것인바, 이하의 특허청구범위 역시 이러한 의미로 해석되어져야 할 것이다.

나아가, MCU(50)가 수신측 데이터 버퍼(40)에 저장된 데이터를 읽어들어 송신측 데이터 버퍼(60)에 저장함에 있어서는 1개 카운트만큼의 딜레이가 발생할 수 있는바, 이는 사전 계산에 의해 보상이 가능할 것이다.

12, 14 : PGA(Programmable Gain AMP),
20: A/D 컨버터,
30 : FPGA(ield Programmable Gate Array),
40 : 수신측 데이터 버퍼,
50 : MCU(Micro Controller Unit),
60 : 송신측 데이터 버퍼,
80: D/A 컨버터,
100: 제어용 컴퓨터,
200 : MOS 측정 장비,
DGA : 딜레이 발생 장치

Claims

삭제
삭제
삭제
삭제
제어용 컴퓨터, 딜레이 발생 장치 및 MOS 측정 장비가 상호 연결된 상태에서 수행되되,
제어용 컴퓨터가 딜레이 발생 장치 및 MOS 측정 장비에 동시에 딜레이 측정 명령을 하달하는 (a) 단계;
MOS 측정 장비가 원본 파일을 재생하여 딜레이 발생 장치로 출력하는 (b) 단계;
딜레이 발생 장치가 MOS 측정 장비에서 출력된 원본 파일을 디지털 데이터로 변환하여 저장하고, 설정된 딜레이 시간 경과 후에 다시 아날로그 신호로 변환하여 MOS 측정 장비로 출력하는 (c) 단계;
MOS 측정 장비가 원본 파일 재생 시점부터 딜레이 발생 장치로부터의 신호 수신 시점까지의 시간을 측정하여 딜레이 시간을 계산하는 (d) 단계 및
제어용 컴퓨터가 상기 (d) 단계에서 MOS 측정 장비가 측정한 딜레이 시간과 상기 설정된 딜레이 시간을 비교하여 측정의 정확도를 검증하는 (e) 단계를 포함하여 이루어진 MOS 측정 장비 검증 방법.