KR101455283B1 - FORMING METHOD FOR PASSIVATION FILM AND MANUFACTURING METHOD FOR AlGaN/GaN HFET INCLUDING THE FORMING METHOD - Google Patents
FORMING METHOD FOR PASSIVATION FILM AND MANUFACTURING METHOD FOR AlGaN/GaN HFET INCLUDING THE FORMING METHOD Download PDFInfo
- Publication number
- KR101455283B1 KR101455283B1 KR1020130094477A KR20130094477A KR101455283B1 KR 101455283 B1 KR101455283 B1 KR 101455283B1 KR 1020130094477 A KR1020130094477 A KR 1020130094477A KR 20130094477 A KR20130094477 A KR 20130094477A KR 101455283 B1 KR101455283 B1 KR 101455283B1
- Authority
- KR
- South Korea
- Prior art keywords
- passivation film
- forming
- gan
- sacrificial layer
- gao
- Prior art date
Links
- 238000002161 passivation Methods 0.000 title claims abstract description 77
- 229910002704 AlGaN Inorganic materials 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 230000008569 process Effects 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 238000009832 plasma treatment Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 4
- 230000007704 transition Effects 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 2
- 239000010980 sapphire Substances 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 2
- 239000001301 oxygen Substances 0.000 claims 2
- 229910052760 oxygen Inorganic materials 0.000 claims 2
- 229910002601 GaN Inorganic materials 0.000 claims 1
- 229910005535 GaOx Inorganic materials 0.000 abstract 5
- 230000000052 comparative effect Effects 0.000 description 18
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000000137 annealing Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- YPSXFMHXRZAGTG-UHFFFAOYSA-N 4-methoxy-2-[2-(5-methoxy-2-nitrosophenyl)ethyl]-1-nitrosobenzene Chemical compound COC1=CC=C(N=O)C(CCC=2C(=CC=C(OC)C=2)N=O)=C1 YPSXFMHXRZAGTG-UHFFFAOYSA-N 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
본 발명은 AlGaN/GaN HFET 등의 GaN계 반도체 소자의 표면에 패시베이션막을 형성하는 방법에 관한 것으로, 더욱 자세하게는 표면의 트랩 형성을 감소시킬 수 있는 패시베이션막을 형성하는 방법에 관한 것이다.The present invention relates to a method for forming a passivation film on the surface of a GaN-based semiconductor device such as an AlGaN / GaN HFET, and more particularly to a method for forming a passivation film capable of reducing surface trap formation.
디지털 통신 기술이 발달함에 따라, 무선 통신 및 인터넷 관련 기술이 크게 발전하고 있다. 무선 통신 기술의 발전으로 인하여 주파수 대역이 점차 고주파화 되면서, 높은 증폭 효율 및 높은 사용 전압이 요구되고 있다. 이에 따라 통신용 소자의 제조 공정은 점차 복잡하고 어려워지고 있다.As digital communication technology develops, wireless communication and Internet related technologies are greatly developed. Due to the development of wireless communication technology, the frequency band gradually becomes higher in frequency, and high amplification efficiency and high use voltage are required. Accordingly, the manufacturing process of the communication device is becoming increasingly complicated and difficult.
지금까지 개발된 전력 증폭기용 반도체 소자는 MESFET(metal semiconductor FET), MOSFET(metal oxide semiconductor FET), BJT(bipolar junction transistor), HEMT(high electron mobility transistor), PHEMT(pseudomorphic hetero-junction electron mobility transistor), HBT(hetero-bipolar transistor) 등 다양하게 존재한다.The semiconductor devices for power amplifiers developed so far include a metal semiconductor FET, a metal oxide semiconductor FET, a bipolar junction transistor (BJT), a high electron mobility transistor (HEMT), a pseudomorphic hetero-junction electron mobility transistor (PHEMT) , Hetero-bipolar transistor (HBT), and the like.
전력증폭기용 소자는 반도체 재료의 종류에 따라 그 특성이 크게 변하게 되며, 최근 GaN를 이용한 전자 소자에 대하여 많은 연구가 이루어져 왔다. GaN은 밴드갭이 3.4 eV인 직접 천이형(direct transition) 극대 밴드 갭(wide band-gap) 반도체 재료로서, 열적 안정성 및 화학적 안정성이 뛰어나서 고온에서 동작이 가능하여 전력증폭기용과 전력스위칭용 모두에 적합하다.The characteristics of power amplifier devices vary greatly depending on the type of semiconductor material. Recently, many researches have been conducted on electronic devices using GaN. GaN is a direct transition, wide band-gap semiconductor material with a band gap of 3.4 eV. It has excellent thermal stability and chemical stability and can operate at high temperatures, making it suitable for both power amplifier and power switching applications. Do.
GaN을 이용한 전력 소자의 종류로는 MESFET, HFET, HEMT, MOS-HFET, BJT 등이 있다. 그 중, GaN MESFET은 전자 이동도가 낮아 소자의 주파수 특성을 나타내는 차단 주파수(cut-off frequency, fT) 및 최대 진동수 주파수(maximum oscillation frequency, fmax)가 낮아서 고주파수에서는 사용하기 어렵고 전력스위칭용으로도 온저항이 높게되는 단점이 있다.The types of power devices using GaN include MESFET, HFET, HEMT, MOS-HFET, and BJT. Among them, the GaN MESFET has a low cutoff frequency (f T ) and a maximum oscillation frequency (f max ), which indicate the frequency characteristics of the device due to its low electron mobility, and is difficult to use at high frequencies. The on-resistance is also increased.
상기와 같은 MESFET의 단점을 극복하기 위해 개발된 소자가 AlGaN/GaN HFET (hetero-structure field effect transistor)이다. AlGaN/GaN HFET는 격자크기와 밴드 갭 에너지가 서로 다른 AlGaN와 GaN의 이종 결합으로 인한 압전효과(piezoelectric effect)에 의해서 에너지 밴드가 휘어져서 전자가 집중적으로 모임으로써 형성되는 2DEG(2-Dimensional electron gas)를 이용함으로써 전자밀도 및 전자 이동도를 획기적으로 늘린 소자 구조이다. 따라서 AlGaN/GaN HFET은 MESFET에 비해 증폭 효율, 주파수 특성 등 모든 면에서 우수한 성능을 보여 왔다.The device developed to overcome the drawbacks of the MESFET is an AlGaN / GaN HFET (hetero-structure field effect transistor). The AlGaN / GaN HFET is a 2-dimensional electron gas (2DEG) structure in which the energy band is bent due to the piezoelectric effect due to the heterogeneous coupling of AlGaN and GaN with different lattice size and band gap energy, ) Is used to dramatically increase the electron density and electron mobility. Therefore, AlGaN / GaN HFET has superior performance in all aspects such as amplification efficiency and frequency characteristics compared with MESFET.
AlGaN/GaN HFET는 소스 및 드레인으로 불리는 오믹 전극과, 게이트로 불리는 쇼트키 전극으로 구성되어 있다.The AlGaN / GaN HFET consists of an ohmic electrode called a source and a drain, and a Schottky electrode called a gate.
오믹 전극은 전극과 반도체 사이에 전류가 자유롭게 이동할 수 있는 전극이며, 쇼트키 전극은 전류가 역방향으로는 흐르지 않는 특징을 가지고 있다. 전자는 소스 전극부터 드레인 전극까지 형성된 채널층이라 하는 자유 전자 이동층을 따라 이동하고, 소스와 드레인 사이에 존재하는 쇼트키 전극인 게이트는 공핍 영역을 조절해서 상기 채널층을 따라 이동되는 전자의 양을 조절하는 구조를 가지고 있다.The ohmic electrode is an electrode capable of freely moving current between the electrode and the semiconductor, and the Schottky electrode has a characteristic that the current does not flow in the reverse direction. The electrons move along the free electron moving layer called a channel layer formed from the source electrode to the drain electrode and the gate which is a Schottky electrode existing between the source and the drain shifts the amount of electrons And the like.
AlGaN/GaN HFET의 RF 및 스위칭 특성에 있어서 문제가 되고 있는 사항은 소자 표면의 트랩에 의한 전류 와해(current collapse) 현상이며, 전류 와해를 줄이기 위한 노력으로서 다양한 유전체 재질의 패시베이션막을 표면에 형성하고 있다. 현재, AlGaN/GaN HFET의 패시베이션막으로서 사용되는 재질은 SiNx, SiO2, Al2O3 및 AlN 등이다.A problem with RF and switching characteristics of AlGaN / GaN HFETs is the current collapse phenomenon caused by traps on the device surface. Various attempts have been made to form passivation films of dielectrics on the surface in order to reduce current breakdown . Currently, materials used as passivation films for AlGaN / GaN HFETs include SiNx, SiO2, Al2O3, and AlN.
하지만, 패시베이션막을 형성하는 것만으로는 충분한 전류 와해의 감소 효과를 얻지 못하고 있으며, 이를 해결하기 위한 새로운 기술에 대한 요구가 계속되고 있다.However, the formation of the passivation film does not sufficiently attenuate the effect of reducing the current breakdown, and there is a continuing need for a new technique for solving the problem.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서 고온 오믹 어닐링 등의 소자 제조공정 시 발생하는 GaN 표면손상을 억제하는 패시베이션막 형성방법을 제공하는데 그 목적이 있다.
It is an object of the present invention to provide a passivation film forming method for suppressing damage to a GaN surface caused by a device manufacturing process such as high temperature ohmic annealing.
상기 목적을 달성하기 위한 GaN계 반도체 소자의 패시베이션막 형성방법은, 표면에 1차 패시베이션막을 형성하는 단계; 상기 1차 패시베이션막을 관통하는 오믹 전극으로 형성하는 단계; 상기 1차 패시베이션막을 제거하는 단계; 상기 1차 패시베이션막을 제거한 표면에 GaOx 희생층을 형성한 뒤에 제거하는 단계; 및 상기 GaOx희생층을 제거한 표면에 2차 패시베이션막을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of forming a passivation film of a GaN-based semiconductor device, including: forming a first passivation film on a surface; Forming an ohmic electrode through the primary passivation film; Removing the primary passivation film; Forming a GaO x sacrificial layer on the surface of the first passivation film; And forming a second passivation film on the surface from which the GaO x sacrificial layer is removed.
오믹 접촉형성을 위한 오믹 어닐링 과정에서 발생하는 패시베이션막과 GaN 표면의 손상에 의해서도 전류 와해 현상이 발생하기 때문에, 본 발명에서는 먼저 1차 패시베이션막을 형성한 상태에서 오믹전극을 형성한 뒤에 1차 패시베이션막을 제거한다. 또한, 1차 패시베이션막이 제거된 표면에 발생된 손상에 의한 영향을 최소화하기 위하여, 1차 패시베이션막이 제거된 표면에 GaOx 희생층을 형성한 뒤에 제거한 다음에 2차 패시베이션막을 형성한다.Since the current break-up phenomenon occurs due to the damage of the passivation film and the GaN surface generated in the ohmic annealing process for forming the ohmic contact, in the present invention, first, the ohmic electrode is formed in the state where the first passivation film is formed, Remove. Further, in order to minimize the influence of the damage generated on the surface where the first passivation film is removed, a GaO x sacrificial layer is formed on the surface from which the first passivation film is removed, and then the second passivation film is formed.
이때, GaOx 희생층을 형성한 뒤에 제거하는 단계에서 GaOx 희생층을 형성하는 공정은 상기 1차 패시베이션막을 제거한 표면을 O2 가스 혹은 산소를 포함한 가스 플라즈마 처리하여 수행되고, GaOx 희생층을 형성한 뒤에 제거하는 단계에서 GaOx 희생층을 제거하는 공정은 HCl 용액으로 습식식각 처리하여 수행되는 것이 바람직하다.In this case, the step of forming a GaO x sacrificial layer in the step of removing after the formation of GaO x sacrificial layer is achieved by gas plasma treatment, including a surface of the O 2 gas or the oxygen-removing membrane, the primary passivation, a GaO x sacrificial layer It is preferable that the step of removing the GaO x sacrificial layer in the removing step after formation is performed by wet etching treatment with an HCl solution.
그리고 1차 패시베이션막은 SiNx 재질이고, 2차 패시베이션막은 SiO2 재질인 것이 바람직하다.Preferably, the first passivation film is made of SiN x and the second passivation film is made of SiO 2 .
그리고 상기 목적을 달성하기 위한 AlGaN/GaN HFET의 제조방법은, AlGaN/GaN HFET를 형성하기 위한 에피텍셜 구조를 형성하는 단계; 상기 에피텍셜 구조에 대하여 메사 분리를 수행하는 단계; 메사 분리된 표면에 1차 패시베이션막을 형성하는 단계; 소스 전극과 드레인 전극을 오믹 전극으로 형성하는 단계; 상기 1차 패시베이션막을 제거하는 단계; 상기 1차 패시베이션막을 제거한 표면에 GaOx 희생층을 형성한 뒤에 제거하는 단계; 상기 GaOx 희생층을 제거한 표면에 2차 패시베이션막을 형성하는 단계; 및 게이트 전극을 형성하는 단계를 포함한다.And, a method of fabricating an AlGaN / GaN HFET to achieve the above object includes: forming an epitaxial structure for forming an AlGaN / GaN HFET; Performing mesa isolation on the epitaxial structure; Forming a primary passivation film on the mesa-separated surface; Forming a source electrode and a drain electrode as an ohmic electrode; Removing the primary passivation film; Forming a GaO x sacrificial layer on the surface of the first passivation film; Forming a second passivation film on the surface from which the GaO x sacrificial layer is removed; And forming a gate electrode.
이때, GaOx 희생층을 형성한 뒤에 제거하는 단계에서 GaOx 희생층을 형성하는 공정은 상기 1차 패시베이션막을 제거한 표면을 O2 가스 혹은 산소를 포함한 가스 플라즈마 처리하여 수행되고, GaOx 희생층을 형성한 뒤에 제거하는 단계에서 GaOx 희생층을 제거하는 공정은 HCl 용액으로 습식식각 처리하여 수행되는 것이 바람직하다.In this case, the step of forming a GaO x sacrificial layer in the step of removing after the formation of GaO x sacrificial layer is achieved by gas plasma treatment, including a surface of the O 2 gas or the oxygen-removing membrane, the primary passivation, a GaO x sacrificial layer It is preferable that the step of removing the GaO x sacrificial layer in the removing step after formation is performed by wet etching treatment with an HCl solution.
또한, 상기한 방법으로 제조된 AlGaN/GaN HFET는, 실리콘, 사파이어, 탄화규소 등의 이종 기판 또는 GaN 벌크 기판 위에 AlN 전이층, GaN계 버퍼층, GaN 채널층, AlGaN계 배리어층 및 GaN 캡층이 순차적으로 형성된 구조인 것이 바람직하다.In addition, the AlGaN / GaN HFET manufactured by the above-described method can be fabricated by sequentially stacking an AlN transition layer, a GaN buffer layer, a GaN channel layer, an AlGaN barrier layer, and a GaN cap layer on a different substrate such as silicon, sapphire, or silicon carbide or on a GaN bulk substrate As shown in Fig.
상술한 바와 같이 구성된 패시베이션막 형성방법은, 1차 패시베이션막을 제거한 표면에 GaOx 희생층을 형성한 뒤에 제거하는 공정을 수행함으로써, 1차 패시베이션막이 제거된 표면과 2차 패시베이션막이 접촉하는 면의 품질을 향상시킬 수 있는 효과가 있다.The passivation film forming method configured as described above is a method of forming a GaO x sacrificial layer on the surface from which the first passivation film is removed and then removing the layer to remove the quality of the surface on which the first passivation film is removed and the surface of the second passivation film contacting Can be improved.
나아가 이러한 패시베이션막 형성방법을 포함하는 방법으로 제조된 AlGaN/GaN HFET는 전류 와해 현상이 없고, 고전압에서도 뛰어난 성능을 나타내며, 누설 전류가 크게 감소한다.
Furthermore, the AlGaN / GaN HFET manufactured by a method including such a passivation film formation method has no current breaking phenomenon, exhibits excellent performance at a high voltage, and significantly reduces leakage current.
도 1은 본 실시예에 따른 AlGaN/GaN HFET 제조 방법을 나타내는 순서도이다.
도 2는 비교예 1에 따른 AlGaN/GaN HFET 제조 방법을 나타내는 순서도이다.
도 3은 비교예 2에 따른 AlGaN/GaN HFET 제조 방법을 나타내는 순서도이다.
도 4는 비교예 1에 의해 제조된 AlGaN/GaN HFET에 대한 전류-전압 특성을 평가한 결과이다.
도 5는 비교예 2에 의해 제조된 AlGaN/GaN HFET에 대한 전류-전압 특성을 평가한 결과이다.
도 6은 본 실시예에 의해 제조된 AlGaN/GaN HFET에 대한 전류-전압 특성을 평가한 결과이다.
도 7은 본 실시예와 비교예의 방법으로 제조된 AlGaN/GaN HFET에 대하여 누설전류 특성을 평가한 결과를 나타낸다.1 is a flow chart showing an AlGaN / GaN HFET manufacturing method according to the present embodiment.
2 is a flow chart showing a method of manufacturing an AlGaN / GaN HFET according to Comparative Example 1. FIG.
3 is a flow chart showing a method of manufacturing an AlGaN / GaN HFET according to Comparative Example 2. FIG.
FIG. 4 shows the results of evaluating the current-voltage characteristics of the AlGaN / GaN HFET manufactured according to Comparative Example 1. FIG.
FIG. 5 shows the results of evaluating the current-voltage characteristics of the AlGaN / GaN HFET manufactured in Comparative Example 2. FIG.
6 shows the results of evaluating the current-voltage characteristics of the AlGaN / GaN HFET manufactured according to this embodiment.
Fig. 7 shows the results of evaluating the leakage current characteristics of the AlGaN / GaN HFET manufactured by the method of this embodiment and the comparative example.
첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to the accompanying drawings, embodiments of the present invention will be described in detail.
실시예Example
도 1은 본 실시예에 따른 AlGaN/GaN HFET 제조 방법을 나타내는 순서도이다.1 is a flow chart showing an AlGaN / GaN HFET manufacturing method according to the present embodiment.
먼저, 실리콘 기판 위에 AlGaN/GaN HFET를 형성하기 위한 에피텍셜 구조(epitaxial structure)를 형성하였다.First, an epitaxial structure for forming an AlGaN / GaN HFET is formed on a silicon substrate.
구체적으로 p-형의 실리콘 (111) 기판 위에 AlN 전이층, 두께 3.9㎛의 GaN계 버퍼층, 두께 100nm의 GaN 채널층, 두께 30nm의 Al0.25Ga0.75N 배리어층 및 두께 2nm의 GaN 캡층을 순차적으로 형성하였다. Specifically, an AlN transition layer, a GaN buffer layer with a thickness of 3.9 mu m, a GaN channel layer with a thickness of 100 nm, an Al 0.25 Ga 0.75 N barrier layer with a thickness of 30 nm, and a GaN cap layer with a thickness of 2 nm are sequentially formed on a p- .
상기한 에피텍셜 구조를 형성한 뒤에 개별 AlGaN/GaN HFET를 구성하기 위하여, Cl2/BCl2기반의 ICP-RIE 공정으로 메사 분리(mesa isolation)를 수행하였다.Mesa isolation was performed by ICP-RIE process based on Cl 2 / BCl 2 to form individual AlGaN / GaN HFETs after forming the above epitaxial structure.
그리고 메사 분리된 에피텍셜 구조의 표면에 10nm두께의 SiNx 1차 패시베이션막을 형성하였다. SiNx 증착에 있어서 ICPRIE 방식을 채택하였으며, 척온도 350℃, 35mT 압력과 200W RF power 조건에 증착 되었다. A 10 nm thick SiN x primary passivation film was then formed on the surface of the mesa isolated epitaxial structure. The deposition of SiNx was done by ICPRIE method at 350 ℃, 35mT pressure and 200W RF power.
다음으로 소스와 드레인의 오믹 전극을 형성하기 위하여, Si/Ti/Al/Mo/Au층으로 구성되는 금속 적층 전극을 각각 5nm/20nm/60nm/35nm/50nm 두께로 형성하고 N2 분위기에서 830℃의 온도로 열처리하였다.Next, in order to form an ohmic electrode of the source and the drain, Si / Ti / Al / Mo / Au metal lamination electrodes consisting of layers each formed from a 5nm / 20nm / 60nm / 35nm / 50nm thick and 830 ℃ in N 2 atmosphere Lt; / RTI >
오믹 전극 형성을 위한 어닐링 이후에는 BOE(Buffered Oxide Etchant)를 사용하여 SiNx 1차 패시베이션막을 제거하였다.After the annealing for the formation of the ohmic electrode, the SiN x primary passivation film was removed using BOE (Buffered Oxide Etchant).
그리고 SiNx막을 제거한 표면에 O2 플라즈마 처리를 수행하여 GaOx 희생층을 생성하였다. O2 플라즈마는 Asher 장비를 이용하여 200mT의 압력과 20W RF power를 적용하였다. 다음으로 희석된 HCl:D.I(1:1) 용액을 사용한 습식식각을 통해 GaOx 희생층을 제거하였다. 이와 같이, GaOx 희생층을 형성 후 이를 제거함으로써, 표면의 손상을 제거할 뿐만 아니라 AlGaN/GaN에피텍셜 구조와 SiO2 2차 패시베이션막 사이에 접촉하는 면의 품질을 향상시키는 효과가 있다.Then, O 2 plasma treatment was performed on the surface from which the SiN x film was removed to produce a GaO x sacrificial layer. The O 2 plasma was applied with 200mT pressure and 20W RF power using Asher equipment. Next, the GaO x sacrificial layer was removed by wet etching using diluted HCl: DI (1: 1) solution. Thus, the effect of improving the quality of the surfaces in contact between them by removing the sacrificial layer after forming a GaO x, as well as to remove the surface damage to the AlGaN / GaN epitaxial structure 2 and SiO 2 primary passivation film.
GaOx 희생층이 형성된 위로 250℃의 온도에서 ICPCVD법으로 30nm 두께의 SiO2 2차 패시베이션막을 형성하였다.GaO x was formed over the sacrificial layer is ICPCVD method at a temperature of 250 ℃ SiO 2 film 2 primary passivation of 30nm thickness is formed.
게이트 전극을 형성하기 위하여 게이트 전극 형성을 위한 리세스 영역을 형성하고, Ni/Au를 적층한 게이트 전극을 형성하였다.A recess region for forming a gate electrode was formed to form a gate electrode, and a gate electrode in which Ni / Au was stacked was formed.
본 실시예에서는 마지막으로 안정화를 위한 열처리로서, N2 분위기에서 400℃로 5분간 급속 열처리하였다.
In this embodiment, as a final heat treatment for stabilization, rapid thermal annealing was performed at 400 ° C for 5 minutes in an N 2 atmosphere.
비교예 1Comparative Example 1
도 2는 비교예 1에 따른 AlGaN/GaN HFET 제조 방법을 나타내는 순서도이다.2 is a flow chart showing a method of manufacturing an AlGaN / GaN HFET according to Comparative Example 1. FIG.
종래에 SiO2만으로 단일의 패시베이션막을 형성한 것과 동일한 방법을 적용한 것으로서, 메사 분리 단계이후에, SiO2 패시베이션막을 형성하고 오믹전극 형성 단계 및 게이트 전극 형성단계를 수행한 것을 제외하고는 상기한 실시예와 동일한 방법으로 AlGaN/GaN HFET를 제조하였다.
Except that a SiO 2 passivation film is formed and a step of forming an ohmic electrode and a step of forming a gate electrode are performed after the step of mesa separation, except that a single passivation film is formed only with SiO 2 conventionally. The AlGaN / GaN HFET was fabricated.
비교예 2Comparative Example 2
도 3은 비교예 2에 따른 AlGaN/GaN HFET 제조 방법을 나타내는 순서도이다.3 is a flow chart showing a method of manufacturing an AlGaN / GaN HFET according to Comparative Example 2. FIG.
SiO2 2차 패시베이션막을 형성하기 전에, SiNx 1차 패시베이션막을 형성하여, 2번의 패시베이션막을 형성한 점은 상기한 실시예와 같지만 O2 플라즈마 처리 공정을 통한 GaOx 희생층을 형성하고 제거하는 단계를 수행하지 않은 점에서 차이가 있다.Forming a SiN x primary passivation film and forming two passivation films before forming the SiO 2 secondary passivation film is the same as the above embodiment but forming and removing the GaO x sacrificial layer through the O 2 plasma processing step In the case of the non -
구체적으로 메사 분리 단계를 수행한 다음, 먼저 SiNx 1차 패시베이션막을 형성한 뒤에 오믹전극 형성 단계를 수행하였다. 그리고 오믹전극을 형성한 뒤에 SiNx 1차 패시베이션막을 제거하고, SiO2 2차 패시베이션막을 형성하는 단계 및 게이트 전극 형성 단계를 수행하였다. 이러한 차이를 제외하고는 상기한 실시예와 동일한 방법으로 AlGaN/GaN HFET를 제조하였다.
Specifically, the mesa isolation step was performed, and then the ohmic electrode formation step was performed after forming the SiN x first passivation film first. And it was carried out the steps, and a gate electrode forming step of forming an ohmic electrode to remove a car after the SiN x passivation film 1 forming the SiO 2 and 2 primary passivation film. Except for these differences, an AlGaN / GaN HFET was fabricated in the same manner as in the above embodiment.
전기적 특성 평가Electrical Characterization
제조된 비교예와 실시예에 따른 AlGaN/GaN HFET에 대하여 전기적 특성을 평가하였다. 비교예와 실시예에 따라 제조된 AlGaN/GaN HFET는 소스 전극에서 게이트 전극 사이의 거리가 3㎛이고, 게이트 전극의 길이가 2㎛이며, 게이트 전극과 드레인 전극 사이의 거리가 12㎛이다.
Electrical characteristics of the AlGaN / GaN HFET according to the comparative example and the example were evaluated. In the AlGaN / GaN HFET manufactured according to the comparative example and the example, the distance between the source electrode and the gate electrode is 3 mu m, the length of the gate electrode is 2 mu m, and the distance between the gate electrode and the drain electrode is 12 mu m.
도 4는 비교예 1에 의해 제조된 AlGaN/GaN HFET에 대한 전류-전압 특성을 평가한 결과이고, 도 5는 비교예 2에 의해 제조된 AlGaN/GaN HFET에 대한 전류-전압 특성을 평가한 결과이며, 도 6은 본 실시예에 의해 제조된 AlGaN/GaN HFET에 대한 전류-전압 특성을 평가한 결과이다.FIG. 4 shows the result of evaluating the current-voltage characteristics of the AlGaN / GaN HFET manufactured by the comparative example 1, FIG. 5 shows the results of evaluating the current-voltage characteristics of the AlGaN / GaN HFET manufactured by the comparative example 2 And FIG. 6 is a result of evaluating the current-voltage characteristics of the AlGaN / GaN HFET manufactured according to this embodiment.
펄스 전류-전압 특성은 주기가 1ms이고 진폭이 0.5㎲인 펄스를 사용하였고, 대기 바이어스 조건은 게이트 바이어스가 핀치오프로 고정된 상태에서 드레인 전극과 소스 전극 사이의 전압(Vds)을 0V에서 40V로 변화시켰다.The pulse current-voltage characteristic was a pulse having a period of 1 ms and an amplitude of 0.5 s. The standby bias condition was such that the voltage (V ds ) between the drain electrode and the source electrode was changed from 0 V to 40 V Respectively.
비교예 1에 대한 도 4의 그래프에는 전류 와해 현상이 발생하는 것을 확인할 수 있다. 이는 오믹 접촉을 형성하기 위하여 고온으로 어닐링하는 과정에서 SiO2 패시베이션막의 격자 구조에 결함이 발생하거나 GaN 표면과의 계면에 손상이 발생했기 때문인 것으로 여겨진다.It can be confirmed that the current breaking phenomenon occurs in the graph of FIG. 4 for the comparative example 1. This is believed to be due to a defect in the lattice structure of the SiO 2 passivation film or damage to the interface with the GaN surface during annealing at a high temperature to form an ohmic contact.
이러한 SiO2의 결함과 손상은 Ga의 침투에 의한 것으로 생각되며, 이러한 현상은 SiO2 패시베이션막에 결함을 발생시킴과 동시에 GaN 표면에 영향을 미친다. 비교예 2의 경우는 고온의 오믹 어닐링 공정 중에 GaN의 표면에서 Ga이 이탈하는 것을 방지하기 위하여 SiNx 막을 형성한 것이다.Such defects and damages of SiO 2 are believed to be caused by the penetration of Ga, which affects the GaN surface as well as causing defects in the SiO 2 passivation film. In the case of Comparative Example 2, an SiN x film was formed in order to prevent Ga from escaping from the surface of GaN during the high-temperature amorphous annealing process.
이 경우에 고온의 오믹 어닐링 공정을 수행한 이후에 SiO2 패시베이션막을 형성하기 때문에 Ga의 확산에 의한 SiO2 패시베이션막의 손상을 방지할 수 있으며, SiNx 막이 GaN 표면에서 Ga이 이탈하는 것을 방지하기 때문에 표면에 형성된 트랩에 의한 영향을 줄일 수 있다. In this case, since the SiO 2 passivation film is formed after performing the high-temperature amorphous annealing process, damage of the SiO 2 passivation film due to diffusion of Ga can be prevented, and the SiN x film prevents Ga from being separated from the GaN surface The influence of the trap formed on the surface can be reduced.
도 5에 도시된 것과 같이, 비교예 2에 의해서 제조된 AlGaN/GaN HFET는 전류 와해 현상을 나타내지 않는다. 다만, 비교예 2에 의해서 제조된 AlGaN/GaN HFET는 드레인과 소스 사이에 40V의 전압이 인가된 경우에 전류-전압 특성이 급격히 나빠지는 것을 확인할 수 있다.As shown in Fig. 5, the AlGaN / GaN HFET manufactured by the comparative example 2 does not exhibit a current breaking phenomenon. However, in the AlGaN / GaN HFET manufactured according to Comparative Example 2, when the voltage of 40 V is applied between the drain and the source, the current-voltage characteristic is drastically deteriorated.
본 실시예에 따라서 제조된 AlGaN/GaN HFET는, 도 6에 도시된 것과 같이, 전류 와해 현상이 전혀 나타나지 않을 뿐만 아니라, 드레인과 소스 사이에 40V의 전압이 인가된 경우에도 전류-전압 특성이 전혀 나빠지지 않는 것을 확인할 수 있다.The AlGaN / GaN HFET manufactured according to the present embodiment exhibits no current breakdown phenomenon at all as shown in FIG. 6, and even when a voltage of 40 V is applied between the drain and the source, the current- It can be confirmed that it does not fall.
이는 본 실시예에 따라 제조된 AlGaN/GaN HFET는 SiO2 패시베이션막을 형성하기 전에 GaOx 희생층을 형성하는 단계를 수행함으로써 GaN 표면의 결함을 더욱 줄였기 때문이다.
This is because the AlGaN / GaN HFET manufactured according to the present embodiment further reduces the defects of the GaN surface by performing the step of forming the GaO x sacrificial layer before forming the SiO 2 passivation film.
도 7은 본 실시예와 비교예의 방법으로 제조된 AlGaN/GaN HFET에 대하여 누설전류 특성을 평가한 결과를 나타낸다.Fig. 7 shows the results of evaluating the leakage current characteristics of the AlGaN / GaN HFET manufactured by the method of this embodiment and the comparative example.
도 7에 도시된 것과 같이, 오믹 어닐링 과정에서 SiNx 막을 형성하고 이후에 GaOx 희생층을 형성한 본 실시예에 따른 AlGaN/GaN HFET의 제조방법은 전류 와해 현상을 줄일 수 있을 뿐만이 아니라, 누설전류를 감소시키는 효과가 있는 것을 확인할 수 있다.
As shown in FIG. 7, the manufacturing method of the AlGaN / GaN HFET according to the present embodiment, in which the SiN x film is formed in the ohmic annealing process and the GaO x sacrificial layer is formed thereafter, It can be confirmed that there is an effect of reducing the current.
이상 본 발명을 바람직한 실시예를 통하여 설명하였는데, 상술한 실시예는 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화가 가능함은 이 분야에서 통상의 지식을 가진 자라면 이해할 수 있을 것이다. 따라서 본 발명의 보호범위는 특정 실시예가 아니라 특허청구범위에 기재된 사항에 의해 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상도 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to preferred embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. Those skilled in the art will understand. Therefore, the scope of protection of the present invention should be construed not only in the specific embodiments but also in the scope of claims, and all technical ideas within the scope of the same shall be construed as being included in the scope of the present invention.
Claims (16)
상기 1차 패시베이션막을 관통하는 오믹 전극을 형성하는 단계;
상기 1차 패시베이션막을 전부 제거하는 단계;
상기 1차 패시베이션막을 제거하여 GaN계 반도체 소자가 노출된 표면에 GaOx 희생층을 형성한 뒤에 전부 제거하는 단계; 및
상기 GaOx희생층을 제거하여 GaN계 반도체 소자가 노출된 표면에 2차 패시베이션막을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 GaN계 반도체 소자의 패시베이션막 형성방법.
Forming a first passivation film on a surface of a GaN-based semiconductor device having an epitaxial structure;
Forming an ohmic electrode through the primary passivation film;
Removing all of the primary passivation film;
Removing the first passivation film to form a GaO x sacrificial layer on the exposed surface of the GaN-based semiconductor device, and then removing the GaO x sacrificial layer; And
And removing the GaO x sacrificial layer to form a second passivation film on the exposed surface of the GaN-based semiconductor device.
상기 GaOx 희생층을 형성한 뒤에 제거하는 단계에서,
GaOx 희생층을 형성하는 공정이 상기 1차 패시베이션막을 제거한 표면을 O2 가스 혹은 산소를 포함한 가스 플라즈마 처리하여 수행되는 것을 특징으로 하는 GaN계 반도체 소자의 패시베이션막 형성방법.
The method according to claim 1,
In the removing step after forming the GaO x sacrificial layer,
Wherein the step of forming the GaO x sacrificial layer is performed by subjecting the surface from which the first passivation film is removed to gas plasma treatment with O 2 gas or oxygen.
상기 GaOx 희생층을 형성한 뒤에 제거하는 단계에서,
GaOx 희생층을 제거하는 공정이 습식식각 처리하여 수행되는 것을 특징으로 하는 GaN계 반도체 소자의 패시베이션막 형성방법.
The method according to claim 1,
In the removing step after forming the GaO x sacrificial layer,
Wherein the step of removing the GaO x sacrificial layer is performed by a wet etching process.
상기 습식식각이 HCl 용액을 사용하는 것을 특징으로 하는 GaN계 반도체 소자의 패시베이션막 형성방법.
The method of claim 3,
Wherein the wet etching uses an HCl solution.
상기 1차 패시베이션막이 SiNx 재질인 것을 특징으로 하는 GaN계 반도체 소자의 패시베이션막 형성방법.
The method according to claim 1,
Wherein the first passivation film is a SiN x material.
상기 2차 패시베이션막이 SiOx 재질인 것을 특징으로 하는 GaN계 반도체 소자의 패시베이션막 형성방법.
The method according to claim 1,
Wherein the second passivation film is made of SiO x material.
The passivation film of a GaN-based semiconductor device according to any one of claims 1 to 6.
상기 에피텍셜 구조에 대하여 메사 분리를 수행하는 단계;
메사 분리된 각 에피텍셜 구조의 표면 전체에 1차 패시베이션막을 형성하는 단계;
메사 분리된 각 구조 내의 서로 이격된 위치에 상기 1차 패시베이션막을 일부 제거하고 소스 전극과 드레인 전극을 형성하는 단계;
상기 1차 패시베이션막을 전부 제거하는 단계;
상기 1차 패시베이션막을 제거하여 에피텍셜 구조가 노출된 표면에 GaOx 희생층을 형성한 뒤에 전부 제거하는 단계;
상기 GaOx 희생층을 제거하여 에피텍셜 구조가 노출된 표면에 2차 패시베이션막을 형성하는 단계; 및
상기 소스 전극과 상기 드레인 전극 사이의 위치에 상기 2차 패시베이션막을 일부 제거한 뒤에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 AlGaN/GaN HFET의 제조방법.
Forming an epitaxial structure to form an AlGaN / GaN HFET;
Performing mesa isolation on the epitaxial structure;
Forming a first passivation film on the entire surface of each mesa-separated epitaxial structure;
Removing a portion of the primary passivation film at spaced apart locations in each mesa-separated structure and forming a source electrode and a drain electrode;
Removing all of the primary passivation film;
Removing the first passivation film to form a GaO x sacrificial layer on the exposed surface of the epitaxial structure;
Removing the GaO x sacrificial layer to form a secondary passivation film on the exposed surface of the epitaxial structure; And
And forming a gate electrode after partially removing the second passivation film at a position between the source electrode and the drain electrode.
상기 GaOx 희생층을 형성한 뒤에 제거하는 단계에서,
GaOx 희생층을 형성하는 공정이 상기 1차 패시베이션막을 제거한 표면을 O2 가스 혹은 산소를 포함한 가스 플라즈마 처리하여 수행되는 것을 특징으로 하는 AlGaN/GaN HFET의 제조방법.
The method of claim 8,
In the removing step after forming the GaO x sacrificial layer,
Wherein the step of forming the GaO x sacrificial layer is performed by subjecting the surface from which the first passivation film has been removed to a gas plasma treatment including O 2 gas or oxygen.
상기 GaOx 희생층을 형성한 뒤에 제거하는 단계에서,
GaOx 희생층을 제거하는 공정이 습식식각 처리하여 수행되는 것을 특징으로 하는 AlGaN/GaN HFET의 제조방법.
The method of claim 8,
In the removing step after forming the GaO x sacrificial layer,
Wherein the step of removing the GaO x sacrificial layer is performed by wet etching.
상기 습식식각이 HCl 용액을 사용하는 것을 특징으로 하는 AlGaN/GaN HFET의 제조방법.
The method of claim 10,
Wherein said wet etching uses an HCl solution. ≪ RTI ID = 0.0 > 11. < / RTI >
상기 1차 패시베이션막이 SiNx 재질인 것을 특징으로 하는 AlGaN/GaN HFET의 제조방법.
The method of claim 8,
Wherein the first passivation film is made of SiN x material.
상기 2차 패시베이션막이 SiOx 재질인 것을 특징으로 하는 AlGaN/GaN HFET의 제조방법.
The method of claim 8,
Wherein the second passivation film is made of SiO x material.
An AlGaN / GaN HFET fabricated according to one of claims 8 to 13.
AlGaN/GaN HFET를 형성하기 위한 에피텍셜 구조가 실리콘, 사파이어, 탄화규소 및 GaN 벌크 기판 중에서 선택된 하나의 기판 위에 형성된 것을 특징으로 하는 AlGaN/GaN HFET.
15. The method of claim 14,
Wherein the epitaxial structure for forming the AlGaN / GaN HFET is formed on one substrate selected from silicon, sapphire, silicon carbide, and GaN bulk substrates.
AlGaN/GaN HFET를 형성하기 위한 에피텍셜 구조가, AlN 전이층, GaN계 버퍼층, GaN 채널층, AlGaN계 배리어층 및 도핑되지 않은 GaN 캡층이 순차적으로 형성된 구조인 것을 특징으로 하는 AlGaN/GaN HFET.15. The method of claim 14,
Wherein the epitaxial structure for forming the AlGaN / GaN HFET is a structure in which an AlN transition layer, a GaN-based buffer layer, a GaN channel layer, an AlGaN-based barrier layer, and an undoped GaN cap layer are sequentially formed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130094477A KR101455283B1 (en) | 2013-08-09 | 2013-08-09 | FORMING METHOD FOR PASSIVATION FILM AND MANUFACTURING METHOD FOR AlGaN/GaN HFET INCLUDING THE FORMING METHOD |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130094477A KR101455283B1 (en) | 2013-08-09 | 2013-08-09 | FORMING METHOD FOR PASSIVATION FILM AND MANUFACTURING METHOD FOR AlGaN/GaN HFET INCLUDING THE FORMING METHOD |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101455283B1 true KR101455283B1 (en) | 2014-10-31 |
Family
ID=51998872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130094477A KR101455283B1 (en) | 2013-08-09 | 2013-08-09 | FORMING METHOD FOR PASSIVATION FILM AND MANUFACTURING METHOD FOR AlGaN/GaN HFET INCLUDING THE FORMING METHOD |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101455283B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060127046A (en) * | 2004-01-16 | 2006-12-11 | 크리 인코포레이티드 | Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof |
| JP2012156263A (en) * | 2011-01-25 | 2012-08-16 | Advanced Power Device Research Association | Gallium nitride-based semiconductor device, and semiconductor device manufacturing method |
-
2013
- 2013-08-09 KR KR1020130094477A patent/KR101455283B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060127046A (en) * | 2004-01-16 | 2006-12-11 | 크리 인코포레이티드 | Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof |
| JP2012156263A (en) * | 2011-01-25 | 2012-08-16 | Advanced Power Device Research Association | Gallium nitride-based semiconductor device, and semiconductor device manufacturing method |
Non-Patent Citations (1)
| Title |
|---|
| 비특허문헌 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6050579B2 (en) | Nitride-based transistor with protective layer and low damage recess and method of fabrication | |
| JP4845872B2 (en) | Semiconductor device having MIS structure and manufacturing method thereof | |
| Lee et al. | 245-GHz InAlN/GaN HEMTs with oxygen plasma treatment | |
| TWI610438B (en) | Apparatus of integrated circuit and method for fabricating the same | |
| JP5355888B2 (en) | Method for fabricating a nitride-based transistor having a cap layer and a buried gate | |
| US8912571B2 (en) | Compound semiconductor device including first film on compound semiconductor layer and second film on first film and method of manufacturing the same | |
| JP2014003301A (en) | Nitride-based transistor and manufacturing method using etch stop layer | |
| JP2016139781A (en) | Enhancement high electron mobility transistor and method of manufacturing the same | |
| JP2004221325A (en) | Compound semiconductor device and its manufacturing method | |
| CN104377239A (en) | Semiconductor device and manufacturing method thereof | |
| JP2013251544A (en) | In-situ barrier oxidation techniques and configurations | |
| US20180138305A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN105789315A (en) | AINGaN base field effect transistor of high quality MIS structure and manufacturing method thereof | |
| JP2010206125A (en) | Gallium nitride-based high electron mobility transistor | |
| WO2019176434A1 (en) | Semiconductor device, semiconductor device production method, and electronic device | |
| JP6687831B2 (en) | Compound semiconductor device and manufacturing method thereof | |
| CN111834439A (en) | High-electron-mobility transistor, preparation method thereof and electronic device | |
| KR20140100692A (en) | Method for manufacturing AlGaN/GaN HEMT | |
| KR20070092482A (en) | Gan semiconductor device and method for fabricating the same | |
| JP2012049170A (en) | Nitride semiconductor device | |
| CN111584628A (en) | Enhanced GaN HEMT device and preparation method thereof | |
| JP2011155116A (en) | Semiconductor device and manufacturing method thereof | |
| US11489048B2 (en) | High electron mobility transistor and fabrication method thereof | |
| KR20190112523A (en) | Heterostructure Field Effect Transistor and production method thereof | |
| JP5169515B2 (en) | Compound semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170908 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20181004 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 6 |