KR101449891B1 - 태양 전지를 위한 자가-활성된 전면 바이어스 - Google Patents

태양 전지를 위한 자가-활성된 전면 바이어스 Download PDF

Info

Publication number
KR101449891B1
KR101449891B1 KR1020137033627A KR20137033627A KR101449891B1 KR 101449891 B1 KR101449891 B1 KR 101449891B1 KR 1020137033627 A KR1020137033627 A KR 1020137033627A KR 20137033627 A KR20137033627 A KR 20137033627A KR 101449891 B1 KR101449891 B1 KR 101449891B1
Authority
KR
South Korea
Prior art keywords
solar cell
bias
voltage
bias circuit
wire
Prior art date
Application number
KR1020137033627A
Other languages
English (en)
Other versions
KR20140008531A (ko
Inventor
아서 알. 진게르
Original Assignee
솔렉셀, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 솔렉셀, 인크. filed Critical 솔렉셀, 인크.
Publication of KR20140008531A publication Critical patent/KR20140008531A/ko
Application granted granted Critical
Publication of KR101449891B1 publication Critical patent/KR101449891B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02021—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/044—PV modules or arrays of single PV cells including bypass diodes
    • H01L31/0443—PV modules or arrays of single PV cells including bypass diodes comprising bypass diodes integrated or directly associated with the devices, e.g. bypass diodes integrated or formed in or on the same substrate as the photovoltaic cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H01L31/0682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells back-junction, i.e. rearside emitter, solar cells, e.g. interdigitated base-emitter regions back-junction cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Abstract

광기전 태양 전지 조립체를 위한 자가-활성화된 전면 바이어스가 제공되었다. 상기 태양 전지 조립체는, 상기 태양 전지 조립체에 의해 생성된 전기 에너지에 의해 활성화되는 전면 전기적 바이어스를 포함한다. 상기 전면 바이어스는 상기 태양 전지 조립체에 대한 생성 효율을 향상시킨다.

Description

태양 전지를 위한 자가-활성된 전면 바이어스{SELF-ACTIVATED FRONT SURFACE BIAS FOR A SOLAR CELL}
관련된 출원의 상호-참조
본 출원은, 이의 전체가 참고문헌으로 본원에 포함된, 2011 년 5 월 20일에 출원된 특허 가출원 제61/488,628호의 이익을 주장한다.
분야
본 내용은, 일반적으로 태양 광기전(solar photovoltics)의 분야, 및 보다 특히 후면 접촉 태양 전지(back contact solar cell)를 위한 변환 효율 증진(conversion efficiency enhancement) 및 전기 연결부(electrical connections)에 관한 것이다.
대부분의 전면(front surface, FS) - 또한 햇빛이 내리쬐는 표면(sunny surface) 또는 서니사이드(sunnyside)라고 불리는, 햇빛을 받는 태양 전지 면(solar cell side) - 은, 에미터(emitter) 또는 베이스(base)에 직접적으로 연결되지 않는 태양 전지(SC)를 고려한다. 하나의 알려진 SC 디자인(design)에서, 상기 SC 는, 후면(BS) - 또한 그늘이 드리워진 표면(shady surface), 서니사이드가 아닌 표면(non-sunnyside)이라고 불림 - 상에 또는 근접에 에미터 및 베이스를 위한 접촉부 및 와이어를 갖는다. 또 다른 알려진 태양 전지 디자인에서, 상기 태양 전지는, 상기 태양 전지를 투과하는["랩을 관통하여(wraps through)"] 에미터 접촉부(emitter contact) 및 후면 상에 베이스 접촉부(base contact)를 갖는다.
태양 전지는 상기 전면 근처에서 낭비되는 에너지를 종종 경험한다. 결정질 실리콘 태양 전지 상에 짧은 파장의 빛을 위해, 빛 흡수 및 전자 및 정공[전자-정공 쌍(electron-hole pairs)]의 생성은 상기 전면에 매우 가까이 발생한다. 이러한 영역에서, 만약 어떠한 전기적 트랩 또는 재결합 중심(recombination centers)이 있다면, 전자 또는 정공에서 상기 에너지는 흡수될 수도 있고, 열로 분해될 수도 있고(degraded into heat), 따라서 낭비될 수도 있다. 태양 전지 제작 및 패시베이션의 세부사항에 따라, 이러한 트랩 및 재결합 중심을 충분하게 최소화하는 것이 어려울 수도 있다.
또한 태양 전지는 평평하지 않는 불빛(uneven illumination)을 종종 경험한다. 연속으로 연결되어 있는 수많은 태양 전지를 고려하면, 하나의 태양 전지는 그늘져 있지만, 그러나 다른 하나의 연결된 태양 전지는 밝게 비춰진다. 이러한 경우에, 상기 밝게 비춰진 태양 전지(the illuminated solar cells)는 상기 그늘진 태양 전지(the shaded solar cell)보다 보다 더 많은 전력을 생성할 것이다. 따라서, 전력은 상기 밝게 비춰진 태양 전지에 의해 생성되고, 상기 그늘진 태양 전지에서 소멸된다(dissipated). 이는 상기 그늘진 SC가 보다 뜨겁게 되고, 영구적인 손상을 겪는 것을 초래할 수도 있다. 이러한 문제에 대한 하나의 해결책은, 태양 전지와 평행하게 또는 일련의 태양 전지와 평행하게 바이패스 다이오드를 제공하는 것이다.
태양 전지 전면 분해(solar cell front surface degradation)를 위한 알려진 해결책은, 재결합을 최소화하기 위해, 상기 태양 전지의 햇빛이 내리쬐는 표면(sunny surface) 상에 투명한 전도층[또는 "게이트(gate)"] 상에서 바이어스 전압 또는 전하와 함께 태양 전지를 포함한다. 또 다른 알려진 해결책은, 재결합을 최소화하기 위해 상기 태양 전지의 햇빛이 내리쬐는 표면 상에 게이트를 포함한다.
상기 문제, 전면 분해 및 균일하지 않는 불빛(unequal illumination)에 대한 알려진 해결책은 매우 분리되어 있다. 다시 말해서, 하나의 문제에 대한 상기 해결책은 다른 하나에 대한 해결책을 제공하지 않는다.
요약
따라서, 전면 분해에 대한 해결책을 제공하는 태양 전지 조립체에 대한 필요가 발생되어 왔다. 상기 나타낸 주제에 따라, 이전에 개발된 태양 전지 조립체와 관련된 단점을 실질적으로 제거하거나 또는 감소시킨 태양 전지 조립체가 제공된다.
상기 나타낸 주제의 하나의 측면에 따라, 광기전 태양 전지 조립체를 위한 자가-활성된 전면 바이어스(self-activated front surface bias)가 제공된다. 상기 태양 전지 조립체는, 상기 태양 전지 조립체에 의해 생성된 에너지에 의해 활성화되는 전면 바이어스를 포함한다. 상기 전면 바이어스는 상기 태양 전지 조립체에 대한 생성 효율(generation efficiency)을 개선한다.
추가적인 신규한 특징 뿐만 아니라, 상기 나타낸 주제의 이러한 및 그 밖의 측면은, 본원에 제공된 상기 기술로부터 명백할 것이다. 이러한 요약의 의도는, 청구된 주제의 포괄적인 기재를 위한 것이 아니라, 몇몇의 주제의 기능성의 짧은 개요를 제공하기 위한 것이다. 본원 제공된 그 밖의 시스템, 방법, 특징 및 장점은, 하기의 도면 및 상세한 설명의 검토로 본 분야의 숙련자에게 명백할 것이다. 이러한 기재 내에 포함되는 모든 이러한 추가적인 시스템, 방법, 특징 및 장점은, 하기에 기재된 어떠한 청구항의 범위 내에 있음을 의도한다.
상기 나타낸 주제의 특징, 성질 및 장점은, 유사한 참고 특징이 도면을 통해 해당하는 것으로 확인되는 도면과 함께 취해진 경우에, 하기에 나타낸 상세한 설명으로부터 보다 명확해 질 수도 있다 :
도 1a는 상기 나타낸 주제에 따른 전체적인 태양 전지 조립체를 나타내는 도표이다;
도 1b는 상기 태양 전지 전면 층 및 상기 바이어스 와이어 연결부(bias wire connection)의 또 다른 실시형태를 강조하는 도표이다;
도 1c는 상기 나타낸 주제에 따른 또 다른 실시형태의 태양 전지 조립체 실시형태를 나타내는 도표이다;
도 2a 내지 2c는, 상기 나타낸 주제에 따른 몇몇의 실시형태의 집적 회로(integrated circuit)를 나타내는 도표이다;
도 3a 는, 나타낸 주제의 패널 레벨 실시형태(panel level embodiment)를 나타내는 도표이다;
도 3b 는, 도 3a의 집적 회로 실시형태 및 태양 조립체 디자인을 강조하는 도표이다.
구체적인 실시형태의 상세한 설명
하기의 설명은, 제한하는 의미로 취해지지 않고, 본 내용의 일반적인 원칙을 나타내는 목적으로 기재되었다. 본 개시의 범위는 청구항과 관련하여 결정되어야 한다. 그리고, 후 접촉 후 접합 태양 전지(back contact back junction solar cell)에 대해 기재되었을지라도, 본 분야의 숙련자는, 다양한 태양 전지 디자인에 대해 본원에 기재된 원칙을 적용할 수 있다.
본 내용의 바람직한 실시형태는, 다양한 도면의 이에 대응하는 부분을 나타내는데 사용된 숫자와 같이, 도면에서 설명되어 있다.
태양 전지에서, 만약 전자 및 정공[입사 태양 광자(incident solar photon)에 의해 생성됨]이 태양 전지 전면에서 재결합된다면, 이들 에너지는 낭비될 것이다. 상기 나타낸 주제는, 효과적인 전면 재결합 속도(effective front surface recombination velocity)를 감소시킴으로써 광-기전 변환 효율(photo-voltaic conversion efficiency)을 개선하기 위해, 전-면 바이어스를 활용함으로써 이러한 낭비를 예방하기 위한 해결책을 제공한다. 상기 전면 상에, 소수 캐리어(minority carriers)로서 동일한 극성을 갖는 전면 전하를 생산하는 바이어스 전압이 적용된다. 이는, 소수 캐리어의 집중(concentration)을 감소시키고, 전면 근처의 재결합을 감소시키는 전면에서 떠나서 소수 캐리어를 밀어내는 전기장을 야기한다 - 따라서, 광기전 효율을 개선한다. 예를 들어, n-타입 도핑(n-type doping)[또는 n-타입 베이스(n-type base)]을 갖는 태양 전지에서, 정공은 상기 소수 캐리어이고, 정 바이어스(positive bias)가 소수 캐리어를 밀어내는 전면 양전하(front surface positive charges)를 생산하고, 이런 이유로 효율적인 전면 재결합 속도(front surface recombination velocity)를 감소시킨다.
도 1a 는, 반도체 태양 전지(1100)를 포함하는, 전체적인 태양 전지 조립체(1000)을 나타내는 도표이다. 본 내용에서, 상기 태양 전지 조립체가 작동하는 경우에, 상기 전면은 햇빛에 의해 비춰지고 상기 후면은 그늘지게 된다. 상기 태양 전지 상에, 후면은, 에미터(1310) 및 베이스(1320) 및 이에 대응하는 접촉부 및 와이어(1410 및 1420)[분리된 선으로서 나타내었지만, 상기 태양 전지 후면 상에 실질적으로 배치된(deposited) 와이어(1410 및 1420)]가 있다. 상기 태양 전지 근접에 전면은 5 개의 층이 있다: 트랩 전하 층(trapped charge layer)(1210)(상기 전지에 분산된 점으로서 나타냄); 텍스쳐 층(texture layer)(1220); 패시베이션 층(passivation layer)(1230); 투명한 전도층(transparent conductive layer)(1250); 외부 윈도우 층(outer window layer)(1260).
투명한 전도층(1250)은 완전하게 투명한 또는 반-투명한 전도층일 수도 있다 - 실시형태는, 산화 인듐 주석의 박막, 또는 Al 도핑을 갖는 산화 아연, 또는 탄소 나노-튜브의 메쉬(mesh), 또는 은 나노와이어(silver nanowires)의 메쉬를 포함한다. 또한, 이는, 아주-얇은, 투명한, 및 전기-전도성인 그라핀 층을 사용하기 위해 실현가능할 수도 있다. 추가적으로, 상기 내부 윈도우 층(inner window layer)(1250) 및/또는 외부 윈도우 층(1260)는 투명한 유전체(transparent dielectric)일 수도 있다.
도 1a 는, 도 2a 내지 2b 에 추가적으로 나타낸 바이어스 회로 실시형태를 제공하는 집적 회로 칩(integrated circuit chip)(1500)(IC)를 나타낸다. IC(1500)는 몇몇의 연결부를 갖는다 : 에미터 와이어(emitter wire)(1410); 에미터 출력 와이어(emitter output wire)(1411); 베이스 와이어(1420); 베이스 출력 와이어(base output wire)(1421); 및 바이어스 와이어(1430). 이러한 실시형태에서, 바이어스 와이어(1430)는, 상기 태양 전지의 상기 전면 상에 투명한 전도층(1250)과 연결되어 있다. 이는 전기 절연(electrical insulation)(1431)에 의해 둘러싸여있다. 이러한 실시형태는, 투명한 전도층(1250)에서 태양 전지(1100)까지 오믹 커플링(ohmic coupling)을 제공한다. 상기 투명한 전도층(1250)은, 바이어스 회로와 상기 태양 전지 사이의 오믹 연결부(ohmic connection)를 제공할 수도 있다. 게다가, 상기 IC 회로는, 도 2a 내지 2c에서 1520 으로서 나타낸, 바이패스 회로를 또한 포함할 수도 있다. 예를 들어, 바이패스 다이오드(bypass diode)(1521)와 같은 바이패스 다이오드는, 에미터 및 베이스 와이어 사이에 연결될 수도 있다. 이는, 태양 전지가 연결된 연속물이 균일하지 않게 비추는 경우에, 가능한 저항성 과열(possible resistive overheating)에 대항하여 상기 태양 전지를 보호한다.
도 1a 및 하기의 도면(도 1a 내지 3b) 중의 모두는 몇몇의 그래픽 양식을 결합한 것이다. 태양 전지(1100)의 구조 및 박막은, 규모(scale)를 나타내지 않고, 설명하는 목적을 위해 과장된 것이다. 추가로, 에미터 와이어(1410) 및 베이스 와이어(1420)는, 이들이 별개의 선으로서 그려져 있을지라도, 상기 태양 전지(1100)의 상기 후면(1300) 상에 실질적으로 배치되어 있다. 또한, 와이어 사이의 연결부는 점에 의해 표시된다 - 따라서 점이 없이 교차되는 와이어 라인이 연결되지 않았다(thus wire lines that cross without dots are not connected). 그리고, 나타내지 않았지만, 게이트 컨트롤 신호(gate control signals)는 그 밖의 회로에 의해 제공되었다.
도 1a는, 투명한 전도층(1250)과 태양 전지(1100) 사이의 오믹 커플링(ohmic coupling)을 나타낸 것이다. 바이어스 와이어(1430)를 통해, 이는 현재 시간 바이어스 전압(the current times bias voltage)과 동일한 전력으로 손실된다(dissipates). 이러한 손실된 전력(this dissipated power)이 상기 전지의 출력 전력(cell output power)과 비교하여 작은 것이 바람직하다. 이와 대조적으로, 도 1b 에 나타낸 상기 실시형태는, 평균으로 아주 작은 전류 밀도(tiny current density) 및 아주 작은 손실(tiny dissipation)을 갖는 용량성 커플링(capacitive coupling)을 갖는다.
투명한 전도층(1250)은, 상기 태양 전지에 도달하는 빛을 충분하게 약화시키지 않게 충분하게 투명해야한다. 예를 들어, 2 % 미만의 광 손실(optical attenuation)이 바람직하다. 추가적으로, 이는 충분하게 평면 전기적 전도성(in-plane electrical conductivity)을 가져야하고, 그래서 이러한 층은 대략 균일한 전압에 있다. 예를 들어, 상기 전지 영역 상에 상기 평면을 가로질러 상기 전압 차이점은, 바람직하게 0.05 볼트보다 적어야 한다. 추가로, 용량성 커플링(capacitive coupling)(도 1b와 같은)을 갖는 실시형태에 대해, 상기 평면 전류(in-plane current) 및 전류 밀도는 매우 작고, 따라서 상대적으로 작은 평면 전도성(small in-plane conductivity)이 충분하다.
도 1b 는, 상기 태양 전지 전면층 및 상기 바이어스 와이어 연결부(bias wire connection)의 또 다른 실시형태를 강조하는 도표이다. 이러한 실시형태에서, 상기 층은 약간 다르다 : 상기 트랩 전하 층(1210); 텍스쳐 층(1220); 패시베이션 층(1230); 유전체의 내부 윈도우 층(1240); 투명한 전도층(1250); 외부 윈도우 층(1260). 도 1a와 대조적으로, 이는 유전체 내부 윈도우 층(1240)를 통해 투명한 전도층(1250)에서 상기 태양 전지(1100)로 용량성 커플링을 나타낸다.
도 1c는, 반도체 태양 전지(1100)를 포함하는 태양 전지 조립체(1000), 전체적인 태양 전지의 또 다른 실시형태를 나타내는 도표이다. 여기서, 에미터 와이어(1410)는 바이어스 와이어(1430)에 직접적으로 연결되고, 이런 이유로 투명한 전도층(1250)에 연결되어 있다. 바이패스 보호 회로(1520)는, 에미터 와이어(1410) 및 베이스 와이어(1420) 사이에 연결된 통상적인 바이패스 다이오드(1521)일 수도 있다. 도 1c의 태양 전지(1100)는, 내부 윈도우 층(1240)을 포함하는, 도 1b에 나타낸 층과 함께 전면을 갖는다.
도 1c의 이러한 태양 전지 조립체는, 보다 낮은 제작 비용(lower fabrication cost) 및 통상적인 조립 공정을 이용하기 때문에 보다 낮은 비용을 가질 수도 있다. 이러한 IC 디자인에서, 바이어스 와이어(1430)는, 상기 태양 전지에서 소수 캐리어로서 동일한 극성을 갖는 상기 태양 전지 전극[에미터(1310) 또는 베이스(1320)]으로부터 직접적으로 연결될 수도 있다. 이러한 전극 와이어는, 상기 태양 전극에서 소수 캐리어의 극성에 따라 에미터 와이어(1410) 또는 베이스 와이어(1420)일 수도 있고, 바이어스 와이어는 상기 전면 투명한 전도층(1250)에 직접적으로 제공된다(This electrode wire, which may be either emitter wire 1410 or base wire 1420 depending on the polarity of the minority carriers in the solar cell, and bias wire directly feed the front surface transparent conductive layer 1250). 도 1c 에서, 이는 에미터 와이어(1410)에 대한 바이어스 와이어(1430)의 연결부로서 나타낸 것이다. 상기 태양 전지 전극은, 버스 바(bus bar)[예를 들어 유연한 금속 리본(flexible metal ribbons) 또는 프린트된 회로(printed circuits)]일 수도 있는, 에미터 와이어(1410) 및 베이스 와이어(1420)에 연결된다. 바이어스 와이어(1430)는, 양성의 버스 바(positive bus bar)의 연장 또는 별개의 와이어(distinct wire)일 수도 있고, 상기 연결부는, 솔더(solder) 또는 전기-전도성 부착제(electro-conductive adhesive)를 사용할 수도 있다.
하나의 예에서, 상기 태양 전지 반도체는, n-타입 실리콘 및 상기 베이스이고, 에미터 접촉부(전극) 및 이에 해당하는 반도체 접합(corresponding semiconductor junctions)은 후면에 모두 가깝다. 이러한 구조는 때때로 "후면 접촉(back contact) 및 후면 접합(back junction)" 또는 BCBJ 태양 전지[또는 접합된 후면 접촉부(interdigitated back contact) 또는 IBC]로서 기재되었다. 상기 에미터는, 상기 투명한 전도층에 연결된 별개의 바이어스 와이어에 연결된 양성 버스바에 연결된 양성 전극이다(도 1c에 도표로 나타낸 디자인). 약간 상이한 실시형태에서, 상기 바이어스 와이어는 "실리콘 관통 전극(through silicon via)" 또는 TSV이다. 유사한 바이어스는 반도체 칩의 디자인으로 알려져 있다.
도 2a 내지 2c는, IC(1500)의 몇몇의 실시형태를 나타내는 도표이다. 나타낸 각각의 실시형태는 바이어스 회로(1510) 및 바이패스 회로(1520)를 제공한다.
도 2a의 집적 회로 실시형태에서, IC(1500), 바이어스 회로(1510)는, 에미터 와이어(1410) 및 베이스 와이어(1420) 사이에 연결된, 두 개의 저항기(1511-1 및 1511-2)에 의해 형성된 분압기(voltage divider)이다. 바이어스 와이어(1430)는 상기 태양 전지의 상기 투명한 전도층(1250)에 연결되지만, 상기 전지의 다른 부분으로부터 절연되어 있다(insulated). 상기 바이패스 회로(1520)는 다이오드(1521)이다. 도 2a의 상기 IC 디자인에서, 상기 바이패스 회로(1520)는, 보다 큰 순방향 전류(large forward current)에서 보다 작은 순방향 전압 강하(small forward voltage drop)를 위해 디자인된 반도체 다이오드(1521)이다.
도 2b의 집적 회로 실시형태에서, IC(1500), 바이어스 회로(1510)는 두 개의 트랜지스터(1512-1 및 1512-2)에 의해 형성된 분압기이다. 상기 바이패스 회로(1520)는 트랜지스터(1522)이다. 각각의 트랜지스터(1513-1, 1513-2, 1523)는, 또한 제공되는 개별적인 제어 신호에 연결된 게이트(1514-1, 1514-2, 1524)(나타내지 않음)를 갖는다. 이러한 실시형태에서, 상기 바이패스 회로(1520)는, 이의 게이트(1524)가 열린 경우에, 작은 전압 강하를 갖는 높은 전류(high current)를 위해 디자인된 트랜지스터(1522)를 포함한다. IC 칩(1500)은 상기 에미터(1410)와 베이스 와이어(1420) 사이에 연결되어 있고, 바이어스 와이어(1430)는 전면 투명한 전도층(1250)에 연결된 전압 탭(voltage tap)을 제공한다. 상기 제어는 상기 트랜지스터 게이트(1514-1 및 1514-2) 내로 입력되고, 전압 분할 비율을 조절하고(The control inputs into the transistor gates, 1514-1 and 1514-2, adjust the voltage division ratio), 따라서 상기 전면 투명한 전도층(1250)에 연결된 상기 바이어스 전압을 조절한다. 이러한 제어 입력은, 아날로그 컨버터(analog converter)로 디지털을 통해 디지털 입력(digital input) 또는 아날로그 입력(analog input)에 의해 공급된다.
상기 바이어스 의미 및 바이패스 의미는 바람직하게 통일되어 있다(unified): 하나의 아주 작은 조각의 반도체, 이의 전기적 "패키지(package)", 및 이의 조립체를 이의 태양 전지 조립체 내에 공유한다(share one tiny piece of semiconductor, its electronic "package", and its assembly into the solar cell assembly). 필요하다면, 이는 전압을 높이기 위해(for voltage step up) 보조 부품을 포함할 수도 있다. 대량 생산에서, 상기 비용 및 크기는 상기 바이패스 보호만을 위한 이러한 것들보다 단지 약간만 더 낫다(In high volume production, the cost and size are preferably only slightly more than those for the bypass protection alone).
도 2a 및 2b의 집적 회로 실시형태에서, 상기 바이어스 회로(1510) 및 상기 바이패스 회로(1520) 사이의 부분적인 단일화(partial unification) 및 현저한 상승효과가 있다. 둘 다의 회로는, 상기 태양 전지 에미터 와이어(1410) 및 태양 전지 베이스 와이어(1420)에 연결될 수도 있고, 하나의 집적 회로는 바이어스 및 바이패스 회로 둘 다를 제공할 수도 있다. 바이어스 및 바이패스 회로 둘 다가 전기적 디바이스[배선(wiring), 저항기(resistor), 다이오드, 트랜지스터, 전기적 "패키징(packaging)"]를 이용하는 것을 가능하게 하는 것은 상기 IC 에 의해 제공되고- 따라서 보다 낮은 제조 비용이 제공된다. 비용에 따라, 둘 다의 회로를 갖는 IC는, 상기 태양 전지의 반도체 내로 직접적으로 제작될 수도 있다(도 2c에 나타낸 바와 같이). 예를 들어, 회로 둘 다는, 결정질 실리콘 태양 전지(1100)의 후면(back side)(1300)의 코너 근처에 아주 작은 영역에서 제작될 수도 있다.
또 다른 실시형태에서, 하나의 바이어스 회로는 몇몇의 태양 전지[예를 들어, 도 3a 내지 3b에 나타낸 바와 같은 태양 패널(solar panel)]에 바이어스를 제공한다. 예를 들어, 몇몇의 태양 전지는, 최적의 바이어스(optimum bias) 및 작동 조건(operating conditions)에서 대략 동일할 수도 있다. 상기 전자는 전지 제작에 따라 주로 달라지고, 상기 후자는 상기 태양 팜(solar farm)의 레이아웃(layout)에 따라 달라진다. 만약 상기 태양 전지가 연속으로 연결된다면, 각각의 태양 전지 바이어스는 이에 해당하는 전압에 의해 상쇄되어야 한다 - 따라서 하나의 바이패스 회로는, 여러 개의 태양 전지(a string of solar cells)에 대한 바이패스 보호를 제공할 수도 있다.
도 2c의 집적 회로 실시형태에서, 도 2b의 상기 IC 는, 도 1a에 나타낸 바와 같은 상기 동일한 전면 층 구조를 갖는 상기 태양 전지의 표면 상에 제작되어 있다. 예를 들어, 상기 IC 는, 상기 태양 전지의 후면의 코너 근처의 아주 작은 영역에 위치될 수도 있다. 바이어스 와이어(1430)는, 상기 바이어스 회로(1510)에서 전면 투명한 전도층(1250)까지 연결된다. 하나의 실시형태에서 바이어스 와이어(1430)는 분리되어 있고, 또 다른 실시형태에서 바이어스 와이어(1430) 및 상기 바이어스 와이어 절연(bias wire insulation)은 상기 태양 전지와 통합되어 있다(integrated). 이는 몇몇의 IC 칩에서 "실리콘 관통 전극"(TSV)과 유사하다.
이러한 디자인은, 상기 바이어스 회로(1510)가 상기 태양 전지의 일부로서 제조될 수도 있는 경우에, 결정질 실리콘 태양 전지의 제조에 특히 적절할 수도 있다. 예를 들어, 바이어스 와이어(1430)를 포함하는, 배선, 트랜지스터(1512-1, 1512-2, 및 1522), (및/또는 저항기)는, 상기 태양 전지의 뒷면 상에 제조된다.
상기 나타낸 바이어스 회로(1500)는, 상기 태양 전지의 출력 전력(output power)을 최적화하는 바이어스를 제공하기 위해 제작되었다. 예를 들어, 이는 상기 태양 전지 온도, 출력 전류(output current), 및 출력 전압(output voltage)에 따라 달라질 수도 있다. 하나의 실시형태에서, 상기 바이어스 회로는, 상기 전면 코팅에 대한/으로부터의 바이어스 전류; 태양 전지 온도; 태양 전지 출력 전류; 태양 전지 출력 전압:과 같은 작동 파라미터(operating parameter)를 측정하기 위한 의미를 가진다. 이러한 측정은, 상기 최적의 바이어스 전압을 제공하기 위해 알고리즘에 투입될 수도 있고, 상기 알고리즘은, 아날로그 평균 및/또는 디지털 평균에 의해 실행될 수도 있다.
하나의 실시형태에서, 상기 바이어스 회로는, 상기 출력 전력을 최적화하기 위해, 상기 바이어스를 조절하는 음성 피드백 루프(negative feedback loop)를 제공한다. 또 다른 실시형태에서, 상기 바이어스 회로는, 최적의 바이어스를 제공하기 위해 오픈-루프 알고리즘(open-loop algorithm)을 효과적으로 실행한다. 또 다른 실시형태에서, 상기 바이어스 회로는, 거의 정확한 최적의 바이어스 뿐만 아니라 정확한 최적의 바이어스에 대한 미세-조정(fine-tuning)을 위한 피드백 루프(feedback loop)를 제공하기 위해, 오픈-루프 알고리즘을 포함한다.
상기 나타낸 태양 전지 디자인은, 바이어스를 작동하기 위해 상기 태양 전지에 의해 생성된 에너지를 사용함으로써 자가-충전(self-powering)될 수도 있다. 햇빛에 의해 비춰진 경우에, 상기 태양 전지는, 상기 나타낸 바이어스 회로를 활성화시키기 위해 사용될 수도 있는, 전압 및 전류를 포함하는 전력을 직접적으로 생성한다. 상기 태양 전지에 의해 생성된 상기 에너지는, 상기 태양 전지의 전면 상에 상기 투명한 전도층에서 전기적 바이어스를 활성화한다. 도 1a에 나타낸 실시형태에서, 상기 투명한 전도층과 상기 태양 전지 사이의 오믹 접촉(ohmic contact)이 있다 - 따라서, 몇몇의 상기 생성된 에너지는 바이어스 전압 및 바이어스 전류를 활성화한다. 도 1b에서 나타낸 실시형태에서, 상기 투명한 전도층 및 상기 태양 전지 사이의 유전체 내부 윈도우 층이 있다. 이들 두 개의 층 사이는 용량성 커플링이지만, 지속된 전류 커플링은 아니다 - 따라서, 몇몇의 상기 생성된 에너지는, 0 지속된 전류를 갖는 적용된 전압을 포함하는 바이어스 전압을 활성화한다(Between these two layers is capacitive coupling but not sustained current coupling - thus some of the generated energy activate a bias voltage comprises an applied voltage with nil sustained current).
따라서, 상기 바이어스 회로 및 이의 전력 활성화 소스(its power activation source)는 상기 태양 전지 조립체 내에 둘 다 있고, 이는 상기 바이어스 회로를 활성화하기 위해 외부의 연결부(external connection) 또는 외부 출력 소스(external power source)에 대한 필요성이 없다 - 다시 말해서, 상기 바이어스는 자가-활성된다(self-activated). 상기 태양 전지에 의해 생성된 상기 전기 에너지는 바이어스 전압을 활성화한다. 이는, 적어도 하나의 태양 전지의 상기 전면 상에 투명한 전도층에 적용된다. 이는 소수 캐리어를 밀어내고, 따라서 표면 재결합을 감소시키고, 따라서 광-기전 효율을 개선한다. 나타낸 상기 태양 전지 조립체는, 오직 두 개의 외부의 전기적 연결부, 에미터 및 베이스에 대한 출력(각각 1411 및 1421로서 나타냄)을 가질 수도 있다. 상기 나타낸 태양 전지 조립체는, 통상적인 태양 전지의 패널을 위한 구조 및 조립체 공정과 실질적으로 호환된다.
이와 대조적으로, 별도로 패키지된 바이패스 다이오드(seperately packaged bypass diode) 및 분리된 패키지된 바이어스 회로는, 통상적인 패키지된 바이패스 다이오드 이것만으로 호환되지 않을 수도 있다. 추가로, 세 개의 외부의 전기적 연결부를 사용한 태양 전지 조립체는, 통상적인 패널 및 이의 조립체 공정과 호환되지 않을 수도 있다.
도 1b에 나타낸 실시형태에서, 상기 바이어스 전압은, 상기 태양 전지의 상기 반도체 물질 및 유전체의 내부 윈도우 층(1240)을 포함하는 직렬 회로(series circuit)에 적용된다. 상기 유전체의 내부 윈도우 층(1240)은 실질적인 부분의 상기 바이어스 전압으로 떨어질 것이고, 이러한 감소된 잔여 전압은, 반도체 물질을 가로질러 떨어지고, 상기 E-장(E-field)에 기여하고, 상기 전면 재결합(front surface recombination, FSR)을 감소시킬 것이다. FSR을 충분하게 작게 만드는 것은, 상기 반도체 태양 전지에서 충분하게 큰 전기장을 필요로 할 것이다. 보다 큰 바이어스 전압은 이러한 감소를 보상하기 위해 필요할 수도 있고, 상기 바이어스 전압이 상기 태양 전지에 의해 직접적으로 생성된 상기 전압을 초과하는 것이 바람직할 수도 있다. 예를 들어, 태양 전지 전압은 0.5 V와 동일하거나 또는 보다 큰 이에 상응하는 바이어스 전압의 정도로, 일반적으로 실리콘 태양 전지에 대해 0.5 V의 범위에 있다.
이에 대응하는 실시형태에서, 상기 바이어스 회로는, 상기 태양 전지에 의해 직접적으로 생성되는 전압에서 보다 큰 바이어스 전압으로, 전압이 증가될 수도 있다(the bias circuit may step up voltage, from the voltage directly generated by the solar cell, to a larger bias voltage). 전압이 증가되는 것의 의미는, DC 전환된 축전기 전압 증배기에 대한 DC를 포함한다(Means to step up voltage include a DC to DC switched capacitor voltage multiplier). 이는, 상기 투명한 전도층, 내부 윈도우 층, 및 반도체 태양 전지에 의해 형성된 용량성 부하(capacitive load)를 유도하기 위해 상당히 적절하다. 이러한 증가되는 회로(this step up circuit)는, 작은 축전기와 같은 작은 보조 부품 뿐만 아니라 상기 IC 에 의해 제공될 수도 있다.
도 3a 는, 나타낸 주제의 패널 레벨 실시형태를 나타내는 도표이다. 이러한 디자인은, 각각의 태양 전지 조립체 내에 각각의 집적 회로 내의 보다 단순한 바이어스 회로에도 불구하고 보다 큰 바이어스 전압을 가능하게 한다. 이러한 보다 큰 바이어스 전압은, 보다 낮은 재결합 및 보다 나은 광-기전 효율(photo-voltaic efficiency)을 용이하게 한다; 그러나 이는, 보다 적은 통상적인 구조 및 조립 공정을 갖는 태양 패널을 필요로 한다.
태양 패널(3000)은, 패널-레벨 컨버터(panel-level converter)(3200)를 공급하는, 중간 정도의 큰 패널-레벨 DC 전압(moderately large panel-level DC voltage)을 제공하는, 패널-레벨 파워 와이어(panel-level power wires)(3100)를 따라 전기적 직렬연결(electrical series)로 연결된 복수의 태양 전지 조립체(1000)를 포함한다. 패널-레벨 컨버터(3200)는, 모든 태양 전지 조립체에 대해 전기적 병렬(electrical parallel)로 연결된 패널-레벨 바이어스 와이어(3300)를 제공하는 패널-레벨 AC 바이어스를 제공한다.
도 3b는, 도 3a의 태양 조립체 디자인 및 집적 회로 실시형태를 강조하는 도표이다. 각각의 태양 전지 조립체는 세 개의 외부 연결부를 갖는다 : 두 개는, 상기 태양 전지 후면(1300) 상에 와이어(1411 및 1421)를 나타낸 바와 같이, 에미터(emitter) 및 베이스 파워 출력(base power outputs)이고, 세 번째는, 입력 축전기(input capacitor)(1515)를 통해 AC 가 IC(1500) 내로 공급되는 상기 패널-레벨 바이어스 와이어(3300)이다. 여기에, 정류기(rectifier)(1516)와 같은, 상기 바이어스 회로는 AC를 펄스 DC로 정류하고(rectify), 이의 전압을 임의로 조절한다. 이러한 펄스 DC 는, 태양 전지(1100)의 전면(1200) 상에 상기 투명한 전도층(1250)에 공급되는 바이어스 와이어(1430)에 공급된다. 상기 펄스 DC 는, 투명한 전도층(1250), 유전체 내부 윈도우(1240), 및 반도체 태양 전지(1100)에 의해 형성된 용량성 부하(capacitive load)에 의해 전류-통합되고(current-integrated), 전압-원활하게 한다(voltage-smoothed).
상기 태양 전지 조립체가 연속으로 연결되기 때문에, 이들은 균일하지 않는 DC 오프셋(unequal DC offsets)을 갖는다. 패널 바이어스 와이어(3300)는, DC 분리를 제공하는 커플링 축전기(coupling capacitor)(1515)를 통해 각각의 태양 전지 조립체(1000)를 제공한다 - 따라서, 하나의 AC 바이어스 전압은, 균일하지 않는 DC 오프셋 전압 상의 DC 바이어스 전압을 제공할 수 있다(one AC bias voltage can provide DC bias voltages on top of unequal DC offset voltages).
상기 패널 레벨 실시형태는 하기를 포함하는 몇몇의 장점을 갖는다 : 상기 패널 - 레벨 컨버터는 많은 태양 전지들을 제공하고, 따라서 이는 상대적으로 적은 표준화된 비용[피크 생성된 동력의 비용/와트(cost/watt of peak generated power)]을 갖는다; 상기 패널-레벨 DC 는 중간 정도의 큰 전압을 제공하고, 따라서 적당한 큰 전압을 갖는 AC 로의 전환을 용이하게 하고, 따라서 중간 정도의 큰 전압 DC 바이어스를 용이하게 하고, 따라서 최대한의 PV 효율을 용이하게 한다 ; 상기 패널 레벨 실시형태는, 예를 들어 단순한 커플링 축전기, 각각의 태양 전지 조립체를 위한 특히 단순한 바이어스 회로를 가능하게 한다.
그러나, 상기 판 레벨 실시형태는, 보다 적은 통상적인 패널 및 조립 공정, 특히 각각의 태양 전지 조립체에 대해 패널 바이어스 와이어(3300) 및 세 개의 연결부[태양 전지 에미터 와이어(1410), 태양 전지 베이스 와이어(1420), 및 패널 바이어스(3300)]를 필요로 한다.
태양 전지 제작 및 패시베이션은 바이어스가 최적인 것을 결정하는 상기 전면 근접의 트랩(traps) 및 재결합 센터의 밀도 및 타입을 결정한다. 표면 효과, 다양한 공정 세부사항, 및 트랩에서 상기 평균 전하 밀도와 같은 그 밖의 요소[솔라 플럭스(solar flux), 전지 온도, 및 부하 저항(load resistance)과 같은 작동 파라미터(operating parameter)에 따라 달라질 수도 있음]는, 또한 바이어스를 결정하는 역할을 할 수도 있다. 따라서, 상기 평균 전하 밀도, 최적의 바이어스, 및 전지 효율성 개선을 정확하게 예측하는 것이 어려울 수도 있다.
하나의 이론은, 상기 최적의 바이어스가 소수 캐리어를 약하게 밀어내야함을 제안한다. 따라서, 상기 최적의 바이어스는 N-타입 반도체에서 에미터 전압에 가깝다. 또 다른 이론은, 상기 최적의 바이어스가 상기 전면 근접에 트랩 전하의 균형을 잡아주어야 함을 제안한다. 따라서, 최적의 바이어스는, 상기 에미터와 베이스 사이의 대략 중간 일 수도 있다. 반면에, 또 다른 이론은, 상기 최적의 바이어스가 상기 베이스의 안쪽에 약간의 전압과 상기 에미터의 안쪽에 약간의 전압 사이의 중간이어야 함을, 제안한다.
게다가, 또 다른 이론은, 전면 전압이 소수 캐리어에 보다 반발하게 되고, 그리고 난 다음에 상기 재결합은 감소될 것이다. 따라서, 충분하게 강한 반발은 사소한 재결합을 일으킬 것이다. 이러한 이론은, 반발하고 큰 바이어스 전압을 권장한다.
따라서, 상기 최적의 바이어스는 실험에 의해 보다 쉽게 처음에 결정될 수도 있다. 예를 들어, 명시된 솔라 플럭스를 적용하기 위한 이에 해당하는 미터(meter) 및 시스템과 함께 조절가능한 바이어스 소스(bias source)(조절가능한 전압 소스, 또는 전하 소스 또는 전류 소스) 뿐만 아니라 전면 코팅을 갖는 태양 전지를 사용한다. 따라서, 전지 출력 전류 및 전압의 커브(curve)를 측정한다. 솔라 플럭스 및 전지 온도의 테스트 조건을 설정한다. 예를 들어, 1,000 w/m^2 및 25 C는, 정의된 표준 테스트 조건, STC 이다. 로드 저항, 출력 전압, 또는 출력 전류와 같은 하나의 출력 파리미터를 고정시킨다. 그리고 난 다음에, 상기 바이어스 전압을 스캔하고, 상기 이에 해당하는 출력 전력 및 전지 효율성을 관찰한다. 이는 최대의 출력 전력을 제공하는 상기 바이어스, 및 이에 해당하는 전지 효율성을 직접적으로 측정한다. 그리고 난 다음에, 솔라 플럭스 및 전지 온도의 관련된 범위에서 각각의 테스트 조건을 위해 최적의 바이어스 및 전지 효율성을 측정한다.
그 다음에, 테스트 조건의 기능으로서 최적의 바이어스를 계산하는 알고리즘에 의해 이러한 측정을 요약한다. 전지 작용 파라미터(전지 전압, 전지 전류, 전지 온도와 같은)의 작용으로서 최적의 바이어스를 계산하기 위해, 이를 알고리즘 내로 전환한다. 상기 바이어스 회로를 안내하는데 사용될 수도 있는 바와 같이, 이러한 알고리즘을, 아날로그 출력과 함께 디지털 회로로서 또는 아날로그 회로 내로 변형시킨다(translate).
상기 최적의 바이어스를 측정하기 위한 또 다른 방법은 하기와 같다. 각각의 바이어스 레벨에 대해, 전지 전압 및 전류의 커브를 측정하고, 상기 최대의 출력 전력을 계산한다. 이러한 것이 각각의 바이어스 레벨에 대해 실행된 후에, 상기 최대의 출력 전력 대 바이어스 레벨을 도표로 나타낸다. 따라서, 상기 최대의 출력 전력을 성취하는 상기 바이어스 레벨을 직접적으로 측정한다. 다양한 테스트 조건 하에 이를 실행함으로써, 상기 최적의 조건 대 테스트 조건을 측정한다.
DLTS[깊은 레벨 일시적인 분광(Deep Level Transient Spectroscopy)] 방법은, 두 개의 단말기(two terminals) 사이의 반도체 접합에서 또는 근접에서 트랩 및 전하를 측정하기 위해 종종 사용된다. 이는, 상기 전면 투명한 전도층과 상기 에미터 또는 베이스 접촉 사이에 적용될 수도 있다. DLTS 는 일시적인 방법이고, 만약 현저한 저항 또는 정전 용량이 있어야하고, 결과적으로 생성된 느린 시간 상수는 일시적인 효과를 보기 어렵다(if and only if there is significant resistance or capacitance, the resulting slow time constants would obscure transient effects). 따라서, 가능한 보통의 태양 전지의 단편, 매우 작은 영역과 함께 태양 전지를 사용한다. DLTS 측정 및 최적의 바이어스의 직접적인 측정은, 트랩된 전하 및 전면 바이어스 효과를 기재하기 위해 이론의 구성을 안내하기 위해 함께 사용될 수도 있다.
전면 최적의 바이어스는, 전면 최적의 바이어스 없이 유사한 태양 전지와 비교하여 보다 높은 효율성을 갖는 출력 전력을 가능하게 한다. 후자의 경우에, 전면의 근접에, 소수 캐리어를 끌어당기는 재결합 센터, 트랩, 및 불균형한 순 트랩된 전하(unbalanced net trapped charge)가 있음이 추정된다. 따라서, 몇몇의 E-장 라인(E-field lines)은, 이러한 불균형한 전하에서 상기 후면 상의 전극으로 확장된다. 몇몇의 광-생성된 소수 캐리어는, 상기 캐리어 에너지가 낭비될 것인 경우에, 상기 전면 불균형된 전하 및 재결합 센터를 향하여 이러한 장-라인을 따라 이동할 것이다.
평균 전하가 솔라 플럭스 및 온도에 따라 변하는, 상기 전면 근접의 태양 전지에서 트랩이 있음이 추정된다(Suppose there are traps in a solar cell near the front surface whose average charge varies with solar flux and temperature). 상기 바이어스 회로는, 솔라 플럭스 및 온도의 범위 전체에 걸쳐 가변적인 전하 트랩을 균형을 잡아 주기 위해 제작될 수도 있다.
추가적으로, 반대의 극성을 갖는, 추가적인 고정된 전하를 갖는, 태양 전지와 함께 최적화된 바이어스를 갖는 전지와, 최적화된 바이어스를 갖지 않는 전지를 비교한다. 특정한 솔라 플럭스 및 온도에서, 이러한 변화하기 쉬운 트랩은 상기 고정된 전하에 의해 균형을 잡아줄 수도 있다. 그러나, 상기 솔라 플럭스 및 온도 변화로서, 상기 고정된 전하와 상기 변하기 쉬운 전하 트랩 사이의 이에 상응하는 불-균형을 발생할 것인 상기 가변적인 트랩된 전하가 변화할 것이다. 이는, 광-여기된 정공(photo-excited holes) 및 전자로부터 동력 집전(power collection)을 분해할 것인 순 전하(net charge)를 제공한다. 따라서, 본원에 제공된 상기 최적화된 전면 바이어스는, 온도-의존적인 평균 전하와 함께 트랩을 균형을 잡기 위해, 고정된 전하를 사용한 개선이다.

Claims (10)

  1. 빛으로부터 전기 에너지를 생성하기 위한 광기전 태양 전지 조립체(photovoltaic solar cell assembly)로서, 빛을 받기 위한 전면과 상기 태양 전지 조립체에 의해 생성된 전기 에너지에 의해 활성화되는 전면 전기적 바이어스 회로를 포함하고, 상기 전면 전기적 바이어스 회로는, ⅰ) 두 개의 저항기에 의해 형성된 분압기 또는 두 개의 트랜지스터에 의해 형성된 분압기(voltage divider), ⅱ) 전환 축전기(switching capacitor)에 의해 형성된 전압 증배기(voltage multiplier), 및 ⅲ) AC에서 펄스형 DC로의 전압 정류기에 의해 형성된 전압 정류기(voltage rectifier formed by a AC to pulsed DC voltage rectifier)로 이루어진 군으로부터 선택된 것인, 광기전 태양 전지 조립체.
  2. 제1항에 있어서,
    빛을 받는 전면(front surface);
    상기 전면 상에 근접 또는 직접적으로(near or directly) 위치한 전도층(conductive layer); 및
    상기 태양 전지 상의 적어도 하나의 전극에 의해 활성화되는 바이어스 와이어(bias wire)로서, 상기 전극은 상기 전면 전기적 바이어스 회로에 상기 전기 에너지 중 일부를 제공하고, 상기 바이어스 와이어는, 전면 전기적 바이어스 회로를 활성화시키기 위해 상기 전기 에너지를 투명층으로 이동시키는, 바이어스 와이어;
    를 더 포함하는, 광기전 태양 전지 조립체.
  3. 제2항에 있어서,
    상기 전면 전기적 바이어스 회로 및 상기 전극은 동등한 전압을 가지는 것인, 광기전 태양 전지 조립체.
  4. 제2항에 있어서,
    상기 전면 전기적 바이어스 회로는 상기 전극에 직접적으로 연결되고, 상기 전극은 상기 태양 전지에서 소수 캐리어(minority carriers)와 동일한 극성을 갖는 것인, 광기전 태양 전지 조립체.
  5. 제1항에 있어서,
    상기 전면 전기적 바이어스 회로는 제어부(control unit)를 더 포함하고, 상기 제어부는 상기 태양 전지의 전면 근처에 소수 캐리어의 집중을 감소시키는 것인, 광기전 태양 전지 조립체.
  6. 제1항에 있어서,
    상기 전면 전기적 바이어스 회로는 제어부를 더 포함하고, 상기 제어부는 상기 태양 전지의 작동 조건에 반응하는 것인, 광기전 태양 전지 조립체.
  7. 제1항에 있어서,
    상기 태양 전지 상에 베이스(base) 및 에미터 전극(emitter electrodes)에 연결된 바이패스 회로(bypass circuit)를 더 포함하는, 광기전 태양 전지 조립체.
  8. 제2항에 있어서,
    상기 바이어스 와이어에 상기 태양 전지 상의 상기 적어도 하나의 전극을 연결하는 전면 전기적 바이어스 회로를 더 포함하는, 광기전 태양 전지 조립체.
  9. 제1항에 있어서,
    상기 태양 전지 상에 베이스 및 에미터 전극에 연결된 바이패스 회로를 더 포함하고, 상기 바이패스 회로는 상기 전면 전기적 바이어스 회로와 적어도 부분적으로 통합된(unified) 것인, 광기전 태양 전지 조립체.
  10. 빛으로부터 전기 에너지를 생성시키기 위해 다수의 광기전 태양 전지 조립체들을 포함하는 태양 패널(solar panel)로서, 상기 태양 전지 조립체들은 연속으로 적어도 부분적으로 연결되고, 적어도 하나의 상기 태양 전지 조립체는, 빛을 받기 위한 전면과 적어도 두 개의 상기 태양 전지 조립체에 의해 생성된 전기 에너지에 의해 활성화된 전면 전기적 바이어스 회로를 포함하고, 상기 전면 전기적 바이어스 회로는, ⅰ) 두 개의 저항기에 의해 형성된 분압기 또는 두 개의 트랜지스터에 의해 형성된 분압기(voltage divider), ⅱ) 전환 축전기(switching capacitor)에 의해 형성된 전압 증배기(voltage multiplier), 및 ⅲ) AC에서 펄스형 DC로의 전압 정류기에 의해 형성된 전압 정류기(voltage rectifier formed by a AC to pulsed DC voltage rectifier)로 이루어진 군으로부터 선택된 것인, 태양 패널.
KR1020137033627A 2011-05-20 2012-05-21 태양 전지를 위한 자가-활성된 전면 바이어스 KR101449891B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161488328P 2011-05-20 2011-05-20
US61/488,328 2011-05-20
PCT/US2012/038895 WO2012162268A2 (en) 2011-05-20 2012-05-21 Self-activated front surface bias for a solar cell

Publications (2)

Publication Number Publication Date
KR20140008531A KR20140008531A (ko) 2014-01-21
KR101449891B1 true KR101449891B1 (ko) 2014-10-13

Family

ID=47218013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137033627A KR101449891B1 (ko) 2011-05-20 2012-05-21 태양 전지를 위한 자가-활성된 전면 바이어스

Country Status (3)

Country Link
KR (1) KR101449891B1 (ko)
AU (1) AU2012258898A1 (ko)
WO (1) WO2012162268A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9748414B2 (en) 2011-05-20 2017-08-29 Arthur R. Zingher Self-activated front surface bias for a solar cell
US10103547B2 (en) 2014-02-21 2018-10-16 Solarlytics, Inc. Method and system for applying electric fields to multiple solar panels
US10069306B2 (en) 2014-02-21 2018-09-04 Solarlytics, Inc. System and method for managing the power output of a photovoltaic cell
KR101937338B1 (ko) * 2014-03-03 2019-01-10 솔라리틱스, 인크. 광전 변환 소자 관리 방법 및 시스템
DE102018001057A1 (de) * 2018-02-07 2019-08-08 Aic Hörmann Gmbh & Co. Kg Verfahren zur Verbesserung des ohmschen Kontaktverhaltens zwischen einem Kontaktgitter und einer Ermitterschicht einer Siliziumsolarzelle

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5215599A (en) * 1991-05-03 1993-06-01 Electric Power Research Institute Advanced solar cell
KR100257628B1 (ko) 1995-06-20 2000-06-01 타가와 마사루 태양전지장치
US6081017A (en) * 1998-05-28 2000-06-27 Samsung Electronics Co., Ltd. Self-biased solar cell and module adopting the same
KR20090023025A (ko) * 2007-08-31 2009-03-04 엠코어 코포레이션 절연 바이패스 다이오드를 갖는 태양 전지 수신기

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066550A (ja) * 2004-08-25 2006-03-09 Sharp Corp 光電変換素子
US8759666B2 (en) * 2009-02-19 2014-06-24 Lockheed Martin Corporation Wavelength conversion photovoltaics

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5215599A (en) * 1991-05-03 1993-06-01 Electric Power Research Institute Advanced solar cell
KR100257628B1 (ko) 1995-06-20 2000-06-01 타가와 마사루 태양전지장치
US6081017A (en) * 1998-05-28 2000-06-27 Samsung Electronics Co., Ltd. Self-biased solar cell and module adopting the same
KR20090023025A (ko) * 2007-08-31 2009-03-04 엠코어 코포레이션 절연 바이패스 다이오드를 갖는 태양 전지 수신기

Also Published As

Publication number Publication date
AU2012258898A1 (en) 2014-01-16
KR20140008531A (ko) 2014-01-21
WO2012162268A2 (en) 2012-11-29
WO2012162268A3 (en) 2013-07-25

Similar Documents

Publication Publication Date Title
Radziemska et al. Thermally affected parameters of the current–voltage characteristics of silicon photocell
CN104106143B (zh) 智能光伏电池和模块
Kumari et al. Mathematical modeling and simulation of photovoltaic cell using matlab-simulink environment
KR101449891B1 (ko) 태양 전지를 위한 자가-활성된 전면 바이어스
US20100116325A1 (en) High efficiency solar panel and system
US9748414B2 (en) Self-activated front surface bias for a solar cell
KR20190121882A (ko) 광전 변환 소자 효율 증가 시스템 및 방법
US20100089434A1 (en) Efficient Air-Cooled Solar Photovoltaic Modules and Collectors for High Power Applications
US8466582B2 (en) Method and apparatus for applying an electric field to a photovoltaic element
JP2017534184A (ja) ２層光発電デバイス
Yadav et al. Recombination kinetics in a silicon solar cell at low concentration: electro-analytical characterization of space-charge and quasi-neutral regions
Mohamed Optimized conditions for the improvement of thin film CdS/CdTe solar cells
Pukhrem A photovoltaic panel model in matlab/simulink
Devendra et al. Computational study on the performance of zinc selenide as window layer for efficient GaAs solar cell
CN101826566A (zh) 外加电场型光伏电池
Alkaya et al. A comparison of fill factor and recombination losses in amorphous silicon solar cells on ZnO and SnO2
Cheknane et al. Modelling and simulation of InGaP solar cells under solar concentration: Series resistance measurement and prediction
Fairooz et al. Use of Bimetallic Plasmonic Nanoparticle Complexes for Enhancing Thin-Film Solar Cell Efficiency
Walters et al. Radiation response and injection annealing of p+ n InGaP solar cells
Mykytyuk et al. Limitations on thickness of absorber layer in CdS/CdTe solar cells
Chen et al. Simulation of contact schemes for silicon heterostructure rear contact solar cells
Wünsch et al. An inverted a-Si: H/c-Si hetero-junction for solar energy conversion
KR101788013B1 (ko) 태양광 모듈
Naseri et al. An efficient double junction CIGS solar cell using a 4H-SiC nano layer
Agostinell et al. An alternative model for V, G and T dependence of CdTe solar cells IV characteristics

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee