KR101449635B1 - Control bus circuit and method for rf electron accelerator - Google Patents

Control bus circuit and method for rf electron accelerator Download PDF

Info

Publication number
KR101449635B1
KR101449635B1 KR1020130001444A KR20130001444A KR101449635B1 KR 101449635 B1 KR101449635 B1 KR 101449635B1 KR 1020130001444 A KR1020130001444 A KR 1020130001444A KR 20130001444 A KR20130001444 A KR 20130001444A KR 101449635 B1 KR101449635 B1 KR 101449635B1
Authority
KR
South Korea
Prior art keywords
signal
control
systems
open collector
transmitter
Prior art date
Application number
KR1020130001444A
Other languages
Korean (ko)
Other versions
KR20140089710A (en
Inventor
김민석
차형기
김병남
이병노
이병철
Original Assignee
한국원자력연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국원자력연구원 filed Critical 한국원자력연구원
Priority to KR1020130001444A priority Critical patent/KR101449635B1/en
Publication of KR20140089710A publication Critical patent/KR20140089710A/en
Application granted granted Critical
Publication of KR101449635B1 publication Critical patent/KR101449635B1/en

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
    • E03C1/00—Domestic plumbing installations for fresh water or waste water; Sinks
    • E03C1/02—Plumbing installations for fresh water
    • E03C1/08—Jet regulators or jet guides, e.g. anti-splash devices
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
    • E03C1/00—Domestic plumbing installations for fresh water or waste water; Sinks
    • E03C1/02—Plumbing installations for fresh water
    • E03C1/04—Water-basin installations specially adapted to wash-basins or baths
    • E03C2001/0414—Water-basin installations specially adapted to wash-basins or baths allowing different orientations of the spout or the outlet nozzle

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Hydrology & Water Resources (AREA)
  • Public Health (AREA)
  • Water Supply & Treatment (AREA)
  • Particle Accelerators (AREA)

Abstract

본 발명은 고주파 전자가속기를 구성하는 각 시스템을 제어하는 제어버스회로에 관한 것으로, 제어컴퓨터 측 인터페이스는 복수의 시스템 각각의 동작상태를 체크하기 위한 상태체크신호를 송신하는 제어 측 송신기와 상태체크신호에 대한 응답신호를 수신하는 제어 측 수신기를 구비하고, 시스템 측 인터페이스는 상태체크신호를 수신하는 시스템 측 수신기와 응답신호를 송신하는 시스템 측 송신기를 구비하며, 시스템 측 송신기는 응답신호를 오픈 컬렉터 신호로 반전하여 시스템 측 수신기로 송신하는 신호반전수단을 구비한다.The present invention relates to a control bus circuit for controlling each system constituting a high frequency electronic accelerator, wherein the control computer side interface includes a control side transmitter for transmitting a status check signal for checking the operation state of each of the plurality of systems, Side interface includes a system side receiver for receiving a status check signal and a system side transmitter for transmitting a response signal, and the system side transmitter transmits a response signal to the open collector signal < RTI ID = 0.0 > To the system-side receiver.

Description

고주파 전자가속기의 제어버스회로 및 방법{CONTROL BUS CIRCUIT AND METHOD FOR RF ELECTRON ACCELERATOR}TECHNICAL FIELD [0001] The present invention relates to a control bus circuit for a high frequency electronic accelerator,

본 발명은 고주파 전자가속기를 구성하는 각 시스템을 제어하는 제어버스회로에 관한 것으로, 구체적으로는 복수의 시스템으로 구성되는 고주파 전자가속기의 각 시스템을 제어컴퓨터가 제어버스를 통해서 개별로 제어하거나 또는 동시에 시스템 전체의 상태를 체크하는 고주파 전자가속기의 제어버스회로에 관한 것이다.The present invention relates to a control bus circuit for controlling each system constituting a high frequency electronic accelerator, and more particularly to a control bus circuit for controlling each system of a high frequency electronic accelerator composed of a plurality of systems, And more particularly to a control bus circuit of a high frequency electronic accelerator for checking the state of the entire system.

고 에너지를 갖는 전자를 만드는 장치인 고주파 전자가속기는 각종 산업분야를 비롯하여 의학분야, 방사광 연구분야 등 다양한 분야에서 이용되고 있다.High-frequency electron accelerator, which is a device for producing electrons with high energy, is used in various fields such as various industrial fields, medical fields, synchrotron radiation fields.

이와 같은 고주파 전자기속기는 각각 서로 다른 기능을 갖는 복수의 시스템들로 구성되며, 제어컴퓨터를 이용하여 복수의 시스템 각각을 제어하는 동시에, 필요에 따라서 각 시스템의 동작상태 및 이상 유무를 수시로 확인할 필요가 있다.Such a high-frequency electromagnetic shorthand machine is composed of a plurality of systems having different functions, and it is necessary to control each of a plurality of systems using a control computer, and check the operation status and the abnormality of each system whenever necessary have.

이와 같은 제어에는 통상 RS422 버스가 많이 이용되고 있으며, 도 1은 RS422 버스를 이용한 종래의 고주파 전자가속기의 제어버스회로의 구성을 나타내는 도면이다.FIG. 1 is a diagram showing a configuration of a control bus circuit of a conventional high frequency electronic accelerator using an RS422 bus.

도 1에 도시하는 것과 같이, 종래의 고주파 전자가속기의 제어버스회로는 복수의 시스템(100-1, …, 100-n)과 제어컴퓨터(200) 사이는 각각 동일한 인터페이스인 시스템 측 RS422 인터페이스(110)와 제어 측 RS422 인터페이스(210)를 갖는 RS422 버스를 통해서 상호 연결되어 있고, 제어컴퓨터(200)로부터 복수의 시스템(100-1, …, 100-n)을 제어하기 위한 제어신호 또는 제어데이터를 제어 측 RS422 인터페이스(210)의 RS422 송신기(211)로부터 시스템 측 RS422 인터페이스(110)의 RS422 수신기(111)로 송신함으로써 복수의 시스템(100-1, …, 100-n)을 동시에 제어한다.1, the control bus circuit of the conventional high-frequency electronic accelerator is connected to the system-side RS422 interface 110 (see FIG. 1), which is the same interface between the plurality of systems 100-1 to 100- And a control signal or control data for controlling the plurality of systems 100-1, ..., 100-n from the control computer 200 through the RS422 bus having the control- 100, ..., 100-n by transmitting them from the RS422 transmitter 211 of the control-side RS422 interface 210 to the RS422 receiver 111 of the system-side RS422 interface 110. [

또, 제어컴퓨터(200)는 복수의 시스템(100-1, …, 100-n)으로부터 송신되어 오는 신호를 수신함으로써 복수의 시스템(100-1, …, 100-n) 각각의 동작상태 및 이상 유무를 확인하며, 이 신호는 시스템 측 RS422 인터페이스(110)의 RS422 송신기(112)의 포지티브 출력단(1122) 및 네거티브 출력단(1121)을 통해서 제어 측 RS422 인터페이스(210)의 RS422 수신기(212)의 포지티브 입력단(2122) 및 네거티브 입력단(2121)으로 각각 입력되며, 이때, 복수의 버스 간의 신호의 충돌을 방지하기 위해 송신하고자 하는 특정 시스템, 예를 들어 시스템(100-1)에서 제어컴퓨터(200)로 신호를 송신하는 경우에는 시스템(100-1)의 시스템 측 RS422 인터페이스(110)의 RS422 송신기(112)의 이네이블 입력(EN)을 활성화한 상태에서 송신한다.The control computer 200 receives the signals transmitted from the plurality of systems 100-1, ..., 100-n to determine the operation states of the plurality of systems 100-1, ..., 100- And this signal is transmitted to the RS422 receiver 212 of the control side RS422 interface 210 via the positive output terminal 1122 and the negative output terminal 1121 of the RS422 transmitter 112 of the system side RS422 interface 110, Input to the input terminal 2122 and the negative input terminal 2121. In order to prevent a collision of signals between the plurality of buses, a specific system to be transmitted, for example, the system 100-1 to the control computer 200 Signal is transmitted in a state in which the enable input EN of the RS422 transmitter 112 of the system side RS422 interface 110 of the system 100-1 is activated.

이와 같이, 종래의 고주파 전자가속기의 제어버스회로는 RS422 버스의 특성상 제어컴퓨터(200)로부터 복수의 시스템(100-1, …, 100-n) 각각으로의 제어신호나 제어데이터를 동시에 송신하여 제어를 할 수는 있으나, 반대로 복수의 시스템(100-1, …, 100-n)에서 제어컴퓨터(200)로의 신호의 동시 송신은 불가능하며, 앞에서 설명한 것과 같이 복수의 시스템(100-1, …, 100-n) 각각의 시스템 측 RS422 인터페이스(110)의 RS422 송신기(112)의 이네이블 입력(EN)의 활성화에 의해 개별적인 송신만 가능하므로, 제어컴퓨터(200)는 복수의 시스템(100-1, …, 100-n) 각각에 대해서 개별적으로만 상태 체크를 할 수 있다는 불편이 있다.As described above, the control bus circuit of the conventional high-frequency electronic accelerator transmits control signals and control data to the plurality of systems 100-1 to 100-n simultaneously from the control computer 200 due to the characteristics of the RS422 bus, It is impossible to simultaneously transmit signals from the plurality of systems 100-1 to 100-n to the control computer 200. As described above, the plurality of systems 100-1 to 100- The control computer 200 is able to control the plurality of systems 100-1, 100-n so that only individual transmissions are possible by activating the enable input EN of the RS422 transmitter 112 of each system- ..., 100-n), it is inconvenient to check the status individually.

본 발명은 상기 문제를 감안하여 이루어진 것으로, 제어컴퓨터가 복수의 시스템에 대해서 상태 체크를 위한 신호를 송출하면, 복수의 시스템 중 이상이 없는 시스템은 응답신호를 송신하지 않고, 이상이 있는 시스템만 미리 정해진 소정의 응답신호를 동시에 송출함으로써 제어컴퓨터가 복수의 시스템 중 어느 시스템에 이상이 있는가를 확인할 수 있도록 하는 고주파 전자가속기의 제어버스회로를 제공하고자 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to provide a system for checking a state of a plurality of systems, A control bus circuit for a high frequency electronic accelerator which enables a control computer to check which one of a plurality of systems has an abnormality by simultaneously transmitting a predetermined predetermined response signal.

상기 과제의 해결을 위한 본 발명의 고주파 전자가속기의 제어버스회로는, 제어컴퓨터 측 인터페이스와 고주파 전자가속기를 구성하는 복수의 시스템 측 인터페이스를 갖는 고주파 전자가속기의 제어버스회로로, 상기 제어컴퓨터 측 인터페이스는 상기 복수의 시스템 각각의 동작상태를 체크하기 위한 상태체크신호를 송신하는 제어 측 송신기와 상기 상태체크신호에 대한 응답신호를 수신하는 제어 측 수신기를 구비하고, 상기 시스템 측 인터페이스는 상기 상태체크신호를 수신하는 시스템 측 수신기와 상기 응답신호를 송신하는 시스템 측 송신기를 구비하며, 상기 시스템 측 송신기는 상기 응답신호를 오픈 컬렉터 신호로 반전하여 상기 시스템 측 수신기로 송신하는 신호반전수단을 갖는다.A control bus circuit of a high frequency electronic accelerator according to the present invention for solving the above problems is a control bus circuit of a high frequency electronic accelerator having a control computer side interface and a plurality of system side interfaces constituting a high frequency electron accelerator, Side interface includes a control-side transmitter for transmitting a status check signal for checking the operation state of each of the plurality of systems, and a control-side receiver for receiving a response signal for the status check signal, Side transmitter for transmitting the response signal, and the system-side transmitter has signal inversion means for inverting the response signal into an open-collector signal and transmitting it to the system-side receiver.

바람직하게는, 상기 신호반전수단은 상기 시스템 측 송신기의 포지티브 출력을 반전된 오픈 컬렉터 신호로 변환하는 포지티브신호 반전부와 네거티브 출력을 반전된 오픈 컬렉터 신호로 변환하는 네거티브신호 반전부로 이루어진다.Preferably, the signal inverting means comprises a positive signal inverting portion for converting the positive output of the system side transmitter into an inverted open collector signal and a negative signal inverting portion for converting the negative output into an inverted open collector signal.

바람직하게는, 상기 포지티브신호 반전부는 드라이브 저항과 오픈 컬렉터 구조의 PNP 트랜지스터로 이루어지고, 상기 네거티브신호 반전부는 드라이브 저항과 오픈 컬렉터 구조의 NPN 트랜지스터로 이루어진다.Preferably, the positive signal inverting section comprises a PNP transistor having a drive resistance and an open collector structure, and the negative signal inverting section comprises an NPN transistor having a drive resistance and an open collector structure.

본 발명은 상기 고주파 전자가속기의 제어버스회로를 이용한 시스템의 이상 유무 체크방법으로, 상기 제어컴퓨터로부터 상기 복수의 시스템 각각으로 상기 상태체크신호를 송신하면, 이상이 없는 시스템은 상기 응답신호를 송신하지 않고, 이상이 있는 시스템은 상기 응답신호를 송신한다.The present invention is a method for checking whether an abnormality exists in a system using the control bus circuit of the high frequency electronic accelerator. When the state check signal is transmitted from the control computer to each of the plurality of systems, a system without abnormality transmits the response signal And the system having the abnormality transmits the response signal.

상기 구성에 의해 본 발명은 제어컴퓨터로부터 복수의 시스템의 이상 유무를 체크하는 상태체크신호에 대해, 각 시스템은 그 응답신호를 신호반전수단에 의해 반전시킨 오픈 컬렉터 신호로 변환하여 송신하도록 함으로써 RS422 버스를 이용한 복수 시스템의 개별 제어가 가능함은 물론, 동시 제어 및 이상 유무의 동시 확인도 가능하다.According to the above configuration, each of the systems converts the response signal into an open collector signal inverted by the signal inverting means and transmits the status check signal for checking whether or not there is an abnormality in the plurality of systems from the control computer, It is possible to simultaneously control the simultaneous control and the abnormality.

도 1은 종래의 고주파 전자가속기의 제어버스회로의 구성을 나타내는 도면이다.
도 2는 본 발명의 바람직한 실시형태의 고주파 전자가속기의 제어버스회로의 구성을 나타내는 도면이다.1 is a diagram showing a configuration of a control bus circuit of a conventional high frequency electronic accelerator.
2 is a diagram showing a configuration of a control bus circuit of a high frequency electronic accelerator according to a preferred embodiment of the present invention.

이하, 도면을 참조하면서 본 발명의 바람직한 실시형태에 대해서 설명한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

도 2는 본 발명의 바람직한 실시형태의 고주파 전자가속기의 제어버스회로의 구성을 나타내는 도면이다. 도 2에서 도 1과 동일한 기능을 하는 구성요소에는 도 1과 동일한 도면부호를 부여하고, 상세한 설명은 생략한다.2 is a diagram showing a configuration of a control bus circuit of a high frequency electronic accelerator according to a preferred embodiment of the present invention. In Fig. 2, constituent elements having the same functions as those in Fig. 1 are denoted by the same reference numerals as those in Fig. 1, and a detailed description thereof will be omitted.

본 실시형태의 고주파 전자가속기의 제어버스회로는 제어 측 RS422 인터페이스(210)와 시스템 측 RS422 인터페이스(110)를 갖는 RS422 버스를 통해서 제어컴퓨터(200) 측과 복수의 시스템(100-1, …, 100-n)을 상호 연결하여 제어회로를 구성하며, 제어 측 RS422 인터페이스(210)는 제어컴퓨터(200)로부터 복수의 시스템(100-1, …, 100-n) 측으로 제어신호(또는 제어에 필요한 데이터)를 송신하는 RS422 송신기(211)와 복수의 시스템(100-1, …, 100-n) 측으로부터 각각 송신되는 상기 제어신호에 대한 응답으로서의 응답신호(또는 데이터)를 수신하는 RS422 수신기(212)로 이루어지고, 시스템 측 RS422 인터페이스(110)는 제어컴퓨터(200) 측으로부터 제어 측 RS422 인터페이스(210)의 RS422 송신기(211)를 통해서 송신되는 제어신호를 수신하는 RS422 수신기(111)와 복수의 시스템(100-1, …, 100-n) 각각에서 이 제어신호에 응답하는 응답신호를 제어컴퓨터(200) 측으로 송신하는 RS422 송신기(112)로 이루어진다.The control bus circuit of the high frequency electronic accelerator of the present embodiment is connected to the control computer 200 side and the plurality of systems 100-1 to 100-4 via the RS422 bus having the control side RS422 interface 210 and the system side RS422 interface 110, And the control-side RS 422 interface 210 forms control signals (or control signals) necessary for control from the control computer 200 to the plurality of systems 100-1, ..., 100-n (Or data) as a response to the control signal transmitted from each of the plurality of systems 100-1, ..., 100-n, and an RS422 receiver 212 And the system side RS422 interface 110 comprises an RS422 receiver 111 for receiving a control signal transmitted from the control computer 200 side through the RS422 transmitter 211 of the control side RS422 interface 210, Each of the systems 100-1, ..., 100-n It made up a response signal in response to the control signal to the RS422 transmitter 112 for transmission toward the control computer 200.

RS422 송신기(112)는 네거티브 출력단(1121)과 포지티브 출력단(1122)을 가지며, 포지티브 출력단(1122)은 드라이브 저항(Rp)을 거쳐서 PNP 트랜지스터(113)의 베이스 측과 연결되고, PNP 트랜지스터(113)의 컬렉터는 +V측과 연결되며, 이미터 측은 RS422 수신기(212)의 네거티브 입력단(2121)을 통해서 제어컴퓨터(200)와 연결된다.The RS422 transmitter 112 has a negative output terminal 1121 and a positive output terminal 1122. The positive output terminal 1122 is connected to the base side of the PNP transistor 113 through a drive resistor Rp, And the emitter side is connected to the control computer 200 through the negative input terminal 2121 of the RS422 receiver 212. [

또, RS422 송신기(112)의 네거티브 출력단(1121)은 드라이브 저항(Rn)을 거쳐서 NPN 트랜지스터(114)의 베이스 측과 연결되고, NPN 트랜지스터(114)의 컬렉터는 접지되며, 이미터 측은 RS422 수신기(212)의 포지티브 입력단(2122)을 통해서 제어컴퓨터(200)와 연결된다.The negative output terminal 1121 of the RS422 transmitter 112 is connected to the base side of the NPN transistor 114 via the drive resistance Rn and the collector of the NPN transistor 114 is grounded and the emitter side is connected to the RS422 receiver 212 are connected to the control computer 200 through a positive input terminal 2122 thereof.

도 2에서 보는 것과 같이, PNP 트랜지스터(113)와 NPN 트랜지스터(114)는 이른바 오픈 컬렉터(open collector) 구조로 되어 있고, 이 오픈 컬렉터 구조에 대해서는 공지의 기술이므로 여기에서는 상세한 설명은 생략한다.As shown in FIG. 2, the PNP transistor 113 and the NPN transistor 114 have a so-called open collector structure. Since the open collector structure is well known in the art, a detailed description thereof will be omitted here.

다만, 본 실시형태에서는 드라이브 저항(Rp)과 오픈 컬렉터 구조의 PNP 트랜지스터(113) 및 드라이브 저항(Rn)과 오픈 컬렉터 구조의 NPN 트랜지스터(114)에 의해 응답신호를 반전시키는 신호 반전수단(120)을 구성하고 있고, 이 중 드라이브 저항(Rp)과 오픈 컬렉터 구조의 PNP 트랜지스터(113)는 포지티브 출력을 반전된 오픈 컬렉터 신호로 변환하는 포지티브신호 반전부를, 드라이브 저항(Rn)과 오픈 컬렉터 구조의 NPN 트랜지스터(114)는 네거티브 출력을 반전된 오픈 컬렉터 신호로 변환하는 네거티브신호 반전부를 구성한다.However, in the present embodiment, the signal inversion means 120 for inverting the response signal by the drive resistance Rp, the PNP transistor 113 and the drive resistor Rn of the open collector structure and the NPN transistor 114 of the open collector structure, The drive resistance Rp and the PNP transistor 113 of the open collector structure constitute a positive signal inversion section for converting a positive output into an inverted open collector signal by a drive resistance Rn and an NPN The transistor 114 constitutes a negative signal inversion section for converting the negative output into an inverted open collector signal.

이 신호 반전수단(120)에 의해 RS422 송신기(112)의 포지티브 출력 및 네거티브 출력은 각각 반전된 오픈 컬렉터 신호로 변환되어서 RS422 수신기(212)를 통해 제어컴퓨터(200) 측으로 입력되도록 함으로써 종래와 같이 복수의 시스템(100-1, …, 100-n)으로부터 제어컴퓨터(200) 측으로 응답신호를 동시에 전송하는 경우에도 데이터 충돌의 발생 없이 응답신호를 송신하도록 하고 있다.The positive and negative outputs of the RS422 transmitter 112 are respectively converted into inverted open collector signals by the signal inverting means 120 and input to the control computer 200 through the RS422 receiver 212, Even when a response signal is simultaneously transmitted from the systems 100-1, ..., and 100-n of the control computer 200 side, the response signal is transmitted without occurrence of data collision.

미설명 부호 R11 및 R12는 부하저항이다.R11 and R12 are load resistances.

앞의 설명은 복수의 시스템(100-1, …, 100-n) 중 시스템(100-1)의 시스템 측 RS422 인터페이스(110) 측과 제어컴퓨터(200) 사이의 연결관계에 대해서 설명하였으나, 시스템(100-1) 이외의 다른 시스템(100-2, …, 100-n)과 제어컴퓨터(200) 간의 연결관계도 앞에서 설명한 시스템(100-1)과 동일하다.Although the foregoing description has described the connection relationship between the system side RS422 interface 110 side of the system 100-1 and the control computer 200 among the plurality of systems 100-1 to 100-n, The connection relationship between the control system 200 and the other systems 100-2 to 100-n other than the system 100-1 is the same as that of the system 100-1 described above.

다음에, 상기 구성을 갖는 본 실시형태의 고주파 전자가속기 제어버스회로의 상태체크동작에 대해서 설명한다.Next, the state checking operation of the high-frequency electronic accelerator control bus circuit of the present embodiment having the above-described configuration will be described.

먼저, 제어컴퓨터(200)에서 복수의 시스템(100-1, …, 100-n)의 동작상태를 체크하기 위한 상태체크신호를 송신하면, 이 신호는 제어 측 RS422 인터페이스(210)의 RS422 송신기(211)를 통해서 복수의 시스템(100-1, …, 100-n)은 각각 시스템 측 RS422 인터페이스(110)의 RS422 수신기(111)로 수신하고, 복수의 시스템(100-1, …, 100-n) 중 현재 정상적으로 동작하고 있고, 이상이 없는 시스템은 응답신호를 송신하지 않고, 이상이 있는 시스템은 미리 정해진 응답신호 동시에 제어컴퓨터(200) 측으로 송신한다.First, when the control computer 200 transmits a status check signal for checking the operation states of the plurality of systems 100-1, ..., 100-n, the signal is transmitted to the RS422 transmitter 210 of the control- The plurality of systems 100-1 to 100-n are received by the RS422 receiver 111 of the system-side RS422 interface 110 and the plurality of systems 100-1 to 100- , The system which is currently operating normally and does not have any abnormality does not transmit the response signal and the system having the abnormality transmits the predetermined response signal to the control computer 200 side at the same time.

이때, 예를 들어 시스템(100-1)의 동작상태에 이상이 있는 경우, 이 이상상태를 알리는 시스템(100-1)으로부터의 응답신호의 포지티브 출력은 RS422 송신기(112)의 포지티브 출력단(1122)으로 출력되어서, 드라이브 저항(Rp)과 PNP 트랜지스터(113)에 의해 반전된 오픈 컬렉터 신호로 변환되어 RS422 수신기(212)의 네거티브 입력단(2121)으로 입력되고, 네거티브 출력은 RS422 송신기(112)의 네거티브 출력단(1121)으로 출력되어서, 드라이브 저항(Rn)과 NPN 트랜지스터(114)에 의해 반전된 오픈 컬렉터 신호로 변환되어 RS422 수신기(212)의 포지티브 입력단(2122)으로 입력된다.At this time, for example, if there is an error in the operating state of the system 100-1, the positive output of the response signal from the system 100-1 reporting this abnormal state is output to the positive output terminal 1122 of the RS422 transmitter 112, And is converted into an open collector signal inverted by the drive resistance Rp and the PNP transistor 113 and input to the negative input terminal 2121 of the RS422 receiver 212. The negative output is input to the negative terminal of the RS422 transmitter 112 Output terminal 1121 and is converted into an open collector signal inverted by the drive resistance Rn and the NPN transistor 114 and input to the positive input terminal 2122 of the RS422 receiver 212. [

이와 같은 응답신호는 시스템(100-1) 이외의 다른 시스템에서도 동일한 방법 및 동일한 경로로 제어컴퓨터(200)로 전송된다.Such a response signal is transmitted to the control computer 200 in the same method and in the same path in systems other than the system 100-1.

이와 같이 본 발명에서는 제어컴퓨터(200)로부터의 상태체크신호에 대해 복수의 시스템(100-1, …, 100-n) 중 이상이 없는 시스템은 응답신호를 송신하지 않고, 이상이 있는 시스템은 앞에서 설명한 것과 같이 신호 반전수단(120)에 의해 반전된 오픈 컬렉터 신호로 변환하여 송신하므로, 제어컴퓨터(200)는 복수의 시스템(100-1, …, 100-n) 중 이상이 있는 복수의 시스템으로부터의 응답신호를 동시에 수신하여 각 시스템의 이상 유무를 확인할 수 있다.As described above, in the present invention, a system in which there is no abnormality among the plurality of systems 100-1, ..., 100-n with respect to the status check signal from the control computer 200 does not transmit a response signal, The control computer 200 transmits the open collector signal inverted by the signal inversion means 120 as described above to the control computer 200 so that the plurality of systems 100-1 to 100- It is possible to confirm the abnormality of each system.

따라서 제어컴퓨터(200)는 이상이 없는 시스템에 대해서는 데이터 등을 송신하여 필요한 제어를 순차 실행하고, 이상이 있는 시스템에 대해서는 이상이 복구될 때까지 상태체크신호의 송신 및 응답신호의 수신을 계속하거나, 또는 다른 수단에 의해 개별 시스템별로 이상을 확인하는 등의 조치를 취할 수 있다.Therefore, the control computer 200 transmits data and the like to the system without abnormality, and sequentially executes the necessary control. In the abnormal system, transmission of the status check signal and reception of the response signal are continued until the abnormality is recovered , Or by other means, to confirm the abnormality for each individual system.

이상과 같이 본 발명에 의하면 제어컴퓨터(200)로부터 복수의 시스템의 이상 유무를 체크하는 상태체크신호에 대해, 각 시스템은 그 응답신호를 신호 반전수단(120)에 의해 반전시킨 오픈 컬렉터 신호로 변환하여 송신하도록 함으로써 RS422 버스를 이용한 복수 시스템의 개별 제어가 가능함은 물론, 동시 제어 및 이상 유무의 동시 확인도 가능하다.As described above, according to the present invention, with respect to the status check signal for checking the abnormality of the plurality of systems from the control computer 200, each system converts the response signal into an open collector signal inverted by the signal inversion means 120 So that it is possible not only to individually control plural systems using the RS422 bus, but also to simultaneously control simultaneous control and presence / absence of abnormality.

100 시스템
110 시스템 측 RS422 인터페이스
210 제어 측 RS422 인터페이스
111, 212 RS422 수신기
112, 211 RS422 송신기
120 신호 반전수단
113 PNP 트랜지스터
114 NPN 트랜지스터100 system
110 System-side RS422 interface
210 Control side RS422 interface
111, 212 RS422 receiver
112, 211 RS422 transmitter
120 signal reversing means
113 PNP transistor
114 NPN transistor

Claims (4)

제어컴퓨터 측 인터페이스와 고주파 전자가속기를 구성하는 복수의 시스템 측 인터페이스를 갖는 고주파 전자가속기의 제어버스회로로,
상기 제어컴퓨터 측 인터페이스는 상기 복수의 시스템 각각의 동작상태를 체크하기 위한 상태체크신호를 송신하는 제어 측 송신기와 상기 상태체크신호에 대한 응답신호를 수신하는 제어 측 수신기를 구비하고,
상기 시스템 측 인터페이스는 상기 상태체크신호를 수신하는 시스템 측 수신기와 상기 응답신호를 송신하는 시스템 측 송신기를 구비하며,
상기 시스템 측 송신기는 상기 응답신호를 오픈 컬렉터 신호로 반전하여 상기 시스템 측 수신기로 송신하는 신호반전수단을 갖는 고주파 전자가속기의 제어버스회로.A control bus circuit of a high frequency electronic accelerator having a control computer side interface and a plurality of system side interfaces constituting a high frequency electron accelerator,
Wherein said control computer side interface comprises a control side transmitter for transmitting a status check signal for checking the operation status of each of said plurality of systems and a control side receiver for receiving a response signal to said status check signal,
The system side interface includes a system side receiver for receiving the status check signal and a system side transmitter for transmitting the response signal,
And said system side transmitter has signal inversion means for inverting said response signal into an open collector signal and transmitting it to said system side receiver. 청구항 1에 있어서,
상기 신호반전수단은 상기 시스템 측 송신기의 포지티브 출력을 반전된 오픈 컬렉터 신호로 변환하는 포지티브신호 반전부와 네거티브 출력을 반전된 오픈 컬렉터 신호로 변환하는 네거티브신호 반전부로 이루어지는 고주파 전자가속기의 제어버스회로.The method according to claim 1,
Wherein said signal inverting means comprises a positive signal inverting portion for converting the positive output of said system side transmitter into an inverted open collector signal and a negative signal inverting portion for converting the negative output into an inverted open collector signal. 청구항 2에 있어서,
상기 포지티브신호 반전부는 드라이브 저항과 오픈 컬렉터 구조의 PNP 트랜지스터로 이루어지고,
상기 네거티브신호 반전부는 드라이브 저항과 오픈 컬렉터 구조의 NPN 트랜지스터로 이루어지는 고주파 전자가속기의 제어버스회로.The method of claim 2,
Wherein the positive signal inverting section comprises a PNP transistor having a drive resistance and an open collector structure,
Wherein the negative signal inverting portion comprises an NPN transistor having a drive resistance and an open collector structure. 청구항 1 내지 3 중 어느 한 항의 고주파 전자가속기의 제어버스회로를 이용한 시스템의 이상 유무 체크방법으로,
상기 제어컴퓨터로부터 상기 복수의 시스템 각각으로 상기 상태체크신호를 송신하면, 이상이 없는 시스템은 상기 응답신호를 송신하지 않고, 이상이 있는 시스템은 상기 응답신호를 송신하는 이상 유무 체크방법.A method for checking whether an abnormality exists in a system using a control bus circuit of a high frequency electronic accelerator according to any one of claims 1 to 3,
Wherein the control system transmits the status check signal to each of the plurality of systems from the control computer, the system having no abnormality does not transmit the response signal, and the abnormality system transmits the response signal.
KR1020130001444A 2013-01-07 2013-01-07 Control bus circuit and method for rf electron accelerator KR101449635B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130001444A KR101449635B1 (en) 2013-01-07 2013-01-07 Control bus circuit and method for rf electron accelerator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130001444A KR101449635B1 (en) 2013-01-07 2013-01-07 Control bus circuit and method for rf electron accelerator

Publications (2)

Publication Number Publication Date
KR20140089710A KR20140089710A (en) 2014-07-16
KR101449635B1 true KR101449635B1 (en) 2014-10-13

Family

ID=51737654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130001444A KR101449635B1 (en) 2013-01-07 2013-01-07 Control bus circuit and method for rf electron accelerator

Country Status (1)

Country Link
KR (1) KR101449635B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2557485B2 (en) * 1988-08-08 1996-11-27 日本電信電話株式会社 Accelerator controller
JPH10144500A (en) * 1996-11-06 1998-05-29 Toshiba Corp Power control device for accelerator
JP2004303556A (en) 2003-03-31 2004-10-28 Mitsubishi Electric Corp Charged particle accelerator control system
KR100786263B1 (en) 2006-09-26 2007-12-17 재단법인 한국원자력의학원 Apparatus for controlling cyclotron accelerator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2557485B2 (en) * 1988-08-08 1996-11-27 日本電信電話株式会社 Accelerator controller
JPH10144500A (en) * 1996-11-06 1998-05-29 Toshiba Corp Power control device for accelerator
JP2004303556A (en) 2003-03-31 2004-10-28 Mitsubishi Electric Corp Charged particle accelerator control system
KR100786263B1 (en) 2006-09-26 2007-12-17 재단법인 한국원자력의학원 Apparatus for controlling cyclotron accelerator

Also Published As

Publication number Publication date
KR20140089710A (en) 2014-07-16

Similar Documents

Publication Publication Date Title
US8600583B2 (en) Distributed flight control system
JP5384600B2 (en) PLC system
KR101729385B1 (en) Communication of information
US7694053B2 (en) Slave assembly for determining source of data received over a two-wire master-slave communications bus
US9094295B2 (en) Communication device, and wiring state detection method and non-transitory computer-readable medium storing program using communication device
KR101449635B1 (en) Control bus circuit and method for rf electron accelerator
KR101735919B1 (en) Inverter controlling method
JP2011071638A (en) Vehicle-mounted communication system
US20160342565A1 (en) Apparatus and method for multi-master solution on mdio communication bus
US11212849B2 (en) Human machine interface for mission critical wireless communication link nodes
TW201624295A (en) Multiplex module and apparatus thereof for high-speed serial transmission
WO2014133864A3 (en) A machine communication system and a communication unit
KR101568096B1 (en) Error diagnosis method and apparatus of the vehocle multiplexer
US20170277652A1 (en) Transmission of synchronous data via a serial data bus, in particular a spi bus
US8908782B2 (en) Method and apparatus for checking asynchronous transmission of control signals
US10574514B2 (en) Duplex control device and duplex system
KR20230093800A (en) Half-duplex Communication Circuit
KR102241306B1 (en) Repeater hub for plc system
CN110928819B (en) 485 bus controller and 485 bus architecture
US20170242812A1 (en) Redundant control system devoid of programmable devices
JP6982195B2 (en) How to operate the radar sensor system and radar sensor system
US20060250232A1 (en) Door intercom communication system and method of using same
JP6600542B2 (en) Control apparatus and control method
JP6234388B2 (en) Dual system controller
WO2008126138A1 (en) Input/output completion detecting system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191002

Year of fee payment: 6