KR101441009B1 - 터보 복호를 위한 패리티 생성 장치 및 ｍａｐ 장치 - Google Patents

터보 복호를 위한 패리티 생성 장치 및 ｍａｐ 장치 Download PDF

Info

Publication number
KR101441009B1
KR101441009B1 KR1020100115080A KR20100115080A KR101441009B1 KR 101441009 B1 KR101441009 B1 KR 101441009B1 KR 1020100115080 A KR1020100115080 A KR 1020100115080A KR 20100115080 A KR20100115080 A KR 20100115080A KR 101441009 B1 KR101441009 B1 KR 101441009B1
Authority
KR
South Korea
Prior art keywords
parity
state
metric
bits
metrics
Prior art date
Application number
KR1020100115080A
Other languages
English (en)
Other versions
KR20110070778A (ko
Inventor
전인산
김혁
조한진
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US12/972,289 priority Critical patent/US8539325B2/en
Publication of KR20110070778A publication Critical patent/KR20110070778A/ko
Application granted granted Critical
Publication of KR101441009B1 publication Critical patent/KR101441009B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H03M13/3927—Log-Likelihood Ratio [LLR] computation by combination of forward and backward metrics into LLRs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 터보 복호를 위한 패리티 생성 장치 및 MAP 장치에 관한 것으로서, 구체적으로 본 발명의 터보 복호를 위한 패리티 생성 장치는 인코더(encoder) 상태에 따른 정보 비트에 대한 순방향 및 역방향 상태 메트릭과 입력 심볼간의 관계를 유지 또는 변경함으로써 상기 정보 비트에 대한 순방향 및 역방향 상태 메트릭을 이용하여 패리티 비트에 대한 순방향 및 역방향 상태 메트릭을 계산하는 패리티 상태 메트릭 연산부; 및 상기 패리티 상태 메트릭 연산부에서 계산한 패리티 비트에 대한 순방향 및 역방향 상태 메트릭을 이용해 패리티 비트를 계산하는 패리티 계산부를 포함한다.

Description

터보 복호를 위한 패리티 생성 장치 및 ＭＡＰ 장치{parity generator and MAP apparatus for turbo decoding}
본 발명은 터보 복호 시 복호 성능을 향상시킬 수 있도록 패리티 비트를 생성하는 패리티 생성 장치 및 MAP 장치에 관한 것이다.
터보 부호를 사용한 오류정정기술은 1993년 Claude Berrou에 의해 처음으로 발표되면서 오류정정 분야에 새로운 장을 열었다. 터보 부호의 오류정정능력은 반복 횟수에 따라 BER(bit error rate) 성능이 향상되는 특징을 가지고 있다. 나아가, 반복를 충분히 늘려주면 C.E.Shannon에 의해 발표된 채널용량(channel capacity) 근접하는 수준으로 오류정정이 가능한 것으로 알려졌다[1].
터보 복호기는 MAP(Maximum A Posteriori) 알고리즘 또는 SOVA(Soft Output Viterbi Algorithm)를 기반으로 하여 구현된다. 일반적으로 계산 복잡도면에서 MAP방식을 사용하는 터보 복호기가 SOVA 방식을 사용하는 터보 복호기 보다 2~4배 정도 복잡하고, 성능면에서 BER이 0.5dB에서 0.7dB 정도 우수한 것으로 알려져 있다.
근래에 이르러서, 터보 부호기 및 복호기는 기존의 이동통신시스템뿐 아니라 차세대 이동통신 시스템인 LTE(Long Term Evolution) 표준 등 낮은 BER이 요구되는 고속의 데이터 전송을 목적하는 시스템에 채택되었고, 디지털 방송 통신 시스템의 오류정정분야의 표준으로도 채택되었다.
한편 S.S.Pietrobon은 LogMAP 방식을 하드웨어로 구현이 용이하게 간략화한 수정된 LogMAP 알고리즘을 사용한 터보 복호기 구조를 제안하였다. 또한, 기존의 LogMAP 방식을 하드웨어로 구현할 경우 그 구성이 복잡해지기 때문에 성능 저하를 감수하면서 계산량을 줄이기 위한 SubLogMAP 방식 및 MaxLogMAP 방식들도 제안되었다.
S.S.Pietrobon 은 기존의 LogMAP알고리즘을 E함수를 사용해 간략화하고 있다.
본 발명은 반복 복호 동작을 줄이면서도 향상된 성능을 얻을 수 있도록 패리티 비트를 생성하는 장치 및 터보 복호를 위한 MAP 장치를 제안한다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 의한 터보 복호를 위한 패리티 생성 장치는 인코더(encoder) 상태에 따른 정보 비트에 대한 순방향 및 역방향 상태 메트릭과 입력 심볼간의 관계를 유지 또는 변경함으로써 상기 정보 비트에 대한 순방향 및 역방향 상태 메트릭을 이용하여 패리티 비트에 대한 순방향 및 역방향 상태 메트릭을 계산하는 패리티 상태 메트릭 연산부; 및 상기 패리티 상태 메트릭 연산부에서 계산한 패리티 비트에 대한 순방향 및 역방향 상태 메트릭을 이용해 패리티 비트를 계산하는 패리티 계산부를 포함하는 것을 특징으로 한다.
여기서, 상기 패리티 비트에 대한 순방향 및 역방향 상태 메트릭은 MAP(Maximum A Posteriori) 알고리즘에 따라 계산된 것을 특징으로 한다.
여기서, 상기 패리티 상태 메트릭 연산부는 상기 인코더(encoder) 상태에 따른 상기 입력 심볼, 상기 패리티 비트 및 복호 상태 간의 관계에 대한 테이블을 이용하여 상기 정보 비트에 대한 순방향 및 역방향 상태 메트릭과 입력 심볼간의 관계를 유지 또는 변경하는 것을 특징으로 한다.
여기서, 상기 패리티 계산부는 LLR(Log Likehood Ratio) 기법을 적용하여 패티리 비트를 계산하는 것을 특징으로 한다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 의한 터보 복호를 위한 MAP 장치는 입력 심볼을 기반으로 정보 비트에 대한 순방향 및 역방향 상태 메트릭을 구하는 제1 상태 메트릭 연산부; 상기 제1 상태 메트릭 연산부에서 계산한 정보 비트에 대한 순방향 및 역방향 상태 메트릭을 이용해 정보 비트를 계산하는 정보 계산부; 인코더(encoder) 상태에 따른 정보 비트에 대한 상기 순방향 및 역방향 상태 메트릭과 입력 심볼간의 관계를 유지 또는 변경함으로써 상기 정보 비트에 대한 순방향 및 역방향 상태 메트릭을 이용하여 패리티 비트에 대한 순방향 및 역방향 상태 메트릭을 계산하는 제2 상태 메트릭 연산부; 및 상기 제2 상태 메트릭 연산부에서 계산한 패리티 비트에 대한 순방향 및 역방향 상태 메트릭을 이용해 패리티 비트를 계산하는 패리티 계산부를 포함하는 것을 특징으로 한다.
여기서, 상기 패리티 비트에 대한 순방향 및 역방향 상태 메트릭은 MAP(Maximum A Posteriori) 알고리즘에 따라 계산된 것을 특징으로 한다.
여기서, 상기 제1 상태 메트릭 연산부는 상기 입력 심볼의 격자도 구조의 가지의 상관 관계를 이용해 가지 메트릭을 계산하는 가지 메트릭 계산기; 상기 계산된 가지 메트릭을 이용해 해당 주기의 순방향 상태 메트릭을 계산하는 제1 연산기; 및 상기 계산된 가지 메트릭을 이용해 해당 주기의 역방향 상태 메트릭을 계산하는 제2 연산기를 포함하는 것을 특징으로 한다.
여기서, 상기 패리티 계산부 및 상기 정보 계산부는 LLR(Log Likehood Ratio) 알고리즘을 적용하여 패티리 비트 및 정보 비트를 각각 계산하는 것을 특징으로 한다.
상기 해결수단에 의한 본 발명의 터보 복호를 위한 패리티 생성 장치 및 MAP 장치에 따르면, 간단한 연산 과정의 추가만으로 패리티 비트에 대한 정보를 생성할 수 있어 적은 연산량만으로 복호를 위한 정보량을 크게 증가시킬 수 있어 복호 성능을 향상시킬 수 있다.
도 1은 종래의 3GPP LTE에서 사용하는 터보 부호화기의 구조를 도시한 기능블록도이다.
도 2은 본 발명의 터보 복호를 위한 MAP 장치의 기능 블록을 도시한 기능 블록도이다.
도 3는 본 발명의 MAP 장치를 이용한 터보 복호 장치의 기능 블록을 도시한 기능 블록도이다.
도 4는 본 발명의 MAP 장치를 적용한 터보 복호 장치를 이용해 구현한 분산 영상 코딩 시스템의 기능 블록을 도시한 기능 블록도이다.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
또한, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 발명의 터보 복호를 위한 패리티 생성 장치 및 MAP 장치를 설명하기 앞서, Pietrobon의 MAP 알고리즘을 분석하여 패리티 비트에 대한 상태 메트릭(metric)을 도출하는 새로운 방법을 제시한다.
먼저, Pietrobon의 MAP 알고리즘을 분석하기 위해서 사용되는 수식에 포함되는 변수들의 의미는 아래와 같다.
k : 시간 또는 데이터 순서열(time, sequence)
dk : k에서의 정보비트(부호화되지 않는 데이터 비트)
Yk : k에서의 패리티비트(부호화된 비트)
Sk : k에서 부호기의 상태(the encoder state at time k)
xk : dk의 수신 심볼
yk : Yk의 수신 심볼
Rk : xk와 yk로 이루어진 수심심볼
pk, qk : 수신 심볼에 포함된 잡음
수신 심볼의 순서열
Figure 112010075491326-pat00001
, Rk, xk 및 yk는 수학식 1과 같이 표현된다.
Figure 112010075491326-pat00002
또한, Yk에 대한 로그우도비(Log Likehood Ratio) L(Yk)는 수학식 2와 같이 정의된다.
Figure 112010075491326-pat00003
Pr은 확률 함수를 의미하며,
Figure 112010075491326-pat00004
와 같이 중복 표기된 변수는 패리티 비트에 대한 함수임을 의미한다.
수학식 2는 L(Yk)의 값이 0보다 크면 Yk를 1로 복호하고 0보다 작은 Yk를 0으로 복호하는 것을 의미한다.
Figure 112010075491326-pat00005
를 Bayes'룰과 격자도의 특성을 사용하여 정리하여 도출되는 관계식은 수학식 3에 나타난다.
Figure 112010075491326-pat00006
수학식 3에서
Figure 112014010805968-pat00007
는 k의 값이 증가하는 방향으로 계산이 진행되므로 순방향 상태 메트릭이라 부르고, 수학식 4와 같이 정의된다.
Figure 112010075491326-pat00008
수학식 4에서
Figure 112010075491326-pat00009
는 수학식 5와 같이 정의된다.
Figure 112010075491326-pat00010
상기 수학식 5에서
Figure 112014010805968-pat00011
는 수신 심볼을 격자도 구조의 가지의 상관관계에서 얻어지는 값으로 가지 메트릭이라 부르며, 수학식 6과 같이 정의된다.
Figure 112010075491326-pat00012
따라서, 수학식 4의 관계식은 수학식 7과 같이 변환될 수 있다.
Figure 112010075491326-pat00013
수학식 3에서
Figure 112014010805968-pat00014
는 k의 값이 감소하는 방향으로 계산이 진행되어 역방향 상태메트릭이라 부르고, 수학식 8와 같이 정의된다.
Figure 112010075491326-pat00015
수학식 8에서
Figure 112010075491326-pat00016
는 수학식 9와 같이 정의된다.
Figure 112010075491326-pat00017
따라서, 수학식 8의 관계식은 수학식 10과 같이 변환될 수 있다.
Figure 112010075491326-pat00018
상기 과정을 통해서 패리티 비트에 대한 가지 메트릭, 순방향 상태 메트릭, 역방향 상태 메트릭 그리고 로그 우도비를 구할 수 있으며, 상기 메트릭들 및 로그 우도비를 정리하면 수학식 11과 같다.
Figure 112010075491326-pat00019
상기 수학식 11에서 가지 메트릭, 순방향 상태 메트릭 및 역방향 상태 메트릭의 양변에 로그를 취하면 곱셈의 수식을 덧셈의 수식으로 바꿀 수 있어 계산량이 감소하는데 이를 LogMAP 알고리즘이라 하며 이를 적용하면 수학식 12와 같다.
Figure 112010075491326-pat00020
그런데, MAP 복호기의 입력이 동일하다고 가정하면 Yk에 대한 가지 메트릭, 순방향 상태 메트릭, 역방향 상태 메트릭 및 로그우도비를 아래와 같이 기존의 dk에 대한 가지 메트릭, 순방향 상태 메트릭, 역방향 상태 메트릭 및 로그우도비로 나타낼 수 있다. 이러한 변환은 일반적인 터보 복호화기에 일반적으로 성립할 수 있다.
상기 Yk에 대한 메트릭들을 dk에 대한 메트릭들로 나타내는 방법을 3GPP LTE 시스템의 터보 코드에 적용하여 이하에서 설명한다.
도 1은 종래의 3GPP LTE에서 사용하는 터보 부호화기의 구조를 도시한 기능블록도이다.
도 1을 참조하면, 종래의 3GPP LTE에서 사용하는 터보 부호화기(400)는 인터리버(430) 및 구성부호화기(E; 410, 420)를 포함하여 구성될 수 있고, 구성부호화기(410, 420)는 다수의 합산기 및 플립/플랍(flip/flop 411, 413, 415, 421, 423, 425)를 포함하여 구성될 수 있다. 터보 코드를 병렬 연쇄 길쌈 부호 (parallel concatenated convolutional code, PCCC) 라고 부르기도 한다.
부호화 과정은 블록 단위로 이루어지는데, N개의 정보비트 d=(d1, d2, Λ, dN) 를 첫번째 구성부호화기(410)를 통해 부호화하여 전송하고, 인터리버(430)에서 순서를 재배열한 N개의 정보비트를 두번째 구성부호기(420)를 통해 부호화하여 전송한다. 한편, 터보 부호화기(400)의 출력을 천공(puncturing)하여 전송함으로써 부호화율을 높일 수 있다.
상기 터보 부호화기(400)는 정보 비트가 입력되는 쪽의 메모리를 상위 비트로 설정하므로 격자도를 구성하는 나비 구조의 쌍은 다음과 같이 주어진다.
(Sk, Sk+1)=((0,1),(0,4)), ((2,3),(1,5)), ((4,5),(2,6)), ((6,7),(3,7))
나비구조와 터보 부호화기(400)의 특성에 따라 각 상태에서 패리티 비트에 대한 입력값을 계산하면 표 1과 같이 주어진다.
패리티 부호기 상태(m) 입력 역부호화
0/1 0 0/1 I = ii
0/1 1 0/1 I = ii
0/1 2 1/0 I= ~ii
0/1 3 1/0 I= ~ii
0/1 4 1/0 I= ~ii
0/1 5 1/0 I= ~ii
0/1 6 0/1 I = ii
0/1 7 0/1 I = ii
표 1에서 ii는 패리티 비트의 값이고 i는 패리티 비트에 대한 입력값을 의미한다. 여기서 패리티 정보 ii를 가지고 입력정보 i를 얻는 것을 역부호화(invEnc)라 한다.
수학식 6을 참조하여, 패리티 비트에 대한 가지 메트릭과 입력 비트에 대한 가지 메트릭의 연결 관계를 살펴보면 수학식 13과 같다
Figure 112010075491326-pat00021
그러므로 패리티 비트에 대한 가지 메트릭과 입력 비트에 대한 가지 메트릭의 관계식은 수학식 14와 같다.
Figure 112010075491326-pat00022
또한, 패리티 비트에 대한 순방향 상태 메트릭과 입력 비트에 대한 순방향 상태 메트릭의 연결 관계를 살펴보면 수학식 15와 같다.
Figure 112010075491326-pat00023
중략
Figure 112010075491326-pat00024
그러므로 패리티 비트에 대한 순방향 상태 메트릭과 입력 비트에 대한 순방향 상태 메트릭의 관계식은 수학식 16와 같다.
Figure 112010075491326-pat00025
또한, 패리티 비트에 대한 역방향 상태 메트릭과 입력 비트에 대한 역방향 상태 메트릭의 연결 관계를 살펴보면 수학식 17과 같다.
Figure 112010075491326-pat00026
그러므로 패리티 비트에 대한 역방향 상태 메트릭과 입력 비트에 대한 역방향 상태 메트릭의 관계식은 수학식 18와 같다.
Figure 112010075491326-pat00027
상기 수학식 14, 수학식 16 및 수학식 18의 관계식을 사용하여 Yk에 대한 로그 우도비 L(Yk)를 구하면 수학식 19와 같다.
Figure 112010075491326-pat00028
수학식 19를 참조하면, MAP 복호기에 입력되는 값이 동일한 경우, Yk에 대한 로그 우도비는 별도의 MAP 장치를 사용하여 계산할 필요가 없이 기존의 dk에 대한 로그 우도비를 계산할 때 사용한 상태 메트릭의 인덱스만을 변환시킴으로써 구할 수 있다. 또한, 인덱스 변환은 역부호화 관계식을 이용하여 간단하게 수행할 수 있다.
종래의 터보 복호기에서 사용되던 MAP은 정보 비트만을 향상하여 터보 복호를 수행하였다. 하지만, 정보 비트뿐만 아니라 패리티 비트도 향상하여 터보 복호를 수행하면 반복 복호 방식인 터보 복호의 부호이득이 향상되고 오류마루를 낮출 수 있다. 그러나, 종래의 터보 복호를 위한 MAP 장치는 패리티 비트에 대한 LLR을 계산할 수 없으므로, 패리티 비트를 향상시키기 위해서는 패리티 비트에 대한 LLR 계산을 위한 별도의 MAP 장치가 필요하다.
그런데, 상기 수학식 14, 16, 18의 관계식을 활용하여 MAP 장치를 구현하면 패리티 비트 향상을 위하여 별도의 MAP을 사용하지 않고 패리티 정보 비트 향상을 위한 로그 우도비를 계산할 수 있어 연산량를 최소할 수 있다. 또한, 상기 수학식 14, 16, 18의 관계식을 활용하여 MAP 장치를 구현하면 Max Log MAP 알고리즘을 채택하는 경우에 로그 우도비의 계산을 더욱 간략하게 할 수 있어 적은 연산량의 증가만으로 Max Log MAP의 성능을 향상시킬 수 있다.
나아가, 상기 수학식 14, 16, 18의 관계식을 활용하여 MAP장치를 구현하면 기본적으로 메시지 정보 비트의 사후 확률뿐 아니라 패리티 정보비트의 사후 확률을 제공하기 때문에 하이브리드 ARQ의 컴바이너의 가능성을 제공할 수 있다.
DVC 영상 시스템의 부호화기에서는 압축율을 최대화하기 위하여 패리티 비트를 분할하여 전송하고 복호가 완료되지 않으면 재전송을 수행한다. 이 때 복호에 본 발명에 따른 MAP을 적용하면 패리티 정보비트의 사후 확률 값을 얻을 수 있으므로 신뢰도가 향상된 패리키 비트를 가지고 컴바이닝을 용이하게 할 수 있다.
또한, 상기의 전개과정을 비이진 터보 코드의 복호에도 적용 가능하여 향상된 성능의 MAP 장치를 구현할 수도 있다.
이하에서는 상기 수학식 14, 16, 18의 관계식을 활용하여 구현되는 패리티 생성 장치 및 MAP 장치에 대해 설명한다.
도 2은 본 발명의 터보 복호를 위한 MAP 장치의 기능 블록을 도시한 기능 블록도이다.
도 2를 참조하면, 본 발명의 MAP 장치(100)는 제1 상태 메트릭 연산부(110), 제2 상태 메트릭 연산부(120), 패리티 계산부(140) 및 정보 계산부(130)를 포함하여 구성될 수 있다.
제1 상태 메트릭 연산부(110)는 입력 심볼에 대한 순방향 및 역방향 상태 메트릭을 구할 수 있다. 순방향 및 역방향 상태 메트릭을 도출하기 위한 연산 방법은 Pietrobon의 MAP 알고리즘을 사용할 수 있다. 상기 순방향 및 역방향 상태 메트릭은 모든 인코더의 상태에 대해서 각각 구할 수 있다. 복호화기 측에서는 부호화기 측의 인코더 상황을 알 수 없기 때문에 모든 인코더의 상태에 대한 상태 메트릭을 구하고 이를 이용하여 확률적으로 정보 비트를 도출할 수 있게 한다.
제1 상태 메트릭 연산부(110)는 가지 메트릭 계산기, 제1 연산기 및 제2 연산기를 포함하여 구성될 수 있다.
가지 메트릭 계산기(111)는 상기 입력 심볼의 격자도 구조의 가지의 상관 관계를 이용해 가지 메트릭을 계산하고, 제1 연산기(113)는 가지 메트릭을 이용해 해당 주기의 순방향 상태 메트릭을 계산하며, 제2 연산기(115)는 가지 메트릭을 이용해 해당 주기의 역방향 상태 메트릭을 계산할 수 있다.
제2 상태 메트릭 연산부(120)는 인코더(encoder) 상태에 따른 정보 비트에 대한 순방향 및 역방향 상태 메트릭과 입력 심볼간의 관계를 유지 또는 변경하여 패리티 비트에 대한 순방향 및 역방향 상태 메트릭을 계산할 수 있다. 제2 상태 메트릭 연산부(120)는 상기 수학식 16 및 18의 관계식을 이용하여, 패리티 비트에 대한 순방향 및 역방향 상태 메트릭을 간단히 계산할 수 있다.
또한, 제2 상태 메트릭 연산부(120)는 상기 인코더(encoder) 상태에 따른 상기 입력 심볼, 상기 패리티 비트 및 상기 복호 상태 간의 관계에 대한 테이블을 통신 시스템이나 영상 처리 시스템에 따라서 저장하여 두고 입력되는 상태 메트릭을 정보 비트에 대한 순방향 및 역방향 상태 메트릭으로부터 간단하게 얻을 수 있다.
정보 계산부(130)는 입력 심볼에 대한 상태 메트릭을 이용하여 정보 비트를 복호하며, 패리티 계산부(140)는 패리티 비트에 대한 상태 메트릭을 이용하여 패리티 비트를 복호할 수 있다. 또한, 정보 계산부(130) 및 패리티 계산부(140)는 LLR 알고리즘을 이용하여 정비 비트 및 패리티 비트를 계산할 수 있다.
또한, 본 발명의 패리티 생성 장치는 상기 제2 상태 메트릭 연산부(120) 및 패리티 계산부(140)를 포함하여 구성될 수 있다.
제1 상태 메트릭 연산부(110) 및 정보 계산부(130)는 종래의 MAP 장치에 포함되어 있으므로, 종래의 MAP 장치에서 상태 메트릭 정보만을 전달받아서 패리티 비트에 대한 상태 메트릭을 계산하고 패리티 비트를 복호할 수 있다.
종래의 MAP 장치에 본 발명의 패리티 생성 장치(120, 140)만을 추가하여 손쉽게 MAP 장치(100)를 구현할 수 있어 확장성을 부여할 수 있다.
도 3는 본 발명의 MAP 장치를 이용한 터보 복호 장치의 기능 블록을 도시한 기능 블록도이다.
도 3를 참조하면, 상기 터보 복호 장치(1000)는 종래의 터보 복호 장치의 MAP 장치가 배치되어야 할 장소에 본 발명의 MAP 장치(100)를 배치하여 구현할 수 있다. 상기 터보 복호 장치(1000)는 반복 복호를 수행할 수 있는 구조를 가지고 있다. 상기 터보 복호 장치(1000)는 MAP 장치(100)에서 향상시킨 정보 비트를 인터리버(200)를 통해 인터리빙시켜 다시 MAP 장치(100)에서 향상시키고, 디인터리버(300)를 통해 디인터리빙시켜 또다시 MAP 장치(100)에서 향상시킨다.
도 3에 도시된 터보 복호 장치(1000)는 종래의 터보 복호 장치에 비해서 LLR(Y1k) 및 LLR(Y2k)를 더 얻을 수 있다.
도 4는 본 발명의 MAP 장치를 적용한 터보 복호 장치를 이용해 구현한 분산 영상 코딩 시스템의 기능 블록을 도시한 기능 블록도이다.
도 4를 참조하면 분산 영상 코딩 시스템은 터보 부호화기(400), 버퍼(500), 역천공기(depuncture, 600) 및 본 발명의 MAP 장치(100)를 적용한 터보 복호 장치(1000) 및 정보기(Side Inform, 700)를 포함하여 구성될 수 있다.
분산 영상 코딩 시스템은 통신 채널에서 에러 정정을 수행하던 기술을 활용하여 영상 코딩을 수행하는 시스템이다. 데이터 제공측(부호화측)은 프레임 간의 영상 정보 변화량만을 전송할 수 있다. 또한, 데이터 수신측(복호화측)은 이전 프레임 정보와 수신되는 영상 정보 변화량을 이용하여 해당 프레임의 영상 데이털를 복원할 수 있다. 정보기(700)에서 출력되는 정보는 해당 프레임의 이전 프레임의 영상 정보가 될 수 있다.
이와 관련된 보다 자세한 내용은 논문 Distributed video coding(B. Girod, A. Aaron, S. Rane and D. Rebollo-Monedero,Proceedings of the IEEE, Special Issue on Video Coding and Delivery, vol. 93, no. 1, pp. 71-83, January 2005. Invited paper)을 참조할 수 있다.
기존의 분상 영상 코딩 시스템에서는 LLR(Yk)를 구하지 않고 복호를 수행하기 때문에 이전 주기에 수신된 Yk값을 저장해 두었다가 해당 주기에 수신된 Yk과 연접하여 사용한다. 하지만, 본 발명의 MAP 장치(100)를 적용한 터보 복호 장치(1000)의 경우 LLR(Yk)를 출력하므로 수신된 패리티 비트뿐 아니라 천공된 패리티 비트의 향상된 값을 얻을 수 있다. 따라서, 터보 복호 장치(1000)의 성능 향상을 가져와 분산 영상 코딩 시스템의 성능 향상도 얻을 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 당업자에게 있어 명백할 것이다.
100: MAP 장치
110: 제1 상태 메트릭 연산부 120: 제2 상태 메트릭 연산부
130: 정보 계산부 140: 패리티 계산부
111: 가지 메트릭 계산기 113: 제1 연산기
115: 제2 연산기
200: 인터리버 300: 디인터리버
400: 터보 부호화기 500: 버퍼
600: 역천공기 700: 정보기
410, 420: 구성 부호화기 430: 인터리버
411, 413, 415, 421, 423, 425: 플립/플랍
1000: 터보 복호 장치

Claims (8)

  1. 인코더(encoder) 상태에 따른 정보 비트에 대한 순방향 및 역방향 상태 메트릭과 입력 심볼간의 관계를 유지 또는 변경함으로써 상기 정보 비트에 대한 순방향 및 역방향 상태 메트릭을 이용하여 패리티 비트에 대한 순방향 및 역방향 상태 메트릭을 계산하는 패리티 상태 메트릭 연산부; 및
    상기 패리티 상태 메트릭 연산부에서 계산한 패리티 비트에 대한 순방향 및 역방향 상태 메트릭을 이용해 패리티 비트를 계산하는 패리티 계산부를 포함하는 것을 특징으로 하는 터보 복호를 위한 패리티 생성 장치.
  2. 제1항에 있어서, 상기 패리티 비트에 대한 순방향 및 역방향 상태 메트릭은 MAP(Maximum A Posteriori) 알고리즘에 따라 계산된 것을 특징으로 하는 터보 복호를 위한 패리티 생성 장치.
  3. 제2항에 있어서, 상기 패리티 상태 메트릭 연산부는
    상기 인코더(encoder) 상태에 따른 상기 입력 심볼, 상기 패리티 비트 및 복호 상태 간의 관계에 대한 테이블을 이용하여 상기 정보 비트에 대한 순방향 및 역방향 상태 메트릭과 입력 심볼간의 관계를 유지 또는 변경하는 것을 특징으로 하는 터보 복호를 위한 패리티 생성 장치.
  4. 제1항에 있어서, 상기 패리티 계산부는
    LLR(Log Likehood Ratio) 기법을 적용하여 패티리 비트를 계산하는 것을 특징으로 하는 터보 복호를 위한 패리티 생성 장치.
  5. 입력 심볼을 기반으로 정보 비트에 대한 순방향 및 역방향 상태 메트릭을 구하는 제1 상태 메트릭 연산부;
    상기 제1 상태 메트릭 연산부에서 계산한 정보 비트에 대한 순방향 및 역방향 상태 메트릭을 이용해 정보 비트를 계산하는 정보 계산부;
    인코더(encoder) 상태에 따른 정보 비트에 대한 상기 순방향 및 역방향 상태 메트릭과 입력 심볼간의 관계를 유지 또는 변경함으로써 상기 정보 비트에 대한 순방향 및 역방향 상태 메트릭을 이용하여 패리티 비트에 대한 순방향 및 역방향 상태 메트릭을 계산하는 제2 상태 메트릭 연산부; 및
    상기 제2 상태 메트릭 연산부에서 계산한 패리티 비트에 대한 순방향 및 역방향 상태 메트릭을 이용해 패리티 비트를 계산하는 패리티 계산부를 포함하는 것을 특징으로 하는 터보 복호를 위한 MAP 장치.
  6. 제5항에 있어서, 상기 패리티 비트에 대한 순방향 및 역방향 상태 메트릭은 MAP(Maximum A Posteriori) 알고리즘에 따라 계산된 것을 특징으로 하는 터보 복호를 위한 MAP 장치.
  7. 제6항에 있어서, 상기 제1 상태 메트릭 연산부는
    상기 입력 심볼의 격자도 구조의 가지의 상관 관계를 이용해 가지 메트릭을 계산하는 가지 메트릭 계산기;
    상기 계산된 가지 메트릭을 이용해 해당 주기의 순방향 상태 메트릭을 계산하는 제1 연산기; 및
    상기 계산된 가지 메트릭을 이용해 해당 주기의 역방향 상태 메트릭을 계산하는 제2 연산기를 포함하는 것을 특징으로 하는 터보 복호를 위한 MAP 장치.
  8. 제5항에 있어서, 상기 패리티 계산부 및 상기 정보 계산부는
    LLR(Log Likehood Ratio) 알고리즘을 적용하여 패티리 비트 및 정보 비트를 각각 계산하는 것을 특징으로 하는 패리티 생성 장치.
KR1020100115080A 2009-12-18 2010-11-18 터보 복호를 위한 패리티 생성 장치 및 ｍａｐ 장치 KR101441009B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/972,289 US8539325B2 (en) 2009-12-18 2010-12-17 Parity generating apparatus and map apparatus for turbo decoding

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20090127538 2009-12-18
KR1020090127538 2009-12-18

Publications (2)

Publication Number Publication Date
KR20110070778A KR20110070778A (ko) 2011-06-24
KR101441009B1 true KR101441009B1 (ko) 2014-09-17

Family

ID=44402239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100115080A KR101441009B1 (ko) 2009-12-18 2010-11-18 터보 복호를 위한 패리티 생성 장치 및 ｍａｐ 장치

Country Status (1)

Country Link
KR (1) KR101441009B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050042869A (ko) * 2003-11-04 2005-05-11 삼성전자주식회사 구현이 간단한 ｍａｐ디코더 및 그의 디코딩 방법
US20090300463A1 (en) * 2008-05-28 2009-12-03 Texas Instruments Incorporated System and method for determining parity bit soft information at a turbo decoder output

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050042869A (ko) * 2003-11-04 2005-05-11 삼성전자주식회사 구현이 간단한 ｍａｐ디코더 및 그의 디코딩 방법
US20090300463A1 (en) * 2008-05-28 2009-12-03 Texas Instruments Incorporated System and method for determining parity bit soft information at a turbo decoder output

Also Published As

Publication number Publication date
KR20110070778A (ko) 2011-06-24

Similar Documents

Publication Publication Date Title
US6813742B2 (en) High speed turbo codes decoder for 3G using pipelined SISO log-map decoders architecture
EP1480347A1 (en) Digital transmission method of the error-correcting coding type
US8583975B2 (en) Packet combining device and method for communication system using hybrid automatic repeat request
Shaheen et al. Performance analysis of high throughput map decoder for turbo codes and self concatenated convolutional codes
EP1821415B1 (en) Hybrid decoding using multiple turbo decoders in parallel
Aarthi et al. Attenuation Factor approach to minimize the correlation effect in Soft Output Viterbi Algorithm
US8539325B2 (en) Parity generating apparatus and map apparatus for turbo decoding
KR101441009B1 (ko) 터보 복호를 위한 패리티 생성 장치 및 ｍａｐ 장치
Gnanasekaran et al. Performance enhancement of modified turbo decoding algorithms for mobile WiMAX
Fowdur et al. Performance of Turbo coded 64-QAM with joint source channel decoding, adaptive scaling and prioritised constellation mapping
Haffane et al. Convergence analysis of the unpunctured turbo trellis-coded modulation (UTTCM)
Kbaier et al. Reducing the convergence loss of 3-dimensional turbo codes
KR20090014905A (ko) 네트워크 부호화 장치 및 방법
EP1094612A1 (en) SOVA Turbo decoder with decreased normalisation complexity
Anghel et al. CTC Turbo decoding architecture for H-ARQ capable WiMAX systems implemented on FPGA
Shim et al. A new stopping criterion for turbo codes
Zhang et al. Research and improvement on stopping criterion of Turbo iterative decoding
KR20070112326A (ko) 고속 데이터 전송에 적합한 터보 부호화 방법 및 장치
Fowdur et al. Joint source channel decoding and iterative symbol combining with turbo trellis-coded modulation
Sharma et al. A review on performance analysis on LOG-MAP & SOVA Decoder
Kim et al. A Memory‐Efficient Block‐wise MAP Decoder Architecture
Bahirgonde et al. BER analysis of turbo decoding algorithms
Pushpa et al. Error Rate Analysis of Sliding Window Algorithm in Turbo Decoding
Shim et al. An efficient iteration decoding stopping criterion for turbo codes
Yang et al. Iterative joint source channel decoding in wireless sensor networks

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20170828

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190826

Year of fee payment: 6