KR101440308B1 - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
KR101440308B1
KR101440308B1 KR1020130018391A KR20130018391A KR101440308B1 KR 101440308 B1 KR101440308 B1 KR 101440308B1 KR 1020130018391 A KR1020130018391 A KR 1020130018391A KR 20130018391 A KR20130018391 A KR 20130018391A KR 101440308 B1 KR101440308 B1 KR 101440308B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
buffer layer
photosensor
semiconductor device
Prior art date
Application number
KR1020130018391A
Other languages
Korean (ko)
Other versions
KR20140105052A (en
Inventor
김덕훈
조영상
Original Assignee
옵토팩 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 옵토팩 주식회사 filed Critical 옵토팩 주식회사
Priority to KR1020130018391A priority Critical patent/KR101440308B1/en
Publication of KR20140105052A publication Critical patent/KR20140105052A/en
Application granted granted Critical
Publication of KR101440308B1 publication Critical patent/KR101440308B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

본 발명은 기판과, 기판 상에 형성되며, 기판을 절단할 때 기판에 가해지는 스트레스를 완화하기 위한 완충층과, 완충층 상에 형성되며, 적어도 한층의 절연층, 적어도 한층의 도전층의 적어도 어느 하나를 포함하는 소자층을 포함하는 반도체 장치 및 그 제조 방법을 제시한다.The present invention provides a semiconductor device comprising: a substrate; a buffer layer formed on the substrate to reduce stress applied to the substrate when cutting the substrate; a buffer layer formed on the buffer layer and including at least one insulating layer, And a method of manufacturing the semiconductor device.

Description

반도체 장치 및 그 제조 방법{Semiconductor device and method of manufacturing the same}Semiconductor device and method of manufacturing same

본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 스크라이빙 불량을 해결할 수 있는 반도체 장치 및 그 제조 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device and a manufacturing method thereof capable of solving scribing defects.

DRAM, 플래쉬 메모리 등의 메모리 반도체, 포토 센서(photo sensor) 등은 실리콘 웨이퍼 등의 기판 상에 소정 박막의 증착, 사진 및 식각 등의 공정을 반복 실시하여 소정의 구조물을 형성한다. 또한, 소정의 구조물 제조가 완료된 후 소정의 칩 단위로 기판을 절단하는 스크라이브 공정을 실시한다.Memory semiconductors such as DRAM and flash memory, photo sensors, and the like are formed on a substrate such as a silicon wafer by repeating processes such as deposition, photolithography and etching of a predetermined thin film to form a predetermined structure. In addition, a scribe process for cutting the substrate in a predetermined chip unit is performed after the completion of the manufacture of the predetermined structure.

예를 들어, 포토 센서는 사람이나 사물의 이미지를 촬영하는 기능을 갖는 반도체 소자로서, 기판 상에 광전 변환층, 컬러 필터, 마이크로 렌즈 등의 구조물을 형성한 후 각 칩 단위로 기판을 절단하고, 절단된 포토 센서 칩을 유리 기판 등의 투명 기판과 접합하여 패키징한다. 이러한 패키징 방식을 칩 스케일 패키지(Chip Scale Package; CSP)이라 한다. 이때, 포토 센서 칩을 형성하기 위해 스크라이브 라인을 따라 기판을 절단하게 된다. 즉, 포토 센서 등의 반도체 장치 제조 시 복수의 단위 칩과 그 사이의 스크라이브 라인을 정의하고, 스크라이브 라인을 따라 기판을 절단함으로써 복수의 단위 칩이 생산된다.For example, a photo sensor is a semiconductor device having a function of picking up an image of a person or an object. A photoelectric conversion layer, a color filter, a microlens or the like is formed on a substrate, The cut photo sensor chip is bonded to a transparent substrate such as a glass substrate and packaged. Such a packaging method is referred to as a chip scale package (CSP). At this time, the substrate is cut along the scribe line to form the photosensor chip. That is, a plurality of unit chips and a scribe line therebetween are defined in manufacturing a semiconductor device such as a photo sensor, and a plurality of unit chips are produced by cutting the substrate along the scribe line.

스크라이브 라인을 따라 절단하기 위해 블레이드 등의 절단 장치를 이용하여 기계적인 힘을 기판에 가하게 된다. 그런데, 기판에 가해지는 기계적인 힘에 의해 기판이 파손되어 칩핑(chipping)이나 크랙(crack) 등을 발생시킨다. 또한, 기계적인 힘에 의해 기판이 절단되면서 실리콘 분진(dust)이 발생되고, 이러한 분진에 의해 소자가 오동작할 수 있다. 특히 포토 센서는 분진이 포토 센서 상부로 비산되어 마이크로 렌즈를 손상시키는 등 화상 불량의 원인이 될 수 있다.
A mechanical force is applied to the substrate using a cutting device such as a blade to cut along the scribe line. However, the substrate is damaged by the mechanical force applied to the substrate, and chipping and cracks are generated. Further, silicon dust is generated as the substrate is cut by a mechanical force, and the device may malfunction due to such dust. Particularly, the photosensor may scatter the dust on the photosensor, damaging the microlens, and causing image defects.

본 발명은 스크라이브 공정 시 절단 장치가 기판에 직접 접촉되지 않도록 하여 기판의 파손을 방지할 수 있고, 분진 발생을 방지할 수 있는 반도체 장치 및 그 제조 방법을 제공한다.The present invention provides a semiconductor device capable of preventing breakage of a substrate by preventing a cutting device from directly contacting a substrate during a scribing process, and to prevent generation of dust, and a manufacturing method thereof.

본 발명은 기판 상에 스크라이브 공정 시의 스트레스를 완화시킬 수 있는 완충층을 형성함으로써 스크라이브 불량을 방지할 수 있는 반도체 장치 및 그 제조 방법을 제공한다.
The present invention provides a semiconductor device capable of preventing a scribe defect by forming a buffer layer on a substrate capable of relieving stress during a scribing process, and a manufacturing method thereof.

본 발명의 일 예에 따른 반도체 장치는 기판; 상기 기판 상의 적어도 소정 영역에 형성되며, 상기 기판을 절단할 때 상기 기판에 가해지는 스트레스를 완화하기 위한 완충층; 및 상기 완충층을 포함한 상기 기판 상에 형성되며, 적어도 한층의 절연층, 적어도 한층의 도전층의 적어도 어느 하나를 포함하는 소자층을 포함한다.A semiconductor device according to an embodiment of the present invention includes a substrate; A buffer layer formed on at least a predetermined region on the substrate and adapted to relieve stress applied to the substrate when cutting the substrate; And an element layer formed on the substrate including the buffer layer, the element layer including at least one of an insulating layer and at least one conductive layer.

상기 기판은 반도체 기판, 글래스 기판, 플라스틱 기판을 포함한다.The substrate includes a semiconductor substrate, a glass substrate, and a plastic substrate.

상기 완충층은 유기물층을 포함한다.The buffer layer includes an organic material layer.

상기 완충층은 스크라이브 라인에 적어도 상기 스크라이브 라인의 폭으로 형성된다.The buffer layer is formed on the scribe line at least at the width of the scribe line.

상기 완충층은 상기 기판 전체 상부에 형성된다.The buffer layer is formed on the entire upper surface of the substrate.

상기 소자층은 반도체 메모리의 적층 구조, 포토 센서의 적층 구조, 디스플레이 소자의 적층 구조를 포함한다.The device layer includes a stack structure of a semiconductor memory, a stack structure of a photosensor, and a stack structure of a display device.

상기 포토 센서 적층 구조는 상기 완충층 상에 형성된 광전 변환층; 상기 광전 변환층 상에 형성된 패시베이션층; 및 상기 패시베이션층 상에 형성된 폴리머층을 포함한다.
The photosensor laminated structure includes a photoelectric conversion layer formed on the buffer layer; A passivation layer formed on the photoelectric conversion layer; And a polymer layer formed on the passivation layer.

본 발명의 다른 예에 따른 반도체 장치의 제조 방법은 기판 상의 적어도 소정 영역에 완충층을 형성하는 단계; 상기 완충층을 포함한 기판 상에 적어도 한층의 절연층, 적어도 한층의 도전층의 적어도 어느 하나를 포함하는 소자층을 형성하는 단계; 및 스크라이브 라인을 따라 상기 소자층으로부터 상기 기판을 절단하여 개별 칩을 분리하는 단계를 포함한다.According to another aspect of the present invention, a method of manufacturing a semiconductor device includes forming a buffer layer on at least a predetermined region on a substrate; Forming an element layer including at least one of an insulating layer and at least one conductive layer on the substrate including the buffer layer; And cutting the substrate from the element layer along a scribe line to separate individual chips.

상기 기판은 반도체 기판, 글래스 기판, 플라스틱 기판을 포함한다.The substrate includes a semiconductor substrate, a glass substrate, and a plastic substrate.

상기 완충층은 유기물층을 포함한다.The buffer layer includes an organic material layer.

상기 소자층은 반도체 메모리 구조, 포토 센서 구조, 디스플레이 구조를 포함한다.
The device layer includes a semiconductor memory structure, a photosensor structure, and a display structure.

본 발명은 기판 상에 반도체 메모리 소자, 포토 센서 등의 구조물로 이루어지는 소자층을 형성한 후 스크라이브 라인을 따라 기판을 절단하여 복수의 개별 칩으로 분리하는 반도체 제조 공정에서 기판 상에 완충층을 형성함으로써 절단 장치에 의해 기판에 전달되는 기계적인 힘을 완화시켜 기판 손상을 방지할 수 있다. 따라서, 기판의 크랙, 칩핑 등에 의한 개별 칩의 불량률을 줄일 수 있어 생산성을 향상시킬 수 있다.
The present invention relates to a semiconductor device manufacturing method and a semiconductor device manufacturing method thereof, in which an element layer composed of a structure such as a semiconductor memory device and a photo sensor is formed on a substrate, and then a substrate is cut along a scribe line to separate the semiconductor substrate into a plurality of individual chips, The mechanical force transmitted to the substrate by the apparatus can be relaxed to prevent the substrate from being damaged. Therefore, the defective rate of individual chips due to cracks, chipping, etc. of the substrate can be reduced and productivity can be improved.

도 1 내지 도 3은 본 발명에 따른 본 발명의 실시 예에 따른 반도체 장치의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 4 및 도 5는 본 발명의 일 실시 예에 따른 포토 센서 패키지의 평면도 및 단면도.
도 6 내지 도 9는 본 발명의 일 실시 예에 따른 포토 센서 칩의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
도 10 내지 도 14는 본 발명의 일 실시 예에 따른 포토 센서 패키지의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.1 to 3 are sectional views of devices in order to explain a method of manufacturing a semiconductor device according to an embodiment of the present invention.
4 and 5 are a plan view and a cross-sectional view of a photosensor package according to an embodiment of the present invention.
6 to 9 are sectional views of devices in order to explain a method of manufacturing a photosensor chip according to an embodiment of the present invention.
10 to 14 are sectional views of devices in order to explain a method of manufacturing a photosensor package according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of other various forms of implementation, and that these embodiments are provided so that this disclosure will be thorough and complete, It is provided to let you know completely.

도 1 내지 도 3은 본 발명에 따른 반도체 장치의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.FIGS. 1 to 3 are sectional views of devices in order to describe a method of manufacturing a semiconductor device according to the present invention.

도 1을 참조하면, 기판(10) 상에 완충층(20)을 형성한다. 기판(10)은 그 상부에 형성되는 소자 구조물의 구조에 따라 재질이 선택될 수 있다. 예를 들어, 소자 구조물로서 DRAM, 플래쉬 메모리 등의 반도체 메모리 소자가 형성되거나, 포토 센서가 형성되는 경우 기판(10)은 실리콘 웨이퍼 등의 반도체 기판을 이용할 수 있다. 또한, 소자 구조물로서 디스플레이 소자가 구현되는 경우 기판(10)은 글래스 기판일 있으며, 플렉서블 디스플레이 소자가 구현되는 경우 기판(10)은 플라스틱 기판(PE, PES, PET, PEN 등)이 이용될 수 있다. 그 이외에 기판으로 실리콘 기판, 절연층 및 반도체층이 적층된 SOI(Silicon On Insulator) 기판이 이용될 수도 있다. 즉, 기판(10)은 그 상부에 형성되는 반도체 장치의 구조에 따라 반도체 기판, 글래스 기판, 플라스틱 기판, 절연 기판, 금속 기판 등을 이용할 수 있다. 또한, 완충층(20)은 기판(10) 상에 형성된 복수의 구조물이 형성된 소자 구조물을 개별 소자로 절단하여 복수의 칩을 형성하기 위해 기판(10)을 절단할 때 발생되는 스트레스를 완화하기 위해 형성된다. 이러한 완충층(20)은 기판(10) 상의 전체 영역에 형성될 수 있고, 소정 영역에 형성될 수도 있다. 즉, 완층층(20)을 형성한 후 포토리소그래피 공정 등에 의해 패터닝하여 적어도 스크라이브 라인(SL)의 폭으로 형성될 수도 있다. 이러한 완충층(20)은 유기물층을 이용하여 형성할 수 있는데, 바람직하게는 200∼250℃ 정도의 온도에서 경화될 수 있는 저온 경화 물질을 이용하여 형성할 수 있다. 이러한 저온 경화 물질의 예로는 보우(bow)사의 인터비아(intervia), JSR사의 WPR을 이용할 수 있다. 또한, 완충층(20)은 예를 들어 스크린 인쇄법, 디스펜스법, 스핀 도포법에 의해 형성될 수 있고, 저온 경화 공정을 통해 경화시킬 수 있다. 한편, 기판(10)의 재질, 완충층(20)의 재질 등에 따라 기판(10)과 완충층(20)이 잘 접합되지 않을 수도 있는데, 이를 방지하기 위해 기판(10) 상에 접착층(미도시)을 형성한 후 완충층(20)을 형성할 수도 있다. Referring to FIG. 1, a buffer layer 20 is formed on a substrate 10. The material of the substrate 10 may be selected according to the structure of the device structure formed thereon. For example, when a semiconductor memory device such as a DRAM or a flash memory is formed as a device structure or a photosensor is formed, a substrate such as a silicon wafer may be used as the substrate 10. When a display device is implemented as a device structure, the substrate 10 may be a glass substrate. In the case where a flexible display device is implemented, a plastic substrate (PE, PES, PET, PEN, etc.) . Alternatively, an SOI (Silicon On Insulator) substrate in which a silicon substrate, an insulating layer, and a semiconductor layer are stacked may be used as a substrate. That is, the substrate 10 may be a semiconductor substrate, a glass substrate, a plastic substrate, an insulating substrate, a metal substrate, or the like, depending on the structure of the semiconductor device formed thereon. The buffer layer 20 is formed to reduce the stress generated when the substrate 10 is cut to form a plurality of chips by cutting the element structure having a plurality of structures formed on the substrate 10 into individual elements, do. The buffer layer 20 may be formed in the entire region on the substrate 10 and may be formed in a predetermined region. That is, the full width layer 20 may be formed and patterned by a photolithography process or the like so as to have a width of at least a scribe line SL. The buffer layer 20 may be formed using an organic material layer, and may be formed using a low-temperature curing material that can be cured at a temperature of about 200 to 250 캜. Examples of such a low-temperature curing material may be an intervia of bow, WPR of JSR Corporation. The buffer layer 20 may be formed by, for example, a screen printing method, a dispensing method, or a spin coating method, and may be cured through a low-temperature curing step. On the other hand, the substrate 10 and the buffer layer 20 may not be well bonded depending on the material of the substrate 10 and the material of the buffer layer 20. To prevent this, an adhesive layer (not shown) is formed on the substrate 10 The buffer layer 20 may be formed.

도 2를 참조하면, 완충층(20) 상에 적어도 일층의 구조물이 적층 형성된 소자층(30)을 형성한다. 예를 들어, 소자층(30)은 적어도 하나의 절연층, 적어도 하나의 도전층, 적어도 하나의 폴리머층 등으로 이루어질 수 있으며, 이들이 적층되거나 소정 간격 이격되어 형성될 수 있다. 또한, 소자층(30)은 소정 패턴으로 형성될 수도 있다. 이러한 소자층(30)은 예를 들어 DRAM, 플래쉬 메모리 등의 반도체 메모리 소자를 이루는 적층 구조일 수 있으며, 광전 변환층, 컬러 필터, 마이크로 렌즈 등의 포토 센서의 구조물일 수 있다. 또한, 소자층(30)이 형성될 때 칩 단위로 소자층(30)으로부터 기판(10)을 절단하기 위한 스크라이브 라인(S L)을 정의한다.Referring to FIG. 2, an element layer 30 having a structure of at least one layer stacked on a buffer layer 20 is formed. For example, the element layer 30 may be composed of at least one insulating layer, at least one conductive layer, at least one polymer layer, or the like, and these may be stacked or spaced apart at a predetermined interval. In addition, the element layer 30 may be formed in a predetermined pattern. The element layer 30 may be a laminated structure of a semiconductor memory element such as a DRAM or a flash memory, and may be a structure of a photoelectric sensor such as a photoelectric conversion layer, a color filter, or a microlens. In addition, a scribe line S L is defined for cutting the substrate 10 from the element layer 30 on a chip-by-chip basis when the element layer 30 is formed.

도 3을 참조하면, 스크라이브 라인(DL)을 따라 예를 들어 블레이드(40)를 이용하여 기판(10)을 절단한다. 이에 따라 개별 칩(50)이 제조된다. 이때, 기판(10) 상에 완충층(20)이 형성되기 때문에 스크라이브 공정 시 블레이드(40)를 통한 기계적인 힘이 기판(10)에 직접 전달되지 못하게 된다. 즉, 완충층(20)이 기판(10)에 전달되는 스트레스를 완화함으로써 기판(10)에 인가되는 스트레스를 줄일 수 있다. 따라서, 기판(10)에 기계적인 힘이 직접 인가되는 경우 발생되는 크랙, 칩핑 등을 방지할 수 있고, 분진 발생 또한 방지할 수 있다.
Referring to FIG. 3, the substrate 10 is cut along the scribe line DL using, for example, a blade 40. [ Whereby the individual chips 50 are manufactured. At this time, since the buffer layer 20 is formed on the substrate 10, the mechanical force through the blade 40 can not be directly transmitted to the substrate 10 during the scribing process. That is, the stress applied to the substrate 10 can be reduced by relieving the stress that the buffer layer 20 is transferred to the substrate 10. Therefore, it is possible to prevent cracks, chipping, and the like, which are generated when a mechanical force is directly applied to the substrate 10, and dust generation can be prevented.

상기한 바와 같이 본 발명은 기판(10) 상에 반도체 메모리 소자, 포토 센서 등의 소자층(30)을 형성한 후 스크라이브 라인(SL)을 따라 기판(10)을 절단하여 복수의 개별 칩으로 분리하는 반도체 제조 공정에서 기판(10) 상에 완충층(20)을 형성함으로써 블레이드(40)에 의해 기판(10)에 전달되는 기계적인 힘을 완화시켜 기판(10) 손상을 방지할 수 있다. 따라서, 기판(10)의 크랙, 칩핑 등에 의한 개별 칩의 불량률을 줄일 수 있어 생산성을 향상시킬 수 있다. 이러한 본 발명은 반도체 공정을 이용하는 메모리 소자, 포토 센서 등의 반도체 장치에 이용될 수 있는데, 본 발명의 일 실시 예로서 포토 센서 칩을 포함하는 포토 센서 패키지 및 그 제조 방법에 대해 설명한다.
As described above, according to the present invention, a device layer 30 such as a semiconductor memory device, a photosensor, or the like is formed on a substrate 10, the substrate 10 is cut along a scribe line SL to be separated into a plurality of individual chips The buffer layer 20 is formed on the substrate 10 in the semiconductor manufacturing process to reduce the mechanical force transmitted to the substrate 10 by the blade 40 to prevent the substrate 10 from being damaged. Therefore, the defective rate of individual chips due to cracking, chipping, etc. of the substrate 10 can be reduced and productivity can be improved. The present invention can be applied to a semiconductor device such as a memory device or a photosensor using a semiconductor process. A photo sensor package including a photosensor chip and a manufacturing method thereof will be described as an embodiment of the present invention.

도 4 및 도 5는 본 발명의 일 실시 예에 따른 반도체 장치의 평면도 및 단면도로서, 포토 센서 칩을 포함하는 포토 센서 패키지의 평면도 및 단면도이다.4 and 5 are a plan view and a cross-sectional view of a semiconductor device according to an embodiment of the present invention, and are a plan view and a cross-sectional view of a photosensor package including a photosensor chip.

도 4 및 도 5를 참조하면, 본 발명의 일 실시 예에 따른 포토 센서 패키지는 이미지를 센싱하는 포토 센서 칩(100)과, 포토 센서 칩(100)과 대향 배치되어 포토 센서 칩(100)과 전기적으로 연결된 기판 어셈블리(200)와, 포토 센서 칩(100)과 기판 어셈블리(200)를 전기적으로 연결하기 위한 연결부(300)와, 포토 센서 칩(100)의 픽셀 영역(110)으로의 이물질 유입을 방지하기 위한 실링 링(400)을 포함한다.4 and 5, a photosensor package according to an embodiment of the present invention includes a photo sensor chip 100 for sensing an image, a photo sensor chip 100 disposed opposite to the photo sensor chip 100, A connecting portion 300 for electrically connecting the photosensor chip 100 and the substrate assembly 200 to each other and a foreign matter inlet to the pixel region 110 of the photosensor chip 100 And a sealing ring 400 for preventing the sealing ring 400 from being damaged.

포토 센서 칩(100)은 기판(110)과, 기판(110) 상에 형성된 완충층(120)과, 완충층(120) 상에 적층 형성된 패시베이션층(130) 및 폴리머층(140)을 포함할 수 있다. 기판(110)은 실리콘 기판 등의 반도체 기판을 이용할 수 있으며, 완충층(120)은 기판(100) 상에 형성된 복수의 구조물을 개별 소자로 절단하여 복수의 포토 센서 칩(100)을 형성하기 위해 기판(110)을 절단할 때 발생되는 스트레스를 완화하기 위해 형성된다. 이러한 완충층(120)은 기판(110) 상의 전체 영역에 형성될 수 있고, 소정 영역에 형성될 수도 있다. 즉, 완층층(120)을 형성한 후 패터닝하여 적어도 스크라이브 라인의 폭으로 형성될 수도 있다. 이러한 완충층(120)은 유기물층을 이용하여 형성할 수 있는데, 바람직하게는 200∼250℃ 정도의 온도에서 경화될 수 있는 저온 경화 물질을 이용하여 형성할 수 있다. 한편, 포토 센서 칩(100)은 중앙부에 마련되어 이미지를 센싱하는 픽셀 영역(A)과, 주변부에 마련되어 픽셀 영역(A)에서 촬영한 영상의 전기 신호를 송신하거나, 기타 다른 신호를 송수신하거나, 전력을 공급하기 위한 단자부(미도시)를 포함한다. 픽셀 영역(A)에는 예를 들어 빛을 전기 신호로 변환하는 복수의 광전 변환층(미도시)이 형성되고, 광전 변환층 상에 패시베이션층(130) 및 폴리머층(140)이 적층 형성될 수 있다. 광전 변환층(미도시)은 포토 다이오드(photo diode), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(Pinned Photo Diode; PPD) 및 이들의 조합으로 구성될 수 있다. 또한, 광전 변환층 상에는 복수 층이 형성될 수 있는데, 적어도 한 층의 금속 배선 및 적어도 한 층의 층간 절연막이 형성될 수 있다. 패시베이션층(130)은 광전 변환층 및 상기 구조물 상에 형성되며, 광전 변환층 또는 금속 배선 등의 구조물을 외부로부터 침투되는 습기 등으로부터 보호하기 위해 형성한다. 또한, 패시베이션층(130)은 픽셀 영역(A) 뿐만 아니라 단자부를 포함하는 주변 영역에도 형성될 수 있다. 즉, 패시베이션층(130)은 포토 센서 칩(100)의 일면의 전체 상에 형성될 수 있다. 이러한 패시베이션층(130)은 실리콘 옥사이드(SiO2), TEOS, 실리콘 나이트라이드(SiN), 실리콘 카바이드(SiC), 실리콘 옥시나이트라이드(SiON), 다이아몬드 혼합물의 어느 하나 또는 이들의 혼합물로 형성할 수 있으며, 적어도 둘 이상을 적층하여 형성할 수 있다. 물론, 패시베이션층(130)은 상기 언급된 물질 이외에 소자의 특성에 따라 하부 구조를 보호하는 역할을 수행할 수 있는 다양한 물질을 이용할 수 있다. 한편, 폴리머층(140)은 컬러 필터 및 마이크로 렌즈를 포함하는데, 컬러 필터는 패시베이션층(130) 상에 형성되며, 색을 구분하는 적색, 녹색 및 청색을 포함하여 형성된다. 그리고, 마이크로렌즈는 컬러 필터 상에 마련되어 빛을 광전 변환층에 집중시켜 감도를 향상시키기 위해 형성된다. 이러한 컬러 필터 및 마이크로 렌즈는 포토 센서 칩(100)의 픽셀 영역(A)에 형성된다. 폴리머층(140)의 소정 영역 상에는 실링 링(400)이 형성되는데, 본 발명의 실시 예에 따른 포토 센서 칩(100)은 실링 링(400)이 형성되는 영역의 폴리머층(140)이 제거된다. 즉, 실링 링(400)의 형상, 예를 들어 폐루프 형상을 따라 폴리머층(140)이 제거되어 그 하부의 패시베이션층(130)이 노출되고, 패시베이션층(130)에 접하여 실링 링(400)이 형성된다. 한편, 컬러 필터와 마이크로렌즈 사이에 평탄화막이 형성될 수 있다. 평탄화막은 광전 변환층에 대응되는 영역에 컬러 필터가 형성되고, 이로 인해 발생될 수 있는 단차를 제거하기 위해 형성할 수 있다. 물론, 평탄화막이 형성되는 경우에도 실링 링(400)이 형성될 영역에는 평탄화막도 함께 제거되어 패시베이션층(130)이 노출되도록 한다.The photosensor chip 100 may include a substrate 110, a buffer layer 120 formed on the substrate 110, a passivation layer 130 and a polymer layer 140 stacked on the buffer layer 120 . The substrate 110 may be a semiconductor substrate such as a silicon substrate and the buffer layer 120 may be formed by cutting a plurality of structures formed on the substrate 100 into individual elements to form a plurality of photosensor chips 100, To relieve the stress generated when cutting the substrate 110. The buffer layer 120 may be formed in the entire region on the substrate 110 and may be formed in a predetermined region. That is, the width of the scribe line may be at least the width of the complete layer 120 after patterning. The buffer layer 120 may be formed using an organic material layer, and may be formed using a low-temperature curing material that can be cured at a temperature of about 200 to 250 캜. On the other hand, the photo sensor chip 100 includes a pixel area A provided at the center and sensing an image, an electric signal of an image photographed in the pixel area A provided at the peripheral part, (Not shown). In the pixel region A, for example, a plurality of photoelectric conversion layers (not shown) for converting light into electrical signals are formed, and a passivation layer 130 and a polymer layer 140 are stacked on the photoelectric conversion layer have. The photoelectric conversion layer (not shown) may be composed of a photo diode, a photo transistor, a photo gate, a pinned photodiode (PPD), or a combination thereof. In addition, a plurality of layers may be formed on the photoelectric conversion layer, and at least one metal interconnection and at least one interlayer insulating film may be formed. The passivation layer 130 is formed on the photoelectric conversion layer and the structure, and is formed to protect the structure such as the photoelectric conversion layer or the metal wiring from moisture or the like penetrated from the outside. In addition, the passivation layer 130 may be formed not only in the pixel region A but also in the peripheral region including the terminal portion. That is, the passivation layer 130 may be formed on the entire surface of the photo sensor chip 100. The passivation layer 130 may be formed of any one of or a mixture of silicon oxide (SiO2), TEOS, silicon nitride (SiN), silicon carbide (SiC), silicon oxynitride (SiON) , Or at least two of them may be laminated. Of course, the passivation layer 130 may use various materials capable of protecting the underlying structure according to the characteristics of the device, in addition to the above-mentioned materials. On the other hand, the polymer layer 140 includes a color filter and a microlens, which are formed on the passivation layer 130, and include color-coded red, green, and blue. The microlenses are formed on the color filter to concentrate the light on the photoelectric conversion layer to improve the sensitivity. These color filters and microlenses are formed in the pixel region A of the photosensor chip 100. A sealing ring 400 is formed on a predetermined region of the polymer layer 140. In the photosensor chip 100 according to the embodiment of the present invention, the polymer layer 140 in the region where the sealing ring 400 is formed is removed . That is, the polymer layer 140 is removed along the shape of the sealing ring 400, for example, the closed loop, so that the passivation layer 130 below the polymer layer 140 is exposed, and the sealing ring 400 is brought into contact with the passivation layer 130, . On the other hand, a planarizing film may be formed between the color filter and the microlens. The planarizing film may be formed to remove a step that may be generated by forming a color filter in a region corresponding to the photoelectric conversion layer. Of course, even if a planarizing film is formed, the planarizing film is also removed in the region where the sealing ring 400 is to be formed so that the passivation layer 130 is exposed.

기판 어셈블리(200)는 투명 기판(210)과, 픽셀 영역(A)에 대응되는 영역을 제외한 나머지 영역에 형성된 완충층(220)과, 완충층(220) 상의 포토 센서 칩(100)이 실장되는 투명 기판(210)의 일면 상에 선택적으로 형성된 금속 배선(230)과, 금속 배선(230) 상에 형성되어 금속 배선(230)을 절연하는 절연층(240)을 포함한다. 투명 기판(210)은 유리, 플라스틱 등의 투명 물질로 제작되고, 소정 두께의 판 형상으로 제작될 수 있다. 완충층(220)은 투명 기판(210)을 절단할 때 발생되는 스트레스를 완화하기 위해 형성된다. 즉, 투명 기판(210)에 포토 센서 칩(100)을 접합한 후 투명 기판(210)을 절단하게 되는데, 투명 기판(210)의 절단 시 스트레스를 줄여 투명 기판(210)의 파손 등을 방지하기 완충층(220)을 형성한다. 이러한 완충층(220)은 포토 센서 칩(100)의 픽셀 영역(A)에 대응되는 영역을 제외한 나머지 영역의 투명 기판(210) 상에 형성될 수 있다. 즉, 픽셀 영역(A)에 완충층(220)이 형성되면 이미지 왜곡 등이 발생될 수 있으므로 픽셀 영역(A)에 대응되는 영역의 투명 기판(210) 상에는 완충층(220)이 제거될 수 있다. 이러한 완충층(220)은 포토 센서 칩(100)의 완충층(220)과 마찬가지로 유기물층을 이용하여 형성할 수 있는데, 바람직하게는 200∼250℃ 정도의 온도에서 경화될 수 있는 저온 경화 물질을 이용하여 형성할 수 있다. 또한, 완충층(220)은 그 재질에 따라 투명 기판(210)과의 접착성이 떨어져 후속 공정 시 들뜨는 현상이 발생될 수 있는데, 이를 방지하기 위해 완충층(220)과 투명 기판(210) 사이에 접착층(미도시)을 형성할 수 있다. 한편, 금속 배선(230)이 형성된 투명 기판(210)의 일면 또는 금속 배선(230)이 형성되지 않은 투명 기판(210)의 타면에는 원하는 빛의 파장 대역에서 빛의 감도를 개선하거나 필터링을 위한 광학 물질이 코팅될 수 있다. 예를 들어, 빛이 입사되는 투명 기판(210)의 타면 상에 특정 파장대의 빛을 통과 또는 차단시키기 위한 IR 컷오프 필터(미도시)가 코팅되거나, IR 컷오프 필름(미도시)이 부착될 수도 있다. 금속 배선(230)은 투명 기판(210) 일면 상의 픽셀 영역(A)과 대응되는 영역의 외측에 형성된다. 금속 배선(230)은 인쇄 공정을 이용하여 패턴화되어 형성될 수도 있고, 금속 물질을 증착한 후 사진 및 식각 공정으로 패터닝할 수도 있다. 또한, 금속 배선(230) 상에는 금속 배선(230)의 소정 영역을 노출시키도록 절연층(240)이 형성된다. 즉, 절연층(240)에 의해 포토 센서 칩(100) 및 인쇄 회로 기판(미도시)과 연결되는 금속 배선(230)의 일부 영역이 노출된다. 이러한 절연층(240) 또한 인쇄 공정으로 패턴화되어 형성될 수 있고, 절연 물질을 증착한 후 사진 및 식각 공정을 패터닝 할 수도 있다.The substrate assembly 200 includes a transparent substrate 210 and a buffer layer 220 formed on a region other than a region corresponding to the pixel region A and a transparent substrate 220 on which the photosensor chip 100 on the buffer layer 220 is mounted. A metal wiring 230 selectively formed on one surface of the metal wiring 210 and an insulating layer 240 formed on the metal wiring 230 to insulate the metal wiring 230 from each other. The transparent substrate 210 may be made of a transparent material such as glass or plastic, and may be formed into a plate having a predetermined thickness. The buffer layer 220 is formed to reduce the stress generated when the transparent substrate 210 is cut. That is, after the photosensor chip 100 is bonded to the transparent substrate 210, the transparent substrate 210 is cut. In order to reduce the stress at the time of cutting the transparent substrate 210, A buffer layer 220 is formed. The buffer layer 220 may be formed on the transparent substrate 210 except the region corresponding to the pixel region A of the photosensor chip 100. That is, when the buffer layer 220 is formed in the pixel region A, image distortion may occur. Therefore, the buffer layer 220 may be removed on the transparent substrate 210 corresponding to the pixel region A. The buffer layer 220 may be formed using an organic layer as well as the buffer layer 220 of the photosensor chip 100. The buffer layer 220 may be formed using a low temperature curing material that can be cured at a temperature of about 200 to 250 캜 can do. In order to prevent the buffer layer 220 from being adhered to the transparent substrate 210 due to the material thereof, the adhesive layer 220 may not be adhered to the transparent substrate 210, (Not shown) can be formed. On the other surface of the transparent substrate 210 on which the metal wiring 230 is formed or on the surface of the transparent substrate 210 on which the metal wiring 230 is not formed, The material can be coated. For example, an IR cut-off filter (not shown) may be coated or an IR cut-off film (not shown) may be attached on the other side of the transparent substrate 210 on which light is incident, . The metal wiring 230 is formed outside the region corresponding to the pixel region A on one surface of the transparent substrate 210. The metal wiring 230 may be patterned using a printing process, or may be patterned by a photolithography process after depositing a metal material. An insulating layer 240 is formed on the metal wiring 230 to expose a predetermined region of the metal wiring 230. That is, a part of the metal wiring 230 connected to the photosensor chip 100 and the printed circuit board (not shown) is exposed by the insulating layer 240. The insulating layer 240 may also be patterned and formed by a printing process, and the photolithography process and the etching process may be performed after the insulating material is deposited.

연결부(300)는 포토 센서 칩(100)과 기판 어셈블리(200)를 전기적으로 연결하기 위한 복수의 조인트(310)와, 기판 어셈블리(200)와 인쇄 회로 기판(미도시)을 전기적으로 연결하기 위한 복수의 솔더 볼(320)을 포함한다. 복수의 조인트(310)는 실링 링(400) 외측의 기판 어셈블리(200)와 포토 센서 칩(100) 사이에 마련된다. 조인트(310)는 포토 센서 칩(100) 상의 소정 영역에 형성될 수 있는데, 픽셀 영역(A)의 외측, 즉 폴리머층(140)이 형성되지 않은 패시베이션층(130) 상에 형성될 수 있다. 한편, 조인트(320)는 실링 링(400)의 내측으로 형성될 수도 있는데, 이 경우 조인트(320)가 형성될 영역의 폴리머층(140)이 제거되어 조인트(320)가 패시베이션층(130) 상에 형성될 수 있다. 또한, 조인트(310)는 도전층(312)과 접합층(314)이 적층되어 형성될 수 있다. 이러한 조인트(310)는 후술할 실링 링(400)과 동일 물질 및 구조로 형성될 수 있다. 조인트(310)의 도전층(312)은 구리 등의 도전성 물질을 이용하여 형성할 수 있고, 접합층(314)은 도전층(312) 및 기판 어셈블리(200)의 금속 배선(230)보다 융점이 낮은 SnAg 등을 저융점 물질이 도전층(312) 및 금속 배선(230)과 반응하여 형성될 수 있다. 즉, 접합층(314)은 소정 온도, 즉 저융점 물질층의 융점 이상의 온도에서 저융점 물질층이 용융되어 액상으로 되고 용융된 상태에서 도전층(312) 및 기판 어셈블리(200)의 금속 배선(230)과 반응하여 형성되는데, 예를 들어 SnAg의 저융점 물질층이 도전층(312) 및 금속 배선(230)으로 이용되는 구리와 반응하여 CuSnAg의 접합층(314)을 형성할 수 있다. 한편, 복수의 솔더 볼(320)은 포토 센서 칩(100) 외곽의 기판 어셈블리(200)의 금속 배선(220) 상에 융착되어 기판 어셈블리(200)와 인쇄 회로 기판을 전기적으로 연결한다. 여기서, 복수의 솔더 볼(320)은 예를 들어 사각형의 투명 기판(210) 외곽을 따라 등간격으로 형성된다. 또한, 솔더 볼(320)의 적어도 하나가 제거되고, 그 자리에 적어도 하나의 수동 소자(미도시)가 실장될 수 있다. 수동 소자는 디커플링 캐패시터, 인덕터, 저항, 바리스터, 필터 등의 적어도 하나를 포함하며, 포토 센서 칩(100)과 인쇄 회로 기판 사이에 전달되는 신호의 노이즈를 제거하는 등의 역할을 한다.The connection unit 300 includes a plurality of joints 310 for electrically connecting the photosensor chip 100 and the substrate assembly 200 and a plurality of joints 310 for electrically connecting the substrate assembly 200 and the printed circuit board (not shown) And includes a plurality of solder balls 320. A plurality of joints 310 are provided between the substrate assembly 200 outside the sealing ring 400 and the photosensor chip 100. The joint 310 may be formed on a predetermined area on the photosensor chip 100 and may be formed on the outer side of the pixel area A, that is, on the passivation layer 130 where the polymer layer 140 is not formed. In this case, the polymer layer 140 of the region where the joint 320 is to be formed is removed so that the joint 320 can be formed on the passivation layer 130 As shown in FIG. The joint 310 may be formed by stacking a conductive layer 312 and a bonding layer 314. Such a joint 310 may be formed of the same material and structure as the sealing ring 400 to be described later. The bonding layer 314 may have a melting point lower than that of the metal layer 230 of the conductive layer 312 and the metal layer 230 of the substrate assembly 200. The conductive layer 312 may be formed of a conductive material such as copper, A low melting point material such as low SnAg can be formed by reacting with the conductive layer 312 and the metal wiring 230. That is, the bonding layer 314 is formed by melting the low-melting-point material layer at a predetermined temperature, that is, at a temperature higher than the melting point of the low-melting-point material layer, 230, for example, a low melting point material layer of SnAg may react with copper used as the conductive layer 312 and the metal wiring 230 to form a CuSnAg bonding layer 314. [ The plurality of solder balls 320 are fused on the metal wiring 220 of the substrate assembly 200 outside the photosensor chip 100 to electrically connect the substrate assembly 200 and the printed circuit board. Here, the plurality of solder balls 320 are formed at equal intervals along the outer periphery of the rectangular transparent substrate 210, for example. Also, at least one of the solder balls 320 may be removed, and at least one passive element (not shown) may be mounted thereon. The passive element includes at least one of a decoupling capacitor, an inductor, a resistor, a varistor, and a filter, and serves to remove noise of a signal transmitted between the photosensor chip 100 and the printed circuit board.

실링 링(400)은 포토 센서 칩(100)의 픽셀 영역(A)을 포함한 실링 영역을 둘러싸도록 포토 센서 칩(100)과 기판 어셈블리(200) 사이에 마련된다. 실링 링(400)은 포토 센서 칩(100) 상에 형성되어 기판 어셈블리(200)와 접합될 수 있는데, 픽셀 영역(A)의 폴리머층(140)이 제거된 영역에 형성될 수 있다. 즉, 실링 링(400)은 폴리머층(140)이 제거되어 노출된 패시베이션층(130) 상에 형성될 수 있다. 이러한 실링 링(400)은 기판 어셈블리(200)와 포토 센서 칩(100) 사이의 실링 영역 내의 공간으로 이물질이 유입되는 것을 방지한다. 실링 링(400)은 포토 센서 칩(100) 상에 형성된 실링층(410)과, 실링층(410) 상에 형성된 접합층(420)을 포함할 수 있다. 또한, 투명 기판(210)의 소정 영역에 형성되며 접합층(420)과 접합되는 실링 링 패드(430)를 더 포함할 수 있다. 이러한 본 발명에 따른 실링 링(400)은 픽셀 영역(110)을 둘러싸는 폐루프(closed loop) 형상일 수 있다. 즉, 투명 기판(210), 포토 센서 칩(100) 및 실링 링(400)이 결합되는 내부에 외부와 차단되고 밀봉되는 공간이 형성되고, 이 공간 내에 픽셀 영역(A)이 위치하게 된다. 이때, 실링층(410)이 픽셀 영역(A)을 둘러싸도록 폐루프 형상으로 형성되고, 그 상에 접합층(420)이 형성될 수 있다. 한편, 실링 링 패드(430)는 그 상에 절연층(230)이 형성되고, 절연층(230)에 의해 실링 링 패드(430)의 일부분이 노출될 수도 있다. 이러한 실링 링 패드(430)는 기판 어셈블리(200)의 금속 배선(230)과 동일 물질을 이용하여 동일 공정으로 형성될 수 있다. 이때, 실링 링 패드(430)는 금속 배선(230)과 이격되어 형성된다. 또한, 실링층(410)이 투명 기판(210) 상에 형성될 수 있으며, 이 경우 실링 링 패드(430)는 포토 센서 칩(100) 상에 형성될 수 있다. 한편, 실링층(410) 및 실링 링 패드(430)는 구리 등의 금속 물질을 이용하여 형성할 수 있다. 접합층(420)은 실링층(410) 및 실링 링 패드(430)보다 융점이 낮은 저융점 물질층을 형성하고, 저융점 물질층과 실링층(410) 및 실링 링 패드(430)를 반응시켜 형성할 수 있다. 예를 들어 실링층(410)은 구리, Au, Sn, SnAg, CuSnAg, Ag, Bi의 적어도 어느 하나 또는 그 합금을 이용할 수 있고, 실링층(410)보다 융점이 낮은 저융점 물질층은 Sn, SnAg, Ti/In/Au의 적층 구조, Bi, In의 적어도 어느 하나 또는 그 합금을 선택하여 이용할 수 있다. 이러한 저융점 물질층은 소정 온도에서 용융되어 실링 링 패드(430) 및 실링층(410)과 반응하여 접합층(420)을 형성하게 된다. 한편, 실링층(410)은 포토 센서 칩(100)과 기판 어셈블리(200) 사이의 간격에 따라 그 두께가 조절될 수 있는데, 예를 들어 6㎛∼100㎛의 두께로 형성될 수 있고, 바람직하게는 30㎛의 두께로 형성될 수 있다. 또한, 저융점 물질층은 2㎛∼12㎛의 두께로 형성할 수 있는데, 바람직하게는 8㎛의 두께로 형성할 수 있다.The sealing ring 400 is provided between the photosensor chip 100 and the substrate assembly 200 so as to surround the sealing region including the pixel region A of the photosensor chip 100. The sealing ring 400 may be formed on the photosensor chip 100 and bonded to the substrate assembly 200 so that the polymer layer 140 of the pixel region A is removed. That is, the sealing ring 400 may be formed on the exposed passivation layer 130 with the polymer layer 140 removed. The sealing ring 400 prevents foreign matter from entering the space in the sealing region between the substrate assembly 200 and the photosensor chip 100. The sealing ring 400 may include a sealing layer 410 formed on the photosensor chip 100 and a bonding layer 420 formed on the sealing layer 410. The sealing layer 420 may further include a sealing ring pad 430 formed on a predetermined region of the transparent substrate 210 and bonded to the bonding layer 420. The sealing ring 400 according to the present invention may be in the form of a closed loop surrounding the pixel region 110. That is, a space in which the transparent substrate 210, the photosensor chip 100, and the sealing ring 400 are coupled to each other is formed inside the space, and the pixel region A is located in the space. At this time, the sealing layer 410 is formed in a closed loop shape so as to surround the pixel region A, and the bonding layer 420 may be formed thereon. An insulating layer 230 may be formed on the sealing ring pad 430 and a portion of the sealing ring pad 430 may be exposed by the insulating layer 230. The sealing ring pad 430 may be formed in the same process using the same material as the metal wiring 230 of the substrate assembly 200. At this time, the sealing ring pad 430 is formed apart from the metal wiring 230. Also, a sealing layer 410 may be formed on the transparent substrate 210, in which case the sealing ring pad 430 may be formed on the photosensor chip 100. Meanwhile, the sealing layer 410 and the sealing ring pad 430 may be formed using a metal material such as copper. The bonding layer 420 is formed by forming a low melting point material layer having a lower melting point than the sealing layer 410 and the sealing ring pad 430 and by reacting the low melting point material layer with the sealing layer 410 and the sealing ring pad 430 . For example, the sealing layer 410 may be made of at least one of copper, Au, Sn, SnAg, CuSnAg, Ag and Bi or an alloy thereof. The low melting point material layer having a melting point lower than that of the sealing layer 410 may be Sn, SnAg, a laminated structure of Ti / In / Au, Bi or In, or an alloy thereof. The low melting point material layer melts at a predetermined temperature and reacts with the sealing ring pad 430 and the sealing layer 410 to form the bonding layer 420. The thickness of the sealing layer 410 may be adjusted according to the distance between the photosensor chip 100 and the substrate assembly 200. For example, the sealing layer 410 may be formed to a thickness of 6 to 100 탆, Lt; RTI ID = 0.0 > um. ≪ / RTI > The low-melting-point material layer may be formed to a thickness of 2 m to 12 m, preferably 8 m.

한편, 인쇄 회로 기판(미도시)은 접속 패드에 의해 솔더 볼(320)과 연결될 수 있으며, 회로 패턴이 인쇄되어 있어 외부로부터의 구동 전압 및 전류를 기판 어셈블리(200)를 통해 포토 센서 칩(100)에 공급한다. 인쇄 회로 기판은 단층 또는 다층의 인쇄 회로 기판, 금속 인쇄 회로 기판, 가요성 인쇄 회로 기판 등 외부로부터 구동 전압 및 전류를 포토 센서 칩(100)에 공급할 수 있는 다양한 형태가 가능하다.
The printed circuit board (not shown) may be connected to the solder ball 320 by a connection pad, and a circuit pattern may be printed, so that driving voltage and current from the outside may be supplied to the photosensor chip 100 . The printed circuit board can have various forms that can supply driving voltage and current to the photosensor chip 100 from the outside such as a single-layer or multi-layer printed circuit board, a metal printed circuit board, or a flexible printed circuit board.

도 6 내지 도 9는 본 발명의 일 실시 예에 따른 반도체 장치의 제조 방법을 설명하기 위해 순서적으로 도시한 단면도로서, 포토 센서 칩의 제조 방법을 설명하기 위한 단면도이다.6 to 9 are sectional views sequentially illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention, and are cross-sectional views illustrating a method of manufacturing a photosensor chip.

도 6을 참조하면, 실리콘 웨이퍼 등의 기판(110) 상에 완충층(120)을 형성한다. 이러한 완충층(120)은 기판(110) 상의 전체 영역에 형성될 수 있고, 소정 영역에 형성될 수도 있다. 즉, 완층층(120)을 형성한 후 패터닝하여 적어도 스크라이브 라인의 폭으로 형성될 수도 있다. 이러한 완충층(120)은 바람직하게는 저온 경화 유기물을 이용하여 형성할 수 있다. 또한, 완충층(120)은 예를 들어 스크린 인쇄법, 디스펜스법, 스핀 도포법에 의해 형성되고 저온에서 경화될 수 있다. 그리고, 적어도 스크라이브 라인 상에 형성하기 위해 포토리소그래피 공정 등에 의해 패터닝될 수 있다. Referring to FIG. 6, a buffer layer 120 is formed on a substrate 110 such as a silicon wafer. The buffer layer 120 may be formed in the entire region on the substrate 110 and may be formed in a predetermined region. That is, the width of the scribe line may be at least the width of the complete layer 120 after patterning. The buffer layer 120 may be formed using a low temperature curing organic material. The buffer layer 120 may be formed by, for example, a screen printing method, a dispensing method, or a spin coating method, and may be cured at a low temperature. Then, it can be patterned by a photolithography process or the like so as to be formed on at least a scribe line.

도 7을 참조하면, 완충층(120)이 형성된 기판(110) 상에 복수의 포토 센서 구조를 형성한다. 즉, 스크라이브 라인(SL)이 정의되고 스크라이브 라인(SL)을 사이에 두고 복수의 포토 센서 구조가 형성된다. 복수의 포토 센서 구조 각각은 중앙부에 이미지를 센싱하는 픽셀 영역이 마련되고, 픽셀 영역 주변부에 단자부가 마련될 수 있다. 또한, 픽셀 영역에는 예를 들어 빛을 전기 신호로 변환하는 복수의 포토 다이오드 등을 포함하는 광전 변환층 및 적어도 일층의 금속 배선층이 형성되고, 광전 변환층을 포함한 전체 상에 패시베이션층(130)이 형성된다. 또한, 패시베이션층(130) 상에는 컬러 필터 및 마이크로렌즈 등의 폴리머층(140)이 형성된다. 이때, 폴리머층(140)은 광전 변환층이 형성된 영역, 즉 픽셀 영역에만 형성될 수 있으며, 폴리머층(140)의 일부를 제거할 수 있다. 폴리머층(140)이 제거되는 영역은 실링 링(400)이 형성될 영역으로, 폴리머층(140)은 실링 링(400)의 형상을 따라 제거되는데, 예를 들어 폐루프 형상으로 제거될 수 있다.Referring to FIG. 7, a plurality of photosensor structures are formed on a substrate 110 on which a buffer layer 120 is formed. That is, a scribe line SL is defined and a plurality of photosensor structures are formed with the scribe line SL therebetween. Each of the plurality of photosensor structures is provided with a pixel region for sensing an image at a central portion, and a terminal portion may be provided at a peripheral portion of the pixel region. In the pixel region, for example, a photoelectric conversion layer including a plurality of photodiodes or the like for converting light into an electric signal and at least one metal wiring layer are formed, and a passivation layer 130 is formed on the entire surface including the photoelectric conversion layer . A polymer layer 140 such as a color filter and a microlens is formed on the passivation layer 130. At this time, the polymer layer 140 may be formed only in the region where the photoelectric conversion layer is formed, that is, in the pixel region, and part of the polymer layer 140 may be removed. The region where the polymer layer 140 is removed is the region where the sealing ring 400 is to be formed and the polymer layer 140 is removed along the shape of the sealing ring 400 and may be removed, .

도 8을 참조하면, 복수의 포토 센서 구조가 형성된 기판(110) 상의 소정 영역에 도전층(312)과 실링층(410)을 형성하고, 도전층(312) 및 실링층(410) 상에 각각 저융점 물질층(314a 및 420a)을 형성한다. 여기서, 도전층(312) 및 저융점 물질층(314a)은 조인트를 형성하기 위한 것이고, 실링층(410) 및 저융점 물질층(420a)은 실링 링을 형성하기 위한 것이다. 또한, 도전층(312) 및 실링층(410)은 소정 간격 이격되도록 형성할 수 있고, 실링층(410)은 폐루프 형상으로 형성할 수 있다. 즉, 실링층(410)은 포토 센서 칩(100)의 폴리머층(124)이 제거된 영역을 따라 형성될 수 있고, 도전층(312)은 폴리머층(124)이 형성되지 않은 픽셀 영역(110) 외측의 패시베이션층(122) 상에 형성될 수 있다. 따라서, 실링층(410)과 도전층(312)은 동일 높이로 형성된다. 저융점 물질층(314a 및 420a)은 도전층(312) 및 실링층(410)보다 상대적으로 융점이 낮은 물질을 이용한다. 예를 들어, 도전층(312) 및 실링층(410)으로는 구리, Au, Sn, SnAg, CuSnAg, Ag, Ni 등을 이용할 수 있으며, 저융점 물질층(314a 및 420a)로는 Sn, SnAg, Ti/In/Au의 적층 구조, Bi, In 등을 이용할 수 있다. 한편, 도전층(312) 및 실링층(410)과 저융점 물질층(314a 및420a)은 전기도금 또는 프린팅(printing) 방법을 이용하여 형성할 수 있으며, 포토 센서 구조물과 도전층(312) 및 실링층(410)의 결합력을 향상시키기 위해 접착층을 포토 센서 구조물 상에 형성할 수 있으며, 전기도금의 경우 접착층 상에 시드(seed)층을 형성하여 도전층(312) 및 실링층(410)의 도금을 원활하게 할 수 있다.8, a conductive layer 312 and a sealing layer 410 are formed on a predetermined region of a substrate 110 on which a plurality of photosensor structures are formed, and a conductive layer 312 and a sealing layer 410 are formed on the conductive layer 312 and the sealing layer 410, Thereby forming low melting point material layers 314a and 420a. Here, the conductive layer 312 and the low melting point material layer 314a are for forming a joint, and the sealing layer 410 and the low melting point material layer 420a are for forming a sealing ring. In addition, the conductive layer 312 and the sealing layer 410 may be spaced apart from each other by a predetermined distance, and the sealing layer 410 may be formed in a closed loop shape. That is, the sealing layer 410 may be formed along the region where the polymer layer 124 of the photosensor chip 100 is removed, and the conductive layer 312 may be formed in the pixel region 110 where the polymer layer 124 is not formed May be formed on the passivation layer 122 on the outer side. Therefore, the sealing layer 410 and the conductive layer 312 are formed at the same height. The low melting point material layers 314a and 420a use a material having a relatively lower melting point than the conductive layer 312 and the sealing layer 410. [ For example, copper, Au, Sn, SnAg, CuSnAg, Ag, Ni and the like can be used for the conductive layer 312 and the sealing layer 410. As the low melting point material layers 314a and 420a, Sn, SnAg, A laminated structure of Ti / In / Au, Bi, In and the like can be used. The conductive layer 312 and the sealing layer 410 and the low melting point material layers 314a and 420a may be formed using an electroplating or printing method. An adhesive layer may be formed on the photosensor structure to improve the bonding strength of the sealing layer 410 and a seed layer may be formed on the adhesive layer in the case of electroplating to form the conductive layer 312 and the sealing layer 410 The plating can be smoothly performed.

도 9를 참조하면, 상부에 스크라이브 라인(SL)을 사이에 두고 복수의 포토 센서 구조가 형성된 기판(110)을 스크라이브 라인(SL)을 따라 절단하여 복수의 포토 센서 칩(100)을 제조한다. 이때, 기판(110) 상에 완충층(120)이 형성되어 있기 때문에 기판(110)을 절단할 때 기판(110)이 손상되지 않고 기판(110)으로부터 부산물이 발생되지 않는다. 따라서, 기판(110) 절단에 따른 불량을 해결할 수 있고 그에 따라 생산성을 향상시킬 수 있다.
9, a plurality of photosensor chips 100 are manufactured by cutting a substrate 110 having a plurality of photosensor structures formed thereon with a scribe line SL therebetween along a scribe line SL. At this time, since the buffer layer 120 is formed on the substrate 110, when the substrate 110 is cut, the substrate 110 is not damaged and by-products are not generated from the substrate 110. Therefore, defects due to cutting of the substrate 110 can be solved, and productivity can be improved accordingly.

한편, 포토 센서 칩(100)과는 별도의 공정으로 투명 기판(210)에 대한 공정이 진행되고 포토 센서 칩(100)이 접합되는데, 도 10 내지 도 14를 이용하여 설명하면 다음과 같다.Meanwhile, the process for the transparent substrate 210 proceeds in a process separate from the photo sensor chip 100, and the photo sensor chip 100 is bonded. Referring to FIGS. 10 to 14, the process will be described below.

도 10을 참조하면, 투명 기판(210) 상에 완충층(220)을 형성한다. 투명 기판(210)은 투과율, 열안정성, 물리적 내구성, 화학적 안정성 등을 구비하는 것을 이용하는데, 일반 가시광선 대역을 센싱하는 포토 센서의 경우 상기 특성을 충족하면서 저가격으로 대향 공급이 가능한 일반 광학용 유리를 이용할 수 있다. 또한, 완충층(220)은 투명 기판(210)을 절단할 때 발생되는 스트레스를 완화하기 위해 형성된다. 즉, 투명 기판(210)에 포토 센서 칩(100)을 접합한 후 절단하게 되는데, 투명 기판(210)의 절단 시 스트레스를 줄여 투명 기판(210)의 파손 등을 방지하기 위해 완충층(220)을 형성한다. 이러한 완충층(220)은 패터닝되어 소정 영역, 예를 들어 포토 센서 칩(100)의 픽셀 영역(A)에 대응되는 영역을 제외한 나머지 영역의 투명 기판(210) 상에 형성될 수 있다. 또한, 완충층(220)은 저온 경화 유기물을 이용하여 형성할 수 있다. 그런데, 완충층(220)과 투명 기판(210)의 접합 특성이 저하되어 이후 공정에서 완충층(220)이 투명 기판(210)으로부터 들뜨게 될 수 있으며, 이를 방지하기 위해 투명 기판(210) 상에 접착층(미도시)을 형성한 후 완충층(220)을 형성할 수도 있다.Referring to FIG. 10, a buffer layer 220 is formed on a transparent substrate 210. In the case of a photosensor that senses a general visible light band, the transparent substrate 210 may be a general optical glass capable of being supplied at a low cost while satisfying the above characteristics. Can be used. In addition, the buffer layer 220 is formed to reduce the stress generated when the transparent substrate 210 is cut. That is, after the photosensor chip 100 is bonded to the transparent substrate 210, the transparent substrate 210 is cut. In order to reduce the stress upon cutting the transparent substrate 210, a buffer layer 220 is formed to prevent breakage of the transparent substrate 210 . The buffer layer 220 may be patterned and formed on a transparent substrate 210 in a region other than the region corresponding to the pixel region A of the photosensor chip 100, for example. The buffer layer 220 may be formed using a low-temperature curing organic material. In order to prevent the buffer layer 220 from being lifted from the transparent substrate 210 in the subsequent process, the adhesive layer 220 may be formed on the transparent substrate 210, The buffer layer 220 may be formed.

도 11을 참조하면, 투명 기판(210)의 일면 및 타면의 적어도 하나의 상부에 광학층이 형성될 수 있다. 예를 들어 특정 파장대의 빛을 통과 또는 차단시키기 위한 IR 컷오프 필터(미도시)가 코팅되거나, IR 컷오프 필름(미도시)이 형성될 수 있고, 가시광선 대역에서 투과율을 증대시키기 위한 반사방지(anti-reflection) 코팅층이 형성될 수 있다. 이러한 투명 기판(210) 상에 적어도 하나의 금속 배선(230)과 적어도 하나의 절연층(240)을 형성한다. 또한, 금속 배선(230)과 이격되도록 실링 링 패드(430)를 형성할 수 있다. 즉, 금속 배선(230) 및 실링 링 패드(430)는 투명 기판(210) 일면 상에 형성되고, 절연층(240)은 금속 배선(230) 및 실링 링 패드(430)의 적어도 일부를 덮도록 투명 기판(210) 상에 형성되는데, 금속 배선(230) 및 실링 링 패드(430)의 적어도 일부가 노출되도록 형성된다. 금속 배선(230) 및 절연층(240)이 형성됨으로써 전기적인 입출력 접촉 단자 및 이 단자들을 전기적으로 연결하는 전기 배선이 형성된다. 금속 배선(230) 및 실링 링 패드(430)은 동일 물질 및 동일 공정으로 동시에 형성될 수 있다. 예를 들어 스퍼터링에 의해 금속층을 투명 기판(210)의 일면 상에 증착한 후 사진 및 식각 공정으로 금속층을 패터닝하거나, 전기 도금에 의해 패턴화하여 금속층을 형성하여 금속 배선(230) 및 실링 링 패드(430)를 형성할 수 있다. 또한, 절연층(240)은 실리콘 산화막 또는 실리콘 질화막 등의 절연 물질을 이용하여 형성할 수 있으며, 이들 절연 물질을 증착한 후 사진 및 식각 공정으로 패터닝할 수 있다. 절연층(240)은 금속 배선(230) 및 실링 링 패드(430)의 적어도 일부를 노출하도록 형성된다. 여기서, 실링 링 패드(430)는 포토 센서 칩(100) 상에 형성된 실링층(410) 및 저융점 물질층(420a)에 대응되는 영역에 형성되며, 폐루프 형상으로 형성될 수 있다. 한편, 포토 센서 패키지와 인쇄 회로 기판을 연결하기 위한 단자로 투명 기판(210) 상에 솔더 볼(320)을 형성할 수 있다. 이를 위해 프린팅이나 기타 유사한 방법으로 플럭스를 투명 기판(210) 외곽의 예를 들어 금속 배선(230) 상에 도포하고, 볼 형태를 가지는 솔더, 즉 솔더 볼(320)를 플럭스 상에 붙인 후 솔더 리플로우를 함으로써 형성할 수 있다. 물론 솔더 리플로우 후에는 세정 공정을 통해 플럭스 잔류물을 제거한다.Referring to FIG. 11, an optical layer may be formed on at least one side of one side and the other side of the transparent substrate 210. For example, an IR cut-off filter (not shown) may be coated or an IR cut-off film (not shown) may be formed to pass or block light of a particular wavelength band and an anti- -reflection coating layer may be formed. At least one metal wiring 230 and at least one insulating layer 240 are formed on the transparent substrate 210. In addition, the sealing ring pad 430 may be formed to be spaced apart from the metal wiring 230. That is, the metal wiring 230 and the sealing ring pad 430 are formed on one surface of the transparent substrate 210, and the insulating layer 240 covers at least a part of the metal wiring 230 and the sealing ring pad 430 Is formed on the transparent substrate 210 so that at least a part of the metal wiring 230 and the sealing ring pad 430 are exposed. The metal wiring 230 and the insulating layer 240 are formed to form an electrical input / output contact terminal and an electrical wiring for electrically connecting the terminals. The metal wiring 230 and the sealing ring pad 430 can be formed simultaneously using the same material and the same process. For example, a metal layer is deposited on one surface of the transparent substrate 210 by sputtering, and then the metal layer is patterned by a photo and etching process or is patterned by electroplating to form a metal layer 230, (430). The insulating layer 240 may be formed using an insulating material such as a silicon oxide film or a silicon nitride film. The insulating material may be deposited and then patterned by a photolithography and etching process. The insulating layer 240 is formed to expose at least a part of the metal wiring 230 and the sealing ring pad 430. The sealing ring pad 430 is formed in a region corresponding to the sealing layer 410 and the low melting point material layer 420a formed on the photosensor chip 100 and may be formed in a closed loop shape. Meanwhile, the solder ball 320 may be formed on the transparent substrate 210 as a terminal for connecting the photosensor package and the printed circuit board. For this, the flux is applied on the metal wiring 230, for example, on the outside of the transparent substrate 210 by printing or other similar method, and the solder ball having the ball shape, that is, the solder ball 320, Can be formed by low-k. Of course, after solder reflow, the flux residue is removed through a cleaning process.

도 12를 참조하면, 예를 들어 플립 칩 마운팅(mounting) 장비를 이용하여 포토 센서 칩(100)의 양품만을 투명 기판(210) 상에 위치시킨다. 즉, 포토 센서 칩(100)의 실링층(410) 및 저융점 물질층(420a)이 투명 기판(210)의 실링 링 패드(430)과 대응되도록 포토 센서 칩(100)을 투명 기판(210) 상에 위치시킨다.Referring to FIG. 12, only good parts of the photosensor chip 100 are placed on the transparent substrate 210 by using, for example, flip chip mounting equipment. That is, the photosensor chip 100 is mounted on the transparent substrate 210 so that the sealing layer 410 and the low melting point material layer 420a of the photosensor chip 100 correspond to the sealing ring pad 430 of the transparent substrate 210, Lt; / RTI >

도 13을 참조하면, 포토 센서 칩(100)이 올려진 투명 기판(210)을 저융점 물질층(314a 및 420a)의 융점 이상의 온도를 가지는 리플로우 오븐을 통과시킨다. 이렇게 하면 저융점 물질층(314a 및 420a)이 용융되어 액상으로 되고, 저융점 물질층(314a 및 420a) 각각의 원소가 도전층(312)과 금속 배선(220)의 원소와 반응하고 실링층(410)과 실링 링 패드(430)와 반응하여 접합층(314 및 420)이 형성된다. 실링층(410) 및 저융점 물질층(420a)으로 구리와 Sn, 구리와 SnAg, Au와 Ti/In/Au의 적층 구조, Sn과 Bi, SnAg와 Bi, CuSnAg와 Bi, Ag와 In, Ni와 Sn을 각각 이용하여 CuSn, CuSnAg, AuIn, SnBi, Sn,AgBi, CuSnAgBi, AgIn, NiSn의 접착층(420)을 형성할 수 있다. 따라서, 도전층(312) 및 접합층(314)로 이루어진 플립칩 솔더 범프(310)와 실링층(410) 및 접착층(420)으로 이루어진 실링 링(400)이 형성된다.13, the transparent substrate 210 on which the photosensor chip 100 is mounted is allowed to pass through a reflow oven having a temperature equal to or higher than the melting point of the low melting point material layers 314a and 420a. The low melting point material layers 314a and 420a are melted into a liquid phase and the elements of the low melting point material layers 314a and 420a react with the elements of the conductive layer 312 and the metal wiring 220, 410 and the sealing ring pad 430 to form bonding layers 314 and 420. Sn and Bi, SnAg and Bi, CuSnAg and Bi, Ag and In, and Ni are used as the sealing layer 410 and the low melting point material layer 420a. The adhesive layer 420 of CuSn, CuSnAg, AuIn, SnBi, Sn, AgBi, CuSnAgBi, AgIn, and NiSn can be formed using Sn and Sn. The sealing ring 400 is formed of the flip chip solder bump 310 made of the conductive layer 312 and the bonding layer 314 and the sealing layer 410 and the adhesive layer 420. [

도 14를 참조하면, 투명 기판(210)를 스크라이브 라인(DL)을 따라 절단하여 각각의 단위 패키지로 분리함으로써 포토 센서 패키지를 완성한다. 여기서, 투명 기판(210)을 절단할 때 투명 기판(210) 상에 완충층(220)이 형성되어 있기 때문에 투명 기판(210)에 가해지는 기계적인 힘을 줄여 투명 기판(210)의 손상을 방지할 수 있다.Referring to FIG. 14, a transparent substrate 210 is cut along a scribe line DL and separated into individual unit packages to complete a photosensor package. Since the buffer layer 220 is formed on the transparent substrate 210 when the transparent substrate 210 is cut, the mechanical force applied to the transparent substrate 210 is reduced to prevent the transparent substrate 210 from being damaged .

한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention.

10 : 기판 20 : 완충층
30 : 소자층
100 : 이미지 센서 칩 200 : 기판 어셈블리
300 : 연결부 400 : 실링 링10: substrate 20: buffer layer
30: element layer
100: image sensor chip 200: substrate assembly
300: connection part 400: sealing ring

Claims (11)

기판:
상기 기판 상의 적어도 소정 영역에 형성되며, 상기 기판을 절단할 때 상기 기판에 가해지는 스트레스를 완화하기 위한 완충층; 및
상기 완충층을 포함한 상기 기판 상에 형성되며, 적어도 한층의 절연층, 적어도 한층의 도전층의 적어도 어느 하나를 포함하는 소자층을 포함하고,
상기 완충층은 상기 기판 전체 상부에 형성되는 반도체 장치.
Board:
A buffer layer formed on at least a predetermined region on the substrate and adapted to relieve stress applied to the substrate when cutting the substrate; And
And an element layer formed on the substrate including the buffer layer and including at least one of at least one insulating layer and at least one conductive layer,
Wherein the buffer layer is formed on the entire upper surface of the substrate.
청구항 1에 있어서, 상기 기판은 반도체 기판, 글래스 기판, 플라스틱 기판을 포함하는 반도체 장치.
The semiconductor device according to claim 1, wherein the substrate comprises a semiconductor substrate, a glass substrate, and a plastic substrate.
청구항 2에 있어서, 상기 완충층은 유기물층을 포함하는 반도체 장치.
The semiconductor device according to claim 2, wherein the buffer layer includes an organic material layer.
삭제delete 삭제delete 청구항 1에 있어서, 상기 소자층은 반도체 메모리의 적층 구조, 포토 센서의 적층 구조, 디스플레이 소자의 적층 구조를 포함하는 반도체 장치.
The semiconductor device according to claim 1, wherein the element layer includes a laminated structure of a semiconductor memory, a laminated structure of a photosensor, and a laminated structure of a display element.
청구항 6에 있어서, 상기 포토 센서 적층 구조는 상기 완충층 상에 형성된 광전 변환층;
상기 광전 변환층 상에 형성된 패시베이션층; 및
상기 패시베이션층 상에 형성된 폴리머층을 포함하는 반도체 장치.
[7] The photoelectric conversion device according to claim 6, wherein the photo sensor layered structure comprises: a photoelectric conversion layer formed on the buffer layer;
A passivation layer formed on the photoelectric conversion layer; And
And a polymer layer formed on the passivation layer.
기판 상의 적어도 소정 영역에 완충층을 형성하는 단계;
상기 완충층을 포함한 기판 상에 적어도 한층의 절연층, 적어도 한층의 도전층의 적어도 어느 하나를 포함하는 소자층을 형성하는 단계; 및
스크라이브 라인을 따라 상기 소자층으로부터 상기 기판을 절단하여 개별 칩을 분리하는 단계를 포함하는 반도체 장치의 제조 방법.Forming a buffer layer on at least a predetermined region on the substrate;
Forming an element layer including at least one of an insulating layer and at least one conductive layer on the substrate including the buffer layer; And
And cutting the substrate from the element layer along a scribe line to separate the individual chips. 청구항 8에 있어서, 상기 기판은 반도체 기판, 글래스 기판, 플라스틱 기판을 포함하는 반도체 장치의 제조 방법.
The method of manufacturing a semiconductor device according to claim 8, wherein the substrate comprises a semiconductor substrate, a glass substrate, and a plastic substrate.
청구항 9에 있어서, 상기 완충층은 유기물층을 포함하는 반도체 장치의 제조 방법.
The method of manufacturing a semiconductor device according to claim 9, wherein the buffer layer includes an organic material layer.
청구항 10에 있어서, 상기 소자층은 반도체 메모리의 적층 구조, 포토 센서의 적층 구조, 디스플레이의 적층 구조를 포함하는 반도체 장치의 제조 방법.11. The method of manufacturing a semiconductor device according to claim 10, wherein the element layer includes a laminated structure of a semiconductor memory, a laminated structure of a photosensor, and a laminated structure of a display.
KR1020130018391A 2013-02-21 2013-02-21 Semiconductor device and method of manufacturing the same KR101440308B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130018391A KR101440308B1 (en) 2013-02-21 2013-02-21 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130018391A KR101440308B1 (en) 2013-02-21 2013-02-21 Semiconductor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20140105052A KR20140105052A (en) 2014-09-01
KR101440308B1 true KR101440308B1 (en) 2014-09-18

Family

ID=51754141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130018391A KR101440308B1 (en) 2013-02-21 2013-02-21 Semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101440308B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103109B2 (en) 2016-04-27 2018-10-16 Samsung Electronics Co., Ltd. Semiconductor device, semiconductor chip and method of manufacturing the semiconductor device
KR20230030759A (en) 2021-08-26 2023-03-07 주식회사 아이에이네트웍스 Hermetic sealing package module and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020026995A (en) * 2000-10-04 2002-04-13 윤종용 Method for fabricating semiconductor device
KR20040076623A (en) * 2003-02-25 2004-09-01 산요덴키가부시키가이샤 Method of manufacturing semiconductor device
KR100852116B1 (en) 2007-03-07 2008-08-13 삼성에스디아이 주식회사 Organic light emitting display apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020026995A (en) * 2000-10-04 2002-04-13 윤종용 Method for fabricating semiconductor device
KR20040076623A (en) * 2003-02-25 2004-09-01 산요덴키가부시키가이샤 Method of manufacturing semiconductor device
KR100852116B1 (en) 2007-03-07 2008-08-13 삼성에스디아이 주식회사 Organic light emitting display apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103109B2 (en) 2016-04-27 2018-10-16 Samsung Electronics Co., Ltd. Semiconductor device, semiconductor chip and method of manufacturing the semiconductor device
US10643958B2 (en) 2016-04-27 2020-05-05 Samsung Electronics Co., Ltd. Semiconductor device, semiconductor chip and method of manufacturing the semiconductor device
KR20230030759A (en) 2021-08-26 2023-03-07 주식회사 아이에이네트웍스 Hermetic sealing package module and manufacturing method thereof

Also Published As

Publication number Publication date
KR20140105052A (en) 2014-09-01

Similar Documents

Publication Publication Date Title
US10840231B2 (en) Semiconductor device and method of manufacturing
KR100976813B1 (en) Eectronic device package and method of manufacturing the same
TWI508235B (en) Chip package and method for forming the same
US9502455B2 (en) Optical apparatus having resin encased stacked optical and semiconductor devices
KR101963809B1 (en) Image sensor package
US7221051B2 (en) Semiconductor device, module for optical devices, and manufacturing method of semiconductor device
US7291518B2 (en) Electronic package of photo-image sensors in cellular phone camera modules, and the fabrication and assembly thereof
KR100976812B1 (en) Electronic device package and method of manufacturing the same
US11107848B2 (en) Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation
JP4922342B2 (en) Electronic device package and manufacturing method thereof
US9997473B2 (en) Chip package and method for forming the same
US9780135B2 (en) Image pickup unit and method of manufacturing the same
US20110169118A1 (en) Optical device, method of manufacturing the same, and electronic apparatus
US9966400B2 (en) Photosensitive module and method for forming the same
KR101142347B1 (en) Photo sensor package
TWI442535B (en) Electronics device package and fabrication method thereof
TWI611528B (en) Chip module and method for forming the same
US20170117242A1 (en) Chip package and method for forming the same
US11282879B2 (en) Image sensor packaging method, image sensor packaging structure, and lens module
KR101440308B1 (en) Semiconductor device and method of manufacturing the same
KR101056805B1 (en) Photo sensor package
KR101099736B1 (en) Photo senser package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20170905

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190903

Year of fee payment: 6