KR101435458B1 - Solar cell using nanorod and preparing method of the same - Google Patents

Solar cell using nanorod and preparing method of the same Download PDF

Info

Publication number
KR101435458B1
KR101435458B1 KR1020110133003A KR20110133003A KR101435458B1 KR 101435458 B1 KR101435458 B1 KR 101435458B1 KR 1020110133003 A KR1020110133003 A KR 1020110133003A KR 20110133003 A KR20110133003 A KR 20110133003A KR 101435458 B1 KR101435458 B1 KR 101435458B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
substrate
polarity
superlattice
Prior art date
Application number
KR1020110133003A
Other languages
Korean (ko)
Other versions
KR20130066253A (en
Inventor
이상욱
강태원
파닌 겐나디
조학동
Original Assignee
동국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동국대학교 산학협력단 filed Critical 동국대학교 산학협력단
Priority to KR1020110133003A priority Critical patent/KR101435458B1/en
Publication of KR20130066253A publication Critical patent/KR20130066253A/en
Application granted granted Critical
Publication of KR101435458B1 publication Critical patent/KR101435458B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H01L31/035227—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures the quantum structure being quantum wires, or nanorods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본원은, 제 1 기재 상에 형성된 복수의 제 1 극성 ZnO 나노로드들을 포함하는 나노로드층; 상기 나노로드층 상에 형성된 제 2 극성 반도체층; 상기 제 2 극성 반도체층 상에 형성된 초격자층; 상기 초격자층 상에 형성된 제 1 극성 반도체층; 및 상기 제 1 극성 반도체층 상에 형성된 제 2 기재를 포함하는, 나노로드를 이용한 태양전지 및 그의 제조 방법에 관한 것이다.The present invention relates to a nanorod layer comprising a plurality of first polar ZnO nanorods formed on a first substrate; A second polarity semiconductor layer formed on the nano-rod layer; A superlattice layer formed on the second polarity semiconductor layer; A first polarity semiconductor layer formed on the superlattice layer; And a second substrate formed on the first polarity semiconductor layer, and a method of manufacturing the solar cell.

Description

나노로드를 이용한 태양전지 및 그의 제조 방법{SOLAR CELL USING NANOROD AND PREPARING METHOD OF THE SAME} TECHNICAL FIELD [0001] The present invention relates to a solar cell using nanorods,

본원은 나노로드를 이용한 태양전지 및 그의 제조 방법에 관한 것이다. The present invention relates to a solar cell using a nano-rod and a method of manufacturing the same.

태양전지는 p형 반도체와 n형 반도체의 접합인 p-n 구조를 이루거나, 도핑이 되지 않은 진성반도체(intrinsic semiconductor, i형 반도체)의 p-i-n 접합 구조를 이루어 외부에서 입사되는 광에너지를 전기적 에너지로 바꾸어 주는 소자이다.The solar cell has a pn structure that is a junction of a p-type semiconductor and an n-type semiconductor, or a pin junction structure of an intrinsic semiconductor (i-type semiconductor) that has not been doped to convert external light energy into electrical energy Is a device.

최근 나노구조, 특히 기재상에 성장된 반도체의 나노로드는 평면적 구조에 비해 접합 면적이 넓기 때문에 기존의 박막형 태양전지에 비해 광변환 효율이 클 수 있다는 가능성으로 나노로드 반도체를 이용한 태양전지 연구가 활발하게 이루어지고 있다.Recently, nanorods, especially nanorods grown on a substrate, have a wider junction area than planar structures. Therefore, there is a possibility that the photoconversion efficiency of the nanorods is larger than that of conventional thin film solar cells. .

기존 나노로드 반도체를 이용하는 방법으로는 기재 상에 n형 나노로드 반도체를 성장한 후 나노로드 반도체 박막 상에 투명한 i형 또는 p형 반도체 박막층을 적층하여 접합을 한 후 반도체 박막층 상에 투명전극을 적층하는 구조가 대부분이다.As a method of using a conventional nano-rod semiconductor, an n-type nano-rod semiconductor is grown on a substrate, a transparent i-type or p-type semiconductor thin film layer is laminated on the nano-rod semiconductor thin film and then a transparent electrode is laminated on the semiconductor thin film layer Most of the structure.

하지만 나노로드 반도체를 이용하여 태양전지를 제작할 때 나노로드 반도체와 이종접합하는 반도체를 박막으로 성장하기가 쉽지 않고, 나노로드 반도체 박막과 이종접합하는 반도체 박막의 표면이 거칠어서 투명전극을 성장하는 것 또한 쉽지 않다는 어려움이 있다. However, when fabricating solar cells using nano-rod semiconductors, it is difficult to grow a semiconductor that is hetero-bonded to nano-rod semiconductors as a thin film, and the surface of a semiconductor thin film that is hetero- There is also a difficulty that is not easy.

한편, 대한민국 공개특허 제 10-2011-0080591 호의 "나노와이어를 이용한 태양전지 및 그 제조방법"에서는 복수개의 나노와이어를 포함하는 태양전지에 대해 기재하고 있고, 상기 나노와이어는 p형 또는 n형을 가지고 있으나, 상기 나노와이어가 p-n접합을 갖기 위해 사용되는 물질층 전체가 상기 나노와이어를 완전히 도포하고 있으며, 따라서 나노로드 상에 반도체 층을 형성하는 것이 용이하지 않으며, 또한 투명 전극을 상기 반도체 상에 형성하는데 어려움이 있다.On the other hand, Korean Patent Laid-Open No. 10-2011-0080591 discloses a solar cell using a nanowire and a method for manufacturing the solar cell. The nanowire includes a p-type or an n- However, it is not easy to form a semiconductor layer on the nano-rods, and the transparent electrode is formed on the semiconductor layer. In addition, since the entire material layer used for the pn junction of the nanowire is completely coated with the nanowire, There is a difficulty in forming.

본원은, 나노로드층 및 반도체층이 p-n 접합을 이루는 반도체 나노로드를 이용한 태양전지 및 그의 제조 방법을 제공하고자 한다.The present invention provides a solar cell using a semiconductor nano-rod in which a nano rod layer and a semiconductor layer form a p-n junction, and a manufacturing method thereof.

그러나, 본원이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.However, the problems to be solved by the present invention are not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the following description.

상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본원의 제 1 측면에 따른 태양전지는 하기를 포함할 수 있다:As a technical means for achieving the above-mentioned technical object, a solar cell according to the first aspect of the present invention may include the following:

제 1 기재 상에 형성된 복수의 제 1 극성 ZnO 나노로드들을 포함하는 나노로드층; 상기 나노로드층 상에 형성된 제 2 극성 반도체층; 상기 제 2 극성 반도체층 상에 형성된 초격자층; 상기 초격자층 상에 형성된 제 1 극성 반도체층; 및 상기 제 1 극성 반도체층 상에 형성된 제 2 기재.A nanorod layer comprising a plurality of first polar ZnO nanorods formed on a first substrate; A second polarity semiconductor layer formed on the nano-rod layer; A superlattice layer formed on the second polarity semiconductor layer; A first polarity semiconductor layer formed on the superlattice layer; And a second substrate formed on the first polarity semiconductor layer.

본원의 제 2 측면에 따른 태양전지는 하기를 포함할 수 있다:A solar cell according to the second aspect of the invention may comprise:

제 1 기재 상에 형성된 복수의 제 1 극성 ZnO 나노로드들을 포함하는 나노로드층; 상기 나노로드층 상에 형성된 제 1 극성 반도체층; 상기 제 1 극성 반도체층 상에 형성된 초격자층; 상기 초격자층 상에 형성된 제 2 극성 반도체층; 및 상기 제 2 극성 반도체층 상에 형성된 제 2 기재.A nanorod layer comprising a plurality of first polar ZnO nanorods formed on a first substrate; A first polarity semiconductor layer formed on the nano-rod layer; A superlattice layer formed on the first polarity semiconductor layer; A second polarity semiconductor layer formed on the superlattice layer; And a second substrate formed on the second polarity semiconductor layer.

본원의 제 3 측면에 따른 태양전지의 제조 방법은 하기를 포함할 수 있다:A method of manufacturing a solar cell according to the third aspect of the present invention may comprise:

제 1 기재 상에 복수의 제 1 극성 ZnO 나노로드들을 포함하는 나노로드층을 형성하는 단계; Forming a nanorod layer comprising a plurality of first polar ZnO nanorods on a first substrate;

제 2 기재 상에 제 1 극성 반도체층을 형성하는 단계;Forming a first polarized semiconductor layer on a second substrate;

상기 제 1 극성 반도체층 상에 다층 구조를 가지는 초격자층을 형성하는 단계;Forming a super lattice layer having a multilayer structure on the first polarity semiconductor layer;

상기 초격자층 상에 제 2 극성 반도체층을 형성하는 단계; 및Forming a second polarized semiconductor layer on the superlattice layer; And

상기 제 2 극성 반도체층을 상기 제 1 기재 상에 형성된 제 1 극성 ZnO 나노로드들을 포함하는 상기 나노로드층의 상부에 접촉하고 고정시키는 단계.Contacting and fixing the second polarized semiconductor layer on top of the nanorod layer comprising first polar ZnO nanorods formed on the first substrate.

본원의 제 4 측면에 따른 태양전지의 제조 방법은 하기를 포함할 수 있다:A method of manufacturing a solar cell according to the fourth aspect of the present invention may include:

제 1 기재 상에 복수의 제 1 극성 ZnO 나노로드들을 포함하는 나노로드층을 형성하는 단계; Forming a nanorod layer comprising a plurality of first polar ZnO nanorods on a first substrate;

제 2 기재 상에 제 2 극성 반도체층을 형성하는 단계;Forming a second polarized semiconductor layer on the second substrate;

상기 제 2 극성 반도체층 상에 다층 구조를 가지는 초격자층을 형성하는 단계;Forming a superlattice layer having a multilayer structure on the second polarity semiconductor layer;

상기 초격자층 상에 제 1 극성 반도체층을 형성하는 단계; 및Forming a first polarized semiconductor layer on the superlattice layer; And

상기 제 1 극성 반도체층을 상기 제 1 기재 상에 형성된 제 1 극성 ZnO 나노로드들을 포함하는 상기 나노로드층의 상부에 접촉하고 고정시키는 단계.Contacting and fixing the first polarity semiconductor layer on top of the nanorod layer comprising first polar ZnO nanorods formed on the first substrate.

전술한 본원의 과제 해결 수단에 의하면, 접촉 방식의 제작 방법이 간단하여 저비용 고효율의 태양전지 제조할 수 있다. 또한, 나노로드층과 초격자층 구조의 특성으로 인하여 태양전지로 투과된 빛이 나노로드층에서 산란 및 흡수되고 초격자층에서도 흡수되어 광흡수율을 증가시키고, 반도체층과 접촉된 나노로드층에 의해 전하의 확산계수를 높여 전기적, 광학적 특성을 향상된, 고효율의 태양전지를 제공할 수 있다.According to the above-mentioned problem solving means of the present invention, it is possible to manufacture a solar cell with a low cost and high efficiency by a simple manufacturing method of the contact method. In addition, due to the characteristics of the nanorod layer and the superlattice layer structure, light transmitted through the solar cell is scattered and absorbed in the nanorod layer, absorbed in the superlattice layer to increase the light absorptivity, Thereby increasing the diffusion coefficient of the electric charge, thereby providing a highly efficient solar cell with improved electrical and optical characteristics.

도 1은 본원의 일 구현예에 따른 태양전지의 단면도이다.
도 2a 내지 도 2f는 본원의 일 구현예에 따른 태양전지의 제조공정을 개략적으로 나타낸 모식도이다.
도 3a 내지 도 3f는 본원의 다른 구현예에 따른 태양전지의 제조공정을 개략적으로 나타낸 모식도이다.1 is a cross-sectional view of a solar cell according to an embodiment of the present invention.
FIGS. 2A to 2F are schematic views illustrating a manufacturing process of a solar cell according to an embodiment of the present invention.
3A to 3F are schematic views schematically illustrating a manufacturing process of a solar cell according to another embodiment of the present invention.

아래에서는 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 실시예를 상세히 설명한다. 그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. It should be understood, however, that the present invention may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In the drawings, the same reference numbers are used throughout the specification to refer to the same or like parts.

본원 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. Throughout this specification, when a part is referred to as being "connected" to another part, it is not limited to a case where it is "directly connected" but also includes the case where it is "electrically connected" do.

본원 명세서 전체에서, 어떤 부재가 다른 부재 “상에” 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.Throughout this specification, when a member is " on " another member, it includes not only when the member is in contact with the other member, but also when there is another member between the two members.

본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. 본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 본원 명세서 전체에서 사용되는 정도의 용어 "~(하는) 단계" 또는 "~의 단계"는 "~를 위한 단계"를 의미하지 않는다.Throughout this specification, when an element is referred to as "including " an element, it is understood that the element may include other elements as well, without departing from the other elements unless specifically stated otherwise. The terms "about "," substantially ", etc. used to the extent that they are used throughout the specification are intended to be taken to mean the approximation of the manufacturing and material tolerances inherent in the stated sense, Accurate or absolute numbers are used to help prevent unauthorized exploitation by unauthorized intruders of the referenced disclosure. The word " step (or step) "or" step "used to the extent that it is used throughout the specification does not mean" step for.

본원 명세서 전체에서, 마쿠시 형식의 표현에 포함된 “이들의 조합(들)”의 용어는 마쿠시 형식의 표현에 기재된 구성 요소들로 이루어진 군에서 선택되는 하나 이상의 혼합 또는 조합을 의미하는 것으로서, 상기 구성 요소들로 이루어진 군에서 선택되는 하나 이상을 포함하는 것을 의미한다.Throughout this specification, the term " combination (s) thereof " included in the expression of the machine form means a mixture or combination of one or more elements selected from the group consisting of the constituents described in the expression of the form of a marker, Quot; means at least one selected from the group consisting of the above-mentioned elements.

본원 명세서 전체에서, "제 1 극성" 및 "제 2 극성" 각각은 "n형" 또는 "p형"을 의미할 수 있으며, 전형적으로는 상호 반대되는 도전 특성을 갖는다. 또한, "제 1 극성 반도체층" 및 "제 2 극성 반도체층" 각각은 "n형 반도체층" 또는 "p형 반도체층"을 의미할 수 있다.
Throughout this specification, each of the terms "first polarity" and "second polarity" can mean "n-type" or "p-type" and typically has opposite conductivity characteristics. Each of the "first polarity semiconductor layer" and the "second polarity semiconductor layer" may mean either an "n-type semiconductor layer" or a "p-type semiconductor layer".

본원의 제 1 측면에 따른 태양전지는 하기를 포함할 수 있다:A solar cell according to the first aspect of the invention may comprise:

제 1 기재 상에 형성된 복수의 제 1 극성 ZnO 나노로드들을 포함하는 나노로드층; 상기 나노로드층 상에 형성된 제 2 극성 반도체층; 상기 제 2 극성 반도체층 상에 형성된 초격자층; 상기 초격자층 상에 형성된 제 1 극성 반도체층; 및 상기 제 1 극성 반도체층 상에 형성된 제 2 기재.A nanorod layer comprising a plurality of first polar ZnO nanorods formed on a first substrate; A second polarity semiconductor layer formed on the nano-rod layer; A superlattice layer formed on the second polarity semiconductor layer; A first polarity semiconductor layer formed on the superlattice layer; And a second substrate formed on the first polarity semiconductor layer.

본원의 제 2 측면에 따른 태양전지는 하기를 포함할 수 있다:A solar cell according to the second aspect of the invention may comprise:

제 1 기재 상에 형성된 복수의 제 1 극성 ZnO 나노로드들을 포함하는 나노로드층; 상기 나노로드층 상에 형성된 제 1 극성 반도체층; 상기 제 1 극성 반도체층 상에 형성된 초격자층; 상기 초격자층 상에 형성된 제 2 극성 반도체층; 및 상기 제 2 극성 반도체층 상에 형성된 제 2 기재.A nanorod layer comprising a plurality of first polar ZnO nanorods formed on a first substrate; A first polarity semiconductor layer formed on the nano-rod layer; A superlattice layer formed on the first polarity semiconductor layer; A second polarity semiconductor layer formed on the superlattice layer; And a second substrate formed on the second polarity semiconductor layer.

본원의 일 구현예에 따르면, 상기 제 1 극성은 n형이고, 상기 제 2 극성은 p형인 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present invention, the first polarity may be n-type, and the second polarity may be p-type, but the present invention is not limited thereto.

본원의 일 구현예에 따르면, 상기 제 1 극성은 p형이고, 상기 제 2 극성은 n형인 것일 수 있으나, 이에 제한되는 것은 아니다.According to an embodiment of the present invention, the first polarity may be p-type, and the second polarity may be n-type, but the present invention is not limited thereto.

본원의 일 구현예에 따르면, 상기 반도체 물질은 GaN, AlN, InP, InS, GaAs, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, AlxGa1-xN (0<x<1), InxGa1-xN (0<x<1), InxGa1-xAs (0<x<1), ZnxCd1-xS (0<x<1) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present application, the semiconductor material is GaN, AlN, InP, InS, GaAs, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, Al x Ga 1-x N (0 <x <1) , In x Ga 1-x N (0 <x <1), In x Ga 1 -x As (0 <x <1), Zn x Cd 1 -x S But are not limited to, those selected from the group consisting of < RTI ID = 0.0 &gt;

본원의 일 구현예에 따르면, 상기 제 1 기재는 투명 또는 불투명한 것일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 제 2 기재, 상기 제 1 극성 반도체층, 상기 초격자층, 및 상기 제 2 극성 반도체층이 투명할 경우, 상기 제 1 기재는 투명하거나 투명하지 않을 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 제 2 기재, 상기 제 1 극성 반도체층, 상기 초격자층, 및 상기 제 2 극성 반도체층이 투명하지 않을 경우, 상기 제 1 기재는 투명한 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the invention, the first substrate may be transparent or opaque, but is not limited thereto. For example, when the second substrate, the first polarity semiconductor layer, the superlattice layer, and the second polarity semiconductor layer are transparent, the first substrate may not be transparent or transparent, but is limited thereto no. For example, if the second substrate, the first polarity semiconductor layer, the superlattice layer, and the second polarity semiconductor layer are not transparent, the first substrate may be transparent, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 ZnO 나노로드들은 단결정 반도체일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present invention, the ZnO nanorods may be a single crystal semiconductor, but are not limited thereto.

본원의 일 구현예에 따르면, 상기 ZnO 나노로드들은 상기 제 1 기재에 대해 수직 배향 또는 임의의 방향의 각도로 성장된 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present invention, the ZnO nanorods may be grown in an orientation perpendicular to the first base material or in an arbitrary direction, but the present invention is not limited thereto.

본원의 일 구현예에 따르면, 상기 ZnO 나노로드들은 각각 직경이 약 10 nm 내지 약 1,000 nm 이고, 길이가 약 0.3 ㎛ 내지 약 300 ㎛인 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present invention, the ZnO nanorods may each have a diameter of about 10 nm to about 1,000 nm and a length of about 0.3 탆 to about 300 탆, but the present invention is not limited thereto.

본원의 일 구현예에 따르면, 상기 ZnO 나노로드층은 기상 수송 증착(Vapor Phase Transport process), 유기금속 화학 기상 증착(Metal-Organic source Chemical Vapor Deposition; MOCVD), 플라즈마 화학 기상 증착(Plasma-Enhanced Chemical Vapor Deposition; PECVD), 스퍼터링(Sputtering), 열 또는 전자빔 증발(Thermal or Electron Beam Evaporation), 펄스 레이저 증착(Pulse Laser Deposition), 전해 증착(Chemical Electrolysis Deposition) 및 이들의 조합들로 이루어진 군에서 선택되는 방법에 의해 형성되는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the present invention, the ZnO nanorod layer may be formed by a vapor phase transport process, a metal-organic chemical vapor deposition (MOCVD) process, a plasma-enhanced chemical vapor deposition (PECVD), Sputtering, Thermal or Electron Beam Evaporation, Pulse Laser Deposition, Chemical Electrolysis Deposition, and combinations thereof. But the present invention is not limited thereto.

본원의 일 구현예에 따르면, 상기 초격자층은 GaN, AlN, InP, InS, GaAs, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, AlxGa1 - xN (0<x<1), InxGa1 - xN (0<x<1), InxGa1 - xAs (0<x<1), ZnxCd1-xS (0<x<1) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the invention, the super lattice layer is GaN, AlN, InP, InS, GaAs, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, Al x Ga 1 - x N (0 <x <1 ), in x Ga 1 - x N (0 <x <1), in x Ga 1 - x As (0 <x <1), Zn x Cd 1-x S (0 <x <1) , and combinations thereof But are not limited to, those selected from the group consisting of:

본원의 일 구현예에 따르면, 상기 초격자층은 각각의 두께가 약 0.8 nm내지 약 3 nm인 초격자층을 하나 이상 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the invention, the superlattice layer may comprise at least one superlattice layer each having a thickness of from about 0.8 nm to about 3 nm, but is not limited thereto.

본원의 일 구현예에 따르면, 상기 제 1 기재는 Si, Ge, GaN, AlN, GaP, InP, GaAs, SiC, SiO2/Si, Al2O3, LiAlO3, MgO, 유리, 석영(quartz), 그래파이트(graphite), 그래핀(graphene) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the invention, the first substrate is Si, Ge, GaN, AlN, GaP, InP, GaAs, SiC, SiO 2 / Si, Al 2 O 3, LiAlO 3, MgO, glass, quartz (quartz) But are not limited to, those selected from the group consisting of graphite, graphene, and combinations thereof.

본원의 일 구현예에 따르면, 상기 제 2 기재는 Si, Ge, GaN, AlN, GaP, InP, GaAs, SiC, SiO2/Si, Al2O3, LiAlO3, MgO, 유리, 석영(quartz), 그래파이트(graphite), 그래핀(graphene) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.According to one embodiment of the invention, the second substrate is Si, Ge, GaN, AlN, GaP, InP, GaAs, SiC, SiO 2 / Si, Al 2 O 3, LiAlO 3, MgO, glass, quartz (quartz) But are not limited to, those selected from the group consisting of graphite, graphene, and combinations thereof.

본원의 제 3 측면에 따른 태양전지의 제조 방법은 하기를 포함할 수 있다:A method of manufacturing a solar cell according to the third aspect of the present invention may comprise:

제 1 기재 상에 복수의 제 1 극성 ZnO 나노로드들을 포함하는 나노로드층을 형성하는 단계; Forming a nanorod layer comprising a plurality of first polar ZnO nanorods on a first substrate;

제 2 기재 상에 제 1 극성 반도체층을 형성하는 단계;Forming a first polarized semiconductor layer on a second substrate;

상기 제 1 극성 반도체층 상에 다층 구조를 가지는 초격자층을 형성하는 단계;Forming a super lattice layer having a multilayer structure on the first polarity semiconductor layer;

상기 초격자층 상에 제 2 극성 반도체층을 형성하는 단계; 및Forming a second polarized semiconductor layer on the superlattice layer; And

상기 제 2 극성 반도체층을 상기 제 1 기재 상에 형성된 제 1 극성 ZnO 나노로드들을 포함하는 상기 나노로드층의 상부에 접촉하고 고정시키는 단계.Contacting and fixing the second polarized semiconductor layer on top of the nanorod layer comprising first polar ZnO nanorods formed on the first substrate.

본원의 제 4 측면에 따른 태양전지의 제조 방법은 하기를 포함할 수 있다:A method of manufacturing a solar cell according to the fourth aspect of the present invention may include:

제 1 기재 상에 복수의 제 1 극성 ZnO 나노로드들을 포함하는 나노로드층을 형성하는 단계; Forming a nanorod layer comprising a plurality of first polar ZnO nanorods on a first substrate;

제 2 기재 상에 제 2 극성 반도체층을 형성하는 단계;Forming a second polarized semiconductor layer on the second substrate;

상기 제 2 극성 반도체층 상에 다층 구조를 가지는 초격자층을 형성하는 단계;Forming a superlattice layer having a multilayer structure on the second polarity semiconductor layer;

상기 초격자층 상에 제 1 극성 반도체층을 형성하는 단계; 및Forming a first polarized semiconductor layer on the superlattice layer; And

상기 제 1 극성 반도체층을 상기 제 1 기재 상에 형성된 제 1 극성 ZnO 나노로드들을 포함하는 상기 나노로드층의 상부에 접촉하고 고정시키는 단계.
Contacting and fixing the first polarity semiconductor layer on top of the nanorod layer comprising first polar ZnO nanorods formed on the first substrate.

이하, 본원에 대하여 도면을 참조하여 구현예와 실시예를 이용하여 구체적으로 설명한다. 그러나, 본원에 이러한 구현예와 실시예에 제한되는 것은 아니다.
Hereinafter, the present invention will be described in detail with reference to the accompanying drawings and embodiments. However, the present invention is not limited to these embodiments and examples.

도 1은 본원의 일 구현예에 따른 태양전지의 단면을 나타낸 도면이고, 도 2a 내지 도 2f는 본원의 일 구현예에 따른 태양전지의 제조공정을 개략적으로 나타낸 모식도이다. 도 1 및 도 2a 내지 도 2f를 참고로 하여 본원의 일 구현예에 따른 태양전지 및 상기 태양전지의 제조방법에 대하여 상세하게 설명한다.
FIG. 1 is a cross-sectional view of a solar cell according to an embodiment of the present invention, and FIGS. 2 (a) to 2 (f) are schematic views illustrating a manufacturing process of a solar cell according to an embodiment of the present invention. A solar cell and a method of manufacturing the solar cell according to one embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2A to 2F.

본원의 일 구현예에 따른 태양전지는 제 1 기재(10) 상에 형성된 복수의 제 1 극성 ZnO 나노로드들을 포함하는 나노로드층(20), 상기 나노로드층(20) 상에 형성된 제 2 극성 반도체층(40), 상기 제 2 극성 반도체층(40) 상에 형성된 초격자층(50), 상기 초격자층(50) 상에 형성된 제 1 극성 반도체층(60), 및 상기 제 1 극성 반도체층(60) 상에 형성된 제 2 기재(70)를 포함할 수 있다. 상기 제 2 극성 반도체층(40)은 상기 나노로드층(20)의 상부와 접촉(contact)되어 형성되는 접촉층(30)을 포함할 수 있다.A solar cell according to one embodiment of the present invention includes a nanorod layer 20 comprising a plurality of first polar ZnO nanorods formed on a first substrate 10, a second polarity (not shown) formed on the nanorod layer 20, A semiconductor device comprising a semiconductor layer 40, a superlattice layer 50 formed on the second polarity semiconductor layer 40, a first polarity semiconductor layer 60 formed on the superlattice layer 50, And a second substrate (70) formed on the layer (60). The second polarized semiconductor layer 40 may include a contact layer 30 formed in contact with an upper portion of the nano-loading layer 20. [

먼저, 도 2a 에 도시된 바와 같이, 제 1 기재(10) 상에 복수의 제 1 극성 ZnO 나노로드들을 포함하는 나노로드층(20)을 형성할 수 있다.First, as shown in FIG. 2A, a nano-rod layer 20 including a plurality of first polar ZnO nanorods may be formed on a first substrate 10.

상기 제 1 기재(10)는 통상적인 다양한 기재가 이용될 수 있으며, 예를 들어, 상기 기재는 Si, Ge, GaN, AlN, GaP, InP, GaAs, SiC, SiO2/Si, Al2O3, LiAlO3, MgO, 유리, 석영(quartz), 그래파이트(graphite), 그래핀(graphene) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.The first base material 10 is conventional, and a variety of substrates can be used, for example, the substrate is Si, Ge, GaN, AlN, GaP, InP, GaAs, SiC, SiO 2 / Si, Al 2 O 3 , LiAlO 3 , MgO, glass, quartz, graphite, graphene, and combinations thereof. However, the present invention is not limited thereto.

상기 제 1 기재(10)는 투명하거나 불투명할 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 제 2 기재(70), 상기 제 1 극성 반도체층(60), 상기 초격자층(50), 및 상기 제 2 극성 반도체층(40)이 투명할 경우, 상기 제 1 기재(10)는 투명하거나 투명하지 않을 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 제 2 기재(70), 상기 제 1 극성 반도체층(60), 상기 초격자층(50), 및 상기 제 2 극성 반도체층(40)이 투명하지 않을 경우, 상기 제 1 기재(10)는 투명한 것일 수 있으나, 이에 제한되는 것은 아니다. 본원 명세서에 있어, "투명"이란 빛을 투과할 수 있다는 의미이며, 반드시 무색 투명 및 100% 의 광 투과율을 의미하는 것은 아니다. 본원 명세서에 있어, "불투명"이란 빛을 투과할 수 없다는 의미이며, 반드시 빛의 투과율이 0%임을 의미하는 것은 아니다.The first substrate 10 may be transparent or opaque, but is not limited thereto. For example, when the second substrate 70, the first polarizing semiconductor layer 60, the superlattice layer 50, and the second polarizing semiconductor layer 40 are transparent, 10 may be transparent or not transparent, but are not limited thereto. For example, when the second substrate 70, the first polarizing semiconductor layer 60, the superlattice layer 50, and the second polarizing semiconductor layer 40 are not transparent, (10) may be transparent, but is not limited thereto. In the present specification, "transparent" means that light can be transmitted, and does not necessarily mean colorless transparent and 100% light transmittance. In the present specification, "opaque" means that light can not be transmitted and does not necessarily mean that the light transmittance is 0%.

상기 제 1 기재(10) 상에는 투명전극층(미도시)을 포함할 수 있다. 상기 투명전극층은 예를 들어, 인듐 틴 옥사이드(indium tin oxide; ITO), 플루오린 틴 옥사이드(fluorine tin oxide; FTO), 안티몬 틴 옥사이드(antimony tin oxide; ATO), ZnO:Zn, ZnO:Ga, 그래핀(Graphene) 등을 포함할 수 있으나, 이에 제한되는 것은 아니다. A transparent electrode layer (not shown) may be formed on the first substrate 10. The transparent electrode layer may include at least one selected from the group consisting of indium tin oxide (ITO), fluorine tin oxide (FTO), antimony tin oxide (ATO), ZnO: Zn, Graphene, and the like, but are not limited thereto.

상기 제 1 기재(10)는 준비된 기재의 식각(etching) 및 도펀트의 제거를 위한 전처리 공정을 추가 포함할 수 있다. 상기 전처리 공정을 통해 최종산물인 태양전지의 일차적 표면개선을 통한 광 흡수율 향상 및 그 외 전자 수집에 악영향을 줄 수 있는 요인들을 제거할 수 있게 된다.The first substrate 10 may further include a pretreatment process for etching the prepared substrate and removing the dopant. Through the pretreatment process, it is possible to eliminate the factors that may adversely affect the improvement of the light absorptivity through the primary surface improvement of the solar cell, which is the final product, and the other electron collecting.

상기 ZnO 나노로드들은 단결정 반도체일 수 있으나, 이에 제한되는 것은 아니다.The ZnO nanorods may be single crystal semiconductors, but are not limited thereto.

상기 ZnO 나노로드들은 상기 투명전극 상에 형성될 수 있다.The ZnO nanorods may be formed on the transparent electrode.

상기 나노로드층은 기상 수송 증착(Vapor Phase Transport process), 유기금속 화학 기상 증착(Metal-Organic source Chemical Vapor Deposition; MOCVD), 플라즈마 화학 기상 증착(Plasma-Enhanced Chemical Vapor Deposition; PECVD), 스퍼터링(Sputtering), 열 또는 전자빔 증발(Thermal or Electron Beam Evaporation), 펄스 레이저 증착(Pulse Laser Deposition; PLD), 전해 증착(Chemical Electrolysis Deposition) 및 이들의 조합들로 이루어진 군에서 선택되는 방법에 의해 형성되는 것일 수 있으나, 이에 제한되는 것은 아니다.The nanorod layer may be formed by a vapor phase transport process, a metal-organic chemical vapor deposition (MOCVD) process, a plasma enhanced chemical vapor deposition (PECVD) process, a sputtering process ), Thermal or electron beam evaporation, pulsed laser deposition (PLD), electrochemical deposition (CVD), and combinations thereof. But is not limited thereto.

상기 ZnO 나노로드들은 상기 제 1 기재(10)에 대해 90°로 수직 배향하는 것이 바람직할 수 있으나, 임의의 방향으로 배향하는 것도 가능할 수 있다. 일 구현예에 있어서, 나노로드층은 인위적으로도 배열을 조절할 수도 있지만 자기조립에 의해 배열되는 형상을 그대로 사용할 수 있으나, 이에 제한되는 것은 아니다.The ZnO nanorods may preferably be vertically oriented at 90 degrees with respect to the first substrate 10, but may be oriented in any direction. In one embodiment, the nanorod layer may be artificially arranged, but the shape arranged by self-assembly may be used as it is, but is not limited thereto.

상기 나노로드층(20)의 나노로드는 길이가 전하 운반자의 확산 거리 보다 길어야 하므로 길이가 약 0.3 ㎛ 내지 약 300 ㎛일 수 있으며, 나노로드층(20)의 반도체 나노로드는 직경이 증가하면 결정성이 떨어지는 경향이 있으므로 직경이 약 10 nm 내지 약 1,000 nm일 수 있으나, 이에 제한되는 것은 아니다.
The length of the nano-rods of the nano-rod layer 20 may be greater than the diffusion distance of the charge carriers, so that the length of the nano-rods of the nano-rod layer 20 may range from about 0.3 m to about 300 m. The diameter may be from about 10 nm to about 1,000 nm, but is not limited thereto, since it tends to degrade.

이어서, 도 2b에 도시된 바와 같이, 제 2 기재(70) 상에 제 1 극성 반도체층(60)을 형성할 수 있다. Next, as shown in FIG. 2B, the first polarizing semiconductor layer 60 may be formed on the second substrate 70.

상기 제 2 기재(70)는 광투과가 용이하도록 투명성을 갖고 있는 것이면 특별히 한정되지 않는다. 상기 제 2 기재(70)는 예를 들어, 사파이어(sapphire), 석영(quartz) 및 유리와 같은 투명 무기 기재일 수 있으며, 폴리에틸렌 테레프탈레이트(polyethylene terephalate; PET), 폴리에틸렌 나프탈레이트(polyethylene naphthalate; PEN), 폴리에틸렌 설폰(polyethylene sulfone; PES), 폴리카보네이트(poly carbonate; PC), 폴리스티렌(poly styrene; PS), 폴리프로필렌(poly propylene; PP) 등의 투명 플라스틱 기재가 사용될 수 있다. 또한, 플렉서블 기재를 이용할 경우 유연성 있는 태양전지를 제조할 수도 있다.The second base material 70 is not particularly limited as long as it has transparency so as to facilitate light transmission. The second substrate 70 may be a transparent inorganic substrate such as, for example, sapphire, quartz, and glass, and may be made of polyethylene terephthalate (PET), polyethylene naphthalate Transparent plastic materials such as polyethylene sulfone (PES), polycarbonate (PC), polystyrene (PS), and polypropylene (PP) In addition, when a flexible substrate is used, a flexible solar cell can be manufactured.

상기 제 1 극성 반도체층(60), 그리고 후술하는 초격자층(50) 및 제 2 극성 반도체층(40)은 본원에 대한 분야의 당업자라면 공지된 물질로부터 알 수 있는 것이면 충분할 것이고 특별히 한정되지 않는다. The first polarizing semiconductor layer 60 and the superlattice layer 50 and the second polarizing semiconductor layer 40 to be described later are not particularly limited as long as those known to those skilled in the art are known .

상기 제 1 극성 반도체층(60)은 반도체 물질(III-V, II-VI 등)에 n형 도펀트가 첨가된 것이 적용될 수 있다. 상기 반도체 물질은 예를 들어, GaN, AlN, InP, InS, GaAs, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, AlxGa1 - xN (0<x<1), InxGa1 - xN (0<x<1), InxGa1 - xAs (0<x<1), ZnxCd1 - xS (0<x<1) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. The first polarity semiconductor layer 60 may be formed by adding an n-type dopant to semiconductor materials (III-V, II-VI, etc.). The semiconductor material is, for example, GaN, AlN, InP, InS , GaAs, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, Al x Ga 1 - x N (0 <x <1), In x Ga 1 - x N (0 <x <1), in x Ga 1 - x as (0 <x <1), Zn x Cd 1 - x s (0 <x <1) , and from the group consisting of a combination of But are not limited to, those selected.

일 구현예에 있어서, 상기 제 1 극성 반도체층(60)은 질화물 화합물 반도체에 n형 도펀트가 첨가된 것이 적용될 수 있다. 상기 질화물 화합물 반도체는 질소원자(N)가 포함된 화합물 반도체 물질로서 예를 들어, GaN, AlN, InN (0<x<1), InxGa1 - xN (0<x<1) 또는 AlxGa1 - xN (0<x<1)일 수 있으나, 이에 제한되는 것은 아니다. 상기 n형 도펀트로서 Si, Ge, Se, Te 등이 적용될 수 있으며, n형 반도체의 경우 도핑 농도는 1 X 1016 내지 9 X 1020/cm3 범위일 수 있으나, 이에 제한되는 것은 아니다.In one embodiment, the first polarity semiconductor layer 60 may be formed by adding an n-type dopant to the nitride compound semiconductor. The nitride compound semiconductor, for example, GaN, AlN, InN (0 <x <1), In x Ga 1 as a compound semiconductor material that contains nitrogen (N) - x N (0 <x <1) or Al x Ga 1 - x N (0 < x < 1), but the present invention is not limited thereto. As the n-type dopant, Si, Ge, Se, Te and the like can be applied. In the case of an n-type semiconductor, the doping concentration is 1 × 10 16 to 9 × 10 20 / cm 3 Range, but is not limited thereto.

상기 제 1 극성 반도체층(60)은 기상 증착(vapor-phase deposition) 방법을 이용하여 제 1 극성 반도체층(60)은 약 0.5 ㎛ 내지 약 10 ㎛, 또는 약 1 ㎛ 내지 약 5 ㎛ 범위의 두께로 형성될 수 있는데, 상기 기상 증착 방법은, 예를 들어, 유기금속 화학 기상 증착(Metal Organic Chemical Vapor Deposition; MOCVD), 분자선 에피택시(Molecular Beam Epitaxy; MBE), 수소기상에피택시(Hydride Vapor Phase Epitaxy; HVPE), 급속 열 화학기상증착(Rapid Thermal Chemical Vapor Deposition; RTCVD), 유도결합플라즈마 화학 기상 증착(Inductively Coupled Plasma-Chemical Vapor Deposition; ICP-CVD), 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition; LPCVD), 상압 화학 기상 증착(Atmospheric Pressure Chemical Vapor Deposition; APCVD) 및 플라즈마 화학 기상 증착(Plasma-enhanced Chemical Vapor Deposition; PECVD) 방법을 포함할 수 있으나, 이에 제한되는 것은 아니다.
The first polarizing semiconductor layer 60 may be formed using a vapor-phase deposition process to form a first polarizing semiconductor layer 60 having a thickness in the range of about 0.5 탆 to about 10 탆, or about 1 탆 to about 5 탆 The vapor deposition method may be performed by, for example, metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), hydride vapor phase epitaxy Epitaxy (HVPE), Rapid Thermal Chemical Vapor Deposition (RTCVD), Inductively Coupled Plasma-Chemical Vapor Deposition (ICP-CVD), Low Pressure Chemical Vapor Deposition But are not limited to, LPCVD, Atmospheric Pressure Chemical Vapor Deposition (APCVD), and Plasma-enhanced Chemical Vapor Deposition (PECVD).

이어서, 도 2c에 도시된 바와 같이, 상기 제 1 극성 반도체층(60) 상에 다층 구조를 가지는 초격자층(50)을 형성할 수 있다.Subsequently, as shown in FIG. 2C, a superlattice layer 50 having a multi-layer structure may be formed on the first polarized semiconductor layer 60.

상기 초격자층(50)은 예를 들어, GaN, AlN, InP, InS, GaAs, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, AlxGa1 - xN (0<x<1), InxGa1 - xN (0<x<1), InxGa1 - xAs (0<x<1), ZnxCd1 - xS (0<x<1) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한 되는 것은 아니다.The super lattice layer 50 is, for example, GaN, AlN, InP, InS , GaAs, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, Al x Ga 1 - x N (0 <x <1) , in x Ga 1 - s x s (0 <x <1 ) , and combinations thereof - x N (0 <x < 1), in x Ga 1 - x As (0 <x <1), Zn x Cd 1 But are not limited to, those selected from the group consisting of &lt; RTI ID = 0.0 &gt;

상기 초격자층(50)은 초격자(super lattice) 구조를 가지며, 반드시 다층의 초격자층이 아니라 단층으로 형성할 수도 있다. 또한 상기 초격자층(50)은 약 2개 층 내지 약 50개 층으로 형성될 수 있으며, 상기 초격자층(50)은 각각의 두께가 약 0.8 nm내지 약 3 nm인 다수의 층으로 형성될 수 있다. 이들 초격자층(50)의 전체 적층 두께는 제한되지 않지만, 예를 들어, 약 10 nm 내지 약 500 nm 일 수 있다. 이러한 상기 초격자층이 p형 반도체층의 전기적 특성을 향상시킬 수 있다.The superlattice layer 50 has a super lattice structure and may be formed as a single layer instead of a multilayer superlattice layer. The superlattice layer 50 may be formed of about two to about 50 layers, and the superlattice layer 50 may be formed of a plurality of layers each having a thickness of about 0.8 nm to about 3 nm . The total stacking thickness of these superlattice layers 50 is not limited, but can be, for example, from about 10 nm to about 500 nm. Such a super lattice layer can improve the electrical characteristics of the p-type semiconductor layer.

상기 초격자층(50)은 상기 제 2 극성 반도체층(40)과 동일한 물질로 이루어질 수 있다. 그러나 반드시 이에 한정하지 않으며, 다층의 초격자층(50)은 상기 제 2 극성 반도체층(40)의 구성물질과 동일하지 않은 성분으로 구성되는 층을 포함할 수도 있다. 상기 초격자층(50) 및 상기 제 2 극성 반도체층(40)을 동일한 성분으로 형성하면, 결정성이 향상되고 전자 이동도의 증가에 따른 작동 전압이 감소될 수 있어 태양전지의 전기적 특성이 향상될 수 있다.The superlattice layer 50 may be formed of the same material as the second polarizing semiconductor layer 40. However, the present invention is not limited thereto, and the multi-layered superlattice layer 50 may include a layer composed of components that are not the same as the constituent materials of the second polarized semiconductor layer 40. When the superlattice layer 50 and the second polarity semiconductor layer 40 are formed of the same component, the crystallinity is improved and the operating voltage is increased as the electron mobility is increased, thereby improving the electrical characteristics of the solar cell .

상기 초격자층(50)은 도펀트가 도핑되지 않은 언도프층(undoped layer)일 수 있으며, 또는 상기 제 2 극성 반도체층(40)의 도핑농도의 오차범위 10% 이내로 도핑될 수 있다. 상기 초격자층(50)은 초격자로 이루어진 다층구조를 가지므로 도핑되지 않은 층과 제 2 극성 반도체층(40)의 p형 도펀트의 도핑농도 수준 이하에서 동일한 수준에 이르기까지 도핑되는 다양한 도핑 농도를 가질 수 있다. 이때, '도핑되지 않은' 또는 '언도프'의 용어는 고의적으로 도펀트를 도핑하지 않는 상태를 나타내고 상기 상태는 예를 들어 인접한 질화물 반도체층으로부터 확산에 의하여 혼입되는 도펀트도 본원은 도핑되지 않은 것으로 한다.The superlattice layer 50 may be an undoped layer doped with no dopant or may be doped within an error range of 10% of the doping concentration of the second polarized semiconductor layer 40. The superlattice layer 50 has a multi-layered structure consisting of a superlattice, so that the doping concentration of the p-type dopant of the undoped layer and the p-type dopant of the second polarity semiconductor layer 40 can be adjusted to various doping concentrations Lt; / RTI &gt; Herein, the terms "undoped" or "undoped" deliberately indicate a state in which the dopant is not doped, and the state is assumed to be undoped, for example, a dopant incorporated by diffusion from an adjacent nitride semiconductor layer .

따라서, 초격자 구조의 초격자층(50)의 다층 구조 중 일부 층의 최대 도핑농도는 초격자층의 도펀트 도핑 농도 수준과 같거나 작을 수 있다. 상기 초격자층(50)의 다층구조는 상기 도핑 농도 수준에 따라 도핑농도가 약 0%인 층부터 제 2 극성 반도체층(40)의 도핑농도 ±10%로 도핑된 층에 이르기까지 순차로 도핑농도 기울기를 가지면서 적층될 수 있다. 또는 도핑농도가 서로 다르게 랜덤하게 교번하여 적층될 수 있다.Thus, the maximum doping concentration of some of the multi-layer structures of the superlattice layer 50 may be equal to or less than the dopant doping concentration of the superlattice layer. The multilayer structure of the superlattice layer 50 may be doped sequentially from a layer having a doping concentration of about 0% to a layer doped with the doping concentration of the second polarity semiconductor layer 40 of about 10% It can be stacked with a concentration gradient. Or the doping concentration may be randomly alternated so as to be different from each other.

상기 다층의 초격자층(50)은 p형 도펀트의 도핑농도가 층마다 서로 상이할 수 있어 서로 도핑 농도 수준이 다른 반도체 물질들이 접하게 됨으로써 발생되는 밴드 에너지 차이에 의한 포텐셜 우물구조를 가질 수 있으며, 이로 인해 높은 전자 이동도를 가질 수 있어 전체적으로 전기적 특성이 개선될 수 있다.The multi-layered superlattice layer 50 may have a potential well structure due to a difference in band energy generated by contacting semiconductor materials having different doping concentration levels from each other because the doping concentration of the p-type dopant may be different from layer to layer, As a result, it is possible to have a high electron mobility and to improve the electric characteristics as a whole.

상기 초격자층(50)은 사용되는 반도체층의 종류에 따라 밴드갭 에너지를 작게는 약 0.8 eV 부터 크게는 약 3.4 eV 이상까지 조절할 수 있어서 밴드갭 에너지에 해당되는 에너지 이상의 광에너지대를 흡수하는 역할을 한다.The superlattice layer 50 can adjust the band gap energy from about 0.8 eV to about 3.4 eV or more depending on the type of the semiconductor layer to be used, so that the superlattice layer 50 absorbs light energy band of energy corresponding to the band gap energy It plays a role.

이어서, 도 2d에 도시된 바와 같이, 상기 초격자층(50) 상에 제 2 극성 반도체층(40)을 형성할 수 있다.Next, as shown in FIG. 2D, a second polarized semiconductor layer 40 may be formed on the superlattice layer 50.

상기 제 2 극성 반도체층(40)은 반도체 물질(III-V, II-VI 등)에 p형 도펀트가 첨가된 것이 적용될 수 있다. 상기 반도체 물질은 예를 들어, GaN, AlN, InP, InS, GaAs, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, AlxGa1 - xN (0<x<1), InxGa1 - xN (0<x<1), InxGa1 - xAs (0<x<1), ZnxCd1 - xS (0<x<1) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. The second polarized semiconductor layer 40 may be formed by adding a p-type dopant to semiconductor materials (III-V, II-VI, etc.). The semiconductor material is, for example, GaN, AlN, InP, InS , GaAs, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, Al x Ga 1 - x N (0 <x <1), In x Ga 1 - x N (0 <x <1), in x Ga 1 - x as (0 <x <1), Zn x Cd 1 - x s (0 <x <1) , and from the group consisting of a combination of But are not limited to, those selected.

일 구현예에 있어서, 일 구현예에 있어서, 상기 제 2 극성 반도체층(40)은 질화물 화합물 반도체에 p형 도펀트가 첨가된 것이 적용될 수 있다. 상기 질화물 화합물 반도체는 예를 들어, GaN, AlN, InN, InxGa1 - xN (0<x<1) 또는 AlxGa1 - xN (0<x<1)일 수 있으나, 이에 제한되는 것은 아니다.In one embodiment, the second polarity semiconductor layer 40 may be formed by adding a p-type dopant to the nitride compound semiconductor. The nitride compound semiconductor, for example, GaN, AlN, InN, In x Ga 1 - x N (0 <x <1) or Al x Ga 1 - may be an x N (0 <x <1 ), limited to It is not.

상기 p형 도펀트로서 Be, Mg, Zn, Ca, Sr, Ba 등이 첨가되어 적용될 수 있으나, 이에 제한되는 것은 아니다. p형 도핑된 반도체의 경우 도핑 농도가 약 1 X 1017 내지 약 9 X 1020/cm3범위일 수 있으나, 이에 제한되는 것은 아니다.
Examples of the p-type dopant include but are not limited to Be, Mg, Zn, Ca, Sr and Ba. For p-type doped semiconductors, the doping concentration may range from about 1 × 10 17 to about 9 × 10 20 / cm 3 , but is not limited thereto.

이어서, 도 2 e에 도시된 바와 같이, 제 2 기재(70) 상에 순차적으로 적층된 제 1 극성 반도체층(60), 초격자층(50) 및 제 2 극성 반도체층(40)을 상기 제 2 극성 반도체층(40)이 하부로 가도록 뒤집어 앞서 도 2a 에서 기재 상에 형성하였던 나노로드층(20)의 상부에 상기 제 2 극성 반도체층(40)을 접촉하고 고정시킬 수 있다. Subsequently, as shown in FIG. 2E, a first polarized semiconductor layer 60, a superlattice layer 50 and a second polarized semiconductor layer 40, which are sequentially stacked on the second substrate 70, The bipolar semiconductor layer 40 may be turned upside down to contact and fix the second polarized semiconductor layer 40 on the upper portion of the nanorod layer 20 previously formed on the substrate in Fig.

이때, 상기 제 2 극성 반도체층(40)은 상기 제 1 극성의 나노로드들을 포함하는 나노로드층(20)의 상부와 접촉(contact)되어 접촉층(30)을 형성할 수 있다. At this time, the second polarized semiconductor layer 40 may be in contact with the upper portion of the nano-rod layer 20 including the nano-rods of the first polarity to form the contact layer 30.

상기 나노로드층(20) 상에 상기 제 2 극성 반도체층(40), 초격자층(50), 제 1 극성 반도체층(60) 및 제 2 기재(70)를 고정하는 것은 상기 투명 기재(70)의 상면에 약 0.05 N/cm2내지 약 8 N/cm2의 압력을 가하여 고정할 수 있으며, 상기 투명 기재(70)의 상면에 압력을 가한 상태에서 상기 제 2 극성 반도체층(40)의 측면, 상기 기재(10)의 측면을 이어주는 에폭시를 부착할 수도 있다.The second polarizing semiconductor layer 40, the superlattice layer 50, the first polarizing semiconductor layer 60 and the second substrate 70 are fixed on the nano-rod layer 20, And a pressure of about 0.05 N / cm 2 to about 8 N / cm 2 may be applied to the upper surface of the second polarizing semiconductor layer 40 in a state where pressure is applied to the upper surface of the transparent substrate 70. Side surface of the base material 10, and an epoxy bonding the side surfaces of the base material 10 to each other.

상기 제 1 극성 반도체층(60), 제 2 극성 반도체층(40), 및 초격자층(50)에 사용된 반도체층이 가시광 에너지보다 넓은 에너지갭의 반도체이어서 투명할 경우, 제 2 기재(70)는 투명할 수 있으며, 상기 제 1 기재(10)는 투명할 수도 있으며 투명하지 않을 수도 있다.When the semiconductor layer used for the first polarizing semiconductor layer 60, the second polarizing semiconductor layer 40 and the superlattice layer 50 is a semiconductor having an energy gap wider than the visible light energy and is transparent, the second base material 70 ) May be transparent and the first substrate 10 may be transparent or not transparent.

이와 반대로 상기 제 1 극성 반도체층(60), 제 2 극성 반도체층(40), 및 초격자층(50)에 사용된 반도체층이 가시광 에너지보다 낮은 에너지 갭의 반도체이어서 투명하지 않을 경우, 제 2 기재(70)는 투명하거나 투명하지 않아도 되지만, 제 1 기재(10)는 반드시 투명해서 광에너지를 투과해야 한다.On the contrary, when the semiconductor layer used for the first polarizing semiconductor layer 60, the second polarizing semiconductor layer 40, and the superlattice layer 50 is a semiconductor having an energy gap lower than visible light energy and is not transparent, The substrate 70 may not be transparent or transparent, but the first substrate 10 must be transparent and transmit light energy.

또한, 본원의 일 구현예에 따른 태양전지는 투명전극층(미도시)과 상기 제 1 극성 반도체층(60)의 각각 한 지점에 금속 오믹(ohmic) 접합층(미도시)을 추가 형성할 수 있다.
In addition, a solar cell according to an embodiment of the present invention may further include a metal ohmic bonding layer (not shown) at each point of the transparent electrode layer (not shown) and the first polarized semiconductor layer 60 .

도 2f에 도시된 바와 같이, 제조된 본원의 일 구현예에 따른 태양전지는 상기 투명한 제 2 기재(70)로부터 입사되는 광이 제 1 극성 반도체층(60)을 지나 초격자층(50)에 의하여 1차 광흡수가 일어나고, 초격자층(50) 및 제 2 극성 반도체층(40)을 지나 자체 배열된 나노로드층(20)이 반사 또는 산란시킴으로써 초격자층으로의 제 2차 흡수가 발생해서 내부 양자 효율 향상 효과에 기여할 수 있다.As shown in FIG. 2F, a solar cell according to an exemplary embodiment of the present invention has a structure in which the light incident from the transparent second substrate 70 passes through the first polarized semiconductor layer 60 and the superlattice layer 50 Primary light absorption takes place and a second order absorption into the superlattice layer occurs due to reflection or scattering of the nanodrode layer 20 which has been arranged through the superlattice layer 50 and the second polarity semiconductor layer 40 Thereby contributing to the internal quantum efficiency improvement effect.

본원의 일 구현예에 따른 태양전지는 도 2a 내지 도 2f에 도시된 바와 같이, 제 1 기재(10) 상에 복수의 제 1 극성 ZnO 나노로드들을 포함하는 나노로드층(20)을 형성한 후, 제 2 기재(70) 상에 순차적으로 적층된 제 1 극성 반도체층(60), 초격자층(50) 및 제 2 극성 반도체층(40)을 상기 제 2 극성 반도체층(40)이 하부로 가도록 뒤집어 기재 상에 형성하였던 상기 나노로드층(20)의 상부에 상기 제 2 극성 반도체층(40)을 접촉하고 고정시켜 제조할 수도 있지만, 본원의 다른 구현예에 따른 태양전지는 도 3a 내지 도 3f에 도시된 바와 같이, 제 1 기재(10) 상에 복수의 제 1 극성 ZnO 나노로드들을 포함하는 나노로드층(20)을 형성한 후, 제 2 기재(70) 상에 순차적으로 제 2 극성 반도체층(40), 초격자층(50), 및 제 1 극성 반도체(60)층을 적층시킨 후 제 1 극성 나노로드층(20)과 제 1 극성 반도체(60)층을 접촉시켜서 만들 수도 있다. 이 경우, 제 1 극성끼리 접촉된 접촉면은 초격자층에서 형성된 전하가 더욱 원활히 확산되는 역할을 하여 광효율과 발생되는 기전력이 더욱 증가될 수 있다.
2A to 2F, a solar cell according to one embodiment of the present invention includes a first substrate 10, a first substrate 10, a second substrate 20, The first polarity semiconductor layer 60, the superlattice layer 50 and the second polarity semiconductor layer 40 which are sequentially stacked on the second base material 70 are formed on the second polarity semiconductor layer 40, The second polarized semiconductor layer 40 may be contacted and fixed on the upper portion of the nano-rod layer 20 formed on the substrate. However, the solar cell according to another embodiment of the present invention is not limited to FIGS. 3F, a nano-rod layer 20 including a plurality of first polar ZnO nano-rods is formed on a first substrate 10, and then a second polarity is sequentially formed on a second substrate 70, After the semiconductor layer 40, the superlattice layer 50, and the first polarity semiconductor layer 60 are laminated, the first polar nano-rod layer 20 and the first polar The semiconductor layer 60 may be formed in contact with each other. In this case, the contact surfaces contacting with the first polarities serve to spread the charges formed in the superlattice layer more smoothly, so that the light efficiency and the generated electromotive force can be further increased.

상기와 같은 구조를 이룬 태양전지는 초격자층(50)에서 광에너지를 흡수하게 되고, 흡수된 광에너지는 전자와 정공과 같은 전하를 발생시킨다. 발생된 전하는 반도체층을 따라서 확산되는데 제 1 극성 나노로드층과 접촉된 반도체층의 경계면에서 전하가 효과적으로 축적되어 높은 기전력을 발생하게 된다. 이 점이 초격자층 만을 이용하는 일반적인 LED 구조와 다른 점이다. The solar cell having the above structure absorbs light energy in the superlattice layer 50, and the absorbed light energy generates charges such as electrons and holes. The generated charges are diffused along the semiconductor layer, and charge is effectively accumulated at the interface of the semiconductor layer in contact with the first polar nano-rod layer to generate a high electromotive force. This point is different from a typical LED structure using only a superlattice layer.

일반적인 LED는 제 1 극성의 반도체층, 초격자층 및 제 2 극성의 반도체층으로 구성되는데, 이러한 구조를 태양전지로 이용할 경우 초격자층에서 광에너지가 흡수되고 이어서 발생된 전하가 각 반도체층을 따라 확산되지만 전극으로 흐르기만 해서 기전력이 발생 되지 않거나 극히 낮은 양의 전압이 발생된다.
When a solar cell is used as such a structure, light energy is absorbed in the superlattice layer, and then charges generated in the superlattice layer are injected into the respective semiconductor layers But it is only flowed to the electrode, so that electromotive force is not generated or an extremely low positive voltage is generated.

이하, 실시예와 도면을 참조하여 구체적으로 설명하도록 한다. 그러나, 본원이 이러한 실시예와 도면에 제한되는 것은 아니다.
Hereinafter, the present invention will be described in detail with reference to embodiments and drawings. However, the present invention is not limited to these embodiments and drawings.

기초 기재로서 두께 0.5 mm의 그래파이트 기재 상에 n형 ZnO 나노로드들을 포함하는 나노로드층을 성장하였다. ZnO 나노로드층의 ZnO 나노로드 길이는 1 ㎛ 내지 200 ㎛이였다. 사파이어 기재 상에 n형 반도체층으로서 n형 GaN 층을 5 ㎛ 두께로 단결정 성장하고, 상기 n형 GaN 층 상에 20 nm 두께의 GaN 층과 20 nm 두께의 InGaN 층을 각각 교대로 5층을 적층한 초격자층을 형성하였다. 이어서, 상기 초격자층 상에 p형 GaN 층을 0.5 ㎛ 두께로 성장하였다. 상기 n형 ZnO 나노로드층과 상기 p형 GaN 층을 접촉하여 도 1과 같은 구조의 태양전지를 완성하였다. 상기 p형 GaN 층 상에 은(Ag) 페이스트로 전극을 형성한 후 전위계를 연결하여 n형 ZnO가 성장된 그래파이트 기초 기재와 연결한 후 실외에서 태양광에 노출시켜 1.2 V의 기전력을 얻을 수 있었다.
A nano-rod layer including n-type ZnO nanorods was grown on a graphite substrate having a thickness of 0.5 mm as a base substrate. The ZnO nanorod length of the ZnO nanorod layer was 1 to 200 mu m. An n-type GaN layer as a n-type semiconductor layer was grown to a thickness of 5 탆 on the sapphire substrate, and a 20 nm thick GaN layer and a 20 nm thick InGaN layer were alternately laminated on the n-type GaN layer, A superlattice layer was formed. Then, a p-type GaN layer was grown to a thickness of 0.5 탆 on the superlattice layer. The n-type ZnO nano-rod layer and the p-type GaN layer were brought into contact with each other to complete a solar cell having the structure shown in Fig. An electrode was formed on the p-type GaN layer with silver (Ag) paste, and an electrometer was connected to connect the graphite base substrate with the n-type ZnO grown thereon. Then, the substrate was exposed to sunlight to obtain an electromotive force of 1.2 V .

전술한 본원의 설명은 예시를 위한 것이며, 본원이 속하는 기술분야의 통상의 지식을 가진 자는 본원의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.It will be understood by those of ordinary skill in the art that the foregoing description of the embodiments is for illustrative purposes and that those skilled in the art can easily modify the invention without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. For example, each component described as a single entity may be distributed and implemented, and components described as being distributed may also be implemented in a combined form.

본원의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본원의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is defined by the appended claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included within the scope of the present invention.

10: 제 1 기재
20: 나노로드층
30: 접촉층
40: 제 2 극성 반도체층
50: 초격자층
60: 제 1 극성 반도체층
70: 제 2 기재10: First substrate
20: Nano-rod layer
30: contact layer
40: second polarity semiconductor layer
50: superlattice layer
60: first polarity semiconductor layer
70: second substrate

Claims (16)

제 1 기재 상에 형성된 복수의 제 1 극성 ZnO 나노로드들을 포함하는 나노로드층;
상기 나노로드층 상에 형성된 제 2 극성 반도체층;
상기 제 2 극성 반도체층 상에 형성된 초격자층;
상기 초격자층 상에 형성된 제 1 극성 반도체층; 및
상기 제 1 극성 반도체층 상에 형성된 제 2 기재
를 포함하는, 태양전지.
A nanorod layer comprising a plurality of first polar ZnO nanorods formed on a first substrate;
A second polarity semiconductor layer formed on the nano-rod layer;
A superlattice layer formed on the second polarity semiconductor layer;
A first polarity semiconductor layer formed on the superlattice layer; And
And a second substrate formed on the first polarity semiconductor layer
/ RTI &gt;
제 1 기재 상에 형성된 복수의 제 1 극성 ZnO 나노로드들을 포함하는 나노로드층;
상기 나노로드층 상에 형성된 제 1 극성 반도체층;
상기 제 1 극성 반도체층 상에 형성된 초격자층;
상기 초격자층 상에 형성된 제 2 극성 반도체층; 및
상기 제 2 극성 반도체층 상에 형성된 제 2 기재
를 포함하는, 태양전지.
A nanorod layer comprising a plurality of first polar ZnO nanorods formed on a first substrate;
A first polarity semiconductor layer formed on the nano-rod layer;
A superlattice layer formed on the first polarity semiconductor layer;
A second polarity semiconductor layer formed on the superlattice layer; And
And a second substrate formed on the second polarity semiconductor layer
/ RTI &gt;
제 1 항 또는 제 2 항에 있어서,
상기 제 1 극성은 n형이고, 상기 제 2 극성은 p형인, 태양전지.
3. The method according to claim 1 or 2,
Wherein the first polarity is an n-type and the second polarity is a p-type.
제 1 항 또는 제 2 항에 있어서
상기 제 1 극성은 p형이고, 상기 제 2 극성은 n형인, 태양전지.
The method according to claim 1 or 2, wherein
Wherein the first polarity is p-type and the second polarity is n-type.
제 1 항 또는 제 2 항에 있어서,
상기 반도체층은 GaN, AlN, InP, InS, GaAs, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, AlxGa1-xN (0<x<1), InxGa1-xN (0<x<1), InxGa1-xAs (0<x<1), ZnxCd1-xS (0<x<1) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인, 태양전지.
3. The method according to claim 1 or 2,
The semiconductor layer is GaN, AlN, InP, InS, GaAs, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, Al x Ga 1-x N (0 <x <1), In x Ga 1-x N (0 <x <1), In x Ga 1 -x As (0 <x <1), Zn x Cd 1 -x S (0 <x <1), and combinations thereof Solar cells.
제 1 항 또는 제 2 항에 있어서,
상기 제 1 기재는 투명 또는 불투명한 것인, 태양전지.
3. The method according to claim 1 or 2,
Wherein the first substrate is transparent or opaque.
제 1 항 또는 제 2 항에 있어서,
상기 ZnO 나노로드들은 단결정 반도체인 것인, 태양전지.
3. The method according to claim 1 or 2,
Wherein the ZnO nanorods are single crystal semiconductors.
제 1 항 또는 제 2 항에 있어서,
상기 ZnO 나노로드들은 상기 제 1 기재에 대해 수직 배향 또는 임의의 방향의 각도로 성장된 것인, 태양전지.
3. The method according to claim 1 or 2,
Wherein the ZnO nanorods are grown at an angle in a vertical direction or an arbitrary direction with respect to the first substrate.
제 1 항 또는 제 2 항에 있어서,
상기 ZnO 나노로드들은 각각 직경이 10 nm 내지 1,000 nm 이고 길이가 0.3 ㎛ 내지 300 ㎛인 것인, 태양전지.
3. The method according to claim 1 or 2,
Wherein the ZnO nanorods are each 10 nm to 1,000 nm in diameter and 0.3 to 300 μm in length.
제 1 항 또는 제 2 항에 있어서,
상기 나노로드층은 기상 수송 증착(Vapor Phase Transport process), 유기금속 화학 기상 증착(Metal-Organic source Chemical Vapor Deposition; MOCVD), 플라즈마 화학 기상 증착(Plasma-Enhanced Chemical Vapor Deposition; PECVD), 스퍼터링(Sputtering), 열 또는 전자빔 증발(Thermal or Electron Beam Evaporation), 펄스 레이저 증착(Pulse Laser Deposition), 전해 증착(Chemical Electrolysis Deposition) 및 이들의 조합들로 이루어진 군에서 선택되는 방법에 의해 형성되는 것인, 태양전지.
3. The method according to claim 1 or 2,
The nanorod layer may be formed by a vapor phase transport process, a metal-organic chemical vapor deposition (MOCVD) process, a plasma enhanced chemical vapor deposition (PECVD) process, a sputtering process ) Is formed by a method selected from the group consisting of thermal or electron beam evaporation, Pulse Laser Deposition, Chemical Electrolysis Deposition, and combinations thereof. battery.
제 1 항 또는 제 2 항에 있어서,
상기 초격자층은 GaN, AlN, InP, InS, GaAs, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, AlxGa1-xN (0<x<1), InxGa1-xN (0<x<1), InxGa1-xAs (0<x<1), ZnxCd1-xS (0<x<1) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인, 태양전지.
3. The method according to claim 1 or 2,
The super lattice layer is GaN, AlN, InP, InS, GaAs, CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, Al x Ga 1-x N (0 <x <1), In x Ga 1-x (0 < x < 1), In x Ga 1-x As (0 <x <1), Zn x Cd 1 -x S Including solar cells.
제 1 항 또는 제 2 항에 있어서,
상기 초격자층은 각각의 두께가 0.8 nm내지 3 nm인 초격자층을 하나 이상 포함하는 것인, 태양전지.
3. The method according to claim 1 or 2,
Wherein the superlattice layer comprises one or more superlattice layers each having a thickness of 0.8 nm to 3 nm.
제 1 항 또는 제 2 항에 있어서,
상기 제 1 기재는 Si, Ge, GaN, AlN, GaP, InP, GaAs, SiC, SiO2/Si, Al2O3, LiAlO3, MgO, 유리, 석영(quartz), 그래파이트(graphite), 그래핀(graphene) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인, 태양전지.
3. The method according to claim 1 or 2,
Said first substrate is Si, Ge, GaN, AlN, GaP, InP, GaAs, SiC, SiO 2 / Si, Al 2 O 3, LiAlO 3, MgO, glass, quartz (quartz), graphite (graphite), graphene graphene, and combinations thereof. &lt; Desc / Clms Page number 14 &gt;
제 1 항 또는 제 2 항에 있어서,
상기 제 2 기재는 Si, Ge, GaN, AlN, GaP, InP, GaAs, SiC, SiO2/Si, Al2O3, LiAlO3, MgO, 유리, 석영(quartz), 그래파이트(graphite), 그래핀(graphene) 및 이들의 조합들로 이루어진 군에서 선택되는 것을 포함하는 것인, 태양전지.
3. The method according to claim 1 or 2,
The second substrate is Si, Ge, GaN, AlN, GaP, InP, GaAs, SiC, SiO 2 / Si, Al 2 O 3, LiAlO 3, MgO, glass, quartz (quartz), graphite (graphite), graphene graphene, and combinations thereof. &lt; Desc / Clms Page number 14 &gt;
제 1 기재 상에 복수의 제 1 극성 ZnO 나노로드들을 포함하는 나노로드층을 형성하는 단계;
제 2 기재 상에 제 1 극성 반도체층을 형성하는 단계;
상기 제 1 극성 반도체층 상에 다층 구조를 가지는 초격자층을 형성하는 단계;
상기 초격자층 상에 제 2 극성 반도체층을 형성하는 단계; 및
상기 제 2 극성 반도체층을 상기 제 1 기재 상에 형성된 제 1 극성 ZnO 나노로드들을 포함하는 상기 나노로드층의 상부에 접촉하고 고정시키는 단계
를 포함하는, 태양전지의 제조 방법.
Forming a nanorod layer comprising a plurality of first polar ZnO nanorods on a first substrate;
Forming a first polarized semiconductor layer on a second substrate;
Forming a super lattice layer having a multilayer structure on the first polarity semiconductor layer;
Forming a second polarized semiconductor layer on the superlattice layer; And
Contacting and fixing the second polarized semiconductor layer on top of the nanorod layer comprising first polar ZnO nanorods formed on the first substrate
Wherein the method comprises the steps of:
제 1 기재 상에 복수의 제 1 극성 ZnO 나노로드들을 포함하는 나노로드층을 형성하는 단계;
제 2 기재 상에 제 2 극성 반도체층을 형성하는 단계;
상기 제 2 극성 반도체층 상에 다층 구조를 가지는 초격자층을 형성하는 단계;
상기 초격자층 상에 제 1 극성 반도체층을 형성하는 단계; 및
상기 제 1 극성 반도체층을 상기 제 1 기재 상에 형성된 제 1 극성 ZnO 나노로드들을 포함하는 상기 나노로드층의 상부에 접촉하고 고정시키는 단계
를 포함하는, 태양전지의 제조 방법.Forming a nanorod layer comprising a plurality of first polar ZnO nanorods on a first substrate;
Forming a second polarized semiconductor layer on the second substrate;
Forming a superlattice layer having a multilayer structure on the second polarity semiconductor layer;
Forming a first polarized semiconductor layer on the superlattice layer; And
Contacting and fixing the first polarity semiconductor layer on top of the nanorod layer comprising first polar ZnO nanorods formed on the first substrate
Wherein the method comprises the steps of:
KR1020110133003A 2011-12-12 2011-12-12 Solar cell using nanorod and preparing method of the same KR101435458B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110133003A KR101435458B1 (en) 2011-12-12 2011-12-12 Solar cell using nanorod and preparing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110133003A KR101435458B1 (en) 2011-12-12 2011-12-12 Solar cell using nanorod and preparing method of the same

Publications (2)

Publication Number Publication Date
KR20130066253A KR20130066253A (en) 2013-06-20
KR101435458B1 true KR101435458B1 (en) 2014-09-01

Family

ID=48862594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110133003A KR101435458B1 (en) 2011-12-12 2011-12-12 Solar cell using nanorod and preparing method of the same

Country Status (1)

Country Link
KR (1) KR101435458B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101475615B1 (en) * 2013-07-26 2014-12-22 제주한라대학교산학협력단 Manufacturing method of Highest absorbance of Alnanorod thin films
KR102006074B1 (en) * 2017-10-24 2019-07-31 경희대학교 산학협력단 Solar cell including nanowire array and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080044181A (en) * 2006-11-15 2008-05-20 제너럴 일렉트릭 캄파니 Graded hybrid amorphous silicon nanowire solar cells
KR20100025068A (en) * 2008-08-27 2010-03-09 부산대학교 산학협력단 MANUFACTURING METHOD OF COMPOUND SOLLAR CELL USING Z n O NANOROD AND THE COMPOUND SOLLAR CELL
KR20100097549A (en) * 2009-02-26 2010-09-03 전자부품연구원 Thin film si solar cell using zno nanowire and fabrication method thereof
KR20110127518A (en) * 2010-05-19 2011-11-25 연세대학교 산학협력단 Solar cell and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080044181A (en) * 2006-11-15 2008-05-20 제너럴 일렉트릭 캄파니 Graded hybrid amorphous silicon nanowire solar cells
KR20100025068A (en) * 2008-08-27 2010-03-09 부산대학교 산학협력단 MANUFACTURING METHOD OF COMPOUND SOLLAR CELL USING Z n O NANOROD AND THE COMPOUND SOLLAR CELL
KR20100097549A (en) * 2009-02-26 2010-09-03 전자부품연구원 Thin film si solar cell using zno nanowire and fabrication method thereof
KR20110127518A (en) * 2010-05-19 2011-11-25 연세대학교 산학협력단 Solar cell and method of fabricating the same

Also Published As

Publication number Publication date
KR20130066253A (en) 2013-06-20

Similar Documents

Publication Publication Date Title
US20230023777A1 (en) Solar cell
US10686090B2 (en) Wafer bonded solar cells and fabrication methods
EP2495777B1 (en) Electrical energy generator
JP5881675B2 (en) Photovoltaic power generation apparatus and manufacturing method thereof
WO2010105418A1 (en) Thin film solar cell structure
US20120273030A1 (en) Solar power generating apparatus
KR101895025B1 (en) Solar cell module and manufacturing method thereof
CN101583742A (en) Zinc oxide multi-junction photovoltaic cells and optoelectronic devices
US20090314337A1 (en) Photovoltaic devices
US20120314726A1 (en) Laser diode using zinc oxide nanorods and manufacturing method thereof
US20120211069A1 (en) Thin-film solar cells and methods of fabricating the same
US20120097227A1 (en) Solar cells
KR101435458B1 (en) Solar cell using nanorod and preparing method of the same
US8134067B1 (en) Thin film photovoltaic device
JP2010186915A (en) Solar cell
JP2006344724A (en) Solar cell and manufacturing method thereof
KR101626929B1 (en) Manufacturing method for multiple junction solar cell using compound thin film and multiple junction solar cell
US20120319083A1 (en) Nanorod semiconductor device having a contact structure, and method for manufacturing same
US11367805B2 (en) Solar cells and methods of making the same
JP6100468B2 (en) Photocell and production method of photovoltaic cell
US9954122B2 (en) Solar cell apparatus and method of fabricating the same
JP2009260400A (en) Photoelectric conversion element, electronic device, and light emitting element
KR20110060412A (en) Solar cell and method of fabircating the same
US20120318337A1 (en) Solar Cell
US20120132266A1 (en) Photoelectric conversion device using semiconductor nanomaterial

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170802

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 6