KR101429583B1 - Ｔｓｖ 및 입출력 패드의 천이지연 고장 테스트를 위한 래퍼셀 - Google Patents

Ｔｓｖ 및 입출력 패드의 천이지연 고장 테스트를 위한 래퍼셀 Download PDF

Info

Publication number
KR101429583B1
KR101429583B1 KR1020130017210A KR20130017210A KR101429583B1 KR 101429583 B1 KR101429583 B1 KR 101429583B1 KR 1020130017210 A KR1020130017210 A KR 1020130017210A KR 20130017210 A KR20130017210 A KR 20130017210A KR 101429583 B1 KR101429583 B1 KR 101429583B1
Authority
KR
South Korea
Prior art keywords
test
pad
output
flip
pattern
Prior art date
Application number
KR1020130017210A
Other languages
English (en)
Inventor
박성주
정지훈
Original Assignee
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 에리카산학협력단 filed Critical 한양대학교 에리카산학협력단
Priority to KR1020130017210A priority Critical patent/KR101429583B1/ko
Application granted granted Critical
Publication of KR101429583B1 publication Critical patent/KR101429583B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 TSV 고장 테스트를 위한 래퍼셀에 관한 것으로서, 입력 래퍼셀은 패드 테스트 신호에 따라 테스트 출력 포트의 출력 값을 입력 패드에 인가하는 경로를 포함함으로써, 입출력 패드 및 TSV 의 균열에 의한 천이지연을 테스트할 수 있다.

Description

ＴＳＶ 및 입출력 패드의 천이지연 고장 테스트를 위한 래퍼셀 {Wrapper cell for delay testing of TSV and I/O pad}
본 발명은 TSV 및 입출력 패드의 고장 테스트를 위한 래퍼셀에 관한 것으로서, 고장 테스트를 위한 경로를 포함하는 입출력 래퍼셀에 관한 것이다.
무어의 법칙에 따라 지속적으로 칩의 집적도를 높이는 노력은 계속되고 있지만 칩 면적당 집적도를 높이기에는 한계에 부딪치고 있다. 이러한 한계를 극복하기 위해 TSV(Through silicon via, 실리콘 관통전극)가 제안되었다. TSV란 패키지 되지 않은 다이를 쌓아올린 3D 집적 기술의 한 예이다. TSV는 회로의 집적도뿐 아니라 동작속도, 전력소모, 제조비용, 발열 등의 문제점을 한꺼번에 해결할 수 있기 때문에 많은 연구가 활발히 진행되고 있다. 하지만, 이러한 TSV를 이용한 3D 집적기술은 기존의 방식과는 다르게 신뢰성 제고를 위한 고도의 테스트 기술이 필요하다. 특히 pre-bond 다이의 무결점 테스트 및 post-bond 3D IC에서 다이간의 연결선 고장테스트를 모두 수행할 필요가 있다.
팹에서 생산된 다이는 pre-bond 테스트를 위해 각 패드에는 probe tip들과의 접촉이 발생한다. 각 probe tip의 접촉시 누르는 힘에 의해 접촉된 패드들은 접촉으로 인해 패드에는 probe mark가 생기며, 균열이 발생한다. Probing 횟수가 많아짐에 따라 접촉 횟수가 많아지고, 균열의 크기도 더욱 커진다. TSV를 사용한 3D IC에서도 각 TSV의 연결부위에서도 패드와 마찬가지로 probe tip들과의 접촉에 의해 균열이 발생한다. 또한, TSV 생성을 위해 via를 뚫는 과정에서 균열이 발생하며, 이러한 다양한 원인에 의한 균열들은 신호의 지연현상으로 나타나 전체 시스템의 오류의 원인이 될 수 있다.
본 발명이 해결하고자 하는 첫 번째 과제는 입력 패드의 천이지연 고장 테스트를 위한 입력 래퍼셀을 제공하는 것이다.
본 발명이 해결하고자 하는 두 번째 과제는 출력 패드의 천이지연 고장 테스트를 위한 출력 래퍼셀을 제공하는 것이다.
본 발명이 해결하고자 하는 세 번째 과제는 입출력 패드의 천이지연 고장 테스트를 위한 양방향 래퍼셀을 제공하는 것이다.
본 발명은 상기 첫 번째 과제를 해결하기 위하여, 패드 테스트 신호에 따라 테스트 출력 포트의 출력 값을 입력 패드에 인가하는 경로를 포함하는 입력 래퍼셀을 제공한다.
본 발명의 일 실시예에 의하면, 상기 패드 테스트 신호에 의해 제 2 플립프롭의 출력 값을 상기 경로를 통해 상기 입력 패드에 인가하고, 상기 입력 패드에 인가된 제 2 플립프롭의 출력 값을 제 1 플립프롭에 저장하며, 상기 제 1 플립프롭 및 상기 제 2 플립프롭은 래퍼 클락에 의해 동기화하는 것을 특징으로 하는 입력 래퍼셀일 수 있다.
본 발명의 다른 실시예에 의하면, 상기 테스트 출력 포트의 테스트 결과 패턴을 테스트 입력 포트에 인가한 테스트 패턴과 비교한 결과를 이용하여 상기 입력 패드의 고장 여부를 판단하고, 상기 테스트 결과 패턴은, 시프트 신호를 인가하고, 상기 테스트 입력 포트에 상기 테스트 패턴을 인가하고, 테스트 클락으로 동작하던 상기 래퍼 클락에 두 번의 시스템 클락을 인가함으로써 상기 테스트 출력 포트에서 출력되는 패턴일 수 있고, 상기 인가된 테스트 패턴과 상기 테스트 결과 패턴이 상이한 경우, 상기 패드는 고장인 것으로 판단하는 것을 특징으로 하는 입력 래퍼셀일 수 있다.
본 발명의 다른 실시예에 의하면, 시프트 신호가 인가되면 테스트 입력 포트에 인가된 값을 상기 제 1 플립프롭에 인가하고, 상기 제 1 플립프롭의 출력 값을 상기 제 2 플립프롭에 인가하며, 상기 제 2 플립프롭의 출력 값을 상기 테스트 출력 포트에 연결하여, 상기 테스트 입력 포트에서 상기 테스트 출력 포트까지 시프트 경로를 활성화할 수 있고, 캡쳐 신호가 인가되면, 정상 입력 포트에 인가된 값을 상기 제 2 플립프롭에 인가하여 저장할 수 있고, 트랜스퍼 신호가 인가되면, 상기 제 1 플립프롭 출력 값 및 상기 제 2 플립프롭의 출력 값을 각각 서로에 인가하여, 상기 제 1 플립프롭 및 상기 제 2 플립프롭의 값을 교환하거나 상기 제 2 플립프롭이 정상 입력 포트에 인가된 값을 저장하는 것을 특징으로 하는 입력 래퍼셀일 수 있다.
본 발명은 상기 두 번째 과제를 해결하기 위하여, 패드 테스트 신호에 의해 출력 패드의 값을 제 1 플립프롭에 저장할 수 있는 경로를 포함하는 출력 래퍼셀을 제공한다.
본 발명의 다른 실시예에 의하면, 상기 패드 테스트 신호에 의해 상기 출력 패드에 인가되는 제 2 플립프롭의 출력 값을 상기 경로를 통해 상기 제 1 플립프롭에 저장하며, 상기 제 1 플립프롭 및 상기 제 2 플립프롭은 래퍼 클락에 의해 동기화할 수 있으며, 테스트 출력 포트의 테스트 결과 패턴을 테스트 입력 포트에 인가한 테스트 패턴과 비교한 결과를 이용하여 상기 출력 패드의 고장 여부를 판단하고, 상기 테스트 결과 패턴은, 시프트 신호를 인가하고, 상기 테스트 입력 포트에 상기 테스트 패턴을 인가하고, 테스트 클락으로 동작하던 상기 래퍼 클락에 두 번의 시스템 클락을 인가함으로써 상기 테스트 출력 포트에서 출력되는 패턴이고, 상기 인가된 테스트 패턴과 상기 테스트 결과 패턴이 상이한 경우, 상기 패드는 고장인 것으로 판단하는 것을 특징으로 하는 출력 래퍼셀일 수 있다.
본 발명은 상기 세 번째 과제를 해결하기 위하여, 테스트 출력 포트의 테스트 결과 패턴을 테스트 입력 포트에 인가한 테스트 패턴과 비교한 결과를 이용하여 패드의 고장 여부를 판단하고, 상기 테스트 결과 패턴은, 시프트 신호를 인가하고, 상기 테스트 입력 포트에 상기 테스트 패턴을 인가하고, 테스트 클락으로 동작하던 상기 래퍼 클락에 두 번의 시스템 클락을 인가함으로써 상기 테스트 출력 포트에서 출력되는 패턴이고, 상기 인가된 테스트 패턴과 상기 테스트 결과 패턴이 상이한 경우, 상기 패드는 고장인 것으로 판단하는 것을 특징으로 하는 양방향 래퍼셀을 제공한다.
본 발명에 따르면, 입출력 패드 및 TSV의 균열에 의한 천이지연을 테스트할 수 있으며, pre-bond 테스트를 가능하게 하여 Known-Good-Die를 분류하며, post-bond 테스트를 통해 Known-Good-Stack을 찾음으로써, 불필요한 bonding을 피함으로써 비용의 효율성을 높일 수 있다. 따라서, 높은 신뢰성과 수율 보장 등의 효율성 높은 설계가 가능하다.
도 1은 IEEE 1500 래퍼셀의 기본 구조를 도시한 것이다.
도 2는 트랜스퍼 모드가 가능한 래퍼셀 버블다이어그램을 도시한 것이다.
도 3은 래퍼셀의 회로도이다.
도 4는 본 발명의 일 실시예에 따른 입력 래퍼셀의 버블다이어그램을 도시한 것이다.
도 5는 본 발명의 일 실시예에 따른 입력 래퍼셀의 회로도이다.
도 6은 본 발명의 일 실시예에 따른 출력 래퍼셀의 버블다이어그램을 도시한 것이다.
도 7은 본 발명의 일 실시예에 따른 출력 래퍼셀의 회로도이다.
도 8은 천이지연 고장 테스트에 따른 테스트 출력 패턴을 도시한 것이다.
도 9는 TSV가 형성된 다이의 pre-bond를 도시한 것이다.
도 10은 TSV가 형성된 다이의 post-bond를 도시한 것이다.
도 11은 3D DFT 구조를 도시한 것이다.
도 12는 본 발명의 일 실시예에 따른 입출력 패드의 천이지연 고장 테스트 방법의 흐름도이다.
본 발명에 관한 구체적인 내용의 설명에 앞서 이해의 편의를 위해 본 발명이 해결하고자 하는 과제의 해결 방안의 개요 혹은 기술적 사상의 핵심을 우선 제시한다.
본 발명의 일 실시예에 따른 입력 래퍼셀은 패드 테스트 신호에 따라 테스트 출력 포트의 출력 값을 입력 패드에 인가하는 경로를 포함한다.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 실시 예를 상세히 설명한다. 그러나 이들 실시예는 본 발명을 보다 구체적으로 설명하기 위한 것으로, 본 발명의 범위가 이에 의하여 제한되지 않는다는 것은 당업계의 통상의 지식을 가진 자에게 자명할 것이다.
본 발명이 해결하고자 하는 과제의 해결 방안을 명확하게 하기 위한 발명의 구성을 본 발명의 바람직한 실시예에 근거하여 첨부 도면을 참조하여 상세히 설명하되, 당해 도면에 대한 설명시 필요한 경우 다른 도면의 구성요소를 인용할 수 있음을 미리 밝혀둔다. 아울러 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명 그리고 그 이외의 제반 사항이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1은 IEEE 1500 래퍼셀의 기본 구조를 도시한 것이다.
SoC의 내장된 코어의 테스트 하고자 하는 개별적인 내부 코어의 접근 방법, 테스트를 하기 위한 절차, 테스트 패턴의 입력 방법, 결과 관측 방법 등 많은 어려움을 해결하기 위하여 내장된 코어를 효율적으로 테스트하기 위하여 IEEE 1500 표준이 제정되었다. IEEE 1500 래퍼셀의 기본 구조는 도 1과 같이, 정상 입력 포트인 CFI(Cell Functional Input), 정상 출력 포트인 CFO(Cell Functional Output), 테스트 입력 포트인 CTI(Cell Test Input), 테스트 출력 포트인 CTO(Cell Test Output)의 4개의 터미널이 필요한 동작에 의해 구성되는 래퍼셀 모델에 연결되어 있다. 래퍼셀 모델은 테스트를 수행하기 위한 동작모드와 이벤트에 따라 다양한 형태로 구현된다.
도 2는 트랜스퍼 모드가 가능한 래퍼셀 버블다이어그램을 도시한 것이고, 도 3은 래퍼셀의 회로도이다.
제 1 플립프롭인 ST(Shift, Transfer) 플립프롭(250)과 제 2 플립플롭인 SCT(Shift, Capture, Transfer) 플립프롭(260)에 두 개의 독립적인 데이터를 저장할 수 있고, 상기 두 플립프롭 사이에 데이터를 교환할 수 있는 전용 경로를 가지고 있어서, 트랜스퍼(transfer, XFER)가 가능하다.
시프트(shift), 캡쳐(capture), 또는 트랜스퍼(transfer) 동작은 다음과 같다.
시프트 신호가 인가되면 테스트 입력 포트(110)에 인가된 값을 제 1 플립프롭(250)에 인가하고, 제 1 플립프롭(250)의 출력 값을 제 2 플립프롭(260)에 인가하며, 제 2 플립프롭(260)의 출력 값을 테스트 출력 포트(120)에 연결하여, 테스트 입력 포트(110)에서 테스트 출력 포트(120)까지 시프트 경로를 활성화함으로써, 시프트 동작을 수행한다.
캡쳐 신호가 인가되면, 정상 입력 포트(130)에 인가된 값을 제 2 플립프롭(260)에 인가하여 저장함으로써, 캡쳐 동작을 수행한다.
트랜스퍼 신호가 인가되면, 제 1 플립프롭(250) 출력 값 및 제 2 플립프롭(160)의 출력 값을 각각 서로에 인가하여, 제 1 플립프롭(150) 및 제 2 플립프롭(260)의 값을 교환함으로써 트랜스퍼 동작을 수핸한다. 나아가, 트랜스퍼 동작과 캡쳐 동작을 수행하는 경우, 제 2 플립프롭(260)이 정상 입력 포트(130)에 인가된 값을 저장함으로써 수행된다.
지연고장 테스트에서 드라이브(drive) 셀은 트랜스퍼 동작을 하고, 리시브(receive) 셀은 트랜스퍼 및 캡쳐 동작을 통해 두 패턴 입력 및 캡쳐가 가능하다.
도 2의 버블다이어그램을 구현한 회로도는 도 3과 같다. 테스트 입력 포트(110) 및 정상 입력 포트(130)가 입력으로 구현되며, 시프트, 캡쳐, 트랜스퍼 신호가 인가될 수 있으며, 제 1 플립프롭(250) 및 제 2 플립프롭(260)을 통해, 테스트 출력 포트(120) 및 정상 출력 포트(140)로 출력되도록 구현된다. 또한, 제 1 플립프롭(250) 및 제 2 플립프롭(260)은 래퍼클락(310)에 의해 동기화되도록 구현된다.
도 4는 본 발명의 일 실시예에 따른 입력 래퍼셀의 버블다이어그램을 도시한 것이고, 도 5는 본 발명의 일 실시예에 따른 입력 래퍼셀의 회로도이다.
본 발명의 일 실시예에 따른 입력 래퍼셀은 패드 테스트 신호에 따라 테스트 출력 포트의 출력 값을 입력 패드에 인가하는 경로를 포함한다.
보다 구체적으로, 단방향 입력단 또는 출력단에 연결된 TSV를 다이 수준에서 테스트하려면 내부에서 0->1 또는 1->0의 패턴을 TSV에 인가하고 인가된 값이 다시 래퍼셀 내부로 캡쳐한다음 외부로 시프트되어야 한다. 따라서, 입력단과 출력단의 셀들이 구조적인 차이가 생기며, IEEE 1500의 WS_SD2_CIO 셀은 사용이 불가능하다. 기본적으로 입력 래퍼셀에서는 정상 입력 포트에 위치한 입력 패드(430)로부터 인가된 값을 리시브(receive)하는 것은 가능하지만, 출력값을 다시 입력 패드(430)까지 드라이브(drive)하는 것은 불가능하다. 이를 해결하기 위하여, 본 발명의 일 실시예에 따른 입력 래퍼셀은 패드 테스트 신호(480)에 따라 테스트 출력 포트(120)의 출력 값을 입력 패드에 인가하는 경로를 구현함으로써, 입력 패드(430)까지의 드라이브가 가능하다.
도 5와 같이, 도 3의 회로도에 경로(470)를 추가함으로써, 입력 래퍼셀의 구조적 한계를 보완할 수 있다.
패드 테스트 신호(480)에 의해 제 2 플립프롭(160)의 출력 값을 경로를 통해 입력 패드(430)에 인가하고, 입력 패드(430)에 인가된 제 2 플립프롭(160)의 출력 값을 제 1 플립프롭(150)에 저장하며, 제 1 플립프롭(150) 및 제 2 플립프롭(160)은 래퍼 클락(310)에 의해 동기화할 수 있다.
상기 구현된 회로에 시프트 신호가 인가되면 테스트 입력 포트(110)에 인가된 값을 제 1 플립프롭(150)에 인가하고, 제 1 플립프롭(150)의 출력 값을 제 2 플립프롭(160)에 인가하며, 제 2 플립프롭(160)의 출력 값을 테스트 출력 포트(120)에 연결하여, 테스트 입력 포트(110)에서 테스트 출력 포트(120)까지 시프트 경로를 활성화할 수 있다.
캡쳐 신호가 인가되면, 정상 입력 포트(130)의 값을 제 2 플립프롭(160)에 인가하여 저장할 수 있다.
트랜스퍼 신호가 인가되면, IO_FACE 신호에 따라 제 1 플립프롭(150) 출력 값 및 제 2 플립프롭(160)의 출력 값을 각각 서로에 인가하여, 제 1 플립프롭(150) 및 제 2 플립프롭(260)의 값을 교환하거나 제 2 플립프롭(260)이 정상 입력 포트(130)의 값을 저장할 수 있다.
도 5와 같이 구현되어, 상기 동작들을 수행하는 회로에 다음과 같이, 지연고장 테스트를 수행할 수 있다.
테스트 출력 포트(120)의 테스트 결과 패턴을 테스트 입력 포트(110)에 인가한 테스트 패턴과 비교한 결과를 이용하여 상기 입력 패드의 고장 여부를 판단할 수 있다. 상기 테스트 결과 패턴은, 시프트 신호를 인가하고, 테스트 입력 포트(110)에 상기 테스트 패턴을 인가하고, 테스트 클락으로 동작하던 래퍼 클락(310)에 두 번의 시스템 클락을 인가함으로써 테스트 출력 포트(120)에서 출력되는 패턴일 수 있다. 상기 인가된 테스트 패턴과 상기 테스트 결과 패턴이 상이한 경우, 상기 입력 패드는 고장인 것으로 판단한다.
고장 테스트에 대해서는 도 8에서 자세히 다루도록 한다.
도 6은 본 발명의 일 실시예에 따른 출력 래퍼셀의 버블다이어그램을 도시한 것이고, 도 7은 본 발명의 일 실시예에 따른 출력 래퍼셀의 회로도이다.
본 발명의 일 실시예에 따른 출력 래퍼셀은 패드 테스트 신호에 의해 출력 패드의 값을 제 1 플립프롭에 저장할 수 있는 경로를 포함한다.
보다 구체적으로, 입력 래퍼셀과 반대로, 출력 래퍼셀은 출력 패드까지의 드라이브(drive)는 가능하지만, 출력 패드의 값을 리시브(receive)하는 것은 불가능하다. 이를 해결하기 위하여, 패드 테스트 신호(680)에 의해 출력 패드(640)의 값을 제 1 플립프롭(150)에 저장할 수 있는 경로를 포함한다.
도 7와 같이, 도 3의 회로도에 경로(670)를 추가함으로써, 출력 래퍼셀의 구조적 한계를 보완할 수 있다.
패드 테스트 신호(680)에 의해 출력 패드(640)에 인가되는 제 2 플립프롭(160)의 출력 값을 경로(670)를 통해 제 1 플립프롭(150)에 저장하며, 제 1 플립프롭(150) 및 제 2 플립프롭(160)은 래퍼 클락(310)에 의해 동기화할 수 있다.
상기 경로(670)가 구현된 회로의 시프트, 캡쳐, 또는 트랜스퍼 동작은 도 4 내지 도 5의 입력 래퍼셀과 대응하여 동작한다.
또한, 도 7와 같이 구현되어, 상기 동작들을 수행하는 회로에 다음과 같이, 지연고장 테스트를 수행할 수 있다.
테스트 출력 포트의 테스트 결과 패턴을 테스트 입력 포트에 인가한 테스트 패턴과 비교한 결과를 이용하여 상기 출력 패드의 고장 여부를 판단하고, 상기 테스트 결과 패턴은, 시프트 신호를 인가하고, 상기 테스트 입력 포트에 상기 테스트 패턴을 인가하고, 테스트 클락으로 동작하던 상기 래퍼 클락에 두 번의 시스템 클락을 인가함으로써 상기 테스트 출력 포트에서 출력되는 패턴이고, 상기 인가된 테스트 패턴과 상기 테스트 결과 패턴이 상이한 경우, 상기 출력 패드는 고장인 것으로 판단할 수 있다.
양방향 입출력이 가능한 양방향 래퍼셀은 입력 래퍼셀 또는 출력 래퍼셀과 같은 경로의 추가없이 바로 지연 고장 테스트가 가능하다.
보다 구체적으로, 테스트 출력 포트의 테스트 결과 패턴을 테스트 입력 포트에 인가한 테스트 패턴과 비교한 결과를 이용하여 패드의 고장 여부를 판단하고, 상기 테스트 결과 패턴은, 시프트 신호를 인가하고, 상기 테스트 입력 포트에 상기 테스트 패턴을 인가하고, 테스트 클락으로 동작하던 상기 래퍼 클락에 두 번의 시스템 클락을 인가함으로써 상기 테스트 출력 포트에서 출력되는 패턴이고, 상기 인가된 테스트 패턴과 상기 테스트 결과 패턴이 상이한 경우, 상기 패드는 고장인 것으로 판단할 수 있다.
고장 테스트에 대해서는 도 8에서 자세히 다루도록 한다.
도 8은 지연 고장 테스트에 따른 테스트 출력 패턴을 도시한 것이다.
도 4 내지 도 7과 같이, 경로(470, 670)가 추가된 단방향 래퍼셀 또는 양방향 래퍼셀에 지연 고장 테스트를 할 수 있다.
보다 구체적으로, 테스트 출력 포트의 테스트 결과 패턴을 테스트 입력 포트에 인가한 테스트 패턴과 비교한 결과를 이용하여 패드의 고장 여부를 판단하고, 상기 테스트 결과 패턴은, 시프트 신호를 인가하고, 상기 테스트 입력 포트에 상기 테스트 패턴을 인가하고, 테스트 클락으로 동작하던 상기 래퍼 클락에 두 번의 시스템 클락을 인가함으로써 상기 테스트 출력 포트에서 출력되는 패턴이고, 상기 인가된 테스트 패턴과 상기 테스트 결과 패턴이 상이한 경우, 상기 패드는 고장인 것으로 판단할 수 있다.
래퍼셀의 패드 테스트 동작시 파형은 도 8과 같다. 천이지연 고장 테스트를 수행하기 위하여, 테스트 클락(TCK)로 동작하던 래퍼 클락(WRCK)에 2 개의 시스템 클락(SCK, 810)을 인가한다. 상기 시스템 클락은 해당 시스템이 동작하는 기본 클락이고, 상기 테스트 클락은 해당 시스템에 대한 테스트를 수행하기 위한 클락이다. 패드 테스트를 하기 위하여, 테스트 패턴(820)을 테스트 입력 포트(110)에 시프트 신호(830)에 따른 시프트 동작으로 인가하고, 두 번의 시스템 클락(810)이 인가하여 패드 테스트를 위한 천이지연 고장 테스트를 수행한다. 테스트 출력 포트(120)로 테스트 결과 패턴(840)이 출력되면, 상기 인가된 테스트 패턴(820)과 테스트 결과 패턴(840)을 비교하여, 상기 패드의 고장 유무를 판단한다. 인가된 테스트 패턴(820)과 테스트 결과 패턴(840)이 상이한 경우, 상기 패드는 고장인 것으로 판단할 수 있다.
도 8(a)와 같이, 인가된 테스트 패턴(820)과 테스트 결과 패턴(840)이 동일한 경우, 상기 패드는 정상인 것으로 판단하고, 도 8(b)와 같이, 인가된 테스트 패턴(820)과 테스트 결과 패턴(840)이 상이한 경우, 상기 패드는 고장인 것으로 판단할 수 있다. 상기 테스트 결과 패턴을 이용하여, 고장인 해당 패드의 위치까지 확인이 가능하다.
도 9는 TSV가 형성된 다이의 pre-bond를 도시한 것이고, 도 10은 TSV가 형성된 다이의 post-bond를 도시한 것이다.
상기 입력 래퍼셀과 출력 래퍼셀을 이용하여, 입출력 패드에 대한 테스트뿐만 아니라, TSV에 대한 테스트가 가능하다. 즉, 도 9와 같이, 하나의 다이에 대한 입출력 패드가 가능할 뿐만 아니라, 도 10과 같이, 적층된 TSV 다이간에도 테스트가 가능하다.
보다 구체적으로, TSV가 형성된 다이의 pre-bond 테스트 시 형성된 TSV의 천이지연 고장을 테스트함으로써 더욱 높은 신뢰성을 갖는 Known-Good-Die를 선별할 수 있고, 일부의 다이가 bonding 된 이후 post-bond 테스트를 통하여 여러 다이 간의 TSV 천이지연 고장 테스트를 수행함으로써 더욱 높은 신뢰성을 갖는 Known-Good-Stack을 선별할 수 있다.
도 11은 3D DFT 구조를 도시한 것이다.
도 11은 스캔 및 경계스캔 체인을 통한 post-bond 3D IC 테스트설계 구조를 보여준다. 기존 2D 기반의 회로에서 스캔테스트를 하는 것과 마찬가지로 내부 회로의 테스트를 위해서는 bottom 다이의 Sin에서 bottom과 top 다이 내부의 스캔체인(Scan Chain)을 거쳐 bottom 다이의 Sout으로 테스트패턴을 인가한다. 반면 다이를 연결하는 TSV 테스트를 위해서는 다이의 각 입출력단에 연계되어 있는 경계스캔 체인을 통하여 테스트패턴을 인가하고 관측한다. IEEE 1149.1과 IEEE 1500 경계스캔 테스트는 PCB 내에서 각 칩 간의 연결과 칩 내부의 각 코아 간에 연결을 테스트하기 위한 기술이다. TSV 기반 3D IC에서의 경계스캔 테스트는 bottom 다이의 TDI를 통하여 입력이 들어가 각 다이의 입출력에 연결되어 있는 래퍼셀을 경유하여 TDO로 그 출력이 나와 입출력이 제대로 연결되어 있는지를 테스트할 수 있다.
본 발명의 실시예에 따른 입력 래퍼셀은 기존의 래퍼셀에 비하여, 16.8%의 면적 증가할 수 있고, 출력 래퍼셀은 기존의 래퍼셀에 비하여, 16.1%의 면적이 증가할 수 있다. 하지만, 전체 래퍼셀의 면적 증가가 아닌 패드에 물려있는 래퍼셀에서만 면적 증가가 이루어진다. 또한, 양방향 패드인 경우, 기존의 래퍼셀을 이용한다면 전체적인 오버헤드는 줄어들 수 있다. 면적의 증가는 있지만, 패드의 신뢰성을 보장할 수 있는바, pre-bond/post-bond 테스트에서 더욱 높은 수율을 기대할 수 있다.패드 테스트의 경우, stacking의 어떠한 과정에서도 수행이 가능한바 단계적으로 적층시키는 3D IC에서는 그 효과가 매우 크다. 이와 같이, 입출력 패드 및 TSV의 패드에서 천이지연 고장 테스트천이지연 고장 테스트천이지연 고장 테스트천이지연 고장 테스트-bond/post-bond 테스트 통한 높은 신뢰성과 수율 보장 등의 효율성 높은 설계를 구현할 수 있다.
도 12는 본 발명의 일 실시예에 따른 입출력 패드의 천이지연 고장 테스트 방법의 흐름도이다.
1210단계는 시프트 신호를 인가하고, 테스트 입력 포트에 테스트 패턴을 인가하고, 테스트 클락으로 동작하던 래퍼 클락에 두 번의 시스템 클락을 인가하는 단계이다.
보다 구체적으로, 해당 패드에 지연 고장이 있는지 여부를 판단하기 위하여, 래퍼셀에 시프트(shift) 신호를 인가하고, 지연 고장 여부를 판단하기 위한 테스트 패턴을 테스트 입력 포트에 인가하고, 테스트 클락으로 동작하던 래퍼 클락에 두 번의 시스템 클락을 인가한다.
1220단계는 테스트 출력 포트의 테스트 결과 패턴을 테스트 입력 포트에 인가한 테스트 패턴과 비교한다.
보다 구체적으로, 1210단계에서 인가된 테스트 패턴과 그에 따라 테스트 출력 포트에서 출력되는 테스트 결과 패턴을 비교한다.
1230단계는 비교한 결과를 이용하여 패드의 고장 여부를 판단한다.
보다 구체적으로, 1220단계의 비교결과, 테스트 출력 포트의 테스트 결과 패턴이 테스트 입력 포트에 인가한 테스트 패턴과 상이한 경우, 상기 패드는 고장인 것으로 판단한다.
상기 테스트 패턴이 인가되는 래퍼셀이 입력 래퍼셀인 경우, 패드 테스트 신호에 따라 테스트 출력 포트의 출력 값을 입력 패드에 인가하는 경로를 포함할 수 있고, 상기 테스트 패턴이 인가되는 래퍼셀이 출력 래퍼셀인 경우, 패드 테스트 신호에 의해 출력 패드의 값을 제 1 플립프롭에 저장할 수 있는 경로를 포함할 수 있다.
도 12에 대한 상세한 설명은 도 1 내지 도 11의 입력 래퍼셀, 출력 래퍼셀, 및 양방향 래퍼셀에 대한 상세한 설명에 대응하는바, 도 1 내지 도 11의 입력 래퍼셀, 출력 래퍼셀, 및 양방향 래퍼셀에 대한 상세한 설명으로 대신한다.
본 발명의 실시예들에 의한 사용자 단말에서의 다양한 기능들은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.
110: 테스트 입력 포트
120: 테스트 출력 포트
130: 정상 입력 포트
140: 정상 출력 포트
250: 제 1 플립프롭
260: 제 2 플립프롭
310: 래퍼 클락
430: 입력 패드
480: 패드 테스트 신호
640: 출력 패드

Claims (12)

  1. 삭제
  2. 패드 테스트 신호에 따라 테스트 출력 포트의 출력 값을 입력 패드에 인가하는 경로를 포함하는 입력 래퍼셀에 있어서,
    상기 패드 테스트 신호에 의해 제 2 플립프롭의 출력 값을 상기 경로를 통해 상기 입력 패드에 인가하고, 상기 입력 패드에 인가된 제 2 플립프롭의 출력 값을 제 1 플립프롭에 저장하며,
    상기 제 1 플립프롭 및 상기 제 2 플립프롭은 래퍼 클락에 의해 동기화하는 것을 특징으로 하는 입력 래퍼셀.
  3. 제 2 항에 있어서,
    상기 테스트 출력 포트의 테스트 결과 패턴을 테스트 입력 포트에 인가한 테스트 패턴과 비교한 결과를 이용하여 상기 입력 패드의 고장 여부를 판단하고,
    상기 테스트 결과 패턴은,
    시프트 신호를 인가하고, 상기 테스트 입력 포트에 상기 테스트 패턴을 인가하고, 테스트 클락으로 동작하던 상기 래퍼 클락에 두 번의 시스템 클락을 인가함으로써 상기 테스트 출력 포트에서 출력되는 패턴인 것을 특징으로 하는 입력 래퍼셀.
  4. 제 3 항에 있어서,
    상기 인가된 테스트 패턴과 상기 테스트 결과 패턴이 상이한 경우, 상기 입력 패드는 고장인 것으로 판단하는 것을 특징으로 하는 입력 래퍼셀.
  5. 제 2 항에 있어서,
    시프트 신호가 인가되면 테스트 입력 포트에 인가된 값을 상기 제 1 플립프롭에 인가하고, 상기 제 1 플립프롭의 출력 값을 상기 제 2 플립프롭에 인가하며, 상기 제 2 플립프롭의 출력 값을 상기 테스트 출력 포트에 연결하여, 상기 테스트 입력 포트에서 상기 테스트 출력 포트까지 시프트 경로를 활성화하는 것을 특징으로 하는 입력 래퍼셀.
  6. 제 2 항에 있어서,
    캡쳐 신호가 인가되면, 정상 입력 포트에 인가된 값을 상기 제 2 플립프롭에 인가하여 저장하는 것을 특징으로 하는 입력 래퍼셀.
  7. 제 2 항에 있어서,
    트랜스퍼 신호가 인가되면, 상기 제 1 플립프롭 출력 값 및 상기 제 2 플립프롭의 출력 값을 각각 서로에 인가하여, 상기 제 1 플립프롭 및 상기 제 2 플립프롭의 값을 교환하거나 상기 제 2 플립프롭이 정상 입력 포트에 인가된 값을 저장하는 것을 특징으로 하는 입력 래퍼셀.
  8. 삭제
  9. 패드 테스트 신호에 의해 출력 패드의 값을 제 1 플립프롭에 저장할 수 있는 경로를 포함하는 출력 래퍼셀에 있어서,
    상기 패드 테스트 신호에 의해 상기 출력 패드에 인가되는 제 2 플립프롭의 출력 값을 상기 경로를 통해 상기 제 1 플립프롭에 저장하며,
    상기 제 1 플립프롭 및 상기 제 2 플립프롭은 래퍼 클락에 의해 동기화하는 것을 특징으로 하는 출력 래퍼셀.
  10. 제 9 항에 있어서,
    테스트 출력 포트의 테스트 결과 패턴을 테스트 입력 포트에 인가한 테스트 패턴과 비교한 결과를 이용하여 상기 출력 패드의 고장 여부를 판단하고,
    상기 테스트 결과 패턴은,
    시프트 신호를 인가하고, 상기 테스트 입력 포트에 상기 테스트 패턴을 인가하고, 테스트 클락으로 동작하던 상기 래퍼 클락에 두 번의 시스템 클락을 인가함으로써 상기 테스트 출력 포트에서 출력되는 패턴이고,
    상기 인가된 테스트 패턴과 상기 테스트 결과 패턴이 상이한 경우, 상기 출력 패드는 고장인 것으로 판단하는 것을 특징으로 하는 출력 래퍼셀.
  11. 테스트 출력 포트의 테스트 결과 패턴을 테스트 입력 포트에 인가한 테스트 패턴과 비교한 결과를 이용하여 패드의 고장 여부를 판단하고,
    상기 테스트 결과 패턴은,
    시프트 신호를 인가하고, 상기 테스트 입력 포트에 상기 테스트 패턴을 인가하고, 테스트 클락으로 동작하던 래퍼 클락에 두 번의 시스템 클락을 인가함으로써 상기 테스트 출력 포트에서 출력되는 패턴이고,
    상기 인가된 테스트 패턴과 상기 테스트 결과 패턴이 상이한 경우, 상기 패드는 고장인 것으로 판단하는 것을 특징으로 하는 양방향 래퍼셀.
  12. 시프트 신호를 인가하고, 테스트 입력 포트에 테스트 패턴을 인가하고, 테스트 클락으로 동작하던 래퍼 클락에 두 번의 시스템 클락을 인가하는 단계;
    테스트 출력 포트의 테스트 결과 패턴을 상기 테스트 입력 포트에 인가한 테스트 패턴과 비교하는 단계; 및
    상기 비교한 결과를 이용하여 패드의 고장 여부를 판단하는 단계를 포함하고,
    상기 인가된 테스트 패턴과 상기 테스트 결과 패턴이 상이한 경우, 상기 패드는 고장인 것으로 판단하고,
    상기 테스트 패턴이 인가되는 래퍼셀이 입력 래퍼셀인 경우, 패드 테스트 신호에 따라 상기 테스트 출력 포트의 출력 값을 입력 패드에 인가하는 경로를 포함하고, 상기 테스트 패턴이 인가되는 래퍼셀이 출력 래퍼셀인 경우, 패드 테스트 신호에 의해 출력 패드의 값을 저장할 수 있는 경로를 포함하는 것을 특징으로 하는 입출력 패드 지연 고장 테스트 방법.
KR1020130017210A 2013-02-18 2013-02-18 Ｔｓｖ 및 입출력 패드의 천이지연 고장 테스트를 위한 래퍼셀 KR101429583B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130017210A KR101429583B1 (ko) 2013-02-18 2013-02-18 Ｔｓｖ 및 입출력 패드의 천이지연 고장 테스트를 위한 래퍼셀

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130017210A KR101429583B1 (ko) 2013-02-18 2013-02-18 Ｔｓｖ 및 입출력 패드의 천이지연 고장 테스트를 위한 래퍼셀

Publications (1)

Publication Number Publication Date
KR101429583B1 true KR101429583B1 (ko) 2014-08-13

Family

ID=51750294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130017210A KR101429583B1 (ko) 2013-02-18 2013-02-18 Ｔｓｖ 및 입출력 패드의 천이지연 고장 테스트를 위한 래퍼셀

Country Status (1)

Country Link
KR (1) KR101429583B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070007092A (ko) * 2004-03-01 2007-01-12 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 테스트 랩퍼 아키텍처, 랩퍼 입/출력 셀 및 이의 테스트방법, 집적회로, 자동 테스트 장치
KR20080062082A (ko) * 2006-12-29 2008-07-03 전자부품연구원 ＳｏＣ 코아로직의 천이 지연 고장 테스트를 지원하는ＩＥＥＥ 1500 래퍼 셀 및 이를 이용한 테스트 방법
KR20090022209A (ko) * 2007-08-30 2009-03-04 한국전자통신연구원 Ｉｅｅｅ 1500 래퍼를 갖는 시스템 온 칩 및 그것의 내부지연 테스트 방법
JP2009530599A (ja) 2006-03-13 2009-08-27 フリースケール セミコンダクター インコーポレイテッド デバイスおよびデバイスを試験する方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070007092A (ko) * 2004-03-01 2007-01-12 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 테스트 랩퍼 아키텍처, 랩퍼 입/출력 셀 및 이의 테스트방법, 집적회로, 자동 테스트 장치
JP2009530599A (ja) 2006-03-13 2009-08-27 フリースケール セミコンダクター インコーポレイテッド デバイスおよびデバイスを試験する方法
KR20080062082A (ko) * 2006-12-29 2008-07-03 전자부품연구원 ＳｏＣ 코아로직의 천이 지연 고장 테스트를 지원하는ＩＥＥＥ 1500 래퍼 셀 및 이를 이용한 테스트 방법
KR20090022209A (ko) * 2007-08-30 2009-03-04 한국전자통신연구원 Ｉｅｅｅ 1500 래퍼를 갖는 시스템 온 칩 및 그것의 내부지연 테스트 방법

Similar Documents

Publication Publication Date Title
Chi et al. 3D-IC interconnect test, diagnosis, and repair
US8436639B2 (en) Circuits and methods for testing through-silicon vias
US9404971B2 (en) Circuit and method for monolithic stacked integrated circuit testing
WO2010075815A1 (zh) 集成电路并行测试方法、装置和系统
US9341672B2 (en) Method and apparatus for interconnect test
CN104733050B (zh) 半导体芯片、包括其的层叠芯片及其测试方法
TWI607224B (zh) 用來測試單石堆疊積體電路已知良好層延遲錯誤的方法
US20130275824A1 (en) Scan-based capture and shift of interface functional signal values in conjunction with built-in self-test
Noia et al. Scan test of die logic in 3-D ICs using TSV probing
Xu et al. Yield enhancement for 3D-stacked ICs: Recent advances and challenges
Chou et al. A test integration methodology for 3D integrated circuits
CN103487744A (zh) 一种动态emmi系统及其实现方法和应用方法
US9335376B2 (en) Test architecture for characterizing interconnects in stacked designs
Fkih et al. A 3D IC BIST for pre-bond test of TSVs using ring oscillators
Huang et al. Pulse-vanishing test for interposers wires in 2.5-D IC
US20140223247A1 (en) Scan-based test architecture for interconnects in stacked designs
JP2017084434A (ja) 高周波メモリの試験装置及び試験方法
Rajski et al. Fault diagnosis of TSV-based interconnects in 3-D stacked designs
US8743633B2 (en) Integrated semiconductor device
KR101429583B1 (ko) Ｔｓｖ 및 입출력 패드의 천이지연 고장 테스트를 위한 래퍼셀
US10825745B1 (en) Multi-die integrated circuits with improved testability
Wang et al. Post-bond Testing of the Silicon Interposer and Micro-bumps in 2.5 D ICs
US9222982B2 (en) Test apparatus and operating method thereof
Fkih et al. 3D DFT challenges and solutions
US20140043057A1 (en) Semiconductor apparatus and test method thereof

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180806

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190603

Year of fee payment: 6