KR101422861B1 - 컴퓨팅 장치 및 컴퓨팅 장치 상에서 가상 머신을 구현하기 위한 컴퓨터 실행 가능 명령들을 저장한 컴퓨터 판독 가능 매체 - Google Patents

컴퓨팅 장치 및 컴퓨팅 장치 상에서 가상 머신을 구현하기 위한 컴퓨터 실행 가능 명령들을 저장한 컴퓨터 판독 가능 매체 Download PDF

Info

Publication number
KR101422861B1
KR101422861B1 KR1020087028924A KR20087028924A KR101422861B1 KR 101422861 B1 KR101422861 B1 KR 101422861B1 KR 1020087028924 A KR1020087028924 A KR 1020087028924A KR 20087028924 A KR20087028924 A KR 20087028924A KR 101422861 B1 KR101422861 B1 KR 101422861B1
Authority
KR
South Korea
Prior art keywords
core
processor
application
cores
virtual machine
Prior art date
Application number
KR1020087028924A
Other languages
English (en)
Other versions
KR20090018068A (ko
Inventor
제임스 알. 라루스
Original Assignee
마이크로소프트 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로소프트 코포레이션 filed Critical 마이크로소프트 코포레이션
Publication of KR20090018068A publication Critical patent/KR20090018068A/ko
Application granted granted Critical
Publication of KR101422861B1 publication Critical patent/KR101422861B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G06F9/5066—Algorithms for mapping a plurality of inter-dependent sub-tasks onto a plurality of physical CPUs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G06F9/5077—Logical partitioning of resources; Management or configuration of virtualized resources
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/4557—Distribution of virtual machine instances; Migration and load balancing

Abstract

가상 머신이 M 코어 프로세서 상에서 인스턴스화되고, N 코어 애플리케이션이 가상 머신 상에서 인스턴스화되어, 가상 머신은 N 코어 애플리케이션에 대해 N코어 프로세서를 에뮬레이트한다. 따라서, 가상 머신은 애플리케이션에 의해 기대되는 N개 코어와 프로세서로부터 이용 가능한 M개 코어 사이의 차이를 숨긴다.
컴퓨팅 장치, 프로세서, 애플리케이션, 가상 머신, 에뮬레이션

Description

컴퓨팅 장치 및 컴퓨팅 장치 상에서 가상 머신을 구현하기 위한 컴퓨터 실행 가능 명령들을 저장한 컴퓨터 판독 가능 매체{VIRTUAL MACHINE FOR OPERATING N-CORE APPLICATION ON M-CORE PROCESSOR}
본 발명은 컴퓨팅 장치의 멀티코어 프로세서 상에서의 애플리케이션 동작에 관한 것이다. 구체적으로, 본 발명은 M 코어 프로세서를 갖는 컴퓨팅 장치 상에서 N 코어 프로세서용으로 설계된 애플리케이션을 동작시키는 것에 관한 것이다. 보다 구체적으로, 본 발명은 컴퓨팅 장치 상의 가상 머신을 이용하여 M 코어 프로세서 상에서 N코어 애플리케이션을 동작시키는 것에 관한 것이다.
알 수 있는 바와 같이, 멀티코어 프로세서는 단일 컴퓨팅 장치 내에 둘 이상의 프로세서 기반 계산 엔진들 또는 '코어들'을 포함하기 위한 멀티코어 프로세서 아키텍처에 기초하여 설계된다. 일반적으로, 반드시 그렇지는 않더라도, 그러한 멀티코어 프로세서는 컴퓨팅 장치에 단일 프로세서 소켓 내에 장착되지만, 컴퓨팅 장치 상에서 동작하는 운영 체제는 멀티코어 프로세서의 각각의 실행 코어를, 모든 관련된 실행 자원들에 관하여, 개별 논리 프로세서로서 인식한다.
일반적으로, 멀티코어 프로세서 및 그의 아키텍처는 통상적인 단일 코어 프로세서에 의해 수행되는 작업을 개별 부분들로 분할하고 특정 코어에서 각각의 부 분을 실행하여 주어진 프로세서 클럭 사이클 내에 보다 많은 작업을 수행함으로써 성능을 향상시키는 전략을 구현하고자 한다. 이때, 멀티코어 프로세서의 최대 이용을 가능하게 하기 위해, 프로세서 상에서 실행되는 특정 애플리케이션은 애플리케이션 작업 부분들 또는 '스레드들'을 가용 코어들 전체에 할당하도록 구성되어야 한다.
특히, 멀티코어 프로세서는 하나의 애플리케이션으로부터 또는 다수의 애플리케이션으로부터의 코드의 완전히 독립된 스레드들을 완전히 병렬로 실행할 수 있다. 예를 들어, 2개의 코어를 구비한 그러한 멀티코어 프로세서는 제1 코어 상에서 애플리케이션으로부터의 스레드를, 그리고 제2 코어 상에서 운영 체제로부터의 스레드를 병렬로 실행하거나, 애플리케이션으로부터의 병렬 스레드들을 제1 및 제2 코어 상에서 실행할 수 있다. 마찬가지로, 보다 많은 수의 코어를 갖는 그러한 멀티코어 프로세서는 다수의 애플리케이션들 및 운영 체제들로부터의 스레드들의 다수의 변형을 완전히 병렬로 실행할 수 있다. 이제 알아야 하듯이, 다수의 코어를 통해 그러한 병렬 처리를 수행하는 멀티 코어 프로세서는 순차적 의사 멀티태스킹과 달리 컴퓨팅 장치 상에서 진정한 병렬 멀티태스킹을 제공한다. 그러한 진정한 병렬 멀티태스킹은 예를 들어, 가정 사용자가 비디오 피드를 녹화하면서 사진을 편집하거나, 사무실 사용자가 환경 모니터링 애플리케이션을 실행하면서 서버로부터 데이터를 복사하는 것을 포함할 수 있다.
진정한 병렬 멀티태스킹을 수행하는 멀티코어 프로세서는 사용자가 둘 이상의 애플리케이션에서 적극적으로 작업하고 있는 임의의 컴퓨팅 장치 환경에서, 또 는 배경 애플리케이션들이 처리 시간 동안 서로 그리고 사용자 애플리케이션들과 경쟁할 때 응답성을 향상시키기 위해 사용될 수 있다. 따라서, 다수의 프로세서 집약적인 태스크들은 프리징, 과다한 시간 지연, 자발적인 중단, 불규칙한 성능, 오디오 및/또는 비디오 변형 등과 같은 문제들이 보다 적게 컴퓨팅 장치 상에서 수행될 수 있다.
그러나, 특정 애플리케이션이 컴퓨팅 장치 상에서 멀티코어 프로세서의 N개의 코어를 사용하도록 구성되고, 그러한 멀티코어 프로세서가 실제로는 다른 수 M개의 코어를 갖는 상황에서는 문제가 발생한다는 점에 주목한다. N이 M보다 커서, M코어 프로세서가 N코어 애플리케이션이 사용해야 할 코어들보다 적은 코어들을 갖는 하나의 상황에서, N코어 애플리케이션의 작업은 아마도 원래 의도하지 않았던 방식으로 M코어 프로세서의 코어들에 할당되어야 한다. 예를 들어, 애플리케이션이 4개의 코어를 요구하는 4 코어 애플리케이션이고, 프로세서가 사실상 2개의 코어를 갖는 경우, 4개 코어에 의한 처리를 위해 애플리케이션에 의해 원래 4개 부분으로 분할되었던 작업은 여하튼 이제 컴퓨팅 장치의 운영 체제 등에 의해, 아마도 그러한 부분들을 이중화함으로써 2개의 가용 코어에 할당되어야 한다. 알 수 있듯이, 이러한 재할당은 아마도 운영 체제 등에 의해 임시적으로 그리고 이용할 바람직한 방법이 정말 존재하는 경우에 그러한 방법에 대한 어떠한 지식도 없이 수행된다. 따라서, 그러한 재할당은 아마도 비효율로 이어지며, 소정의 상황들에서는 심지어 에러를, 또는 훨씬 치명적인 에러를 유발할 수 있다.
M이 N보다 커서, M코어 프로세서가 N코어 애플리케이션이 사용해야할 코어들 보다 많은 코어들을 갖는 다른 상황에서는, M코어 프로세서의 M개 코어 중 적어도 일부는 아마도 이용 가능한 경우에도 이용되지 않는다. 예를 들어, 애플리케이션이 4개 코어를 요구하는 4 코어 애플리케이션이고, 프로세서가 사실상 8개 코어를 갖는 경우, 4개 코어에 의한 처리를 위해 애플리케이션에 의해 원래 4개 부분으로 분할되었던 작업은 8개 부분으로 더 분할되었을 수 있었지만, 그 대신에 8 코어 프로세서의 코어들 중 4개 코어에 의해서만 수행되며, 나머지 4개 코어는 적어도 그 애플리케이션에 대해서는 유휴 상태가 된다. 알 수 있듯이, 그러한 유휴 코어들은 용량의 낭비, 나아가서 애플리케이션을 보다 빠르고 그리고/또는 보다 효율적으로 동작시킬 수 있는 기회의 낭비를 의미한다.
따라서, N코어 프로세서 상에서 동작하도록 구성된 N코어 애플리케이션이 사실상 M코어 프로세서 상에서 효율적으로 동작하는 시스템이 필요하다(M은 N보다 크거나 작다). 구체적으로, N코어 애플리케이션이 사실상 M코어 프로세서 상에서 동작하더라도 N코어 프로세서 상에서 동작하는 것처럼 동작하는 시스템이 필요하다. 보다 구체적으로, N코어 애플리케이션이 N코어 프로세서를 에뮬레이트하고 애플리케이션의 작업을 M코어 프로세서에 효율적으로 재할당하는 가상 머신 상에서 동작하는 시스템이 필요하다.
<발명의 요약>
전술한 요구는 컴퓨팅 장치가 멀티코어 프로세서, 멀티코어 애플리케이션 및 가상 머신을 갖는 본 발명에 의해 충족된다. 멀티코어 프로세서는 특정 수 M개의 실행 코어를 구비하며, 각각의 코어는 개별적으로 작업을 할당받을 수 있는 개별 논리 처리 엔티티이고, 멀티코어 애플리케이션은 컴퓨팅 장치 상에서 인스턴스화되고, N코어 애플리케이션이 특정 수 N개의 애플리케이션 작업 부분들을 할당하도록 M코어 프로세서 상에 특정 수 N개의 실행 코어들이 존재할 것을 기대한다. 가상 머신은 M코어 프로세서 상에서 인스턴스화되고, N코어 애플리케이션은 가상 머신 상에서 인스턴스화되어, 가상 머신이 N코어 애플리케이션에 대해 N코어 프로세서를 에뮬레이트하게 한다. 따라서, 가상 머신은 애플리케이션에 의해 기대되는 N개 코어와 프로세서로부터 이용 가능한 M개 코어 사이의 차이를 숨긴다.
상기 요약은 물론, 본 발명의 실시예들에 대한 아래의 상세한 설명은 첨부된 도면들과 관련하여 읽을 때 더 잘 이해될 것이다. 본 발명을 예시하기 위한 목적으로, 현재 바람직한 실시예들이 도면들에 도시된다. 그러나, 이해해야 하듯이, 본 발명은 도시된 바로 그 배열들 및 수단들로 한정되지 않는다.
도 1은 본 발명의 양태들 및/또는 그의 부분들이 통합될 수 있는 범용 컴퓨터 시스템을 나타내는 블록도.
도 2 및 3은 4 코어 프로세서를 구비한 컴퓨팅 장치 상에서 동작하는 8 코어 애플리케이션(도 2) 및 2 코어 애플리케이션(도 3)을 나타내는 블록도.
도 4는 본 발명의 일 실시예에 따라 N코어 애플리케이션을 에뮬레이트하는 가상 머신을 통해 M코어 프로세서를 구비하는 컴퓨팅 장치 상에서 동작하는 N코어 애플리케이션을 나타내는 블록도.
도 5, 6 및 7은 본 발명의 일 실시예에 따라 상호작용(도 5), 작업 부하(도 6) 및 기능(도 7)에 기초하여 프로세서의 코어들에 작업 부분들을 할당하는 도 4의 가상 머신을 나타내는 블록도들.
컴퓨터 환경
도 1 및 아래의 설명은 본 발명 및/또는 그의 부분들이 구현될 수 있는 적절한 컴퓨팅 환경의 간단한 일반 설명을 제공하고자 한다. 요구되지는 않지만, 본 발명은 클라이언트 워크스테이션 또는 서버와 같은 컴퓨터에 의해 실행되는 프로그램 모듈들과 같은 컴퓨터 실행 가능 명령들과 일반적으로 관련하여 설명된다. 일반적으로, 프로그램 모듈들은 특정 태스크들을 수행하거나 특정 추상 데이터 타입들을 구현하는 루틴들, 프로그램들, 객체들, 컴포넌트들, 데이터 구조들 등을 포함한다. 더욱이, 본 발명 및/또는 그의 부분들은 핸드헬드 장치들, 멀티프로세서 시스템들, 마이크로프로세서 기반 또는 프로그램 가능 소비자 전자 장치들, 네트워크 PC들, 미니컴퓨터들, 메인프레임 컴퓨터들 등을 포함하는 다른 컴퓨터 시스템 구성들을 이용하여 실시될 수 있다는 것을 알아야 한다. 본 발명은 통신 네트워크를 통해 링크되는 원격 처리 장치들에 의해 태스크들이 수행되는 분산형 컴퓨팅 환경들에서도 실시될 수 있다. 분산형 컴퓨팅 환경에서, 프로그램 모듈들은 로컬 및 원격 메모리 저장 장치들 양자에 위치할 수 있다.
도 1에 도시된 바와 같이, 예시적인 범용 컴퓨팅 시스템은 처리 장치(121), 시스템 메모리(122), 및 시스템 메모리를 포함하는 다양한 시스템 컴포넌트를 처리 장치(121)에 결합시키는 시스템 버스(123)를 포함하는 통상의 개인용 컴퓨터(120) 등을 포함한다. 시스템 버스(123)는 메모리 버스 또는 메모리 컨트롤러, 주변 장치 버스, 및 임의의 다양한 버스 아키텍처를 이용하는 로컬 버스를 포함하는 여러 타입의 버스 구조 중 임의의 구조일 수 있다. 시스템 메모리는 판독 전용 메모리(ROM; 124) 및 랜덤 액세스 메모리(RAM; 125)를 포함한다. 예를 들어 시동 중에 개인용 컴퓨터(120) 내의 요소들 간의 정보 전달을 돕는 기본 루틴들을 포함하는 기본 입출력 시스템(126; BIOS)이 ROM(124)에 저장된다.
개인용 컴퓨터(120)는 하드 디스크(도시되지 않음)에 대한 판독 및 기록을 위한 하드 디스크 드라이브(127), 이동식 자기 디스크(129)에 대한 판독 및 기록을 위한 자기 디스크 드라이브(128), 및 CD-ROM 또는 다른 광학 매체와 같은 이동식 광 디스크(131)에 대한 판독 및 기록을 위한 광 디스크 드라이브(130)를 더 포함할 수 있다. 하드 디스크 드라이브(127), 자기 디스크 드라이브(128) 및 광 디스크 드라이브(130)는 각각 하드 디스크 드라이브 인터페이스(132), 자기 디스크 드라이브 인터페이스(133) 및 광 드라이브 인터페이스(134)에 의해 시스템 버스(123)에 접속된다. 드라이브들 및 이들과 연관된 컴퓨터 판독 가능 매체들은 개인용 컴퓨터 용의 컴퓨터 판독 가능 명령들, 데이터 구조들, 프로그램 모듈들 및 기타 데이터의 비휘발성 저장을 제공한다.
여기에 설명되는 예시적인 환경은 하드 디스크, 이동식 자기 디스크(129) 및 이동식 광 디스크(131)를 사용하지만, 컴퓨터에 의해 액세스 가능한 데이터를 저장할 수 있는 다른 타입의 컴퓨터 판독 가능 매체들도 예시적인 운영 환경에서 사용될 수 있음을 알아야 한다. 그러한 다른 타입의 매체는 자기 카세트, 플래시 메모리 카드, 디지털 비디오 디스크, 베르누이 카트리지, 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM) 등을 포함한다.
운영 체제(135), 하나 이상의 애플리케이션 프로그램(136), 다른 프로그램 모듈들(137) 및 프로그램 데이터(138)를 포함하는 많은 프로그램 모듈이 하드 디스크, 자기 디스크(129), 광 디스크(131), ROM(124) 또는 RAM(125)에 저장될 수 있다. 사용자는 키보드(140) 및 포인팅 장치(142)와 같은 입력 장치들을 통해 개인용 컴퓨터(120)에 커맨드들 및 정보를 입력할 수 있다. 다른 입력 장치들(도시되지 않음)은 마이크로폰, 조이스틱, 게임 패드, 위성 안테나, 스캐너 등을 포함할 수 있다. 이들 및 다른 입력 장치들은 종종 시스템 버스에 결합되는 직렬 포트 인터페이스(146)를 통해 처리 장치(121)에 접속되지만, 병렬 포트, 게임 포트 또는 유니버설 직렬 버스(USB)와 같은 다른 인터페이스들을 통해 접속될 수도 있다. 모니터(147) 또는 다른 타입의 표시 장치도 비디오 어댑터(148)와 같은 인터페이스를 통해 시스템 버스(123)에 접속된다. 모니터(147) 외에도, 개인용 컴퓨터는 일반적으로 스피커 및 프린터와 같은 다른 주변 출력 장치들(도시되지 않음)을 포함한다. 도 1의 예시적인 시스템은 또한 호스트 어댑터(155), 소형 컴퓨터 시스템 인터페이스(SCSI) 버스(156) 및 SCSI 버스(156)에 접속된 외부 저장 장치(162)를 포함한다.
개인용 컴퓨터(120)는 원격 컴퓨터(149)와 같은 하나 이상의 원격 컴퓨터에 대한 논리 접속들을 이용하여 네트워킹된 환경에서 동작할 수 있다. 원격 컴퓨터(149)는 다른 개인용 컴퓨터, 서버, 라우터, 네트워크 PC, 피어 장치 또는 다른 일반 네트워크 노드일 수 있으며, 도 1에는 메모리 저장 장치만이 도시되어 있지만, 통상적으로는 개인용 컴퓨터(120)와 관련하여 전술한 요소들 중 대대수 또는 모두를 포함한다. 도 1에 도시된 논리 접속들은 근거리 네트워크(LAN; 151) 및 원거리 네트워크(WAN; 152)를 포함한다. 이러한 네트워킹 환경들은 사무실, 기업 광역 컴퓨터 네트워크, 인트라넷 및 인터넷에서 일반적이다.
LAN 네트워킹 환경에서 사용될 때, 개인용 컴퓨터(120)는 네트워크 인터페이스 또는 어댑터(153)를 통해 LAN(151)에 접속된다. WAN 네트워킹 환경에서 사용될 때, 개인용 컴퓨터(120)는 통상적으로 인터넷과 같은 원거리 네트워크(152)를 통해 통신을 설정하기 위한 모뎀(154) 또는 다른 수단을 포함한다. 내장형 또는 외장형일 수 있는 모뎀(154)은 직렬 포트 인터페이스(146)를 통해 시스템 버스(123)에 접속된다. 네트워킹 환경에서, 개인용 컴퓨터(120) 또는 그의 부분들과 관련하여 도시된 프로그램 모듈들은 원격 메모리 저장 장치에 저장될 수 있다. 도시된 네트워크 접속들은 예시적이며, 컴퓨터들 간에 통신 링크를 설정하는 다른 수단들이 사용될 수 있다는 것을 알 것이다.
멀티코어 프로세서
전술한 바와 같이, 본 발명은 도 2 및 3에 도시된 것과 같은 멀티코어 프로세서(10)에 관하여 수행된다. 멀티코어 프로세서(10)는 단일 프로세서(10) 내에 둘 이상의 프로세서 기반 계산 엔진들 또는 '코어들'(12)을 포함하기 위한 멀티코어 프로세서 아키텍처에 기초하여 설계된다. 도시된 바와 같이, 도 2 및 3의 프로세서(10)는 4개의 코어(12)를 포함하지만, 본 발명의 사상 및 범위를 벗어나지 않고 프로세서(10)에서 임의 수의 코어들(12)이 사용될 수 있다. 다수의 코어(12)를 구비하는 프로세서(10)는 컴퓨팅 장치(14)에 단일 프로세서 소켓 등에 장착되지만, 컴퓨팅 장치(14)의 운영 체제(16)는 프로세서(10)의 각각의 실행 코어(12)를, 개별적으로 작업을 할당받을 수 있고 모든 관련 실행 자원들에 액세스할 수 있는 개별 논리 프로세서로서 인식한다. 이러한 멀티코어 프로세서(10), 컴퓨팅 장치(14) 및 운영 체제(16)는 관련 업계에 공지되어 있거나 자명하므로, 여기서는 제공되는 것보다 더 상세히 설명될 필요는 없다. 따라서, 그러한 멀티코어 프로세서(10), 컴퓨팅 장치(14) 및 운영 체제(16)는 본 발명의 사상 및 범위를 벗어나지 않는 한 임의의 적절한 멀티코어 프로세서, 컴퓨팅 장치 및 운영 체제일 수 있다.
임의의 특정 컴퓨팅 장치(14) 상의 멀티코어 프로세서(10)는 다양한 수의 코어들(12)을 가질 수 있으며, 또한 임의의 특정 프로세서(10) 상의 상이한 코어들(12)은 다양한 기능을 제공하거나, 심지어 다양한 명령 세트를 사용할 수도 있는 것으로 가정한다. 따라서 그리고 알 수 있듯이, 그러한 다양성을 처리할 수 있는 멀티코어 애플리케이션(18)을 개발하는 것은 어렵다. 일례로, 프로세서(10) 내의 다양한 수의 코어(12)를 처리할 수 있는 멀티코어 애플리케이션(18)을 작성하는 것은 종종 어려운데, 이는 그러한 코어들(12) 사이의 데이터 및 계산의 분할이 독립적인 제어 스레드들의 수와 밀접하게 연관될 수 있기 때문이다. 다른 예로서, 상이한 기능 단위들을 가진 머신들을 위한 컴파일러를 작성하는 것은 종종 어려운데, 이는 컴파일러가 각각의 그러한 상이한 기능 단위에 대해 상이한 최적화 전략들 및 코드 생성 기술들을 채택하기 때문이다.
도 2 및 3에 도시된 바와 같이, 특정 애플리케이션(18)이 컴퓨팅 장치(14) 상의 운영 체제(16)에서 또는 그에 의해 인스턴스화되며, 특정 수의 애플리케이션 작업 부분들(19)을 프로세서(10)의 필요한 수의 코어들(12)에 할당하도록 구성된다. 예를 들어, 도 2에 도시된 바와 같이, 애플리케이션(18)은 애플리케이션 작업 부분들(19)을 프로세서(10)의 8개 코어(12)에 할당할 것을 요구하는 8 코어 애플리케이션(18)이다. 또한, 그리고 도 3에 도시된 바와 같이, 애플리케이션(18)은 애플리케이션 작업 부분들(19)을 프로세서(10)의 2개 코어(12)에 할당할 것을 요구하는 2 코어 애플리케이션(18)이다. 도 2 및 3에 도시된 바와 같은 그러한 멀티코어 애플리케이션(18)은 관련 업계에 공지되어 있거나 자명하므로, 여기서는 제공되는 것보다 더 상세히 설명될 필요는 없다. 따라서, 그러한 멀티코어 애플리케이션(18)은 본 발명의 사상 및 범위를 벗어나지 않는 한 임의의 적절한 멀티코어 애플리케이션일 수 있다.
알아야 하듯이, 도 2 또는 도 3의 애플리케이션(18)에 의해 할당되는 바와 같은 각각의 작업 부분(19)은 본 발명의 사상 및 범위를 벗어나지 않는 한 임의의 적절한 방식으로 정의될 수 있다. 예를 들어, 각각의 작업 부분(19)은 하나 이상의 스레드 등을 포함할 수 있으며, 대략 동일 양의 처리 능력 또는 '대역폭'을 요구하도록 선택될 수 있다. 이러한 작업 부분들(19)과 관련하여, 그리고 또한 알아야 하듯이, 멀티코어 프로세서(10)는 특정 코어에서 각각의 부분을 실행하여 주어진 프로세서 클럭 사이클 내에 보다 많은 작업을 수행함으로써 성능을 향상시킨다.
도 2에 도시된 바와 같이, 도시된 프로세서(10)는 사실상 4개 코어(12)를 갖지만, 애플리케이션(18)은 프로세서(10)로부터 8개 코어(12)가 이용 가능할 것을 기대하므로, 애플리케이션(18)은 운영 체제(16)가 처리할 8개 작업 부분(19)을 생성하고 있다. 따라서, 운영 체제(16)는 여하튼 8개 작업 부분(19)을 프로세서(10)의 4개 코어(12)에 채널링하여야 한다. 예를 들어, 그리고 도시된 바와 같이, 운영 체제(16)는 단순히 2개의 작업 부분(19)을 각각의 코어(12)에 재할당하기로 결정할 수 있다. 전술한 바와 같이, 이러한 재할당은 아마도 운영 체제에 의해 임시적으로 그리고 애플리케이션(18)으로부터의 어떠한 지원도 없이 또는 이용할 바람직한 방법이 정말 존재하는 경우에 그러한 방법에 대한 어떠한 지식도 없이 수행된다. 따라서, 예를 들어 제1 코어(12)가 결국 상대적으로 많은 양의 대역폭을 요구하는 작업을 할당받고, 제2 코어(12)가 결국 상대적으로 적은 양의 대역폭을 필요로 하는 작업을 할당받는 경우에 그러한 재할당은 비효율로 이어질 수 있으며, 애플리케이션은 제1 코어(12)에 대해 계속 대기해야 한다. 마찬가지로, 그러한 재할당은 소정 상황들에서 예를 들어 대기 중에 애플리케이션(18)이 여하튼 소정 소스로부터 중요한 데이터를 잃는 경우 등과 같이 심지어 에러들 또는 훨씬 치명적인 에러들을 유발할 수 있다.
도 3에 도시된 바와 같이, 그리고 도 2와 달리, 도시된 프로세서(10)는 사실상 4개 코어(12)를 갖지만, 애플리케이션(18)은 프로세서(10)로부터 2개 코어(12)가 이용 가능할 것을 기대하므로, 애플리케이션(18)은 운영 체제(16)가 처리할 2개 작업 부분(19)을 생성하고 있다. 따라서, 운영 체제(16)는 아마도 2개 작업 부분(19)을 프로세서(10)의 4개 코어(12) 중 2개 코어에 채널링한다. 결과적으로, 다른 2개 코어(12)는 적어도 그 애플리케이션과 관해서는 유휴 상태가 된다. 알 수 있듯이, 그러한 유휴 코어들(12)은 용량의 낭비, 나아가서 애플리케이션(18)을 보다 빠르고 그리고/또는 보다 효율적으로 동작시킬 수 있는 기회의 낭비를 의미한다.
게다가, 일반적으로, 애플리케이션(18)이 컴퓨팅 장치(14) 상에서 프로세서(10)의 코어들(12) 중 하나의 수 N개의 코어를 이용하도록 구성되고, 프로세서(10)가 사실상 다른 수 M개의 코어(12)를 갖는 경우에는, 비효율 및/또는 다른 문제들이 발생할 수 있다. 따라서, 본 발명은 N 코어 애플리케이션(18)에 대해 N 코어 프로세서(10)를 유효하게 에뮬레이트하기 위해 도 4에 도시된 바와 같이 애플리케이션(18)과 프로세서(10) 사이에 가상 머신(20)을 삽입함으로써 그러한 비효율 및/또는 다른 문제들을 해결한다.
가상 머신(20)
알아야 하듯이, 도 4의 가상 머신(20)과 같은 가상 머신은 하드웨어 시스템의 에뮬레이션을 위해 컴퓨팅 장치(14) 상에서 동작하는 소프트웨어 구조체 등이다. 특히, 본 발명에서 가상 머신(20)은 N 코어 애플리케이션(18)에 대해 N 코어 프로세서(10)를 에뮬레이트한다. 통상적으로, 반드시 그러한 것은 아니지만, 가상 머신(20) 자체는 애플리케이션 등이며, 컴퓨팅 장치(14) 상에서 N 코어 애플리케이션(18)을 호스트하는 데 사용된다. 이해해야 하듯이, 그러한 가상 머신(20)은 컴퓨팅 장치(14)의 분할을 의미할 수 있으며, 따라서 애플리케이션(18)을 그러한 컴퓨팅 장치 상의 다른 애플리케이션들로부터 격리할 수 있다.
여기서, 가상 머신(20)은 특정 수의 코어(12)를 갖는 프로세서(10)를 에뮬레이트하도록 구성되거나, 임의의 필요한 수의 코어(12)를 갖는 프로세서(10)를 에뮬레이트하도록 구성될 수 있다는 점에 유의한다. 전자의 경우, 도 2의 8 코어 애플리케이션(18)은 8 코어 프로세서(10)를 에뮬레이트하는 제1 가상 머신(20)을 필요로 하는 반면, 도 3의 2 코어 애플리케이션(18)은 2 코어 프로세서(10)를 에뮬레이트하는 제2 가상 머신(20)을 필요로 할 것이다. 후자의 경우에는, 동일 가상 머신이 도 2의 8 코어 애플리케이션(18)에 대해서는 8 코어 프로세서(10)를 에뮬레이트하고, 또한 도 3의 2 코어 애플리케이션(18)에 대해서는 2 코어 프로세서(10)를 에뮬레이트할 수 있다.
가상 머신(20)을 구성하고, 이를 M개 코어(12)를 갖는 프로세서(10)를 구비한 컴퓨팅 장치(14) 상에서 인스턴스화하는 것은 일반적으로 관련 업계에 공지되어 있거나 자명하므로, 여기서는 제공되는 것보다 상세히 설명될 필요는 없다. 따라서, 본 발명의 사상 및 범위를 벗어나지 않는 한, N 코어 애플리케이션(18)에 대해 특정 수 N개의 코어(12)를 갖는 프로세서(10)를 에뮬레이트하기 위해, 임의의 적절한 가상 머신(20)이 사용될 수 있으며, 물론 가상 머신(20)은 본 발명의 필요한 기능을 수행하는 것으로 가정한다.
여기서, 그러한 가상 머신(20)의 사용은 특히 가상 머신(20)이 프로세서(10)의 M개 코어(12)보다 많은 수 N개 코어(12)를 에뮬레이트하고 있는 경우에는 전체적으로 특별히 효율적이 아닐 수 있음에 유의한다. 그러나, N 코어 애플리케이션(18)에 대해 특정 수 N개 코어(12)를 에뮬레이트하는 그러한 가상 머신(20)은 적어도, N 코어 애플리케이션에 대해 실제로, 사실상 N개 코어(12)를 나타냄으로써 M 코어 프로세서(10) 상에서 애플리케이션(18)이 실행되는 것을 가능하게 한다. 즉, N 코어 애플리케이션(18)에 대해 N개 코어(12)를 에뮬레이트하는 가상 머신(20)은 애플리케이션(18)이 다른 방법으로는 그렇게 하지 못할 때 애플리케이션(18)이 M 코어 프로세서(10) 상에서 동작하는 것을 사실상 가능하게 한다.
가상 머신(20)은 사실상 애플리케이션(18)에 의해 요구되는 N개 코어(12)와 프로세서(10)로부터 이용 가능한 M개 코어(12) 간의 차이를 숨기도록 동작한다. 따라서, 가상 머신(20)은 기반 프로세서(10)가 실제로 제공하는 것과 무관하게 주어진 수의 프로세서 코어(12) 및 주어진 기능 단위들의 집합을 갖는 머신의 단일의 균일한 추상화를 제공한다. 결과적으로, 프로세서(10)가 사실상 M개 코어(12)를 갖는 경우에도, 개발자는 N 코어 프로세서(10)를 가장하는 단일 기반 프레임워크에 기초하여 N코어 애플리케이션(18)을 개발할 수 있다.
가상 머신(20)은 프로세서(10)의 M개 코어에 기초하여 가능한 한 효율적으로 애플리케이션(18)을 동작시키는 데 사용될 수 있지만, 소정 상황들에서는 그렇게 함에 있어서 효율을 희생시키는 다른 동작 양태들을 대신 강조하는 것이 더 바람직할 수 있다는 점에 유의한다. 예를 들어, 2 코어 애플리케이션(18) 및 4 코어 프로세서(10)에 대해, 가상 머신은 애플리케이션(18)에 의해 요구되는 바의 각각의 코어(12)에 대해 프로세서(10)의 2개 코어(12)를 사용하는 것이 보다 효율적일 수 있다. 그러나, 그렇게 하는 것은 소정 상황들에서, 아마도 애플리케이션(18)의 각각의 작업 부분(19)이 프로세서(10)의 2개 코어(12) 사이에 분할될 수 없는 경우에는 적절하지 않을 수 있다. 그렇다면, 그러한 상황에서, 가상 머신은 애플리케이션(18)에 의해 요구되는 바의 각각의 코어(12)에 대해 프로세서(10)의 1개 코어(12)를 대신 사용할 수 있으며, 그러나 이렇게 하는 것은 프로세서(10)의 2개 코어(12)가 유휴 상태가 되게 한다.
가상 머신(20)을 애플리케이션(18)과 프로세서(10) 간의 매개물로 사용하는 것은 적어도 소정 상황들에서는 부수적이지만 중요한 이점을 제공할 수 있다. 예를 들어, 애플리케이션(18)이 비교적 많은 양의 데이터를 자주 통신하고 그리고/또는 공유하는 한 쌍의 작업 부분들(19)을 포함하는 경우, 그러한 통신 또는 공유가 하나의 작업 부분(19)이 공유 공간에 데이터를 놓아두고 다른 작업 부분이 데이터를 꺼내쓰는 것을 포함하도록, 그러한 작업 부분들(19)이 메모리, 버퍼 등을 공유하는 것이 유리하다.
특히, 도 5에 도시된 바와 같이, 통상의 멀티코어 프로세서(10)는 계층 구조 방식으로 캐시들(22)을 공유하도록 코어들(12)을 체계화한다. 구체적으로, 각각의 코어(12) 자체는 제1 레벨(L1) 캐시(22)를 갖고, 코어들(12)의 쌍들은 제2 레벨(L2) 캐시(22)를 공유하고, 4개 코어(12)의 세트들은 제3 레벨(L3) 캐시(22)를 공유하는 등등이다. 따라서, 특정 L2 캐시(22)를 공유하는 한 쌍의 코어들(12)은 대응하는 쌍의 L1 캐시들(22) 및 공유 L2 캐시(22)를 통해 비교적 더 효율적인 방식으로 서로 통신 또는 공유할 수 있다. 반대로, 특정 L2 캐시(22)를 공유하지 않지만 특정 L3 캐시(22)를 공유하는 한 쌍의 코어들(12)은 대응하는 쌍의 L1 캐시들(22), 대응하는 쌍의 L2 캐시들(22) 및 공유 L3 캐시(22)를 통해 비교적 덜 효율적인 방식으로 서로 통신 또는 공유할 수 있다.
따라서, 그러한 통상적인 멀티코어 프로세서(10)에서는, 애플리케이션(18)이 비교적 많은 양의 데이터를 자주 통신 및/또는 공유하는 한 쌍의 작업 부분들(19)을 포함하는 경우, 그러한 작업 부분들(19)은 L2 캐시(22)를 공유하는 한 쌍의 코어들(12)에 할당되어야 한다. 따라서, 본 발명의 일 실시예에서, 애플리케이션(18)과 프로세서(10) 사이의 매개물인 가상 머신(20)은 작업 부분(19)이 다른 작업 부분과 얼마나 많은 상호작용을 갖는지에 대한 평가에 따라 애플리케이션(18)의 각각의 작업 부분(19)을 프로세서(10)의 대응 코어(12)에 할당한다.
따라서, 도 5에 도시된 바와 같이, 비교적 많이 상호작용하는 한 쌍의 작업 부분들(19)은 L2 캐시(22)를 공유하는 프로세서(10)의 한 쌍의 코어들(12)에 할당될 수 있고, 비교적 적게 상호작용하는 한 쌍의 작업 부분들(19)은 L3 캐시(22)를 공유하는 프로세서(10)의 한 쌍의 코어들(12)에 할당될 수 있으며, 최소한의 상호작용을 하는 한 쌍의 작업 부분들(19)은 그러한 캐시(22)가 존재한다는 가정하에 L4, L5, L6 등의 캐시(22)를 공유하는 프로세서(10)의 한 쌍의 코어들(12)에 할당될 수 있다. 임의의 그러한 상황에서는, 애플리케이션(18)이 아니라 가상 머신(20)이 그러한 할당을 수행하며, 따라서 애플리케이션(18)은 그러한 할당 기능을 갖도록 개발될 필요가 없다. 물론, 상호작용에 따라 작업 부분들(19)을 할당하는 실제의 방법은 본 발명의 사상 및 범위를 벗어나지 않는 임의의 적절한 방법일 수 있다.
가상 머신(20)을 애플리케이션(18)과 프로세서(10)의 매개물로서 사용하는 것은 또한, 가상 머신(20)이 프로세서(10)의 코어들(12) 사이의 동적 부하 균형화를 수행할 수 있다는 점에서, 부수적이지만 중요한 이점을 제공할 수 있다. 특히, 애플리케이션(18)이 그의 작업을 복수의 작업 부분(19)으로 분할하는 경우, 가상 머신(20)은 특정 코어(12)의 작업 부하의 평가에 기초하여 특정 작업 부분(19)을 그러한 특정 코어(12)에 할당하기로 결정할 수 있다.
따라서, 도 6에 도시된 바와 같이, 가상 머신(20)은 먼 오른쪽에 80 퍼센트의 작업 부하(80% WL)를 갖는 코어(12)와 같은 비교적 큰 작업 부하를 갖는 코어(12)와 달리 먼 왼쪽에 20 퍼센트의 작업 부하(20% WL)를 갖는 코어(12)와 같은 비교적 적은 작업 부하를 갖는 코어(12)에 특정 작업 부분(19)을 할당할 수 있다. 또한, 가상 머신(20)은 100 퍼센트의 작업 부하(100% WL)를 갖는 우측 중간 코어(12)와 같은 비교적 큰 작업 부하를 갖는 코어(12)에서 35 퍼센트의 작업 부하(35% WL)를 갖는 좌측 중간 코어(12)와 같은 비교적 적은 작업 부하를 갖는 코어(12)로 특정 작업 부분(19)을 재할당할 수 있다. 임의의 그러한 상황에서는, 애플리케이션(18)이 아니라 가상 머신(20)이 그러한 부하 균형화를 수행하며, 따라서 애플리케이션(18)은 그러한 부하 균형화 기능을 갖도록 설계될 필요가 없다. 물론, 작업 부하에 따라 작업 부분들(19)을 할당하는 실제의 방법은 본 발명의 사상 및 범위를 벗어나지 않는 임의의 적절한 방법일 수 있다.
명백히, 특정 멀티코어 프로세서(10)는 동일한 코어들(12)을 가질 필요는 없다. 대신에, 각각의 코어(12)는 특정 전용 타입일 수 있다. 예를 들어, 8 코어 프로세서(10)에서 코어들(12) 중 6개 코어가 범용 처리를 수행하는 반면, 코어들 중 1개 코어가 비디오 그래픽 처리를 수행하고, 코어들 중 1개 코어가 암호 처리를 수행하는 경우에 그러할 수 있다. 마찬가지로, 도 7에 도시된 바와 같이, 4 코어 프로세서(10)는 오디오 코어(12), 비디오 코어(12), 보안 코어(12) 및 범용 코어(12)를 포함할 수 있다.
또한, 그러한 전용 타입 코어들(12)과 관련하여, 가상 머신(20)을 애플리케이션(18)과 프로세서(10) 간의 매개물로서 이용하는 것은 또한, 가상 머신(20)이 작업 부분(19)의 타입 및 프로세서(10)로부터 이용 가능한 코어들(12)의 타입들에 따라 작업 부분들(19)의 할당을 수행할 수 있다는 점에서, 부수적이지만 중요한 이점을 제공할 수 있다. 특히, 애플리케이션(18)이 암호 처리를 필요로 하는 작업 부분(19)을 갖는 경우, 가상 머신(20)은 프로세서(10)가 암호 처리 코어(12)를 갖는지에 기초하여, 또한 그러한 암호 코어(12)의 작업 부하에 기초하여 그러한 작업 부분(19)을 할당할 것이다. 알 수 있듯이, 그러한 암호 코어(12)가 존재하고 이용 가능한 경우, 가상 머신(20)은 더 이상의 고심 없이 그러한 작업 부분(19)을 그에 할당할 것이다. 그러나, 그러한 암호 코어(12)가 존재하지만 분주한 경우, 가상 머신(20)은 그러한 작업 부분(19)을 그에 할당하거나, 다른 암호 코어(12)에 할당하거나, 또는 암호 소프트웨어를 실행하는 범용 코어(12)에 할당할 수 있는데, 이들은 모두 상황에 의존한다. 물론, 암호 코어(12)가 존재하지 않는 경우, 가상 머신(20)은 암호 소프트웨어를 실행하는 범용 코어(12) 등에 그러한 작업 부분(19)을 할당해야 할 것이다. 임의의 그러한 상황에서도, 애플리케이션(18)이 아니라 가상 머신(20)이 그러한 기능 기반 할당을 수행하며, 따라서 애플리케이션(18)은 그러한 기능 기반 할당 능력을 갖도록 설계될 필요가 없다. 물론, 물론, 기능에 따라 작업 부분들(19)을 할당하는 실제의 방법은 본 발명의 사상 및 범위를 벗어나지 않는 임의의 적절한 방법일 수 있다.
결론
본 발명과 관련하여 수행되는 처리들을 구현하는 데 필요한 프로그래밍은 비교적 간단하며, 관련 프로그래밍 업계에 자명할 것이다. 따라서, 그러한 프로그래밍은 여기에 첨부되지 않는다. 게다가, 본 발명의 사상 및 범위를 벗어나지 않는 한, 임의의 특정 프로그래밍이 본 발명을 구현하는 데 사용될 수 있다.
상기 설명에서, 본 발명은 N 코어 프로세서(10) 상에서 동작하도록 구성된 N 코어 애플리케이션(18)이 사실상 M 코어 프로세서(10) 상에서 효율적으로 동작하는 새롭고 유용한 시스템을 포함한다는 것을 알 수 있다(여기서, M은 N보다 크거나 작다). N 코어 애플리케이션(18)은 사실상 M코어 프로세서(10) 상에서도 N 코어 프로세서(10) 상에서처럼 동작한다. 특히, N 코어 애플리케이션(18)은 N 코어 애플리케이션(10)을 에뮬레이트하고 애플리케이션(18)의 작업을 효율적인 방식으로 M 코어 프로세서(10)에 재할당하는 가상 머신(20) 상에서 동작한다. 그러한 재할당은 특히 애플리케이션(18)의 작업 부분들(19) 간의 상호작용에 기초하여, 부하 균형의 고려에 기초하여, 그리고/또는 애플리케이션(18)의 각각의 작업 부분(19)에 필요한 기능에 기초하여 수행될 수 있다.
본 발명의 개념들로부터 벗어나지 않고 전술한 실시예들에 대한 변경들이 이루어질 수 있음을 알아야 한다. 따라서, 본 발명은 개시된 특정 실시예들로 한정되는 것이 아니라, 첨부된 청구범위에 의해 정의되는 바와 같은 본 발명의 사상 및 범위 내의 변형들을 커버하는 것을 의도한다는 것을 이해해야 한다.

Claims (16)

  1. 컴퓨팅 장치로서,
    특정 수 M개의 실행 코어를 갖는 멀티코어 프로세서(M코어 프로세서) -각각의 코어는 개별적으로 작업을 할당받을 수 있는 개별 논리 처리 엔티티임-;
    상기 컴퓨팅 장치 상에서 인스턴스화되고, 특정 수 N개의 실행 코어를 사용하도록 구성된 멀티코어 애플리케이션(N코어 애플리케이션) -N은 M과 동일하지 않고, 상기 N코어 애플리케이션은 N개의 실행 코어에 의해 처리될 N개의 애플리케이션 작업 부분들을 가짐-; 및
    상기 M코어 프로세서 상에서 인스턴스화되는 가상 머신 -상기 N코어 애플리케이션은 상기 가상 머신 상에서 인스턴스화되고, 상기 가상 머신은 상기 N개의 애플리케이션 작업 부분들의 처리를 위해 상기 N코어 애플리케이션에 대해 N코어 프로세서를 에뮬레이팅함- 을 포함하는
    컴퓨팅 장치.
  2. 제1항에 있어서,
    상기 애플리케이션에 의해 할당되는 각각의 작업 부분은 적어도 하나의 스레드를 포함하는
    컴퓨팅 장치.
  3. 제1항에 있어서,
    상기 가상 머신은 상기 애플리케이션을 상기 컴퓨팅 장치 상의 다른 애플리케이션들로부터 격리하는 상기 컴퓨팅 장치의 분할(partitioning)을 나타내는
    컴퓨팅 장치.
  4. 제1항에 있어서,
    상기 가상 머신은 상기 애플리케이션에 대해 상기 프로세서의 복수의 상이한 수 N개의 코어를 에뮬레이트하고, 상기 가상 머신은 상이한 수 M개의 코어를 각각 갖는 복수의 프로세서 중 임의의 프로세서 상에서 인스턴스화될 수 있는
    컴퓨팅 장치.
  5. 제1항에 있어서,
    상기 가상 머신은 애플리케이션에 대해 상기 프로세서의 N개의 코어를 에뮬레이트하고, 상기 가상 머신은 상이한 수 M개의 코어를 각각 갖는 복수의 프로세서 중 임의의 프로세서 상에서 인스턴스화될 수 있는
    컴퓨팅 장치.
  6. 제1항에 있어서,
    상기 프로세서의 코어들은 쌍들로 체계화되고(organized), 각각의 코어 쌍의 각각의 코어는 레벨 1(L1) 캐시에 결합되고, 각각의 코어 쌍의 L1 캐시들은 공유 레벨 2(L2) 캐시에 결합되어, 상기 코어 쌍은 상기 공유 L2 캐시를 통해 그들 사이에서 직접 데이터를 통신할 수 있으며, 상기 가상 머신은 상기 애플리케이션의 한 쌍의 작업 부분들을 상기 프로세서의 각각의 코어에 할당함에 있어서 상기 한 쌍의 작업 부분들 사이에 얼마나 많은 상호작용이 존재하는지를 평가하고, 상기 평가에 기초하여 상기 한 쌍의 작업 부분들을 할당하는
    컴퓨팅 장치.
  7. 제1항에 있어서,
    상기 가상 머신은 상기 애플리케이션의 작업 부분들을 상기 프로세서의 코어들에 할당함에 있어서 상기 프로세서의 코어들 사이의 동적 부하 균형화를 수행하며, 상기 가상 머신은 특정 코어의 작업 부하의 평가에 기초하여 상기 특정 코어에 각각의 작업 부분을 할당하는
    컴퓨팅 장치.
  8. 제1항에 있어서,
    상기 멀티코어 프로세서의 각각의 코어는 복수의 코어 타입 중에서 선택된 특정 타입을 갖고, 상기 애플리케이션의 각각의 작업 부분은 복수의 작업 부분 타입 중에서 선택된 특정 타입을 가지며, 상기 가상 머신은 상기 작업 부분의 타입 및 상기 프로세서로부터 이용 가능한 각각의 코어의 타입들에 따라 상기 애플리케이션의 각각의 작업 부분을 상기 프로세서의 코어에 할당하는
    컴퓨팅 장치.
  9. 제8항에 있어서,
    상기 프로세서의 제1 코어는 대응하는 특수 태스크(specialized task)를 수행하는 특수 타입의 코어이고, 제2 코어는 범용 태스크들을 수행하는 범용 타입의 코어이며, 상기 가상 머신은 상기 제1 코어가 이용 가능한 경우에 상기 특수 태스크에 대응하는 작업 부분을 상기 제1 코어에 할당하고, 상기 가상 머신은 상기 제1 코어가 이용 가능하지 않은 경우에는 상기 특수 태스크에 대응하는 작업 부분을 상기 제2 코어에 할당하며, 상기 제2 코어는 상기 특수 태스크를 수행하기 위한 에뮬레이션을 수행하는
    컴퓨팅 장치.
  10. 컴퓨팅 장치에 의해 실행되는 컴퓨터 실행 가능 명령들을 저장한 컴퓨터 판독 가능 저장 매체로서,
    상기 컴퓨팅 장치는 특정 수 M개의 실행 코어를 갖는 멀티코어 프로세서(M 코어 프로세서) -각각의 코어는 개별적으로 작업을 할당받을 수 있는 개별 논리 처리 엔티티임- 를 구비하고,
    상기 컴퓨팅 장치에 의해 실행되는 컴퓨터 실행 가능 명령들은,
    입력 데이터에 대해 처리 기능을 수행하도록 상기 컴퓨팅 장치 상에서 인스턴스화되고, 특정 수 N개의 실행 코어를 사용하도록 구성된 멀티코어 애플리케이션(N 코어 애플리케이션) -N은 M과 동일하지 않고, 상기 N코어 애플리케이션은 N개의 실행 코어를 사용하여 상기 입력 데이터를 처리하기 위한 N개의 애플리케이션 작업 부분들을 가짐- ; 및
    상기 M코어 프로세서 상에서 인스턴스화되는 가상 머신 -상기 N코어 애플리케이션은 상기 가상 머신 상에서 인스턴스화되고, 상기 가상 머신은 상기 N개의 애플리케이션 작업 부분들의 처리를 위해 상기 N코어 애플리케이션에 대해 N코어 프로세서를 에뮬레이팅함- 을 포함하는
    컴퓨터 판독 가능 저장 매체.
  11. 제10항에 있어서,
    상기 가상 머신은 상기 애플리케이션을 상기 컴퓨팅 장치 상의 다른 애플리케이션들로부터 격리하는 상기 컴퓨팅 장치의 분할을 나타내는
    컴퓨터 판독 가능 저장 매체.
  12. 제10항에 있어서,
    상기 가상 머신은 상기 애플리케이션에 대해 상기 프로세서의 복수의 상이한 수 N개의 코어를 에뮬레이트하고, 상기 가상 머신은 상이한 수 M개의 코어를 각각 갖는 복수의 프로세서 중 임의의 프로세서 상에서 인스턴스화될 수 있는
    컴퓨터 판독 가능 매체.
  13. 제10항에 있어서,
    상기 프로세서의 코어들은 쌍들로 체계화되고, 각각의 코어 쌍의 각각의 코어는 레벨 1(L1) 캐시에 결합되고, 각각의 코어 쌍의 L1 캐시들은 공유 레벨 2(L2) 캐시에 결합되어, 상기 코어 쌍은 상기 공유 L2 캐시를 통해 그들 사이에 직접 데이터를 통신할 수 있으며, 상기 가상 머신은 상기 애플리케이션의 한 쌍의 작업 부분들을 상기 프로세서의 각각의 코어에 할당함에 있어서 상기 한 쌍의 작업 부분들 사이에 얼마나 많은 상호작용이 존재하는지를 평가하고, 상기 평가에 기초하여 상기 한 쌍의 작업 부분들을 할당하는
    컴퓨터 판독 가능 저장 매체.
  14. 제10항에 있어서,
    상기 가상 머신은 상기 애플리케이션의 작업 부분들을 상기 프로세서의 코어들에 할당함에 있어서 상기 프로세서의 코어들 사이의 동적 부하 균형화를 수행하며, 상기 가상 머신은 특정 코어의 작업 부하의 평가에 기초하여 상기 특정 코어에 각각의 작업 부분을 할당하는
    컴퓨터 판독 가능 저장 매체.
  15. 제10항에 있어서,
    상기 멀티코어 프로세서의 각각의 코어는 복수의 코어 타입 중에서 선택된 특정 타입을 갖고, 상기 애플리케이션의 각각의 작업 부분은 복수의 작업 부분 타입 중에서 선택된 특정 타입을 가지며, 상기 가상 머신은 상기 작업 부분의 타입 및 상기 프로세서로부터 이용 가능한 각각의 코어의 타입들에 따라 상기 애플리케이션의 각각의 작업 부분을 상기 프로세서의 코어에 할당하는
    컴퓨터 판독 가능 저장 매체.
  16. 제15항에 있어서,
    상기 프로세서의 제1 코어는 대응하는 특수 태스크를 수행하는 특수 타입의 코어이고, 제2 코어는 범용 태스크들을 수행하는 범용 타입의 코어이며, 상기 가상 머신은 상기 제1 코어가 이용 가능한 경우에 상기 특수 태스크에 대응하는 작업 부분을 상기 제1 코어에 할당하고, 상기 가상 머신은 상기 제1 코어가 이용 가능하지 않은 경우에는 상기 특수 태스크에 대응하는 작업 부분을 상기 제2 코어에 할당하며, 상기 제2 코어는 상기 특수 태스크를 수행하기 위한 에뮬레이션을 수행하는
    컴퓨터 판독 가능 저장 매체.
KR1020087028924A 2006-06-01 2007-06-01 컴퓨팅 장치 및 컴퓨팅 장치 상에서 가상 머신을 구현하기 위한 컴퓨터 실행 가능 명령들을 저장한 컴퓨터 판독 가능 매체 KR101422861B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/445,980 2006-06-01
US11/445,980 US7406407B2 (en) 2006-06-01 2006-06-01 Virtual machine for operating N-core application on M-core processor
PCT/US2007/012990 WO2007143122A1 (en) 2006-06-01 2007-06-01 Virtual machine for operating n-core application on m-core processor

Publications (2)

Publication Number Publication Date
KR20090018068A KR20090018068A (ko) 2009-02-19
KR101422861B1 true KR101422861B1 (ko) 2014-07-23

Family

ID=38791387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087028924A KR101422861B1 (ko) 2006-06-01 2007-06-01 컴퓨팅 장치 및 컴퓨팅 장치 상에서 가상 머신을 구현하기 위한 컴퓨터 실행 가능 명령들을 저장한 컴퓨터 판독 가능 매체

Country Status (4)

Country Link
US (1) US7406407B2 (ko)
KR (1) KR101422861B1 (ko)
CN (1) CN101460923B (ko)
WO (1) WO2007143122A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9116734B1 (en) * 2011-01-14 2015-08-25 Dispersive Networks Inc. Dispersive storage area networks
US9250973B2 (en) * 2009-03-12 2016-02-02 Polycore Software, Inc. Apparatus and associated methodology of generating a multi-core communications topology
US8489744B2 (en) * 2009-06-29 2013-07-16 Red Hat Israel, Ltd. Selecting a host from a host cluster for live migration of a virtual machine
US8694638B2 (en) * 2009-06-29 2014-04-08 Red Hat Israel Selecting a host from a host cluster to run a virtual machine
US8924975B2 (en) * 2009-07-23 2014-12-30 Empire Technology Development Llc Core selection for applications running on multiprocessor systems based on core and application characteristics
US8819686B2 (en) * 2009-07-23 2014-08-26 Empire Technology Development Llc Scheduling threads on different processor cores based on memory temperature
US9135079B2 (en) 2009-10-21 2015-09-15 International Business Machines Corporation Dynamically assigning a portion of physical computing resource to logical partitions based on characteristics of executing logical partitions
CN101788920A (zh) * 2010-02-05 2010-07-28 北京航空航天大学 一种基于处理器分区技术的cpu虚拟化方法
US9268611B2 (en) 2010-09-25 2016-02-23 Intel Corporation Application scheduling in heterogeneous multiprocessor computing platform based on a ratio of predicted performance of processor cores
US8484642B2 (en) * 2010-11-17 2013-07-09 Intel Corporation Processor core selection based at least in part upon at least one inter-dependency
EP2659620B1 (en) * 2010-12-29 2018-10-17 Citrix Systems Inc. Systems and methods for scalable n-core statistics aggregation
US8789065B2 (en) 2012-06-08 2014-07-22 Throughputer, Inc. System and method for input data load adaptive parallel processing
US8490111B2 (en) * 2011-04-16 2013-07-16 Throughputer, Inc. Efficient network and memory architecture for multi-core data processing system
US20130117168A1 (en) 2011-11-04 2013-05-09 Mark Henrik Sandstrom Maximizing Throughput of Multi-user Parallel Data Processing Systems
US9448847B2 (en) 2011-07-15 2016-09-20 Throughputer, Inc. Concurrent program execution optimization
CN104137072A (zh) * 2011-12-30 2014-11-05 英特尔公司 在多核心环境中管理硬件错误的方法和装置
US9720766B2 (en) * 2012-04-19 2017-08-01 Industry-Academic Cooperation Foundation Chosun University Self-healing, fault-tolerant FPGA computation and architecture
CN104272296A (zh) * 2012-04-30 2015-01-07 惠普发展公司，有限责任合伙企业 提供多重系统镜像的处理器
US20140258595A1 (en) * 2013-03-11 2014-09-11 Lsi Corporation System, method and computer-readable medium for dynamic cache sharing in a flash-based caching solution supporting virtual machines
WO2015030717A1 (en) * 2013-08-27 2015-03-05 Empire Technology Development Llc Consolidating operations associated with a plurality of host devices
US9686240B1 (en) 2015-07-07 2017-06-20 Sprint Communications Company L.P. IPv6 to IPv4 data packet migration in a trusted security zone
US9749294B1 (en) 2015-09-08 2017-08-29 Sprint Communications Company L.P. System and method of establishing trusted operability between networks in a network functions virtualization environment
US10542115B1 (en) 2015-10-01 2020-01-21 Sprint Communications Company L.P. Securing communications in a network function virtualization (NFV) core network
US20170102957A1 (en) * 2015-10-09 2017-04-13 Sprint Communications Company L.P. System and Method for Trusted Operability When Moving Between Network Functions Virtualization States
US9781016B1 (en) 2015-11-02 2017-10-03 Sprint Communications Company L.P. Dynamic addition of network function services
US10250498B1 (en) 2016-10-03 2019-04-02 Sprint Communications Company L.P. Session aggregator brokering of data stream communication
US10740167B2 (en) * 2016-12-07 2020-08-11 Electronics And Telecommunications Research Institute Multi-core processor and cache management method thereof
US10348488B1 (en) 2017-08-25 2019-07-09 Sprint Communications Company L.P. Tiered distributed ledger technology (DLT) in a network function virtualization (NFV) core network
US10466937B2 (en) * 2017-11-28 2019-11-05 BAE Systems Information and Electronic Sustems Integration Inc. Method of implementing a high reliability flash memory recorder
CN108170534A (zh) * 2017-12-29 2018-06-15 贵阳动视云科技有限公司 一种提高应用程序执行效率的方法及装置
CN111258732B (zh) * 2020-01-13 2023-07-04 中科寒武纪科技股份有限公司 一种数据处理的方法、数据处理装置和电子设备
US11281607B2 (en) * 2020-01-30 2022-03-22 Red Hat, Inc. Paravirtualized cluster mode for legacy APICs
US11915026B1 (en) * 2020-09-14 2024-02-27 Amazon Technologies, Inc. Software containers with user-selectable security levels

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040075693A (ko) * 2003-02-20 2004-08-30 인터내셔널 비지네스 머신즈 코포레이션 공유 프로세싱 자원의 동적 재할당을 수행하는 방법, 장치및 프로그램 제품
KR20060047766A (ko) * 2004-06-30 2006-05-18 마이크로소프트 코포레이션 가상 기계 환경에서 에뮬레이트된 장치들을 개발하기 위한시스템 및 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7103881B2 (en) * 2002-12-10 2006-09-05 Intel Corporation Virtual machine to provide compiled code to processing elements embodied on a processor device
US20050132363A1 (en) * 2003-12-16 2005-06-16 Vijay Tewari Method, apparatus and system for optimizing context switching between virtual machines
US9189230B2 (en) * 2004-03-31 2015-11-17 Intel Corporation Method and system to provide concurrent user-level, non-privileged shared resource thread creation and execution
US7788670B2 (en) * 2004-10-26 2010-08-31 Intel Corporation Performance-based workload scheduling in multi-core architectures
US8621458B2 (en) * 2004-12-21 2013-12-31 Microsoft Corporation Systems and methods for exposing processor topology for virtual machines
US7512826B2 (en) 2005-04-20 2009-03-31 International Business Machines Corporation Method, apparatus, and product for an efficient virtualized time base in a scaleable multi-processor computer
US8249853B2 (en) * 2006-03-31 2012-08-21 Intel Corporation Exposing device features in partitioned environment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040075693A (ko) * 2003-02-20 2004-08-30 인터내셔널 비지네스 머신즈 코포레이션 공유 프로세싱 자원의 동적 재할당을 수행하는 방법, 장치및 프로그램 제품
KR20060047766A (ko) * 2004-06-30 2006-05-18 마이크로소프트 코포레이션 가상 기계 환경에서 에뮬레이트된 장치들을 개발하기 위한시스템 및 방법

Also Published As

Publication number Publication date
US20070282572A1 (en) 2007-12-06
KR20090018068A (ko) 2009-02-19
CN101460923A (zh) 2009-06-17
WO2007143122A1 (en) 2007-12-13
CN101460923B (zh) 2012-07-18
US7406407B2 (en) 2008-07-29

Similar Documents

Publication Publication Date Title
KR101422861B1 (ko) 컴퓨팅 장치 및 컴퓨팅 장치 상에서 가상 머신을 구현하기 위한 컴퓨터 실행 가능 명령들을 저장한 컴퓨터 판독 가능 매체
US10908968B2 (en) Instantiating a virtual machine with a virtual non-uniform memory architecture and determining a highest detected NUMA ratio in a datacenter
Warneke et al. Exploiting dynamic resource allocation for efficient parallel data processing in the cloud
RU2569805C2 (ru) Виртуальная архитектура неоднородной памяти для виртуальных машин
US8453132B2 (en) System and method for recompiling code based on locality domain and thread affinity in NUMA computer systems
EP1674987B1 (en) Systems and methods for exposing processor topology for virtual machines
US7222343B2 (en) Dynamic allocation of computer resources based on thread type
JP4056471B2 (ja) プロセッサに譲渡するためのシステム
US20180157519A1 (en) Consolidation of idle virtual machines
US11163677B2 (en) Dynamically allocated thread-local storage
US20090178049A1 (en) Multi-Element Processor Resource Sharing Among Logical Partitions
US8352702B2 (en) Data processing system memory allocation
CN111459647B (zh) 基于嵌入式操作系统的dsp多核处理器并行运算方法及装置
JP5030647B2 (ja) 複数処理ノードを含むコンピュータ・システムでプログラムをロードする方法、該プログラムを含むコンピュータ可読媒体、及び、並列コンピュータ・システム
US8387009B2 (en) Pointer renaming in workqueuing execution model
KR20140006351A (ko) 예상 실행 시간 정보를 이용하여 작업을 분배하는 이종 멀티코어 프로세서 시스템의 작업 분배 방법 및 그 방법을 이용하는 이종 멀티코어 프로세서 시스템
Wilcox Jr Dynamic load balancing of virtual machines hosted on Xen
US9176910B2 (en) Sending a next request to a resource before a completion interrupt for a previous request
KR20190138365A (ko) 멀티 프로세서 시스템 및 그 구동 방법
Butler et al. Improving application concurrency on GPUs by managing implicit and explicit synchronizations
KR102570905B1 (ko) 클라우드 환경에서의 컨테이너 기반 자원의 최적화 시스템
Zhang et al. SMR: Scalable MapReduce for Multicore Systems
KR20130053891A (ko) 클라우드 그린 컴퓨팅 시스템
Ruan et al. Leave Nothing Idle: Filling Datacenter Resource Utilization Gaps with Quicksand
Nachappa Virtualization in Parallel Processing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 6