KR101419299B1 - Continuous time sigma-delta analog to digital converter that can control size range of input signal, which can operate and control method therefor - Google Patents

Continuous time sigma-delta analog to digital converter that can control size range of input signal, which can operate and control method therefor Download PDF

Info

Publication number
KR101419299B1
KR101419299B1 KR1020120155695A KR20120155695A KR101419299B1 KR 101419299 B1 KR101419299 B1 KR 101419299B1 KR 1020120155695 A KR1020120155695 A KR 1020120155695A KR 20120155695 A KR20120155695 A KR 20120155695A KR 101419299 B1 KR101419299 B1 KR 101419299B1
Authority
KR
South Korea
Prior art keywords
signal
input signal
size range
digital converter
delta analog
Prior art date
Application number
KR1020120155695A
Other languages
Korean (ko)
Other versions
KR20140085883A (en
Inventor
정성재
이정은
이주호
김진화
Original Assignee
주식회사 레이믹스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 레이믹스 filed Critical 주식회사 레이믹스
Priority to KR1020120155695A priority Critical patent/KR101419299B1/en
Publication of KR20140085883A publication Critical patent/KR20140085883A/en
Application granted granted Critical
Publication of KR101419299B1 publication Critical patent/KR101419299B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명의 바람직한 일실시예의 동작 가능한 입력 신호 크기 범위를 조절할 수 있는 연속 시간 시그마-델타 아날로그-디지털 변환기 및 그 조절 방법 방법에 따르면, 입력 신호의 크기가 변화할 경우 입력 저항값이 가변되는 것에 의해 동작 가능한 입력 신호 크기 범위를 조절할 수 있다.
본 발명의 바람직한 일실시예에 따른 동작 가능한 입력 신호 크기 범위를 조절할 수 있는 연속 시간 시그마-델타 아날로그-디지털 변환기는, 하나 이상의 증폭기를 포함하는 루프 필터; 상기 루프 필터로부터 출력되는 신호를 N개의 비트로 양자화하는 양자화부; 상기 양자화부의 출력을 검출하는 신호 검출부; 및 상기 신호 검출부에 의해 검출된 신호를 이용하여, 상기 변환기의 동작 가능한 입력 신호의 크기 범위를 제어하는 제어부;를 포함한다.According to the continuous time sigma-delta analog-to-digital converter and the adjustment method thereof capable of adjusting the operable input signal size range according to a preferred embodiment of the present invention, when the input signal varies in size, The operable input signal size range can be adjusted.
A continuous time sigma-delta analog-to-digital converter capable of adjusting an operable input signal size range according to a preferred embodiment of the present invention includes: a loop filter including one or more amplifiers; A quantizer for quantizing the signal output from the loop filter into N bits; A signal detector for detecting an output of the quantizer; And a controller for controlling a size range of the input signal that can be operated by the converter using the signal detected by the signal detector.

Figure R1020120155695
Figure R1020120155695

Description

동작 가능한 입력 신호 크기 범위를 조절할 수 있는 연속 시간 시그마-델타 아날로그-디지털 변환기 및 그 조절 방법{CONTINUOUS TIME SIGMA-DELTA ANALOG TO DIGITAL CONVERTER THAT CAN CONTROL SIZE RANGE OF INPUT SIGNAL, WHICH CAN OPERATE AND CONTROL METHOD THEREFOR}[0001] CONTINUOUS TIME SIGMA-DELTA ANALOG TO TO DIGITAL CONVERTER THAT CAN CONTROL SIZE RANGE OF INPUT SIGNAL, WHICH CAN OPERATE AND CONTROL METHOD THEREFOR [0002]

본 발명은 동작 가능한 입력 신호 크기 범위를 조절할 수 있는 연속 시간 시그마-델타 아날로그-디지털 변환기 및 그 조절 방법에 관한 것이다.The present invention relates to a continuous-time sigma-delta analog-to-digital converter capable of adjusting an operable input signal size range and its adjustment method.

시그마-델타 아날로그-디지털 변환기의 기본 개념은 나이퀴스트 샘플링 속도보다 매우 빠른 샘플링 주파수를 사용하는 오버 샘플링 기법과 피드백을 이용한 잡음 변형 기법을 이용하여, 낮은 비트의 양자화기(Quantizer)로 높은 해상도의 출력신호를 얻는 것에 있다. 시그마-델타 아날로그-디지털 변환기의 장점은 필요한 해상도의 신호 변환기를 설계함에 있어 아날로그 회로의 정확도 의존성이 크게 낮아진다는 점에 있다.
The basic concept of the sigma-delta analog-to-digital converter is a low-bit quantizer that uses a sampling frequency that is much faster than the Nyquist sampling rate and a noise distortion technique using feedback, To obtain an output signal. The advantage of sigma-delta analog-to-digital converters is that the accuracy dependence of the analog circuitry is greatly reduced in designing the signal converter with the required resolution.

도 1은, 종래의 연속 시간 시그마-델타 아날로그-디지털 변환기(100)의 구성도를 나타낸다. 종래의 연속 시간 시그마-델타 아날로그-디지털 변환기(100)의 경우 동작 가능한 풀스케일(Full Scale) 입력 신호의 전압(VFS)이 정해지면, 잡음(Noise) 특성 등을 고려하여 입력 신호의 전압(VFS)에 맞는 입력 저항(111)의 값이 결정되고, 이 저항(111)의 값은 회로적인 매칭(matching)을 위해 리플리카(Repulica) 형태로 귀환(Feedback)되는 서브 DAC(130)를 구동하는 DAC(130) 바이어스 회로에도 사용되어 진다. 하지만, 이 경우 입력을 동작 가능한 풀스케일(Full Scale)로 고정하여 사용하여야만 하는 단점을 지닌다.FIG. 1 shows a block diagram of a conventional continuous-time sigma-delta analog-to-digital converter 100. In FIG. In the case of the conventional continuous-time sigma-delta analog-to-digital converter 100, when a voltage (V FS ) of an operable full scale input signal is determined, the voltage V FS is determined and the value of the resistor 111 is supplied to the sub DAC 130 which is feedbacked in a repulse form for circuit matching And is also used in a driving DAC 130 bias circuit. However, in this case, the input has to be fixed to an operable full scale.

연속 시간 시그마-델타 아날로그-디지털 변환기에 입력되는 전압의 값은 시스템의 최적화된 특성을 위하여 노이즈 특성 등을 고려해서 변화되어야 할 경우가 발생하는데, 이런 경우 종래의 연속 시간 시그마-델타 아날로그-디지털 변환기(100)에 의해서는 대응할 수 없게 되는 문제점이 있다.The value of the voltage input to the continuous-time sigma-delta analog-to-digital converter may need to be changed in consideration of noise characteristics and the like for the optimized characteristics of the system. In this case, There is a problem in that it can not be handled by the mobile terminal 100.

본 발명은 전술한 바와 같은 기술적 과제를 해결하는 데 목적이 있는 발명으로서, 입력 신호의 크기가 변화할 경우 입력 저항값이 가변되는 것에 의해 동작 가능한 입력 신호 크기 범위를 조절할 수 있는 연속 시간 시그마-델타 아날로그-디지털 변환기 및 그 조절 방법을 제공하는 것에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has as its object to solve the technical problems described above, and it is an object of the present invention to provide a continuous-time sigma-delta modulator capable of adjusting an operable input signal size range by varying an input resistance value when a size of an input signal varies. And an object thereof is to provide an analog-to-digital converter and a method of adjusting the same.

본 발명의 바람직한 일실시예에 따른 동작 가능한 입력 신호 크기 범위를 조절할 수 있는 연속 시간 시그마-델타 아날로그-디지털 변환기는, 하나 이상의 증폭기를 포함하는 루프 필터; 상기 루프 필터로부터 출력되는 신호를 N개의 비트로 양자화하는 양자화부; 상기 양자화부의 출력을 검출하는 신호 검출부; 및 상기 신호 검출부에 의해 검출된 신호를 이용하여, 상기 변환기의 동작 가능한 입력 신호의 크기 범위를 제어하는 제어부;를 포함한다.A continuous time sigma-delta analog-to-digital converter capable of adjusting an operable input signal size range according to a preferred embodiment of the present invention includes: a loop filter including one or more amplifiers; A quantizer for quantizing the signal output from the loop filter into N bits; A signal detector for detecting an output of the quantizer; And a controller for controlling a size range of the input signal that can be operated by the converter using the signal detected by the signal detector.

상기 제어부는, 상기 루프 필터의 입력 저항의 크기를 조절하는 것에 의해 상기 변환기의 동작 가능한 입력 신호의 크기를 제어하는 것을 특징으로 한다. 즉, 상기 제어부는, 상기 신호 검출부에 의해 검출된 신호의 일정 시간 동안 상기 N개의 비트 모두가 활성화(high)된 횟수를 카운트하여, 상기 횟수가 제 1 일정값보다 큰 경우에는 상기 변환기의 동작 가능한 입력 신호의 크기 범위를 증가시키고, 상기 횟수가 제 1 일정값보다 작은 경우에는 상기 변환기의 동작 가능한 입력 신호의 크기 범위를 감소시키는 것을 특징으로 한다.The control unit controls the size of an input signal that can be operated by the converter by adjusting a magnitude of an input resistance of the loop filter. That is, the controller counts the number of times that all of the N bits are activated (high) for a predetermined time of the signal detected by the signal detector, and when the count is greater than the first predetermined value, The size range of the input signal is increased, and when the number is smaller than the first predetermined value, the size range of the input signal that can be operated by the converter is reduced.

구체적으로, 상기 제어부는, 상기 횟수가 제 1 일정값보다 큰 경우에는 상기 루프 필터의 입력 저항값을 증가시키고, 상기 횟수가 제 1 일정값보다 작은 경우에는 상기 루프 필터의 입력 저항값을 감소시킨다.
Specifically, the control unit increases the input resistance of the loop filter when the number of times is greater than a first predetermined value, and decreases the input resistance of the loop filter when the number of times is less than a first predetermined value .

본 발명의 바람직한 일실시예에 따른 연속 시간 시그마-델타 아날로그-디지털 변환기의 동작 가능한 입력 신호 크기 범위를 조절하는 방법은, (a) 입력 신호를 적분하는 단계; (b) 상기 (a) 단계의 적분된 신호를 N개의 양자화 비트로 양자화하는 단계; (c) 상기 (b) 단계의 양자화된 신호를 검출하는 단계; 및 (d) 상기 (c) 단계에서의 검출된 신호를 이용하여, 상기 (a) 단계의 동작 가능한 입력 신호의 크기 범위를 제어하는 단계;를 포함한다.A method of adjusting an operable input signal size range of a continuous time sigma-delta analog-to-digital converter according to a preferred embodiment of the present invention includes the steps of: (a) integrating an input signal; (b) quantizing the integrated signal of step (a) with N quantization bits; (c) detecting the quantized signal of step (b); And (d) controlling a size range of the input signal that can be operated in step (a) using the signal detected in step (c).

구체적으로, 상기 (d) 단계는, (d-1) 상기 검출된 신호의 일정 시간 동안 상기 N개의 비트 모두가 활성화(high)된 횟수를 카운트하여, 상기 횟수를 제 1 일정값과 비교하는 단계; (d-2) 상기 (d-1) 단계의 판단 결과, 상기 횟수가 제 1 일정값보다 큰 경우, 상기 (a) 단계의 동작 가능한 입력 신호의 크기 범위를 증가시키는 단계; 및 (d-3) 상기 (d-1) 단계의 판단 결과, 상기 횟수가 제 1 일정값보다 작은 경우, 상기 (a) 단계의 동작 가능한 입력 신호의 크기 범위를 감소시키는 단계;를 포함한다.Specifically, the step (d) includes the steps of: (d-1) counting the number of times that all of the N bits are activated (high) for a predetermined time of the detected signal and comparing the number of times with the first predetermined value ; (d-2) if the number of times is greater than a first predetermined value as a result of the determination in step (d-1), increasing a size range of the input signal capable of operating in step (a); And (d-3) decreasing a size range of the input signal that can be operated in step (a) when the number of times is less than a first predetermined value as a result of the determination in step (d-1).

본 발명의 바람직한 일실시예의 동작 가능한 입력 신호 크기 범위를 조절할 수 있는 연속 시간 시그마-델타 아날로그-디지털 변환기 및 그 조절 방법 방법에 따르면, 입력 신호의 크기가 변화할 경우 입력 저항값이 가변되는 것에 의해 동작 가능한 입력 신호 크기 범위를 조절할 수 있다.According to the continuous time sigma-delta analog-to-digital converter and the adjustment method thereof capable of adjusting the operable input signal size range according to a preferred embodiment of the present invention, when the input signal varies in size, The operable input signal size range can be adjusted.

도 1은 종래의 연속 시간 시그마-델타 아날로그-디지털 변환기의 구성도.
도 2는 본 발명의 일실시예에 따른 연속 시간 시그마-델타 아날로그-디지털 변환기의 구성도.
도 3은 본 발명의 바람직한 일실시예에 따른 제어부의 동작 설명도.
도 4는 본 발명의 일실시예에 따른 연속 시간 시그마-델타 아날로그-디지털 변환기의 동작 가능한 입력 신호 크기 범위를 조절하는 방법의 흐름도.
도 5a 및 도 5b는 각각, 종래의 연속 시간 시그마-델타 아날로그-디지털 변환기의 입력 신호의 파형도 및 출력 신호의 스펙트럼.
도 6a 및 도 6b는 각각, 본 발명의 일실시예에 따른 연속 시간 시그마-델타 아날로그-디지털 변환기의 입력 신호의 파형도 및 출력 신호의 스펙트럼.1 is a block diagram of a conventional continuous-time sigma-delta analog-to-digital converter;
2 is a configuration diagram of a continuous time sigma-delta analog-to-digital converter according to one embodiment of the present invention.
3 is an explanatory view of an operation of a control unit according to a preferred embodiment of the present invention;
4 is a flow diagram of a method of adjusting an operable input signal size range of a continuous time sigma-delta analog-to-digital converter in accordance with an embodiment of the present invention.
Figures 5A and 5B are waveform diagrams of the input signal and spectrum of the output signal of a conventional continuous-time sigma-delta analog-to-digital converter, respectively.
Figures 6A and 6B are waveform diagrams and spectrums of an output signal of an input signal of a continuous time sigma-delta analog-to-digital converter, respectively, according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하면서 본 발명의 일실시예에 따른 동작 가능한 입력 신호 크기 범위를 조절할 수 있는 연속 시간 시그마-델타 아날로그-디지털 변환기 및 그 조절 방법에 대해 상세히 설명하기로 한다.Hereinafter, a continuous time sigma-delta analog-to-digital converter and its adjustment method capable of adjusting an operable input signal size range according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 하기의 실시예는 본 발명을 구체화하기 위한 것일 뿐 본 발명의 권리 범위를 제한하거나 한정하는 것이 아님은 물론이다. 본 발명의 상세한 설명 및 실시예로부터 본 발명이 속하는 기술 분야의 전문가가 용이하게 유추할 수 있는 것은 본 발명의 권리 범위에 속하는 것으로 해석된다.
It should be understood that the following embodiments of the present invention are only for embodying the present invention and do not limit or limit the scope of the present invention. It will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

먼저, 도 2는 본 발명의 바람직한 일실시예에 따른 동작 가능한 입력 신호 크기 범위를 조절할 수 있는 연속 시간 시그마-델타 아날로그-디지털 변환기(200)의 구성도를 나타낸다.2 illustrates a block diagram of a continuous time sigma-delta analog-to-digital converter 200 capable of adjusting an operable input signal size range according to a preferred embodiment of the present invention.

도 2로부터 알 수 있는 바와 같이, 본 발명의 연속 시간 시그마-델타 아날로그-디지털 변환기(200)는, 루프 필터(Loop Filter, 210), 양자화부(Quantizer, 220), 디지털-아날로그 변환부(Digital to Analog Converter, 230), 신호 검출부(240) 및 제어부(250)를 포함한다.2, the continuous-time sigma-delta analog-digital converter 200 of the present invention includes a loop filter 210, a quantizer 220, a digital- to-analog converter (ADC) 230, a signal detector 240, and a controller 250.

루프 필터(210)는 하나 이상의 증폭기를 포함하고 있고, 각각의 증폭기는 저항 및 커패시터 등의 수동 소자에 의해 적분기로 동작하도록 구성되어 있어, 루프 필터(210)로 입력되는 신호를 증폭하고 적분하여 출력할 수 있다.The loop filter 210 includes one or more amplifiers, each of which is configured to operate as an integrator by a passive element such as a resistor and a capacitor so as to amplify and integrate the signal input to the loop filter 210, can do.

아울러, 양자화부(220)는 루프 필터(210)로부터 출력되는 신호를 N개의 비트로 양자화하며, 디지털-아날로그 변환부(230)는 양자화부(220)로부터의 신호를 아날로그 신호로 변환하여 루프 필터(210)로 귀환(feedback)시키는 역할을 한다.The quantizer 220 quantizes the signal output from the loop filter 210 into N bits and the digital-analog converter 230 converts the signal from the quantizer 220 into an analog signal, 210).

또한, 신호 검출부(240)는, 양자화부(220)로부터의 신호, 즉 변환기(200) 출력 신호(Vout)를 검출하는 역할을 한다. 다음으로, 제어부(250)는, 신호 검출부(240)에 의해 검출된 신호를 이용하여, 본 발명의 연속 시간 시그마-델타 아날로그-디지털 변환기(200)의 동작 가능한 입력 신호의 크기 범위를 제어하는 역할을 한다.
The signal detector 240 detects the signal from the quantizer 220, that is, the output signal Vout of the converter 200. Next, the control unit 250 controls the size range of the input signal that can be operated by the continuous time sigma-delta analog-to-digital converter 200 of the present invention using the signal detected by the signal detection unit 240 .

구체적으로, 본 발명의 제어부(250)는, 루프 필터(210)의 입력 저항(211)의 크기를 조절하는 것에 의해, 본 발명의 연속 시간 시그마-델타 아날로그-디지털 변환기(200)의 동작 가능한 입력 신호의 크기를 제어하는 것을 특징으로 한다.
Specifically, the control unit 250 of the present invention adjusts the size of the input resistor 211 of the loop filter 210, so that the input of the operable input of the continuous-time sigma-delta analog-to-digital converter 200 of the present invention And the size of the signal is controlled.

도 3은 본 발명의 바람직한 일실시예에 따른 제어부(250)의 동작 설명도를 나타낸다.FIG. 3 illustrates an operation of the controller 250 according to an embodiment of the present invention.

도 3으로부터 알 수 있는 바와 같이 본 발명의 제어부(250)는, 양자화부(220)의 N개의 양자화 비트가 일정 시간 동안 모두 활성화(high)된 구간을 측정하게 되는 데, 구체적으로는 N개의 비트가 모두가 활성화(high)된 횟수를 카운트하게 된다. 만약, 최대 양(+)의 전압값이 1V(즉, 2Vp-p)로 루프 필터(210)에 입력되었을 때, 4개의 비트(도 4의 예에서는 4비트의 양자화 비트를 가정)가 모두 활성화되는 것으로 입력 저항(211)을 예를 들어 1KOhm으로 정해 놓는다(①). 이 후, 최대 양의 전압값이 2V(즉, 4Vp-p)로 루프 필터(210)에 입력되게 되면, 4개의 비트가 모두 활성화되는 구간은 넓어지게 되는 데(②), 이때의 구간을 최대 양의 전압값이 1V일 경우와 동일하게 하기 위해 입력 저항(211)을 2KOhm으로 제어부(250)가 조정하게 된다. 즉, 4개의 비트가 모두 활성화되는 구간을 측정하는 방법으로 4개의 비트가 모두 활성화되는 횟수를 카운트하게 되는 것이다.3, the controller 250 measures a period in which all of the N quantization bits of the quantization unit 220 are active for a predetermined period of time. Specifically, the control unit 250 measures N bits Counts the number of times that all of them are activated (high). If the maximum positive voltage value is input to the loop filter 210 at 1 V (i.e., 2 Vp-p), all four bits (assuming a 4-bit quantization bit in the example of FIG. 4) The input resistance 211 is set to, for example, 1 kOhm (1). Thereafter, when the maximum positive voltage value is input to the loop filter 210 at 2 V (i.e., 4 Vp-p), the interval in which all four bits are activated becomes wider (2) The controller 250 adjusts the input resistor 211 to 2KOhm so that the positive voltage value is equal to 1V. That is, as a method of measuring an interval in which all four bits are activated, the number of times that all four bits are activated is counted.

즉, 제어부(250)는 검출된 신호가 일정 기준점을 넘는 구간을 측정하기 위해, 몇 클럭(clock)이 쓰이는 지를 보는 데, 이를 위한 일실시예로 N개의 비트가 모두 활성화되는 횟수를 카운트하는 방법을 사용할 수 있다.
That is, the controller 250 monitors how many clocks are used to measure the interval over which the detected signal exceeds a certain reference point. For example, the controller 250 counts the number of times that all N bits are activated Can be used.

즉, 제어부(250)는, 신호 검출부(240)에 의해 검출된 신호의 일정 시간 동안 N개의 비트 모두가 활성화(high)된 횟수를 카운트하여, 그 횟수가 제 1 일정값보다 큰 경우에는 연속 시간 시그마-델타 아날로그-디지털 변환기(200)의 동작 가능한 입력 신호의 크기 범위를 증가시킨다. 반면, 제어부(250)는, 신호 검출부(240)에 의해 검출된 신호의 일정 시간 동안 N개의 비트 모두가 활성화(high)된 횟수를 카운트하여, 그 횟수가 제 1 일정값보다 작은 경우에는 연속 시간 시그마-델타 아날로그-디지털 변환기(200)의 동작 가능한 입력 신호의 크기 범위를 감소시킨다.That is, the controller 250 counts the number of times that all of the N bits are activated (high) for a predetermined time of the signal detected by the signal detector 240. If the count is greater than the first predetermined value, Sigma-delta analog-to-digital converter 200 increases the size range of the operable input signal. On the other hand, the control unit 250 counts the number of times that all the N bits are activated (high) for a predetermined time of the signal detected by the signal detecting unit 240, and when the number of times is less than the first predetermined value, Sigma-delta analog-to-digital converter 200 to reduce the size range of the operable input signal.

즉, 제어부(250)는, 신호 검출부(240)에 의해 검출된 신호의 일정 시간 동안 N개의 비트 모두가 활성화(high)된 횟수를 카운트하여, 그 횟수가 제 1 일정값보다 큰 경우에는 루프 필터(210)의 입력 저항(211)값을 증가시키고, 신호 검출부(240)에 의해 검출된 신호의 일정 시간 동안 N개의 비트 모두가 활성화(high)된 횟수를 카운트하여, 그 횟수가 제 1 일정값보다 작은 경우에는 루프 필터(210)의 입력 저항(211)값을 감소시킨다.
That is, the control unit 250 counts the number of times that all the N bits are activated (high) for a predetermined time of the signal detected by the signal detecting unit 240. If the number of times is greater than the first predetermined value, The number of times that all the N bits are activated (high) for a predetermined time of the signal detected by the signal detecting unit 240 is counted, The value of the input resistor 211 of the loop filter 210 is decreased.

도 4는 본 발명의 바람직한 일실시예에 따른 연속 시간 시그마-델타 아날로그-디지털 변환기(200)의 동작 가능한 입력 신호 크기 범위를 조절하는 방법의 흐름도를 나타낸다.FIG. 4 shows a flow diagram of a method for adjusting the operable input signal magnitude range of a continuous time sigma-delta analog-to-digital converter 200 according to a preferred embodiment of the present invention.

도 4로부터 알 수 있는 바와 같이 본 발명의 연속 시간 시그마-델타 아날로그-디지털 변환기(200)의 동작 가능한 입력 신호 크기 범위를 조절하는 방법은, 연속 시간 시그마-델타 아날로그-디지털 변환기(200)의 입력 신호를 적분하는 단계(S10), S10 단계의 적분된 신호를 양자화하는 단계(S20), S20 단계의 양자화된 신호를 검출하는 단계(S30) 및 S30 단계의 검출된 신호를 이용하여, S10 단계의 동작 가능한 입력 신호의 크기 범위를 제어하는 단계(S40)를 포함한다.
4, the method of adjusting the operable input signal size range of the continuous time sigma-delta analog-to-digital converter 200 of the present invention is similar to that of the continuous time sigma-delta analog-to- (Step S20) of quantizing the integrated signal of step S10, step S30 of detecting the quantized signal of step S20, and step S30 of detecting the quantized signal of step S10 And controlling a size range of an operable input signal (S40).

구체적으로, S40 단계는, S30 단계의 검출된 신호의 일정 시간 동안 N개의 비트 모두가 활성화(high)된 횟수를 카운트하여, 그 횟수를 제 1 일정값과 비교하는 단계(S41), S41 단계의 비교 결과 그 횟수가 제 1 일정값보다 큰 경우, S10 단계의 동작 가능한 입력 신호의 크기 범위를 증가시키는 단계(S42) 및 S41 단계의 비교 결과 그 횟수가 제 1 일정값보다 작은 경우, S10 단계의 동작 가능한 입력 신호의 크기 범위를 감소시키는 단계(S43)를 포함한다. S41 단계 내지 S43 단계는 그 횟수가 제 1 일정값과 동일하게 될 때까지 반복되게 된다.
Specifically, the step S40 includes a step S41 of counting the number of times that all the N bits are activated (high) for a predetermined time of the detected signal in step S30 and comparing the number of times with the first predetermined value in step S41, If the number of times of the comparison is greater than the first predetermined value, step S42 of increasing the size of the operable input signal in step S10, and step S41, if the number of times is smaller than the first predetermined value, And reducing the size range of the operable input signal (S43). Steps S41 to S43 are repeated until the number of times is equal to the first constant value.

도 5a 및 도 5b는 도 1의 종래의 연속 시간 시그마-델타 아날로그-디지털 변환기(100)의 입력 신호의 파형도 및 출력 신호의 스펙트럼을 각각 나타낸다. 도 5a 및 도 5b로부터 알 수 있는 바와 같이, 종래의 연속 시간 시그마-델타 아날로그-디지털 변환기(100)는 입력 신호의 크기가 변화함에 따라, 출력 스펙트럼의 피크(최대) 신호의 크기도 변화하는 것을 알 수 있다.
5A and 5B show waveforms of input signals and spectrums of output signals of the conventional continuous-time sigma-delta analog-digital converter 100 of FIG. As can be seen from FIGS. 5A and 5B, the conventional continuous-time sigma-delta analog-to-digital converter 100 is capable of changing the magnitude of the peak (maximum) signal of the output spectrum as the magnitude of the input signal varies Able to know.

도 6a 및 도 6b는 본 발명의 바람직한 일실시예에 따른 연속 시간 시그마-델타 아날로그-디지털 변환기(200)의 입력 신호의 파형도 및 출력 신호의 스펙트럼을 각각 나타낸다. 도 6a 및 도 6b로부터 알 수 있는 바와 같이, 본 발명의 바람직한 일실시예에 따른 연속 시간 시그마-델타 아날로그-디지털 변환기(200)는, 입력 신호의 크기가 변화하더라도, 출력 스펙트럼의 피크(최대) 신호의 크기는 변화하지 않는 것을 알 수 있다.
6A and 6B show waveforms of input signals and spectrums of output signals of the continuous-time sigma-delta analog-digital converter 200 according to a preferred embodiment of the present invention, respectively. 6A and 6B, the continuous-time sigma-delta analog-to-digital converter 200 according to the preferred embodiment of the present invention detects the peak (maximum) of the output spectrum even when the magnitude of the input signal varies, It can be seen that the magnitude of the signal does not change.

상술한 바와 같이, 본 발명의 바람직한 일실시예의 동작 가능한 입력 신호 크기 범위를 조절할 수 있는 연속 시간 시그마-델타 아날로그-디지털 변환기(200) 및 그 조절 방법 방법에 따르면, 입력 신호의 크기가 변화할 경우 입력 저항(211)값이 가변되는 것에 의해 동작 가능한 입력 신호 크기 범위를 조절할 수 있다. 이에 따라, 일정한 레벨의 출력 신호를 획득할 수 있음을 알 수 있다.As described above, according to the continuous time sigma-delta analog-to-digital converter 200 and the adjustment method thereof capable of adjusting the operable input signal size range of the preferred embodiment of the present invention, when the size of the input signal changes By varying the value of the input resistor 211, an operable input signal size range can be adjusted. Thus, it can be seen that an output signal of a constant level can be obtained.

100 : 종래의 연속 시간 시그마-델타 아날로그-디지털 변환기
200 : 본 발명의 따른 연속 시간 시그마-델타 아날로그-디지털 변환기
110, 210 : 루프 필터 120, 220 : 양자화부
130, 230 : 디지털-아날로그 변환부 240 : 신호 검출부
250 : 제어부
111, 211 : 입력 저항100: Conventional continuous-time sigma-delta analog-to-digital converter
200: Continuous-time sigma-delta analog-to-digital converter according to the present invention
110, 210: loop filter 120, 220: quantization unit
130, 230: Digital-to-analog conversion unit 240: Signal detection unit
250:
111, 211: input resistance

Claims (10)

연속 시간 시그마-델타 아날로그-디지털 변환기에 있어서,
하나 이상의 증폭기를 포함하는 루프 필터;
상기 루프 필터로부터 출력되는 신호를 N개의 비트로 양자화하는 양자화부;
상기 양자화부의 출력을 검출하는 신호 검출부; 및
상기 신호 검출부에 의해 검출된 신호를 이용하여, 상기 루프 필터의 입력 저항의 크기를 조절하는 것에 의해 상기 변환기의 동작 가능한 입력 신호의 크기 범위를 제어하는 제어부;를 포함하되,
상기 제어부는,
상기 신호 검출부에 의해 검출된 신호의 일정 시간 동안 상기 N개의 비트 모두가 활성화(high)된 횟수를 카운트하여, 상기 횟수가 제 1 일정값보다 큰 경우에는 상기 루프 필터의 입력 저항값을 증가시키고, 상기 횟수가 제 1 일정값보다 작은 경우에는 상기 루프 필터의 입력 저항값을 감소시키는 것을 특징으로 하는 연속 시간 시그마-델타 아날로그-디지털 변환기.A continuous-time sigma-delta analog-to-digital converter,
A loop filter including one or more amplifiers;
A quantizer for quantizing the signal output from the loop filter into N bits;
A signal detector for detecting an output of the quantizer; And
And a controller for controlling a size range of an input signal of the converter by adjusting a magnitude of an input resistance of the loop filter using a signal detected by the signal detector,
Wherein,
Counts the number of times that all the N bits are activated for a predetermined time of the signal detected by the signal detecting unit and increases the input resistance value of the loop filter when the number of times is greater than a first predetermined value, And decreasing an input resistance value of the loop filter when the number of times is less than a first predetermined value. 삭제delete 제1항에 있어서,
상기 제어부는,
상기 신호 검출부에 의해 검출된 신호의 일정 시간 동안 상기 N개의 비트 모두가 활성화(high)된 횟수를 카운트하여, 상기 횟수가 제 1 일정값보다 큰 경우에는 상기 변환기의 동작 가능한 입력 신호의 크기 범위를 증가시키는 것을 특징으로 하는 연속 시간 시그마-델타 아날로그-디지털 변환기.The method according to claim 1,
Wherein,
And counts the number of times that all of the N bits are high during a predetermined time of the signal detected by the signal detecting unit. If the number of times is greater than a first predetermined value, Delayed sigma-delta analog-to-digital converter. 제1항에 있어서,
상기 제어부는,
상기 신호 검출부에 의해 검출된 신호의 일정 시간 동안 상기 N개의 비트 모두가 활성화(high)된 횟수를 카운트하여, 상기 횟수가 제 1 일정값보다 작은 경우에는 상기 변환기의 동작 가능한 입력 신호의 크기 범위를 감소시키는 것을 특징으로 하는 연속 시간 시그마-델타 아날로그-디지털 변환기.The method according to claim 1,
Wherein,
Counts the number of times that all of the N bits have been activated for a predetermined time of the signal detected by the signal detector, and when the number of times is less than the first predetermined value, Delayed sigma-delta analog-to-digital converter. 삭제delete 삭제delete 연속 시간 시그마-델타 아날로그-디지털 변환기의 동작 가능한 입력 신호 크기 범위를 조절하는 방법에 있어서,
(a) 루프 필터를 이용하여 입력 신호를 적분하는 단계;
(b) 상기 (a) 단계의 적분된 신호를 N개의 양자화 비트로 양자화하는 단계;
(c) 상기 (b) 단계의 양자화된 신호를 검출하는 단계; 및
(d) 상기 (c) 단계에서의 검출된 신호를 이용하여, 상기 (a) 단계의 동작 가능한 입력 신호의 크기 범위를 제어하는 단계;를 포함하되,
상기 (d) 단계는,
(d-1) 상기 검출된 신호의 일정 시간 동안 상기 N개의 비트 모두가 활성화(high)된 횟수를 카운트하여, 상기 횟수를 제 1 일정값과 비교하는 단계;
(d-2) 상기 (d-1) 단계의 비교 결과, 상기 횟수가 제 1 일정값보다 큰 경우, 상기 루프 필터의 입력 저항값을 증가시키는 것에 의해 상기 (a) 단계의 동작 가능한 입력 신호의 크기 범위를 증가시키는 단계; 및
(d-3) 상기 (d-1) 단계의 비교 결과, 상기 횟수가 제 1 일정값보다 작은 경우, 상기 루프 필터의 입력 저항값을 감소시키는 것에 의해 상기 (a) 단계의 동작 가능한 입력 신호의 크기 범위를 감소시키는 단계;를 포함하는 것을 특징으로 하는 연속 시간 시그마-델타 아날로그-디지털 변환기의 동작 가능한 입력 신호 크기 범위를 조절하는 방법.A method of adjusting an operable input signal size range of a continuous-time sigma-delta analog-to-digital converter,
(a) integrating an input signal using a loop filter;
(b) quantizing the integrated signal of step (a) with N quantization bits;
(c) detecting the quantized signal of step (b); And
(d) controlling the size range of the input signal that can be operated in step (a) using the detected signal in step (c)
The step (d)
(d-1) counting the number of times that all of the N bits are activated (high) for a predetermined time of the detected signal, and comparing the number of times with a first predetermined value;
(d-2) if the number of times is greater than a first predetermined value as a result of the comparison in the step (d-1), increasing the input resistance value of the loop filter, Increasing the size range; And
(d-3) If the number of times of the input signal is less than the first predetermined value as a result of the comparison in the step (d-1), the input resistance value of the loop filter is decreased, Wherein the step of decreasing the size range of the input signal comprises adjusting the size of the input signal. 삭제delete 삭제delete 삭제delete
KR1020120155695A 2012-12-28 2012-12-28 Continuous time sigma-delta analog to digital converter that can control size range of input signal, which can operate and control method therefor KR101419299B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120155695A KR101419299B1 (en) 2012-12-28 2012-12-28 Continuous time sigma-delta analog to digital converter that can control size range of input signal, which can operate and control method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120155695A KR101419299B1 (en) 2012-12-28 2012-12-28 Continuous time sigma-delta analog to digital converter that can control size range of input signal, which can operate and control method therefor

Publications (2)

Publication Number Publication Date
KR20140085883A KR20140085883A (en) 2014-07-08
KR101419299B1 true KR101419299B1 (en) 2014-07-17

Family

ID=51735257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120155695A KR101419299B1 (en) 2012-12-28 2012-12-28 Continuous time sigma-delta analog to digital converter that can control size range of input signal, which can operate and control method therefor

Country Status (1)

Country Link
KR (1) KR101419299B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080087842A (en) * 2005-12-22 2008-10-01 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘) Adjusting a filter of a time-continuous sigma-delta converter
KR20090027416A (en) * 2007-09-12 2009-03-17 지씨티 세미컨덕터 인코포레이티드 Effective loop filter for a continuous time sigma delta analog to digital converter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080087842A (en) * 2005-12-22 2008-10-01 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘) Adjusting a filter of a time-continuous sigma-delta converter
KR20090027416A (en) * 2007-09-12 2009-03-17 지씨티 세미컨덕터 인코포레이티드 Effective loop filter for a continuous time sigma delta analog to digital converter

Also Published As

Publication number Publication date
KR20140085883A (en) 2014-07-08

Similar Documents

Publication Publication Date Title
US10158369B2 (en) A/D converter
CN105530010B (en) Modulator and method, audio system for modulator
CN101044685B (en) Signal receiver and mobile communication device
US8913762B2 (en) Capacitive transducer circuit and method
CN101379708B (en) Adjusting a filter of a time-continuous sigma-delta converter
US8711020B2 (en) Analogue-to-digital converter
EP2056461A1 (en) Delta-sigma modulator
US9143145B2 (en) Delta-sigma modulator
KR20160057330A (en) Method and arrangement for setting an effective resolution of an output signal in incremental delta-sigma-analogue-to-digital converter
CN108696281B (en) Power scaling continuous time delta sigma modulator
KR20090028496A (en) A sigma-delta modulator
EP3996282A1 (en) Wide bandwidth adc with inherent anti-aliasing and high dc precision
US20150084798A1 (en) A/d conversion system
Santos et al. A survey on nonlinear analog-to-digital converters
KR20170091678A (en) Oversampling noise-shaping successive approximation adc
US7319424B2 (en) Measuring and correcting non-linearity of an internal multi-bit analog-to-digital converter in a delta-sigma analog-to-digital converter
CN108631785B (en) Continuous time delta-sigma analog-digital converter and coefficient calibration method thereof
KR101276439B1 (en) Sigma-delta analog-digital converter using analog reset circuit for improving the sampling accuracy
KR101419299B1 (en) Continuous time sigma-delta analog to digital converter that can control size range of input signal, which can operate and control method therefor
KR101586324B1 (en) Continuous time sigma-delta analog to digital converter that can control range of input signal, which can operate without change of load condition and control method therefor
US20210175897A1 (en) Analog-to-digital converter and method to operate an analog-to-digital converter
EP1876715B1 (en) Range compression in oversampling analog-to-digital converters using differential input signals
JP5758434B2 (en) ΔΣ A / D converter
US11237048B2 (en) Light sensor with a high sensitivity using a sigma-delta analog to digital converter and sensing method thereof
TW201409947A (en) Delta-sigma modulator and method of calibration thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee