KR101414567B1 - Laterally-actuated electromechanical memory device with t cell structure and fabrication method of the same - Google Patents

Laterally-actuated electromechanical memory device with t cell structure and fabrication method of the same Download PDF

Info

Publication number
KR101414567B1
KR101414567B1 KR1020120080281A KR20120080281A KR101414567B1 KR 101414567 B1 KR101414567 B1 KR 101414567B1 KR 1020120080281 A KR1020120080281 A KR 1020120080281A KR 20120080281 A KR20120080281 A KR 20120080281A KR 101414567 B1 KR101414567 B1 KR 101414567B1
Authority
KR
South Korea
Prior art keywords
word lines
main word
right main
cell
insulating film
Prior art date
Application number
KR1020120080281A
Other languages
Korean (ko)
Other versions
KR20140013415A (en
Inventor
최우영
Original Assignee
서강대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서강대학교산학협력단 filed Critical 서강대학교산학협력단
Priority to KR1020120080281A priority Critical patent/KR101414567B1/en
Publication of KR20140013415A publication Critical patent/KR20140013415A/en
Application granted granted Critical
Publication of KR101414567B1 publication Critical patent/KR101414567B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명은 1층의 도전 층으로 수평방향으로 좌, 우측 주요 워드라인, 비트라인 및 보조 워드라인을 형성하고 비트라인의 양측에 좌, 우측 캔틸레버 전극을 일체로 형성하여 각각 좌, 우측 주요 워드라인과 보조 워드라인 사이로 수평 구동할 수 있게 한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 및 그 제조방법을 제공하고, 상기 수평 구동형 전기기계 메모리 소자를 단위 메모리 셀로 복수 개 배열한 2개 이상의 셀 스트링을 수평 및/또는 수직으로 적층하고, 상하층의 비트라인 및 좌, 우측 주요 워드라인은 각 층의 라인 형성시 동시에 형성된 각 컨택 플러그를 통하여 수직하게 전기적으로 연결되는 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 어레이를 제공한다.The present invention is characterized by forming left and right main word lines, bit lines and auxiliary word lines in a horizontal direction as a single-layer conductive layer, and integrally forming left and right cantilever electrodes on both sides of a bit line to form left and right main word lines Cell structure in which a plurality of horizontally-driven electromechanical memory elements are arranged in a unit memory cell, and a method of manufacturing the horizontally-driven electromechanical memory element, The cell strings are stacked horizontally and / or vertically, and the bit lines and the left and right main word lines of the upper and lower layers are horizontally and vertically stacked with T-cell structures electrically connected vertically through respective contact plugs A drive-type electromechanical memory element array is provided.

Description

Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 및 그 제조방법{LATERALLY-ACTUATED ELECTROMECHANICAL MEMORY DEVICE WITH T CELL STRUCTURE AND FABRICATION METHOD OF THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a horizontal drive type electromechanical memory device having a T-cell structure and a method of manufacturing the same,

본 발명은 전기기계 메모리(electromechanical memory) 소자에 관한 것으로, 더욱 상세하게는 도전성 캔틸레버 빔(conductive cantilever beam; 이하, '캔틸레버 전극'이라 함)이 비트라인 양측에 형성되어 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electromechanical memory device, and more particularly, to an electromechanical memory device, in which a conductive cantilever beam (hereinafter, referred to as "cantilever electrode") is formed on both sides of a bit line, Type electromechanical memory device and a method of manufacturing the same.

최근 저전력 내장형(embedded) 메모리 칩에 대한 시장의 수요는 폭발적으로 증가하고 있다. 하지만 기존의 메모리 소자는 CMOS baseline 공정 기술을 이용하여 구현되게 되는데, 이는 면적의 손실, 성능 저하, 수율 저하를 초래하게 된다.Recently, the market demand for low power embedded memory chips is exploding. However, existing memory devices are implemented using CMOS baseline process technology, which causes area loss, performance degradation, and yield reduction.

이를 극복하기 위하여 최근 다양한 메모리 소자가 연구되고 있다. 특히, 그 중에서도 반도체 소자가 아닌 기계적으로 움직이는 소자를 이용하여 메모리를 구현하려는 전기기계 메모리 소자에 대한 연구가 최근 활발히 진행되고 있다.Recently, various memory devices have been studied to overcome this problem. Particularly, research on an electromechanical memory device which implements a memory by using a mechanically moving element rather than a semiconductor element has recently been actively studied.

그 대표적인 것이 도 1 내지 도 3에 도시된 구조를 갖는 비휘발성 전기기계 메모리 소자이다.Typical examples thereof are nonvolatile electromechanical memory devices having the structures shown in Figs.

도 1은 PCT 공개번호 제2007/130919호(이하, '선행기술 1'이라 함)에 개시된 것으로, 상부에 읽기 워드라인(172), 중앙부 갭(188) 사이에 비트라인(174)과 연결된 가요성 기계적 빔(176), 하부에 쓰기 워드라인(186)이 있는 3층의 금속선으로 구성되어 있고, 비휘발성을 위해 쓰기 워드라인(186) 상부에 전하 저장이 가능한 ONO 층(178)이 존재한다.1 is a block diagram of a semiconductor memory device according to an embodiment of the present invention disclosed in PCT Publication No. 2007/130919 (hereinafter referred to as " Prior Art 1 ") in which a read word line 172 is connected to a bit line 174 between a center gap 188 and a read word line 172 There is an ONO layer 178 that is composed of three layers of metal lines with a mechanical mechanical beam 176 and a write word line 186 below and a charge storage layer 186 above the write word line 186 for nonvolatility .

도 2는 한국 등록특허 제0842730호(이하, '선행기술 2'라 함)에 개시된 것으로, 기본적인 동작 원리는 선행기술 1과 동일하나 집적도를 높이기 위해 별도의 비트라인(220)을 하부에 구현하고 캔틸레버 전극 두개(250A)가 하나의 패드전극(252)을 공유하고 있다는 구조적 특징만이 존재한다.The basic operation principle is the same as that of the prior art 1, except that a separate bit line 220 is implemented in the lower part in order to increase the degree of integration (FIG. 2) There is only a structural feature that two cantilever electrodes 250A share one pad electrode 252. [

그리고, 도 3은 상기 선행기술 1 및 2를 해결하기 위해 본 발명자가 제안하여 특허받은 한국 등록특허 제1035537호(이하, '선행기술 3'라 함)에 개시된 것으로, 기판(310)상에 비트라인(326)을 사이에 두고 좌, 우측 주요 워드라인(322, 324)이 형성되고, 층을 달리하여 상기 비트라인(326) 양측에 좌우 대칭으로 2개 캔틸레버 전극(364A, 364B)이 형성되며, 다시 층을 달리하여 보조 워드라인(374)이 형성되어, 수직 적층이 가능하고 하나의 셀 소자로 다중비트의 동작이 가능한 장점이 있다.3 (a) and 3 (b), which are disclosed in Korean Patent No. 1035537 (hereinafter referred to as "Prior Art 3") proposed and proposed by the present inventors for solving the prior arts 1 and 2, Left and right main word lines 322 and 324 are formed with a line 326 therebetween and two cantilever electrodes 364A and 364B are formed bilaterally symmetrically on both sides of the bit line 326 in different layers And the auxiliary word line 374 is formed in a different layer so that vertical stacking is possible and multi-bit operation can be performed with one cell element.

그러나, 상기 선행기술 1 내지 3은 모두 캔틸레버 전극이 수직 방향으로 구동하는 수직 구동형 소자 구조를 갖는 것으로 다음과 같은 문제점이 있다.However, all of the prior arts 1 to 3 have a vertical drive type device structure in which the cantilever electrode is driven in the vertical direction, which has the following problems.

첫째, 종래 전기기계 메모리 소자는 하나의 셀을 형성하기 위해 3층 이상의 금속막을 형성하여야 하므로, 공정이 복잡할 뿐만 아니라, 집적도에도 한계가 있는 문제점이 있다.First, since the conventional electromechanical memory device has to form three or more metal films to form one cell, there is a problem in that the process is complicated and the degree of integration is also limited.

둘째, 전기기계 메모리 소자는 캔틸레버 전극이 움직일 수 있도록 미세 에어 갭(air gap) 형성이 요구되는데, 종래 기술에 의하면, 고가의 CVD 증착 공정만으로 nano 크기의 air gap을 형성하여야 하는 어려움이 있고, 캔틸레버 전극이 상하로 움직이도록 한 수직 구조에서는 구조적으로 air gap이 제대로 형성되었는지 검사하기도 어려운 문제점이 있다.Second, it is required to form a micro air gap in the electromechanical memory device so that the cantilever electrode can move. According to the prior art, it is difficult to form a nano-sized air gap only by an expensive CVD deposition process, There is a problem in that it is difficult to check whether the air gap is structurally formed properly in the vertical structure in which the electrode moves up and down.

셋째, 수직으로 구동하는 캔틸레버 전극들이 평행하게 존재하므로 상호 간의 간섭이 발생할 우려가 있는 문제점이 있다.Thirdly, since the cantilever electrodes driven vertically exist in parallel, there is a fear that mutual interference may occur.

넷째, 별도의 사진식각공정을 통하여 컨택 영역을 형성하여야 하고, 종래기술에 의한 전기기계 메모리 소자로 경로변경 스위치 소자를 통과하게 되면 금속 층(metal layer)이 바뀌게 되어 reconfigurable 연산 시스템과 같은 시스템 구현이 어려운 문제점이 있다.Fourth, a contact area must be formed through a separate photolithography process. When a metal layer is changed to a conventional electromechanical memory device through a path change switch element, a system such as a reconfigurable operation system is implemented. There is a difficult problem.

따라서, 본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 창안된 것으로, 하나의 메모리 셀 소자를 구현하기 위해 1층의 도전 층으로 수평방향으로 좌, 우측 주요 워드라인, 비트라인 및 보조 워드라인을 형성하고 2개의 캔틸레버 전극도 상기 비트라인의 양측에 일체로 동시에 형성하여 Ｔ셀 구조를 가지며 상기 주요 워드라인과 보조 워드라인 사이에서 수평 구동할 수 있게 한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 및 그 제조방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION Accordingly, the present invention has been made to solve the above-mentioned problems occurring in the prior art, and an object of the present invention is to provide a semiconductor memory device having a single- Cell structure having a T-cell structure and capable of horizontally driving between the main word line and the auxiliary word line by forming a line and simultaneously forming two cantilever electrodes on both sides of the bit line, And a method of manufacturing the same.

또한, 상기 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자를 단위 메모리 셀로 복수 개 배열한 2개 이상의 셀 스트링을 수평 및/또는 수직으로 적층하고, 상하층의 비트라인 및 좌, 우측 주요 워드라인은 각 층의 라인 형성시 동시에 형성된 각 컨택 플러그를 통하여 기판에 수직하게 각각 전기적으로 연결되는 구조를 갖는 수평 구동형 전기기계 메모리 소자 어레이를 제공하는 것을 다른 목적으로 한다.Further, two or more cell strings in which a plurality of horizontally-driven electromechanical memory devices having the T cell structure are arranged in a unit memory cell are stacked horizontally and / or vertically, and upper and lower layer bit lines and left and right main word lines Another object of the present invention is to provide a horizontally-driven electromechanical memory element array having a structure in which each of the layers is electrically connected to each other vertically through a respective contact plug formed at the same time in forming a line of each layer.

상기 목적을 달성하기 위하여, 본 발명에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자는 소정의 평탄면을 갖는 기판; 상기 기판의 수직방향으로 전기적 컨택이 가능하게 형성된 비트라인; 상기 비트라인을 사이에 두고 제 1 수평방향으로 서로 일정거리 이격되어 형성된 좌, 우측 주요 워드라인과 보조 워드라인; 및 상기 비트라인을 중심에 두고 좌, 우 대칭적으로 상기 좌, 우측 주요 워드라인과 상기 보조 워드라인 사이로 각각 상기 제 1 수평방향과 수직한 제 2 수평방향으로 일정 길이를 가지며 상기 기판상에서 부양되도록 상기 비트라인의 양측에 일체로 형성된 좌, 우측 캔틸레버 전극을 포함하여 구성된 것을 특징으로 한다.In order to achieve the above object, a horizontal drive type electromechanical memory device having a T-cell structure according to the present invention includes: a substrate having a predetermined planar surface; A bit line formed to enable electrical contact in a vertical direction of the substrate; Left and right main word lines and auxiliary word lines formed at a predetermined distance from each other in the first horizontal direction with the bit lines therebetween; And a second sub-word line having a predetermined length in a second horizontal direction perpendicular to the first horizontal direction between the left and right main word lines and the auxiliary word lines symmetrically with respect to the bit line, And left and right cantilever electrodes integrally formed on both sides of the bit line.

여기서, 상기 보조 워드라인은 상기 각 캔틸레버 전극을 향하는 부위로 돌출부가 형성된 것을 본 발명에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자의 다른 특징으로 한다.Here, the auxiliary word line has a protruding portion that faces the cantilever electrode, which is another feature of the horizontally-driven electromechanical memory device having the T-cell structure according to the present invention.

상기 좌, 우측 주요 워드라인은 상기 비트라인을 사이에 두고 상기 제 2 수평방향으로 이격되고, 상기 각 캔틸레버 전극과 마주보는 측벽에 전하트랩 스페이서가 각각 형성된 것을 본 발명에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자의 다른 특징으로 한다.The left and right main word lines are spaced apart from each other in the second horizontal direction with the bit line interposed therebetween. Charge trap spacers are formed on sidewalls opposite to the respective cantilever electrodes. Another feature of the drive type electromechanical memory device is that

상기 좌, 우측 캔틸레버 전극은 상기 좌, 우측 주요 워드라인과 마주보는 각 측벽에 전하트랩 스페이서가 형성된 것을 본 발명에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자의 다른 특징으로 한다.The left and right cantilever electrodes are characterized in that charge trap spacers are formed on the respective side walls facing the left and right main word lines, respectively, in the horizontal driving type electromechanical memory device having the T cell structure according to the present invention.

상기 비트라인 및 상기 좌, 우측 주요 워드라인은 상기 기판상에서 적어도 각 컨택 플러그로 지지되고, 상기 보조 워드라인은 상기 기판상에 국부적으로 형성된 절연막으로 지지되는 것을 본 발명에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자의 다른 특징으로 한다.The bit lines and the left and right main word lines are supported by at least respective contact plugs on the substrate and the auxiliary word lines are supported by insulating films locally formed on the substrate. Another feature of the drive type electromechanical memory device is that

상기 각 컨택 플러그는 측면으로 상기 절연막과 동일한 물질이 더 감싸진 것을 본 발명에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자의 다른 특징으로 한다. And each of the contact plugs is further surrounded by the same material as that of the insulating film on the side surface thereof, which is another feature of the horizontally-driven electromechanical memory device having the T-cell structure according to the present invention.

그리고, 본 발명에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 어레이는 상기 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자를 단위 메모리 셀로 하여 상기 제 2 수평방향으로 상기 비트라인이 일정거리 이격되며 상기 메모리 셀이 복수 개 배열한 제 1 셀 스트링; 및 상기 제 1 셀 스트링을 180도 회전시킨 구조를 갖는 제 2 셀 스트링으로 상기 제 1 셀 스트링 일측에서 상기 제 1 수평방향으로 확장 형성된 것을 특징으로 한다.A horizontally-driven electromechanical memory element array having a T-cell structure according to the present invention includes a horizontal drive type electromechanical memory element having the T-cell structure as a unit memory cell, A first cell string spaced apart from the first cell string and having a plurality of memory cells arranged therein; And a second cell string having a structure in which the first cell string is rotated by 180 degrees, the first cell string being extended in the first horizontal direction from one side of the first cell string.

상기 각 셀 스트링에 배열된 각 셀의 보조 워드라인은 일측 수평으로 이웃한 셀 스트링에 배열된 각 셀의 보조 워드라인과 상기 제 2 수평방향으로 일체로 하나의 공유 보조 워드라인으로 형성되고, 상기 각 셀 스트링에 배열된 각 셀의 좌, 우측 주요 워드라인은 타측 수평으로 이웃한 셀 스트링에 배열된 특정 셀의 우, 좌측 주요 워드라인과 각각 일체로 하나의 공유 좌측 주요 워드라인 및 하나의 공유 우측 주요 워드라인으로 형성된 것을 본 발명에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 어레이의 다른 특징으로 한다.Wherein the auxiliary word lines of each cell arranged in each cell string are formed as an auxiliary word line of each cell arranged in one cell string horizontally adjacent to the cell string and a shared common word line integrally in the second horizontal direction, The left and right main word lines of each cell arranged in each cell string are respectively connected to the right and left main word lines of a specific cell arranged in the cell string neighboring to the other horizontally with one shared left main word line and one share Cell structure of a T-cell structure according to the present invention, which is formed of a right main word line.

상기 공유 좌, 우측 주요 워드라인은 각각 상기 기판상에서 하나의 공유 컨택 플러그로 지지되고, 상기 공유 보조 워드라인은 상기 기판상에 국부적으로 형성된 공유 절연막으로 지지되는 것을 본 발명에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 어레이의 다른 특징으로 한다.The shared left and right main word lines are each supported by one shared contact plug on the substrate and the shared auxiliary word line is supported by a shared insulating film formed locally on the substrate. Another aspect of the horizontally-driven electromechanical memory element array is as follows.

상기 기판상에 상기 제 1 셀 스트링과 상기 제 2 셀 스트링이 상기 제 1 수평방향으로 한번 이상 교대로 반복되어 형성된 메모리 어레이층이 상기 비트 라인 컨택 플러그, 상기 각 공유 컨택 플러그 및 상기 공유 절연막을 사이에 두고 복수 층으로 수직 적층 되고, 상기 비트 라인 컨택 플러그 및 상기 각 공유 컨택 플러그를 통하여 상하 메모리 어레이층의 상기 각 비트라인 및 상기 각 공유 좌, 우측 주요 워드라인을 수직하게 전기적으로 연결시키는 것을 본 발명에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 어레이의 다른 특징으로 한다.Wherein a memory array layer in which the first cell string and the second cell string are alternately repeated one or more in the first horizontal direction on the substrate is formed between the bit line contact plug, each of the shared contact plugs and the common insulating film Are vertically stacked in a plurality of layers, and the bit lines and the respective shared left and right main word lines of the upper and lower memory array layers are vertically electrically connected through the bit line contact plugs and the respective shared contact plugs Another feature of the horizontally-driven electromechanical memory element array having a T-cell structure according to the invention is as follows.

상기 비트 라인 컨택 플러그 및 상기 각 공유 컨택 플러그는 측면으로 상기 공유 절연막과 동일한 물질이 더 감싸진 것을 본 발명에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 어레이의 다른 특징으로 한다.The bit line contact plug and each of the shared contact plugs are further surrounded by the same material as the common insulating film on the side surface, which is another feature of the horizontally driven electromechanical memory device array having the T cell structure according to the present invention.

한편, 본 발명에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 제조방법은 소정의 평탄면을 갖는 기판상에 절연막 층을 형성하는 제 1 단계; 상기 절연막 층 상에 도전층을 형성하는 제 2 단계; 상기 도전층을 식각하여 좌, 우측 주요 워드라인, 보조 워드라인, 비트라인 및 좌, 우측 캔틸레버 전극을 형성하는 제 3 단계; 및 상기 좌, 우측 주요 워드라인, 보조 워드라인, 비트라인 및 좌, 우측 캔틸레버 전극을 마스크로 하여 상기 절연막 층을 식각하여, 상기 좌, 우측 캔틸레버 전극이 상기 기판상에서 부양되도록 하는 제 4 단계를 포함하여 구성된 것을 특징으로 한다.A method of fabricating a horizontally-driven electromechanical memory device having a T-cell structure according to the present invention includes: a first step of forming an insulating film layer on a substrate having a predetermined flat surface; A second step of forming a conductive layer on the insulating film layer; A third step of etching the conductive layer to form left and right main word lines, auxiliary word lines, bit lines and left and right cantilever electrodes; And a fourth step of etching the insulating film layer using the left and right main word lines, the auxiliary word lines, the bit lines, and the left and right cantilever electrodes as a mask so that the left and right cantilever electrodes float on the substrate .

상기 제 2 단계와 상기 제 3 단계 사이에는, 상기 좌, 우측 캔틸레버 전극의 폭, 상기 좌, 우측 캔틸레버 전극과 상기 좌, 우측 주요 워드라인 사이의 간격 및 상기 좌, 우측 캔틸레버 전극과 상기 보조 워드라인 사이의 간격을 결정하기 위한 미세 패턴 형성 공정을 더 진행하는 것을 본 발명에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 제조방법의 다른 특징으로 한다.A width of the left and right cantilever electrodes, a distance between the left and right cantilever electrodes and the left and right main word lines, and a distance between the left and right cantilever electrodes and the auxiliary word lines The method further comprises the step of forming a fine pattern for determining the interval between the first electrode and the second electrode.

상기 제 2 단계와 상기 제 3 단계 사이에는, 상기 좌, 우측 캔틸레버 전극과 상기 좌, 우측 주요 워드라인 사이의 간격을 결정하기 위한 제 1 미세 패턴 형성 공정과, 상기 제 1 미세 패턴의 길이 방향으로 일 측벽 또는 마주보는 양 측벽에 전하트랩 스페이서를 형성하기 위한 공정을 더 진행하는 것을 본 발명에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 제조방법의 다른 특징으로 한다.A first fine pattern forming step for forming a gap between the left and right cantilever electrodes and the left and right main word lines between the second step and the third step, Another aspect of the method of manufacturing a horizontal drive type electromechanical memory device having a T-cell structure according to the present invention is to further carry out a process for forming charge trap spacers on one side wall or opposite side walls.

상기 제 2 단계와 상기 제 3 단계 사이에는, 상기 제 1 미세 패턴 형성 공정 이후에 상기 전하트랩 스페이서 형성 공정과 함께 또는 상기 전하트랩 스페이서 형성 공정을 전후하여 상기 좌, 우측 캔틸레버 전극의 폭 및 상기 좌, 우측 캔틸레버 전극과 상기 보조 워드라인 사이의 간격을 결정하기 위한 제 2 미세 패턴 형성 공정을 더 진행하는 것을 본 발명에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 제조방법의 다른 특징으로 한다.The width of the left and right cantilever electrodes and the width of the left and right cantilever electrodes before and after the charge trap spacer forming step or after the charge trap spacer forming step after the first fine pattern forming step are formed between the second step and the third step, And a second fine pattern forming process for determining a distance between the right cantilever electrode and the auxiliary word line is further performed in a method of manufacturing a horizontal driving type electromechanical memory device having a T cell structure according to the present invention .

상기 제 1 단계와 상기 제 2 단계 사이에는, 상기 절연막 층 상에 상기 비트라인 및 상기 좌, 우측 주요 워드라인을 각각 컨택하기 위한 컨택 플러그용 컨택 홀 및/또는 상기 보조 워드라인의 지지용 컨택 홀을 복수 개 형성하고, 상기 지지용 컨택 홀을 채우는 단계를 더 진행하는 것을 본 발명에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 제조방법의 다른 특징으로 한다.Between the first step and the second step, a contact plug contact hole for contacting the bit line and the left and right main word lines, respectively, and / or a contact hole for supporting the auxiliary word line, And the step of filling the support contact holes further comprises the step of forming a T-cell structure according to the present invention.

상기 제 4 단계에서 상기 절연막 층의 식각은 상기 절연막 층이 상기 좌, 우측 주요 워드라인, 상기 보조 워드라인 및 상기 비트라인의 각 하부에 국부적으로 남아 있도록 식각하는 것을 본 발명에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 제조방법의 다른 특징으로 한다.In the fourth step, the etching of the insulating film layer is performed by etching the T cell structure according to the present invention so that the insulating film layer is locally left on each of the left and right main word lines, the auxiliary word lines, The method comprising the steps of:

본 발명에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자는 1층의 도전 층으로 수평방향으로 좌, 우측 주요 워드라인, 비트라인 및 보조 워드라인을 형성하고 상기 비트라인의 양측에 대칭적으로 좌, 우측 캔틸레버 전극을 일체로 형성하여 상기 좌, 우측 주요 워드라인과 보조 워드라인 사이로 수평 구동할 수 있게 함으로써, 수직 적층에 의한 집적도를 종래보다 현저히 높일 수 있고, 각 캔틸레버 전극이 이웃 주요 워드라인 및 보조 워드라인(배선)에 의하여 차폐되어 수평 셀 간의 간섭문제를 해결하며, 각 캔틸레버 전극의 움직임을 육안으로 확인할 수 있고, 경로변경 스위치 소자를 통과하여도 동일한 도전 층을 유지할 수 있으므로 시스템 구현이 용이한 장점이 있다.A horizontally-driven electromechanical memory device having a T-cell structure according to the present invention is a one-layer conductive layer which forms left and right main word lines, bit lines and auxiliary word lines in a horizontal direction and has symmetrical The left and right cantilever electrodes can be integrally formed and horizontally driven between the left and right main word lines and the auxiliary word lines so that the degree of integration due to vertical stacking can be remarkably increased as compared with the prior art, Lines and auxiliary word lines (wiring lines) to solve the interference problem between the horizontal cells, the movement of each of the cantilever electrodes can be visually confirmed, and the same conductive layer can be maintained even after passing through the path change switch element. There is an advantage that it is easy.

또한, 본 발명에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 제조방법은 각 캔틸레버 전극 폭, 각 주요 워드라인 및 보조 워드라인과 각 캔틸레버 전극 사이 간격의 미세 패턴을 형성하기 위하여, 사진공정과 함께, 전자빔(e-beam), 이온빔(FIB: focused ion beam), nanoimprint 공정 및 mix-and-match 방식의 공정 등을 이용할 수 있으므로, 종래 보다 제조비용을 낮출 수 있고, 비트라인 및 좌, 우측 주요 워드라인의 컨택은 각 라인 형성을 위한 도전층 형성시 각 컨택 플러그를 동시에 형성하는 방법에 의하므로, 별도의 사진식각공정을 거칠 필요가 없으며, 단일의 도전층으로 셀 소자를 제조할 수 있으므로, 단일막 증착으로 간단하게 새로운 캔틸레버 전극 물질을 검증할 수 있고, 나아가 주요 워드라인과 캔틸레버 전극 사이의 각 마주보는 측벽에 전하트랩 스페이서 형성 공정을 선택적으로 진행할 수 있으므로, 휘발성/비휘발성 메모리를 용이하게 제조할 수 있는 효과가 있다.The method of manufacturing a horizontal drive type electromechanical memory device having a T-cell structure according to the present invention is characterized in that in order to form fine patterns of widths of respective cantilevers, intervals between main word lines and auxiliary word lines and respective cantilevers, A focused ion beam (FIB), a nanoimprint process, a mix-and-match process, etc., can be used together with the electron beam, Since the contacts of the right main word line are formed by simultaneously forming the contact plugs at the time of forming the conductive layers for forming each line, there is no need to undergo a separate photolithography process and the cell elements can be manufactured with a single conductive layer Therefore, it is possible to verify the new cantilever electrode material simply by single-layer deposition, and furthermore, to the respective opposing side walls between the main word line and the cantilever electrode, May optionally proceed to the spacer forming process, there is an effect that it is possible to easily manufacture a volatile / non-volatile memory.

그리고, 본 발명에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 어레이는 상기 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자를 단위 메모리 셀로 복수 개 배열한 2개 이상의 셀 스트링을 180도 대칭되는 구조를 이용하여 수평 및/또는 수직으로 적층하고, 상하층의 비트라인 및 좌, 우측 주요 워드라인은 각 층의 라인 형성시 동시에 형성된 컨택 플러그를 통하여 각각 전기적으로 연결되는 구조를 가짐으로써, 평면상의 면적뿐만 아니라 입체적 공간을 최대한 효율적으로 활용하여 집적도를 높인 효과가 있다.A horizontally-driven electromechanical memory element array having a T-cell structure according to the present invention includes two or more cell strings in which a plurality of horizontally-driven electromechanical memory elements having the T-cell structure are arranged in a unit memory cell, And the bit lines and the left and right main word lines of the upper and lower layers are electrically connected to each other through contact plugs formed at the same time in forming the lines of each layer, It is effective to increase the degree of integration by utilizing the three-dimensional space as much as possible.

도 1 내지 도 3은 선행기술에 의한 전기기계 메모리 소자의 단면도이다.
도 4 내지 도 10은 본 발명의 제 1 실시예에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자의 제조공정을 보여주는 공정 사시도이다.
도 11 및 도 12는 각각 도 10의 AA'선 단면도 및 BB'선 단면도이다.
도 13은 도 10의 구조를 갖는 수평 구동형 전기기계 메모리 소자의 동작관계를 설명하기 위한 사시도이다.
도 14 및 도 15는 본 발명의 제 2 실시예에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자의 제조공정을 일부 보여주는 공정 사시도이다.
도 16은 도 15의 AA'선 단면도이다.
도 17 및 도 18은 본 발명의 제 3 실시예에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자의 제조공정을 일부 보여주는 공정 사시도이다.
도 19는 도 18의 AA'선 단면도이다.
도 20 내지 도 22는 본 발명의 제 4 실시예에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자의 제조공정을 일부 보여주는 공정 사시도이다.
도 23은 도 22의 AA'선 단면도이다.
도 24는 본 발명의 다른 실시 모습으로 도 10의 구조를 갖는 수평 구동형 전기기계 메모리 소자를 단위 셀로 하여 수직으로 적층된 어레이 구조를 보여주는 사시도이다.
도 25는 도 24의 구조가 수평으로 확장되며 구현될 수 있는 어레이 구조에 관한 다른 실시예의 사시도이다.Figures 1 to 3 are cross-sectional views of an electromechanical memory device according to the prior art.
FIGS. 4 to 10 are process perspective views showing a manufacturing process of a horizontally-driven electromechanical memory device having a T-cell structure according to the first embodiment of the present invention.
11 and 12 are a cross-sectional view taken along line AA 'and line BB' in FIG. 10, respectively.
13 is a perspective view for explaining the operation relationship of the horizontal drive type electromechanical memory device having the structure of FIG.
FIGS. 14 and 15 are process perspective views showing a part of manufacturing process of a horizontally-driven electromechanical memory device having a T-cell structure according to a second embodiment of the present invention.
16 is a sectional view taken along line AA 'in Fig.
17 and 18 are process perspective views showing a part of a manufacturing process of a horizontally-driven electromechanical memory device having a T-cell structure according to a third embodiment of the present invention.
19 is a sectional view taken along line AA 'in Fig.
20 to 22 are process perspective views showing a part of a manufacturing process of a horizontally-driven electromechanical memory device having a T-cell structure according to a fourth embodiment of the present invention.
23 is a sectional view taken along the line AA 'in Fig.
FIG. 24 is a perspective view showing an array structure vertically stacked on a unit cell of a horizontally-driven electromechanical memory device having the structure of FIG. 10 according to another embodiment of the present invention.
25 is a perspective view of another embodiment of the array structure in which the structure of Fig. 24 is horizontally extended and can be implemented.

이하, 첨부된 도면을 참조하며 본 발명의 바람직한 실시예에 대하여 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

[전기기계 메모리 소자 구조에 관한 [Structures of Electromechanical Memory Devices] 실시예Example ]]

본 발명의 일 실시예에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자는 기본적으로, 도 10, 도 15, 도 18 및 도 22에 공통적으로 도시된 바와 같이, 소정의 평탄면을 갖는 기판(10); 상기 기판의 수직방향(예컨대, z축 방향)으로 전기적 컨택이 가능하게 형성된 비트라인(60); 상기 비트라인(60)을 사이에 두고 제 1 수평방향(예컨대, x축 방향)으로 서로 일정거리 이격되어 형성된 좌, 우측 주요 워드라인(52, 54)과 보조 워드라인(70); 및 상기 비트라인(60)을 중심에 두고 좌, 우 대칭적으로 상기 좌, 우측 주요 워드라인(52, 54)과 상기 보조 워드라인(70) 사이로 각각 상기 제 1 수평방향과 수직한 제 2 수평방향(예컨대, y축 방향)으로 일정 길이를 가지며 상기 기판(10)상에서 부양되도록 상기 비트라인(60)의 양측에 일체로 형성된 좌, 우측 캔틸레버 전극(62, 64)을 포함하여 구성된다.A horizontal drive type electromechanical memory device having a T-cell structure according to an embodiment of the present invention basically includes a substrate having a predetermined flat surface, as shown in FIGS. 10, 15, 18, (10); A bit line 60 formed to enable electrical contact in a vertical direction (e.g., z-axis direction) of the substrate; Left and right main word lines 52 and 54 and an auxiliary word line 70 formed at a predetermined distance from each other in the first horizontal direction (e.g., x-axis direction) with the bit line 60 therebetween; And a second horizontal line extending perpendicularly to the first horizontal direction between the left and right main word lines (52, 54) and the auxiliary word line (70) symmetrically with respect to the bit line (60) Left and right cantilever electrodes 62 and 64 integrally formed on both sides of the bit line 60 so as to be lifted on the substrate 10 and having a predetermined length in a direction (e.g., y-axis direction).

상기와 같이, 동일한 층에 좌, 우측 주요 워드라인(52, 54), 비트라인(60) 및 보조 워드라인(70)을 형성하고 상기 비트라인(60)의 양측에 대칭적으로 좌, 우측 캔틸레버 전극(62, 64)을 일체로 형성하여, 상기 각 캔틸레버 전극(62)(64)이 상기 좌, 우측 주요 워드라인(52, 54)과 보조 워드라인(70) 사이로 수평 구동할 수 있게 함으로써, 도 24 및 도 25에서 예시적으로 보여주는 것과 같이, 수직 적층에 의한 집적도를 종래보다 현저히 높일 수 있고, 각 캔틸레버 전극(62)(64)이 각 측 주요 워드라인(52)(54)과 보조 워드라인(70)에 의하여 차폐되어 수평 셀 간의 간섭문제를 해결하며, 도 13과 같이, 각 캔틸레버 전극(62)(64)의 움직임을 육안으로 확인할 수 있고, 경로변경 스위치 소자를 통과하여도 동일한 도전 층을 유지할 수 있음으로 시스템 구현이 용이한 장점이 있게 된다.As described above, the left and right main word lines 52 and 54, the bit line 60 and the auxiliary word line 70 are formed in the same layer and symmetrically formed on both sides of the bit line 60 to the left and right cantilevers Electrodes 62 and 64 are integrally formed so that each of the cantilever electrodes 62 and 64 can horizontally drive between the left and right main word lines 52 and 54 and the auxiliary word line 70, 24 and 25, the degree of integration by vertical stacking can be remarkably increased as compared with the prior art, and each of the cantilever electrodes 62 and 64 is connected to each of the main word lines 52 and 54, 13, the movement of each of the cantilever electrodes 62, 64 can be visually confirmed, and even when passing through the path change switch element, Layer can be maintained, which is advantageous in that the system can be easily implemented.

또한, 상기 실시예의 구조는 제조방법에서 후술하는 바와 같이, 좌, 우측 주요 워드라인(52, 54), 비트라인(60), 좌, 우측 캔틸레버 전극(62, 64) 및 보조 워드라인(70) 형성 후 하부 절연막을 식각하여 각 캔틸레버 전극(62)(64)을 기판(10)상으로 부양시키며, 보조 워드라인(70)은 국부적으로 형성된 절연막으로 지지 되게 하는 데 그 특징이 있다. Further, the structure of the above-described embodiment includes the left and right main word lines 52 and 54, the bit line 60, the left and right cantilever electrodes 62 and 64, and the auxiliary word line 70, And then the lower insulating film is etched to float each of the cantilever electrodes 62 and 64 onto the substrate 10 so that the auxiliary word line 70 is supported by the locally formed insulating film.

이때, 상기 보조 워드라인(70)을 지지하기 위한 절연막 구조는, 11a와 같이, 하부 절연막 식각시 국부적으로 남긴 절연막(22)으로, 또는 도 11b와 같이, 별도 국부적으로 형성된 지지용 절연막 기둥(80)과 상기 지지용 절연막 기둥(80)에 하부 절연막 식각시 남은 절연막(22)이 감싸는 구조로, 또는 도 11b에서 절연막(22) 없이 지지용 절연막 기둥(80)만으로 구현될 수 있다.At this time, the insulating film structure for supporting the auxiliary word line 70 may be formed by an insulating film 22 locally left at the time of etching the lower insulating film, as in 11a, or as a supporting insulating film column 80 And the insulating film 22 remaining on the supporting insulating film column 80 when the lower insulating film is etched or the supporting insulating film column 80 without the insulating film 22 in FIG.

그리고, 상기 좌, 우측 주요 워드라인(52, 54) 및 상기 비트라인(60)은, 도 11 및 도 12를 참조하여 볼 때, 상기 기판(10)상에서 각각 주요 워드라인용 컨택 플러그(53) 및 비트라인용 컨택 플로그(61) 만으로 지지 될 수 있고, 상기 각 컨택 플러그(53)(61)의 측면으로 상기 절연막과 동일한 물질(22)이 더 감싼 구조로 구현될 수도 있다. 후자의 구조는 각 컨택 플러그(53)(61)의 직경과 절연막(20) 식각 공정조건에 따라 결정될 수 있는데, 각 캔틸레버 전극(62)(64)이, 도 13과 같이, 수평 회전 가능하게 부양되는 정도이면, 도 11 및 도 12와 같이, 각 컨택 플러그(53)(61)의 측면으로 절연막(22)이 감싸도록 함이 구조적 견고성을 위해 바람직하다.11 and 12, the left and right main word lines 52 and 54 and the bit line 60 are electrically connected to the contact plug 53 for the main word line on the substrate 10, And the contact plugs 61 for bit lines and the same material 22 as the insulating film may be further surrounded by the side surfaces of the contact plugs 53 and 61. The latter structure can be determined according to the diameter of each of the contact plugs 53 and 61 and the process conditions of the etching process of the insulating film 20. The cantilever electrodes 62 and 64 are arranged in a manner It is preferable for the insulating film 22 to be wrapped around the side surfaces of the contact plugs 53 and 61, as shown in FIGS. 11 and 12, for structural rigidity.

이하에서는, 첨부된 도면을 중심으로 구체적인 실시예에 대하여 설명한다.Hereinafter, specific embodiments will be described with reference to the accompanying drawings.

[제 1 [First 실시예Example ]]

본 발명의 제 1 실시예에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자는, 도 10과 같이, 구현될 수 있다.A horizontal drive type electromechanical memory device having a T-cell structure according to the first embodiment of the present invention includes: As such, it can be implemented.

즉, 상기 구성에서, 상기 보조 워드라인(70)은 상기 각 캔틸레버 전극(62)(64)을 향하는 부위로 돌출부(72, 74)가 형성된 것으로 구현될 수 있다. 물론, 도면에는 도시되지 않았으나, 각 캔틸레버 전극(62)(64)이 보조 워드라인(70) 및/또는 좌, 우측 주요 워드라인(52, 54)을 향하는 측면으로 돌출부가 형성될 수도 있다.That is, in the above-described structure, the auxiliary word line 70 may be formed with protrusions 72 and 74 at portions facing the cantilever electrodes 62 and 64, respectively. Of course, although not shown in the drawing, protrusions may be formed on the sides of each of the cantilever electrodes 62 and 64 toward the auxiliary word line 70 and / or the left and right main word lines 52 and 54.

이렇게 함으로써, 각 캔틸레버 전극(62)(64)의 수평 회전 각도가 작게 되어, 구동전력의 소모를 줄일 수 있고, 각 캔틸레버 전극(62)(64)의 컨택 즉, 비트라인용 컨택 플러그(61)를 형성하기 위한 면적을 확보하면서도 평면적 면적을 효율적으로 이용할 수 있는 장점이 있게 된다.By doing so, the horizontal rotation angle of each of the cantilever electrodes 62 and 64 can be reduced and the consumption of the driving power can be reduced, and the contact of each of the cantilever electrodes 62 and 64, that is, It is possible to efficiently use the planar area while securing the area for forming the flat surface.

또한, 각 캔틸레버 전극(62)(64)과 마주보는 좌, 우측 주요 워드라인(52, 54)의 측벽 및 각 주요 워드라인(52)(54)과 마주보는 좌, 우측 캔틸레버 전극(62, 64)의 측벽에는 각각 전하트랩 스페이서(42)(44)가 형성되어, 비휘발성 메모리 셀 소자로 구현될 수 있다.The left and right cantilever electrodes 62 and 64 facing the side walls of the left and right main word lines 52 and 54 facing each of the cantilever electrodes 62 and 64 and the main word lines 52 and 54 Charge trap spacers 42 and 44 are formed on the sidewalls of the non-volatile memory cell elements, respectively.

도 11 및 도 12는 각각 도 10의 AA'선 단면도 및 BB'선 단면도를 도시한 것으로, 본 실시예의 구조를 잘 파악할 수 있다.11 and 12 are respectively a sectional view taken along the line AA 'and a sectional view taken along the line BB' in FIG. 10, and the structure of the present embodiment can be grasped.

상기 기판(10)은 본 실시예에 의한 소자의 구조물을 형성할 수 있고 지지할 수 있는 소정의 평탄면을 갖는 것이면 어떤 것도 가능하나, 상기 비트라인(60)의 배선 및/또는 상기 좌, 우측 주요 워드라인(52, 54)의 배선을 상기 각 컨택 플러그(53)(61)를 통하여 기판(10)에 형성하고자 할 경우에는 반도체 기판으로 사용함이 바람직하다. 특히, 상기 절연막(22)을 산화막으로 형성시에는 실리콘 기판으로 함이 보다 바람직하다. The substrate 10 may be any substrate having a predetermined planar surface capable of forming and supporting the structure of the device according to the present embodiment. However, the wiring of the bit line 60 and / It is preferable that the wiring of the main word lines 52 and 54 is formed on the substrate 10 through the contact plugs 53 and 61 as a semiconductor substrate. In particular, when the insulating film 22 is formed of an oxide film, a silicon substrate is more preferable.

물론, 상기 각 배선을 반도체 기판(10)에 형성하고자 할 경우에는, 도면에는 도시되어 있지 않으나, 기판(10)의 도전형과 반대되는 도전형을 갖는 불순물 도핑 라인으로 형성할 수 있다.Of course, when the respective wirings are to be formed on the semiconductor substrate 10, they may be formed as impurity doping lines having a conductivity type opposite to that of the substrate 10, although they are not shown in the figure.

상기 절연막(22)은 상기 기판(10)으로 실리콘 기판을 사용할 경우, 실리콘 산화막으로 형성할 수 있다. 그리고, 도 11b와 같이 또는 별도의 지지용 절연막 기둥(80)만으로 보조 워드라인(70)의 지지 절연막 구조를 형성할 경우에는 상기 절연막(22)과 식각률이 다른 절연물질, 예컨대 상기 절연막(22)이 실리콘 산화막일 경우 알루미늄 산화막(Al2O3)으로 형성함이 바람직하다.When the silicon substrate is used as the substrate 10, the insulating film 22 may be formed of a silicon oxide film. 11B, or when the support insulating film structure of the auxiliary word line 70 is formed only by the separate supporting insulating column 80, an insulating material having an etch rate different from that of the insulating layer 22, for example, the insulating layer 22, In the case of the silicon oxide film, it is preferable to be formed of an aluminum oxide film (Al 2 O 3 ).

상기 좌, 우측 주요 워드라인(52, 54), 비트라인(60), 좌, 우측 캔틸레버 전극(62, 64) 및 보조 워드라인(70)은, 동일한 도전 층으로 형성할 수 있는데, 여기서 도전 층은 금속막뿐만 아니라 불순물이 도핑된 반도체층(예컨대, 실리콘계 막: 폴리실리콘막, 비정질실리콘막 등) 혹은 탄소 나노튜브나 그래핀과 같은 물질일 수 있고, 상기 좌, 우측 캔틸레버 전극(62, 64)은 유연하면서도 피로도에 강한 물질로 형성되어야 하므로, 이를 고려하여 상기 도전 층의 물질을 선택함이 바람직하다.The left and right main word lines 52 and 54, the bit line 60, the left and right cantilever electrodes 62 and 64 and the auxiliary word line 70 may be formed of the same conductive layer, (For example, a silicon-based film: a polysilicon film, an amorphous silicon film, or the like) or a carbon nanotube or a graphene, and the left and right cantilever electrodes 62 and 64 Should be formed of a material which is flexible and resistant to fatigue. Therefore, it is preferable to select the material of the conductive layer in consideration of this.

상기 전하트랩 스페이서(42)(44)는 전자(electron)나 홀(hole)을 축적할 수 있는 물질이면 어떤 것으로도 형성 가능하고, 공지의 질화막(nitride)이나 각 측벽으로부터 산화막(Oxide)/질화막(Nitride)/산화막(Oxide) 순으로 적층된 ONO층으로 형성될 수도 있다. 상기 전하트랩 스페이서(42)(44)의 형상은 도면에 도시된 바와 같이 측벽(sidewall) 형상일 수 있으나, 반드시 이에 제한되는 것은 아니다. 그리고 상기 전하트랩 스페이서(42)(44)로의 전하 주입은 제조 공정시 또는 공정 후 F-N 터널링 등에 의하여 행할 수 있다. 상기 전하트랩 스페이서(42)(44)에 아무런 전하를 주입하지 않았을 경우에는 휘발성 메모리 셀 소자로 동작하게 된다.The charge trap spacers 42 and 44 may be formed of any material capable of accumulating electrons or holes and may be formed of a known nitride film or an oxide / (ONO) layer stacked in this order from the bottom to the top. The shape of the charge trap spacers 42 and 44 may be a sidewall shape as shown in the drawing, but is not limited thereto. Charge injection into the charge trap spacers 42 and 44 can be performed during the manufacturing process or after F-N tunneling after the process. When no charge is injected into the charge trap spacers 42 and 44, the device operates as a volatile memory cell device.

다음, 도 13을 참조하며 본 실시예의 동작방법에 대하여 간단히 설명한다.Next, the operation method of this embodiment will be briefly described with reference to FIG.

각 주요 워드라인(52)(54)과 비트라인(60)에 인가된 전압 차에 의하여 각 캔틸레버 전극(62)(64)은 각 주요 워드라인(52)(54) 쪽으로의 휘어짐이 결정되는데, 각 캔틸레버 전극(62)(64)이 각 주요 워드라인(52)(54) 쪽으로 휘어진 상태를 풀인(pull-in) 상태(이를 '0 상태'라 함. 그러나 '1 상태'로 정의할 수도 있음)와 그렇지 않은 상태를 풀아웃(pull-out) 상태(이를 '1 상태'라 함. 그러나 '0 상태'로 정의할 수도 있음)로 쓰기 동작이 이루어진다.The curvature of each of the cantilever electrodes 62 and 64 toward each of the main word lines 52 and 54 is determined by the voltage difference applied to each of the main word lines 52 and 54 and the bit line 60, A state in which each of the cantilever electrodes 62 and 64 is bent toward each of the main word lines 52 and 54 is referred to as a pull-in state (this is referred to as a '0 state' ) And a pull-out state (which may be defined as a '1 state' but may also be defined as a '0 state').

이때, 상기 각 전하트랩 스페이서(42)(44)에 서로 반대 극성의 전하가 저장된 경우에는 용이하게 풀인(pull-in) 상태로 되어 쓰기 구동전압을 낮출 수 있고, 쓰기 구동전압이 인가되지 않더라도 상기 전하트랩 스페이서(42, 44)에 저장된 전하의 정전기력에 의하여 풀인(pull-in) 상태를 그대로 유지하는 비휘발성 메모리로 동작할 수 있게 된다.In this case, when charges having opposite polarities are stored in the respective charge trap spacers 42 and 44, the write drive voltage can be easily pulled-in and the write drive voltage can be lowered. Even if the write drive voltage is not applied, It is possible to operate as a nonvolatile memory that retains the pull-in state by the electrostatic force of the charge stored in the charge trap spacers 42,

읽기 동작은 좌, 우측 주요 워드라인(52, 54)에 서로 다른 전압을 인가한 상태에서 보조 워드라인(70)과 비트라인(60) 사이에 일정 읽기 구동전압을 인가하였을 경우 각 캔틸레버 전극(62)(64)이 상기 쓰기 동작과 반대의 수평방향으로 휘어지며 보조 워드라인(70)에 접촉하는지 여부로 읽게 된다. When a constant read driving voltage is applied between the auxiliary word line 70 and the bit line 60 with different voltages applied to the left and right main word lines 52 and 54, ) 64 is bent in the horizontal direction opposite to the above-described writing operation and is read as to whether or not it contacts the auxiliary word line 70.

즉, 좌, 우측 주요 워드라인(52, 54)에 서로 다른 전압을 인가하여, 비선택 측의 캔틸레버 전극은 상기 읽기 구동전압이 인가된 상태에서도 원래 상태를 유지하게 하고, 보조 워드라인(70)과 비트라인(60) 사이에 일정 크기의 읽기 구동전압을 인가할 경우 풀인(pull-in) 상태에서는 선택된 측의 캔틸레버 전극도 보조 워드라인(70)과 접촉하지 못하게 되나, 풀아웃(pull-out) 상태에서는 선택된 측의 캔틸레버 전극이 보조 워드라인(70)과 접촉하게 되어, 이로 인한 보조 워드라인(70)과 비트라인(60) 사이에 흐르는 전류의 크기를 센싱함으로써, 일측의 상태를 읽고, 좌, 우측 주요 워드라인(52, 54)에 인가한 전압을 바꾸어 인가한 후, 동일한 방법으로 보조 워드라인(70)과 비트라인(60) 사이에 읽기 구동전압을 인가함으로써, 반대측의 상태도 읽게 된다.That is, different voltages are applied to the left and right main word lines 52 and 54 so that the cantilever electrode on the non-selection side maintains the original state even when the read drive voltage is applied, The selected cantilever electrode may not contact the auxiliary word line 70 in a pull-in state, but a pull-out operation may be performed when the read driving voltage of a certain magnitude is applied between the bit line 60 and the auxiliary word line 70. However, The cantilever electrode of the selected side is brought into contact with the auxiliary word line 70 to sense the magnitude of the current flowing between the auxiliary word line 70 and the bit line 60 due to this, The voltages applied to the left and right main word lines 52 and 54 are changed and applied and then the read drive voltage is applied between the auxiliary word line 70 and the bit line 60 in the same manner, do.

풀아웃(pull-out) 상태에서 읽기 동작으로 캔틸레버 전극(62, 64)이 보조 워드라인(70)와 접촉하게 된 이후에 읽기 구동전압을 제거하면, 캔틸레버 전극(62, 64)은 빔(beam)의 복원력에 의하여 원상태로 돌아가고, 풀인(pull-in) 상태에서는 읽기 구동전압 인가 여부에 관계없이 원상태를 유지하게 된다.If the read drive voltage is removed after the cantilever electrodes 62 and 64 are brought into contact with the auxiliary word line 70 in a read operation in the pull-out state, the cantilever electrodes 62, ), And the pull-in state maintains the original state regardless of whether the read drive voltage is applied or not.

지우기 동작은 풀인(pull-in) 상태에서 풀아웃(pull-out) 상태로 될 수 있을 정도의 전압조건으로 각 라인에 바이어스 전압을 인가하면 되는데, 일 예로, 좌, 우측 주요 워드라인(52, 54)은 플로팅(floating)시키거나 비트라인(60)과 동일한 전압을 인가한 상태에서 상기 읽기 구동전압보다 큰 전압을 보조 워드라인(70)과 비트라인(60) 사이에 인가하였다가 제거하면 각 캔틸레버 전극(62)(64)이 보조 워드라인(70) 쪽으로 이동 후 빔의 복원력에 의하여 초기 상태(각 캔틸레버 전극이 휘지 않은 상태)로 된다.The erase operation may be performed by applying a bias voltage to each line with a voltage condition such that it can be pulled-in to a pull-out state. For example, the left and right main word lines 52, 54 may be floating or applying a voltage greater than the read driving voltage between the auxiliary word line 70 and the bit line 60 while applying the same voltage as that of the bit line 60, The cantilever electrodes 62 and 64 are moved to the auxiliary word line 70, and the restoring force of the beam causes the cantilever electrodes 62 and 64 to be in an initial state (the cantilever electrodes are not bent).

다른 동작방법은, 먼저 지우기 동작으로 상기와 반대로 동일 비트라인에 연결된 블록 내의 모든 좌, 우측 캔틸레버 전극(62, 64)이 좌, 우측 주요 워드라인(52, 54)으로 휘어진 상태, 즉 모두 풀인(pull-in) 상태로 하고, 쓰기 동작은 모두 풀인(pull-in) 상태에서 특정 셀의 일측 캔틸레버 전극만 풀아웃(pull-out) 상태로 하는 것으로, 그리고 읽기 동작은 상기와 같은 방법으로 할 수 있는데, 이에 대해서는 본 발명자가 앞서 등록한 한국 등록특허 제1035537호에 잘 설명되어 있으므로, 이에 대한 설명은 생략한다.The other operation method is such that all the left and right cantilever electrodes 62 and 64 in the block connected to the same bit line are deflected to the left and right main word lines 52 and 54 by the erasing operation, pull-in state, and the write operation is a pull-in state in which only one cantilever electrode of a specific cell is pulled-out in a pull-in state, and a read operation can be performed in the same manner as described above This is well described in the Korean Registered Patent No. 1035537 previously registered by the present inventor, and a description thereof will be omitted.

[제 2 [Second 실시예Example ]]

본 발명의 제 2 실시예에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자는, 도 15 및 도 16과 같이, 구현될 수 있다. A horizontal drive type electromechanical memory device having a T-cell structure according to the second embodiment of the present invention is shown in Figs. 15 and 16 As such, it can be implemented.

본 실시예는 상기 제 1 실시예와 좌, 우측 주요 워드라인(52, 54)의 측벽에만 전하트랩 스페이서(42)가 형성된 점에 차이점이 있다.The present embodiment is different from the first embodiment in that the charge trap spacers 42 are formed only on the side walls of the left and right main word lines 52 and 54.

다른 구성이나 동작방법은 상기 제 1 실시예와 동일하거나 유사하므로, 반복적인 설명은 생략한다.Other configurations and operation methods are the same as or similar to those of the first embodiment, and repetitive description will be omitted.

[제 3 [Third 실시예Example ]]

본 발명의 제 3 실시예에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자는, 도 18 및 도 19와 같이, 구현될 수 있다. A horizontal drive type electromechanical memory device having a T-cell structure according to the third embodiment of the present invention is shown in Figs. 18 and 19 As such, it can be implemented.

본 실시예는 상기 제 1 실시예와 각 주요 워드라인(52)(54)이 마주보는 좌, 우측 캔틸레버 전극(62, 64)의 측벽에만 전하트랩 스페이서(44)가 형성된 점에 차이점이 있다.The present embodiment is different from the first embodiment in that the charge trap spacers 44 are formed only on the side walls of the left and right cantilever electrodes 62 and 64 facing the respective main word lines 52 and 54.

다른 구성이나 동작방법은 상기 제 1 실시예와 동일하거나 유사하므로, 반복적인 설명은 생략한다.Other configurations and operation methods are the same as or similar to those of the first embodiment, and repetitive description will be omitted.

[제 4 [Fourth 실시예Example ]]

본 발명의 제 4 실시예에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자는, 도 22 및 도 23과 같이, 구현될 수 있다. A horizontal drive type electromechanical memory device having a T-cell structure according to a fourth embodiment of the present invention is shown in Figs. 22 and 23 As such, it can be implemented.

본 실시예는 상기 제 1 실시예에서 좌, 우측 주요 워드라인(52, 54) 및 좌, 우측 캔틸레버 전극(62, 64) 어디에도 전하트랩 스페이서가 형성되지 않은 점에 차이점이 있다.The present embodiment is different from the first embodiment in that no charge trap spacer is formed in the left and right main word lines 52 and 54 and the left and right cantilever electrodes 62 and 64.

따라서, 본 실시예에서는 좌, 우측 캔틸레버 전극(62, 64)의 물질에 따라, 즉 휨(bending)의 상태를 유지하는 빔 자체 변형력(stiction force)이 빔의 복원력(탄성력)보다 클 경우에는 비휘발성 메모리로 동작할 수 있고, 그 반대의 경우에는 휘발성 메모리로 동작할 수 있게 된다.Therefore, in the present embodiment, when the stiction force of the beam that maintains the bending state according to the material of the left and right cantilever electrodes 62 and 64 is larger than the restoring force (elastic force) of the beam, It can operate as a volatile memory, and vice versa.

그 밖의 다른 구성이나 동작방법은 상기 제 1 실시예와 동일하거나 유사하므로, 반복적인 설명은 생략한다.Other configurations and operation methods are the same as or similar to those of the first embodiment, and therefore repetitive description thereof will be omitted.

[전기기계 메모리 소자 어레이에 관한 Electromechanical Memory Element Arrays 실시예Example ]]

다음은, 상기 각 실시예에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자를 단위 메모리 셀로 하는 메모리 어레이에 관한 실시예에 대하여 설명한다.Next, an embodiment of a memory array in which a horizontal drive electromechanical memory device having a T-cell structure according to each of the above embodiments is used as a unit memory cell will be described.

도 24 및 도 25는 상기 제 1 실시예에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자를 단위 메모리 셀로 하는 메모리 어레이의 일 예를 도시한 것이나, 상기 제 2 내지 4 실시예에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자를 단위 메모리 셀로 하는 메모리 어레이도 당연히 구현 가능하다.FIGS. 24 and 25 show an example of a memory array in which the horizontal drive type electromechanical memory device having the T cell structure according to the first embodiment is used as a unit memory cell. In the second to fourth embodiments, T A memory array in which a horizontal drive type electromechanical memory device having a cell structure is used as a unit memory cell can be realized.

설명의 편의상, 도 24 및 도 25를 참조하며, 상기 제 1 실시예에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자를 단위 메모리 셀로 하는 메모리 어레이를 중심으로 설명하나, 이에 한정되지 않음을 미리 밝혀둔다.24 and 25, a memory array in which a horizontal drive type electromechanical memory device having a T cell structure according to the first embodiment is used as a unit memory cell will be described with reference to FIG. 24 and FIG. 25. However, the present invention is not limited thereto I will reveal it in advance.

도 24는 도 10에 예시된 상기 제 1 실시예에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자를 단위 셀로 하여 수직으로 적층된 어레이 구조를 보여주고, 도 25는 도 24의 어레이 구조가 수평으로 확장되어 구현될 수 있는 모습을 보여준다.FIG. 24 shows an array structure vertically stacked on a unit cell of a horizontally-driven electromechanical memory device having a T-cell structure according to the first embodiment shown in FIG. 10, FIG. 25 shows an array structure of FIG. It shows how it can be implemented horizontally.

도 24에 도시된 어레이 실시예에 의하면, 기판(10)에 수직방향(z축 방향)으로 각 컨택 플로그(53)(61)에 의하여 좌, 우측 주요 워드라인[52: (LMWLm,n), 54: (RMWLm,n)]과 비트라인(BLm,n)이 각각 상하 전기적으로 연결되고, 보조 워드라인[70: (AWLj,1), (AWLj,2), (AWLj,3)]은 기판(10)과 평행한 제 1 수평방향(x축 방향)으로 좌, 우측 주요 워드라인[52: (LMWLm,n), 54: (RMWLm,n)]으로부터 일정 거리 이격된 위치에서 기판(10)과 평행한 제 2 수평방향(y축 방향)으로 연결되며 국부적으로 형성된 절연막(22)을 사이에 두고 수직 적층되고, 각 층에서 제 2 수평방향(y축 방향)으로 비트라인(BLm,n) 양측에 좌, 우측 캔틸레버 전극(62, 64)이 대칭적으로 형성된 구조를 갖는다.24, the left and right main word lines 52 (LMWLm, n), LMWLm (n), and LMWLm are formed by the respective contact plugs 53 and 61 in a direction perpendicular to the substrate 10 (AWLj, 1), (AWLj, 2), (AWLj, 3) and the bit lines BLm, n are electrically connected to each other, (LMWLm, n), 54: (RMWLm, n) in the first horizontal direction (x-axis direction) parallel to the substrate 10 at a predetermined distance from the left and right main word lines 52: N in the second horizontal direction (y-axis direction), and the bit lines BLm, n in the second horizontal direction (y-axis direction) are vertically stacked with a locally formed insulating film 22 interposed therebetween. And left and right cantilever electrodes 62 and 64 are symmetrically formed on both sides.

그리고, 도 24의 어레이 구조가 수평으로, 즉 제 1 수평방향(x축 방향) 및 제 2 수평방향(y축 방향)으로 확장된 구조로 형성될 수 있다.The array structure of FIG. 24 may be formed horizontally, that is, in a structure extending in the first horizontal direction (x-axis direction) and the second horizontal direction (y-axis direction).

도 25는 도 24의 어레이 구조가 수평으로 확장되어 구현될 수 있는 일 예를 보여주는 것으로 다음과 같은 특징이 있다.FIG. 25 shows an example in which the array structure of FIG. 24 can be implemented horizontally and has the following features.

먼저, 각 층마다 제 2 수평방향(y축 방향)으로 복수 개의 비트라인[예컨대, (BLm,n), (BLm,n+1), (BLm,n+2)]이 일정거리 이격되며 복수 개의 메모리 셀이 배열하여 제 1 셀 스트링(100)을 구성한다.First, a plurality of bit lines (e.g., (BLm, n), (BLm, n + 1), (BLm, n + 2)) are spaced apart from each other by a predetermined distance in a second horizontal direction Memory cells are arranged to constitute the first cell string 100.

이때, 상기 제 1 셀 스트링(100)에는 제 2 수평방향(y축 방향)으로 배열된 복수 개 비트라인[예컨대, (BLm,n), (BLm,n+1), (BLm,n+2)]의 일측에 제 2 수평방향(y축 방향)으로 연결된 보조 워드라인(예컨대, 3층의 경우 AWLj,3)과, 상기 복수 개 비트라인[예컨대, (BLm,n), (BLm,n+1), (BLm,n+2)]의 타측에 각 비트라인을 사이에 두고 제 2 수평방향(y축 방향)으로 반복 형성된 복수 개의 좌, 우측 주요 워드라인[예컨대, (LMWLm,n), (RMWLm,n), (LMWLm,n+1), (RMWLm,n+1), (LMWLm,n+2), (RMWLm,n+2)]을 포함한다.At this time, a plurality of bit lines (for example, (BLm, n), (BLm, n + 1), (BLm, n + 2) (E.g., (BLm, n), (BLm, n)) connected to one side of the plurality of word lines (e.g., A plurality of left and right main word lines (e.g., (LMWLm, n)) repeatedly formed in the second horizontal direction (y-axis direction) (RMWLm, n + 1), (RMWLm, n + 1), (LMWLm, n + 2), (RMWLm, n + 2).

상기와 같이 구성된 제 1 셀 스트링(100)을 180도 회전시킨 구조를 제 2 셀 스트링(200, 300)으로 하여, 상기 제 1 셀 스트링의 일측 또는 양측에서 제 1 수평방향(x축 방향)으로 확장 형성하고, 또한 상기 제 1 셀 스트링(100)과 상기 제 2 셀 스트링(200, 300)을 제 1 수평방향(x축 방향)으로 한번 이상 교대로 반복되어 형성하게 되면, 각층 마다 180도 대칭된 구조를 갖는 m x n 메모리 어레이층을 형성하게 된다.The first cell string 100 constructed as described above may be rotated 180 degrees so that the second cell strings 200 and 300 are arranged in a first horizontal direction (x-axis direction) at one side or both sides of the first cell string And the first cell strings 100 and the second cell strings 200 and 300 are alternately repeatedly formed in the first horizontal direction (x-axis direction) by alternately repeating the first cell string 100 and the second cell string 200, Gt; mxn < / RTI > memory array layer.

여기서, 상기 각 셀 스트링(예컨대, 100)에 배열된 각 셀의 보조 워드라인은 일측 수평으로 이웃한 셀 스트링(예컨대, 200)에 배열된 각 셀의 보조 워드라인과 상기 제 2 수평방향(y축 방향)으로 일체로 하나의 공유 보조 워드라인(예컨대, 3층의 경우: AWLj,3)으로 형성되고, 상기 각 셀 스트링(예컨대, 100)에 배열된 각 셀의 좌, 우측 주요 워드라인은 타측 수평으로 이웃한 셀 스트링(예컨대, 300)에 배열된 특정 셀의 우, 좌측 주요 워드라인과 각각 일체로 하나의 공유 좌측 주요 워드라인 및 하나의 공유 우측 주요 워드라인[예컨대, (LMWLm,n), (RMWLm,n), (LMWLm,n+1), (RMWLm,n+1), (LMWLm,n+2), (RMWLm,n+2)]으로 형성될 수 있다.Here, the auxiliary word lines of each cell arranged in each cell string (for example, 100) are connected to the auxiliary word lines of each cell arranged in one cell string (for example, 200) (For example, in the case of three layers: AWLj, 3), and the left and right main word lines of each cell arranged in each cell string (for example, 100) are formed in one common shared word line One common left main word line and one shared right main word line (e.g., (LMWLm, n (n)), respectively, integrally with the right and left main word lines of a particular cell arranged in the other horizontally neighboring cell string ), (RMWLm, n), (LMWLm, n + 1), (RMWLm, n + 1), (LMWLm, n + 2), (RMWLm, n + 2).

그리고, 상기 공유 좌, 우측 주요 워드라인[예컨대, (LMWLm,n), (RMWLm,n), (LMWLm,n+1), (RMWLm,n+1), (LMWLm,n+2), (RMWLm,n+2)]은 각각 상기 기판(10)상에서 하나의 공유 컨택 플러그(53)로 지지되고, 상기 공유 보조 워드라인(예컨대, 3층의 경우: AWLj,3)은 상기 기판(10)상에 국부적으로 형성된 공유 절연막(22, 80)으로 지지할 수 있다.The shared left and right main word lines (e.g., LMWLm, n, RMWLm, n, LMWLm, n + 1, RMWLm, n + 1, LMWLm, 2) are each supported on the substrate 10 by one shared contact plug 53 and the shared auxiliary word line (e.g., AWLj, 3 in the case of three layers) (22, 80) formed locally on the substrate.

상기와 같이, 서로 180도 대칭 구조를 갖는 제 1 셀 스트링(100) 및 제 2 셀 스트링(200, 300)으로 교대로 반복형성하고, 각 층의 이웃한 셀 스트링 사이에 보조 워드라인 및 좌, 우측 주요 워드라인을 각각 공유함으로써, 평면상의 면적을 최대한 효율적으로 활용하여 집적도를 높인 장점이 있게 된다.As described above, the first cell string 100 and the second cell string 200 and 300 having a 180-degree symmetry structure are alternately repeatedly formed, and auxiliary word lines and left and right cell strings are formed between neighboring cell strings of each layer, By sharing the right main word lines, it is possible to maximize the utilization of the area on the planar surface to increase the degree of integration.

또한, 상기 m x n 메모리 어레이층을 2개 이상의 복수 층으로 수직 적층 함으로써, 상기 메모리 어레이층의 적층수 즉, 도전 층의 적층수 만큼 입체적 공간을 최대로 활용하며 [m x n x 적층수]로 집적도를 높일 수 있게 된다.Further, by stacking the mxn memory array layers vertically in two or more layers, it is possible to maximize the number of stacks of the memory array layer, that is, the number of stacked layers of the conductive layers, and to increase the integration density by [mxnx stacked number] .

상기 메모리 어레이층의 수직 적층시 상기 비트 라인 컨택 플러그(61), 상기 각 공유 컨택 플러그(53) 및 상기 공유 절연막(22)을 사이에 두고 복수 층으로 수직 적층 되고, 상기 비트 라인 컨택 플러그(61) 및 상기 각 공유 컨택 플러그(53)를 통하여 상하 메모리 어레이층의 각 비트라인 및 각 공유 좌, 우측 주요 워드라인을 전기적으로 연결시키게 된다. 도 25는 상기 메모리 어레이층이 3층 적층된 구조에서 각 보조 워드라인의 배선 컨택 뿐만 아니라, 각 비트라인과 각 공유 좌, 우측 주요 워드라인의 배선 컨택의 일 예를 보여준다.The bit line contact plug 61, the common contact plug 53 and the common insulating film 22 in the vertical stacking of the memory array layer, and the bit line contact plug 61 ) And each shared contact plug 53 electrically connects each bit line of the upper and lower memory array layers and each shared left and right main word line. 25 shows an example of the wiring contact of each bit line and each shared left and right main word line as well as the wiring contact of each auxiliary word line in a structure in which the memory array layer is stacked in three layers.

물론, 여기서도 상기 비트 라인 컨택 플러그(61) 및 상기 각 공유 컨택 플러그(53)는 측면으로 상기 공유 절연막(22)과 동일한 물질이 더 감싸지도록 함이 바람직하다.Of course, it is also preferable that the bit line contact plug 61 and each of the shared contact plugs 53 are further wrapped with the same material as the common insulating film 22 laterally.

[전기기계 메모리 소자의 제조방법에 관한 [0002] A method for manufacturing an electromechanical memory device 실시예Example ]]

다음은, 첨부도면을 참조하며, 상기 각 실시예로 든 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자의 제조방법에 대하여 설명한다.Next, a method of manufacturing a horizontally-driven electromechanical memory device having a T-cell structure according to each of the above embodiments will be described with reference to the accompanying drawings.

도 4 내지 도 10은 상기 제 1 실시예에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자의 제조공정을 보여주고, 도 14 및 도 15는 상기 제 2 실시예에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자의 제조공정을 일부 보여주고, 도 17 및 도 18은 상기 제 3 실시예에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자의 제조공정을 일부 보여주고, 도 20 내지 도 22는 상기 제 4 실시예에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자의 제조공정을 일부 보여준다.FIGS. 4 to 10 show a manufacturing process of a horizontally-driven electromechanical memory device having a T-cell structure according to the first embodiment. FIGS. 14 and 15 are cross- FIGS. 17 and 18 show a part of a manufacturing process of a horizontally-driven electromechanical memory device having a T-cell structure according to the third embodiment, and FIGS. 22 to 22 show a part of a manufacturing process of a horizontally-driven electromechanical memory device having a T-cell structure according to the fourth embodiment.

이하, 소자의 제조방법에 대하여 편의상 상기 첨부도면을 부분 인용하며 설명하고 있으나, 본 제조방법에 관한 실시예의 기술적 사상은 인용된 도면의 공정에 제한되지 않는다.Hereinafter, the method of manufacturing a device is described with reference to the accompanying drawings partially for the sake of convenience, but the technical idea of the embodiment of the present manufacturing method is not limited to the process of the cited drawings.

우선, 도 4와 같이, 소정의 평탄면을 갖는 기판(10)상에 절연막 층(20)을 형성한다(제 1 단계).First, as shown in Fig. 4, an insulating film layer 20 is formed on a substrate 10 having a predetermined flat surface (first step).

여기서, 상기 기판(10)은 상술한 바와 같이, 소자의 구조물을 형성할 수 있고 지지할 수 있는 소정의 평탄면을 갖는 것이면 어떤 것도 가능하나, 차후 비트라인의 배선을 기판(10)에 형성하고자 할 경우에는 반도체 기판(예컨대, 실리콘 기판)으로 사용함이 바람직하다. The substrate 10 may be any substrate as long as it has a predetermined planar surface capable of forming and supporting a structure of the device. However, in order to form the wiring of the next bit line on the substrate 10 It is preferable to use it as a semiconductor substrate (for example, a silicon substrate).

물론, 반도체 기판(10)에 비트라인 및/또는 좌, 우측 주요 워드라인의 배선을 형성할 경우에는 상기 절연막 층(20) 형성 이전에 기판(10)의 도전형과 반대되는 도전형을 갖는 불순물을 기판(10) 상부에 도핑 함으로써, 불순물 도핑 라인으로 미리 형성한다.Of course, when wiring of the bit line and / or the left and right main word lines is formed on the semiconductor substrate 10, impurities having a conductivity type opposite to the conductivity type of the substrate 10 before the formation of the insulating film layer 20 Is doped to the upper portion of the substrate 10 to form the impurity doping line in advance.

그리고, 상기 절연막 층(20)은 상기 기판(10)으로 실리콘 기판을 사용할 경우, 실리콘 산화막으로 형성할 수 있다.When the silicon substrate is used as the substrate 10, the insulating film layer 20 may be formed of a silicon oxide film.

또한, 상기 기판(10)에 비트라인 및/또는 좌, 우측 주요 워드라인의 배선을 형성한 경우이거나, 차후 캔틸레버 전극의 지지대 및 좌, 우측 주요 워드라인의 지지대를 비트라인 등 각 라인과 동시에 형성하기 위해서는 다음 단계로 진행하기 이전에, 도 4a와 같이, 상기 절연막 층(20) 상에 비트라인 컨택 플러그용 컨택 홀(25)과 좌, 우측 주요 워드라인 컨택 플러그용 컨택 홀(21, 23)을 형성하는 단계를 더 진행하거나, 도 4b와 같이, 상기 컨택 플러그용 컨택 홀(21, 23, 25)은 물론 보조 워드라인 지지용 컨택 홀(27, 29)을 함께 형성하는 단계를 더 진행하는 것이 바람직하다.Further, in the case where the wiring of the bit line and / or the left and right main word lines is formed on the substrate 10, or the support of the later cantilever electrode and the support lines of the left and right main word lines are simultaneously formed 4A, the bit line contact plug contact holes 25 and the left and right main word line contact plug contact holes 21 and 23 are formed on the insulating film layer 20 before proceeding to the next step, The method further includes the step of forming the contact holes 21, 23 and 25 for the contact plugs as well as the contact holes 27 and 29 for supporting the auxiliary word lines, as shown in FIG. 4B .

후자의 경우에는, 보조 워드라인 지지용 컨택 홀(27, 29)을 상기 절연막 층(20) 물질보다 식각률이 낮은 절연물질(예컨대, 상기 절연막 층이 실리콘 산화막일 경우 산화알루미늄 등)로 채운 다음 이후 공정단계로 진행한다. 물론, 보조 워드라인 지지용 컨택 홀(27, 29)을 형성하여 이들을 별도의 절연물질로 먼저 채운 다음 상기 컨택 플러그용 컨택 홀(21, 23, 25)을 형성하는 공정으로 진행할 수도 있다.In the latter case, the auxiliary word line supporting contact holes 27 and 29 are filled with an insulating material having a lower etching rate than the material of the insulating film layer 20 (for example, aluminum oxide when the insulating film layer is a silicon oxide film) Proceed to the process step. Of course, it is also possible to form contact holes 27 and 29 for supporting the auxiliary word lines, fill them first with a separate insulating material, and then proceed to the process of forming contact holes 21, 23 and 25 for the contact plugs.

이어, 도 5와 같이, 상기 절연막 층(20) 상에 도전층(30)을 형성한다(제 2 단계). Next, as shown in FIG. 5, a conductive layer 30 is formed on the insulating film layer 20 (second step).

여기서, 상기 도전층(30)은 금속막뿐만 아니라 불순물이 도핑된 반도체층(예컨대, 실리콘계 막: 폴리실리콘막, 비정질실리콘막 등)일 수 있고, 상기 도전층(30)으로 차후 캔틸레버 전극도 형성하게 되므로, 유연하면서도 피로도에 강한 물질로 선택함이 바람직하다.Here, the conductive layer 30 may be a semiconductor layer doped with an impurity as well as a metal layer (for example, a silicon based film: a polysilicon film, an amorphous silicon film, or the like), and the conductive layer 30 may be formed with a cantilever electrode Therefore, it is preferable to select a material that is flexible and resistant to fatigue.

또한, 다음 단계로 진행하기 이전에, 도 20과 같이, 상기 도전층(30)에 차후 좌, 우측 캔틸레버 전극의 폭, 좌, 우측 캔틸레버 전극과 좌, 우측 주요 워드라인 사이의 간격 및 좌, 우측 캔틸레버 전극과 보조 워드라인 사이의 간격을 결정하기 위한 미세 패턴(32, 34, 36, 38)을 형성하기 위한 공정을 더 진행하는 것이 바람직하다.20, the width of the left and right cantilever electrodes, the distance between the left and right cantilever electrodes and the left and right main word lines and the distance between the left and right cantilever electrodes and the left and right main word lines are set in the conductive layer 30, It is preferable to further carry out a process for forming fine patterns (32, 34, 36, 38) for determining the distance between the cantilever electrode and the auxiliary word line.

이때, 상기 미세 패턴(32, 34, 36, 38)은 광학사진 공정, 전자빔(e-beam) 혹은 이온빔(FIB: Focused Ion Beam) 공정을 이용하여 매우 가늘면서 함몰된 형태로 형성하게 된다. At this time, the fine patterns 32, 34, 36, and 38 are formed into a very thin and depressed shape using an optical photolithography process, an e-beam process or an ion beam process (FIB: Focused Ion Beam process).

상기 미세 패턴(32, 34, 36, 38) 형성 공정은, 도 6 내지 도 8과 같이, 순차적으로 진행하며, 전하트랩 스페이서 형성공정을 함께 진행할 수 있다.The process for forming the fine patterns 32, 34, 36, and 38 may be sequentially performed as shown in FIGS. 6 to 8, and the charge trap spacer forming process may be performed together.

즉, 도 6과 같이, 차후 좌, 우측 캔틸레버 전극과 좌, 우측 주요 워드라인 사이의 간격을 결정하기 위한 제 1 미세 패턴(32, 34) 형성 공정을 먼저 진행한 다음, 도 7과 같이, 상기 제 1 미세 패턴(32, 34)의 길이 방향으로 일 측벽 또는 마주보는 양 측벽에 전하트랩 스페이서(40)를 형성하기 위한 공정을 진행한다.That is, as shown in FIG. 6, the first fine patterns 32 and 34 are formed first to determine the interval between the left and right cantilever electrodes and the left and right main word lines, The process proceeds to form the charge trap spacers 40 on one side wall or opposite side walls in the longitudinal direction of the first fine patterns 32,

이어, 상기 제 1 미세 패턴 형성 공정 이후에 상기 전하트랩 스페이서 형성 공정과 함께 또는 상기 전하트랩 스페이서 형성 공정을 전후하여, 도 8과 같이, 차후 좌, 우측 캔틸레버 전극의 폭 및 좌, 우측 캔틸레버 전극과 보조 워드라인 사이의 간격을 결정하기 위한 제 2 미세 패턴(36, 38)을 형성하는 공정을 더 진행한다.8, the width of the left and right cantilever electrodes and the widths of the left and right cantilever electrodes and the widths of the left and right cantilever electrodes are measured before and after the step of forming the charge trap spacer or the step of forming the charge trap spacer after the first fine pattern forming step. And further forming a second fine pattern (36, 38) for determining an interval between the auxiliary word lines.

여기서, 상기 전하트랩 스페이서(40) 형성 공정은 전자(electron)나 홀(hole)을 축적할 수 있는 물질로, 예컨대 공지의 질화막(nitride)이나 각 측벽으로부터 산화막(Oxide)/질화막(Nitride)/산화막(Oxide) 순으로 ONO층이 적층 되도록 한 다음, 에치 백(etch-back) 또는 비등방성 식각 공정 등으로 진행된다. Here, the charge trap spacer 40 may be formed of a material capable of accumulating electrons or holes, for example, a known nitride film or an oxide / nitride / An oxide layer is stacked in this order, and then etch-back or anisotropic etching process is performed.

특히, 상기 제 1 실시예의 구조를 형성하기 위해서는 제 1 미세 패턴(32, 34)의 길이 방향으로 마주보는 양 측벽에 상기 전하트랩 스페이서(42, 44)가 형성되도록 하고, 상기 제 2 실시예의 구조는 좌, 우측 주요 워드라인이 형성될 측벽 상의 전하트랩 스페이서(42)는 가리고, 다른 부분은 더 식각하여 전하트랩 스페이서 물질을 제거하는 방식으로, 그리고 상기 제 3 실시예의 구조는 반대로 좌, 우측 캔틸레버 전극이 형성될 측벽 상의 전하트랩 스페이서(44)는 가리고, 다른 부분은 더 식각하여 전하트랩 스페이서 물질을 제거하는 방식으로 각각 구현할 수 있게 된다.Particularly, in order to form the structure of the first embodiment, the charge trap spacers 42 and 44 are formed on both side walls facing each other in the longitudinal direction of the first fine patterns 32 and 34, The charge trap spacers 42 on the sidewalls on which the left and right main word lines are to be formed are masked and the other portions are etched to remove the charge trap spacer material and the structure of the third embodiment is reversed to the left and right cantilevers The charge trap spacers 44 on the sidewalls on which the electrodes are to be formed are masked and the other portions are etched to remove the charge trap spacer material, respectively.

물론, 상기 제 4 실시예의 구조는, 도 20과 같이, 소정의 미세 패턴(32, 34, 36, 38)을 형성한 다음, 상기 전하트랩 스페이서(40) 형성 공정 없이 바로 그 다음 단계로 진행하면 된다.Of course, in the structure of the fourth embodiment, after the predetermined fine patterns 32, 34, 36, and 38 are formed as shown in FIG. 20, the process proceeds to the next step without forming the charge trap spacer 40 do.

그리고, 도 4와 같이, 절연막 층(20) 상에 비트라인 컨택 플러그용 컨택 홀(25)과 좌, 우측 주요 워드라인 컨택 플러그용 컨택 홀(21, 23)을 형성한 경우에는 상기 도전층(30)을 형성함으로써, 차후 좌, 우측 캔틸레버 전극을 지지할 비트라인 컨택 플러그(61) 및 좌, 우측 주요 워드라인 컨택 플러그(53)를 자동 형성하게 된다.4, when the bit line contact plug contact holes 25 and the left and right main word line contact plug contact holes 21 and 23 are formed on the insulating film layer 20, 30 to form the bit line contact plug 61 and the left and right main word line contact plugs 53 for supporting the later left and right cantilever electrodes automatically.

이후, 도 9, 도 14, 도 17 또는 도 21과 같이, 상기 도전층(30)을 식각하여 좌, 우측 주요 워드라인(52, 54), 비트라인(60), 좌, 우측 캔틸레버 전극(62, 64) 및 보조 워드라인(70)을 형성한다(제 3 단계).Then, the conductive layer 30 is etched to form the left and right main word lines 52 and 54, the bit line 60, the left and right cantilever electrodes 62 (see FIG. 9, FIG. 14, , 64 and an auxiliary word line 70 (third step).

여기서, 상기 도전층(30)의 식각은 광학사진 공정 등으로 진행하며 필요없는 도전층을 제거하게 된다. Here, the etching of the conductive layer 30 proceeds to an optical photolithography process or the like, and unnecessary conductive layers are removed.

이때 보조 워드라인(70)에 좌, 우측 캔틸레버 전극(62, 64)을 향한 측면으로 돌출부(72, 74)가 형성되도록 함이 바람직하다. 물론, 각 캔틸레버 전극(62)(64)의 끝단에도 보조 워드라인(70) 및/또는 좌, 우측 주요 워드라인(52, 54)을 향하는 측면으로 돌출부가 형성되도록 할 수도 있다.At this time, it is preferable that protrusions 72 and 74 are formed on the side of the auxiliary word line 70 facing the left and right cantilever electrodes 62 and 64, respectively. Of course, protrusions may be formed at the ends of each of the cantilever electrodes 62 and 64 on the side faces of the auxiliary word line 70 and / or the left and right main word lines 52 and 54.

이렇게 함으로써, 각 캔틸레버 전극(62)(64)의 수평 회전 각도를 작게 하여, 구동전력의 소모를 줄일 수 있고, 각 캔틸레버 전극(62)(64)의 컨택 즉, 비트라인 컨택 플러그(61)를 형성하기 위한 면적을 확보하면서도 평면적 면적을 효율적으로 이용할 수 있는 장점이 있게 된다.By doing so, the horizontal rotation angle of each of the cantilever electrodes 62 and 64 can be reduced, and the consumption of driving power can be reduced, and the contact of each of the cantilever electrodes 62 and 64, that is, the bit line contact plug 61 There is an advantage that the planar area can be utilized efficiently while securing the area for forming the electrode.

다음, 도 10, 도 15, 도 18 또는 도 22와 같이, 상기 좌, 우측 주요 워드라인(52, 54), 비트라인(60), 좌, 우측 캔틸레버 전극(62, 64) 및 보조 워드라인(70)을 마스크로 하여 상기 절연막 층(20)을 식각하여, 상기 각 캔틸레버 전극(62)(64)이 상기 기판(10)상에서 부양되도록 한다(제 4 단계).Next, the left and right main word lines 52 and 54, the bit line 60, the left and right cantilever electrodes 62 and 64, and the auxiliary word lines (not shown) are formed as shown in FIGS. 10, 15, The insulating layer 20 is etched by using the mask 70 as a mask to float the cantilever electrodes 62 and 64 on the substrate 10 in a fourth step.

여기서, 상기 절연막 층(20)의 식각은, 상기 각 캔틸레버 전극(62)(64)이 상기 기판(10)상에서 부양되는 조건이면 충분할 것이나, 상기 보조 워드라인(70)의 하부에, 보다 구체적으로는 상기 보조 워드라인(70)의 돌출부(72, 740 하부에 절연막(22)이 국부적으로 남아 상기 보조 워드라인(70)을 지지할 수 있도록 함이 바람직하고, 더 나아가 좌, 우측 주요 워드라인 컨택 플러그(53) 및 비트라인 컨택 플러그(61)를 감싸며 일부 절연막(22)이 남아 있도록 함이 바람직하다.The etching of the insulating film layer 20 may be performed under the condition that the cantilever electrodes 62 and 64 are floated on the substrate 10 but may be performed under the auxiliary word line 70, Is preferably such that the insulating film 22 remains locally under the protrusions 72 and 740 of the auxiliary word line 70 so as to support the auxiliary word line 70. Further, It is preferable to surround the plug 53 and the bit line contact plug 61 so that a part of the insulating film 22 remains.

물론, 상기 절연막 층(20)의 식각시 상기 좌, 우측 주요 워드라인 컨택 플러그(53)와 상기 비트라인 컨택 플러그(61) 및/또는 상기 보조 워드라인 지지용 절연막 기둥(80)이 드러날 때까지 식각 공정을 진행할 수도 있다.Of course, until the left and right main word line contact plugs 53 and the bit line contact plugs 61 and / or the insulating film pillars 80 for supporting the auxiliary word lines are exposed during the etching of the insulating layer 20, The etching process may be performed.

상기 절연막 층(20)의 식각 공정은 통상의 습식 식각(wet etch)으로 이루어질 수 있는데, 상기 절연막 층(20)이 실리콘 산화막으로 형성된 경우에는 HF vapor etch 방식으로 진행될 수 있다.The etching process of the insulating layer 20 may be performed by a conventional wet etch process. When the insulating layer 20 is formed of a silicon oxide layer, the process may be performed by an HF vapor etch process.

기타, 나머지 공정은 통상의 CMOS의 공정 및 공지의 전기기계 메모리 소자 공정에 의하므로, 이에 대한 설명은 생략한다.The rest of the process is based on a conventional CMOS process and a well-known electromechanical memory device process, and a description thereof will be omitted.

10: 기판
20: 절연막 층
22: 절연막
30: 도전층
32, 34, 36, 38: 미세 패턴
40, 42, 44: 전하트랩 스페이서
52, 54: 좌, 우측 주요 워드라인
53: 각 주요 워드라인 컨택 플러그
60: 비트라인
61: 비트라인 컨택 플러그
62, 64: 좌, 우측 캔틸레버 전극
70: 보조 워드라인
72, 74: 보조 워드라인 돌출부
80: 절연막 기둥
100: 제 1 셀 스트링
200, 300: 제 2 셀 스트링10: substrate
20: Insulating film layer
22: Insulating film
30: conductive layer
32, 34, 36, 38: fine pattern
40, 42, 44: Charge trap spacer
52, 54: left and right main word lines
53: Each main word line contact plug
60: bit line
61: Bit line contact plug
62, 64: left and right cantilever electrodes
70: auxiliary word line
72, 74: auxiliary word line projection
80: insulating film column
100: first cell string
200, 300: second cell string

Claims (20)

소정의 평탄면을 갖는 기판;
상기 기판의 수직방향으로 전기적 컨택이 가능하게 형성된 비트라인;
상기 비트라인을 사이에 두고 제 1 수평방향으로 서로 일정거리 이격되어 형성된 좌, 우측 주요 워드라인과 보조 워드라인; 및
상기 비트라인을 중심에 두고 좌, 우 대칭적으로 상기 좌, 우측 주요 워드라인과 상기 보조 워드라인 사이로 각각 상기 제 1 수평방향과 수직한 제 2 수평방향으로 일정 길이를 가지며 상기 기판상에서 부양되도록 상기 비트라인의 양측에 일체로 형성된 좌, 우측 캔틸레버 전극을 포함하여 구성되되,
상기 비트라인 및 상기 좌, 우측 주요 워드라인은 상기 기판상에서 적어도 각 컨택 플러그로 지지되고,
상기 보조 워드라인은 상기 기판상에 국부적으로 형성된 절연막으로 지지되는 것을 특징으로 하는 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자.
A substrate having a predetermined planar surface;
A bit line formed to enable electrical contact in a vertical direction of the substrate;
Left and right main word lines and auxiliary word lines formed at a predetermined distance from each other in the first horizontal direction with the bit lines therebetween; And
And a plurality of auxiliary word lines each having a predetermined length in a second horizontal direction perpendicular to the first horizontal direction between the left and right main word lines and the auxiliary word lines symmetrically with respect to the bit line, And left and right cantilever electrodes integrally formed on both sides of the bit line,
The bit line and the left and right main word lines are supported by at least respective contact plugs on the substrate,
Wherein the auxiliary word line is supported by an insulating film locally formed on the substrate. ≪ RTI ID = 0.0 > 18. < / RTI >
제 1 항에 있어서,
상기 보조 워드라인은 상기 각 캔틸레버 전극을 향하는 부위로 돌출부가 형성된 것을 특징으로 하는 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자.
The method according to claim 1,
Wherein the auxiliary word line has a protruding portion formed at a portion facing the cantilever electrode. ≪ RTI ID = 0.0 > 18. < / RTI >
제 1 항에 있어서,
상기 좌, 우측 주요 워드라인은 상기 비트라인을 사이에 두고 상기 제 2 수평방향으로 이격되고, 상기 각 캔틸레버 전극과 마주보는 측벽에 전하트랩 스페이서가 각각 형성된 것을 특징으로 하는 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자.
The method according to claim 1,
Wherein the left and right main word lines are spaced apart from each other in the second horizontal direction with the bit line interposed therebetween, and charge trap spacers are formed on side walls facing the respective cantilever electrodes, respectively, Type electromechanical memory element.
제 1 항에 있어서,
상기 좌, 우측 캔틸레버 전극은 상기 좌, 우측 주요 워드라인과 마주보는 각 측벽에 전하트랩 스페이서가 형성된 것을 특징으로 하는 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자.
The method according to claim 1,
Wherein the left and right cantilever electrodes are formed with charge trap spacers on respective side walls facing the left and right main word lines.
제 3 항에 있어서,
상기 좌, 우측 캔틸레버 전극은 상기 좌, 우측 주요 워드라인과 마주보는 각 측벽에 전하트랩 스페이서가 더 형성된 것을 특징으로 하는 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자.
The method of claim 3,
Wherein the left and right cantilever electrodes are further formed with charge trap spacers on respective side walls facing the left and right main word lines.
삭제delete 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 각 컨택 플러그는 측면으로 상기 절연막과 동일한 물질이 더 감싸진 것을 특징으로 하는 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자.
6. The method according to any one of claims 1 to 5,
Wherein each of the contact plugs is further surrounded by the same material as the insulating film on a side surface thereof.
제 1 항에 의한 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자를 단위 메모리 셀로 하여 상기 제 2 수평방향으로 상기 비트라인이 일정거리 이격되며 상기 메모리 셀이 복수 개 배열한 제 1 셀 스트링; 및
상기 제 1 셀 스트링을 180도 회전시킨 구조를 갖는 제 2 셀 스트링으로 상기 제 1 셀 스트링 일측에서 상기 제 1 수평방향으로 확장 형성된 것을 특징으로 하는 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 어레이.
A first cell string having a plurality of memory cells spaced apart from each other by a predetermined distance in the second horizontal direction with a horizontal drive type electromechanical memory device having a T cell structure according to claim 1 as a unit memory cell; And
And a second cell string having a structure in which the first cell string is rotated 180 degrees, the first cell string being extended in the first horizontal direction from one side of the first cell string. .
제 8 항에 있어서,
상기 각 셀 스트링에 배열된 각 셀의 보조 워드라인은 일측 수평으로 이웃한 셀 스트링에 배열된 각 셀의 보조 워드라인과 상기 제 2 수평방향으로 일체로 하나의 공유 보조 워드라인으로 형성되고,
상기 각 셀 스트링에 배열된 각 셀의 좌, 우측 주요 워드라인은 타측 수평으로 이웃한 셀 스트링에 배열된 특정 셀의 우, 좌측 주요 워드라인과 각각 일체로 하나의 공유 좌측 주요 워드라인 및 하나의 공유 우측 주요 워드라인으로 형성된 것을 특징으로 하는 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 어레이.
9. The method of claim 8,
The auxiliary word lines of each cell arranged in each cell string are formed as one shared word line in the second horizontal direction integrally with the auxiliary word lines of each cell arranged in the cell string neighboring one side horizontally,
The left and right main word lines of each cell arranged in each cell string are respectively connected to the right and left main word lines of a specific cell arranged in the cell string adjacent to the other horizontally neighboring cell string with one shared left main word line and one And a common right-side main word line.
제 9 항에 있어서,
상기 공유 좌, 우측 주요 워드라인은 각각 상기 기판상에서 하나의 공유 컨택 플러그로 지지되고,
상기 공유 보조 워드라인은 상기 기판상에 국부적으로 형성된 공유 절연막으로 지지되는 것을 특징으로 하는 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 어레이.
10. The method of claim 9,
The shared left and right main word lines are each supported on a single shared contact plug on the substrate,
Wherein the shared auxiliary word line is supported with a shared insulating layer formed locally on the substrate. ≪ Desc / Clms Page number 19 >
제 10 항에 있어서,
상기 기판상에 상기 제 1 셀 스트링과 상기 제 2 셀 스트링이 상기 제 1 수평방향으로 한번 이상 교대로 반복되어 형성된 메모리 어레이층이 상기 비트 라인 컨택 플러그, 상기 각 공유 컨택 플러그 및 상기 공유 절연막을 사이에 두고 복수 층으로 수직 적층 되고,
상기 비트 라인 컨택 플러그 및 상기 각 공유 컨택 플러그를 통하여 상하 메모리 어레이층의 상기 각 비트라인 및 상기 각 공유 좌, 우측 주요 워드라인을 수직하게 전기적으로 연결시키는 것을 특징으로 하는 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 어레이.
11. The method of claim 10,
Wherein a memory array layer in which the first cell string and the second cell string are alternately repeated one or more in the first horizontal direction on the substrate is formed between the bit line contact plug, each of the shared contact plugs and the common insulating film And vertically stacked in a plurality of layers,
And the bit line contact plug and the respective shared contact plugs electrically connect the bit lines and the respective shared left and right main word lines of the upper and lower memory array layers to each other vertically electrically. Type electromechanical memory element array.
제 11 항에 있어서,
상기 비트 라인 컨택 플러그 및 상기 각 공유 컨택 플러그는 측면으로 상기 공유 절연막과 동일한 물질이 더 감싸진 것을 특징으로 하는 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자 어레이.
12. The method of claim 11,
Wherein the bit line contact plug and each of the shared contact plugs are laterally surrounded by the same material as the common insulating film.
소정의 평탄면을 갖는 기판상에 절연막 층을 형성하는 제 1 단계;
상기 절연막 층 상에 도전층을 형성하는 제 2 단계;
상기 도전층을 식각하여 좌, 우측 주요 워드라인, 보조 워드라인, 비트라인 및 좌, 우측 캔틸레버 전극을 형성하는 제 3 단계; 및
상기 좌, 우측 주요 워드라인, 보조 워드라인, 비트라인 및 좌, 우측 캔틸레버 전극을 마스크로 하여 상기 절연막 층을 습식 식각 또는 불산 기상 식각(HF vapor etch) 방식으로 식각하여, 상기 좌, 우측 캔틸레버 전극이 상기 기판상에서 부양되도록 하는 제 4 단계를 포함하여 구성된 것을 특징으로 하는 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자의 제조방법.
A first step of forming an insulating film layer on a substrate having a predetermined flat surface;
A second step of forming a conductive layer on the insulating film layer;
A third step of etching the conductive layer to form left and right main word lines, auxiliary word lines, bit lines and left and right cantilever electrodes; And
The insulating layer is etched by a wet etching or a hydrofluoric acid etching (HF vapor etch) using the left and right main word lines, the auxiliary word lines, the bit lines, and the left and right cantilever electrodes as masks to form the left and right cantilevers And a fourth step of floating the floating gate on the substrate so as to float on the substrate.
제 13 항에 있어서,
상기 제 2 단계와 상기 제 3 단계 사이에는, 상기 좌, 우측 캔틸레버 전극의 폭, 상기 좌, 우측 캔틸레버 전극과 상기 좌, 우측 주요 워드라인 사이의 간격 및 상기 좌, 우측 캔틸레버 전극과 상기 보조 워드라인 사이의 간격을 결정하기 위한 미세 패턴 형성 공정을 더 진행하는 것을 특징으로 하는 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자의 제조방법.
14. The method of claim 13,
A width of the left and right cantilever electrodes, a distance between the left and right cantilever electrodes and the left and right main word lines, and a distance between the left and right cantilever electrodes and the auxiliary word lines Wherein the fine pattern forming step further comprises a step of forming a fine pattern for determining a gap between the first electrode and the second electrode.
제 13 항에 있어서,
상기 제 2 단계와 상기 제 3 단계 사이에는, 상기 좌, 우측 캔틸레버 전극과 상기 좌, 우측 주요 워드라인 사이의 간격을 결정하기 위한 제 1 미세 패턴 형성 공정과, 상기 제 1 미세 패턴의 길이 방향으로 일 측벽 또는 마주보는 양 측벽에 전하트랩 스페이서를 형성하기 위한 공정을 더 진행하는 것을 특징으로 하는 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자의 제조방법.
14. The method of claim 13,
A first fine pattern forming step for forming a gap between the left and right cantilever electrodes and the left and right main word lines between the second step and the third step, Wherein the step of forming a charge trap spacer is further performed on one side wall or opposite side walls of the T cell structure.
제 15 항에 있어서,
상기 제 2 단계와 상기 제 3 단계 사이에는, 상기 제 1 미세 패턴 형성 공정 이후에 상기 전하트랩 스페이서 형성 공정과 함께 또는 상기 전하트랩 스페이서 형성 공정을 전후하여 상기 좌, 우측 캔틸레버 전극의 폭 및 상기 좌, 우측 캔틸레버 전극과 상기 보조 워드라인 사이의 간격을 결정하기 위한 제 2 미세 패턴 형성 공정을 더 진행하는 것을 특징으로 하는 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자의 제조방법.
16. The method of claim 15,
The width of the left and right cantilever electrodes and the width of the left and right cantilever electrodes before and after the charge trap spacer forming step or after the charge trap spacer forming step after the first fine pattern forming step are formed between the second step and the third step, And a second fine pattern formation step for determining a distance between the right cantilever electrode and the auxiliary word line is further performed.
제 13 항 내지 제 16 항 중 어느 한 항에 있어서,
상기 제 1 단계와 상기 제 2 단계 사이에는, 상기 절연막 층 상에 상기 비트라인 및 상기 좌, 우측 주요 워드라인을 각각 컨택하기 위한 컨택 플러그용 컨택 홀을 복수 개 형성하는 단계를 더 진행하는 것을 특징으로 하는 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자의 제조방법.
17. The method according to any one of claims 13 to 16,
And forming a plurality of contact plugs for contact plugs for contacting the bit line and the left and right main word lines on the insulating film layer, respectively, between the first step and the second step Cell structure having a T-cell structure.
제 17 항에 있어서,
상기 제 4 단계에서 상기 절연막 층의 식각은 상기 절연막 층이 상기 좌, 우측 주요 워드라인, 상기 보조 워드라인 및 상기 비트라인의 각 하부에 국부적으로 남아 있도록 식각하는 것을 특징으로 하는 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자의 제조방법.
18. The method of claim 17,
Wherein the etching of the insulating film layer in the fourth step is performed so that the insulating film layer remains locally at each of the left and right main word lines, the auxiliary word lines, and each lower portion of the bit line A method of manufacturing a horizontally driven electromechanical memory device.
제 13 항 내지 제 16 항 중 어느 한 항에 있어서,
상기 제 1 단계와 상기 제 2 단계 사이에는, 상기 절연막 층 상에 상기 비트라인 및 상기 좌, 우측 주요 워드라인을 각각 컨택하기 위한 컨택 플러그용 컨택 홀 및 상기 보조 워드라인의 지지용 컨택 홀을 각각 복수 개 형성하는 단계를 더 진행하는 것을 특징으로 하는 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자의 제조방법.
17. The method according to any one of claims 13 to 16,
A contact plug contact hole for contacting the bit line and the left and right main word lines respectively and a contact hole for supporting the auxiliary word line are formed on the insulating film layer between the first step and the second step, Wherein the step of forming a plurality of T-cell structures is further performed.
제 13 항 내지 제 16 항 중 어느 한 항에 있어서,
상기 제 1 단계와 상기 제 2 단계 사이에는, 상기 절연막 층 상에 상기 보조 워드라인의 지지용 컨택 홀을 형성하고 상기 지지용 컨택 홀에 상기 절연막 층의 물질보다 식각률이 낮은 절연물질을 채운 다음 상기 절연막 층 상에 상기 비트라인 및 상기 좌, 우측 주요 워드라인을 각각 컨택하기 위한 컨택 플러그용 컨택 홀을 형성하는 단계를 더 진행하는 것을 특징으로 하는 Ｔ셀 구조를 갖는 수평 구동형 전기기계 메모리 소자의 제조방법.

17. The method according to any one of claims 13 to 16,
A contact hole for supporting the auxiliary word line is formed on the insulating film layer and an insulating material having a lower etching rate than the material of the insulating film layer is filled in the supporting contact hole, And forming a contact plug contact hole for contacting the bit line and the left and right main word lines, respectively, on the insulating film layer. The horizontal drive type electromechanical memory device according to claim 1, Gt;

KR1020120080281A 2012-07-23 2012-07-23 Laterally-actuated electromechanical memory device with t cell structure and fabrication method of the same KR101414567B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120080281A KR101414567B1 (en) 2012-07-23 2012-07-23 Laterally-actuated electromechanical memory device with t cell structure and fabrication method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120080281A KR101414567B1 (en) 2012-07-23 2012-07-23 Laterally-actuated electromechanical memory device with t cell structure and fabrication method of the same

Publications (2)

Publication Number Publication Date
KR20140013415A KR20140013415A (en) 2014-02-05
KR101414567B1 true KR101414567B1 (en) 2014-07-07

Family

ID=50263848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120080281A KR101414567B1 (en) 2012-07-23 2012-07-23 Laterally-actuated electromechanical memory device with t cell structure and fabrication method of the same

Country Status (1)

Country Link
KR (1) KR101414567B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110040425A (en) * 2009-10-14 2011-04-20 서강대학교산학협력단 T type electro-mechanical memory device and method for operating and fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110040425A (en) * 2009-10-14 2011-04-20 서강대학교산학협력단 T type electro-mechanical memory device and method for operating and fabricating the same

Also Published As

Publication number Publication date
KR20140013415A (en) 2014-02-05

Similar Documents

Publication Publication Date Title
US10797077B2 (en) Three-dimensional semiconductor memory device including slit with lateral surfaces having periodicity
US8350314B2 (en) Semiconductor memory device and method for fabricating semiconductor memory device
US8759897B2 (en) Nonvolatile semiconductor memory device
US10396088B2 (en) Three-dimensional semiconductor device
US7790494B2 (en) Method of fabricating a multi-bit electro-mechanical memory device
KR100876088B1 (en) Multi-bit electromechanical memory device and manufacturing method thereof
KR101160185B1 (en) 3d vertical type memory cell string with shield electrode, memory array using the same and fabrication method thereof
KR100850273B1 (en) Multi-bit electro-mechanical memory device and method manufacturing the same
KR101002293B1 (en) Stacked nonvolatile memory cell device having floating body, and nonvolatile memory cell stack, nonvolatile memory cell string, nonvolatile memory cell array using the cell device, and fabricating method thereof
US20090115009A1 (en) Multibit electro-mechanical memory device and manufacturing method thereof
JP2011035169A (en) Nonvolatile semiconductor memory device and method of manufacturing the same
KR101383760B1 (en) Laterally-actuated electromechanical memory device and fabrication method of the same
KR20080017784A (en) Electro-mechanical non-volatile memory device and method for manufacturing the same
KR101411362B1 (en) Laterally-actuated electromechanical memory device with h cell structure and fabrication method of the same
KR101035537B1 (en) T type electro-mechanical memory device and method for operating and fabricating the same
KR101414567B1 (en) Laterally-actuated electromechanical memory device with t cell structure and fabrication method of the same
KR101362219B1 (en) Memory cell string stack with common body and memory array using the same
KR100944165B1 (en) Electro-mechanical memory device and method for operating and fabricating the same
KR100781972B1 (en) Memory device and method manufacturing the same
KR101804363B1 (en) Laterally-actuated electromechanical switching device and fabrication method of the same
KR100819101B1 (en) Memory device and method manufacturing the same
JP2008047901A (en) Electromechanical memory device and fabrication method thereof
CN116634772A (en) NOR type memory device, method of manufacturing the same, and electronic apparatus including the same
KR101325639B1 (en) Asymmetric t type electro-mechanical memory device
KR20080082715A (en) Multi-bit electro-mechanical memory device and method manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180521

Year of fee payment: 5