KR101414096B1 - 유연성 소자용 부재 및 그 제조방법 - Google Patents

유연성 소자용 부재 및 그 제조방법 Download PDF

Info

Publication number
KR101414096B1
KR101414096B1 KR1020120118694A KR20120118694A KR101414096B1 KR 101414096 B1 KR101414096 B1 KR 101414096B1 KR 1020120118694 A KR1020120118694 A KR 1020120118694A KR 20120118694 A KR20120118694 A KR 20120118694A KR 101414096 B1 KR101414096 B1 KR 101414096B1
Authority
KR
South Korea
Prior art keywords
nano
substrate
metal electrode
metal
pillars
Prior art date
Application number
KR1020120118694A
Other languages
English (en)
Other versions
KR20130059266A (ko
Inventor
주영창
최인석
문명운
김병준
정민석
Original Assignee
한국과학기술연구원
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원, 서울대학교산학협력단 filed Critical 한국과학기술연구원
Priority to PCT/KR2012/010055 priority Critical patent/WO2013081347A1/ko
Priority to US14/360,836 priority patent/US9510445B2/en
Publication of KR20130059266A publication Critical patent/KR20130059266A/ko
Application granted granted Critical
Publication of KR101414096B1 publication Critical patent/KR101414096B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146—By vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 일반 금속 전극의 반복 굽힘 변형시 유연성 전극의 전기적 기계적 특성 저하를 유발하는 피로 파괴를 피하기 위해 나노홀 구조를 가지는 구리 전극을 나노기둥 형태의 폴리머 기판을 이용하여 제작하였다. 나노홀 구조는 전위의 소멸 때문에 파괴 시작을 억제하고 크랙 끝은 뭉툭하게 함으로써 손상의 전파를 늦추게 된다. 따라서 나노홀 전극은 굽힘 피로 시험 시 매우 낮은 전기 저항 변화를 나타냈다.

Description

유연성 소자용 부재 및 그 제조방법{Member for flexible device and method of fabricating the same}
본 발명은 유연성 소자용 부재 및 그 제조방법에 관한 것으로서, 더 상세하게는 금속 전극을 가지는 유연성 소자용 부재 및 그 제조방법에 관한 것이다.
유연 기판상에 유연성 소자를 집적하는 기술이 발전함에 따라 최근에는 종이 핸드폰, 유연성 디스플레이, 플렉시블 배터리 같은 제품들이 개발되고 있다. 그러나, 실제 산업화를 위해서는 아직 더 많은 기술 발전이 필요한 실정이다. 그 중 산업화를 위한 가장 큰 문제점은 유연성 소자가 동작 중 굽힘, 인장, 압축, 비틀림 등의 기계적 변형이 가해졌을 경우 신뢰성을 보장하는 것이다. 실제 전자 소자의 경우, 그래핀, 전도성 산화물과 같은 물질 보다는 금속 전극이 높은 전기 전도도, 낮은 가격, 공정의 수월함 때문에 실제 산업에서 더 많이 사용되고 있다. 최근에는 금속 전극 및 배선의 기계적 변형 정도를 높이기 위해 웨이비(wavy) 모양, 아크 형태, 말발굽 형태의 배선구조가 제안되었다. 이러한 구조는 금속 전극의 국부적인 불안정성을 낮춰주는 여분의 변형 구조를 이용해 변형 정도를 높이게 된다. 이러한 구조들이 50% 이상의 변형을 가능하게 하지만, 실제 유연성 소자의 파괴는 파괴 변형률보다 낮은, 작지만 반복되는 변형 조건에서 나타나게 된다. 금속 전극의 피로 파괴에 대한 안정성은 매우 중요한 문제이다. 실제 굽히거나 접는 휴대폰의 경우 100만 회 이상의 변형을 보장하여야 한다. 이처럼 유연성 소자에서 금속 전극의 안정성은 실제 양산을 위해 꼭 해결되어야 한다.
피로 파괴는 재료가 반복 하중 조건하에서 일어나는 파괴 양상이다. 금속 박막의 피로 파괴 거동은 크랙 형성과 크랙 전파로 크게 두가지로 나눌 수 있다. 크랙 형성은 반복 변형 하에서 전위의 이동과 연관이 있다. 전위의 이동은 익스트루젼(extrusion) 혹은 인트루젼(intrusion) 같은 돌출부(protrusion)를 형성해서 국부적으로 응력이 집중되게 만들어서 결국 크랙 형성을 일으킨다. 크랙 형성 후에는 금속 전극의 저항을 크게 높이는 크랙의 전파(propagation)가 뒤따라 일어난다. 따라서 크랙의 형성과 전파를 제어할 수 있는 기술이 필요하다. 하지만, 금속 전극의 고주기 상황에서 전기적 기계적 신뢰성을 향상시키는 방법에 대해서는 연구가 미미한 상태이다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 피로 저항성을 높이기 위해 새로운 개념의 나노구조의 금속 전극을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 기판 및 상기 기판 상에 형성되며, 적어도 하나 이상의 나노홀을 포함하는, 금속 전극을 구비하는, 유연성 소자용 부재가 제공된다.
상기 유연성 소자용 부재에서, 상기 기판은 적어도 하나 이상의 나노 기둥이 형성된 기판을 포함하고, 상기 나노 기둥은 상기 나노홀을 관통할 수 있다.
상기 유연성 소자용 부재에서, 상기 나노 기둥은 상기 기판과 일체를 이루면서 상기 기판의 상면에서 상부로 신장할 수 있다.
상기 유연성 소자용 부재에서, 상기 금속 전극은 상기 기판의 전면(全面) 상에 형성된 판상형의 금속 전극일 수 있다.
상기 유연성 소자용 부재에서, 상기 나노 기둥은 상기 나노홀의 측벽과 이격될 수 있다.
상기 유연성 소자용 부재에서, 상기 기판과 상기 나노 기둥은 폴리이미드를 포함하여 구성되고, 상기 금속 전극은 구리를 포함하여 구성될 수 있다.
상기 유연성 소자용 부재에서, 상기 적어도 하나 이상의 나노 기둥은 복수의 나노 기둥을 포함하며, 상기 적어도 하나 이상의 나노홀은 복수의 나노홀을 포함할 수 있다.
상기 유연성 소자용 부재에서, 상기 복수의 나노 기둥의 각각은 상기 복수의 나노홀의 각각을 관통할 수 있다.
상기 유연성 소자용 부재에서, 상기 금속 전극은 복수의 결정립으로 구성된 금속을 포함하며, 상기 복수의 결정립 중 적어도 하나의 결정립은 상기 적어도 하나 이상의 나노홀을 포함할 수 있다.
상기 유연성 소자용 부재에서, 상기 금속 전극은 복수의 결정립으로 구성된 금속을 포함하며, 상기 적어도 하나 이상의 나노홀은 상기 복수의 결정립 간에 형성될 수 있다.
상기 유연성 소자용 부재에서, 상기 금속 전극은 복수의 결정립으로 구성된 금속을 포함하며, 상기 결정립의 평균 크기는 서로 인접한 상기 나노홀 간의 평균 이격거리에 대응될 수 있다.
상기 유연성 소자용 부재에서, 상기 금속 전극은 복수의 결정립으로 구성된 금속을 포함하며, 상기 결정립의 평균 크기는 서로 인접한 상기 나노 기둥 간의 평균 이격거리에 대응될 수 있다.
상기 유연성 소자용 부재에서, 상기 나노 기둥의 평균 두께와 평균 높이 및 서로 인접한 상기 나노 기둥 간의 평균 이격거리는 수십 나노미터 내지 수백 나노미터일 수 있다.
본 발명의 다른 관점에 따르면, 기판을 제공하는 단계; 및 상기 기판 상에, 적어도 하나 이상의 나노홀을 포함하는, 금속 전극을 형성하는 단계;를 구비하는, 유연성 소자용 부재의 제조방법이 제공된다.
상기 유연성 소자용 부재의 제조방법에서, 상기 기판을 제공하는 단계는, 적어도 하나 이상의 나노 기둥이 형성된 상기 기판을 제공하는 단계를 포함할 수 있고, 상기 기판 상에, 적어도 하나 이상의 나노홀을 포함하는, 금속 전극을 형성하는 단계는, 상기 기판 상에, 상기 나노 기둥이 관통하는 적어도 하나 이상의 나노홀을 포함하는, 금속 전극을 형성하는 단계를 포함할 수 있다.
상기 유연성 소자용 부재의 제조방법에서, 상기 적어도 하나 이상의 나노 기둥이 형성된 기판을 제공하는 단계는, 상면이 평탄한 기판을 준비하는 단계; 및 상기 상면이 평탄한 기판의 상부의 일부를 식각함으로써 상기 적어도 하나 이상의 나노 기둥을 형성하는 단계;를 구비할 수 있다.
상기 유연성 소자용 부재의 제조방법에서, 상기 기판 상에, 상기 나노 기둥이 관통하는 적어도 하나 이상의 나노홀을 포함하는, 금속 전극을 형성하는 단계는, 상기 기판 상에 열증발(thermal evaporation) 공정에 의하여 금속을 증착하는 단계를 구비할 수 있다.
상기 유연성 소자용 부재의 제조방법에서, 상기 열증발 공정은 상기 나노 기둥의 상단에 상기 금속의 오버행(overhang)이 형성될 수 있는 조건에서 수행될 수 있다.
상기 유연성 소자용 부재의 제조방법에서, 상기 기판 상에, 상기 나노 기둥이 관통하는 적어도 하나 이상의 나노홀을 포함하는, 금속 전극을 형성하는 단계 이후에, 상기 나노 기둥 중에서 상기 금속 전극의 상면으로 돌출되는 부분을 제거하는 단계;를 더 구비할 수 있다.
상기 유연성 소자용 부재의 제조방법에서, 상기 적어도 하나 이상의 나노 기둥이 형성된 기판을 제공하는 단계는 상면이 평탄한 기판을 준비하는 단계; 및 상기 상면이 평탄한 기판의 상에 상기 적어도 하나 이상의 나노 기둥을 성장시키는 단계;를 구비할 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 금속 전극의 상기 나노홀 구조는 금속 박막의 반복 굽힘 변형 중 전기적 혹은 기계적 파괴를 막아줄 수 있다. 금속 전극의 나노홀 구조는 응력 유발을 줄여주는 흡수층 역할을 하여 소성 변형에 의한 크랙 형성을 억제하고 크랙 팁을 뭉툭하게 함으로써 크랙 전파를 지연 시킬 수 있다. 게다가 나노홀을 포함하는 구리 전극은 어느 방향으로도 굽힐 수 있으며 인장과 압축 응력 모두를 견딜 수 있다.나노홀 구조 구리 전극은 전기적 신뢰성을 급격히 향상 시켰으며 피로 파괴가 없는 금속 전극을 형성할 수 있다. 나노홀 금속 전극은 50만 회 굽힘 변형 이후에 10% 이하의 전기 저항 변화를 보였다. 반면 같은 두께의 일반 금속 전극은 300% 이상의 전기 저항 증가를 나타내었다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1a 내지 도 1c는, 본 발명의 일 실시예에 따른 유연성 소자용 부재의 제조방법에서, 나노 기둥을 형성하기 이전의 폴리이미드(polyimide) 기판을 도해하는 사시도 또는 FE-SEM 사진들이다.
도 2a 내지 도 2c는, 본 발명의 일 실시예에 따른 유연성 소자용 부재의 제조방법에서, 나노 기둥이 형성된 폴리이미드 기판을 도해하는 사시도 또는 FE-SEM 사진들이다.
도 3a 내지 도 3c는, 본 발명의 일 실시예에 따른, 나노 기둥이 형성된 폴리이미드 기판 상에 나노홀을 포함하는 구리 전극이 형성된 유연성 소자용 부재를 도해하는 사시도 또는 FE-SEM 사진들이다.
도 4a는, 도 3a의 I-I 라인을 따라 절취한, 본 발명의 일 실시예에 따른 유연성 소자용 부재의 단면을 도해하는 단면도이다.
도 4b는 본 발명의 다른 실시예에 따른 유연성 소자용 부재의 단면을 도해하는 단면도이다.
도 4c는 도 4a 또는 도 4b에서 도시된 본 발명의 실시예들에 따른 유연성 소자용 부재의 평면을 도해하는 평면도이다.
도 4d는 본 발명의 또 다른 실시예에 따른 유연성 소자용 부재의 단면을 도해하는 단면도이다.
도 5a는 본 발명의 일 실시예에 따른 유연성 소자용 부재에서 폴리이미드 나노 기둥을 제거한 나노홀을 포함하는 구리 전극을 나타내는 사진이다.
도 5b는 본 발명의 일 실시예에 따른 유연성 소자용 부재에서 폴리이미드 나노 기둥과 나노홀을 포함하는 구리 전극을 나타내는 FIB 이미지이다.
도 5c는 폴리이미드 기판 상에 통상적으로 형성된 구리 박막을 나타내는 FIB 이미지이다.
도 6a는 본 발명의 일 실시예에 따른 유연성 소자용 부재에 대하여 굽힙 피로 평가 시스템을 개요적으로 도해한 개념도이다.
도 6b는 본 발명의 일 실시예에 따른 유연성 소자용 부재에 대하여 도 6a의 시스템을 이용하여 측정한 굽힘 피로 평가 결과이다.
도 7a는 굽힘 변형 회수에 따른 통상적인 구리 전극과 본 발명의 일 실시예에 따른 나노홀을 포함하는 구리 전극을 비교한 결과들을 비교한 그래프이다.
도 7b 내지 도 7e는 굽힘 변형 회수에 따른 통상적인 구리 전극과 본 발명의 일 실시예에 따른 나노홀을 포함하는 구리 전극을 비교한 결과들을 비교한 사진들이다.
도 8a 내지 도 8e는 다양한 구리 박막에 대한 모사에 따른 변형 결과를 도해하는 도면들이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다.
본 발명은 출원인에 의하여 2011년 11월 28일자로 한국특허청에 출원한 출원번호 제10-2011-0125364호에 대하여 우선권을 주장하며, 상기 특허출원의 내용은 전체로서 본 명세서에 인용되어 통합된다.
도 1a 내지 도 1c는, 본 발명의 일 실시예에 따른 유연성 소자용 부재의 제조방법에서, 나노 기둥을 형성하기 이전의 폴리이미드(polyimide) 기판을 도해하는 사시도 또는 FE-SEM 사진들이다.
도 1a 내지 도 1c를 참조하면, 기판(10)을 먼저 준비한다. 기판(10)은 종이 핸드폰, 유연성 디스플레이, 플렉시블 배터리 같은 유연성 소자에 적용될 수 있는 유연성 기판으로서, 예를 들어, 폴리이미드(polyimide) 기판을 포함할 수 있다. 기판(10)은 상면이 평탄한 기판일 수 있다. 본 발명의 일 실시예에 따른 유연성 소자용 부재를 구현하기 위한 실험예에서는, 125 mm 두께의 폴리이미드(Dupont사, Kapton) 기판을 사용하였다.
도 2a 내지 도 2c는, 본 발명의 일 실시예에 따른 유연성 소자용 부재의 제조방법에서, 나노 기둥이 형성된 폴리이미드 기판을 도해하는 사시도 또는 FE-SEM 사진들이다. 모든 사진들은 40도 기울어진 조건에서 얻었다.
도 2a 내지 도 2c를 참조하면, 상면이 평탄한 기판(10)의 상부의 일부(예를 들어, 상면에서부터 아래로 신장하는 일부)를 식각함으로써 적어도 하나 이상의 나노 기둥(10a)을 형성한다. 예를 들어, 폴리이미드 재질의 기판(10)에 PACVD (plasma-assisted chemical vapor deposition) 방식과 유사한 방식을 채용하여 CF4 플라즈마 식각을 수행하여 나노크기의 기둥을 형성하였다. 본 발명의 실험예에서, 식각 공정의 가스 압력은 3x10-2Torr, 가해진 전압은 -500V, 그리고 식각 시간은 60분이었다.
기판(10)의 상부의 일부를 식각하여 구현한 나노 기둥(10a)은 기판(10)과 일체를 이루며, 기판(10)의 노출된 상면에서 상부로 신장하는 방향으로 형성된다. 여기에서, 기판(10)의 노출된 상면에서 상부로 신장하는 방향은, 기판(10)에 수직인 방향을 포함한다. 또한, 기판(10)의 노출된 상면에서 상부로 신장하는 방향은, 기판(10)의 상면과 수직을 형성하지 않고 기울어지더라도 기판(10)의 노출된 상면에서 멀어지는 방향을 포함할 수 있다. 나노 기둥(10a)은 기판(10)의 노출된 전체 표면에 걸쳐 골고루 형성될 수 있다. 적어도 하나 이상의 나노 기둥(10a)은 복수의 나노 기둥(10a)을 포함할 수 있으며, 나노 기둥(10a)의 평균 두께와 평균 높이 및 서로 인접한 나노 기둥(10a) 간의 평균 이격거리는 수십 나노미터 내지 수백 나노미터일 수 있다. 본 발명의 실험예에서, 나노 기둥(10a)의 평균두께, 평균 높이, 및 평균 이격거리는 각각 100, 800, 및 100 nm 였다.
한편, 본 발명의 일 실시예에서는, 기판(10)의 상면의 일부를 식각하여 나노 기둥(10a)을 형성하는 구성을 개시하였으나, 본 발명의 기술적 사상은 이에 한정되지 않는다. 예를 들어, 기판(10)의 상면 상에 나노 기둥(10a)을 선택적으로 성장시켜 구현할 수 있다. 구체적으로 살펴보면, 기판(10)의 상면 상에 철(Fe), 니켈(Ni), 코발트(Co) 및 팔라듐(Pd)으로 이루어지는 일군(一群)의 원소들 중 적어도 1종 이상의 원소를 포함하는 촉매를 형성한 후에, 반응가스를 공급하여 글로우 방전을 시키고, 글로우 방전에 의하여 이온화된 반응가스를 상기 촉매 상에 제공하여 나노 튜브 또는 나노 와이어를 성장시킴으로써 나노 기둥(10a)을 구현할 수도 있다.
도 3a 내지 도 3c는, 본 발명의 일 실시예에 따른, 나노 기둥이 형성된 폴리이미드 기판 상에 나노홀을 포함하는 구리 전극이 형성된 유연성 소자용 부재를 도해하는 사시도 또는 FE-SEM 사진들이다. 모든 사진들은 40도 기울어진 조건에서 얻었다.
도 3a 내지 도 3c를 참조하면, 나노 기둥(10a)이 구현된 기판(10) 상에 적어도 하나 이상의 나노홀(H)을 포함하는 금속 전극(20)을 형성한다. 금속 전극(20)은 기판(10)의 전면(全面) 상에 형성된 판상형의 금속 전극을 포함할 수 있다. 금속 전극(20)은, 예를 들어, 구리 전극일 수 있다. 기판(10) 상에 형성된 나노 기둥(10a)은 적어도 하나 이상의 나노홀(H)을 관통하도록 구성된다. 예를 들어, 적어도 하나 이상의 나노홀(H)이 복수의 나노홀(H)을 포함하고, 적어도 하나 이상의 나노 기둥(10a)이 복수의 나노 기둥(10a)을 포함하는 경우, 복수의 나노 기둥(10a)의 각각은 복수의 나노홀(H)의 각각을 관통하도록 구성될 수 있다. 또 다른 예로서, 적어도 하나 이상의 나노홀(H)에 적어도 하나 이상의 나노 기둥(10a)이 관통할 수 있도록 구성될 수도 있다.
한편, 나노 기둥(10a)은 나노홀(H)의 측벽과 이격되도록 배치될 수 있다. 예를 들어, 나노 기둥(10a)은 나노홀(H)의 모든 측벽과 접촉하지 않고 이격되도록 배치될 수 있다. 또 다른 예로서, 나노 기둥(10a)은 나노홀(H)의 측벽 중에서 적어도 일부와 접촉하지 않고 이격되도록 배치될 수 있다.
나노홀(H)을 포함하는 금속 전극(20)은 나노 기둥(10a)이 형성된 기판(10) 상에 열증발(thermal evaporation) 공정에 의하여 금속을 증착함으로써 구현될 수 있다. 본 발명의 실험예에서는, 폴리이미드 재질의 나노 기둥(10a)이 형성된 기판(10) 상에 구리를 열증발을 통해 증착하였다. 증착 공정에서 압력은 5x10-6 Torr로 유지하였고, 증착 속도는 24 nm/min, 구리 박막의 두께는 200nm 였다. 금속을 증착 하는 과정 중에 나노 기둥(10a)이 가리는 효과 때문에 구리 박막으로 구성된 금속 전극(20)에는 나노홀(H) 구조가 형성되었다.
도 3a의 I-I 라인을 따라 절취한, 본 발명의 일 실시예에 따른 유연성 소자용 부재의 단면을 도해하는 단면도인 도 4a를 참조하여, 본 발명의 일 실시예에 따른 유연성 소자용 부재의 구성을 더욱 상세하게 설명한다.
도 4a를 참조하면, 적어도 하나 이상의 나노 기둥(10a)이 구비된 기판(10) 상에 적어도 하나 이상의 나노홀(H)을 포함하는 금속 전극(20)을 형성한다. 상술한 것처럼, 구리와 같은 금속을 열증발에 의하여 나노 기둥(10a)이 구비된 기판(10) 상에 증착한다. 금속 전극(20)을 구성하는 금속의 증착은 증착될 금속의 소스(E), 예를 들어, 기상의 금속이나 금속전구체가 인접한 나노 기둥(10a) 사이의 빈 공간 내의 기판(10)의 상면에 도달하여야 구현될 수 있다.
나노 기둥(10a)의 높이(d3)가 높고 인접한 나노 기둥(10a) 간의 이격거리(d2)가 짧을수록, 금속이 증착되는 과정에서 나노 기둥(10a)이 증착될 금속의 소스(E)의 진행을 방해하는 현상이 나타날 수 있다. 증착될 금속의 소스(E)가 기판(10)의 상면에 기울어져 입사되는 경우 이러한 현상은 더욱 현저하게 나타난다. 이러한 나노 기둥(10a)의 가림 현상에 의하여 나노 기둥(10a)의 주변에는 금속이 증착되지 않고 나노홀(H)이 발생할 수 있다. 또한, 금속의 열증발 공정에서 나노 기둥(10a)의 상단에 상기 금속의 오버행(21, overhang)이 나타날 수 있으며, 이러한 오버행(21)에 의하여 증착될 금속의 소스(E)가 나노 기둥(10a) 주변에 도달하는 것을 방해하여, 나노 기둥(10a)의 주변에는 금속이 증착되지 않고 나노홀(H)이 발생할 수 있다. 이러한 나노 기둥(10a)의 가림 현상이나 오버행에 의하여, 나노 기둥(10a)의 주변에 나노홀(H)이 형성되며, 나노홀(H)의 측벽(20s)과 나노 기둥(10a)은 소정의 이격거리(d1)를 가질 수 있다.
도 4b는 본 발명의 다른 실시예에 따른 유연성 소자용 부재의 단면을 도해하는 단면도이다.
도 4b를 참조하면, 본 발명의 다른 실시예에 따른 유연성 소자용 부재에서, 나노 기둥(10a)은 나노홀(H)을 관통하지만 금속 전극(20)의 상면을 돌출하지는 않는다. 이러한 구조는 도 4a에 도시된 유연성 소자용 부재에서 금속 전극(20)의 상면에서 돌출된 나노 기둥(10a)을 제거함으로써 형성될 수 있으며, 예를 들어, 기계적 연마(mechanical polishing), 화학적 연마(chemical polishing) 또는 화학적 기계적 연마(chemical mechanical polishing)에 의하여 구현될 수 있다. 본 발명의 다른 실시예에 따른 유연성 소자용 부재는 나노홀(H)을 포함하는 금속 전극(20)의 상면에 돌출되는 구조물이 없으므로, 금속 전극(20) 상에 추가적인 후속 공정(예를 들어, 박막의 증착)이 가능하다는 이점을 가질 수 있다.
도 4c는 도 4a 또는 도 4b에서 도시된 본 발명의 실시예들에 따른 유연성 소자용 부재의 평면을 도해하는 평면도이다.
도 4c를 참조하면, 금속 전극(20)은 복수의 결정립으로 구성된 금속(예를 들어, 구리)을 포함할 수 있으며, 적어도 하나 이상의 나노홀(H)은 복수의 결정립(G)들 간에 형성될 수 있다. 이러한 구성은 증착된 금속 전극(20)을 구성하는 결정립(G)의 평균 크기(d2)가 서로 인접한 나노홀(H) 간의 평균 이격거리(d2)에 대응되도록 증착 공정의 조건을 조절하여 구현할 수 있다. 또한, 이러한 구성은 증착된 금속 전극(20)을 구성하는 결정립(G)의 평균 크기(d2)가 서로 인접한 나노 기둥(10a) 간의 평균 이격거리(d2)에 대응되도록 증착 공정의 조건을 조절하여 구현할 수도 있다. 이러한 결정립(G)의 크기를 가지는 유연성 소자용 부재에 따르면, 전위의 소멸을 용이하게 하여 금속 박막의 반복 굽힘 변형 중 전기적 혹은 기계적 파괴를 막아줄 수 있다. 본 발명의 다른 변형된 실시예에 따르면, 금속 전극(20)은 복수의 결정립으로 구성된 금속(예를 들어, 구리)을 포함할 수 있으며, 상기 복수의 결정립 중 적어도 하나의 결정립(G)은 적어도 하나 이상의 나노홀(H)을 포함할 수 있다.
도 4d는 본 발명의 또 다른 실시예에 따른 유연성 소자용 부재의 단면을 도해하는 단면도이다.
도 4d를 참조하면, 본 발명의 또 다른 실시예에 따른 유연성 소자용 부재는 기판(10)과 기판(10) 상에 배치되며 적어도 하나 이상의 나노홀(H)을 포함하는 금속 전극(20)을 구비할 수 있다. 본 발명의 또 다른 실시예에 따른 유연성 소자용 부재에서는, 기판(10) 상에 나노홀(H)을 관통하는 나노 기둥(도 4a 및 도 4b의 10a)이 최종적으로 구성되지 않을 수 있다.
도 4d에 개시된 구조체는 도 4a 또는 도 4b에 도시된 유연성 소자용 부재에서 나노 기둥(10a)를 제거하는 단계를 추가적으로 수행하여 구현할 수 있다. 나노 기둥(10a)과 기판(10)이 다른 물질로 각각 구성된다면, 식각률의 차이를 가지는 식각 공정을 이용하여 나노 기둥(10a)을 선택적으로 제거할 수 있다. 만약, 나노 기둥(10a)과 기판(10)이 동일한 물질로 구성된다면, 나노 기둥(10a)에 대한 식각 공정의 엔드포인트(end point)를 적절하게 제어하여 나노 기둥(10a)을 선택적으로 제거할 수 있다.
또는, 도 4d에 개시된 구조체는 상면이 평탄한 기판(10)을 먼저 준비하고, 기판(10) 상에 나노 기둥(도 4a 및 도 4b의 10a)을 별도로 형성하지 않고 적어도 하나 이상의 나노홀(H)을 포함하는 금속 전극(20)을 구현할 수도 있다. 나노홀(H)을 포함하는 금속 전극(20)을 형성하는 방법은, 먼저 기판(10) 상에 나노홀(H)이 없는 금속 박막을 먼저 형성하는 단계 이후에, 금속 박막과 식각 선택비를 가지는 나노 크기의 비드(bead)들을 금속 박막의 상면에 형성하고, 비드들을 마스크로 하여 금속 박막을 식각하는 단계를 수행하여 구현할 수 있다.
도 4d를 참조하여 상술한 유연성 소자용 부재에서도, 도 4c와 같이, 금속 전극(20)은 복수의 결정립으로 구성된 금속(예를 들어, 구리)을 포함할 수 있으며, 적어도 하나 이상의 나노홀(H)은 복수의 결정립(G)들 간에 형성될 수 있다. 이러한 구성은 증착된 금속 전극(20)을 구성하는 결정립(G)의 평균 크기(d2)가 서로 인접한 나노홀(H) 간의 평균 이격거리(d2)에 대응되도록 구현할 수 있다. 이러한 결정립(G)의 크기를 가지는 유연성 소자용 부재에 따르면, 전위의 소멸을 용이하게 하여 금속 박막의 반복 굽힘 변형 중 전기적 혹은 기계적 파괴를 막아줄 수 있다. 본 발명의 다른 변형된 실시예에 따르면, 금속 전극(20)은 복수의 결정립으로 구성된 금속(예를 들어, 구리)을 포함할 수 있으며, 상기 복수의 결정립 중 적어도 하나의 결정립(G)은 적어도 하나 이상의 나노홀(H)을 포함할 수 있다.
도 5a는 본 발명의 일 실시예에 따른 유연성 소자용 부재에서 폴리이미드 나노 기둥을 제거한 나노홀을 포함하는 구리 전극을 나타내는 사진이며, 도 5b는 본 발명의 일 실시예에 따른 유연성 소자용 부재에서 폴리이미드 나노 기둥과 나노홀을 포함하는 구리 전극을 나타내는 FIB 이미지이며, 도 5c는 폴리이미드 기판 상에 통상적으로 형성된 구리 박막을 나타내는 FIB 이미지이다.
도 5a를 참조하면, 도 4a 또는 도 4b에 도시된 유연성 소자용 부재에서 나노 기둥(10a)을 완전히 제거한 금속 전극을 구현하였으며, 이에 따르면 금속 전극 내에 나노홀이 전체에 걸쳐 골고루 분포되어 있음을 확인할 수 있다. 본 발명의 일 실시예에 따른 유연성 소자용 부재에서 폴리이미드 나노 기둥과 나노홀을 포함하는 구리 전극에서 구리 박막(도 5b 참조)의 초기저항은 5.78Ω이었으며, 비교를 위하여 폴리이미드의 베어(bare) 기판 상에 통상적으로 형성된 구리 박막(도 5c 참조)의 초기저항은 4.17Ω 이었다. 본 발명의 일 실시예에 따른 유연성 소자용 부재에서 구리 박막의 초기저항이 통상적인 구리 박막의 초기저항보다 약 38% 더 높게 나타났지만, 후술하는 것처럼, 반복적인 변형을 거치면서 나타나는 최종적인 전기저항은 본 발명의 일 실시예에 따른 유연성 소자용 부재가 더 낮으며 더욱 안정적이다. 도 5b 및 도 5c의 FIB 이미지에 따르면, 나노홀 구조를 가지는 구리 박막의 결정립 크기는 일반적인 구리 박막의 결정립 크기와 비슷함을 확인할 수 있었다.
도 6a는 본 발명의 일 실시예에 따른 유연성 소자용 부재에 대하여 굽힘 피로 평가 시스템을 개괄적으로 도해한 개념도이며, 도 6b는 본 발명의 일 실시예에 따른 유연성 소자용 부재에 대하여 도 6a의 시스템을 이용하여 측정한 굽힘 피로 평가 결과이다.
구체적으로, 도 6a는 본 발명의 일 실험예에 사용된 굽힘 피로 실험기의 개략도이며, 도 6b는 굽힘 피로 시험시 폴리이미드 기판에 발생하는 최대 변형률을 도시하였으며, C 구역은 강한 주기성을 유지한 곳을 나타낸다. 도 6b에서 우측의 구조체는 C 구역의 주기적인 나노홀 구조를 도해하며, 빨간 상자는 C 지역의 대표체적요소(representative volume element,RVE)를 나타낸다.
유연성 기판 상의 금속 시편(100)은 70 mm 길이, 15 mm 길이로 자른 후 평행한 두 판 사이에 양쪽 끝을 고정한 채 위치한다. 위쪽판은 고정시키고 아래쪽 판을 반복 이동시키면서 도 6a의 화살표에 나타낸 듯이 굽힘 변형 시험을 실시하였다. 두 판 사이의 간격은 7.8 mm 로 이는 금속 박막에 1.6% 변형률이 가해지는 조건이다. 반복 이동 거리는 10 mm 였고 주기는 5Hz 였다.
굽힘 변형 실험 중의 전기 저항 변화는 전류 및 전압 측정기(Agilent 34410A)를 이용해 500,000 회까지 측정하였다. 그 후 시편(100)은 주사 전자 현미경 (FE-SEM, Hitachi S-4800)을 통해 관찰하였다. 나노홀 근처의 응력 상태와 크랙 형성, 전파에 미치는 영향을 알기 위해 유한요소법(FEM)을 실시하였다. 전산 모사 기술 중 전체 구조 중 주기성을 가지는 구조를 이용한 대표체적요소(representative volume element, RVE)를 응용하였다. 전체 시편이 굽힘 변형이 균일하기 때문에 나노홀 구조는 랜덤한 구조가 주기적으로 반복된 구조로 볼 수 있다. 하지만, 변형률은 도 6b에서와 같이 각각의 영역에 따라 다르게 나타나므로 대표체적요소(RVE) 구조를 직접 사용할 수 없다. 만약 전체를 모두 모델링을 만든다면 너무 많은 나노홀이 박막에 존재하므로 사실상 불가능하다. 대신 발명자는 이중 구조의 모델링을 실시하였다(도 6b 참조). 이 개념은 국부적인 곳에서는 주기성이 매우 강하기 때문에 가능하다. 도 6b에 C로 표시한 부분과 같이 이 지역에는 수백 혹은 수천개의 단위 구조들이 있기 때문에 주기성이 충분히 강하다고 가정할 수 있다.
폴리이미드의 두께는 125 μm 로서, 이는 구리 200 nm 두께보다 훨씬 두껍기 때문에 구리의 응력은 기판에 영향을 받는 것으로 가정하였다. 모델링 상에서 경계 조건은 수식으로 나타낼 수 있다.
uB - uA = (F-I)(XB-XA)
여기에서, F는 주어진 변형 그래디언트(the given deformation gradient)이며, u 는 대표 변위(represents displacement), X는 대표 위치(represents position), 그리고 I 는 아이덴터티 텐서(identity tensor)를 나타낸다. 아래첨자 A 와 B 비는 대표체적요소(RVE) 내 임의의 두 지점을 나타낸다. 전체 모델링은 3차원 완전 소성 변형 모델을 사용하였다. 계산에 이용한 재료(구리와 폴리이미드)의 물성치를 표 1에 나타내었다. 구리의 영계수는 130 GPa을 사용하였고 구리의 항복 강도는 200 nm 두께에서 Spaepen의 결과에 따라 1 GPa 을 사용하였다. 가공 경화는 소성 변형이 작기 때문에 고려하지 않았다.
Figure 112012086931420-pat00001
도 7a는 굽힘 변형 회수에 따른 통상적인 구리 전극과 본 발명의 일 실시예에 따른 나노홀을 포함하는 구리 전극을 비교한 결과들을 비교한 그래프이며, 도 7b 내지 도 7e는 굽힘 변형 회수에 따른 통상적인 구리 전극과 본 발명의 일 실시예에 따른 나노홀을 포함하는 구리 전극을 비교한 결과들을 비교한 사진들이다.
구체적으로, 도 7a는 굽힘 변형 회수에 따른 나노홀을 포함하는 구리 전극(A)과 일반 구리 전극(B)의 전기 저항 변화를 나타낸 그래프이고, 도 7b와 도 7c는 일반 구리 전극의 파괴 양상을 나타낸 사진들이다. 도 7d 및 도 7e는 나노홀을 포함하는 구리 전극의 500,000회 굽힘 이후 모습을 나타낸 사진들인데, 굽힘 방향은 수평 방향이다.
도 7a는 굽힘 변형 회수에 따른 나노홀을 포함하는 구리 전극(A)과 일반 전극(B)의 전기 저항 변화를 보여준다. 일반 구리 전극의 전기 저항은 굽힘 변형이 반복됨에 따라 증가하였다. 10,000회 정도 에서 100% 증가하였고, 20,000회 정도에서 200% 까지 증가하였다. 200,000회 이상에서는 전기 저항 변화 속도는 늦어졌지만, 500,000회에서는 300% 이상의 증가를 나타냈다. 500,000회 이후 최종 저항은 17.35Ω였다 .
이와 다르게 나노홀을 포함하는 구리 전극은 매우 낮은 전기 저항 변화를 보였다. 최종 저항은 6.36Ω 였다. 나노홀을 포함하는 구리 전극의 전기 저항 변화폭은 10% 이하였다. 이러한 작은 변화 폭은 10,000회 이전의 초기 단계에서 일어났다. 10,000회 이후에는 전기 저항 변화가 일어나지 않아서 500,000 회까지 전기저항 변화가 유지되었다. 아마도 더 많은 반복이 가해져도 전기 저항은 변화하지 않을 것이라 예상된다. 피로에 따른 저항의 증가는 크랙의 형성과 전파와 관계가 있다. 위와 같은 전기 저항 변화는 크랙 형성은 일어나지만, 크랙 전파는 일어나지 않는다는 것을 의미한다.
따라서 피로 파괴가 일어나지 않은 금속 전극의 미세구조와 전산 모사를 통해 나노홀 구조에서 크랙 형성에 대해 알아보았다. 도 7b와 도 7c는 일반 구리 전극의 50 0,000회 굽힘 이후의 SEM 사진이다. 길이 약 100 mm 의 크랙이 굽힘 방향에 수직하게 형성된 것이 관찰되었다. 피로 파괴는 크랙 형성과 전파에 따라 일어나는데 박막에서는 반복 변형 중 전위의 이동이 익스트루젼(extrusion)과 인트루젼(intrusion)으로 이루어진 돌출부(protrusion)를 형성하여 응력 집중 현상이 일어나서 크랙이 형성되게 된다. 이러한 돌출부 형성도 관찰되었다(도 7b 및 도7c). 이러한 크랙 형성은 1000회 이전에 일어나서 전기 저항의 변화를 일으키며 크랙은 계속해서 전파하게 된다. 계속 전파된 크랙은 전기 저항의 변화를 가져와 결국 300% 이상의 저항 변화를 유발한다.
이와는 대조적으로, 나노홀을 포함하는 구리 전극의 크랙 형성과 전파는 일반 구리 전극과 매우 다르다. 나노홀을 포함하는 구리 전극은 돌출부 형성이 도 7d와 도 7e와 같이 전혀 관찰되지 않았다. 나노홀을 포함하는 구리 전극의 모습은 굽힘 변형 전이나 후에 거의 비슷한 모습을 나타냈다. 이러한 이점은 다음과 같은 두가지 측면에서 해석할 수 있다. 첫번째, 돌출부가 형성되지 않은 점은 전위의 이동에 따른 피로 크랙의 형성이 나노 구조 구리 박막에서는 완벽히 억제되었다는 점이다. 둘째, 긴 크랙이 보이지 않은 점은 크랙 끝이 뭉뚝해지는 나노홀 효과 때문에 크랙의 전파가 일어나지 않았다는 점이다. 앞에서 언급한 것처럼, 크랙의 형성은 전위의 이동과 축적에 의한 돌출부의 형성과 깊은 관계가 있다. 전산 모사에서도 나타났듯이, 구리 박막에는 인장 응력이 가해지게 된다. 따라서 구리 박막에는 소성변형이 일어나게 된다.
도 8a 내지 도 8e는 다양한 구리 박막에 대한 모사에 따른 변형 결과를 도해하는 도면들이다.
구체적으로, 도 8a는 일반 구리 박막, 도 8b는 나노홀 구조 구리 박막, 도 8c는 크랙이 형성된 나노홀 구조 박막, 도 8d는 크랙이 형성된 일반 박막 및 도 8e는 크랙이 형성된 나노홀 박막에 대하여 전산 모사에 따른 변형 결과(equivalent plastic strain)를 도해한다.
인장 변형 동안 전위는 슬립면을 따라 이동하여 표면에서 소멸되고 돌출부의 형성을 유발한다. 동일한 변형율 분포는 표면에 같은 확률로 돌출부의 형성을 유발한다. 반면에 나노홀 구조에서는 소성 변형은 나노홀 근처의 표면에서 집중적으로 일어나게 된다. 소성 변형이 집중되기 때문에 크랙 형성은 한곳에서 일어나야 한다. 하지만 실제 결과에서는 돌출부가 관찰되지 않았다 대신 돌출부가 없는 짧은 크랙들이 도8e와 같이 관찰되었다. 이러한 현상은 나노홀이 전위의 소멸 장소로 작용한 것으로 설명할 수 있다. 일반적인 결정립 크기는 나노홀 간의 거리와 비슷하다. 따라서 결정립 한 개는 여러 개의 나노홀을 가지게 된다. 구리 박막의 표면적은 나노홀 때문에 커지게 되고 결과적으로 전위는 슬립면을 따라 축적되는 것이 아니라 3차원 구조의 나노홀 구조의 표면에서 소멸된다.
더욱이 짧은 크랙의 형성은 약간의 여유를 주기 때문에 변형성을 더 좋게 만들 수 있다. 전산모사 결과에 따르면 크랙은 전체 변형률을 낮추었고 이는 먼저 생긴 크랙이 이후 크랙 형성을 저지시킨다고 할 수 있다(도 8b 및 도8c, 표 2 참조). 표 2는 전산 모사에 따른 변형 결과(Calculated average and maximum equivalent plastic strain of each FE model)를 나타내는 표이다.
Figure 112012086931420-pat00002
크랙 전파에 관해 살펴보면, 나노홀 근처에서는 몇 개의 짧은 크랙(<1 ㎛)이 관찰되었다. 도 7e에 나타낸 것과 같은 짧은 크랙에 의해 전기 저항이 10% 정도 증가한 것이다. 그러나 이러한 짧은 크랙이 일반 전극의 파괴 양상인 도 7a와 같은 긴 크랙으로 전파되지 않았다. 이는 크랙의 전파와 관련된 것으로 크랙 팁을 뭉툭하게 만드는 효과와 관련이 있다. 전산 모사의 도 8d에서 나타냈듯이, 일반 구리 박막의 어느 부위에서 크랙이 발생한 경우 크랙 끝 부분은 전파 단계에서 매우 날카롭다. 전파단계에서 장애물이 없기 때문에 크랙은 계속해서 전파하게 된다. 하지만 나노홀은 크랙 끝을 뭉툭하게 함으로써 크랙 전파를 막는 장애물이 될 수 있다(도 8e). 전산 모사 결과에 의하면(도 8d 및 도 8e), 뭉툭한 끝은 가진 크랙이 전파가 덜 될 것이라는 것을 예측할 수 있다.
결론적으로 나노홀 구조를 가지는 금속 전극은 굽힘 변형 중에 피로 파괴에 대한 저항성을 급격하게 증가시켰다. 일반 전극은 300% 이상의 변화를 나타낸 반면 나노홀 구조를 가지는 금속 전극은 500,000회 굽힘 이후에도 10% 이하의 전기 저항 변화를 나타냈다. 이러한 구조는 유연성 소자의 장기 신뢰성 향상에 도움이 될 것이다. 피로 파괴 저항성 향상의 원인은 다음과 같이 설명할 수 있다.
첫째 , 나노홀 구조는 (a) 국부 영역에 소성 변형을 가하여 (b) 나노홀 근처에서 전위의 소멸을 통해 돌출부의 형성을 억제하고 (c) 크랙 형성에 따라 변형성을 보장하게 된다. 둘째, 나노홀 전극은 크랙 끝 부분을 뭉툭하게 만듦으로써 응력 집중을 해소하여 크랙 전파가 일어나지 않게 한다. 따라서 나노홀 구조를 포함하는 금속 전극은 일반 전극에서 나타나던 피로 파괴가 나타나지 않았다. 이러한 결과는 고신뢰성 유연성 소자 제작을 위한 금속 전극 개발을 위해 사용될 것으로 예상된다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (20)

  1. 삭제
  2. 기판; 및
    상기 기판 상에 형성되며, 적어도 하나 이상의 나노홀을 포함하는, 금속 전극;
    을 구비하고,
    상기 기판은 적어도 하나 이상의 나노 기둥이 형성된 기판을 포함하고,
    상기 나노 기둥은 상기 나노홀을 관통하는, 유연성 소자용 부재.
  3. 제 2 항에 있어서,
    상기 나노 기둥은 상기 기판과 일체를 이루면서 상기 기판의 상면에서 상부로 신장하는, 유연성 소자용 부재.
  4. 제 2 항에 있어서,
    상기 금속 전극은 상기 기판의 전면(全面) 상에 형성된 판상형의 금속 전극을 포함하는, 유연성 소자용 부재.
  5. 제 2 항에 있어서,
    상기 나노 기둥은 상기 나노홀의 측벽과 이격된, 유연성 소자용 부재.
  6. 제 2 항에 있어서,
    상기 기판과 상기 나노 기둥은 폴리이미드를 포함하여 구성되고, 상기 금속 전극은 구리를 포함하여 구성되는, 유연성 소자용 부재.
  7. 제 2 항에 있어서,
    상기 적어도 하나 이상의 나노 기둥은 복수의 나노 기둥을 포함하며, 상기 적어도 하나 이상의 나노홀은 복수의 나노홀을 포함하는, 유연성 소자용 부재.
  8. 제 7 항에 있어서,
    상기 복수의 나노 기둥의 각각은 상기 복수의 나노홀의 각각을 관통하는, 유연성 소자용 부재.
  9. 제 7 항에 있어서,
    상기 금속 전극은 복수의 결정립으로 구성된 금속을 포함하며,
    상기 복수의 결정립 중 적어도 하나의 결정립은 상기 적어도 하나 이상의 나노홀을 포함하는, 유연성 소자용 부재.
  10. 제 7 항에 있어서,
    상기 금속 전극은 복수의 결정립으로 구성된 금속을 포함하며,
    상기 적어도 하나 이상의 나노홀은 상기 복수의 결정립 간에 형성된, 유연성 소자용 부재.
  11. 제 7 항에 있어서,
    상기 금속 전극은 복수의 결정립으로 구성된 금속을 포함하며,
    상기 결정립의 평균 크기는 서로 인접한 상기 나노홀 간의 평균 이격거리에 대응되는, 유연성 소자용 부재.
  12. 제 7 항에 있어서,
    상기 금속 전극은 복수의 결정립으로 구성된 금속을 포함하며,
    상기 결정립의 평균 크기는 서로 인접한 상기 나노 기둥 간의 평균 이격거리에 대응되는, 유연성 소자용 부재.
  13. 제 7 항에 있어서,
    상기 나노 기둥의 평균 두께와 평균 높이 및 서로 인접한 상기 나노 기둥 간의 평균 이격거리는 수십 나노미터 내지 수백 나노미터인, 유연성 소자용 부재.
  14. 삭제
  15. 기판을 제공하는 단계; 및
    상기 기판 상에, 적어도 하나 이상의 나노홀을 포함하는, 금속 전극을 형성하는 단계;
    를 구비하고,
    상기 기판을 제공하는 단계는, 적어도 하나 이상의 나노 기둥이 형성된 상기 기판을 제공하는 단계를 포함하고,
    상기 기판 상에, 적어도 하나 이상의 나노홀을 포함하는, 금속 전극을 형성하는 단계는, 상기 기판 상에, 상기 나노 기둥이 관통하는 적어도 하나 이상의 나노홀을 포함하는, 금속 전극을 형성하는 단계를 포함하는,
    유연성 소자용 부재의 제조방법.
  16. 제 15 항에 있어서,
    상기 적어도 하나 이상의 나노 기둥이 형성된 기판을 제공하는 단계는,
    상면이 평탄한 기판을 준비하는 단계; 및
    상기 상면이 평탄한 기판의 상부의 일부를 식각함으로써 상기 적어도 하나 이상의 나노 기둥을 형성하는 단계;
    를 구비하는, 유연성 소자용 부재의 제조방법.
  17. 제 15 항에 있어서,
    상기 기판 상에, 상기 나노 기둥이 관통하는 적어도 하나 이상의 나노홀을 포함하는, 금속 전극을 형성하는 단계는,
    상기 기판 상에 열증발(thermal evaporation) 공정에 의하여 금속을 증착하는 단계를 포함하는, 유연성 소자용 부재의 제조방법.
  18. 제 17 항에 있어서,
    상기 열증발 공정은 상기 나노 기둥의 상단에 상기 금속의 오버행(overhang)이 형성될 수 있는 조건에서 수행되는, 유연성 소자용 부재의 제조방법.
  19. 제 15 항에 있어서,
    상기 기판 상에, 상기 나노 기둥이 관통하는 적어도 하나 이상의 나노홀을 포함하는, 금속 전극을 형성하는 단계 이후에,
    상기 나노 기둥 중에서 상기 금속 전극의 상면으로 돌출되는 부분을 제거하는 단계;를 더 구비하는, 유연성 소자용 부재의 제조방법.
  20. 제 15 항에 있어서,
    상기 적어도 하나 이상의 나노 기둥이 형성된 기판을 제공하는 단계는,
    상면이 평탄한 기판을 준비하는 단계; 및
    상기 상면이 평탄한 기판의 상에 상기 적어도 하나 이상의 나노 기둥을 성장시키는 단계;
    를 구비하는, 유연성 소자용 부재의 제조방법.
KR1020120118694A 2011-11-28 2012-10-24 유연성 소자용 부재 및 그 제조방법 KR101414096B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2012/010055 WO2013081347A1 (ko) 2011-11-28 2012-11-26 유연성 소자용 부재 및 그 제조방법
US14/360,836 US9510445B2 (en) 2011-11-28 2012-11-26 Member for flexible element and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20110125364 2011-11-28
KR1020110125364 2011-11-28

Publications (2)

Publication Number Publication Date
KR20130059266A KR20130059266A (ko) 2013-06-05
KR101414096B1 true KR101414096B1 (ko) 2014-07-02

Family

ID=48858253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120118694A KR101414096B1 (ko) 2011-11-28 2012-10-24 유연성 소자용 부재 및 그 제조방법

Country Status (2)

Country Link
US (1) US9510445B2 (ko)
KR (1) KR101414096B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110094261A (ko) * 2011-08-02 2011-08-23 강원대학교산학협력단 금속 나노 링 패턴을 이용한 나노 구조물의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709929B2 (en) * 2001-06-25 2004-03-23 North Carolina State University Methods of forming nano-scale electronic and optoelectronic devices using non-photolithographically defined nano-channel templates
US7705280B2 (en) * 2006-07-25 2010-04-27 The Board Of Trustees Of The University Of Illinois Multispectral plasmonic crystal sensors
EP1946833A1 (en) * 2006-12-21 2008-07-23 Interuniversitair Microelektronica Centrum Catalyst nanoparticles for obtaining carbon nanotubes
JP2008163397A (ja) 2006-12-28 2008-07-17 Fujitsu Ltd 柱状ナノ粒子、その製造方法及び磁気記録媒体
WO2010101355A2 (ko) * 2009-03-06 2010-09-10 고려대학교 산학협력단 키메릭 단백질, 그 제조방법 및 그 키메릭 단백질이 고정화된 나노센서 및 그 응용
KR101089860B1 (ko) 2009-06-09 2011-12-05 삼성전기주식회사 슈퍼캐패시터 및 그 제조방법
US20110166045A1 (en) * 2009-12-01 2011-07-07 Anuj Dhawan Wafer scale plasmonics-active metallic nanostructures and methods of fabricating same
US9011705B2 (en) * 2011-07-28 2015-04-21 Agency For Science, Technology And Research Method of forming a polymer substrate with variable refractive index sensitivity

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110094261A (ko) * 2011-08-02 2011-08-23 강원대학교산학협력단 금속 나노 링 패턴을 이용한 나노 구조물의 제조 방법

Also Published As

Publication number Publication date
US9510445B2 (en) 2016-11-29
US20140338961A1 (en) 2014-11-20
KR20130059266A (ko) 2013-06-05

Similar Documents

Publication Publication Date Title
US9859513B2 (en) Integrated multi-terminal devices consisting of carbon nanotube, few-layer graphene nanogaps and few-layer graphene nanoribbons having crystallographically controlled interfaces
Kim et al. Graphene nanoribbons obtained by electrically unwrapping carbon nanotubes
Bissett et al. Effect of domain boundaries on the Raman spectra of mechanically strained graphene
JP5572214B2 (ja) ナノ構造製造用抵抗加熱デバイス
Chae et al. Double-sided graphene oxide encapsulated silver nanowire transparent electrode with improved chemical and electrical stability
Eres et al. Cooperative island growth of large-area single-crystal graphene on copper using chemical vapor deposition
Gunther et al. Single terrace growth of graphene on a metal surface
Olle et al. Yield and shape selection of graphene nanoislands grown on Ni (111)
Wu et al. Microstructure-hardened silver nanowires
Zhang et al. Comparison of graphene growth on single-crystalline and polycrystalline Ni by chemical vapor deposition
Lee et al. ZnO nanorod− graphene hybrid architectures for multifunctional conductors
Hong et al. Controlled van der Waals heteroepitaxy of InAs nanowires on carbon honeycomb lattices
US6083624A (en) Carbon material and method of preparing the same
US7115306B2 (en) Method of horizontally growing carbon nanotubes and device having the same
Liu et al. Thinning segregated graphene layers on high carbon solubility substrates of rhodium foils by tuning the quenching process
Chen et al. Controllable fabrication of large-area wrinkled graphene on a solution surface
Kim et al. Fatigue‐free, electrically reliable copper electrode with nanohole array
KR20110006644A (ko) 그래핀 시트의 제조 방법, 그래핀 적층체, 변형 수용성 그래핀 시트의 제조 방법, 변형 수용성 그래핀 시트, 및 이를 이용하는 소자
Kumar et al. Chemical vapor deposition of carbon nanotubes on monolayer graphene substrates: reduced etching via suppressed catalytic hydrogenation using C2H4
JP5194514B2 (ja) 基板構造及びその製造方法
Yi et al. Selectively patterned regrowth of bilayer graphene for self-integrated electronics by sequential chemical vapor deposition
TW200539276A (en) Fabrication and use of superlattice
KR101414096B1 (ko) 유연성 소자용 부재 및 그 제조방법
AuBuchon et al. Control of carbon capping for regrowth of aligned carbon nanotubes
Hwang et al. Bending fatigue behavior of silver nanowire networks with different densities

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180521

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190520

Year of fee payment: 6