KR101413917B1 - Phase locked loop - Google Patents
Phase locked loop Download PDFInfo
- Publication number
- KR101413917B1 KR101413917B1 KR1020130076836A KR20130076836A KR101413917B1 KR 101413917 B1 KR101413917 B1 KR 101413917B1 KR 1020130076836 A KR1020130076836 A KR 1020130076836A KR 20130076836 A KR20130076836 A KR 20130076836A KR 101413917 B1 KR101413917 B1 KR 101413917B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- voltage
- loop
- control
- phase locked
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims abstract description 64
- 230000004044 response Effects 0.000 claims abstract description 16
- 238000007599 discharging Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 15
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 12
- 230000003111 delayed effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 23
- 239000003990 capacitor Substances 0.000 description 10
- 230000008859 change Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 230000009467 reduction Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 2
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
본 발명은 위상고정루프에 관한 것으로, 더욱 상세하게는 아날로그대역선택루프로 대역을 선택한 다음 미세루프로 동작하는 위상 고정 루프에 관한 것이다.BACKGROUND OF THE
위상고정루프(PLL: Phase Locked Loop)는 기준신호와 출력신호의 위상을 지속적으로 비교하고, 그 결과에 기초하여 주파수를 보정함으로써 출력신호가 항상 일정한 주파수를 유지하도록 하는 회로로서, 통신 시스템 등의 전자 시스템에 일반적으로 구비되는 기본 회로들 중 하나이다. 위상고정루프는 위상주파수검출기(PFD: Phase Frequency Detector), 전하펌프(CP: Charge Pump), 루프필터(LP: Loop Filter), 전압제어발진기(VCO: Voltage Controlled Oscillator) 및 분주기(DIV: Divider)로 구성된다.A phase locked loop (PLL) is a circuit that continuously compares the phases of a reference signal and an output signal, and corrects the frequency based on the result, thereby maintaining the output signal at a constant frequency at all times. It is one of the basic circuits commonly found in electronic systems. The phase locked loop is composed of a phase frequency detector (PFD), a charge pump (CP), a loop filter (LP), a voltage controlled oscillator (VCO) and a divider ).
도 1은 종래 기술에 따른 2차 루프필터를 포함하는 위상고정루프를 도시한 블록도이다.1 is a block diagram illustrating a phase locked loop including a secondary loop filter in accordance with the prior art.
위상주파수검출기(10)에서 전압제어발진기(40)의 출력신호(Fvco)를 분주기(50)를 통해 분주한 피드백신호(FDIV)와 기준신호(FREF)의 위상을 비교하여 비교결과에 따라 비교결과신호(UP, DN)를 발생하면, 전하펌프(20)는 비교결과신호(UP, DN)에 상응하는 전류를 2차 루프필터(30)에 제공한다. 전하펌프(20)의 전류를 제공받은 2차 루프필터(30)는 RC지연에 따라 제2 커패시터(Cp)를 먼저 충전시켜 비교결과신호의 활성화 구간동안 충방전전압(VLPF)을 상승(또는 하강)시킨다. 이후, 2차 루프필터(30)는 비교결과신호(UP, DN)의 비활성화 구간동안 제2 커패시터(Cp)에 충전된 전류가 직렬로 연결된 저항(Rz) 및 제1 커패시터(Cz)로 제공되면서 충방전전압(VLPF)을 하강(또는 상승)시킨다. 전압제어발진기(40)는 2차 루프필터(30)에서 제공되는 충방전전압(VLPF)에 기초하여 출력신호(Fvco)를 제공한다.The
이러한 위상고정루프는 위상고정시간을 빠르게 하기 위해 전압제어발진기의 이득을 크게 하여 넓은 대역 특성을 가지도록 설계하지만, 이득이 큰 전압제어발진기는 위상고정루프의 잡음 특성을 나쁘게 한다는 문제점이 있다. 또한, 위상고정루프는 잡음 특성을 좋게 하기 위해 전압제어발진기의 이득을 작게 하여 좁은 대역 특성을 가지도록 설계하지만, 이득이 작은 전압제어발진기는 위상고정루프의 위상고정시간을 길어지게 한다는 문제점이 있다.Although the phase locked loop is designed to have a wide band characteristic by increasing the gain of the voltage controlled oscillator in order to increase the phase fixing time, the voltage controlled oscillator having a large gain has a problem that the noise characteristic of the phase locked loop is deteriorated. In addition, the phase locked loop is designed to have a narrow band characteristic by reducing the gain of the voltage controlled oscillator to improve the noise characteristic, but the voltage controlled oscillator having a small gain has a problem that the phase fixing time of the phase locked loop is lengthened .
따라서, 종래의 위상고정루프는 빠른 위상고정시간과 동시에 좋은 잡음 특성을 가지는데 한계가 있다.Therefore, the conventional phase locked loop has a limitation in having good noise characteristics at the same time with a fast phase fixing time.
본 발명은 상술한 종래 기술의 문제점을 해결하기 위한 것이다. 즉, 빠른 위상고정시간과 동시에 좋은 잡음 특성을 가지는 위상고정루프를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems of the prior art. That is, a phase locked loop having a fast phase fixing time and a good noise characteristic is provided.
본 발명에 의한 위상고정루프는, 기준신호와 출력신호를 분주한 피드백신호의 위상을 비교하고, 비교결과에 따라 비교결과신호를 발생시키는 위상주파수검출기, 상기 비교결과신호에 상응하는 전류를 제공하는 전하펌프, 상기 전하펌프의 전류에 상응하는 충방전전압을 제공하는 루프필터, 상기 루프필터로부터 상기 충방전전압을 제공받고, 상기 위상주파수검출기로부터 비교결과신호를 제공받아 위상고정 상태를 검출하고, 검출결과에 따라 제어전압 및 제어신호를 제공하는 루프대역제어부, 상기 루프대역제어부로부터 상기 제어전압을 제공받는 제1 입력단 및 상기 제어신호를 제공받는 제2 입력단을 포함하고, 상기 제어신호에 상응하여 이득을 조절하여 출력신호를 제공하는 전압제어발진기 및 상기 출력신호를 분주하여 상기 피드백신호를 생성하고, 상기 피드백신호를 상기 위상주파수검출기에 제공하는 분주기를 포함한다.The phase locked loop according to the present invention includes a phase frequency detector for comparing phases of a reference signal and a feedback signal obtained by dividing an output signal and generating a comparison result signal according to a result of the comparison, A loop filter for providing a charging and discharging voltage corresponding to the current of the charge pump, a phase filter for receiving the charge and discharge voltage from the loop filter, receiving a comparison result signal from the phase frequency detector, A loop bandwidth control unit for providing a control voltage and a control signal in accordance with the detection result, a first input terminal receiving the control voltage from the loop bandwidth control unit, and a second input terminal receiving the control signal, A voltage-controlled oscillator for adjusting the gain to provide an output signal; and a voltage-controlled oscillator for frequency- Sex and includes a frequency divider to provide the feedback signal to the phase frequency detector.
일 실시예에서, 상기 루프대역선택제어부는 상기 위상고정 상태의 검출결과 위상고정이 안된 경우 상기 제어전압은 바이어스 전원에 의해 고정되고, 상기 제어신호는 상기 루프필터의 충방전전압에 상응하여 생성되며, 상기 위상고정 상태의 검출결과 위상고정이 근접한 경우 바이어스 전원을 통하여 상기 루프필터의 충방전전압을 바이어스 전원에 고정된 상기 제어전압에 일치시키는 동작을 수행하고, 상기 위상고정 상태의 검출결과 위상고정이 된 경우 일치된 상기 루프필터의 충방전전압과 상기 제어전압을 연결한다.In one embodiment, when the phase-locked state is not detected as a result of detection of the phase-locked state, the control voltage is fixed by a bias power source, and the control signal is generated corresponding to the charge / discharge voltage of the loop filter Performing an operation of matching the charging / discharging voltage of the loop filter with the control voltage fixed to the bias power source through the bias power supply when the phase locking is detected as a result of detection of the phase locking state, And connects the charge / discharge voltage of the loop filter to the control voltage.
일 실시예에서, 상기 루프대역제어부는 상기 비교결과신호를 제공받아 위상고정 상태를 검출하고, 검출결과에 따라 스위칭신호를 제공하는 스위칭신호생성유닛 및 상기 충방전전압을 제공받고, 상기 스위칭신호생성유닛으로부터 제공되는 상기 스위칭신호에 따라 상기 제어전압 및 상기 제어신호를 제공하는 루프대역선택유닛을 포함한다.In one embodiment, the loop bandwidth control unit includes a switching signal generation unit that receives the comparison result signal and detects a phase locked state, and provides a switching signal according to a detection result, and a switching signal generation unit that receives the charging / And a loop band selection unit for providing the control voltage and the control signal in accordance with the switching signal provided from the unit.
일 실시예에서, 상기 스위칭신호생성유닛은 상기 비교결과신호를 제공받아 위상고정 상태를 검출하고, 검출결과에 따라 검출결과신호를 제공하는 위상고정상태표시기 및 상기 위상고정상태표시기로부터 검출결과신호를 제공받아 연산을 통해 상기 스위칭신호인 제1, 제2 및 제3 스위칭신호를 상기 루프대역선택유닛에 제공하는 연산기를 포함한다.In one embodiment, the switching signal generation unit includes a phase locked state indicator that receives the comparison result signal to detect a phase locked state, and provides a detection result signal according to a detection result, and a detection result signal from the phase locked state indicator And a calculator for providing the first, second, and third switching signals, which are the switching signals, to the loop band selection unit through an operation to be provided.
일 실시예에서, 상기 연산기는 제1 앤드게이트, 제2 앤드게이트, 제1 인버터, 제2 인버터 및 버퍼를 포함하며, 상기 제1 스위칭신호는 상기 검출결과신호이고, 상기 제2 스위칭신호는 상기 검출결과신호와 상기 검출결과신호가 제1 인버터를 통하여 반전된 신호를 제1 앤드게이트가 입력받아 연산하여 출력하는 신호이며, 상기 제3 스위칭신호는 상기 검출결과신호가 버퍼를 통하여 지연된 신호와 상기 제2 스위칭신호가 제2 인버터를 통하여 반전된 신호를 제2 앤드게이트가 입력받아 연산하여 출력하는 신호이다.In one embodiment, the operator includes a first AND gate, a second AND gate, a first inverter, a second inverter, and a buffer, wherein the first switching signal is the detection result signal, Wherein the detection result signal and the detection result signal are inverted through the first inverter to a first AND gate, and the third switching signal is a signal for delaying the detection result signal through the buffer, And the second AND gate receives the inverted signal of the second switching signal through the second inverter and outputs the calculated signal.
일 실시예에서, 상기 루프대역선택유닛은 바이어스 전원과 상기 루프필터의 출력 사이에 연결되고, 상기 제2 스위칭신호에 상응하여 스위칭되는 제1 스위치, 상기 제1 스위칭신호에 상응하여 스위칭되고, 일단이 상기 루프필터의 출력에 연결되는 제2 스위치, 상기 루프필터의 출력과 상기 전압제어발진기의 제1 입력단 사이에 연결되고, 상기 제3 스위칭신호에 상응하여 스위칭되는 제3 스위치, 바이어스 전원과 상기 전압제어발진기의 제1 입력단 사이에 연결되고, 상기 제3 스위칭신호에 상응하여 스위칭되는 제4 스위치 및 상기 제2 스위치의 타단과 상기 전압제어발진기의 제2 입력단에 연결되고, 상기 루프필터의 충방전전압이 상기 제2 스위치의 스위칭에 따라 생성되는 입력전압과 기준전압을 비교하고, 비교결과에 따라 상기 제어신호를 제공하는 아날로그대역선택기를 포함한다.In one embodiment, the loop band selection unit comprises a first switch connected between the bias power supply and the output of the loop filter, the first switch being switched in correspondence with the second switching signal, the first switch being switched in response to the first switching signal, A third switch connected between the output of the loop filter and a first input of the voltage controlled oscillator and being switched in response to the third switching signal, A fourth switch connected between the first input terminal of the voltage controlled oscillator and switched in accordance with the third switching signal and a second switch connected to the other end of the second switch and the second input terminal of the voltage controlled oscillator, Comparing a reference voltage with an input voltage at which a discharge voltage is generated in response to the switching of the second switch, and providing the control signal according to a comparison result Day includes a log band selector.
일 실시예에서, 상기 아날로그대역선택기는 기준전원에 직렬로 연결되어 상기 기준전압인 제1 내지 제8 기준전압을 각각 제공하는 복수의 저항, 상기 입력전압과 상기 제1 내지 제8 기준전압을 각각 비교하고, 비교결과에 따라 각각의 비교값을 제공하는 복수의 비교기, 상기 복수의 비교기의 출력에 각각 연결되어 상기 제1 스위칭신호에 상응하여 상기 각각의 비교값을 제공하는 복수의 제5 스위치 및 상기 복수의 제5 스위치의 출력에 각각 연결되고, 상기 각각의 비교값을 저장하거나 제공하여 상기 제어신호인 제1 내지 제8 제어신호를 제공하는 복수의 래치를 포함한다.In one embodiment, the analog band selector includes a plurality of resistors connected in series to a reference voltage source to provide first to eighth reference voltages, respectively, the first to eighth reference voltages, the first to eighth reference voltages, A plurality of comparators connected to the outputs of the plurality of comparators and providing the respective comparison values corresponding to the first switching signal and a plurality of comparators respectively connected to the outputs of the plurality of comparators, And a plurality of latches respectively connected to the outputs of the plurality of fifth switches and storing or providing the respective comparison values to provide the first to eighth control signals as the control signals.
일 실시예에서, 상기 전압제어발진기는 상기 아날로그대역선택기로부터 제공되는 상기 제1 내지 제8 제어신호를 각각 제공받는 복수개의 PMOS트랜지스터를 포함한다.In one embodiment, the voltage controlled oscillator includes a plurality of PMOS transistors that are respectively provided with the first to eighth control signals provided from the analog band selector.
본 발명에 의한 위상고정루프는, 기준신호와 출력신호를 분주한 피드백신호의 위상을 비교하고, 비교결과에 따라 비교결과신호를 발생시키는 위상주파수검출기, 상기 비교결과신호에 상응하는 전류를 제공하는 전하펌프, 상기 전하펌프의 전류에 상응하는 충방전전압을 제공하는 루프필터, 상기 루프필터로부터 상기 충방전전압을 제공받고, 상기 위상주파수검출기로부터 비교결과신호를 제공받아 위상고정 상태를 검출하고, 검출결과에 따라 제어전압 및 제어신호를 제공하는 루프대역제어부, 상기 루프대역제어부로부터 상기 제어전압을 제공받는 제1 입력단, 상기 제어신호를 제공받는 제2 입력단 및 피드백전압을 제공받는 제3 입력단을 포함하고, 상기 제어신호에 상응하여 이득을 조절하여 출력신호를 제공하는 전압제어발진기, 상기 전압제어발진기로부터 제공되는 상기 출력신호에 상응하는 상기 피드백전압을 생성하고, 상기 피드백전압을 상기 전압제어발진기에 피드백시켜 상기 전압제어발진기의 잡음을 제거하는 주파수-전압변환기 및 상기 출력신호를 분주하여 상기 피드백신호를 생성하고, 상기 피드백신호를 상기 위상주파수검출기에 제공하는 분주기를 포함한다.The phase locked loop according to the present invention includes a phase frequency detector for comparing phases of a reference signal and a feedback signal obtained by dividing an output signal and generating a comparison result signal according to a result of the comparison, A loop filter for providing a charging and discharging voltage corresponding to the current of the charge pump, a phase filter for receiving the charge and discharge voltage from the loop filter, receiving a comparison result signal from the phase frequency detector, A first input terminal receiving the control voltage from the loop band control unit, a second input terminal receiving the control signal, and a third input terminal receiving the feedback voltage, A voltage controlled oscillator that adjusts the gain to provide an output signal in accordance with the control signal, A frequency-to-voltage converter that generates the feedback voltage corresponding to the output signal provided from the oscillator and feeds the feedback voltage to the voltage-controlled oscillator to remove noise of the voltage-controlled oscillator, And providing a feedback signal to the phase frequency detector.
일 실시예에서, 상기 루프대역선택제어부는 상기 위상고정 상태의 검출결과 위상고정이 안된 경우 상기 제어전압은 바이어스 전원에 의해 고정되고, 상기 제어신호는 상기 루프필터의 충방전전압에 상응하여 생성되며, 상기 위상고정 상태의 검출결과 위상고정이 근접한 경우 바이어스 전원을 통하여 상기 루프필터의 충방전전압을 바이어스 전원에 고정된 상기 제어전압에 일치시키는 동작을 수행하고, 상기 위상고정 상태의 검출결과 위상고정이 된 경우 일치된 상기 루프필터의 충방전전압과 상기 제어전압을 연결한다.In one embodiment, when the phase-locked state is not detected as a result of detection of the phase-locked state, the control voltage is fixed by a bias power source, and the control signal is generated corresponding to the charge / discharge voltage of the loop filter Performing an operation of matching the charging / discharging voltage of the loop filter with the control voltage fixed to the bias power source through the bias power supply when the phase locking is detected as a result of detection of the phase locking state, And connects the charge / discharge voltage of the loop filter to the control voltage.
일 실시예에서, 상기 루프대역제어부는 상기 비교결과신호를 제공받아 위상고정 상태를 검출하고, 검출결과에 따라 스위칭신호를 제공하는 스위칭신호생성유닛 및 상기 충방전전압을 제공받고, 상기 스위칭신호생성유닛으로부터 제공되는 상기 스위칭신호에 따라 상기 제어전압 및 상기 제어신호를 제공하는 루프대역선택유닛을 포함한다.In one embodiment, the loop bandwidth control unit includes a switching signal generation unit that receives the comparison result signal and detects a phase locked state, and provides a switching signal according to a detection result, and a switching signal generation unit that receives the charging / And a loop band selection unit for providing the control voltage and the control signal in accordance with the switching signal provided from the unit.
일 실시예에서, 상기 스위칭신호생성유닛은 상기 비교결과신호를 제공받아 위상고정 상태를 검출하고, 검출결과에 따라 검출결과신호를 제공하는 위상고정상태표시기 및 상기 위상고정상태표시기로부터 검출결과신호를 제공받아 연산을 통해 상기 스위칭신호인 제1, 제2 및 제3 스위칭신호를 상기 루프대역선택유닛에 제공하는 연산기를 포함한다.In one embodiment, the switching signal generation unit includes a phase locked state indicator that receives the comparison result signal to detect a phase locked state, and provides a detection result signal according to a detection result, and a detection result signal from the phase locked state indicator And a calculator for providing the first, second, and third switching signals, which are the switching signals, to the loop band selection unit through an operation to be provided.
일 실시예에서, 상기 연산기는 제1 앤드게이트, 제2 앤드게이트, 제1 인버터, 제2 인버터 및 버퍼를 포함하며, 상기 제1 스위칭신호는 상기 검출결과신호이고, 상기 제2 스위칭신호는 상기 검출결과신호와 상기 검출결과신호가 제1 인버터를 통하여 반전된 신호를 제1 앤드게이트가 입력받아 연산하여 출력하는 신호이며, 상기 제3 스위칭신호는 상기 검출결과신호가 버퍼를 통하여 지연된 신호와 상기 제2 스위칭신호가 제2 인버터를 통하여 반전된 신호를 제2 앤드게이트가 입력받아 연산하여 출력하는 신호이다.In one embodiment, the operator includes a first AND gate, a second AND gate, a first inverter, a second inverter, and a buffer, wherein the first switching signal is the detection result signal, Wherein the detection result signal and the detection result signal are inverted through the first inverter to a first AND gate, and the third switching signal is a signal for delaying the detection result signal through the buffer, And the second AND gate receives the inverted signal of the second switching signal through the second inverter and outputs the calculated signal.
일 실시예에서, 상기 루프대역선택유닛은 바이어스 전원과 상기 루프필터의 출력 사이에 연결되고, 상기 제2 스위칭신호에 상응하여 스위칭되는 제1 스위치, 상기 제1 스위칭신호에 상응하여 스위칭되고, 일단이 상기 루프필터의 출력에 연결되는 제2 스위치, 상기 루프필터의 출력과 상기 전압제어발진기의 제1 입력단 사이에 연결되고, 상기 제3 스위칭신호에 상응하여 스위칭되는 제3 스위치, 바이어스 전원과 상기 전압제어발진기의 제1 입력단 사이에 연결되고, 상기 제3 스위칭신호에 상응하여 스위칭되는 제4 스위치 및 상기 제2 스위치의 타단과 상기 전압제어발진기의 제2 입력단에 연결되고, 상기 루프필터의 충방전전압이 상기 제2 스위치의 스위칭에 따라 생성되는 입력전압과 기준전압을 비교하고, 비교결과에 따라 상기 제어신호를 제공하는 아날로그대역선택기를 포함한다.In one embodiment, the loop band selection unit comprises a first switch connected between the bias power supply and the output of the loop filter, the first switch being switched in correspondence with the second switching signal, the first switch being switched in response to the first switching signal, A third switch connected between the output of the loop filter and a first input of the voltage controlled oscillator and being switched in response to the third switching signal, A fourth switch connected between the first input terminal of the voltage controlled oscillator and switched in accordance with the third switching signal and a second switch connected to the other end of the second switch and the second input terminal of the voltage controlled oscillator, Comparing a reference voltage with an input voltage at which a discharge voltage is generated in response to the switching of the second switch, and providing the control signal according to a comparison result Day includes a log band selector.
일 실시예에서, 상기 아날로그대역선택기는 기준전원에 직렬로 연결되어 상기 기준전압인 제1 내지 제8 기준전압을 각각 제공하는 복수의 저항, 상기 입력전압과 상기 제1 내지 제8 기준전압을 각각 비교하고, 비교결과에 따라 각각의 비교값을 제공하는 복수의 비교기, 상기 복수의 비교기의 출력에 각각 연결되어 상기 제1 스위칭신호에 상응하여 상기 각각의 비교값을 제공하는 복수의 제5 스위치 및 상기 복수의 제5 스위치의 출력에 각각 연결되고, 상기 각각의 비교값을 저장하거나 제공하여 상기 제어신호인 제1 내지 제8 제어신호를 제공하는 복수의 래치를 포함한다.In one embodiment, the analog band selector includes a plurality of resistors connected in series to a reference voltage source to provide first to eighth reference voltages, respectively, the first to eighth reference voltages, the first to eighth reference voltages, A plurality of comparators connected to the outputs of the plurality of comparators and providing the respective comparison values corresponding to the first switching signal and a plurality of comparators respectively connected to the outputs of the plurality of comparators, And a plurality of latches respectively connected to the outputs of the plurality of fifth switches and storing or providing the respective comparison values to provide the first to eighth control signals as the control signals.
일 실시예에서, 상기 전압제어발진기는 상기 아날로그대역선택기로부터 제공되는 상기 제1 내지 제8 제어신호를 각각 제공받는 복수개의 PMOS트랜지스터를 포함한다.In one embodiment, the voltage controlled oscillator includes a plurality of PMOS transistors that are respectively provided with the first to eighth control signals provided from the analog band selector.
본 발명의 일 실시예에 의한다면, 위상고정루프는 위상고정 상태의 검출결과 위상고정이 안된 경우 전압제어발진기의 이득을 크게하여 넓은 대역 특성을 가지게 함으로써 위상고정루프의 위상고정 시간을 더욱더 빨라지게 한다는 효과가 제공된다. 또한, 본 발명의 일 실시예에 의한다면, 위상고정루프는 위상고정 상태의 검출결과 위상고정이 된 경우 전압제어발진기의 이득을 작게하여 좁은 대역 특성을 가지게 함으로써 위상고정루프의 잡음 특성을 더욱더 좋아지게 하고, 스퍼(spur)를 더욱더 억제할 수 있다는 효과가 제공된다. 또한, 본 발명의 일 실시예에 의한다면, 위상고정루프는 빠른 위상고정시간과 동시에 좋은 잡은 특성을 가질 수 있다는 효과가 제공된다. 또한, 본 발명의 일 실시예에 의한다면, 위상고정루프는 주파수-전압변환기와 전압제어발진기로 구성된 또 하나의 부궤환 루프를 구성함으로써 위상고정루프가 더욱더 안정하게 동작할 수 있다는 효과가 제공된다. 또한, 본 발명의 일 실시예에 의한다면, 위상고정루프는 미세루프에서도 동작하는 주파수-전압변환기를 사용함으로써 잡음을 더욱더 제거할 수 있다는 효과가 제공된다.According to an embodiment of the present invention, when the phase locked loop detects that the phase locked state is not established, the gain of the voltage controlled oscillator is increased to have a wide band characteristic, Is provided. According to an embodiment of the present invention, when the phase locked loop is phase locked as a result of detection of the phase locked state, the gain of the voltage controlled oscillator is reduced to have a narrow band characteristic, And the spur can be further suppressed. Also, according to the embodiment of the present invention, the phase locked loop provides a fast phase locking time and a good catching characteristic at the same time. In addition, according to an embodiment of the present invention, the phase locked loop constitutes another sub feedback loop composed of a frequency-voltage converter and a voltage controlled oscillator, thereby providing an effect that the phase locked loop can operate more stably . In addition, according to an embodiment of the present invention, a phase-locked loop provides an effect of further removing noise by using a frequency-to-voltage converter that operates even in a fine loop.
다만, 본 발명의 효과들은 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.However, the effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned can be clearly understood by those skilled in the art from the following description.
도 1은 종래 기술에 따른 2차 루프필터를 포함하는 위상고정루프를 도시한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 위상고정루프의 전체 구조를 도시한 블록도이다.
도 3은 본 발명의 일 실시예에 따른 (a) 스위칭신호생성유닛을 도시한 블록도이고, (b) 상기 도 3(a)의 스위칭신호생성유닛에서 생성되는 스위칭신호들의 동작을 설명하기 위한 타이밍도이다.
도 4는 본 발명의 일 실시예에 따른 아날로그대역선택기를 도시한 블록도이다.
도 5는 본 발명의 일 실시예에 따른 위상고정루프의 제어전압과 출력신호의 상관관계를 나타내는 그래프이다.
도 6은 본 발명의 일 실시예에 따른 링 구조의 전압제어발진기를 나타내는 회로도이다.
도 7은 본 발명의 일 실시예에 따른 (a) 주파수-전압변환기의 구조를 상세히 나타낸 회로도이고, (b) 주파수-전압변환기에 제공되는 제어신호를 생성하는 제어신호생성부를 나타내는 회로도이며, (c)는 상기 도 7(b)의 제어신호생성부에서 생성되는 제어신호들의 동작을 설명하기 위한 타이밍도이다.
도 8은 본 발명의 일 실시예에 따른 위상고정루프를 나타내는 개념도이다.
도 9는 본 발명의 일 실시예에 따른 위상고정루프를 나타내는 선형모델이다.
도 10은 주파수-전압변환기의 사용 유무에 따른 아날로그대역선택루프로 동작할 때 개루프 전달함수의 보드선도를 나타낸다.
도 11은 주파수-전압변환기의 사용 유무에 따른 미세루프로 동작할 때 개루프 전달함수의 보드선도를 나타낸다.
도 12는 본 발명의 일 실시예에 따른 위상고정루프의 모든 내부 잡음원을 나타내는 선형모델이다.
도 13은 (a) 2차 루프필터를 사용하는 일반적인 위상고정루프와 (b) 본 발명의 일 실시예에 따른 주파수-전압변환기를 포함하는 위상고정루프의 잡음해석을 비교한 그래프이다.
도 14는 본 발명의 일 실시예에 따른 위상고정루프가 아날로그대역선택루프로 동작할 때의 출력변화를 나타내는 그래프이다.
도 15는 본 발명의 일 실시예에 따른 위상고정루프가 아날로그대역선택루프로 동작할 때 루프필터의 충방전전압의 변화를 나타내는 그래프이다.1 is a block diagram illustrating a phase locked loop including a secondary loop filter in accordance with the prior art.
2 is a block diagram illustrating the overall structure of a phase locked loop according to an embodiment of the present invention.
FIG. 3 is a block diagram showing (a) a switching signal generating unit according to an embodiment of the present invention, and (b) a switching signal generating unit for explaining the operation of the switching signals generated in the switching signal generating unit of FIG. Timing diagram.
4 is a block diagram illustrating an analog band selector in accordance with an embodiment of the present invention.
5 is a graph showing a correlation between a control voltage and an output signal of a phase locked loop according to an embodiment of the present invention.
6 is a circuit diagram showing a voltage-controlled oscillator of a ring structure according to an embodiment of the present invention.
FIG. 7 is a circuit diagram showing a detailed structure of a frequency-voltage converter according to an embodiment of the present invention, and FIG. 7B is a circuit diagram showing a control signal generator for generating a control signal provided to the frequency-to- c is a timing chart for explaining the operation of the control signals generated by the control signal generator of FIG. 7 (b).
8 is a conceptual diagram illustrating a phase locked loop according to an embodiment of the present invention.
9 is a linear model illustrating a phase locked loop according to an embodiment of the present invention.
10 shows a board diagram of an open loop transfer function when operating in an analog band selection loop depending on whether a frequency-to-voltage converter is used or not.
11 shows a board diagram of an open loop transfer function when operating as a fine loop depending on whether a frequency-voltage converter is used or not.
12 is a linear model illustrating all internal noise sources of a phase locked loop according to an embodiment of the present invention.
13 is a graph comparing noise analysis of (a) a general phase locked loop using a second loop filter and (b) a phase locked loop including a frequency-to-voltage converter according to an embodiment of the present invention.
FIG. 14 is a graph showing the output change when the phase locked loop according to an embodiment of the present invention operates as an analog band selection loop. FIG.
15 is a graph showing a change in charge / discharge voltage of a loop filter when a phase locked loop according to an embodiment of the present invention operates as an analog band selection loop.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the text. It should be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.
이하에서는, 첨부된 도면을 참조하여 본 발명의 일 실시예에 따른 위상고정루프를 설명한다.
Hereinafter, a phase locked loop according to an embodiment of the present invention will be described with reference to the accompanying drawings.
제1 실시예First Embodiment
도 2는 본 발명의 일 실시예에 따른 위상고정루프의 전체 구조를 도시한 블록도이다.2 is a block diagram illustrating the overall structure of a phase locked loop according to an embodiment of the present invention.
도 2을 참조하면, 본 발명의 일 실시예에 따른 위상고정루프는 위상주파수검출기(100), 전하펌프(200), 루프필터(300), 루프대역제어부(400), 전압제어발진기(500) 및 분주기(600)를 포함한다.Referring to FIG. 2, a phase locked loop according to an embodiment of the present invention includes a
위상주파수검출기(PFD: Phase Frequency Detector)(100)는 기준신호(FREF)와 후술할 분주기(600)로부터 제공되는 피드백신호(FDIV)를 제공받고, 제공받은 기준신호(FREF)와 피드백신호(FDIV)의 위상을 비교하여 비교결과에 따라 비교결과신호(UP, DN)를 발생시킨다. 즉, 위상주파수검출기(100)는 기준신호(FREF)의 위상이 피드백신호(FDIV)의 위상보다 진상(lead) 또는 지상(lag)에 따라 비교결과신호인 업신호(UP) 또는 다운신호(DN)를 발생시킨다. 일 예에서, 위상주파수검출기(100)는 기준신호(FREF)의 위상이 피드백신호(FDIV)의 위상보다 빠른 경우, 즉 진상(lead)인 경우 두 신호의 위상차에 상응하는 비교결과신호인 업신호(UP)를 발생시킨다. 다른 예에서, 위상주파수검출기(100)는 기준신호(FREF)의 위상이 피드백신호(FDIV)의 위상보다 느린 경우, 즉 지상(lag)인 경우 두 신호의 위상차에 상응하는 비교결과신호인 다운신호(DN)를 발생시킨다.The phase frequency detector (PFD: Phase Frequency Detector) (100) the reference signal (F REF), and being provided a feedback signal (F DIV) provided by the
전하펌프(CP: Charge Pump)(200)는 상기 위상주파수검출기(100)로부터 발생되는 비교결과신호(UP, DN)를 제공받고, 비교결과신호(UP, DN)에 상응하는 전류를 후술할 루프필터(300)에 제공한다.A charge pump (CP) 200 receives the comparison result signals UP and DN generated from the
루프필터(LP: Loop Filter)(300)는 전하펌프(200)의 출력에 연결된다. 루프필터(300)는 전하펌프(200)로부터 전류를 제공받고, 제공받은 전하펌프(200)의 전류에 상응하는 충방전전압(VLPF)을 제공한다. 또한, 루프필터(300)는 저항(Rz), 제1 커패시터(Cz) 및 제2 커패시터(Cp)를 포함할 수 있다. 저항(Rz)과 제1 커패시터(Cz)는 직렬로 연결되고, 제2 커패시터(Cp)는 저항(Rz) 및 제1 커패시터(Cz)와 병렬로 연결된다.A loop filter (LP) 300 is connected to the output of the
루프대역제어부(400)는 루프필터(300)의 출력과 위상주파수검출기(100)의 출력에 연결되어 루프필터(300)로부터 충방전전압(VLPF)을 제공받고, 위상주파수검출기(100)로부터 비교결과신호(UP, DN)를 제공받는다. 루프대역제어부(400)는 위상주파수검출기(100)로부터 비교결과신호(UP, DN)를 제공받아 위상고정 상태를 검출하고, 검출결과에 따라 제어전압(Vcon) 및 제어신호(FEff)를 생성한다.The loop
즉, 루프대역제어부(400)는 위상고정 상태의 검출결과 위상고정이 안된 경우 제어전압(Vcon)은 바이어스 전원(Vbias2)에 의해 고정되고, 제어신호(FEff)는 루프필터(300)의 충방전전압(VLPF)에 상응하여 생성되는 동작을 수행한다. 아래에서는 상기와 같은 동작을 아날로그대역선택루프(loop2)로 동작한다고 지칭한다.That is, the
또한, 루프대역제어부(400)는 위상고정 상태의 검출결과 위상고정이 근접한 경우 바이어스 전원(Vbias1)을 통하여 루프필터(300)의 충방전전압(VLPF)을 바이어스 전원(Vbias2)에 고정된 제어전압(Vcon)에 일치시키는 동작을 수행한다.The loop
또한, 루프대역제어부(400)는 위상고정 상태의 검출결과 위상고정이 된 경우 일치된 충방전전압(VLPF)과 제어전압(Vcon)을 연결한다. 아래에서는 상기와 같은 동작을 미세루프(loop1)로 동작한다고 지칭한다.Further, the loop
또한, 루프대역제어부(400)의 제어전압(Vcon)은 전압제어발진기(500)의 제1 입력단(KLPF)에 제공되고, 루프대역제어부(400)의 제어신호(FEff)는 전압제어발진기(500)의 제 2 입력단(KEff)에 제공된다.The control voltage Vcon of the loop
이와 같이, 본 발명의 일 실시예에 따른 위상고정루프는 아날로그대역선택루프와 미세루프를 위상고정 상태에 따라 선택함으로써, 위상고정 상태에 따라 이중 루프구조가 단일 루프로 동작하는 폐루프 구조의 위상고정루프이다. 즉, 본 발명의 일 실시예에 따른 위상고정루프는 아날로그대역선택루프로 동작하여 대역을 선택한 후, 미세루프로 동작하는 구조이다.As described above, the phase locked loop according to an embodiment of the present invention selects the analog band selection loop and the fine loop according to the phase locked state, and thereby, the phase of the closed loop structure in which the dual loop structure operates in a single loop according to the phase locked state It is a fixed loop. That is, the phase locked loop according to an embodiment of the present invention operates as an analog band selection loop to select a band, and then operates as a fine loop.
또한, 루프대역제어부(400)는 스위칭신호생성유닛(410) 및 루프대역선택유닛(420)을 포함할 수 있다. In addition, the loop
스위칭신호생성유닛(410)은 위상주파수검출기(100)에 연결된다. 스위칭신호생성유닛(410)은 위상주파수검출기(100)로부터 비교결과신호(UP, DN)를 제공받아 위상고정 상태를 검출하고, 검출결과에 따라 스위칭신호를 생성하며, 생성된 스위칭신호를 루프대역선택유닛(420)에 제공한다.The switching
도 3은 본 발명의 일 실시예에 따른 (a) 스위칭신호생성유닛을 도시한 블록도이고, (b) 상기 도 3(a)의 스위칭신호생성유닛에서 생성되는 스위칭신호들의 동작을 설명하기 위한 타이밍도이다.FIG. 3 is a block diagram showing (a) a switching signal generating unit according to an embodiment of the present invention, and (b) a switching signal generating unit for explaining the operation of the switching signals generated in the switching signal generating unit of FIG. Timing diagram.
도 3을 참조하면, 스위칭신호생성유닛(410)은 위상고정상태표시기(LSI: Locking Status Indicator)(412) 및 연산기(414)를 포함할 수 있다.Referring to FIG. 3, the switching
위상고정상태표시기(412)는 위상주파수검출기(100)로부터 비교결과신호(UP, DN)를 제공받아 위상고정 상태를 검출하고, 검출결과에 따라 검출결과신호를 제공한다. 구체적으로, 위상고정상태표시기(412)는 위상고정 상태의 검출결과 위상고정이 안된 경우 검출결과신호인 로우신호 "0"을 연산기(414)에 제공한다. 또한, 위상고정상태표시기(412)는 위상고정 상태의 검출결과 위상고정에 근접한 경우 검출결과신호인 하이신호 "1"을 연산기(414)에 제공한다.The phase locked
연산기(414)는 위상고정상태표시기(412)에 연결된다. 연산기(414)는 위상고정상태표시기(412)로부터 검출결과신호를 제공받아 연산을 통해 스위칭신호인 제1, 제2 및 제3 스위칭신호(signal1, 2, 3)를 루프대역선택유닛(420)에 제공한다.The
또한, 연산기(414)는 제1 앤드게이트(AND1), 제2 앤드게이트(AND2), 제1 인버터(INV1), 제2 인버터(INV2) 및 버퍼(BUF)를 포함하여 스위칭신호인 제1, 제2 및 제3 스위칭신호(signal1, 2, 3)를 생성할 수 있다. 즉, 연산기(414)의 제1 스위칭신호(signal1)는 위상고정상태표시기(412)의 검출결과신호일 수 있다. 또한, 연산기(414)의 제2 스위칭신호(signal2)는 검출결과신호와 검출결과신호가 제1 인버터(INV1)를 통하여 반전된 신호를 제1 앤드게이트(AND1)가 입력받아 연산하여 출력하는 신호일 수 있다. 또한, 연산기(414)의 제3 스위칭신호(signal3)는 검출결과신호가 버퍼(BUF)를 통하여 지연된 신호와 제2 스위칭신호(signal2)가 제2 인버터(INV2)를 통하여 반전된 신호를 제2 앤드게이트(AND2)가 입력받아 연산하여 출력하는 신호일 수 있다. 또한, 위상고정 상태에 따라 스위칭신호생성유닛(410)에서 생성되는 제1, 제2 및 제3 스위칭신호(signal1, 2, 3)의 동작은 도 3(b)에 도시된바와 같다.The
계속해서 도 2를 참조하면, 루프대역선택유닛(420)은 루프필터(300)로부터 충방전전압(VLPF)을 제공받는다. 또한, 루프대역선택유닛(420)은 스위칭신호생성유닛(410)으로부터 스위칭신호를 제공받고, 제공받은 스위칭신호에 따라 제어전압(Vcon) 및 제어신호(FEff)를 전압제어발진기(500)에 제공한다. 특히, 루프대역선택유닛(420)의 제어전압(Vcon)은 전압제어발진기(500)의 제1 입력단(KLPF)으로 제공된다. 또한, 루프대역선택유닛(420)의 제어신호(FEff)는 전압제어발진기(500)의 제2 입력단(KEff)으로 제공된다.2, the loop
또한, 루프대역선택유닛(420)은 제1 스위치(SW1), 제2 스위치(SW2), 제3 스위치(SW3), 제4 스위치(SW4) 및 아날로그대역선택기(422)를 포함할 수 있다. 제1 스위치(SW1)는 바이어스 전원(Vbias1)과 루프필터(300)의 출력 사이에 연결되고, 스위칭신호생성유닛(410)으로부터 제공되는 제2 스위칭신호(signal2)에 상응하여 스위칭될 수 있다. 또한, 제2 스위치(SW2)는 일단이 루프필터(300)의 출력에 연결되고, 타단이 아날로그대역선택기(422)에 연결되며, 스위칭신호생성유닛(410)으로부터 제공되는 제1 스위칭신호(signal1)에 상응하여 스위칭될 수 있다. 또한, 제3 스위치(SW3)는 루프필터(300)의 출력과 전압제어발진기(500)의 제1 입력단(KLPF) 사이에 연결되고, 스위칭신호생성유닛(410)으로부터 제공되는 제3 스위칭신호(signal3)에 상응하여 스위칭될 수 있다. 또한, 제4 스위치(SW4)는 바이어스 전원(Vbias2)과 전압제어발진기(500)의 제1 입력단(KLPF) 사이에 연결되고, 스위칭신호생성유닛(410)으로부터 제공되는 제3 스위칭신호(signal3)에 상응하여 스위칭될 수 있다. 또한, 아날로그대역선택기(422)는 제2 스위치(SW2)의 타단과 전압제어발진기(500)의 제2 입력단(KEff)에 연결된다.The loop
위상고정 상태에 따른 루프대역선택유닛(420)의 스위치들(SW1, SW2, SW3, SW4)의 동작 상태는 하기의 표 1과 같이 나타낼 수 있다.The operation states of the switches SW1, SW2, SW3, and SW4 of the loop
Loop statusSW status
Loop status
즉, 위상고정 상태의 검출결과 위상고정이 안된 경우 루프대역선택유닛(420)의 제2 스위치(SW2)와 제4 스위치(SW4)는 단락되고, 제1 스위치(SW1)와 제3 스위치(SW3)는 개방된다. 따라서, 루프대역제어부(400)의 제어전압(Vcon)은 제4 스위치(SW4)에 연결된 바이어스 전원(Vbias2)에 의해 고정되고, 제2 스위치(SW2)에 의한 아날로그대역선택루프(loop2)의 동작을 통해 전체 위상고정루프가 동작을 한다. 이후, 위상고정에 근접한 경우 루프대역선택유닛(420)의 제1 스위치(SW1)와 제4 스위치(SW4)는 단락되고, 제2 스위치(SW2)와 제3 스위치(SW3)는 개방된다. 따라서, 루프필터(300)의 충방전전압(VLPF)을 상기 바이어스 전원(Vbias2)에 의해 고정된 루프대역제어부(400)의 제어전압(Vcon)과 일치시키기 위해 일정 시간 동안 제1 스위치(SW1)에 연결된 바이어스 전원(Vbias1)을 이용하여 맞춰주는 동작을 수행한다. 이후, 제1 스위치(SW1)을 통하여 상기 두 전압을 맞춰주는 동작이 완료되면 제3 스위치(SW3)는 단락되고, 제1 스위치(SW1)와 제2 스위치(SW2) 및 제4 스위치(SW4)는 개방된다. 따라서, 상기 두 전압이 제3 스위치(SW3)를 통해 연결되면서 최종적으로 미세루프(loop1)로 동작을 수행한다.That is, when the phase is not fixed as a result of detection of the phase locked state, the second switch SW2 and the fourth switch SW4 of the loop
도 4는 본 발명의 일 실시예에 따른 아날로그대역선택기를 도시한 블록도이다.4 is a block diagram illustrating an analog band selector in accordance with an embodiment of the present invention.
도 4를 참조하면, 아날로그대역선택기(422)는 루프필터(300)의 충방전전압(VLPF)이 제2 스위치(SW2)의 스위칭에 따라 생성되는 입력전압(Vcoarse)과 기준전압을 비교하고, 비교결과에 따라 제어신호(FEff)를 생성하며, 생성된 제어신호(FEff)를 전압제어발진기(500)의 제2 입력단(KEff)에 제공한다.4, the
또한, 아날로그대역선택기(422)는 복수의 저항(R1 내지 R9), 복수의 비교기(C1 내지 C8), 복수의 제5 스위치(SW5_1 내지 SW5_8) 및 복수의 래치(Latch1 내지 Latch8)를 포함할 수 있다. 복수의 저항(R1 내지 R9)은 기준전원(VDD)에 직렬로 연결되고, 기준전원(VDD)의 전압을 분배하여 제1 내지 제8 기준전압(Vref1 내지 Vref8)을 제공할 수 있다. 복수의 비교기(C1 내지 C8)는 루프필터(300)의 충방전전압(VLPF)이 제2 스위치(SW2)의 스위칭에 따라 생성되는 입력전압(Vcoarse)과 기준전원(VDD)으로부터 분배되는 제1 내지 제8 기준전압(Vref1 내지 Vref8)을 각각 비교하고, 비교결과에 따라 각각의 비교값(Fc1 내지 Fc8)을 제공할 수 있다. 복수의 제5 스위치(SW5_1 내지 SW5_8)는 복수의 비교기(C1 내지 C8)의 출력에 각각 연결되어 스위칭신호생성유닛(410)으로부터 제공되는 제1 스위칭신호(signal1)에 상응하여 각각의 비교값(Fc1 내지 Fc8)을 복수의 래치(Latch1 내지 Latch8)에 제공할 수 있다. 복수의 래치(Latch1 내지 Latch8)는 복수의 제5 스위치(SW5_1 내지 SW5_8)의 출력에 각각 연결되어 각각의 비교값(Fc1 내지 Fc8)을 제공받고, 제공받은 각각의 비교값(Fc1 내지 Fc8)을 저장하거나 제공하여 제1 내지 제8 제어신호(BS1 내지 BS8)를 생성하며, 생성된 제1 내지 제8 제어신호(BS1 내지 BS8)를 전압제어발진기(500)의 제2 입력단(KEff)에 제공할 수 있다.The
아날로그대역선택기(422)는 위상고정이 안된 경우, 즉 아날로그대역선택루프(loop2)로 동작하는 경우 입력전압(Vcoarse)과 제1 내지 제8 기준전압(Vref1 내지 Vref8)을 각각의 비교기(C1 내지 C8)를 통하여 비교하고, 비교결과에 따라 각각의 비교값(Fc1 내지 Fc8)을 출력한다. 출력된 각각의 비교값(Fc1 내지 Fc8)은 각각의 래치(Latch1 내지 Latch8)를 통하여 저장되고, 각각의 래치(Latch1 내지 Latch8)의 출력인 제1 내지 제8 제어신호(BS1 내지 BS8)를 전압제어발진기(500)의 제2 입력단(KEff)에 제공할 수 있다. 또한, 아날로그대역선택기(422)는 위상고정이 근접한 경우 각각의 제5 스위치(SW5_1 내지 SW5_8)가 개방되어 각각의 래치(Latch1 내지 Latch8)와 루프필터(300)가 차단된다. 각각의 래치(Latch1 내지 Latch8)와 루프필터(300)가 차단되기 전에 아날로그대역선택기(422)에서 정해진 제1 내지 제8 제어신호(BS1 내지 BS8)는 각각의 래치(Latch1 내지 Latch8)에 고정되어 있어 입력전압(Vcoarse)의 변동이 생겨 각각의 비교기(C1 내지 C8)의 출력인 비교값(Fc1 내지 Fc8)이 변하더라도 더 이상의 대역이동은 발생하지 않는다.The
도 5는 본 발명의 일 실시예에 따른 위상고정루프의 제어전압과 출력신호의 상관관계를 나타내는 그래프이다.5 is a graph showing a correlation between a control voltage and an output signal of a phase locked loop according to an embodiment of the present invention.
도 5를 참조하면, 위상고정루프는 아날로그대역선택루프(loop2)로 동작할 때, 즉 아날로그대역선택기(422)의 제어신호(FEff)가 변할 때마다 대역이 선택되고, 제어전압(Vcon)은 고정되어 있다가 어떤 대역이 최종적으로 선택된 후, 위상고정에 근접하게 되면 위상고정루프는 미세루프 동작(loop1)으로 전환되면서 최종적으로 안정하게 동작할 수 있다.5, when the phase locked loop operates in the analog band selection loop (loop 2), that is, whenever the control signal F Eff of the
즉, 아날로그대역선택루프(loop2)로 동작하는 경우 위상고정루프는 모든 대역에 대해서 이득을 가지기 때문에 큰 전압제어발진기의 이득을 가진다 할 수 있다. 또한, 미세루프(loop1)로 동작하는 경우 위상고정루프는 하기의 수학식 1에 나타난바와 같이 낮은 전압제어발진기의 이득을 가짐으로써 스퍼(spur)의 크기를 억제할 수 있다. That is, when operating in the analog band selection loop (loop 2), the phase locked loop has gain for all bands, and thus has a gain of a large voltage controlled oscillator. In addition, when operating as a fine loop (loop 1), the phase locked loop has a gain of a low voltage controlled oscillator as shown in Equation (1) below, thereby suppressing the spur size.
이와 같이, 본 발명의 일 실시예에 따른 위상고정루프는 위상고정 상태의 검출결과 위상고정이 안된 경우 전압제어발진기의 이득을 크게하여 넓은 대역 특성을 가지게 함으로써 위상고정루프의 위상고정 시간을 더욱더 빨라지게 한다는 효과가 제공된다. 또한, 본 발명의 일 실시예에 따른 위상고정루프는 위상고정 상태의 검출결과 위상고정이 된 경우 전압제어발진기의 이득을 작게하여 좁은 대역 특성을 가지게 함으로써 위상고정루프의 잡음 특성을 더욱더 좋아지게 하고, 스퍼(spur)를 더욱더 억제할 수 있다는 효과가 제공된다. 따라서, 본 발명의 일 실시에 따른 위상고정루프는 빠른 위상고정시간과 동시에 좋은 잡은 특성을 가질 수 있다. As described above, the phase locked loop according to an embodiment of the present invention increases the gain of the voltage controlled oscillator when the phase locked state is not detected as a result of detection of the phase locked state, so that it has a wide band characteristic, The effect is provided. Further, when the phase locked loop according to an embodiment of the present invention detects the phase locked state and the phase locked state is obtained, the gain of the voltage controlled oscillator is reduced to have a narrow band characteristic to further improve the noise characteristic of the phase locked loop , And the spur can be further suppressed. Therefore, the phase locked loop according to one embodiment of the present invention can have a good hold characteristic simultaneously with a fast phase hold time.
계속해서 도 2를 참조하면, 전압제어발진기(VCO: Voltage Controlled Oscillator)(500)는 루프대역제어부(400)에 연결된다. 전압제어발진기(500)는 루프대역제어부(400)로부터 제어전압(Vcon)을 제공받은 제1 입력단(KLPF)과 루프대역제어부(400)로부터 제어신호(FEff)를 제공받은 제2 입력단(KEff)을 포함할 수 있다. 또한, 전압제어발진기(500)는 루프대역제어부(400)로부터 제공되는 제어신호(FEff)에 상응하여 이득을 조절하여 출력신호(Fout)를 제공할 수 있다. 또한, 전압제어발진기(500)는 아날로그대역선택기(422)로부터 제공되는 제1 내지 제8 제어신호(BS1 내지 BS8)를 각각 제공받는 복수개의 PMOS트랜지스터를 포함할 수 있다.Referring to FIG. 2, a voltage controlled oscillator (VCO) 500 is connected to the loop
분주기(DIV: Divider)(600)는 전압제어발진기(500)로부터 제공된 출력신호(Fout)를 미리 설정된 분주율로 분주하여 피드백신호(FDIV)를 생성하고, 생성된 피드백신호(FDIV)를 상기 위상주파수검출기(100)에 제공한다.
A frequency divider (DIV: Divider) (600) is a voltage controlled oscillator the provided by the (500) divides the output signal (Fout) to the frequency division ratio preset to generate a feedback signal (F DIV) and the resulting feedback signal (F DIV) To the phase frequency detector (100).
제2 Second 실시예Example
도 2는 본 발명의 일 실시예에 따른 위상고정루프를 도시한 회로도이다.2 is a circuit diagram illustrating a phase locked loop according to an embodiment of the present invention.
도 2을 참조하면, 본 발명의 일 실시예에 따른 위상고정루프는 위상주파수검출기(100), 전하펌프(200), 루프필터(300), 루프대역제어부(400), 전압제어발진기(500), 주파수-전압변환기(700) 및 분주기(600)를 포함한다. 또한, 아래에서는 상술한 위상주파수검출기(100), 전하펌프(200), 루프필터(300), 루프대역제어부(400) 및 분주기(600)에 관하여 중복되는 부분은 설명의 간명성을 위하여 생략한다.Referring to FIG. 2, a phase locked loop according to an embodiment of the present invention includes a
전압제어발진기(VCO: Voltage Controlled Oscillator)(500)는 루프대역제어부(400)와 주파수-전압변환기(700)에 연결된다. 전압제어발진기(500)는 루프대역제어부(400)로부터 제어전압(Vcon)을 제공받은 제1 입력단(KLPF), 루프대역제어부(400)로부터 제어신호(FEff)를 제공받은 제2 입력단(KEff) 및 주파수-전압변환기(700)로부터 피드백전압(VFVC)을 제공받는 제3 입력단(KFVC)을 포함할 수 있다. 또한, 전압제어발진기(500)는 루프대역제어부(400)로부터 제공되는 제어신호(FEff)에 상응하여 이득을 조절하여 출력신호(Fout)를 제공할 수 있다. 또한, 전압제어발진기(500)는 아날로그대역선택기(422)로부터 제공되는 제1 내지 제8 제어신호(BS1 내지 BS8)를 각각 제공받는 복수개의 PMOS트랜지스터를 포함할 수 있다.A voltage controlled oscillator (VCO) 500 is connected to the loop
도 6은 본 발명의 일 실시예에 따른 링 구조의 전압제어발진기를 나타내는 회로도이다.6 is a circuit diagram showing a voltage-controlled oscillator of a ring structure according to an embodiment of the present invention.
도 6을 참조하면, 전압제어발진기(500)는 세 개의 입력, 즉 제1 입력단(KLPF)과 제2 입력단(KEff) 및 제3 입력단(KFVC)을 포함할 수 있다. 제1 입력단(KLPF)은 루프대역제어부(400)로부터 제어전압(Vcon)을 제공받고, 제2 입력단(KEff)은 루프대역제어부(400)의 아날로그대역선택기(422)로부터 제1 내지 제8 제어신호(BS1 내지 BS8)를 제공받으며, 제3 입력단(KFVC)은 주파수-전압변환기(700)로부터 피드백전압(VFVC)을 제공받는다.Referring to FIG. 6, the voltage controlled
또한, 전압제어발진기(500)는 고주파수 발진과 잡음특성에 강한 차동 링 구조에 두 개의 전압제어저항(VCR1, VCR2)을 가지며, 아날로그대역선택기(422)로부터 제공되는 제어신호들(BS1 내지 BS8)을 제공받는 복수개의 트랜지스터로 구성될 수 있다. 특히, 전압제어발진기(500)는 제어신호(FEff)인 제1 내지 제8 제어신호(BS1 내지 BS8)에 로우신호 "0"이 추가될 때마다 더 높은 대역으로 옮기기 위하여 8개의 PMOS트랜지스터를 내부 셀에 포함할 수 있다. 또한, 전압제어발진기(500)는 내부 셀에 전류가 많이 흐를수록 주파수도 높아짐에 따라 8개의 PMOS트랜지스터가 모두 턴 온 되면 가장 높은 주파수 대역이 선택된다. 하지만, 전압제어발진기(500)는 한꺼번에 많은 전류가 흐를 경우, 오히려 정상 동작을 하지 않기 때문에 복수의 PMOS트랜지스터에서 흐르는 전류가 작도록 크기를 조절하였다.The voltage controlled
또한, 전압제어발진기(500)의 전압제어저항들(VCR1, VCR2)은 출력신호(Fout)를 제어하는데 사용될 수 있다. 즉, 루프대역제어부(400)의 출력인 제어전압(Vcon)과 주파수-전압변환기(700)의 출력인 피드백전압(VFVC)은 전압제어저항들(VCR1, VCR2)을 통해 전압제어발진기(500)의 출력신호(Fout)를 제어하는 전류로 변환된다. 특히, 전압제어저항들(VCR1, VCR2)은 입력전압의 변화를 큰 전류의 변화로 변화시켜줌으로써 링 구조의 전압제어발진기(500)가 넓은 출력신호(Fout) 범위를 가지도록 할 수 있다.In addition, the voltage control resistors VCR1 and VCR2 of the voltage controlled
주파수-전압변환기(FVC)(700)는 전압제어발진기(500)로부터 제공되는 출력신호(Fout)를 제공받고, 출력신호(Fout)에 상응하는 피드백전압(VFVC)을 생성한다. 주파수-전압변환기(700)는 생성된 피드백전압(VFVC)을 전압제어발진기(500)에 피드백시켜 전압제어발진기(500)의 잡음을 제거할 수 있다.A frequency-to-voltage converter (FVC) 700 is provided with an output signal Fout provided from the voltage-controlled
도 7은 본 발명의 일 실시예에 따른 (a) 주파수-전압변환기의 구조를 상세히 나타낸 회로도이고, (b) 주파수-전압변환기에 제공되는 제어신호를 생성하는 제어신호생성부를 나타내는 회로도이며, (c)는 상기 도 7(b)의 제어신호생성부에서 생성되는 제어신호들의 동작을 설명하기 위한 타이밍도이다.FIG. 7 is a circuit diagram showing a detailed structure of a frequency-voltage converter according to an embodiment of the present invention, and FIG. 7B is a circuit diagram showing a control signal generator for generating a control signal provided to the frequency-to- c is a timing chart for explaining the operation of the control signals generated by the control signal generator of FIG. 7 (b).
도 7(a)를 참조하면, 주파수-전압변환기(700)는 두 개의 NMOS트랜지스터(mn) 및 PMOS트랜지스터(mp)와, 두 개의 커패시터(Cx)(Cy)와, 하나의 샘플링스위치로 구성된다. 이때, 상기 두 개의 NMOS트랜지스터(mn) 및 PMOS트랜지스터(mp)는 드레인단이 서로 연결되고 일 측이 접지전위와 접속되는 인버터 회로로 구성되며, 상기 PMOS트랜지스터(mp)는 게이트단으로 입력되는 전압제어발진기(500)에서 제공되는 출력신호(Fout)를 통해 스위칭되고, 상기 NMOS트랜지스터(mn)는 게이트단으로 입력되는 제어신호생성부에서 생성된 제 2 제어신호(2)를 통해 스위칭된다.Referring to FIG. 7A, the frequency-to-
상기 샘플링스위치는 적어도 하나 이상의 보상 트랜지스터를 양쪽으로 덧붙여 변형시킨 CMOS 트랜스미션 게이트로 구성되며, 일 측은 상기 NMOS트랜지스터(mn) 및 PMOS트랜지스터(mp)의 드레인단에 연결되고 다른 일 측은 전압제어발진기(500)로 피드백되는 출력단에 연결된다. 그리고 게이트단으로 입력되는 제어신호생성부에서 생성된 제1 제어신호(1) 및 제1 제어신호(1)의 인버터를 통해 스위칭된다.The sampling switch is composed of a CMOS transmission gate in which at least one compensation transistor is added to both of the compensation transistors, one side of which is connected to the drain terminal of the NMOS transistor mn and the PMOS transistor mp, and the other side of which is connected to a voltage controlled
상기 두 개의 커패시터(Cx)(Cy)는 상기 샘플링 스위치 앞단과 뒷단에 각각 일 측이 연결되고, 다른 일측은 접지 전위와 접속될 수 있다.The two capacitors Cx and Cy may be connected at one end to the front end and at the rear end of the sampling switch, respectively, and the other end may be connected to the ground potential.
또한 상기 제어신호생성부는 도 7(b)와 같이, 3개의 인버터와 2개의 논리곱 게이트로 구성되어, 상기 전압제어발진기(500)에서 출력되는 출력신호(Fout)를 입력으로 도 7(c)와 같이 제1 제어신호(1)와, 상기 제1 제어신호(1)보다 소정시간 지연되는 제2 제어신호(2)를 생성한다. 즉 제1 제어신호(1) 및 제2 제어신호(2)를 서로 중첩되는 부분이 없도록 하여 제1 제어신호(1) 및 제2 제어신호(2)를 생성한다. 이처럼, 상기 제어신호생성부는 간단한 2분주기를 이용하여 전압제어발진기(500) 출력의 하이/로우 비율이 일정하게 되도록 한다.7 (b), the control signal generator includes three inverters and two AND gates. The control signal generator receives the output signal Fout output from the voltage-controlled
이와 같이, 본 발명의 일 실시예에 따른 위상고정루프는 주파수-전압변환기와 전압제어발진기로 구성된 또 하나의 부궤환 루프를 구성함으로써 위상고정루프가 더욱더 안정하게 동작할 수 있다는 효과가 제공된다. 또한, 본 발명의 일 실시예에 따른 위상고정루프는 미세루프에서도 동작하는 주파수-전압변환기를 사용함으로써 잡음을 더욱더 제거할 수 있다는 효과가 제공된다.
As described above, the phase locked loop according to an embodiment of the present invention provides another negative feedback loop composed of a frequency-to-voltage converter and a voltage controlled oscillator, so that the phase locked loop can operate more stably. Also, the phase-locked loop according to an embodiment of the present invention provides the effect of further removing noise by using a frequency-to-voltage converter operating in a fine loop.
루프 해석Loop analysis
도 8은 본 발명의 일 실시예에 따른 위상고정루프를 나타내는 개념도이다.8 is a conceptual diagram illustrating a phase locked loop according to an embodiment of the present invention.
도 8을 참조하면, 본 발명의 일 실시예 따른 위상고정루프는 위상주파수검출기(100), 전하펌프(200), 2차 루프필터(300), 아날로그대역선택회로(400), 전압제어발진기(500), 주파수-전압변환기(700) 및 분주기(600)를 포함할 수 있다. 특히, 주파수-전압변환기(700)는 전압제어발진기(500)의 출력신호(Fout)에 상응하는 피드백전압(VFVC)을 생성하고, 전압제어발진기(500)와 또 다른 부궤환 루프를 구성할 수 있다.8, a phase locked loop according to an embodiment of the present invention includes a
위상고정루프는 위상고정이 안된 경우, 즉 넓은 대역폭을 가지는 경우 불안정해질 수 있다. 그러나 본 발명의 일 실시예에 따른 위상고정루프에 의한다면 주파수-전압변환기와 전압제어발진기로 구성된 또 하나의 부궤환 루프를 구성함으로써 위상고정루프가 더욱더 안정하게 동작할 수 있다.The phase locked loop may become unstable when phase locking is not achieved, i.e., when it has a wide bandwidth. However, the phase locked loop can operate more stably by constituting another sub feedback loop composed of the multi-phase frequency-voltage converter and the voltage controlled oscillator by the phase locked loop according to an embodiment of the present invention.
도 9는 본 발명의 일 실시예에 따른 위상고정루프를 나타내는 선형모델이다.9 is a linear model illustrating a phase locked loop according to an embodiment of the present invention.
도 9를 참조하면, 위상고정루프가 위상고정이 되기 전, 즉 아날로그 대역선택루프로 동작할 때의 개루프 전달함수는 하기의 수학식 2로 표현되고, 폐루프 전달함수는 하기의 수학식 3로 표현된다.Referring to FIG. 9, the open loop transfer function when the phase locked loop is phase locked, that is, when operating in the analog band selected loop, is expressed by
또한, 위상고정루프가 위상고정이 된 후, 즉 미세루프로 동작할 때의 개루프 전달함수는 하기의 수학식 4로 표현되고, 폐루프의 전달함수는 하기의 수학식 5로 표현된다.Also, the open loop transfer function when the phase locked loop is phase locked, that is, when operating as a fine loop, is expressed by Equation (4) below, and the transfer function of the closed loop is expressed by Equation (5).
상기의 수학식 2 내지 상기의 수학식 5를 참조하면, z는 이고 p는 이며, K는 주파수-전압변환기의 이득이다. 또한, KLPF는 루프필터(300)의 출력에 대한 전압제어발진기의 이득이고, KEff는 아날로그대역선택루프의 출력에 대한 이득이며, KFVC는 주파수-전압변환기에 대한 전압제어발진기의 이득이다.Referring to Equations (2) to (5) above, z is And p is And K is the gain of the frequency-to-voltage converter. Also, K LPF is the gain of the voltage controlled oscillator for the output of the
도 10은 주파수-전압변환기의 사용 유무에 따른 아날로그대역선택루프로 동작할 때 개루프 전달함수의 보드선도를 나타낸다.10 shows a board diagram of an open loop transfer function when operating in an analog band selection loop depending on whether a frequency-to-voltage converter is used or not.
도 10을 참조하면, 본 발명의 일 실시예에 따른 위상고정루프의 개루프 전달함수는 일반적인 위상고정루프의 개루프 전달함수에 주파수-전압변환기에 의한 항이 추가된다.Referring to FIG. 10, an open loop transfer function of a phase locked loop according to an embodiment of the present invention is added to an open loop transfer function of a general phase locked loop by a frequency-to-voltage converter.
따라서, 도 10에 도시된바와 같이 주파수-전압변환기가 없는 종래의 2차 루프필터를 사용한 위상고정루프(conventional PLL)는 전압제어발진기의 이득을 크게 했을 경우 위상 여유가 작아서 불안정 해지는 것을 볼 수 있다. 이에 반해, 본발명의 일 실시예에 따른 위상고정루프(Proposed PLL)는 도 10에 도시된바와 같이 충분한 위상 여유를 가지고 있음을 볼 수 있다.Therefore, as shown in FIG. 10, when the gain of the voltage controlled oscillator is increased, the phase margin of the conventional PLL using the conventional second-order loop filter without the frequency-to-voltage converter becomes small and becomes unstable . On the other hand, it can be seen that the PLL according to the embodiment of the present invention has a sufficient phase margin as shown in FIG.
이와 같이, 주파수-전압변환기는 전압제어발진기의 출력신호(출력주파수)에 상응하는 피드백전압, 즉 주파수가 커지면(또는 작아지면) 전압제어발진기의 출력신호(출력주파수)(Fout)가 작아지도록(또는 커지도록) 피드백전압을 생성하여 전체 위상고정루프가 더욱더 안정하게 동작하도록 할 수 있다.Thus, the frequency-to-voltage converter is controlled so that the feedback voltage corresponding to the output signal (output frequency) of the voltage controlled oscillator, that is, the output signal (output frequency) Fout of the voltage controlled oscillator becomes smaller Or larger) so that the entire PLL can operate more stably.
도 11은 주파수-전압변환기의 사용 유무에 따른 미세루프로 동작할 때 개루프 전달함수의 보드선도를 나타낸다.11 shows a board diagram of an open loop transfer function when operating as a fine loop depending on whether a frequency-voltage converter is used or not.
도 11을 참조하면, 위상고정루프가 미세루프로 동작할 경우에는 아날로그대역선택루프로 동작 할 때보다 작은 전압제어발진기의 이득을 사용하기 때문에 주파수-전압변환기의 사용 유무에 관계없이 위상고정루프가 안정할 수 있을 정도의 위상 여유를 가진다.Referring to FIG. 11, when the phase locked loop operates as a fine loop, since the gain of the voltage controlled oscillator is smaller than that of the analog band selected loop, the phase locked loop And has a phase margin enough to be stable.
다만, 본 발명의 일 실시예에 따른 위상고정루프는 미세루프에서도 동작하는 주파수-전압변환기를 사용함으로써 잡음을 제거할 수 있다는 효과가 제공된다.However, the phase locked loop according to an embodiment of the present invention provides a noise cancellation by using a frequency-to-voltage converter that operates even in a fine loop.
..
잡음 해석Noise analysis
도 12는 본 발명의 일 실시예에 따른 위상고정루프의 모든 내부 잡음원을 나타내는 선형모델이다.12 is a linear model illustrating all internal noise sources of a phase locked loop according to an embodiment of the present invention.
도 12를 참조하면, 위상고정루프가 위상고정이 되면, 즉 미세루프로 동작하면 도 12에 도시된바와 같은 선형모델을 사용할 수 있다. 특히, 각 블록의 잡음은 블록의 출력에서 추가되는 잡음으로 간주하였다.Referring to FIG. 12, when the phase locked loop is phase locked, that is, when it operates as a fine loop, a linear model as shown in FIG. 12 can be used. In particular, the noise of each block was considered as added noise at the output of the block.
또한, 도 12에 도시된바와 같은 선형모델을 이용하여 전달함수를 구하면 하기의 수학식 6 내지 수학식 10으로 표현된다.Further, a transfer function is obtained by using a linear model as shown in FIG. 12, and it is represented by the following Equations (6) to (10).
상기의 수학식 6 내지 수학식 10을 참조하면, 상기의 전달함수들은 잡음 억제측면에서 내부 부궤환 루프의 효과를 보여준다. 즉, 수학식 6 내지 수학식 10의 분모에 있는 주파수-전압변환기 항은 잡음의 크기를 줄여준다.Referring to Equation (6) to Equation (10), the transfer functions show the effect of the internal feedback loop in terms of noise suppression. That is, the frequency-to-voltage converter term in the denominator of Equations (6) to (10) reduces the size of noise.
도 13은 (a) 2차 루프필터를 사용하는 일반적인 위상고정루프와 (b) 본 발명의 일 실시예에 따른 주파수-전압변환기를 포함하는 위상고정루프의 잡음해석을 비교한 그래프이다.(각각의 잡음의 크기는 같다고 가정한다.)13 is a graph comparing noise analysis of (a) a general phase-locked loop using a second-order loop filter and (b) a phase-locked loop including a frequency-to-voltage converter according to an embodiment of the present invention Assuming that the magnitude of the noise in Eq.
도 13에 도시된바와 같이 도 13은 각 잡음원의 전달함수가 주파수가 변함에 따라 어떻게 변하는지를 보여주고 있다. 특히, 각각의 잡음의 크기가 같다고 가정하였다.As shown in FIG. 13, FIG. 13 shows how the transfer function of each noise source varies as the frequency changes. In particular, it is assumed that the sizes of the respective noise are the same.
도 13을 참조하면, 본 발명의 일 실시예에 따른 위상고정루프는 종래의 위상고정루프의 잡음 전달함수와는 달리 각 잡음의 전달 함수에서 피크가 없다는 것을 알 수 있다. 또한, 도 13에 도시된바와 같이 넓은 주파수 대역에서 50dB의 위상잡음 감소가 일어난 것을 볼 수 있다. 즉, 주파수-전압변환기의 이득이 증가하면 위상 잡음 감소는 증가한다. 따라서, 더 높은 주파수-전압 변환기의 이득은 더욱 많은 위상 잡음 감소를 가져온다.
Referring to FIG. 13, it can be seen that the phase locked loop according to an embodiment of the present invention has no peak in the transfer function of each noise, unlike the noise transfer function of the conventional phase locked loop. Also, as shown in FIG. 13, it can be seen that a phase noise reduction of 50 dB occurs in a wide frequency band. That is, as the gain of the frequency-to-voltage converter increases, the phase noise reduction increases. Thus, the gain of the higher frequency-to-voltage converter results in more phase noise reduction.
시뮬레이션simulation
본 발명의 일 실시예에 따른 위상고정루프는 공급전압 1.8V, 0.18㎛ CMOS 공정 변수를 이용하여 HSPICE로 시뮬레이션 하여 동작을 검증하였다.The phase locked loop according to an embodiment of the present invention was simulated by HSPICE using a CMOS process variable of a supply voltage of 1.8V and 0.18 mu m to verify its operation.
도 14는 본 발명의 일 실시예에 따른 위상고정루프가 아날로그대역선택루프로 동작할 때의 출력변화를 나타내는 그래프이다.FIG. 14 is a graph showing the output change when the phase locked loop according to an embodiment of the present invention operates as an analog band selection loop. FIG.
도 2 및 도14를 참조하면, 도 14는 루프필터(300)의 충방전전압(VLPF)과 아날로그대역선택기(422)의 제1 내지 제8 제어신호인 BS1-BS8 값이 11111100일 때 시간에 따라 어떻게 변화하는지를 보여주는 시뮬레이션 결과이다. 이때, 전압제어발진기(500)의 출력주파수는 953.8MHz이다.14 and 15 are time charts showing the relationship between the charging / discharging voltage V LPF of the
도 14(a)에 도시된바와 같이 본 발명의 일 실시예에 따른 위상고정루프는 약 13㎲ 부근까지는 아날로그대역선택루프(loop2)로 동작하다가, 위상고정상태표시기(412)의 위상고정 판정 이후에는 제1 스위치(SW1)가 동작하고, 미세루프(loop1)로 전환되어 루프필터(300)의 충방전전압(VLPF)이 일정한 바이어스 전압으로 순간적으로 상승하는 모습을 보인 후 안정되는 모습을 보여준다. 또한, 도 14(b)는 BS1-BS8 값이 시간에 따라 변하는 것을 보여주고 있다.As shown in FIG. 14 (a), the phase locked loop according to an embodiment of the present invention operates as an analog band selection loop (loop 2) up to about 13 μs, and after the phase fixed state determination of the phase locked
도 15는 본 발명의 일 실시예에 따른 위상고정루프가 아날로그대역선택루프로 동작할 때 루프필터의 충방전전압의 변화를 나타내는 그래프이다.15 is a graph showing a change in charge / discharge voltage of a loop filter when a phase locked loop according to an embodiment of the present invention operates as an analog band selection loop.
도 15(a)는 BS1-BS8이 11110000일 때의 동작이고, 전압제어발진기(500)의 출력주파수는 1GHz이다. 도 15(a)에 도시된바와 같이 본 발명의 일 실시예에 따른 위상고정루프는 3㎲ 부근까지 아날로그대역선택루프(loop2)로 동작한 후 상기 도 14(a)에서와 같이 위상고정상태표시기(412)의 위상고정 판정 이후에 충방전전압(VLPF)이 안정됨을 알 수 있다.15 (a) shows the operation when BS1-BS8 is 11110000, and the output frequency of the voltage-controlled
도 15(b)는 BS1-BS8이 11000000일 때의 동작이고, 전압제어발진기(500)의 출력주파수는 1024MHz이다. 도 15(b)에 도시된바와 같이 본 발명의 일 실시예에 따른 위상고정루프는 약 17㎲까지 아날로그대역선택루프(loop2)로 동작한 후 미세루프(loop1)로 바뀌면서 충방전전압(VLPF)이 안정됨을 알 수 있다. 15 (b) is an operation when BS1-BS8 is 11000000, and the output frequency of the voltage-controlled
100 : 위상주파수검출기 200 : 전하펌프
300 : 루프필터 400 : 루프대역제어부
410 : 스위칭신호생성유닛 412 : 위상고정상태표시기
414 : 연산기 420 : 루프대역선택유닛
422 : 아날로그대역선택기 500 : 전압제어발진기
600 : 분주기 700 : 주파수-전압변환기100: phase frequency detector 200: charge pump
300: Loop filter 400: Loop band control unit
410: Switching signal generating unit 412: Phase locked state indicator
414: Operator 420: Loop band selection unit
422: Analog band selector 500: Voltage controlled oscillator
600: frequency divider 700: frequency-to-voltage converter
Claims (16)
상기 비교결과신호에 상응하는 전류를 제공하는 전하펌프;
상기 전하펌프의 전류에 상응하는 충방전전압을 제공하는 루프필터;
상기 루프필터로부터 상기 충방전전압을 제공받고, 상기 위상주파수검출기로부터 비교결과신호를 제공받아 위상고정 상태를 검출하고, 검출결과에 따라 제어전압 및 제어신호를 제공하는 루프대역제어부;
상기 루프대역제어부로부터 상기 제어전압을 제공받는 제1 입력단 및 상기 제어신호를 제공받는 제2 입력단을 포함하고, 상기 제어신호에 상응하여 이득을 조절하여 출력신호를 제공하는 전압제어발진기; 및
상기 출력신호를 분주하여 상기 피드백신호를 생성하고, 상기 피드백신호를 상기 위상주파수검출기에 제공하는 분주기를 포함하는 위상고정루프.A phase frequency detector for comparing phases of a reference signal and a feedback signal obtained by dividing the output signal and generating a comparison result signal according to a comparison result;
A charge pump to provide a current corresponding to the comparison result signal;
A loop filter for providing a charge / discharge voltage corresponding to a current of the charge pump;
A loop bandwidth control unit receiving the charge / discharge voltage from the loop filter, receiving a comparison result signal from the phase frequency detector to detect a phase locked state, and providing a control voltage and a control signal according to a detection result;
A voltage controlled oscillator including a first input terminal receiving the control voltage from the loop bandwidth control unit and a second input terminal receiving the control signal and adjusting the gain according to the control signal to provide an output signal; And
A frequency divider for dividing the output signal to generate the feedback signal and providing the feedback signal to the phase frequency detector.
상기 루프대역선택제어부는,
상기 위상고정 상태의 검출결과 위상고정이 안된 경우 상기 제어전압은 바이어스 전원에 의해 고정되고, 상기 제어신호는 상기 루프필터의 충방전전압에 상응하여 생성되며,
상기 위상고정 상태의 검출결과 위상고정이 근접한 경우 바이어스 전원을 통하여 상기 루프필터의 충방전전압을 바이어스 전원에 고정된 상기 제어전압에 일치시키는 동작을 수행하고,
상기 위상고정 상태의 검출결과 위상고정이 된 경우 일치된 상기 루프필터의 충방전전압과 상기 제어전압을 연결하는 위상고정루프.The method according to claim 1,
Wherein the loop band selection control unit comprises:
Wherein the control voltage is fixed by a bias power supply when the phase locked state is not detected as a result of detection of the phase locked state and the control signal is generated in accordance with the charge and discharge voltage of the loop filter,
Performing a function of matching the charge / discharge voltage of the loop filter with the control voltage fixed to the bias power source through a bias power source when phase fixing is detected as a result of detection of the phase locked state,
And connecting the charge / discharge voltage of the loop filter to the control voltage when phase locking is achieved as a result of detection of the phase locked state.
상기 루프대역제어부는,
상기 비교결과신호를 제공받아 위상고정 상태를 검출하고, 검출결과에 따라 스위칭신호를 제공하는 스위칭신호생성유닛; 및
상기 충방전전압을 제공받고, 상기 스위칭신호생성유닛으로부터 제공되는 상기 스위칭신호에 따라 상기 제어전압 및 상기 제어신호를 제공하는 루프대역선택유닛을 포함하는 위상고정루프.The method according to claim 1,
Wherein the loop-
A switching signal generating unit for receiving the comparison result signal to detect a phase locked state and providing a switching signal according to a detection result; And
And a loop band selection unit provided with the charge / discharge voltage and providing the control voltage and the control signal in accordance with the switching signal provided from the switching signal generation unit.
상기 스위칭신호생성유닛은,
상기 비교결과신호를 제공받아 위상고정 상태를 검출하고, 검출결과에 따라 검출결과신호를 제공하는 위상고정상태표시기; 및
상기 위상고정상태표시기로부터 검출결과신호를 제공받아 연산을 통해 상기 스위칭신호인 제1, 제2 및 제3 스위칭신호를 상기 루프대역선택유닛에 제공하는 연산기를 포함하는 위상고정루프.The method of claim 3,
The switching signal generating unit includes:
A phase locked state indicator for receiving the comparison result signal to detect a phase locked state and providing a detection result signal according to a detection result; And
And a calculator for receiving the detection result signal from the phase locked state indicator and providing the first, second and third switching signals, which are the switching signals, to the loop band selection unit through calculation.
상기 연산기는,
제1 앤드게이트, 제2 앤드게이트, 제1 인버터, 제2 인버터 및 버퍼를 포함하며,
상기 제1 스위칭신호는 상기 검출결과신호이고,
상기 제2 스위칭신호는 상기 검출결과신호와 상기 검출결과신호가 제1 인버터를 통하여 반전된 신호를 제1 앤드게이트가 입력받아 연산하여 출력하는 신호이며,
상기 제3 스위칭신호는 상기 검출결과신호가 버퍼를 통하여 지연된 신호와 상기 제2 스위칭신호가 제2 인버터를 통하여 반전된 신호를 제2 앤드게이트가 입력받아 연산하여 출력하는 신호인 위상고정루프.The method of claim 4,
The computing unit includes:
A first AND gate, a first inverter, a second inverter, and a buffer,
The first switching signal is the detection result signal,
And the second switching signal is a signal obtained by receiving the detection result signal and the signal obtained by inverting the detection result signal through the first inverter by the first AND gate,
Wherein the third switching signal is a signal obtained by receiving a signal delayed through the buffer by the detection result signal and a signal obtained by inverting the second switching signal through the second inverter by the second AND gate.
상기 루프대역선택유닛은,
바이어스 전원과 상기 루프필터의 출력 사이에 연결되고, 상기 제2 스위칭신호에 상응하여 스위칭되는 제1 스위치;
상기 제1 스위칭신호에 상응하여 스위칭되고, 일단이 상기 루프필터의 출력에 연결되는 제2 스위치;
상기 루프필터의 출력과 상기 전압제어발진기의 제1 입력단 사이에 연결되고, 상기 제3 스위칭신호에 상응하여 스위칭되는 제3 스위치;
바이어스 전원과 상기 전압제어발진기의 제1 입력단 사이에 연결되고, 상기 제3 스위칭신호에 상응하여 스위칭되는 제4 스위치; 및
상기 제2 스위치의 타단과 상기 전압제어발진기의 제2 입력단에 연결되고, 상기 루프필터의 충방전전압이 상기 제2 스위치의 스위칭에 따라 생성되는 입력전압과 기준전압을 비교하고, 비교결과에 따라 상기 제어신호를 제공하는 아날로그대역선택기를 포함하는 위상고정루프.The method of claim 5,
Wherein the loop band selection unit comprises:
A first switch connected between a bias power supply and an output of the loop filter, the first switch being switched in accordance with the second switching signal;
A second switch that is switched in response to the first switching signal and has one end connected to the output of the loop filter;
A third switch connected between the output of the loop filter and a first input of the voltage controlled oscillator, the third switch being switched in response to the third switching signal;
A fourth switch connected between a bias power supply and a first input of the voltage controlled oscillator, the fourth switch being switched in response to the third switching signal; And
Wherein the loop filter is connected to the other end of the second switch and to the second input of the voltage controlled oscillator, and the charging / discharging voltage of the loop filter is compared with an input voltage generated in response to switching of the second switch, And an analog band selector for providing said control signal.
상기 아날로그대역선택기는,
기준전원에 직렬로 연결되어 상기 기준전압인 제1 내지 제8 기준전압을 각각 제공하는 복수의 저항;
상기 입력전압과 상기 제1 내지 제8 기준전압을 각각 비교하고, 비교결과에 따라 각각의 비교값을 제공하는 복수의 비교기;
상기 복수의 비교기의 출력에 각각 연결되어 상기 제1 스위칭신호에 상응하여 상기 각각의 비교값을 제공하는 복수의 제5 스위치; 및
상기 복수의 제5 스위치의 출력에 각각 연결되고, 상기 각각의 비교값을 저장하거나 제공하여 상기 제어신호인 제1 내지 제8 제어신호를 제공하는 복수의 래치를 포함하는 위상고정루프.The method of claim 6,
Wherein the analog band selector comprises:
A plurality of resistors connected in series to a reference power supply to provide the first to eighth reference voltages, respectively, as the reference voltages;
A plurality of comparators for comparing the input voltage with the first to eighth reference voltages, respectively, and providing respective comparison values according to a comparison result;
A plurality of fifth switches respectively connected to the outputs of the plurality of comparators to provide the respective comparison values corresponding to the first switching signal; And
And a plurality of latches respectively connected to outputs of the plurality of fifth switches and storing or providing the respective comparison values to provide the first to eighth control signals as the control signals.
상기 전압제어발진기는,
상기 아날로그대역선택기로부터 제공되는 상기 제1 내지 제8 제어신호를 각각 제공받는 복수개의 PMOS트랜지스터를 포함하는 위상고정루프.The method of claim 7,
Wherein the voltage-
And a plurality of PMOS transistors provided respectively to the first to eighth control signals provided from the analog band selector.
상기 비교결과신호에 상응하는 전류를 제공하는 전하펌프;
상기 전하펌프의 전류에 상응하는 충방전전압을 제공하는 루프필터;
상기 루프필터로부터 상기 충방전전압을 제공받고, 상기 위상주파수검출기로부터 비교결과신호를 제공받아 위상고정 상태를 검출하고, 검출결과에 따라 제어전압 및 제어신호를 제공하는 루프대역제어부;
상기 루프대역제어부로부터 상기 제어전압을 제공받는 제1 입력단, 상기 제어신호를 제공받는 제2 입력단 및 피드백전압을 제공받는 제3 입력단을 포함하고, 상기 제어신호에 상응하여 이득을 조절하여 출력신호를 제공하는 전압제어발진기;
상기 전압제어발진기로부터 제공되는 상기 출력신호에 상응하는 상기 피드백전압을 생성하고, 상기 피드백전압을 상기 전압제어발진기에 피드백시켜 상기 전압제어발진기의 잡음을 제거하는 주파수-전압변환기; 및
상기 출력신호를 분주하여 상기 피드백신호를 생성하고, 상기 피드백신호를 상기 위상주파수검출기에 제공하는 분주기를 포함하는 위상고정루프.A phase frequency detector for comparing phases of a reference signal and a feedback signal obtained by dividing the output signal and generating a comparison result signal according to a comparison result;
A charge pump to provide a current corresponding to the comparison result signal;
A loop filter for providing a charge / discharge voltage corresponding to a current of the charge pump;
A loop bandwidth control unit receiving the charge / discharge voltage from the loop filter, receiving a comparison result signal from the phase frequency detector to detect a phase locked state, and providing a control voltage and a control signal according to a detection result;
A first input terminal receiving the control voltage from the loop bandwidth control unit, a second input terminal receiving the control signal, and a third input terminal receiving the feedback voltage, wherein the gain control unit adjusts the gain according to the control signal, A voltage controlled oscillator;
A frequency-to-voltage converter that generates the feedback voltage corresponding to the output signal provided from the voltage-controlled oscillator and feeds back the feedback voltage to the voltage-controlled oscillator to remove noise of the voltage-controlled oscillator; And
A frequency divider for dividing the output signal to generate the feedback signal and providing the feedback signal to the phase frequency detector.
상기 루프대역선택제어부는,
상기 위상고정 상태의 검출결과 위상고정이 안된 경우 상기 제어전압은 바이어스 전원에 의해 고정되고, 상기 제어신호는 상기 루프필터의 충방전전압에 상응하여 생성되며,
상기 위상고정 상태의 검출결과 위상고정이 근접한 경우 바이어스 전원을 통하여 상기 루프필터의 충방전전압을 바이어스 전원에 고정된 상기 제어전압에 일치시키는 동작을 수행하고,
상기 위상고정 상태의 검출결과 위상고정이 된 경우 일치된 상기 루프필터의 충방전전압과 상기 제어전압을 연결하는 위상고정루프.The method of claim 9,
Wherein the loop band selection control unit comprises:
Wherein the control voltage is fixed by a bias power supply when the phase locked state is not detected as a result of detection of the phase locked state and the control signal is generated in accordance with the charge and discharge voltage of the loop filter,
Performing a function of matching the charge / discharge voltage of the loop filter with the control voltage fixed to the bias power source through the bias power supply when phase fixing is detected as a result of detection of the phase locked state,
And connecting the charge / discharge voltage of the loop filter to the control voltage when phase locking is achieved as a result of detection of the phase locked state.
상기 루프대역제어부는,
상기 비교결과신호를 제공받아 위상고정 상태를 검출하고, 검출결과에 따라 스위칭신호를 제공하는 스위칭신호생성유닛; 및
상기 충방전전압을 제공받고, 상기 스위칭신호생성유닛으로부터 제공되는 상기 스위칭신호에 따라 상기 제어전압 및 상기 제어신호를 제공하는 루프대역선택유닛을 포함하는 위상고정루프.The method of claim 9,
Wherein the loop-
A switching signal generating unit for receiving the comparison result signal to detect a phase locked state and providing a switching signal according to a detection result; And
And a loop band selection unit provided with the charge / discharge voltage and providing the control voltage and the control signal in accordance with the switching signal provided from the switching signal generation unit.
상기 스위칭신호생성유닛은,
상기 비교결과신호를 제공받아 위상고정 상태를 검출하고, 검출결과에 따라 검출결과신호를 제공하는 위상고정상태표시기; 및
상기 위상고정상태표시기로부터 검출결과신호를 제공받아 연산을 통해 상기 스위칭신호인 제1, 제2 및 제3 스위칭신호를 상기 루프대역선택유닛에 제공하는 연산기를 포함하는 위상고정루프.The method of claim 11,
The switching signal generating unit includes:
A phase locked state indicator for receiving the comparison result signal to detect a phase locked state and providing a detection result signal according to a detection result; And
And a calculator for receiving the detection result signal from the phase locked state indicator and providing the first, second and third switching signals, which are the switching signals, to the loop band selection unit through calculation.
상기 연산기는,
제1 앤드게이트, 제2 앤드게이트, 제1 인버터, 제2 인버터 및 버퍼를 포함하며,
상기 제1 스위칭신호는 상기 검출결과신호이고,
상기 제2 스위칭신호는 상기 검출결과신호와 상기 검출결과신호가 제1 인버터를 통하여 반전된 신호를 제1 앤드게이트가 입력받아 연산하여 출력하는 신호이며,
상기 제3 스위칭신호는 상기 검출결과신호가 버퍼를 통하여 지연된 신호와 상기 제2 스위칭신호가 제2 인버터를 통하여 반전된 신호를 제2 앤드게이트가 입력받아 연산하여 출력하는 신호인 위상고정루프.The method of claim 12,
The computing unit includes:
A first AND gate, a first inverter, a second inverter, and a buffer,
The first switching signal is the detection result signal,
And the second switching signal is a signal obtained by receiving the detection result signal and the signal obtained by inverting the detection result signal through the first inverter by the first AND gate,
Wherein the third switching signal is a signal obtained by receiving a signal delayed through the buffer by the detection result signal and a signal obtained by inverting the second switching signal through the second inverter by the second AND gate.
상기 루프대역선택유닛은,
바이어스 전원과 상기 루프필터의 출력 사이에 연결되고, 상기 제2 스위칭신호에 상응하여 스위칭되는 제1 스위치;
상기 제1 스위칭신호에 상응하여 스위칭되고, 일단이 상기 루프필터의 출력에 연결되는 제2 스위치;
상기 루프필터의 출력과 상기 전압제어발진기의 제1 입력단 사이에 연결되고, 상기 제3 스위칭신호에 상응하여 스위칭되는 제3 스위치;
바이어스 전원과 상기 전압제어발진기의 제1 입력단 사이에 연결되고, 상기 제3 스위칭신호에 상응하여 스위칭되는 제4 스위치; 및
상기 제2 스위치의 타단과 상기 전압제어발진기의 제2 입력단에 연결되고, 상기 루프필터의 충방전전압이 상기 제2 스위치의 스위칭에 따라 생성되는 입력전압과 기준전압을 비교하고, 비교결과에 따라 상기 제어신호를 제공하는 아날로그대역선택기를 포함하는 위상고정루프.14. The method of claim 13,
Wherein the loop band selection unit comprises:
A first switch connected between a bias power supply and an output of the loop filter, the first switch being switched in accordance with the second switching signal;
A second switch that is switched in response to the first switching signal and has one end connected to the output of the loop filter;
A third switch connected between the output of the loop filter and a first input of the voltage controlled oscillator, the third switch being switched in response to the third switching signal;
A fourth switch connected between a bias power supply and a first input of the voltage controlled oscillator, the fourth switch being switched in response to the third switching signal; And
Wherein the loop filter is connected to the other end of the second switch and to the second input of the voltage controlled oscillator, and the charging / discharging voltage of the loop filter is compared with an input voltage generated in response to switching of the second switch, And an analog band selector for providing said control signal.
상기 아날로그대역선택기는,
기준전원에 직렬로 연결되어 상기 기준전압인 제1 내지 제8 기준전압을 각각 제공하는 복수의 저항;
상기 입력전압과 상기 제1 내지 제8 기준전압을 각각 비교하고, 비교결과에 따라 각각의 비교값을 제공하는 복수의 비교기;
상기 복수의 비교기의 출력에 각각 연결되어 상기 제1 스위칭신호에 상응하여 상기 각각의 비교값을 제공하는 복수의 제5 스위치; 및
상기 복수의 제5 스위치의 출력에 각각 연결되고, 상기 각각의 비교값을 저장하거나 제공하여 상기 제어신호인 제1 내지 제8 제어신호를 제공하는 복수의 래치를 포함하는 위상고정루프.15. The method of claim 14,
Wherein the analog band selector comprises:
A plurality of resistors connected in series to a reference power supply to provide the first to eighth reference voltages, respectively, as the reference voltages;
A plurality of comparators for comparing the input voltage with the first to eighth reference voltages, respectively, and providing respective comparison values according to a comparison result;
A plurality of fifth switches respectively connected to the outputs of the plurality of comparators to provide the respective comparison values corresponding to the first switching signal; And
And a plurality of latches respectively connected to outputs of the plurality of fifth switches and storing or providing the respective comparison values to provide the first to eighth control signals as the control signals.
상기 전압제어발진기는,
상기 아날로그대역선택기로부터 제공되는 상기 제1 내지 제8 제어신호를 각각 제공받는 복수개의 PMOS트랜지스터를 포함하는 위상고정루프.16. The method of claim 15,
Wherein the voltage-
And a plurality of PMOS transistors provided respectively to the first to eighth control signals provided from the analog band selector.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130076836A KR101413917B1 (en) | 2013-07-02 | 2013-07-02 | Phase locked loop |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130076836A KR101413917B1 (en) | 2013-07-02 | 2013-07-02 | Phase locked loop |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101413917B1 true KR101413917B1 (en) | 2014-07-02 |
Family
ID=51740837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130076836A KR101413917B1 (en) | 2013-07-02 | 2013-07-02 | Phase locked loop |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101413917B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101643923B1 (en) * | 2015-02-11 | 2016-08-10 | 부경대학교 산학협력단 | Phase locked loop apparatus having multiple negative feedback loops |
CN111222294A (en) * | 2018-11-23 | 2020-06-02 | 深圳市中兴微电子技术有限公司 | Method and device for simulating smooth transition of reference clock in phase-locked loop locking state |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020046482A (en) * | 2000-12-14 | 2002-06-21 | 박종섭 | A charge pump type analogue phase locked loop |
WO2008044350A1 (en) | 2006-10-12 | 2008-04-17 | Panasonic Corporation | Pll circuit |
KR20110130296A (en) * | 2010-05-27 | 2011-12-05 | 부경대학교 산학협력단 | A self noise suppressing voltage controlled oscillator |
-
2013
- 2013-07-02 KR KR1020130076836A patent/KR101413917B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020046482A (en) * | 2000-12-14 | 2002-06-21 | 박종섭 | A charge pump type analogue phase locked loop |
WO2008044350A1 (en) | 2006-10-12 | 2008-04-17 | Panasonic Corporation | Pll circuit |
KR20110130296A (en) * | 2010-05-27 | 2011-12-05 | 부경대학교 산학협력단 | A self noise suppressing voltage controlled oscillator |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101643923B1 (en) * | 2015-02-11 | 2016-08-10 | 부경대학교 산학협력단 | Phase locked loop apparatus having multiple negative feedback loops |
CN111222294A (en) * | 2018-11-23 | 2020-06-02 | 深圳市中兴微电子技术有限公司 | Method and device for simulating smooth transition of reference clock in phase-locked loop locking state |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6870411B2 (en) | Phase synchronizing circuit | |
US8362848B2 (en) | Supply-regulated VCO architecture | |
US7349514B2 (en) | Frequency/phase locked loop clock synthesizer using an all digital frequency detector and an analog phase detector | |
US10623008B2 (en) | Reconfigurable fractional-N frequency generation for a phase-locked loop | |
US7602253B2 (en) | Adaptive bandwidth phase locked loop with feedforward divider | |
US7271619B2 (en) | Charge pump circuit reducing noise and charge error and PLL circuit using the same | |
US20060192623A1 (en) | Apparatus and methods for wide tuning-range ring oscillators | |
US6873214B2 (en) | Use of configurable capacitors to tune a self biased phase locked loop | |
JP2010252289A (en) | Compensation circuit for voltage-controlled oscillator | |
US8264259B2 (en) | Phase-locked loop circuit and delay-locked loop circuit | |
KR20130019428A (en) | Pll charge pump with reduced coupling to bias nodes | |
US7969248B1 (en) | Oscillator tuning for phase-locked loop circuit | |
JP4051391B2 (en) | Frequency multiplier | |
CN210899136U (en) | Phase-locked loop circuit, chip, circuit board and electronic equipment | |
KR101252048B1 (en) | A Frequency-Phase-Locked Loop with a Self-Noise Suppressing Voltage Controlled Oscillator | |
US7446595B2 (en) | Charge pump circuit with power management | |
US5081429A (en) | Voltage controlled oscillator with controlled load | |
US9490824B1 (en) | Phase-locked loop with frequency bounding circuit | |
KR101413917B1 (en) | Phase locked loop | |
US9252791B1 (en) | Phase locked loop and method for generating an oscillator signal | |
US7504891B1 (en) | Initialization circuit for a phase-locked loop | |
US8373465B1 (en) | Electronic device and method for phase locked loop | |
KR101421380B1 (en) | Phase locked loop | |
US7233183B1 (en) | Wide frequency range DLL with dynamically determined VCDL/VCO operational states | |
JP4082507B2 (en) | Phase synchronization circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170605 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20190529 Year of fee payment: 6 |