KR101408250B1

KR101408250B1 - Liquid crystal display device

Info

Publication number: KR101408250B1
Application number: KR1020060132131A
Authority: KR
Inventors: 성낙진; 이회호; 이혜정
Original assignee: 엘지디스플레이 주식회사
Priority date: 2006-12-21
Filing date: 2006-12-21
Publication date: 2014-06-18
Also published as: KR20080058055A

Abstract

본 발명은 액정표시장치에서 게이트라인을 구동할 때 인터레이스 방식으로 구동하여 소비전력을 절감하는 기술에 관한 것이다. 이러한 본 발명은, 게이트 구동부 및 데이터 구동부의 구동을 제어하기 위한 각종 제어신호를 출력하는 타이밍 콘트롤러와; 액정 패널의 각 게이트 라인에 게이트 온 신호를 공급할 때 인터레이스 방식을 적용하여, 우수번째의 게이트 온 신호들과 기수번째의 게이트 온 신호들을 분리하여 이들을 순차적으로 출력하는 게이트 구동부와; 상기 액정 패널의 각 데이터 라인에 데이터 신호를 공급하는 데이터 구동부와; 상기 데이터 신호와 상기 인터레이스 방식으로 공급되는 게이트 온 신호에 의해 구동되어 화상을 표시하는 액정패널에 의해 달성된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technology for driving a gate line in an LCD device in an interlaced manner to reduce power consumption. The present invention provides a liquid crystal display comprising: a timing controller for outputting various control signals for controlling driving of a gate driver and a data driver; A gate driver for applying an interlace scheme to each gate line of the liquid crystal panel to separate the odd-numbered gate-on signals and the odd-numbered gate-on signals and sequentially output them; A data driver for supplying a data signal to each data line of the liquid crystal panel; And a liquid crystal panel driven by the data signal and the gate-on signal supplied in the interlaced manner to display an image.

Description

[0001] LIQUID CRYSTAL DISPLAY DEVICE [0002]

도 1은 종래 기술에 의한 게이트신호 출력 방식을 나타낸 파형도. 1 is a waveform diagram showing a conventional gate signal output method.

도 2는 본 발명에 의한 액정표시장치의 구동회로의 블록도. 2 is a block diagram of a driving circuit of a liquid crystal display according to the present invention.

도 3의 (a),(b)는 본 발명에 의한 게이트신호 출력 방식을 나타낸 파형도.3 (a) and 3 (b) are waveform diagrams showing a gate signal output method according to the present invention.

***도면의 주요 부분에 대한 부호의 설명*** DESCRIPTION OF THE REFERENCE SYMBOLS

21 : 타이밍 콘트롤러 22 : 게이트 구동부21: timing controller 22: gate driver

23 : 데이터 구동부 24 : 액정패널23: data driver 24: liquid crystal panel

본 발명은 액정표시장치의 게이트 라인 구동기술에 관한 것으로, 특히 게이트 라인을 인터레이스 방식으로 구동하여 소비전력을 절감할 수 있도록 한 액정표시장치의 구동 회로 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gate line driving technique of a liquid crystal display, and more particularly, to a driving circuit and a driving method of a liquid crystal display device in which gate lines are driven in an interlaced manner to reduce power consumption.

일반적으로, 액정표시장치(LCD)는 경량, 박형, 저소비 전력구동 등의 특징으로 인하여 그 응용범위가 사무자동화 기기, 오디오/비디오기기 등으로 점차 확대되고 있는 추세에 있다. In general, the liquid crystal display (LCD) has been gradually expanded to office automation equipment, audio / video equipment, and the like due to features such as light weight, thinness, and low power consumption driving.

이와 같은 액정표시장치는, 시스템으로부터 타이밍 콘트롤러에 디지털 비디오 데이터(RGB)와 수직/수평 동기신호 및 클럭신호가 공급된다. 상기 타이밍 콘트롤러는 상기 시스템으로부터 입력되는 신호들을 이용하여 게이트 구동부를 제어하기 위한 게이트 제어신호와 데이터 구동부를 제어하기 위한 데이터 제어신호를 발생함과 아울러, 상기 디지털 비디오 데이터(RGB)를 샘플링한 후에 재정렬하여 데이터 구동부에 공급한다. 그리고, 상기 게이트 구동부에서 출력되는 게이트 온 신호(스캔펄스)와 데이터 구동부에서 출력되는 데이터전압에 의해 액정패널이 구동되어 상기 비디오 데이터(RGB)의 영상이 디스플레이된다.In such a liquid crystal display device, digital video data (RGB), a vertical / horizontal synchronizing signal, and a clock signal are supplied from the system to the timing controller. The timing controller generates a gate control signal for controlling the gate driving unit and a data control signal for controlling the data driving unit using the signals input from the system, and samples the digital video data (RGB) And supplies it to the data driver. The liquid crystal panel is driven by the gate-on signal (scan pulse) output from the gate driver and the data voltage output from the data driver to display the image of the video data (RGB).

도 1은 상기 게이트 구동부에서 출력되는 게이트 온 신호의 파형을 나타낸 것으로 이에 도시한 바와 같이, 한 프레임에 해당되는 시간동안 게이트 온 신호 "N_th, N+1_th, N+2_th…"를 순차적으로 출력한다. 그리고, 이에 동기하여 상기 데이터 구동부에서 데이터라인에 데이터전압을 출력한다.FIG. 1 shows waveforms of gate-on signals output from the gate driver. As shown in FIG. 1, gate-on signals N _th , N + 1 _th , N + 2 _th ... are sequentially . In synchronization with this, the data driver outputs the data voltage to the data line.

예를 들어, 프레임 주파수가 60Hz인 경우 상기 게이트 온 신호의 정극성펄스 유지시간에 해당되는 차징 타임(CT)은 아래의 [수학식1]으로 표현된다.For example, when the frame frequency is 60 Hz, the charging time CT corresponding to the positive pulse holding time of the gate-on signal is expressed by the following equation (1).

여기서, 16,67은

초에 해당되는 값이고, VSP는 수직동기구간(Vertical Sync Period)에 대한 시간이다. Here,

Second, and VSP is a time for a vertical synchronization period.

이와 같이 종래 기술에 의한 액정표시장치의 게이트 구동회로에 있어서는 한 프 레임에 해당되는 시간동안 게이트 온 신호를 순차적으로 출력하게 되어 있어 소비전력을 많이 소모하게 되는 단점이 있었다. As described above, in the conventional gate driving circuit of a liquid crystal display device, the gate-on signal is sequentially output for a time corresponding to one frame, which consumes much power.

따라서, 본 발명의 목적은 게이트 구동부에서 게이트 라인을 구동할 때 인터레이스 방식으로 구동하여 소비전력을 절감하는 게이트 구동회로를 제공함에 있다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a gate driving circuit for driving a gate line in an interlace manner in a gate driving unit to reduce power consumption.

상기와 같은 목적을 달성하기 위한 본 발명은, 게이트 구동부 및 데이터 구동부의 구동을 제어하기 위한 각종 제어신호를 출력하는 타이밍 콘트롤러와; 액정 패널의 각 게이트 라인에 게이트 온 신호를 공급할 때 인터레이스 방식을 적용하여 공급하는 게이트 구동부와; 상기 액정 패널의 각 데이터 라인에 데이터 신호를 공급하는 데이터 구동부와; 상기 데이터 신호와 상기 인터레이스 방식으로 공급되는 게이트 온 신호에 의해 구동되어 화상을 표시하는 액정패널을 포함하여 구성함을 특징으로 한다.According to an aspect of the present invention, there is provided a display device including a timing controller for outputting various control signals for controlling driving of a gate driver and a data driver; A gate driver for supplying a gate-on signal to each gate line of the liquid crystal panel by applying an interlace scheme; A data driver for supplying a data signal to each data line of the liquid crystal panel; And a liquid crystal panel driven by the data signal and the gate-on signal supplied in the interlaced manner to display an image.

상기와 같은 목적을 달성하기 위한 또 다른 본 발명은, 게이트 구동부 및 데이터 구동부의 구동을 제어하기 위한 각종 제어신호를 출력하는 과정과; 액정 패널의 각 게이트 라인에 게이트 온 신호를 공급할 때 인터레이스 방식을 적용하여 우수번째의 게이트 온 신호들과 기수번째의 게이트 온 신호들을 분리하여 공급하는 과정과; 상기 액정 패널의 각 데이터 라인에 데이터 신호를 공급하는 과정과; 상기 데이터 신호와 상기 인터레이스 방식으로 공급되는 게이트 온 신호에 의해 구동되어 화상을 표시하는 과정으로 이루어짐을 특징으로 한다. According to another aspect of the present invention, there is provided a method of driving a plasma display panel, including the steps of: outputting various control signals for controlling driving of a gate driver and a data driver; A method for supplying a gate-on signal to each gate line of a liquid crystal panel by applying an interlace method to separate and supply odd-numbered gate-on signals and odd-number gate-on signals; Supplying a data signal to each data line of the liquid crystal panel; And displaying the image by driving the data signal and the gate-on signal supplied in the interlaced manner.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 의한 액정표시장치의 구동회로의 일실시 구현예를 보인 블록도로서 이에 도시한 바와 같이, 게이트 구동부(22) 및 데이터 구동부(23)의 구동을 제어하기 위한 각종 제어신호를 출력하는 타이밍 콘트롤러(21)와; 액정 패널(24)의 각 게이트 라인에 게이트 온 신호를 공급할 때 인터레이스 방식을 적용하여 우수번째의 게이트 온 신호들을 순차적으로 출력하고, 기수번째의 게이트 온 신호들을 순차적으로 출력하는 게이트 구동부(22)와; 상기 액정 패널(24)의 각 데이터 라인에 데이터 신호를 공급하는 데이터 구동부(23)와; 상기 데이터 신호와 상기 인터레이스 방식으로 공급되는 게이트 온 신호에 의해 구동되어 화상을 표시하는 액정패널(24)을 포함하여 구성한 것으로, 이와 같이 구성한 본 발명의 작용을 첨부한 도 3을 참조하여 상세히 설명하면 다음과 같다.FIG. 2 is a block diagram showing an embodiment of a driving circuit of a liquid crystal display according to the present invention. As shown in FIG. 2, various control signals for controlling the driving of the gate driver 22 and the data driver 23 A timing controller 21 for outputting the timing signal; A gate driver 22 for sequentially outputting odd-numbered gate-on signals by applying an interlace method to each gate line of the liquid crystal panel 24 and sequentially outputting odd-numbered gate-on signals, ; A data driver 23 for supplying a data signal to each data line of the liquid crystal panel 24; And a liquid crystal panel 24 driven by the data signal and the gate-on signal supplied in the interlaced manner to display an image. The operation of the present invention thus constructed will be described in detail with reference to FIG. 3 As follows.

타이밍 콘트롤러(21)는 시스템으로부터 공급되는 수직/수평 동기신호와 클럭신호를 이용하여 게이트 구동부(22)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(23)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 또한, 상기 타이밍 콘트롤러(21)는 상기 시스템으로부터 입력되는 디지털 비디오 데이터(RGB)를 샘플링한 후에 재정렬하여 데이터 구동부(23)에 공급한다.The timing controller 21 generates a gate control signal GDC for controlling the gate driver 22 and a data control signal GDC for controlling the data driver 23 using the vertical and horizontal synchronizing signals and the clock signals supplied from the system DDC). The timing controller 21 samples digital video data RGB input from the system, rearranges the digital video data RGB, and supplies the sampled data to the data driver 23.

상기 게이트 구동부(22)는 상기 타이밍 콘트롤러(21)로부터 입력되는 게이트 제어신호(GDC)에 응답하여 게이트 온 신호(스캔펄스)를 게이트라인(G1∼Gn)에 순차적으로 공급하고, 이에 의해 데이터가 공급되는 액정패널(24)의 수평라인들이 선택된 다.The gate driver 22 sequentially supplies a gate-on signal (scan pulse) to the gate lines G1 to Gn in response to a gate control signal GDC input from the timing controller 21, The horizontal lines of the supplied liquid crystal panel 24 are selected.

상기 데이터 구동부(23)는 상기 타이밍 콘트롤러(21)로부터 입력되는 데이터 제어신호(DDC)에 응답하여 디지털 비디오 데이터(RGB)를 계조값에 대응하는 데이터전압(아날로그 감마보상전압)으로 변환하고, 이렇게 변환된 데이터전압이 액정패널(24)상의 데이터라인(D1∼Dm)에 공급된다. The data driver 23 converts the digital video data RGB into a data voltage (analog gamma compensation voltage) corresponding to the gray level value in response to the data control signal DDC input from the timing controller 21, And the converted data voltage is supplied to the data lines D 1 to D m on the liquid crystal panel 24.

액정패널(24)은 데이터라인(D1∼Dm)과 게이트라인(G1∼Gn)의 교차부에 매트릭스 형태로 배치되는 다수의 액정셀(Clc)을 구비하는데, 이 다수의 액정셀(Clc)들은 상기 데이터 신호와 게이트 온 신호에 의해 구동되어 화상을 표시하게 된다. The liquid crystal panel 24 includes a plurality of liquid crystal cells Clc arranged in a matrix at intersections of the data lines D1 to Dm and the gate lines G1 to Gn, And is driven by the data signal and the gate-on signal to display an image.

참고로, 상기 설명에서는 데이터 구동부(23)와 게이트 구동부(22)가 액정패널(24)과 분리 설치된 것으로 설명하였으나, 근래 들어 이들 각각은 패키징 기술에 의하여 액정패널(24)상에 직접 실장되는 추세에 있다.In the above description, the data driver 23 and the gate driver 22 are separately provided from the liquid crystal panel 24. However, in recent years, each of the data driver 23 and the gate driver 22 has been mounted on the liquid crystal panel 24 .

상기 게이트 구동부(22)에서 액정패널(24)상의 게이트라인(G1∼Gn))에 게이트 신호를 출력할 때 인터레이스 방식을 적용하여 게이트신호를 출력하게 되는데, 이 인터레이스 방식의 원리를 간단히 설명하면 다음과 같다.When the gate signal is outputted from the gate driver 22 to the gate lines G1 to Gn on the liquid crystal panel 24, the gate signal is outputted by applying the interlace method. The principle of the interlace method will be briefly described as follows. Respectively.

인터레이스 스캔 방식은 30장의 화면을 수신하여 60장의 화면인 것처럼 디스플레이하는 방식이다. 60분의 1초 동안 각 정지화면의 홀수 줄을 한 번에 디스플레이하고 다음 60분의 1초 동안 짝수 줄을 디스플레이한다. 결국, 정지화면 한 장을 홀수 줄만 있는 화면과 짝수 줄만 있는 화면으로 나누어서 디스플레이하는 것이다. 그러면, 1초에 60장의 화면이 바뀌는 셈이 되어 깜빡거림을 느낄 수 없고 한 번에 디스플레이해야 하는 양이 절반으로 줄어들어 구현이 수월해 지는 장점이 있다. 홀 수 줄과 짝수 줄만으로 이루어진 화면을 1/60초마다 촬영하여 두 장을 합쳐 하나의 완전한 화면을 만들어 내고 이것을 초당 30장의 비율로 기록한다. 간단히 말해서, 반쪽짜리 사진 두 장을 촬영하여 이것을 하나로 붙이는 것이 인터레이스 방식이다. 그러므로, 인터레이스 방식은 한 장의 이미지를 만들기 위해 두 번의 주사과정이 필요한다.The interlace scanning method is a method of receiving 30 screens and displaying them as if they are 60 screens. Displays the odd lines of each still image at a time for one-tenth of a second and displays even lines for the next one-tenth of a second. As a result, one still picture is divided into a screen with only odd lines and a screen with only even lines. This means that you can not feel flickering because 60 screens are changed in 1 second, and the amount of display at one time is reduced to half, which makes the implementation easier. A screen composed of only a few lines of even and odd lines is shot every 1/60 second, and two sheets are combined to form a complete picture, which is recorded at a rate of 30 pictures per second. In short, it is the interlaced method that takes two half-size photographs and puts them together. Therefore, the interlacing method requires two scanning steps to produce one image.

상기 설명에서와 같이 상기 게이트 구동부(22)에서 액정패널(24)상의 게이트라인(G1∼Gn))에 게이트 온 신호를 출력할 때 인터레이스 방식을 적용하여 출력하는 것에 대하여 도 3을 참조하여 상세히 설명하면 다음과 같다.3, when the gate-on signal is outputted to the gate lines G1 to Gn on the liquid crystal panel 24 in the gate driver 22 as described above, Then,

예를 들어, 우수(Even)/기수(Odd) 각각의 프레임 별로 60Hz로 구동할 경우, 상기 게이트 구동부(22)는 도 3의 (a)와 같이 우수번째의 게이트 온 신호 "N_th, N+2_th, N+4_th…"를 순차적으로 출력하고, 도 3의 (b)와 같이 기수번째의 게이트 온 신호 "N+1_th, N+3_th, N+5_th…"를 순차적으로 출력한다.For example, when driving at 60 Hz for each frame of even / odd, the gate driver 22 drives the even- _numbered gate-on signal "N _th , N + 2 _th , N + 4 _th ... "sequentially and outputs the odd-numbered gate-on signals" N + 1 _th , N + 3 _th , N + 5 _th ... "sequentially as shown in Fig. do.

이와 같은 경우, 상기 게이트 온 신호의 정극성펄스 유지시간에 해당되는 차징 타임(CT)은 아래의 [수학식2]로 표현된다.In this case, the charging time CT corresponding to the positive pulse holding time of the gate-on signal is expressed by the following equation (2).

여기서, 16,67은

Second, and VSP is a time for a vertical synchronization period.

결과적으로, 상기 게이트 온 신호에 대하여 인터레이스를 적용하여 우수(Even)/기수(Odd) 각각의 프레임 별로 60Hz로 구동할 경우, 인터레이스를 적용하지 않을 때에 비하여 상기 차징 타임(CT)이 두 배로 확보된다.As a result, when the gate-on signal is interlaced and driven at 60 Hz for each frame of even / odd (odd), the charging time CT is doubled as compared with the case where the interlace is not applied .

따라서, 인터레이스를 적용하고 프레임 주파수가 30Hz인 경우, 인터레이스를 적용하지 않고 프레임 주파수가 60Hz일 때의 차징 타임을 확보할 수 있게 된다. Therefore, when the interlace is applied and the frame frequency is 30 Hz, it is possible to secure the charging time when the frame frequency is 60 Hz without interlacing.

상기 설명에서와 같이 상기 데이터 구동부(22)에 인터레이스를 적용하는 경우, 상기 데이터 구동부(23)는 도 3에서와 같이 출력되는 게이트 온 신호에 대응하여 액정패널(24)상의 데이터라인(D1∼Dm)에 데이터전압을 출력하게된다. When the interlacing is applied to the data driver 22 as described above, the data driver 23 supplies the data lines D1 to Dm on the liquid crystal panel 24 corresponding to the gate- And outputs the data voltage.

이상에서 상세히 설명한 바와 같이 본 발명은 게이트 구동부에서 게이트 라인을 구동할 때 인터레이스 방식으로 구동함으로써, 구동주파수를 절반 수준으로 줄일 수 있고 이로 인하여 소비전력이 저감되는 효과가 있다.As described above, according to the present invention, when driving a gate line in a gate driver, it is driven in an interlaced manner, thereby reducing the driving frequency to a half level, thereby reducing power consumption.

Claims

A liquid crystal panel in which a plurality of gate lines and data lines are crossed;

A gate driver for outputting odd-numbered gate-on signals from the line frame, outputting odd-number gate-on signals from the subsequent frame, and driving the odd gate-

A data driver for supplying data signals to the data lines corresponding to the even and odd gate-on signals, respectively; And

And a timing controller for controlling the gate driver and the data driver,

The charging time (CT _TOTAL ) of the gate-

, (VSP is the time for the vertical synchronization section)

Lt; / RTI >

The video comprising one screen consists of two frames in total,

And the odd-numbered gate-on signals and the odd-numbered gate-on signals are waveforms that do not overlap each other before and after.

delete