KR101407698B1 - 질화물계 반도체 소자 및 그의 제조 방법 - Google Patents

질화물계 반도체 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR101407698B1
KR101407698B1 KR1020120155932A KR20120155932A KR101407698B1 KR 101407698 B1 KR101407698 B1 KR 101407698B1 KR 1020120155932 A KR1020120155932 A KR 1020120155932A KR 20120155932 A KR20120155932 A KR 20120155932A KR 101407698 B1 KR101407698 B1 KR 101407698B1
Authority
KR
South Korea
Prior art keywords
nitride
semiconductor layer
layer
forming
pockets
Prior art date
Application number
KR1020120155932A
Other languages
English (en)
Inventor
송영호
김승환
전성란
양계모
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020120155932A priority Critical patent/KR101407698B1/ko
Application granted granted Critical
Publication of KR101407698B1 publication Critical patent/KR101407698B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 질화물계 반도체 소자 및 그의 제조 방법에 관한 것으로, 유전체 패턴을 이용한 에피택셜 성장(epitaxial growth)을 통하여 서로 이격된 복수의 단위 소자를 형성하기 위한 것이다. 본 발명은 베이스 기판을 준비하는 단계, 베이스 기판 위에 유전체층을 형성하는 단계, 유전체층을 패터닝하여 복수의 포켓을 갖는 유전체 패턴을 형성하는 단계, 복수의 포켓에 각각 오버 충전되게 질화물계의 단위 소자를 형성하되, 서로 이격되게 단위 소자를 형성하는 형성 단계, 호스트 기판 위에 베이스 기판을 부착하되, 단위 소자가 형성된 면을 부착하는 단계, 유전체 패턴 및 복수의 단위 소자 위의 베이스 기판을 분리하는 단계, 및 유전체 패턴을 제거하는 단계를 포함하는 질화물계 반도체 소자의 제조 방법 및 그 방법으로 제조된 질화물계 반도체 소자를 제공한다.

Description

질화물계 반도체 소자 및 그의 제조 방법{Nitride semiconductor device and method for manufacturing thereof}
본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 유전체 패턴을 이용한 에피택셜 성장(epitaxial growth)을 통하여 형성한 질화물계 반도체 소자 및 그의 제조 방법에 관한 것이다.
일반적으로 질소(N)와 같은 Ⅴ족 소스와, 갈륨(Ga), 알루미늄(Al) 또는 인듐(In)과 같은 Ⅲ족 소스를 포함하는 질화갈륨(GaN), 질화알루미늄(AlN), 질화인듐 (InN) 등의 질화물계 반도체 소재는 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 갖고 있어, 질화물계 반도체 소자 예컨대, 자외선 영역의 질화물계 반도체 발광소자, 태양전지소자 등으로 많이 사용되고 있다. 질화인듐알루미늄(AlInN)계 물질은 0.7eV에서 6.2eV의 폭넓은 에너지 밴드 갭을 가지고 있어 태양광스펙트럼 영역과 일치하는 특성으로 인하여 태양전지소자용 물질로 많이 사용되고 있다. 특히, 질화알루미늄갈륨(AlGaN)을 이용한 자외선 발광소자는 경화기 장치, 의료분석기 및 치료기기 및 살균, 정수, 정화시스템 등 다양한 산업분야에서 활용되고 있으며, 향후 반도체 조명 광원으로써 일반조명에 사용 가능한 물질로서 주목을 받고 있다.
이러한 질화물계 반도체 소재를 이용하여 성장시킨 질화물계 반도체층은 특히, 질화갈륨은 그것을 에피택셜 성장시킬 수 있는 동종의 기판을 제작하기가 어려워 유사한 결정 구조를 갖는 이종(hetero) 기판 위에 금속 유기 화학 기상 증착법(metal organic chemical vapor deposition; MOCVD) 또는 분자선 성장법(molecular beam epitaxy; MBE) 등의 공정을 통해 성장된다. 이종 기판으로는 육방 정계의 구조를 갖는 사파이어(Sapphire, Al2O3)나 실리콘 카바이드(SiC) 등이 사용되고 있다.
질화물계 반도체 소자 제조에 있어서, 이종 기판 중 사파이어 기판은 화학적 및 열적으로 안정적이며, 고온 제조공정을 가능케 하는 고융점을 갖고 있고, 높은 유전상수를 갖는다는 장점을 갖고 있다. 하지만 사파이어 기판은 열전도성이 떨어짐에 따라 궁극적으로 고휘도의 질화물계 반도체 소자를 제작하기 어려운 단점이 있다. 또한 사파이어는 전기적으로 부도체이므로 발광다이오드 구조를 제한하며, 기계적 및 화학적으로 매우 안정하여 절단 및 형상화(shaping) 등의 가공이 어려움 문제점을 갖고 있다.
이와 같은 문제점을 해소하기 위해서, 최근에는 사파이어와 같은 이종 기판 상에 질화물계 반도체층을 성장시킨 후, 이종 기판을 분리하여 발광 효율이 높은 질화물계 반도체 소자의 제조 방법에 따른 연구가 진행되고 있다. 즉 호스트 기판(host substrate) 위에 질화물계 반도체층이 성장된 이종 기판을 부착한 후, 질화물계 반도체층으로부터 이종 기판을 분리한다.
호스트 기판 위에 질화물계 반도체층을 전이시킨 이후에, 단위 질화물계 반도체 소자를 형성하기 위해서 분리 식각(isolation etching)이 추가적으로 필요하다.
여기서 사파이어 기판과 질화물계 반도체 소자의 분리 공정에 있어 중요한 점은, 질화물계 반도체 소자의 특성을 안정적으로 담보하기 위해 사파이어 기판과 질화물계 반도체 소자의 분리 시 질화물계 반도체층의 크랙(crack) 발생을 최소화하여야 한다는 것이다.
사파이어 기판과 질화물계 반도체 소자를 분리시키는 방법으로, 주로 사파이어 기판과 질화물계 반도체 소자의 질화물계 반도체층의 계면에 레이저(laser)를 조사하여 분리시키는 이른바 레이저 리프트 오프(Laser Lift Off; LLO) 방법이 사용되고 있다.
그러나 LLO 방법은 레이저의 높은 열로 인해 질화물계 반도체 소자의 질화물계 반도체층을 열화시키거나, 열팽창계수의 차이로 인해 질화물계 반도체층 내에 크랙을 발생시키는 문제점이 있다.
또한 LLO 방법으로 분리된 질화물계 반도체층은 내부 스트레인(strain)에 의해 휨(bowing)이 발생되는 문제점을 안고 있다.
또한 호스트 기판에 전이된 질화물계 반도체층은 판 형태를 갖기 때문에, 개별 소자 분리 공정을 통하여 제공되는 질화물계 반도체 소자는 사각형의 형태를 갖는 것이 일반적이다. 따라서 종래의 질화물계 반도체 소자의 제조 방법은 다양한 형태의 질화물계 반도체 소자는 제공하지 못하고 있는 실정이다.
국내 공개특허공보 제10-2011-0109557호 (2011.11.6.) 국내 등록특허공보 제10-1137514호 (2012.4.20.)
따라서 본 발명의 목적은 LLO 공정에서 질화물계 반도체층의 휨이 발생되는 것을 억제할 수 있는 질화물계 반도체 소자 및 그의 제조 방법을 제공하는 데 있다.
본 발명의 다른 목적은 분리 공정을 생략하여 제조 공정을 간소화할 수 있는 질화물계 반도체 소자 및 그의 제조 방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 다양한 구조로 구현할 수 있는 질화물계 반도체 소자 및 그의 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 베이스 기판을 준비하는 단계, 상기 베이스 기판 위에 유전체층을 형성하는 단계, 상기 유전체층을 패터닝하여 복수의 포켓을 갖는 유전체 패턴을 형성하는 단계, 상기 복수의 포켓에 각각 오버 충전되게 질화물계의 단위 소자를 형성하되, 서로 이격되게 상기 단위 소자를 형성하는 형성 단계, 호스트 기판 위에 상기 베이스 기판을 부착하되, 상기 단위 소자가 형성된 면을 부착하는 단계, 상기 유전체 패턴 및 복수의 단위 소자 위의 상기 베이스 기판을 분리하는 단계, 및 상기 유전체 패턴을 제거하는 단계를 포함하는 질화물계 반도체 소자의 제조 방법을 제공한다.
본 발명에 따른 제조 방법에 있어서, 상기 유전체층을 형성하는 단계에서, 상기 유전체층은 실리콘산화막 또는 실리콘질화막일 수 있다.
본 발명에 따른 제조 방법에 있어서, 상기 유전체 패턴을 형성하는 단계에서, 상기 포켓은 다각형 또는 타원 등 다양한 형태로 형성될 수 있다.
본 발명에 따른 제조 방법에 있어서, 상기 단위 소자를 형성하는 단계는, 상기 복수의 포켓에 각각 오버 충전되게 질화물계의 제1 반도체층을 형성하는 단계와, 상기 복수의 포켓에 형성된 상기 제1 반도체층을 덮도록 각각 질화물계의 활성층을 형성하는 단계, 및 상기 복수의 포켓의 활성층을 덮도록 각각 질화물계의 제2 반도체층을 형성하는 단계를 포함한다.
본 발명에 따른 제조 방법에 있어서, 상기 제1 반도체층을 형성하는 단계에서, 상기 포켓을 포함하여, 상기 포켓 주위의 상기 유전체 패턴 위에 상기 제1 반도체층을 형성할 수 있다.
본 발명에 따른 제조 방법에 있어서, 상기 제1 반도체층을 형성하는 단계에서, 상기 제1 반도체층의 가장자리 부분은 경사면으로 형성될 수 있다.
본 발명에 따른 제조 방법에 있어서, 상기 단위 소자를 형성하는 단계에서, 상기 단위 소자는 버섯 모양으로 형성될 수 있다.
본 발명에 따른 제조 방법에 있어서, 상기 단위 소자를 형성하는 단계는, 상기 복수의 포켓의 제2 반도체층을 덮도록 각각 반사 접합층을 형성하는 단계를 더 포함할 수 있다.
본 발명에 따른 제조 방법은, 상기 제거하는 단계 이후에 수행되는 상기 단위 소자 단위로 상기 호스트 기판을 절단하여 개별 질화물계 반도체 소자를 획득하는 단계를 더 포함할 수 있다.
본 발명에 따른 제조 방법에 있어서, 상기 유전체 패턴을 형성하는 단계는 상기 포켓의 안쪽에 마이크로 패턴을 형성하는 단계, 또는 상기 포켓의 안쪽에 나노 크기의 세라믹 또는 금속 소재로 나노 패턴을 형성하는 단계를 더 포함할 수 있다.
본 발명은 또한 전술된 제조 방법으로 제조된 질화물계 반도체 소자를 제공한다.
본 발명은 또한 호스트 기판와, 상기 호스트 기판 위에 형성된 질화물계 단위 소자를 포함하는 질화물계 반도체 소자를 제공한다. 이때 상기 단위 소자는 반사 접합층, 제1 반도체층, 활성층 및 제2 반도체층을 포함한다. 상기 반사 접합층은 상기 호스트 기판 위에 형성되며, 가장자리 부분이 상기 호스트 기판의 상부면에서 뜨게 형성된다. 질화물계의 상기 제1 반도체층은 상기 반사 접합층 위에 형성된다. 질화물계의 상기 활성층은 상기 제1 반도체층 위에 형성된다. 그리고 질화물계의 상기 제2 반도체층은 상기 활성층 위에 상기 활성층이 형성하는 공간을 충전하게 형성되며, 중심 부분이 상기 활성층에서 이격되어 돌출된 자루부를 구비한다.
본 발명에 따른 질화물계 반도체 소자에 있어서, 상기 제2 반도체층의 자루부를 중심으로 상부면에 상기 반사 접합층, 제1 반도체층, 활성층 및 제2 반도체층 부분이 노출된다.
본 발명에 따른 질화물계 반도체 소자에 있어서, 상기 제2 반도체층의 자루부를 중심으로 상부면에 상기 반사 접합층, 제1 반도체층, 활성층 및 제2 반도체층의 끝단면이 링 형태로 노출된다.
본 발명에 따른 질화물계 반도체 소자에 있어서, 상기 제2 반도체층의 자루부를 중심으로 상부면은 평평하게 형성될 수 있다.
본 발명은 또한, 베이스 기판, 상기 베이스 기판 위에 형성되며, 복수의 포켓을 갖는 유전체 패턴, 및 상기 복수의 포켓에 각각 오버 충전되게 형성되며, 서로 이격되게 형성된 복수의 질화물계의 단위 소자를 포함하는 질화물계 반도체 소자 제조용 기판을 제공한다.
본 발명에 따른 질화물계 반도체 소자 제조용 기판에 있어서, 상기 단위 소자는 상기 복수의 포켓에 각각 오버 충전되게 형성된 질화물계의 제1 반도체층, 상기 복수의 포켓에 형성된 상기 제1 반도체층을 각각 덮도록 형성된 질화물계의 활성층, 상기 복수의 포켓의 활성층을 각각 덮도록 형성된 질화물계의 제2 반도체층, 및 상기 복수의 포켓의 제2 반도체층을 각각 덮도록 형성된 반사 접합층을 포함할 수 있다.
본 발명에 따른 질화물계 반도체 소자 제조용 기판에 있어서, 상기 유전체 패턴은 상기 포켓의 안쪽에 형성된 마이크로 또는 나노 패턴을 더 포함할 수 있다.
그리고 본 발명에 따른 질화물계 반도체 소자 제조용 기판에 있어서, 상기 마이크로 패턴은 상기 유전체 패턴과 동일한 소재일 수 있다. 상기 나노 패턴의 소재는 나노 크기의 세라믹 또는 금속 소재일 수 있다.
본 발명에 따르면, 베이스 기판 위에 단위 소자로 형성될 영역에 각각 대응되게 포켓이 형성된 유전체 패턴을 형성하고, 유전체 패턴의 포켓에 각각 독립적으로 단위 소자를 형성하여 호스트 기판에 전이함으로써, 유전체 패턴에 의해 각각 독립적으로 형성된 단위 소자를 호스트 기판에 형성할 수 있다.
이와 같이 개별적으로 형성된 복수의 단위 소자가 질화물계 반도체층을 형성하기 때문에, 단위 소자에는 LLO 공정에서 내부 스트레인이 거의 발생되지 않아 LLO 공정에서 가해지는 열적 또는 기계적인 충격을 최소화할 수 있다. 이로 인해 베이스 기판에 분리된 단위 소자에 휨이 발생되는 것 또한 억제할 수 있다.
베이스 기판 위에 독립적으로 단위 소자가 형성되기 때문에, 호스트 기판 위에 단위 소자를 전이한 이후에 단위 소자로 분리하기 위한 분리 식각 공정을 생략할 수 있으므로 질화물계 반도체 소자의 제조 공정을 간소화할 수 있다.
베이스 기판 위에 형성되는 유전체 패턴의 포켓의 형상에 따라 단위 소자의 형상이 결정되기 때문에, 유전체 패턴의 포켓을 다양하게 형성함으로써 단위 소자를 다양하게 형성할 수 있다.
본 발명에 따라 호스트 기판에 전이된 단위 소자는 하부가 볼록한 컵 형태로 형성되고, 단위 소자의 하부면에 반사 접합층이 형성되기 때문에, 반사 접합층은 단위 소자의 활성층에 발생된 광 중 반사 접합층으로 입사되는 광을 단위 소자의 중심 부분 쪽으로 반사시켜 외부로 방출시킴으로써, 광 효율을 향상시킬 수 있다.
그리고 포켓 안쪽에 마이크로 패턴 또는 나노 패턴을 형성함으로써, 단위 소자를 형성하기 위해서 질화물층을 형성할 때 수평 성장 조건을 제공할 수 있기 때문에, 성장되는 질화물층의 내부 결함을 억제할 수 있으며, 이를 통하여 질화물층의 품질을 향상시킬 수 있다.
또한 마이크로 패턴 또는 나노 패턴은 패턴 주기가 일정하게 형성함으로써, 포토닉 크리스탈 형태로 단위 소자를 형성할 수 있기 때문에, 광 효율을 더욱 향상시킬 수 있다.
도 1은 본 발명의 제1 실시예에 따른 질화물계 반도체 소자를 보여주는 단면도이다.
도 2는 도 1의 질화물계 반도체 소자의 제조 방법에 따른 흐름도이다.
도 3 내지 도 12는 도 2의 제조 방법에 다른 각 단계를 보여주는 도면들이다.
도 13은 본 발명의 제2 실시예에 따른 질화물계 반도체 소자 제조용 기판을 보여주는 평면도이다.
도 14는 본 발명의 제3 실시예에 따른 질화물계 반도체 소자 제조용 기판을 보여주는 평면도이다.
도 15는 본 발명의 제4 실시예에 따른 질화물계 반도체 소자 제조용 기판을 보여주는 평면도이다.
도 16은 본 발명의 제5 실시예에 따른 질화물계 반도체 소자 제조용 기판을 보여주는 평면도이다.
하기의 설명에서는 본 발명의 실시예를 이해하는데 필요한 부분만이 설명되며, 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하에서 설명되는 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념으로 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
제1 실시예
도 1은 본 발명의 제1 실시예에 따른 질화물계 반도체 소자(100)를 보여주는 단면도이다.
도 1을 참조하면, 제1 실시예에 따른 질화물계 반도체 소자(100)는 호스트 기판(40)과, 호스트 기판(40) 상에 형성된 질화물계의 단위 소자(30)를 포함한다.
호스트 기판(40)으로는 단결정 실리콘(Si), 구리(Cu), 텅스텐(W), 구리텅스텐(CuW) 등의 소재 이외에도, 단결정 실리콘(Si) 기판 상층부에 금속간화합물(intermetallic compound)인 실리사이드(silicide)가 형성되어 있는 실리콘(Si), 알루미늄(Al), 알루미늄 합금 또는 고용체(Al-related alloy or solid solution), 구리(Cu), 구리계 합금 또는 고용체(Cu-related alloy or solid solution), 은(Ag), 또는 은계 합금 또는 고용체(Ag-related alloy or solid solution), 몰리브덴늄(Mo), 또는 몰리브덴늄계 합금 또는 고용체(Mo-related alloy or solid solution), 크롬(Cr), 또는 크롬계 합금 또는 고용체(Cr-related alloy or solid solution), 다결정 또는 비정질 실리콘(Si) 등을 비롯한 전기 및 열적 전도성이 우수한 금속, 합금, 또는 고용체 등의 소재가 사용될 수 있다.
그리고 단위 소자(30)는 제1 반도체층(31), 활성층(33) 및 제2 반도체층(35)을 포함하며, 반사 접합층(37)을 더 포함할 수 있다. 반사 접합층(37)은 호스트 기판(40) 위에 형성되며, 가장자리 부분이 호스트 기판(40)의 상부면에서 뜨게 형성된다. 질화물계의 제2 반도체층(35)은 반사 접합층(37) 위에 형성된다. 활성층(33)은 제2 반도체층(35) 위에 형성된다. 그리고 제1 반도체층(31)은 활성층(33) 위에 활성층(33)이 형성하는 공간을 충전하게 형성되며, 중심 부분이 활성층(33)에서 이격되어 돌출된 자루부(31a)를 구비한다.
여기서 반사 접합층(37)은 반사층과 접합층으로서의 기능을 함께 수행한다. 이러한 반사 접합층(37)은 호스트 기판(40)의 상부면 위에 안쪽에 공간을 갖는 그릇 형상으로 된다. 더욱이 반사 접합층(37)은 가장자리 부분이 호스트 기판(40)의 상부면에서 뜨게 형성되기 때문에, 반사 접합층(37)의 내부에 형성되는 활성층(33)에서 발생되는 광을 단위 소자의 중심 부분으로 반사시켜 광의 손실을 최소화할 수 있다.
이러한 반사 접합층(37)은 금속 소재를 이용한 금속층으로 형성될 수 있다. 반사 접합층(37)의 소재로는 알루미늄, 티탄, 백금, 로듐, 은, 팔라듐, 이리듐, 규소, 아연 등이 적어도 하나가 사용될 수 있다. 또는 반사 접합층(37)이 Si, Zn, Ti, Zr, Hf, Nb, Ta, Al, Mg의 적어도 어느 하나를 함유한 유전체로 하여도 좋다. 예컨대 반사 접합층(37)은 SiO2, TiO2, ZrO2, HfO2, Nb2O3, Al2O3 등을 조합시켜 저굴절률과 고굴절률의 관계를 만족시켜, 그 굴절률차가 커지도록 2종의 유전체를 다층화한 유전체 다층막, 또는 SiO2, MgO, MgF, Al2O3, SiN, SiON 등을 이용하여 형성할 수 있다. 또는 반사 접합층(37)은 질화물계 소재를 활용하되, 굴절율이 주지적으로 변하는 DBR(Distributed Bragg Reflector)층으로 형성할 수 있다.
제1 및 제2 반도체층(31,35)은 n형 및 p형 반도체층 중에 하나이고, 제1 및 제2 반도체층(35)은 서로 다른 타입이다. 예컨대 제1 반도체층(31)이 n형 반도체층인 경우, 제2 반도체층(35)은 p형 반도체층이다. 반대로 제1 반도체층(31)이 p형 반도체층인 경우, 제2 반도체층(35)은 n형 반도체층이이다.
n형 반도체층은 질화알루미늄갈륨(AlGaN)계로 형성될 수 있으며, 구동 전압을 낮추기 위해 실리콘이 도핑될 수 있다.
p형 반도체층은 Mg, Zn, Be등과 같은 p형 도전형 불순물이 도핑된 질화물 소재의 반도체층이다. p형 반도체층은 발광영역과 인접하여 전자장벽층(electron blocking layer; EBL) 역할을 수행하는 p형 AlGaN층과, p형 AlGaN 층에 인접한 p형 GaN 및 (Al)Ga(In)N층으로 이루어질 수도 있다.
이때 제1 반도체층(31)은 상부의 자루부(31a)와, 자루부(31a)를 덮는 하부의 갓부(31b)를 포함하는 버섯 모양으로 형성될 수 있다.
활성층(33)은 제1 및 제2 반도체층(35) 사이에 개재된다. 활성층(33)은 MOCVD, HVPE, MBE, MOCVPE 등의 방법을 이용하여 양자우물구조로 형성될 수 있다. 활성층(33)에서는 p형 반도체층을 통하여 흐르는 정공과 n형 반도체층을 통하여 흐르는 전자가 결합됨으로써 광이 발생되는데, 이때 양자우물의 여기 준위 또는 에너지 밴드갭 차이에 해당되는 에너지의 빛이 발광된다.
한편으로 제1 반도체층(31)의 자루부(31a)를 중심으로 상부면(39)에 반사 접합층(37), 제2 반도체층(35), 활성층(33) 및 제1 반도체층(31) 부분이 노출되게 형성된다. 제1 반도체층(31)은 자루부(31a)를 중심으로 상부면(39)은 평평하게 형성된다. 그리고 제1 반도체층(31)의 자루부(31a)를 중심으로 상부면(39)에 반사 접합층(37), 제2 반도체층(35), 활성층(33) 및 제1 반도체층(31)의 끝단면이 링 형태로 노출된다.
이와 같은 제1 실시예에 따른 질화물계 반도체 소자(100)는 호스트 기판(40)에 부착된 단위 소자(30)가 하부가 볼록한 그릇 형태로 형성되고, 단위 소자(30)의 하부면에 반사 접합층(37)이 형성되기 때문에, 반사 접합층(37)은 단위 소자(30)의 활성층(33)에 발생된 광 중 반사 접합층(37)으로 입사되는 광을 단위 소자(30)의 중심 부분 쪽으로 반사시켜 외부로 방출시킴으로써, 광 효율을 향상시킬 수 있다. 즉 반사 접합층(37)은 활성층(33)을 바라볼 때 오목한 형태를 갖기 때문에, 반사 접합층(37)으로 입사되는 광을 단위 소자(30)의 중심 쪽으로 반사시켜 반도체 소자의 측면 쪽으로 세는 광을 최소화할 수 있으므로, 광 효율을 향상시킬 수 있는 것이다.
이와 같은 제1 실시예에 따른 질화물계 반도체 소자(100)의 제조 방법에 대해서 도 2 내지 도 12를 참조하여 설명하면 다음과 같다. 도 2는 도 1의 질화물계 반도체 소자(100)의 제조 방법에 따른 흐름도이다. 그리고 도 3 내지 도 12는 도 2의 제조 방법에 다른 각 단계를 보여주는 도면들이다.
먼저 도 3 및 도 4에 도시된 바와 같이, S61단계에서 베이스 기판(10)을 준비한다. 베이스 기판(10)으로는 질화물계 반도체 단결정을 성장시키기에 적합한 소재가 사용될 수 있다. 베이스 기판(10)은 사파이어, 실리콘(Si), 징크 옥사이드(zinc oxide, ZnO), 갈륨 나이트라이드(gallium nitride, GaN), 갈륨 비소(GaAs), 실리콘 카바이드(silicon carbide, SiC), 알루미늄 나이트라이드(AlN), 산화 마그네슘(MgO) 등의 원소 혹은 화합물로 제조될 수 있다. 예컨대 베이스 기판(10)으로는 c면({0001}면), R면({1-102}), M면({1-100}) 및 A면({11-20})을 갖는 사파이어 기판이 사용될 수 있다.
한편 본 제조 방법에서는 원판 형태의 베이스 기판(10)을 예시하였지만 이것에 한정되는 것은 아니다. 예컨대 베이스 기판(10)은 사각판의 형태를 가질 수 있다.
다음으로 도 5에 도시된 바와 같이, S63단계에서 베이스 기판(10) 위에 유전체층(20)을 형성한다. 이때 유전체층(20)은 물리적 또는 화학적 증착 방법으로 형성할 수 있다. 이러한 유전체층(20)은 산(acid), 염기(base), 염(salt), 또는 각종 식각 용액(etching solution)으로 쉽게 제거될 수 있는 물질층으로, LLO 공정 시 베이스 기판(10)으로부터 쉽게 분리할 수 있고, LLO 공정 후 질화물계의 단위 소자로부터 쉽게 분리될 수 있는 유전체를 사용하는 것이 바람직하다. 예컨대 유전체층(20)으로는 실리콘산화막(SiO2) 또는 실리콘질화막(SiN)이 사용될 수 있다.
다음으로 도 6 및 도 7에 도시된 바와 같이, S65단계에서 유전체층(20)을 패터닝하여 복수의 포켓(21)을 갖는 유전체 패턴(23)을 형성한다. 즉 베이스 기판(10) 위의 유전체층(20)을 사진 식각 공정을 이용하여 단위 소자가 형성될 영역의 유전체층(20) 부분을 제거하여 베이스 기판(10)이 노출되게 포켓(21)을 형성한다. 복수의 포켓(21)은 제조된 단위 소자가 서로 이격되어 형성될 수 있는 간격을 두고 형성하는 것이 바람직하다. 포켓(21)은 제조할 질화물계 소자의 형상에 맞게 사진 식각 공정을 통해 형성할 수 있다. 예컨대 포켓(21)은 사각 형태로 형성될 수 있으며, 이것에 한정되는 것은 아니다.
다음으로 8에 도시된 바와 같이, S67 내지 S72단계를 통해 복수의 포켓(21)에 각각 질화물계의 단위 소자(30)를 형성한다. 이러한 단위 소자(30)는 다음과 같이 형성할 수 있다. 질화계의 단위 소자(30)는 금속 유기 화학 기상 증착법(metal organic chemical vapor deposition; MOCVD), 수소화물 기상 성장법(hydride vapor phase epitaxy; HVPE), 분자선 성장법(metal organic chemical vapor phase epitaxy; MBE), 금속 유기 화학 기상 성장법(metal organic chemical vapor phase epitaxy; MOCVPE) 등을 사용하여 형성할 수 있다.
먼저 S67단계에서 복수의 포켓(21)에 각각 오버 충전되게 질화물계의 제1 반도체층(31)을 형성한다. 즉 포켓(21)을 포함하여 포켓(21) 주위의 유전체 패턴(23) 위에 제1 반도체층(31)이 형성되게 오버 성장(over growth)시킨다. 제1 반도체층(31)의 가장자리 부분은 경사면으로 형성된다. 제1 반도체층(31)은 포켓(21)에 형성되는 자루부(31a)와, 자루부(31a)를 덮는 갓부(31b)를 포함하는 버섯 모양으로 형성될 수 있다.
다음으로 S69단계에서 복수의 포켓(21)의 제1 반도체층(31)을 덮도록 각각 질화물계의 활성층(33)을 형성한다. 이때 활성층(33)의 가장자리 부분은 유전체 패턴(23) 위에 형성되며, 제1 반도체층(31)의 가장자리 부분의 경사면에 대응되게 경사면으로 형성된다.
이어서 S71단계에서 복수의 포켓(21)의 활성층(33)을 덮도록 각각 질화물계의 제2 반도체층(35)을 형성한다. 이때 제2 반도체층(35)의 가장자리 부분은 유전체 패턴(23) 위에 형성되며, 활성층(33)의 가장자리 부분의 경사면에 대응되게 경사면으로 형성된다.
그리고 S72단계에서 복수의 포켓(21)의 제2 반도체층(35)을 덮도록 각각 반사 접합층(37)을 형성함으로써, 복수의 포켓(21)에 각각 단위 소자(30)를 형성할 수 있다. 이때 반사 접합층(37)의 가장자리 부분은 유전체 패턴(23) 위에 형성되며, 제2 반도체층(35)의 가장자리 부분의 경사면에 대응되게 경사면으로 형성된다.
이와 같이 제1 실시예에 따른 제조 방법에 따르면, 유전체 패턴(23)이 형성하는 복수의 포켓(21)에 각각 단위 소자(30)를 서로 이격되게 형성할 수 있다.
다음으로 도 9에 도시된 바와 같이, S73단계에서 호스트 기판(40) 위에 베이스 기판(10)을 부착하되, 단위 소자(30)가 형성된 면을 부착한다. 이때 호스트 기판(40)으로는 복수의 단위 소자(30)를 지지하는 기능과 더불어 질화물계 반도체 소자(100)의 구동 시에 발생되는 다량의 열을 원활하게 대기(air) 중으로 방출하는 기능을 수행할 수 있는 소재로 제조될 수 있다.
다음으로 도 10에 도시된 바와 같이, S75단계에서 단위 소자(30) 및 유전체 패턴(23) 위의 베이스 기판(10)을 분리하여 제거한다. 베이스 기판(10)을 분리하는 방법으로는 LLO 방법이 사용될 수 있다.
이때 유전체 패턴(23)을 매개로 복수의 단위 소자(30)가 분리되어 형성되기 때문에, 호스트 기판(40)에서 베이스 기판(10)을 분리하는 과정에서 단위 소자(30)에 열적 또는 기계적인 충격이 작용하는 것을 억제할 수 있다. 더욱이 베이스 기판(10)에 형성된 단위 소자(30)는 서로 분리되어 형성되기 때문에, LLO 공정에서 내부 스트레인이 거의 발생되지 않아 LLO 공정에서 가해지는 열적 또는 기계적인 충격을 최소화할 수 있다. 이로 인해 베이스 기판(10)에 분리된 단위 소자(30)에 휨이 발생되는 것 또한 억제할 수 있다.
다음으로 도 11에 도시된 바와 같이, S77단계에서 유전체 패턴(23)을 제거한다. 즉 단위 소자(30) 사이의 유전체 패턴(23)을 제거한다. 유전체 패턴(23)은 단위 소자(30) 및 호스트 기판(40)에 대한 선택적인 식각 방법을 이용하여 제거할 수 있다.
이와 같이 S77단계에서 유전체 패턴(23)을 제거함으로써, 호스트 기판(40) 위의 단위 소자(30)가 외부로 노출되며, 단위 소자(30)들은 서로 일정 간격을 두고 이격되어 형성된다. 이때 호스트 기판(40) 위에 단위 소자(30)의 반사 접합층(37)이 부착되어 있고, 제1 반도체층(31)의 자루부(31a)가 상부로 노출되어 있다. 유전체 패턴(23)에 의해 가려졌던 자루부(31a)의 외측으로 제1 반도체층(31), 활성층(33), 제2 반도체층(35) 및 반사 접합층(37)이 노출된다. 이때 자루부(31a) 외측에 수평하게 형성되는 상부면(39)에 제1 반도체층(31), 활성층(33), 제2 반도체층(35) 및 반사 접합층(37)이 링 형태로 노출된다. 이때 링은 포켓(21)의 형상에 대응되는 사각 링의 형태로 구현된다.
그리고 도 12에 도시된 바와 같이, S79단계에서 단위 소자(30) 단위로 호스트 기판(40)을 절단하여 개별 질화물계 반도체 소자(100)를 획득할 수 있다. 이때 절단 방법으로는 다이아몬드 절단날을 이용하는 방법이나, 건식 식각 방법이 사용될 수 있다.
한편 본 제조 방법에서는 단위 소자(30)를 개별적으로 분리하여 질화물계 반도체 소자(100)를 획득하는 예를 개시하였지만, 두 개 이상을 하나의 그룹으로 해서 절단하여 질화물계 반도체 소자를 획득할 수도 있다.
이와 같이 본 제조 방법에 따르면, 베이스 기판(10) 위에 소자로 형성될 영역에 각각 대응되게 포켓(21)이 형성된 유전체 패턴(23)을 형성하고, 유전체 패턴(23)의 포켓(21)에 각각 독립적으로 단위 소자(30)를 형성하여 호스트 기판(40)에 전이함으로써, 유전체 패턴(23)에 의해 각각 독립적으로 형성된 단위 소자(30)가 호스트 기판(40)에 형성된다. 이와 같이 개별적으로 형성된 복수의 단위 소자(30)가 질화물계 반도체층을 형성하기 때문에, 단위 소자(30)에는 LLO 공정에서 내부 스트레인이 거의 발생되지 않아 LLO 공정에서 가해지는 열적 또는 기계적인 충격을 최소화할 수 있다. 이로 인해 베이스 기판(10)에 분리된 단위 소자(30)에 휨이 발생되는 것 또한 억제할 수 있다.
베이스 기판(10) 위에 독립적으로 단위 소자(30)가 형성되기 때문에, 호스트 기판(40) 위에 단위 소자(30)를 전이한 이후에 단위 소자(30)로 분리하기 위한 분리 식각 공정을 생략할 수 있는 질화물계 반도체 소자(100)의 제조 공정을 간소화할 수 있다.
베이스 기판(10) 위에 형성되는 유전체 패턴(23)의 포켓(21)의 형상에 따라 단위 소자(30)의 형상이 결정되기 때문에, 유전체 패턴(23)의 포켓(21)을 다양하게 형성함으로써 단위 소자(30)를 다양하게 형성할 수 있다.
그리고 본 제조 방법에 따라 호스트 기판(40)에 전이된 단위 소자(30)는 하부가 볼록한 컵 형태로 형성되고, 단위 소자(30)의 하부면에 반사 접합층(37)이 형성되기 때문에, 반사 접합층(37)은 단위 소자(30)의 활성층(33)에 발생된 광 중 반사 접합층(37)으로 입사되는 광을 단위 소자(30)의 중심 부분 쪽으로 반사시켜 외부로 방출시킴으로써, 광 효율을 향상시킬 수 있다.
제2 및 제3 실시예
한편 제1 실시예에서는 포켓(21)이 사각형으로 형성되기 때문에, 단위 소자(30)는 사각 기둥 형태의 버섯 모양으로 형성될 수 있다. 즉 포켓(21)의 형상에 따라 제조되는 단위 소자(30)는 다양한 형태로 구현될 수 있다.
즉 제1 실시예에서는 포켓(21)이 사각형으로 형성된 예를 개시하였지만, 도 13 및 도 14에 도시된 바와 같이, 포켓(121,221)은 삼각 또는 원형으로 형성될 수 있다. 여기서 도 13은 본 발명의 제2 실시예에 따른 질화물계 반도체 소자 제조용 기판을 보여주는 평면도이다. 도 14는 본 발명의 제3 실시예에 따른 질화물계 반도체 소자 제조용 기판을 보여주는 평면도이다.
도 13에 도시된 바와 같이, 베이스 기판(110) 위에 형성된 유전체층(120)을 패터닝하여 포켓(121)을 삼각 모양으로 형성할 수 있다. 삼각 모양의 포켓(121)을 이용하여 단위 소자를 형성할 경우, 단위 소자는 사각 기둥 형태의 버섯 모양으로 형성될 수 있다.
또는 도 14에 도시된 바와 같이, 베이스 기판(210) 위에 형성된 유전체층을 패터닝하여 포켓(221)을 원형 모양으로 형성할 수 있다. 원 모양의 포켓(221)을 이용하여 단위 소자를 형성할 경우, 단위 소자는 원 기둥 형태의 버섯 모양으로 형성될 수 있다.
그 외 포켓은 오각 이상의 다각형으로 형성되거나 타원형으로 형성될 수 있으며, 그에 따라 단위 소자는 포켓의 형상을 기반으로 한 기둥 형태의 버섯 모양으로 형성될 수 있다.
제4 및 제5 실시예
한편 제1 내지 제3 실시예에서는 포켓을 통하여 베이스 기판이 노출되게 유전체 패턴을 형성하는 예를 개시하였지만 이것에 한정되는 것은 아니다. 예컨대 도 15 및 도 16에 도시된 바와 같이, 포켓(321,421) 내에 나노 패턴(325) 또는 마이크로 패턴(425)을 형성할 수 있다.
도 15는 본 발명의 제4 실시예에 따른 질화물계 반도체 소자 제조용 기판을 보여주는 평면도이다.
도 15를 참조하면, 베이스 기판(310) 위에 형성된 유전체층을 패터닝하여 포켓(321)을 원형 모양으로 형성할 수 있다. 이때 유전체층을 패턴닝할 때 포켓(321) 안쪽에 나노 패턴(325)을 함께 형성할 수 있다.
이와 같이 포켓(321) 안쪽에 나노 패턴(325)을 형성함으로써, 단위 소자를 형성하기 위해서 질화물층을 형성할 때 수평 성장 조건을 제공할 수 있기 때문에, 성장되는 질화물층의 내부 결함을 억제할 수 있으며, 이를 통하여 질화물층의 품질을 향상시킬 수 있다.
또한 나노 패턴(325)는 패턴 주기가 일정하게 형성함으로써, 포토닉 크리스탈 형태로 단위 소자를 형성할 수 있기 때문에, 광 효율을 더욱 향상시킬 수 있다.
도 16은 본 발명의 제5 실시예에 따른 질화물계 반도체 소자 제조용 기판을 보여주는 평면도이다.
도 16을 참조하면, 베이스 기판(410) 위에 형성된 유전체층을 패터닝하여 포켓(421)을 육각형 모양으로 형성할 수 있다. 이때 유전체층을 패턴닝할 때 포켓(421) 안쪽에 마이크로 패턴(425)을 함께 형성할 수 있다.
마이크로 패턴(425)은 세라믹이나 금속의 나노 입자를 포켓(421) 내에에 균일하게 도포하여 형성할 수 있다. 예컨대 마이크로 패턴(425)는 Ti, Zr, Al, Si, Ce, La, Sr, Cr, V, Nb, Ga, Ta, W 및 Mo 중에 하나 이상을 포함하는 산화물계 세라믹 소재로 형성할 수 있다.
이와 같이 포켓(321) 안쪽에 마이크로 패턴(425)을 형성함으로써, 단위 소자를 형성하기 위해서 질화물층을 형성할 때 수평 성장 조건을 제공할 수 있기 때문에, 성장되는 질화물층의 내부 결함을 억제할 수 있으며, 이를 통하여 질화물층의 품질을 향상시킬 수 있다.
또한 마이크로 패턴(325)은 패턴 주기가 일정하게 형성함으로써, 포토닉 크리스탈 형태로 단위 소자를 형성할 수 있기 때문에, 광 효율을 더욱 향상시킬 수 있다.
또한 도 15에는 마이크로 패턴(325)이 형성된 예를 개시하였고, 도 16에서는 나노 패턴(425)이 형성된 예를 개시하였지만, 마이크로 패턴(325)과 나노 패턴(425)을 함께 형성할 수도 있다.
한편, 본 명세서와 도면에 개시된 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 자명한 것이다.
10 : 베이스 기판
20 : 유전체층
21 : 포켓 23 : 유전체 패턴
30 : 단위 소자
31 : 제1 반도체층
33 : 활성층
35 : 제2 반도체층
37 : 반사 접합층
40 : 호스트 기판
100 : 질화물계 반도체 소자

Claims (19)

  1. 베이스 기판을 준비하는 단계;
    상기 베이스 기판 위에 유전체층을 형성하는 단계;
    상기 유전체층을 패터닝하여 복수의 포켓을 갖는 유전체 패턴을 형성하는 단계;
    상기 복수의 포켓에 각각 오버 충전되게 질화물계의 단위 소자를 형성하되, 서로 이격되게 상기 단위 소자를 형성하는 형성 단계;
    호스트 기판 위에 상기 베이스 기판을 부착하되, 상기 단위 소자가 형성된 면을 부착하는 단계;
    상기 유전체 패턴 및 복수의 단위 소자 위의 상기 베이스 기판을 분리하는 단계;
    상기 유전체 패턴을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 질화물계 반도체 소자의 제조 방법.
  2. 제1항에 있어서, 상기 유전체층을 형성하는 단계에서,
    상기 유전체층은 실리콘산화막 또는 실리콘질화막인 것을 특징으로 하는 질화물계 반도체 소자의 제조 방법.
  3. 제1항에 있어서, 상기 유전체 패턴을 형성하는 단계에서,
    상기 포켓은 다각형 또는 타원으로 형성되는 것을 특징으로 하는 질화물계 반도체 소자의 제조 방법.
  4. 제1항에 있어서, 상기 단위 소자를 형성하는 단계는,
    상기 복수의 포켓에 각각 오버 충전되게 질화물계의 제1 반도체층을 형성하는 단계;
    상기 복수의 포켓에 형성된 상기 제1 반도체층을 덮도록 각각 질화물계의 활성층을 형성하는 단계;
    상기 복수의 포켓의 활성층을 덮도록 각각 질화물계의 제2 반도체층을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 질화물계 반도체 소자의 제조 방법
  5. 제4항에 있어서, 상기 제1 반도체층을 형성하는 단계에서,
    상기 포켓을 포함하여, 상기 포켓 주위의 상기 유전체 패턴 위에 상기 제1 반도체층을 형성하는 것을 특징으로 하는 질화물계 반도체 소자의 제조 방법.
  6. 제5항에 있어서, 상기 제1 반도체층을 형성하는 단계에서,
    상기 제1 반도체층의 가장자리 부분은 경사면으로 형성되는 것을 특징으로 하는 질화물계 반도체 소자의 제조 방법.
  7. 제6항에 있어서, 상기 단위 소자를 형성하는 단계에서,
    상기 단위 소자는 버섯 모양으로 형성되는 것을 특징으로 하는 질화물계 반도체 소자의 제조 방법.
  8. 제7항에 있어서, 상기 단위 소자를 형성하는 단계는,
    상기 복수의 포켓의 제2 반도체층을 덮도록 각각 반사 접합층을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 질화물계 반도체 소자의 제조 방법.
  9. 제1항에 있어서, 상기 제거하는 단계 이후에 수행되는,
    상기 단위 소자 단위로 상기 호스트 기판을 절단하여 개별 질화물계 반도체 소자를 획득하는 단계;
    를 더 포함하는 것을 특징으로 하는 질화물계 반도체 소자의 제조 방법.
  10. 제1항에 있어서, 상기 유전체 패턴을 형성하는 단계는,
    상기 포켓의 안쪽에 마이크로 패턴을 형성하는 단계; 또는
    상기 포켓의 안쪽에 나노 크기의 세라믹 또는 금속 소재로 나노 패턴을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 질화물계 반도체 소자의 제조 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 따른 제조 방법으로 제조된 질화물계 반도체 소자.
  12. 호스트 기판;
    상기 호스트 기판 위에 형성된 질화물계 단위 소자;를 포함하며,
    상기 단위 소자는,
    상기 호스트 기판 위에 형성되며, 가장자리 부분이 상기 호스트 기판의 상부면에서 뜨게 형성된 반사 접합층;
    상기 반사 접합층 위에 형성된 질화물계의 제2 반도체층;
    상기 제2 반도체층 위에 형성된 질화물계의 활성층;
    상기 활성층 위에 상기 활성층이 형성하는 공간을 충전하게 형성되며, 중심 부분이 상기 활성층에서 이격되어 돌출된 자루부를 구비하는 제1 반도체층;
    을 포함하는 것을 특징으로 하는 질화물계 반도체 소자.
  13. 제12항에 있어서,
    상기 제1 반도체층의 자루부를 중심으로 상부면에 상기 반사 접합층, 제2 반도체층, 활성층 및 제1 반도체층 부분이 노출되는 것을 특징으로 하는 질화물계 반도체 소자.
  14. 제13항에 있어서,
    상기 제1 반도체층의 자루부를 중심으로 상부면에 상기 반사 접합층, 제2 반도체층, 활성층 및 제1 반도체층의 끝단면이 링 형태로 노출되는 것을 특징으로 하는 질화물계 반도체 소자.
  15. 제14항에 있어서,
    상기 제1 반도체층의 자루부를 중심으로 상부면은 평평하게 형성되는 것을 특징으로 하는 질화물계 반도체 소자.
  16. 삭제
  17. 베이스 기판;
    상기 베이스 기판 위에 형성되며, 복수의 포켓을 갖는 유전체 패턴;
    상기 복수의 포켓에 각각 오버 충전되게 형성되며, 서로 이격되게 형성된 복수의 질화물계의 단위소자;를 포함하며
    상기 단위 소자는,
    상기 복수의 포켓에 각각 오버 충전되게 형성된 질화물계의 제1 반도체층;
    상기 복수의 포켓에 형성된 상기 제1 반도체층을 각각 덮도록 형성된 질화물계의 활성층;
    상기 복수의 포켓의 활성층을 각각 덮도록 형성된 질화물계의 제2 반도체층;
    상기 복수의 포켓의 제2 반도체층을 각각 덮도록 형성된 반사 접합층;
    을 포함하는 것을 특징으로 하는 질화물계 반도체 소자 제조용 기판.
  18. 제17항에 있어서, 상기 유전체 패턴은,
    상기 포켓의 안쪽에 형성된 마이크로 또는 나노 패턴;
    을 더 포함하는 것을 특징으로 하는 질화물계 반도체 소자 제조용 기판.
  19. 제18항에 있어서,
    상기 마이크로 패턴은 상기 유전체 패턴과 동일한 소재이고,
    상기 나노 패턴의 소재는 나노 크기의 세라믹 또는 금속 소재인 것을 특징으로 하는 질화물계 반도체 소자 제조용 기판.
KR1020120155932A 2012-12-28 2012-12-28 질화물계 반도체 소자 및 그의 제조 방법 KR101407698B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120155932A KR101407698B1 (ko) 2012-12-28 2012-12-28 질화물계 반도체 소자 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120155932A KR101407698B1 (ko) 2012-12-28 2012-12-28 질화물계 반도체 소자 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR101407698B1 true KR101407698B1 (ko) 2014-06-16

Family

ID=51132957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120155932A KR101407698B1 (ko) 2012-12-28 2012-12-28 질화물계 반도체 소자 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR101407698B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050096509A (ko) * 2004-03-31 2005-10-06 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR101062754B1 (ko) 2008-12-04 2011-09-06 주식회사 에피밸리 반도체 발광소자
KR20110109557A (ko) * 2010-03-31 2011-10-06 전자부품연구원 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
KR101137514B1 (ko) * 2011-03-11 2012-04-20 한국광기술원 나노 입자를 이용한 질화물계 반도체 소자의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050096509A (ko) * 2004-03-31 2005-10-06 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR101062754B1 (ko) 2008-12-04 2011-09-06 주식회사 에피밸리 반도체 발광소자
KR20110109557A (ko) * 2010-03-31 2011-10-06 전자부품연구원 이종 기판, 그를 이용한 질화물계 반도체 소자 및 그의 제조 방법
KR101137514B1 (ko) * 2011-03-11 2012-04-20 한국광기술원 나노 입자를 이용한 질화물계 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
US20110124139A1 (en) Method for manufacturing free-standing substrate and free-standing light-emitting device
US9087933B2 (en) Light-emitting diode and method for preparing the same
JP6307547B2 (ja) 光抽出構造を含む半導体発光装置及び方法
US8912551B2 (en) Substrate assembly for crystal growth and fabricating method for light emitting device using the same
TWI559573B (zh) 發光二極體
KR20070013299A (ko) ＳｉＣ 기판상에 형성된 ＧａＮ막을 위한 리프트오프프로세스 및 그 방법을 이용하여 제조된 장치
US8772808B2 (en) Semiconductor light emitting element and manufacturing method thereof
US9466760B2 (en) Horizontal power LED device and method for manufacturing same
KR20140121070A (ko) 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법
KR20130025716A (ko) 나노로드 발광소자
TW201306301A (zh) 製造半導體發光二極體的方法
US8587017B2 (en) Light emitting device and method of fabricating a light emitting device
KR100705225B1 (ko) 수직형 발광소자의 제조방법
KR20130025856A (ko) 나노로드 발광소자
US9048348B2 (en) Method of separating substrate and method of fabricating semiconductor device using the same
KR20070044099A (ko) 질화물 반도체 발광 다이오드 및 그 제조방법
KR20140068474A (ko) 기판 분리 방법 및 이를 이용한 발광 다이오드 칩 제조 방법
US10326051B2 (en) Light emitting device including shaped substrate
JP2007266589A (ja) 窒化ガリウム系化合物半導体の製造方法、窒化ガリウム系化合物半導体、発光素子の製造方法及び発光素子
KR101945791B1 (ko) 반도체 발광소자의 제조방법
KR101407698B1 (ko) 질화물계 반도체 소자 및 그의 제조 방법
KR20150015760A (ko) 발광 소자 제조용 템플릿 및 자외선 발광소자 제조 방법
KR101679397B1 (ko) 수직형 발광 소자 제조 방법
US20210043460A1 (en) Manufacturing method of a semiconductor substrate
KR101181018B1 (ko) 주기적 편향구조가 내재된 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170516

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180514

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 6