KR101406470B1 - Rf receiver using chopping and amplifier therein - Google Patents

Rf receiver using chopping and amplifier therein Download PDF

Info

Publication number
KR101406470B1
KR101406470B1 KR1020130035867A KR20130035867A KR101406470B1 KR 101406470 B1 KR101406470 B1 KR 101406470B1 KR 1020130035867 A KR1020130035867 A KR 1020130035867A KR 20130035867 A KR20130035867 A KR 20130035867A KR 101406470 B1 KR101406470 B1 KR 101406470B1
Authority
KR
South Korea
Prior art keywords
transistor
bias voltage
voltage terminal
signal
terminal
Prior art date
Application number
KR1020130035867A
Other languages
Korean (ko)
Inventor
백동현
김영진
김정근
Original Assignee
중앙대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 중앙대학교 산학협력단 filed Critical 중앙대학교 산학협력단
Priority to KR1020130035867A priority Critical patent/KR101406470B1/en
Application granted granted Critical
Publication of KR101406470B1 publication Critical patent/KR101406470B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits

Abstract

Disclosed is an RF receiver using a chopping and an amplifier equipped in the same. The disclosed RF receiver comprises: an amplifier which amplifies an input RF signal and chops the input RF signal and outputs a first signal; a mixer mixing the first signal and a local oscillator signal and outputting a down-conversed second signal; a band pass filter performing a band pass filtering to the second signal and outputting a third signal; a dechopper performing dechopping to the third signal and outputting a fourth signal; and a low pass filter performing a low pass filtering to the fourth signal and generating an output RF signal.

Description

쵸핑을 이용한 ＲＦ 수신기 및 이에 구비된 증폭기{RF RECEIVER USING CHOPPING AND AMPLIFIER THEREIN}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an RF receiver using chopping,

본 발명의 실시예들은 쵸핑을 이용한 RF 수신기 및 이에 구비된 증폭기에 관한 것으로서, 더욱 상세하게는 회로 구조가 간단하고, 캐리어 주파수와 쵸핑 주파수 사이의 차이가 큰 경우에도 효율적으로 동작할 수 있으며, 소모 전력을 줄일 수 있는 RF 수신기 및 이에 구비된 증폭기에 관한 것이다. Embodiments of the present invention relate to an RF receiver using chopping and an amplifier provided therein. More particularly, the present invention relates to an RF receiver using chopping, and more particularly, To an RF receiver capable of reducing power and an amplifier provided therein.

고주파 마이크로웨이브를 이용하는 마이크로 웨이브 수신기는 모션센서, 속도센서 등과 같은 다양한 센서 및 레이더, RF 수신기　등의 기기에서 사용되고 있다. A microwave receiver using a high frequency microwave is used in various sensors such as a motion sensor and a velocity sensor, and in a radar and an RF receiver.

RF 송신기와 RF 수신기의 주파수가 동일한 레이더의 경우, RF 수신기에 사용되는 능동소자는 1/f 노이즈에 매우 민감한 특성을 가지고 있으며, 특히 일반적으로 CMOS 공정에 따라 생성된 RF 수신기는 1/f 노이즈에 매우 민감한 특성이 있다. 이에 따라 CMOS 공정에 따라 생산되면서도 1/f 노이즈를 줄일 수 있는 RF 수신기의 구조에 대한 관심이 증대되고 있다. In the case of a radar with the same frequency of the RF transmitter and the RF receiver, the active device used in the RF receiver is highly sensitive to 1 / f noise, and in particular, There are very sensitive characteristics. Accordingly, there is a growing interest in the structure of an RF receiver that can be manufactured according to a CMOS process and reduce 1 / f noise.

보다 상세하게, RF 수신기 설계에 있어서, 잡음지수(Noise Figure)는 수신감도에 큰 영향을 미친다. 특히, 레이더의 경우 송신되는 RF 신호의 주파수와 수신되는 RF 신호의 주파수 간의 차이가 매우 적으므로, 수 Hz 내지 수백 kHz의 주파수의 RF 신호를 수신하기 위한 RF 수신기 설계에 사용되는 소자들이 1/f 노이즈에 취약한 단점이 있다. 특히 CMOS 공정과 같이 소자의 1/f 노이즈가 큰 경우, RF 수신기의 잡음지수가 현저히 낮은 단점이 있다. More specifically, in an RF receiver design, a noise figure has a significant effect on reception sensitivity. Particularly, in the case of a radar, since the difference between the frequency of the transmitted RF signal and the frequency of the received RF signal is very small, elements used in the RF receiver design for receiving an RF signal of a frequency of several Hz to several hundreds of kHz are 1 / f It is vulnerable to noise. In particular, when the 1 / f noise of a device is large as in a CMOS process, the noise figure of the RF receiver is remarkably low.

또한, RF 송신기의 주파수와 RF 수신기의 주파수 간의 차이가 적은 경우, RF 수신기로 수신된 RF 신호 또는 RF 송신기에서 직접 RF 수신기로 유입되는 leak 신호는 RF 수신기에 포함된 믹서의 출력에 큰 DC 신호를 발생시킨다. 이와 같은 큰 DC 신호를 제거하기 위해서는 DC 오프셋(Offset)을 제거하기 위한 캐패시터 회로가 필요하지만, 수신된 RF 신호의 주파수가 매우 낮기 때문에 매우 큰 캐패시터가 필요하게 되어 집적화가 어려운 단점이 있으며, 이에 따라 하이브리드 형태로 RF 수신기를 제작할 수 밖에 없어, RF 수신기의 크기기 커지고 가격이 비싸지는 단점이 있다. In addition, when there is little difference between the frequency of the RF transmitter and the frequency of the RF receiver, an RF signal received by the RF receiver or a leak signal input to the RF receiver directly from the RF transmitter may cause a large DC signal to be output to the mixer . In order to remove such a large DC signal, a capacitor circuit for eliminating a DC offset is required. However, since a frequency of a received RF signal is very low, a very large capacitor is required and integration is difficult. There is a disadvantage that the size of the RF receiver is large and the price is expensive because the RF receiver must be manufactured in a hybrid form.

상기한 바와 같은 종래기술의 문제점을 해결하기 위해, 본 발명에서는 더욱 상세하게는 회로 구조가 간단하고, 캐리어 주파수와 쵸핑 주파수 사이의 차이가 큰 경우에도 효율적으로 동작할 수 있으며, 소모 전력을 줄일 수 있는 RF 수신기 및 이에 구비된 증폭기를 제안하고자 한다. In order to solve the problems of the prior art as described above, in the present invention, more specifically, it is possible to operate efficiently even when the circuit structure is simple and the difference between the carrier frequency and the chopping frequency is large, An RF receiver and an amplifier equipped with the RF receiver are proposed.

본 발명의 다른 목적들은 하기의 실시예를 통해 당업자에 의해 도출될 수 있을 것이다.Other objects of the invention will be apparent to those skilled in the art from the following examples.

상기한 목적을 달성하기 위해 본 발명의 바람직한 일 실시예에 따르면, 쵸핑(Chopping) 기술을 이용한 RF 수신기에 구비되는 증폭기에 있어서, 입력 RF 신호 증폭하는 증폭단; 및 상기 증폭단으로 전원전압을 공급하기 위한 전원전압단;을 포함하되, 상기 전원전압단은 상기 증폭단으로의 전원전압의 공급 및 비공급을 주기적으로 반복하는 것을 특징으로 하는 쵸핑을 이용한 RF 수신기에 구비되는 증폭기가 제공된다. In order to achieve the above object, according to a preferred embodiment of the present invention, there is provided an amplifier provided in an RF receiver using a chopping technique, comprising: an amplifying stage for amplifying input RF signals; And a power supply voltage terminal for supplying a power supply voltage to the amplification stage, wherein the power supply voltage terminal periodically repeats supply and non-supply of a power supply voltage to the amplifier stage. ≪ / RTI >

또한, 본 발명의 다른 실시예에 따르면, 쵸핑을 이용한 RF 수신기에 구비되는 증폭기에 있어서, 입력된 RF 신호를 증폭하는 증폭단; 및 상기 증폭단으로 바이어스 전압을 인가하기 위한 바이어스 전압단;을 포함하되, 상기 바이어스 전압단은 상기 증폭단으로의 바이어스 전압의 공급 및 비공급을 주기적으로 반복하는 것을 특징으로 하는 쵸핑을 이용한 RF 수신기에 구비되는 증폭기가 제공된다. According to another embodiment of the present invention, there is provided an amplifier provided in an RF receiver using chopping, comprising: an amplifying stage for amplifying an input RF signal; And a bias voltage stage for applying a bias voltage to the amplification stage, wherein the bias voltage stage periodically repeats supply and non-supply of a bias voltage to the amplification stage. ≪ / RTI >

또한, 본 발명의 또 다른 실시예에 따르면, 쵸핑을 이용한 RF 수신기에 있어서, 입력 RF 신호를 증폭함과 함께 상기 입력 RF 신호를 쵸핑하여 제1 신호를 출력하는 증폭기; 상기 제1 신호와 로컬 오실레이터 신호를 믹싱하여 다운컨버전된 제2 신호를 출력하는 믹서; 상기 제2 신호에 대해 대역 통과 필터링을 수행하여 제3 신호를 출력하는 대역 통과 필터; 상기 제3 신호에 대해 디쵸핑을 수행하여 제4 신호를 출력하는 디쵸퍼; 및 상기 제4 신호에 대해 저역 통과 필터링을 수행하여 출력 RF 신호를 생성하는 저역 통과 필터;를 포함하는 것을 특징으로 하는 쵸핑을 이용한 RF 수신기가 제공된다.According to still another aspect of the present invention, there is provided an RF receiver using chopping, comprising: an amplifier for amplifying an input RF signal and chopping the input RF signal to output a first signal; A mixer for mixing the first signal with a local oscillator signal to output a down-converted second signal; A band pass filter for performing band pass filtering on the second signal and outputting a third signal; A dechopper for dechopping the third signal to output a fourth signal; And a low-pass filter for performing low-pass filtering on the fourth signal to generate an output RF signal.

본 발명에 따르면, RF 수신기는 회로 구조가 간단하고, 캐리어 주파수와 쵸핑 주파수 사이의 차이가 큰 경우에도 효율적으로 동작할 수 있으며, 소모 전력을 줄일 수 있는 장점이 있다. According to the present invention, the RF receiver has a simple circuit structure, can operate efficiently even when the difference between the carrier frequency and the chopping frequency is large, and can reduce power consumption.

도 1은 본 발명의 일 실시예에 따른 RF 수신기의 개략적인 구성을 도시한 도면이다.
도 2는 본 발명의 제1 실시예에 따른 입력측 증폭기의 세부적인 구성을 도시한 도면이다.
도 3은 본 발명의 제2 실시예에 따른 입력측 증폭기의 세부적인 구성을 도시한 도면이다.
도 4는 본 발명의 제3 실시예에 따른 입력측 증폭기의 세부적인 구성을 도시한 도면이다.
도 5는 본 발명의 제4 실시예에 따른 입력측 증폭기의 세부적인 구성을 도시한 도면이다.
도 6은 본 발명의 제5 실시예에 따른 입력측 증폭기의 세부적인 구성을 도시한 도면이다.
도 7는 본 발명의 제6 실시예에 따른 입력측 증폭기의 세부적인 구성을 도시한 도면이다. 1 is a diagram showing a schematic configuration of an RF receiver according to an embodiment of the present invention.
2 is a detailed block diagram of an input side amplifier according to a first embodiment of the present invention.
3 is a detailed block diagram of an input side amplifier according to a second embodiment of the present invention.
4 is a detailed block diagram of an input side amplifier according to a third embodiment of the present invention.
5 is a detailed block diagram of an input side amplifier according to a fourth embodiment of the present invention.
6 is a detailed block diagram of an input side amplifier according to a fifth embodiment of the present invention.
7 is a detailed block diagram of an input side amplifier according to a sixth embodiment of the present invention.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. While the invention is susceptible to various modifications and alternative forms, specific embodiments thereof are shown by way of example in the drawings and will herein be described in detail. It should be understood, however, that the invention is not intended to be limited to the particular embodiments, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing.

"제1", "제2" 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다. "및/또는" 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.The terms "first "," second ", and the like can be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component. The term "and / or" includes any combination of a plurality of related listed items or any of a plurality of related listed items.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. It is to be understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, . On the other hand, when an element is referred to as being "directly connected" or "directly connected" to another element, it should be understood that there are no other elements in between.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprises" or "having" and the like are used to specify that there is a feature, a number, a step, an operation, an element, a component or a combination thereof described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

이하에서, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. Hereinafter, embodiments according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 RF 수신기의 개략적인 구성을 도시한 도면이다. 1 is a diagram showing a schematic configuration of an RF receiver according to an embodiment of the present invention.

본 발명의 일 실시예에 따른 RF 수신기는 레이더에 장착되어, 레이더로 수신되는 RF 신호(특정 물체에서 반사되어 회귀하는 RF 신호)를 수신하는데 용이하게 적용될 수 있는 것으로서, 도 1을 참조하면, 본 발명의 일 실시예에 따른 RF 수신기(100)는 입력측 증폭기(110), 믹서(120), 대역 통과 필터(130), 디쵸퍼(140), 저역 통과 필터(150) 및 출력측 증폭기(160)를 포함한다. 이하, 각 구성 요소 별로 그 기능을 상세하게 설명한다. The RF receiver according to an embodiment of the present invention is mounted on a radar and can be easily applied to receiving an RF signal (an RF signal reflected and returned from a specific object) received by a radar. Referring to FIG. 1, The RF receiver 100 according to an embodiment of the present invention includes an input side amplifier 110, a mixer 120, a bandpass filter 130, a dechopper 140, a low pass filter 150, and an output side amplifier 160 . Hereinafter, the function of each component will be described in detail.

입력측 증폭기(110)는 입력(수신)된 RF 신호를 증폭함과 함께 입력 RF 신호를 쵸핑(Chopping)하여 제1 신호를 출력한다. 이와 같은 쵸핑 동작에 의해 입력 RF 신호의 세기가 증가함과 동시에 입력 RF 신호의 중심 주파수가 이동(변화)하게 된다. The input side amplifier 110 amplifies the input (received) RF signal and chops the input RF signal to output a first signal. By this chopping operation, the intensity of the input RF signal is increased and the center frequency of the input RF signal is shifted (changed).

즉, 본 발명의 일 실시예에 따른 RF 수신기(100)는 입력측 증폭기(110) 자체에 쵸핑 기능을 부가하여 동작한다. 이를 위해, 입력측 증폭기(110)는 소정 주기로 온/오프함하며, 이에 따라 쵸핑 기능이 구현될 수 있다. 또한, 본 발명의 일 실시예에 따르면, 입력측 증폭기(110)는 저잡음 증폭기(LNA: Low Noise Amplifier)일 수 있다,That is, the RF receiver 100 according to an embodiment of the present invention operates by adding a chopping function to the input side amplifier 110 itself. To this end, the input side amplifier 110 is turned on / off at predetermined intervals, and thus a chopping function can be implemented. Also, according to an embodiment of the present invention, the input side amplifier 110 may be a low noise amplifier (LNA)

입력측 증폭기(110)의 세부적인 구성 및 동작은 아래에서 보다 상세하게 설명하기로 한다. The detailed configuration and operation of the input side amplifier 110 will be described in more detail below.

믹서(120)는 상기 제1 신호와 로컬 오실레이터((LO: Local Oscillator) 신호를 믹싱하여 다운컨버전된 제2 신호를 출력한다. 일례로서, 믹서(120)는 도 1의 (a)에 도시된 바와 같이 다이렉트 컨버전 IQ 믹서(Direct-Conversion IQ Mixer)일 수도 있고, 도 1의 (b)에 도시된 바와 같이 더블 컨버전 IQ 믹서(Double-Conversion IQ Mixer)일 수도 있다. The mixer 120 mixes the first signal with a local oscillator (LO) signal to output a down-converted second signal. As an example, the mixer 120 may be a mixer 120, And may be a direct-conversion IQ mixer as shown in FIG. 1B or a double-conversion IQ mixer as shown in FIG. 1B.

대역 통과 필터(BPF: Band Pass Filter)(130)는 제2 신호에 대해 대역 통과 필터링을 수행하여 제3 신호를 출력한다. 이에 따라 제2 신호가 증폭됨과 함께 원하는 주파수 대역의 신호 만이 제3 신호로서 출력된다. A band pass filter (BPF) 130 performs bandpass filtering on the second signal to output a third signal. Accordingly, the second signal is amplified and only the signal of the desired frequency band is outputted as the third signal.

디쵸퍼(Dechopper)(140)는 제3 신호에 대해 디쵸핑을 수행하여 제4 신호를 출력한다. 여기서, 디쵸퍼(140)는 입력측 증폭기(110)의 온/오프 주기와 대응되는 주기로 온/오프됨으로써 디쵸핑 기능을 수행할 수 있으며, 이를 위해 하나 이상의 스위칭 소자를 구비할 수 있다. The dechopper 140 performs dechopping on the third signal to output a fourth signal. Here, the de-chopper 140 may perform a de-chopping function by being turned on / off at a cycle corresponding to the on / off cycle of the input side amplifier 110, and may include one or more switching elements.

저역 통과 필터(LPF: Low Pass Filter)(150)는 제4 신호에 대해 저역 통과 필터링을 수행하여 출력 RF 신호를 생성한다. 이러한 출력 RF 신호는 출력측 증폭기(160)에 의해 증폭되어 출력될 수 있다. A low pass filter (LPF) 150 performs low-pass filtering on the fourth signal to generate an output RF signal. The output RF signal can be amplified by the output side amplifier 160 and output.

이와 같이, 본 발명의 일 실시예에 따른 RF 수신기(100)는 입력측 증폭기(110) 자체가 쵸핑 기능을 수행하도록 구성되므로, 회로 구조가 간단하고, 캐리어 주파수와 쵸핑 주파수 사이의 차이가 큰 경우에도 효율적으로 동작할 수 있으며, RF 수신기(100)를 통해 소모되는 전력을 줄일 수 있는 장점이 있다. As described above, the RF receiver 100 according to the embodiment of the present invention is configured such that the input side amplifier 110 itself performs the chopping function, so that even when the circuit structure is simple and the difference between the carrier frequency and the chopping frequency is large And the power consumed by the RF receiver 100 can be reduced.

이하, 도 2 내지 도 7을 참조하여, 본 발명에 따른 RF 수신기에 구비되는 입력측 증폭기(110))의 세부적인 구성 및 동작을 상세하게 설명하기로 한다.
Hereinafter, the detailed configuration and operation of the input side amplifier 110 provided in the RF receiver according to the present invention will be described in detail with reference to FIGS. 2 to 7. FIG.

도 2는 본 발명의 제1 실시예에 따른 입력측 증폭기의 세부적인 구성을 도시한 도면이다. 2 is a detailed block diagram of an input side amplifier according to a first embodiment of the present invention.

도 2를 참조하면, 본 발명의 제1 실시예에 따른 입력측 증폭기(200)는 RF 신호 입력단(210), 증폭단(220), 제1 바이어스 전압단(230), 제2 바이어스 전압단(240)을 포함하는 바이어스 전압단, 전원전압단(250) 및 RF 신호 출력단(260)을 포함할 수 있다. 이하, 각 구성요소 별 기능을 상세하게 설명한다. 2, an input side amplifier 200 according to the first embodiment of the present invention includes an RF signal input terminal 210, an amplifier stage 220, a first bias voltage terminal 230, a second bias voltage terminal 240, A power supply voltage terminal 250, and an RF signal output terminal 260. The power supply voltage terminal 250 and the RF signal output terminal 260 are connected to each other. Hereinafter, the function of each component will be described in detail.

RF 신호 입력단(210)으로는 수신된 RF 신호가 입력되고, 증폭단(220)은 입력된 RF 신호에 대한 쵸핑 및 증폭 기능을 수행한다. 그리고, 제1 바이어스 전압단(230) 및 제2 바이어스 전압단(240)은 증폭단(220)로 바이어스 전압을 인가한다. 여기서, 제1 바이어스 전압단(230)에서 제공되는 제1 바이어스 전압은 Common Source 트랜지스터 M2를 위한 전압이고, 제2 바이어스 전압단(240)에서 제공되는 제2 바이어스 전압은 캐스코드 트랜지스터 M2를 위한 전압이다. 또한, 전원전압단(250)은 증폭단(220) 및 제2 바이어스 전압단(240)으로 전원전압을 공급하며, 최종적인 출력 RF 신호는 RF 신호 출력단(260)으로 출력된다. The received RF signal is input to the RF signal input terminal 210, and the amplification terminal 220 performs a chopping and amplifying function on the input RF signal. The first bias voltage terminal 230 and the second bias voltage terminal 240 apply a bias voltage to the amplifier stage 220. Here, the first bias voltage provided at the first bias voltage terminal 230 is the voltage for the common source transistor M2, and the second bias voltage provided at the second bias voltage terminal 240 is the voltage for the cascode transistor M2 to be. The power supply voltage terminal 250 supplies the power supply voltage to the amplification stage 220 and the second bias voltage stage 240 and the final output RF signal is output to the RF signal output stage 260.

세부적으로, 증폭단(220)은 직렬 연결된 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)를 구비한 캐스코드 증폭기를 포함하고, 제2 바이어스 전압단(240)은 하나의 제3 트랜지스터(M3)를 포함한다. 여기서, 제1 트랜지스터(M1), 제2 트랜지스터(M2) 및 제3 트랜지스터(M3) 중 적어도 하나는 FET(Field Effect Transistor)일 수 있다. In detail, the amplification stage 220 includes a cascode amplifier having a first transistor M1 and a second transistor M2 connected in series, a second bias voltage stage 240 includes a third transistor M3, . Here, at least one of the first transistor M1, the second transistor M2, and the third transistor M3 may be a field effect transistor (FET).

보다 상세하게, 증폭단(220)의 구성을 살펴보면, 제1 트랜지스터(M1)의 제1 도통전극(일례로, 드레인전극)은 (인덕터(Ld)를 통해) 전원전압단(250)과 연결됨과 함께 (출력 캐패시터(Cout)을 통해) RF 신호 출력단(260)과 연결되고, 제1 트랜지스터(M1)의 제2 도통전극(일례로, 소스전극)은 제2 트랜지스터(M2)의 제1 도통전극과 연결되며, 제1 트랜지스터(M1)의 제어전극(일례로, 게이트 전극)은 제1 바이어스 전압단(230)과 연결된다. 그리고, 제2 트랜지스터(M2)의 제2 도통전극은 접지와 연결되고, 제2 트랜지스터(M2)의 제어전극은 (저항(R)을 통해) 제2 바이어스 입력단(240), 특히 제3 트랜지스터(M3)의 제어전극과 연결된다.The first conduction electrode (for example, the drain electrode) of the first transistor M1 is connected to the power supply voltage terminal 250 (via the inductor Ld) (For example, the source electrode) of the first transistor M1 is connected to the first conduction electrode of the second transistor M2 and the second conduction electrode of the second transistor M2 And a control electrode (for example, a gate electrode) of the first transistor M1 is connected to the first bias voltage terminal 230. [ The second conducting electrode of the second transistor M2 is connected to the ground and the control electrode of the second transistor M2 is connected to the second bias input terminal 240 through the resistor R, M3, respectively.

다음으로, DC 바이어스 전압단(230)의 구성을 살펴보면, 제3 트랜지스터(M3)의 제1 도통전극은 (저항(R)을 통해) 전원전압단(250)과 연결되고, 제3 트랜지스터(M3)의 제2 도통전극은 접지와 연결된다. 그리고, 제3 트랜지스터(M3)의 제어전극은 제3 트랜지스터(M3)의 제1 도통전극과 연결됨과 함께 증폭단(220), 특히 (저항(R)을 통해) 제2 트랜지스터(M2)의 제어전극과 연결된다. Next, referring to the configuration of the DC bias voltage stage 230, the first conduction electrode of the third transistor M3 is connected to the power voltage terminal 250 (via the resistor R), and the third transistor M3 Is connected to the ground. The control electrode of the third transistor M3 is connected to the first conduction electrode of the third transistor M3 and is connected to the control terminal of the second transistor M2 through the amplifier 220, Lt; / RTI >

한편, 앞서 설명한 바와 같이, 본 발명에 따른 입력측 증폭기(200)는 주기적으로 증폭 동작을 온/오프함으로써 쵸핑 기능을 수행하며, 이를 위해, 본 발명의 제1 실시예에 따른 입력측 증폭기(200)는 전원전압단(250)이 증폭단(220)으로의 전원전압의 공급 및 비공급을 주기적으로 반복하도록 제어한다. Meanwhile, as described above, the input side amplifier 200 according to the present invention performs a chopping function by periodically turning on / off the amplifying operation. To this end, the input side amplifier 200 according to the first embodiment of the present invention So that the power supply voltage terminal 250 periodically repeats supply and non-supply of the power supply voltage to the amplifier stage 220.

즉, 본 발명의 제1 실시예에 따른 입력측 증폭기(200)는 전원전압단(250)에서 증폭단(220)으로 공급되는 전원전압이 주기적으로 온/오프되도록 제어하여 증폭단(220)의 증폭 동작이 주기적으로 온/오프되도록 제어한다. 이에 따라, 입력측 증폭기(200)가 주기적으로 온/오프되어 쵸핑 기능이 구현된다. That is, the input side amplifier 200 according to the first exemplary embodiment of the present invention controls the power supply voltage supplied from the power supply voltage terminal 250 to the amplification stage 220 to be periodically turned on / off so that the amplification operation of the amplification stage 220 So as to be periodically turned on / off. Accordingly, the input side amplifier 200 is periodically turned on / off to implement the chopping function.

도 3은 본 발명의 제2 실시예에 따른 입력측 증폭기의 세부적인 구성을 도시한 도면이다. 3 is a detailed block diagram of an input side amplifier according to a second embodiment of the present invention.

도 2 및 도 3을 참조하면, 본 발명의 제2 실시예에 따른 입력측 증폭기(300)는 증폭단(320)의 구조를 제외하고는 본 발명의 제1 실시예에 따른 입력측 증폭기(200)와 동일한 구조를 가진다. 2 and 3, the input side amplifier 300 according to the second embodiment of the present invention is identical to the input side amplifier 200 according to the first embodiment of the present invention except for the structure of the amplification stage 320 Structure.

세부적으로, 본 발명의 제2 실시예에 따른 입력측 증폭기(300) 내의 증폭단(320)은 캐스코드 증폭기 중의 한 종류인 캐스코드 차동 증폭기를 포함한다. 즉, 본 발명의 제2 실시예에 따른 입력측 증폭기(300) 내의 증폭단(320)은 직렬 연결된 제1-1 트랜지스터(M11) 및 제2-1 트랜지스터(M21)와, 직렬 연결된 제1-2 트랜지스터(M21) 및 제2-2 트랜지스터(M22)를 포함한다. 여기서, 제1-1 트랜지스터(M11) 및 제2-1 트랜지스터(M21)가 포지티브(+) 측의 캐스코드 증폭기로 동작하고, 제1-2 트랜지스터(M12) 및 제2-2 트랜지스터(M22)가 네거티브(-) 측의 캐스코드 증폭기로 동작한다. In detail, the amplification stage 320 in the input side amplifier 300 according to the second embodiment of the present invention includes a cascode differential amplifier which is one kind of cascode amplifiers. That is, the amplifier stage 320 in the input side amplifier 300 according to the second embodiment of the present invention includes the 1-1 transistor M11 and the 2-1 transistor M21 connected in series, the 1-2 transistor A second transistor M21, and a second transistor M22. The first transistor M11 and the second transistor M21 operate as a positive cascode amplifier and the first and second transistors M12 and M22 operate as a positive Side cascode amplifier operates on the negative (-) side.

이들의 연결관계를 보다 상세하게 살펴보면, 제1-1 트랜지스터(M11)의 제1 도통전극은 (인덕터(Ld)를 통해) 전원전압단(350) 및 제1 RF 신호 출력단(361)과 연결되고, 제1-1 트랜지스터(M11)의 제2 도통전극은 제2-1 트랜지스터(M21)의 제1 도통전극과 연결되고, 제1-1 트랜지스터(M11)의 제어전극은 제1 바이어스 전압단(330)과 연결된다. 그리고, 제1-2 트랜지스터(M12)의 제1 도통전극은 전원전압단(350) 및 제2 RF 신호 출력단(362)과 연결되고, 제1-2 트랜지스터(M12)의 제2 도통전극은 제2-2 트랜지스터(M22)의 제1 도통전극과 연결되며, 제1-2 트랜지스터(M12)의 제어전극은 제1 바이어스 전압단(330)과 연결된다. The first conduction electrode of the first transistor M11 is connected to the power supply voltage terminal 350 and the first RF signal output terminal 361 through the inductor Ld The second conduction electrode of the first transistor M11 is connected to the first conduction electrode of the second transistor M21 and the control electrode of the first transistor M11 is connected to the first bias voltage terminal 330, respectively. The first conduction electrode of the first transistor M12 is connected to the power supply voltage terminal 350 and the second RF signal output terminal 362 and the second conduction electrode of the first transistor M12 is connected to the 2-2 is connected to the first conduction electrode of the transistor M22 and the control electrode of the first transistor M12 is connected to the first bias voltage terminal 330. [

또한, 제2-1 트랜지스터(M21)의 제어전극은 제1 RF 신호 입력단(311) 및 제2 바이어스 전압단(340)과 연결되고, 제2-2 트랜지스터(M22)의 제어전극은 제2 RF 신호 입력단(312) 및 제2 바이어스 전압단(340)과 연결되며, 제2-1 트랜지스터(M21)의 제2 도통전극 및 제2-2 트랜지스터(M22)의 제2 도통전극은 서로 연결된다. The control electrode of the second-1 transistor M21 is connected to the first RF signal input terminal 311 and the second bias voltage terminal 340 and the control electrode of the second- The signal input terminal 312 and the second bias voltage terminal 340. The second conduction electrode of the second-1 transistor M21 and the second conduction electrode of the second transistor M22 are connected to each other.

이와 같은 캐스코드 차동 증폭기를 구비한 증폭단(320)은 차동적으로 동작을 수행한다는 점을 제외하고는 도 2에서 설명한 캐스코드 증폭기를 구비한 증폭단(220)과 동일하게 동작하며, 쵸핑을 구현하는 원리 역시 동일하다. The amplification stage 320 having the cascode differential amplifier operates in the same manner as the amplification stage 220 having the cascode amplifier described with reference to FIG. 2 except that it operates differentially, The principle is the same.

다시 말해, 본 발명의 제2 실시예에 따른 입력측 증폭기(300) 역시 전원전압단(350)에서 증폭단(320)으로 공급되는 전원전압, 즉, 제1-1 트랜지스터(M11)의 제1 도통전극 및 제2-1 트랜지스터(M21)의 제1 도통전극으로 공급되는 전원전압을 주기적으로 온/오프함으로써 증폭단(320)이 주기적으로 온/오프되도록 제어하여, 이에 따라, 입력측 증폭기(200)의 동작이 주기적으로 온/오프되어 쵸핑 기능이 구현된다. In other words, the input side amplifier 300 according to the second embodiment of the present invention is also connected to the power supply voltage supplied from the power supply voltage terminal 350 to the amplifier stage 320, And the power supply voltage supplied to the first conduction electrode of the second transistor M21 is periodically turned on / off so that the amplification stage 320 is periodically turned on / off so that the operation of the input side amplifier 200 Is periodically turned on / off so that a chopping function is implemented.

도 4는 본 발명의 제3 실시예에 따른 입력측 증폭기의 세부적인 구성을 도시한 도면이다. 4 is a detailed block diagram of an input side amplifier according to a third embodiment of the present invention.

도 2 및 도 4를 참조하면, 본 발명의 제3 실시예에 따른 입력측 증폭기(400)는 본 발명의 제1 실시예에 따른 입력측 증폭기(200)와 동일한 구조를 가지지만, 쵸핑을 구현하기 위한 동작이 상이하다. 2 and 4, the input side amplifier 400 according to the third embodiment of the present invention has the same structure as the input side amplifier 200 according to the first embodiment of the present invention, The operation is different.

즉, 도 4를 참조하면, 본 발명의 제3 실시예에 따른 입력측 증폭기(400)는 제1 바이어스 전압단(430)에서 증폭단(420)으로 제1 바이어스 전압이 주기적으로 공급/비공급되도록 제어함으로써 증폭단(420)의 증폭 동작이 주기적으로 온/오프되도록 한다. 이 경우, 제1 바이어스 전압은 상기에서 설명한 바와 같이 제1 트랜지스터(M1)의 제어전극으로 인가된다. 4, the input side amplifier 400 according to the third exemplary embodiment of the present invention controls the first bias voltage terminal 430 to periodically supply / supply the first bias voltage to the amplifier stage 420 So that the amplifying operation of the amplification stage 420 is periodically turned on / off. In this case, the first bias voltage is applied to the control electrode of the first transistor M1 as described above.

이에 따라, 증폭단(420) 내지 입력측 증폭기(400)가 주기적으로 온/오프되어 쵸핑 기능이 구현된다. Accordingly, the amplification stage 420 to the input side amplifier 400 are periodically turned on / off to implement the chopping function.

도 5는 본 발명의 제4 실시예에 따른 입력측 증폭기의 세부적인 구성을 도시한 도면이다. 5 is a detailed block diagram of an input side amplifier according to a fourth embodiment of the present invention.

도 3 내지 도 5를 참조하면, 본 발명의 제4 실시예에 따른 입력측 증폭기(500)는 본 발명의 제2 실시예에 따른 입력측 증폭기(300)와 동일한 구조를 가지지만, 쵸핑을 구현하기 위한 원리는 본 발명의 제3 실시예에 따른 입력측 증폭기(400)와 동일하다.3 to 5, the input-side amplifier 500 according to the fourth embodiment of the present invention has the same structure as the input-side amplifier 300 according to the second embodiment of the present invention, The principle is the same as that of the input side amplifier 400 according to the third embodiment of the present invention.

즉, 도 5를 참조하면, 본 발명의 제4 실시예에 따른 입력측 증폭기(500)는 제1 바이어스 전압단(530)에서 증폭단(520)으로 제1 바이어스 전압이 주기적으로 공급/비공급 되도록 제어함으로써 증폭단(520)의 증폭 동작이 주기적으로 온/오프되도록 한다. 이 경우, 제1 바이어스 전압은 상기에서 설명한 바와 같이 제1-1 트랜지스터(M11)의 제어전극 및 제1-2 트랜지스터(M12)의 제어전극으로 인가된다. 5, the input-side amplifier 500 according to the fourth exemplary embodiment of the present invention performs control such that the first bias voltage is periodically supplied / not supplied from the first bias voltage terminal 530 to the amplifier stage 520 So that the amplifying operation of the amplification stage 520 is periodically turned on / off. In this case, the first bias voltage is applied to the control electrode of the first transistor M11 and the control electrode of the first transistor M12 as described above.

이에 따라, 증폭단(520) 내지 입력측 증폭기(500)가 주기적으로 온/오프되어 쵸핑 기능이 구현된다.Accordingly, the amplification stage 520 to the input side amplifier 500 are periodically turned on / off to implement a chopping function.

도 6은 본 발명의 제5 실시예에 따른 입력측 증폭기의 세부적인 구성을 도시한 도면이다. 6 is a detailed block diagram of an input side amplifier according to a fifth embodiment of the present invention.

도 2, 도 4 및 도 6을 참조하면, 본 발명의 제5 실시예에 따른 입력측 증폭기(600)는 본 발명의 제1 실시예에 따른 입력측 증폭기(200) 및 본 발명의 제3 실시예에 따른 입력측 증폭기(400)와 유사한 구조를 가지지만, 쵸핑을 구현하기 위한 동작이 상이하다. 2, 4, and 6, an input side amplifier 600 according to a fifth embodiment of the present invention includes an input side amplifier 200 according to the first embodiment of the present invention, and an input side amplifier 300 according to the third embodiment of the present invention. Has a structure similar to that of the input side amplifier 400 according to the first embodiment, but the operation for implementing the chopping is different.

즉, 도 6을 참조하면, 본 발명의 제5 실시예에 따른 입력측 증폭기(600)는 제2 바이어스 전압단(630)에서 증폭단(620)으로 제2 바이어스 전압이 주기적으로 공급/비공급되도록 제어함으로써 증폭단(620)의 증폭 동작이 주기적으로 온/오프되도록 한다. 6, the input side amplifier 600 according to the fifth exemplary embodiment of the present invention controls the second bias voltage 630 to be periodically supplied / So that the amplifying operation of the amplification stage 620 is periodically turned on / off.

이 경우, 제2 바이어스 전압은 상기에서 설명한 바와 같이 제2 트랜지스터(M2)의 제어전극으로 인가되며, 제2 바이어스 전압단(630)은 제2 바이어스 전압의 공급/비공급을 제어하기 위한 스위칭 소자(670)를 더 포함한다. 이러한 스위칭 소자(670)의 일단은 제3 트랜지스터(M3)의 제어전극 및 제1 도통전극과 연결되고, 타단은 증폭단(620), 특히 (저항(R)을 통해) 제2 트랜지스터(M2)의 제어전극과 연결된다. In this case, the second bias voltage is applied to the control electrode of the second transistor M2 as described above, and the second bias voltage terminal 630 is a switching element for controlling the supply / (670). One end of the switching element 670 is connected to the control electrode of the third transistor M3 and the first conduction electrode and the other end of the switching element 670 is connected to the amplification terminal 620, And is connected to the control electrode.

이에 따라, 증폭단(620) 내지 입력측 증폭기(600)가 주기적으로 온/오프되어 쵸핑 기능이 구현된다. Accordingly, the amplification stage 620 to the input side amplifier 600 are periodically turned on / off to implement the chopping function.

도 7는 본 발명의 제6 실시예에 따른 입력측 증폭기의 세부적인 구성을 도시한 도면이다. 7 is a detailed block diagram of an input side amplifier according to a sixth embodiment of the present invention.

도 3, 도 5, 도 6 및 도 7을 참조하면, 본 발명의 제6 실시예에 따른 입력측 증폭기(700)는 본 발명의 제2 실시예에 따른 입력측 증폭기(300) 및 본 발명의 제4 실시예에 따른 입력측 증폭기(500)와 유사한 구조를 가지지만, 쵸핑을 구현하기 위한 원리는 본 발명의 제5 실시예에 따른 입력측 증폭기(600)와 동일하다.3, 5, 6, and 7, an input side amplifier 700 according to the sixth embodiment of the present invention includes an input side amplifier 300 according to the second embodiment of the present invention, The principle for implementing the chopping is the same as that of the input side amplifier 600 according to the fifth embodiment of the present invention, though it has a structure similar to that of the input side amplifier 500 according to the embodiment.

즉, 도 7을 참조하면, 본 발명의 제6 실시예에 따른 입력측 증폭기(700)는 제2 바이어스 전압단(730)에서 증폭단(720)으로 제2 바이어스 전압이 주기적으로 공급/비공급되도록 제어함으로써 증폭단(720)의 증폭 동작이 주기적으로 온/오프되도록 한다.7, the input side amplifier 700 according to the sixth exemplary embodiment of the present invention controls the second bias voltage 730 to be periodically supplied / So that the amplifying operation of the amplification stage 720 is periodically turned on / off.

이 경우, 제2 바이어스 전압은 상기에서 설명한 바와 같이 제2-1 트랜지스터(M21)의 제어전극 및 제2-2 트랜지스터(M22)의 제어전극으로 인가되며, 제2 바이어스 전압단(730)은 제2 바이어스 전압의 공급/비공급을 제어하기 위한 스위칭 소자(770)를 더 포함한다. 이러한 스위칭 소자(770)의 일단은 제3 트랜지스터(M3)의 제어전극 및 제1 도통전극과 연결되고, 타단은 증폭단(620), 특히 (저항(R)을 통해) 제2-1 트랜지스터(M21)의 제어전극, 제1 RF 신호 입력단(711), 제2-2 트랜지스터(M22)의 제어전극 및 제2 RF 신호 입력단(712)와 연결된다. In this case, the second bias voltage is applied to the control electrode of the second-1 transistor M21 and the control electrode of the second-second transistor M22 as described above, and the second bias voltage stage 730 is applied to the control electrode of the second- And a switching element 770 for controlling supply / non-supply of two bias voltages. One end of the switching element 770 is connected to the control electrode of the third transistor M3 and the first conducting electrode and the other end of the switching element 770 is connected to the amplifier stage 620, A first RF signal input terminal 711, a control electrode of the second-second transistor M22, and a second RF signal input terminal 712.

이에 따라, 증폭단(720) 내지 입력측 증폭기(700)가 주기적으로 온/오프되어 쵸핑 기능이 구현된다. Accordingly, the amplification stage 720 to the input side amplifier 700 are periodically turned on / off to implement the chopping function.

상기에서 설명한 본 발명의 제3 실시예에 따른 입력측 증폭기(400) 내지 본 발명의 제6 실시예에 따른 입력측 증폭기(700)의 구조 및 동작을 정리하면, 입력측 증폭기(400 내지 600)는 바이어스 전압단을 구비하며, 바이어스 전압단은 증폭단(220 내지 620)으로의 바이어스 전압의 공급 및 비공급을 주기적으로 반복하여 쵸핑 기능을 수행한다. 여기서, 바이어스 전압단을 구성하는 2개의 바이어스 전압단 중 어느 하나의 바이어스 전압단 만이 바이어스 전압의 공급 및 비공급을 주기적으로 반복하고 다른 하나의 바이어스 전압단은 바이어스 전압의 공급을 지속한다. The input side amplifier 400 according to the third embodiment of the present invention described above and the input side amplifier 700 according to the sixth embodiment of the present invention are summarized as follows. And a bias voltage terminal performs a chopping function by periodically repeating supply and non-supply of a bias voltage to the amplification stages 220 to 620. Here, only one of the two bias voltage stages constituting the bias voltage stage periodically repeats supply and non-supply of the bias voltage, and the other bias voltage stage continues to supply the bias voltage.

이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.As described above, the present invention has been described with reference to particular embodiments, such as specific elements, and limited embodiments and drawings. However, it should be understood that the present invention is not limited to the above- Various modifications and variations may be made thereto by those skilled in the art to which the present invention pertains. Accordingly, the spirit of the present invention should not be construed as being limited to the embodiments described, and all of the equivalents or equivalents of the claims, as well as the following claims, belong to the scope of the present invention .

Claims (10)

쵸핑(Chopping) 기술을 이용한 RF 수신기에 구비되는 증폭기에 있어서,
직렬 연결된 제1 트랜지스터 및 제2 트랜지스터를 구비한 캐스코드 증폭기를 포함하고, 입력 RF 신호 증폭하는 증폭단; 및
상기 증폭단으로 전원전압을 공급하기 위한 전원전압단;을 포함하되,
상기 전원전압단은 상기 증폭단으로의 전원전압의 공급 및 비공급을 주기적으로 반복하고, 상기 제1 트랜지스터의 제1 도통전극은 상기 전원전압단 및 RF 신호 출력단과 연결되고, 상기 제1 트랜지스터의 제2 도통전극은 상기 제2 트랜지스터의 제1 도통전극과 연결되고, 상기 제2 트랜지스터의 제2 도통전극은 접지와 연결되는 것을 특징으로 하는 쵸핑을 이용한 RF 수신기에 구비되는 증폭기. In an amplifier provided in an RF receiver using a chopping technique,
A cascode amplifier having a first transistor and a second transistor connected in series, the amplification stage amplifying an input RF signal; And
And a power supply voltage terminal for supplying a power supply voltage to the amplification stage,
Wherein the power supply voltage terminal periodically repeats supply and non-supply of a power supply voltage to the amplifier stage, the first conduction electrode of the first transistor is connected to the power supply voltage terminal and the RF signal output terminal, The second conduction electrode is connected to the first conduction electrode of the second transistor, and the second conduction electrode of the second transistor is connected to the ground. 제1항에 있어서,
상기 증폭기는 상기 증폭단으로 바이어스 전압을 인가하는 제1 바이어스 전압단 및 제2 바이어스 전압단;을 더 포함하되,
상기 제1 트랜지스터의 제어전극은 상기 제1 바이어스 전압단과 연결되고, 상기 제2 트랜지스터의 제어전극은 상기 제2 바이어스 전압단 및 RF 신호 입력단과 연결되는 것을 특징으로 하는 쵸핑을 이용한 RF 수신기에 구비되는 증폭기.The method according to claim 1,
Wherein the amplifier further comprises a first bias voltage terminal and a second bias voltage terminal for applying a bias voltage to the amplification terminal,
Wherein the control electrode of the first transistor is connected to the first bias voltage terminal and the control electrode of the second transistor is connected to the second bias voltage terminal and the RF signal input terminal. amplifier. 쵸핑 기술을 이용한 RF 수신기에 구비되는 증폭기에 있어서,
직렬 연결된 제1-1 트랜지스터 및 제2-1 트랜지스터와, 직렬 연결된 제1-2 트랜지스터 및 제2-2 트랜지스터를 구비한 캐스코드 차동 증폭기를 포함하고, 입력 RF 신호 증폭하는 증폭단; 및
상기 증폭단으로 전원전압을 공급하기 위한 전원전압단;을 포함하되,
상기 전원전압단은 상기 증폭단으로의 전원전압의 공급 및 비공급을 주기적으로 반복하고, 상기 제1-1 트랜지스터의 제1 도통전극은 상기 전원전압단 및 제1 RF 신호 출력단과 연결되고, 상기 제1-1 트랜지스터의 제2 도통전극은 상기 제2-1 트랜지스터의 제1 도통전극과 연결되고, 상기 제1-2 트랜지스터의 제1 도통전극은 상기 전원전압단 및 제2 RF 신호 출력단과 연결되고, 상기 제1-2 트랜지스터의 제2 도통전극은 상기 제2-2 트랜지스터의 제1 도통전극과 연결되고, 상기 제2-1 트랜지스터의 제2 도통전극 및 상기 제2-2 트랜지스터의 제2 도통전극은 서로 연결되는 것을 특징으로 하는 쵸핑을 이용한 RF 수신기에 구비되는 증폭기.1. An amplifier provided in an RF receiver using chopping technology,
An amplification stage for amplifying an input RF signal, the cascode differential amplifier including a first-connected transistor and a second-connected transistor connected in series, and a first-second transistor and a second-type transistor connected in series; And
And a power supply voltage terminal for supplying a power supply voltage to the amplification stage,
Wherein the power supply voltage terminal periodically repeats supply and non-supply of a power supply voltage to the amplifier stage, a first conduction electrode of the first transistor is connected to the power supply voltage terminal and the first RF signal output terminal, The second conduction electrode of the 1-1 transistor is connected to the first conduction electrode of the second-1 transistor, the first conduction electrode of the first transistor is connected to the power supply voltage terminal and the second RF signal output terminal The second conduction electrode of the first transistor is connected to the first conduction electrode of the second transistor, the second conduction electrode of the second transistor is connected to the second conduction electrode of the second transistor, And the electrodes are connected to each other. 제3항에 있어서,
상기 증폭기는 상기 증폭단으로 바이어스 전압을 인가하는 제1 바이어스 전압단 및 제2 바이어스 전압단;을 더 포함하되,
상기 제1-1 트랜지스터의 제어전극은 상기 제1 바이어스 전압단과 연결되고, 상기 제1-2 트랜지스터의 제어전극은 상기 제1 바이어스 전압단과 연결되고, 상기 제2-1 트랜지스터의 제어전극은 제1 RF 신호 입력단 및 상기 제2 바이어스 전압단과 연결되고, 상기 제2-2 트랜지스터의 제어전극은 제2 RF 신호 입력단 및 상기 제2 바이어스 전압단과 연결되며, 상기 제2-1 트랜지스터의 제2 도통전극 및 상기 제2-2 트랜지스터의 제2 도통전극은 서로 연결되는 것을 특징으로 하는 쵸핑을 이용한 RF 수신기에 구비되는 증폭기.The method of claim 3,
Wherein the amplifier further comprises a first bias voltage terminal and a second bias voltage terminal for applying a bias voltage to the amplification terminal,
The control electrode of the first transistor is connected to the first bias voltage terminal, the control electrode of the first transistor is connected to the first bias voltage terminal, and the control electrode of the second- An RF signal input terminal and the second bias voltage terminal, the control electrode of the second-second transistor is connected to a second RF signal input terminal and the second bias voltage terminal, and the second conduction electrode and the second conduction electrode of the second- And the second conduction electrodes of the second-second transistor are connected to each other. 쵸핑을 이용한 RF 수신기에 구비되는 증폭기에 있어서,
직렬 연결된 제1 트랜지스터 및 제2 트랜지스터를 구비한 캐스코드 증폭기를 포함하고, 입력 RF 신호 증폭하는 증폭단;
상기 증폭단으로 전원전압을 공급하기 위한 전원전압단; 및
상기 증폭단으로 바이어스 전압을 인가하기 위한 바이어스 전압단;을 포함하되,
상기 바이어스 전압단은 상기 증폭단으로의 바이어스 전압의 공급 및 비공급을 주기적으로 반복하고, 상기 제1 트랜지스터의 제1 도통전극은 상기 전원전압단 및 RF 신호 출력단과 연결되고, 상기 제1 트랜지스터의 제2 도통전극은 상기 제2 트랜지스터의 제1 도통전극과 연결되고, 상기 제1 트랜지스터의 제어전극은 상기 제1 바이어스 전압단과 연결되고, 상기 제2 트랜지스터의 제2 도통전극은 접지와 연결되고, 상기 제2 트랜지스터의 제어전극은 상기 제2 바이어스 전압단 및 RF 신호 입력단과 연결되는 것을 특징으로 하는 쵸핑을 이용한 RF 수신기에 구비되는 증폭기.In an amplifier provided in an RF receiver using chopping,
A cascode amplifier having a first transistor and a second transistor connected in series, the amplification stage amplifying an input RF signal;
A power supply voltage terminal for supplying a power supply voltage to the amplification stage; And
And a bias voltage terminal for applying a bias voltage to the amplification stage,
Wherein the bias voltage terminal periodically repeats supply and non-supply of a bias voltage to the amplifier stage, the first conduction electrode of the first transistor is connected to the power voltage terminal and the RF signal output terminal, The second conduction electrode of the second transistor is connected to the ground, the second conduction electrode of the second transistor is connected to the ground, and the second conduction electrode of the second transistor is connected to the ground, and the second conduction electrode is connected to the first conduction electrode of the second transistor, And the control electrode of the second transistor is connected to the second bias voltage terminal and the RF signal input terminal. 제5항에 있어서,
상기 증폭기는 전원전압단;을 더 포함하고,
상기 바이어스 전압단은 제1 바이어스 전압단 및 제2 바이어스 전압단;을 포함하고,
상기 제1 바이어스 전압단 및 상기 제2 바이어스 전압단 중 어느 하나의 바이어스 전압단은 상기 증폭단으로의 바이어스 전압의 공급 및 비공급을 주기적으로 반복하고, 다른 하나의 바이어스 전압단은 상기 증폭단으로의 바이어스 전압의 공급을 지속하는 것을 특징으로 하는 쵸핑을 이용한 RF 수신기에 구비되는 증폭기.6. The method of claim 5,
Wherein the amplifier further comprises a power supply voltage terminal,
Wherein the bias voltage terminal comprises a first bias voltage terminal and a second bias voltage terminal,
Wherein the bias voltage terminal of any one of the first bias voltage terminal and the second bias voltage terminal periodically repeats supply and non-supply of a bias voltage to the amplifier stage, and the other bias voltage terminal is a bias voltage terminal And the supply of the voltage is continued. 제6항에 있어서,
상기 어느 하나의 바이어스 전압단은 상기 제2 바이어스 전압단과 대응되고, 상기 다른 하나의 바이어스 전압단은 상기 제1 바이어스 전압단과 대응되고, 상기 제2 바이어스 전압단은 제3 트랜지스터; 및 스위칭 소자;를 포함하되,
상기 제3 트랜지스터의 제1 도통전극은 상기 전원전압단과 연결되고, 상기 제3 트랜지스터의 제2 도통전극은 접지와 연결되고, 상기 제3 트랜지스터의 제어전극은 상기 제3 트랜지스터의 제1 도통전극 및 상기 스위칭 소자의 일단과 연결되고, 상기 스위칭 소자의 타단은 상기 제2 트랜지스터의 제어전극 및 상기 RF 신호 입력단과 연결되는 것을 특징으로 하는 쵸핑을 이용한 RF 수신기에 구비되는 증폭기.The method according to claim 6,
One of the bias voltage terminals corresponds to the second bias voltage terminal, the other bias voltage terminal corresponds to the first bias voltage terminal, and the second bias voltage terminal corresponds to the third transistor; And a switching element,
And a second conductive electrode of the third transistor is connected to the power supply voltage terminal, a second conductive electrode of the third transistor is connected to the ground, a control electrode of the third transistor is connected to the first conductive electrode of the third transistor, And the other end of the switching element is connected to the control electrode of the second transistor and the RF signal input terminal. 쵸핑을 이용한 RF 수신기에 구비되는 증폭기에 있어서,
직렬 연결된 제1-1 트랜지스터 및 제2-1 트랜지스터와, 직렬 연결된 제1-2 트랜지스터 및 제2-2 트랜지스터를 구비한 캐스코드 증폭기를 포함하고, 입력 RF 신호 증폭하는 증폭단;
상기 증폭단으로 전원전압을 공급하기 위한 전원전압단; 및
상기 증폭단으로 바이어스 전압을 인가하기 위한 바이어스 전압단;을 포함하되,
상기 바이어스 전압단은 상기 증폭단으로의 바이어스 전압의 공급 및 비공급을 주기적으로 반복하고, 상기 제1-1 트랜지스터의 제1 도통전극은 상기 전원전압단 및 제1 RF 신호 출력단과 연결되고, 상기 제1-1 트랜지스터의 제2 도통전극은 상기 제2-1 트랜지스터의 제1 도통전극과 연결되고, 상기 제1-1 트랜지스터의 제어전극은 상기 제1 바이어스 전압단과 연결되고, 상기 제1-2 트랜지스터의 제1 도통전극은 상기 전원전압단 및 제2 RF 신호 출력단과 연결되고, 상기 제1-2 트랜지스터의 제2 도통전극은 상기 제2-2 트랜지스터의 제1 도통전극과 연결되고, 상기 제1-2 트랜지스터의 제어전극은 상기 제1 바이어스 전압단과 연결되고, 상기 제2-1 트랜지스터의 제어전극은 제1 RF 신호 입력단 및 상기 제2 바이어스 전압단과 연결되고, 상기 제2-2 트랜지스터의 제어전극은 제2 RF 신호 입력단 및 상기 제2 바이어스 전압단과 연결되며, 상기 제2-1 트랜지스터의 제2 도통전극 및 상기 제2-2 트랜지스터의 제2 도통전극은 서로 연결되는 것을 특징으로 하는 쵸핑을 이용한 RF 수신기에 구비되는 증폭기. In an amplifier provided in an RF receiver using chopping,
An amplification stage for amplifying an input RF signal, the amplification stage including a cascode amplifier having a 1-1 and 2-1 transistors connected in series and a 1-2 and a 2-2 transistor connected in series;
A power supply voltage terminal for supplying a power supply voltage to the amplification stage; And
And a bias voltage terminal for applying a bias voltage to the amplification stage,
Wherein the bias voltage terminal periodically repeats supply and non-supply of a bias voltage to the amplifier stage, the first conduction electrode of the first transistor is connected to the power voltage terminal and the first RF signal output terminal, A second conduction electrode of the first transistor is connected to a first conduction electrode of the second transistor, a control electrode of the first transistor is connected to the first bias voltage terminal, The first conduction electrode of the second transistor is connected to the power supply voltage terminal and the second RF signal output terminal, the second conduction electrode of the first transistor is connected to the first conduction electrode of the second transistor, The control electrode of the second transistor is connected to the first bias voltage terminal, the control electrode of the second transistor is connected to the first RF signal input terminal and the second bias voltage terminal, And the second conduction electrode of the second transistor is connected to the second RF signal input terminal and the second bias voltage terminal, and the second conduction electrode of the second-first transistor and the second conduction electrode of the second transistor are connected to each other. An amplifier provided in an RF receiver. 제8항에 있어서,
상기 바이어스 전압단은 제1 바이어스 전압단 및 제2 바이어스 전압단;을 포함하되,
상기 제1 바이어스 전압단 및 상기 제2 바이어스 전압단 중 어느 하나의 바이어스 전압단은 상기 증폭단으로의 바이어스 전압의 공급 및 비공급을 주기적으로 반복하고, 다른 하나의 바이어스 전압단은 상기 증폭단으로의 바이어스 전압의 공급을 지속하고,
상기 어느 하나의 바이어스 전압단은 상기 제2 바이어스 전압단과 대응되고, 상기 다른 하나의 바이어스 전압단은 상기 제1 바이어스 전압단과 대응되고, 상기 제2 바이어스 전압단은 제3 트랜지스터; 및 스위칭 소자;를 포함하되,
상기 제3 트랜지스터의 제1 도통전극은 상기 전원전압단과 연결되고, 상기 제3 트랜지스터의 제2 도통전극은 접지와 연결되고, 상기 제3 트랜지스터의 제어전극은 상기 제3 트랜지스터의 제1 도통전극 및 상기 스위칭 소자의 일단과 연결되고, 상기 스위칭 소자의 타단은 상기 제2-1 트랜지스터의 제어전극, 상기 제2-2 트랜지스터의 제어전극, 상기 제1 RF 신호 입력단 및 상기 제2 RF 신호 입력단과 연결되는 것을 특징으로 하는 쵸핑을 이용한 RF 수신기에 구비되는 증폭기.9. The method of claim 8,
Wherein the bias voltage terminal comprises a first bias voltage terminal and a second bias voltage terminal,
Wherein the bias voltage terminal of any one of the first bias voltage terminal and the second bias voltage terminal periodically repeats supply and non-supply of a bias voltage to the amplifier stage, and the other bias voltage terminal is a bias voltage terminal The supply of the voltage is continued,
One of the bias voltage terminals corresponds to the second bias voltage terminal, the other bias voltage terminal corresponds to the first bias voltage terminal, and the second bias voltage terminal corresponds to the third transistor; And a switching element,
And a second conductive electrode of the third transistor is connected to the power supply voltage terminal, a second conductive electrode of the third transistor is connected to the ground, a control electrode of the third transistor is connected to the first conductive electrode of the third transistor, And the other end of the switching element is connected to the control electrode of the second-1 transistor, the control electrode of the second-second transistor, the first RF signal input terminal and the second RF signal input terminal Wherein the chopping amplifier is provided in the RF receiver. 쵸핑을 이용한 RF 수신기에 있어서,
입력 RF 신호를 증폭함과 함께 상기 입력 RF 신호를 쵸핑하여 제1 신호를 출력하는 증폭기;
상기 제1 신호와 로컬 오실레이터 신호를 믹싱하여 다운컨버전된 제2 신호를 출력하는 믹서;
상기 제2 신호에 대해 대역 통과 필터링을 수행하여 제3 신호를 출력하는 대역 통과 필터;
상기 제3 신호에 대해 디쵸핑을 수행하여 제4 신호를 출력하는 디쵸퍼; 및
상기 제4 신호에 대해 저역 통과 필터링을 수행하여 출력 RF 신호를 생성하는 저역 통과 필터;를 포함하되,
상기 증폭기는, 직렬 연결된 제1 트랜지스터 및 제2 트랜지스터를 구비한 캐스코드 증폭기를 포함하고, 입력 RF 신호 증폭하는 증폭단; 및 상기 증폭단으로 전원전압을 공급하기 위한 전원전압단;을 포함하되, 상기 전원전압단은 상기 증폭단으로의 전원전압의 공급 및 비공급을 주기적으로 반복하고, 상기 제1 트랜지스터의 제1 도통전극은 상기 전원전압단 및 RF 신호 출력단과 연결되고, 상기 제1 트랜지스터의 제2 도통전극은 상기 제2 트랜지스터의 제1 도통전극과 연결되고, 상기 제2 트랜지스터의 제2 도통전극은 접지와 연결되는 것을 특징으로 하는 쵸핑을 이용한 RF 수신기.In an RF receiver using chopping,
An amplifier for amplifying an input RF signal and chopping the input RF signal to output a first signal;
A mixer for mixing the first signal with a local oscillator signal to output a down-converted second signal;
A band pass filter for performing band pass filtering on the second signal and outputting a third signal;
A dechopper for dechopping the third signal to output a fourth signal; And
And a low-pass filter for performing low-pass filtering on the fourth signal to generate an output RF signal,
Wherein the amplifier includes a cascode amplifier having a first transistor and a second transistor connected in series, the amplification stage amplifying an input RF signal; And a power supply voltage terminal for supplying a power supply voltage to the amplification stage, wherein the power supply voltage terminal periodically repeats supply and non-supply of a power supply voltage to the amplifier stage, and the first conduction electrode of the first transistor The second conduction electrode of the first transistor is connected to the first conduction electrode of the second transistor and the second conduction electrode of the second transistor is connected to the ground RF receiver with chopping feature.
KR1020130035867A 2013-04-02 2013-04-02 Rf receiver using chopping and amplifier therein KR101406470B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130035867A KR101406470B1 (en) 2013-04-02 2013-04-02 Rf receiver using chopping and amplifier therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130035867A KR101406470B1 (en) 2013-04-02 2013-04-02 Rf receiver using chopping and amplifier therein

Publications (1)

Publication Number Publication Date
KR101406470B1 true KR101406470B1 (en) 2014-06-16

Family

ID=51132598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130035867A KR101406470B1 (en) 2013-04-02 2013-04-02 Rf receiver using chopping and amplifier therein

Country Status (1)

Country Link
KR (1) KR101406470B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0146914B1 (en) * 1993-08-05 1998-12-01 가네꼬 히사시 Chopper type differential amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0146914B1 (en) * 1993-08-05 1998-12-01 가네꼬 히사시 Chopper type differential amplifier

Similar Documents

Publication Publication Date Title
US9692473B2 (en) Offset compensation in a receiver
CN110995310B (en) Radio frequency front-end circuit and control method thereof
CN104242823B (en) It is mixed on-off circuit and frequency mixer
US20050164649A1 (en) Low-noise differential bias circuit and differential signal processing apparatus
US9065390B2 (en) Radio frequency front-end circuit for receiver and low noise amplifier thereof
CN104467686A (en) Low-power-consumption and low-noise frequency mixer
US20140062527A1 (en) Isolation receiver
CN104660179A (en) Low noise amplifier
US20160087594A1 (en) Electronic device for a radiofrequency signal reception chain, comprising a low-noise transimpedance amplifier stage
US8380157B2 (en) Up-conversion mixer with signal processing
US8045951B2 (en) Dual-LO mixer and radio
CN107968637B (en) Envelope detection circuit
AU2002235843A1 (en) Power amplifier (pa) with increased dynamics and efficiency
KR101406470B1 (en) Rf receiver using chopping and amplifier therein
US20080305759A1 (en) Mixer Circuit
US20100245153A1 (en) Active transponder with very low electric power consumption in standby mode
CN103138684A (en) Amplifying circuit and wireless communications apparatus including the same
KR101002777B1 (en) Frequency converter and driving method of frequency converter
US7298203B2 (en) Amplification system capable of reducing DC offset
US9225288B2 (en) Signal generation circuit
US20110177789A1 (en) Low noise amplifier and the uses thereof
JP2010220034A (en) Intermittent mixer circuit
KR101952875B1 (en) Power amplifier and integrated circuit comprising the same
CN109799386B (en) Power detector
JP2015146537A (en) Transmission circuit for millimeter wave transmitter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 5