KR101394506B1 - Stretchable thin film transistor and method of manufacturing the thin film transistor - Google Patents
Stretchable thin film transistor and method of manufacturing the thin film transistor Download PDFInfo
- Publication number
- KR101394506B1 KR101394506B1 KR1020130001384A KR20130001384A KR101394506B1 KR 101394506 B1 KR101394506 B1 KR 101394506B1 KR 1020130001384 A KR1020130001384 A KR 1020130001384A KR 20130001384 A KR20130001384 A KR 20130001384A KR 101394506 B1 KR101394506 B1 KR 101394506B1
- Authority
- KR
- South Korea
- Prior art keywords
- inorganic oxide
- insulating film
- oxide insulating
- substrate
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title description 13
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 119
- 229910052809 inorganic oxide Inorganic materials 0.000 claims abstract description 98
- 239000002041 carbon nanotube Substances 0.000 claims abstract description 58
- 229910021393 carbon nanotube Inorganic materials 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 53
- 239000010408 film Substances 0.000 claims description 153
- 238000000034 method Methods 0.000 claims description 27
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 20
- 229920005597 polymer membrane Polymers 0.000 claims description 20
- 239000011889 copper foil Substances 0.000 claims description 15
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 15
- 239000002952 polymeric resin Substances 0.000 claims description 15
- 229920003002 synthetic resin Polymers 0.000 claims description 15
- 229920006254 polymer film Polymers 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 10
- 239000002109 single walled nanotube Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 7
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 101100137008 Streptomyces hygroscopicus Pmms gene Proteins 0.000 claims 1
- 229920000434 poly[(mercaptopropyl)methylsiloxane] polymer Polymers 0.000 claims 1
- 239000010410 layer Substances 0.000 description 42
- 229910044991 metal oxide Inorganic materials 0.000 description 23
- 150000004706 metal oxides Chemical class 0.000 description 23
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 12
- 239000004926 polymethyl methacrylate Substances 0.000 description 12
- 230000037303 wrinkles Effects 0.000 description 11
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 9
- 239000004205 dimethyl polysiloxane Substances 0.000 description 8
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 8
- 229920000642 polymer Polymers 0.000 description 8
- 239000002356 single layer Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 239000011259 mixed solution Substances 0.000 description 5
- 229920005575 poly(amic acid) Polymers 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- -1 polydimethylsiloxane Polymers 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 239000012780 transparent material Substances 0.000 description 3
- VLDPXPPHXDGHEW-UHFFFAOYSA-N 1-chloro-2-dichlorophosphoryloxybenzene Chemical compound ClC1=CC=CC=C1OP(Cl)(Cl)=O VLDPXPPHXDGHEW-UHFFFAOYSA-N 0.000 description 2
- HLBLWEWZXPIGSM-UHFFFAOYSA-N 4-Aminophenyl ether Chemical compound C1=CC(N)=CC=C1OC1=CC=C(N)C=C1 HLBLWEWZXPIGSM-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical class O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910002090 carbon oxide Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009661 fatigue test Methods 0.000 description 1
- 229910000464 lead oxide Inorganic materials 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- YEXPOXQUZXUXJW-UHFFFAOYSA-N oxolead Chemical compound [Pb]=O YEXPOXQUZXUXJW-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명은 신축성 있는 박막트랜지스터 및 이의 제조방법에 관한 것으로서, 신축성 소재를 이용하여 형성된 전극, 반도체 채널 및 절연막을 구비하는 신축성 있는 박막트랜지스터에 관한 것이다. The present invention relates to a stretchable thin film transistor and a method of manufacturing the same, and more particularly, to a stretchable thin film transistor having an electrode, a semiconductor channel, and an insulating film formed using a stretchable material.
기존의 평평한 산화물 절연체로는 깨짐 현상 때문에 늘어나는 소자를 구현할 수 없다. 신축성 있는 소자를 구현하기 위하여 최근 전극과 채널(channel)로 그래핀(graphene)과 탄소나노튜브(cabon nano tube, CNT)를 적용하는 기술이 개발되었지만, 여전히 절연막으로 사용되는 소재의 개발이 필요하다. Conventional flat oxide insulators can not implement extended devices due to cracking. Recently, graphene and carbon nanotube (CNT) have been applied to electrodes and channels to realize a flexible device, but it is still necessary to develop a material used as an insulating film .
절연막으로 산화물 절연체를 사용하는 경우 산화물 절연체의 취성으로 인하여 소자를 신축시키는 경우 산화물 절연막이 파괴되는 문제점이 발생할 수 있다. 이와 달리 절연막으로 고분자 재료를 사용하는 경우, 소자는 신축될 수 있으나 고분자 절연막의 정전용량으로 인하여 누설 전류가 커져서 우수한 전기적 특성을 달성할 수 없는 문제점이 있다. When an oxide insulator is used as an insulating film, when the device is expanded or contracted due to the brittleness of the oxide insulator, the oxide insulating film may be broken. In contrast, when a polymer material is used as an insulating film, the device can be expanded or contracted, but the leakage current is increased due to the capacitance of the polymer insulating film, so that excellent electrical characteristics can not be achieved.
본 발명의 일 목적은 주름진 산화물 절연막을 채용하여 높은 수준으로 신축될 수 있는 박막트랜지스터를 제공하는 것이다. It is an object of the present invention to provide a thin film transistor which can be expanded and contracted to a high level by employing a corrugated oxide insulating film.
본 발명의 다른 목적은 상기와 같은 박막트랜지스터의 제조방법을 제공하는 것이다. It is another object of the present invention to provide a method of manufacturing such a thin film transistor.
본 발명의 실시예에 따른 박막트랜지스터는 신축성 있는 기판; 상기 기판 상부에 배치되고, 그래핀으로 형성되며, 게이트 전극과 상기 게이트 전극을 사이에 두고 서로 이격된 소스 전극 및 드레인 전극을 구비하는 그래핀 전극들; 상기 게이트 전극을 덮고, 주름이 형성된 무기 산화물 절연막; 및 상기 무기 산화물 절연막 상부에 배치되고, 상기 소스 전극 및 상기 드레인 전극과 전기적으로 접촉하며, 탄소나노튜브로 형성된 채널을 포함할 수 있다. A thin film transistor according to an embodiment of the present invention includes a flexible substrate; Graphene electrodes disposed on the substrate and formed of graphene, the graphen electrodes having a gate electrode and a source electrode and a drain electrode spaced apart from each other with the gate electrode interposed therebetween; An inorganic oxide insulating film covering the gate electrode and formed with a corrugation; And a channel disposed on the inorganic oxide insulating film and in electrical contact with the source electrode and the drain electrode and formed of carbon nanotubes.
일 실시예에 있어서, 상기 게이트 전극은 상기 소스 전극과 상기 드레인 전극 사이에 위치하고, 상기 무기 산화물 절연막에 의해 덮힌 제1 부분 및 상기 제1 부분과 연결되고, 상기 무기 산화물 절연막에 의해 노출된 제2 부분을 포함할 수 있다. In one embodiment, the gate electrode is disposed between the source electrode and the drain electrode, and is connected to the first portion and the first portion covered by the inorganic oxide insulating film, and the second portion exposed by the inorganic oxide insulating film, ≪ / RTI >
일 실시예에 있어서, 상기 무기 산화물 절연막은 산화알루미늄 절연막을 포함할 수 있다. 상기 무기 산화물 절연막의 주름은 랜덤하게 또는 규칙적으로 형성될 수 있다. 예를 들면, 상기 주름은 제1 방향 및 상기 제1 방향에 수직한 제2 방향으로 웨이브진 구조를 가질 수 있다. 상기 무기 산화물 절연막은 주름을 가지므로, 상기 무기 산화물 절연막과 상기 게이트 전극 사이에는 에어갭(air gap)이 형성될 수 있다. In one embodiment, the inorganic oxide insulating layer may include an aluminum oxide insulating layer. The wrinkles of the inorganic oxide insulating film can be formed at random or regularly. For example, the pleats may have a wavy structure in a first direction and a second direction perpendicular to the first direction. Since the inorganic oxide insulating film has a wrinkle, an air gap may be formed between the inorganic oxide insulating film and the gate electrode.
일 실시예에 있어서, 상기 채널은 네트워크 구조의 단일벽 탄소나노튜브(SWCNT)로 형성될 수 있다. In one embodiment, the channel may be formed of a single-walled carbon nanotube (SWCNT) having a network structure.
본 발명의 실시예에 따른 박막트랜지스터는 신축성 있는 기판; 상기 기판 상부에 배치되고, 탄소나노튜브로 형성된 채널; 상기 채널 및 상기 기판 상부에 배치되고, 상기 채널 중 제1 방향에 대한 양쪽 단부를 노출시키며, 주름이 형성된 무기 산화물 절연막; 상기 무기 산화물 절연막 상부에 형성된 게이트 전극과 상기 게이트 전극을 사이에 두고 서로 이격되고 상기 노출된 채널 단부에 각각 전기적으로 연결되는 소스 전극 및 드레인 전극을 구비하고, 그래핀으로 형성된 그래핀 전극들을 포함할 수 있다. A thin film transistor according to an embodiment of the present invention includes a flexible substrate; A channel disposed on the substrate and formed of carbon nanotubes; An inorganic oxide insulating film disposed on the channel and on the substrate, the oxide insulating film having both sides of the channel in a first direction exposed; And a gate electrode formed on the inorganic oxide insulating film and a source electrode and a drain electrode that are spaced apart from each other with the gate electrode therebetween and are electrically connected to the exposed channel ends, .
본 발명의 실시예에 따른 박막트랜지스터 제조방법은 제1 기판 상부에 희생막을 형성하는 단계; 상기 희생막 상부에 신축성 있는 제1 고분자막을 형성하는 단계; 상기 제1 고분자막 상부에 게이트 전극과 상기 게이트 전극을 사이에 두고 서로 이격된 소스 전극 및 드레인 전극을 구비하는 그래핀 전극들을 형성하는 단계; 상기 게이트 전극을 덮고, 주름이 형성된 무기 산화물 절연막을 형성하는 단계; 상기 무기 산화물 절연막 상부를 가로질러 상기 소스 전극 및 상기 드레인 전극과 전기적으로 접촉하는 탄소나노튜브 채널을 형성하는 단계; 상기 희생막을 제거하는 단계; 및 상부에 상기 그래핀 전극들, 상기 무기 산화물 절연막 및 상기 탄소나노튜브 채널이 부착된 상기 제1 고분자막을 타겟 기판에 부착하는 단계를 포함할 수 있다. A method of fabricating a thin film transistor according to an embodiment of the present invention includes: forming a sacrificial layer on a first substrate; Forming a stretchable first polymer membrane on the sacrificial layer; Forming graphene electrodes having a gate electrode and a source electrode and a drain electrode spaced apart from each other with the gate electrode therebetween, over the first polymer film; Forming a wrinkled inorganic oxide insulating film covering the gate electrode; Forming a carbon nanotube channel in electrical contact with the source electrode and the drain electrode across the top of the inorganic oxide insulating film; Removing the sacrificial film; And attaching the graphene electrodes, the inorganic oxide insulating film, and the first polymer membrane to which the carbon nanotube channel is attached, to the target substrate on the upper surface.
상기 희생막은 상기 제1 기판 상부에 알루미늄을 증착함으로써 형성될 수 있다. The sacrificial layer may be formed by depositing aluminum on the first substrate.
상기 그래핀 전극들은 구리 포일 위에 성장된 그래핀을 상기 제1 고분자막 상부로 전사하는 단계; 및 상기 전사된 그래핀을 패터닝하는 단계에 의해 형성될 수 있다. The graphene electrodes transferring the graphene grown on the copper foil to the upper portion of the first polymer membrane; And patterning the transferred graphene.
일 실시예에 있어서, 상기 무기 산화물 절연막은 표면에 일정한 패턴이 형성된 제2 기판 상부에 무기 산화물을 증착하여 무기 산화물막을 형성하는 단계; 상기 무기 산화물막의 가장자리를 고분자 수지로 코팅하는 단계; 상기 고분자 수지로 코팅된 상기 무기 산화물막을 상기 그래핀 전극들이 형성된 상기 제1 고분자막 상부로 전사하는 단계; 상기 코팅된 고분자 수지를 제거하는 단계; 및 상기 무기 산화물막을 패터닝하는 단계에 의하여 형성될 수 있다. 상기 무기 산화물막은 원자층증착방법을 통하여 산화알루미늄을 증착함으로써 형성될 수 있다. 상기 제2 기판은 표면에 랜덤한 또는 규칙적인 패턴이 형성된 구리(Cu) 기판일 수 있고, 상기 제2 기판은 상기 무기 산화물막을 상기 제1 고분자막 상부로 전사하기 전에 구리 에천트를 이용하여 제거될 수 있다. 상기 무기 산화물막은 약 50 내지 100 nm의 두께로 형성될 수 있다. In one embodiment, the inorganic oxide insulating film includes an inorganic oxide film formed by depositing an inorganic oxide on an upper surface of a second substrate having a predetermined pattern formed on a surface thereof; Coating an edge of the inorganic oxide film with a polymer resin; Transferring the inorganic oxide film coated with the polymer resin to an upper portion of the first polymer membrane on which the graphene electrodes are formed; Removing the coated polymer resin; And patterning the inorganic oxide film. The inorganic oxide film can be formed by depositing aluminum oxide through an atomic layer deposition method. The second substrate may be a copper (Cu) substrate having a random or regular pattern formed on its surface, and the second substrate may be removed using a copper etchant before transferring the inorganic oxide film to the upper portion of the first polymer film . The inorganic oxide film may be formed to a thickness of about 50 to 100 nm.
일 실시예에 있어서, 상기 탄소나노튜브 채널은 웨이퍼 상에 네트워크 구조의 탄소나노튜브를 성장시키는 단계; 상기 탄소나노튜브 상부에 고분자 수지를 코팅하는 단계; 상기 웨이퍼로부터 상기 고분자 수지가 코팅된 상기 탄소나노튜브를 분리하는 단계; 상기 분리된 탄소나노튜브를 상기 무기 산화물 절연막이 형성된 상기 제1 고분자막 상부에 전사하는 단계; 상기 코팅된 고분자 수지를 제거하는 단계; 및 상기 전사된 탄소나노튜브를 패터닝하는 단계에 의해 형성될 수 있다. In one embodiment, the carbon nanotube channel comprises: growing a network of carbon nanotubes on a wafer; Coating a polymer resin on the carbon nanotubes; Separating the carbon nanotubes coated with the polymer resin from the wafer; Transferring the separated carbon nanotubes to an upper portion of the first polymer membrane on which the inorganic oxide insulating film is formed; Removing the coated polymer resin; And patterning the transferred carbon nanotubes.
본 발명의 실시예에 따른 박막트랜지스터의 제조방법은 제1 기판 상부에 희생막을 형성하는 단계; 상기 희생막 상부에 신축성 있는 제1 고분자막을 형성하는 단계; 상기 제1 고분자막 상부에 탄소나노튜브 채널을 형성하는 단계; 상기 탄소나노튜브 채널을 덮고, 주름이 형성된 무기 산화물 절연막을 형성하는 단계; 상기 무기 산화물 절연막 상부에 위치한 게이트 전극, 상기 게이트 전극을 사이에 두고 서로 이격되고 상기 탄소나노튜브 채널과 전기적으로 연결된 소스 전극 및 드레인 전극을 구비하는 그래핀 전극들을 형성하는 단계; 상기 희생막을 제거하는 단계; 및 상부에 상기 탄소나노튜브 채널, 상기 무기 산화물 절연막 및 상기 그래핀 전극들이 부착된 상기 제1 고분자막을 타겟 기판에 부착하는 단계를 포함할 수 있다. A method of manufacturing a thin film transistor according to an embodiment of the present invention includes forming a sacrificial layer on a first substrate; Forming a stretchable first polymer membrane on the sacrificial layer; Forming a carbon nanotube channel on the first polymer film; Forming a wrinkled inorganic oxide insulating film covering the carbon nanotube channel; Forming graphene electrodes having a gate electrode located above the inorganic oxide insulating film, a source electrode and a drain electrode spaced apart from each other by the gate electrode and electrically connected to the carbon nanotube channel; Removing the sacrificial film; And attaching the carbon nanotube channel, the inorganic oxide insulating film, and the first polymer film having the graphene electrodes attached thereto on a target substrate.
본 발명에 따르면 게이트 절연막으로 주름진 무기 산화물 절연막을 사용하므로 고 신축성의 박막트랜지스터를 제조할 수 있다. 또한, 주름진 무기 산화물 절연막의 사용으로 인하여 박막트랜지스터의 누설 전류를 감소시킬 수 있다. 나아가 투명한 소재인 그래핀, 탄소나노튜브 및 산화물 절연막을 전극, 반도체 채널 및 게이트 절연막으로 사용하므로 투명한 박막트랜지스터를 제조할 수 있다. According to the present invention, a highly stretchable thin film transistor can be manufactured by using a corrugated inorganic oxide insulating film as a gate insulating film. Also, the use of the corrugated inorganic oxide insulating film can reduce the leakage current of the thin film transistor. Furthermore, since transparent materials such as graphene, carbon nanotubes, and oxide insulating films are used as electrodes, semiconductor channels, and gate insulating films, transparent thin film transistors can be manufactured.
도 1a는 실시예 1에 따른 박막트랜지스터를 설명하기 위한 단면도이다.
도 1b는 도 1에 도시된 박막트랜지스터의 평면도이다.
도 2는 실시예 2에 따른 박막트랜지스터를 설명하기 위한 단면도이다.
도 3은 실시예 1에 따른 박막트랜지스터를 제조하는 방법을 설명하기 위한 도면이다.
도 4는 실시예 1에 따라 제조된 박막트랜지스터의 VGS-IDS 관계를 설명하기 위한 그래프이다.
도 5는 인장 변형에 따른 실시예 1의 박막트랜지스터의 성능을 설명하기 위한 도면이다.
도 6은 산화물 절연막이 증착되는 구리 포일의 표면 형태와 산화물 절연막의 주름 형태 사이의 관계를 설명하기 위한 도면이다.
도 7은 산화층의 두께와 에어갭의 크기 사이의 관계를 설명하기 위한 도면이다. 1A is a cross-sectional view for explaining a thin film transistor according to a first embodiment.
1B is a plan view of the thin film transistor shown in FIG.
2 is a cross-sectional view for explaining a thin film transistor according to a second embodiment.
3 is a view for explaining a method of manufacturing the thin film transistor according to the first embodiment.
FIG. 4 is a graph for explaining the VGS-IDS relationship of the thin film transistor manufactured according to the first embodiment.
5 is a diagram for explaining the performance of the thin film transistor of the first embodiment according to the tensile strain.
6 is a view for explaining the relationship between the surface shape of the copper foil on which the oxide insulating film is deposited and the wrinkle shape of the oxide insulating film.
7 is a view for explaining the relationship between the thickness of the oxide layer and the size of the air gap.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the text. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing. In the accompanying drawings, the dimensions of the structures are enlarged to illustrate the present invention in order to clarify the present invention.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprises ", or" having ", and the like, are intended to specify the presence of stated features, integers, steps, operations, elements, or combinations thereof, , Steps, operations, elements, or combinations thereof, as a matter of principle, without departing from the spirit and scope of the invention.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.
<트랜지스터>
≪ Transistor &
실시예 1 (바텀 게이트 구조의 박막트랜지스터)Embodiment 1 (Thin Film Transistor of Bottom Gate Structure)
도 1a는 실시예 1에 따른 박막트랜지스터를 설명하기 위한 단면도이고, 도 1b는 도 1에 도시된 박막트랜지스터의 평면도이다. 1A is a cross-sectional view for explaining a thin film transistor according to a first embodiment, and FIG. 1B is a plan view of a thin film transistor shown in FIG.
도 1a 및 도 1b을 참조하면, 실시예 1에 따른 박막트랜지스터(100)는 기판(110), 그래핀 전극들(120), 주름진 무기 산화물 절연막(130) 및 탄소나노튜브 채널(140)을 포함할 수 있다. 1A and 1B, the
기판(110)은 신축성 있고, 투명한 재질로 이루어질 수 있다. 예를 들면, 기판(110)으로는 PDMS(polydimethylsiloxane) 필름 또는 폴리이미드(polyimide) 필름이 사용될 수 있다. The
그래핀 전극들(120)은 기판(110) 상부에 배치된다. 그래핀 전극들(120)은 복수층의 그래핀으로 형성될 수도 있으나, 단층 그래핀으로 형성되는 것이 바람직하다. 단층 그래핀은 366Ω/sq의 면저항을 가지고, 550nm 파장의 광에 대해 98%의 투과도를 나타내며, 20% 이상의 파괴 변형 저항을 가지기 때문이다. 그래핀 전극들(120)은 게이트 전극(120a)과 상기 게이트 전극(120a)을 사이에 두고 서로 이격된 소스 전극(120b) 및 드레인 전극(120c)을 포함할 수 있다. 게이트 전극(120a)은 도 1b에 도시된 바와 같이 소스 전극(120b)과 드레인 전극(120c)의 사이의 채널 영역 내에 위치하는 제1 부분 및 상기 채널 영역 외부에 위치하는 제2 부분을 포함할 수 있다. The
무기 산화물 절연막(130)은 게이트 전극(120a) 중 채널 영역 내에 위치하는 제1 부분을 덮도록 위치할 수 있다. 무기 산화물 절연막(130)의 주름은 랜덤하게 형성될 수도 있고, 규칙적으로 형성될 수도 있다. 예를 들면, 무기산화물 절연막(130)은 X-축 방향뿐만 아니라 Y-축 방향으로도 웨이브진 구조의 주름을 가질 수 있다. 일반적인 편평한 무기 산화물 절연막은 신축성이 거의 없을 뿐만 아니라 조그만 변형에도 깨어지는 취성(brittleness)의 특성을 가지고 있어서, 신축성 있는 소자에 적용되기 어렵다. 이에 본 발명에 있어서는 무기물 산화물 절연막(130)에 주름을 형성함으로써 무기 산화물 절연막(130)이 신축될 수 있도록 하였다. 절연막을 위한 무기 산화물로는 다양한 금속 산화물이 적용될 수 있다. 일례로 무기 산화물로는 산화알루미늄(Al2O3)이 사용될 수 있다. 무기 산화물 절연막(130)은 약 50 내지 100nm의 두께로 형성되는 것이 바람직하다. The inorganic
탄소나노튜브 채널(140)은 무기 산화물 절연막(130) 상부를 가로질러 상기 소스 전극(120b) 및 상기 드레인 전극(120c)과 전기적으로 접촉한다. 탄소나노튜브 채널(140)은 반도체 성질을 갖는 네트워크 구조의 탄소나노튜브로 형성될 수 있다. 예를 들면, 탄소나노튜브 채널(140)은 단일벽 탄소나노튜브(SWCNT)로 형성될 수 있다.
The
실시예 2(탑 게이트 구조의 박막트랜지스터)Example 2 (Thin film transistor of top gate structure)
도 2는 본 발명의 실시예 2에 따른 박막트랜지스터를 설명하기 위한 도면이다. 2 is a view for explaining a thin film transistor according to a second embodiment of the present invention.
도 2를 참조하면, 실시예 2에 따른 박막트랜지스터(200)는 기판(210), 탄소나노튜브 채널(240), 주름진 무기 산화물 절연막(230) 및 그래핀 전극들(220)을 포함할 수 있다. Referring to FIG. 2, the
기판(210)은 신축성 있고, 투명한 재질로 이루어질 수 있다. 예를 들면, 기판(210)으로는 PDMS(polydimethylsiloxane) 필름 또는 폴리이미드(polyimide) 필름이 사용될 수 있다. The
탄소나노튜브 채널(240)은 기판(210) 상부에 배치된다. 탄소나노튜브 채널(240)은 반도체 성질을 갖는 네트워크 구조의 탄소나노튜브로 형성될 수 있다. 예를 들면, 탄소나노튜브 채널(240)은 단일벽 탄소나노튜브(SWCNT)로 형성될 수 있다. The
주름진 무기 산화물 절연막(230)은 탄소나노튜브 채널(240)의 일방향으로의 양쪽 단부를 노출시키고 탄소나노튜브 채널(240)의 가운데 부분을 덮도록 위치한다. 무기 산화물 절연막(230)의 주름은 랜덤하게 형성될 수도 있고, 규칙적으로 형성될 수도 있다. 예를 들면, 무기 산화물 절연막(230)은 X-축 방향뿐만 아니라 Y-축 방향으로도 웨이브진 구조의 주름을 가질 수 있다. 절연막을 위한 무기 산화물로는 다양한 금속 산화물이 적용될 수 있다. 일례로 무기 산화물로는 산화알루미늄(Al2O3)이 사용될 수 있다. 무기 산화물 절연막(230)은 약 50 내지 100nm의 두께로 형성되는 것이 바람직하다. The corrugated inorganic
그래핀 전극들(220)은 복수층의 그래핀으로 형성될 수도 있으나, 단층 그래핀으로 형성되는 것이 바람직하다. 단층 그래핀은 366Ω/sq의 면저항을 가지고, 550nm 파장의 광에 대해 98%의 투과도를 나타내며, 20% 이상의 파괴 변형 저항을 가지기 때문이다. 그래핀 전극들(220)은 무기 산화물 절연막(230) 상부에 배치되는 게이트 전극(220a), 상기 게이트 전극(220a)을 사이에 두고 서로 이격되고 노출된 탄소나노튜브 채널(240) 부분과 각각 접촉하는 소스 전극(220b) 및 드레인 전극(220c)을 포함할 수 있다.
The
<박막트랜지스터의 제조방법>
<Thin Film Transistor Manufacturing Method>
실시예 1 (바텀 게이트 구조의 박막트랜지스터 제조방법)Example 1 (Thin film transistor manufacturing method of bottom gate structure)
도 3은 실시예 1에 따른 박막트랜지스터를 제조하는 방법을 설명하기 위한 도면이다. 3 is a view for explaining a method of manufacturing the thin film transistor according to the first embodiment.
도 1a, 도 1b 및 도 3을 참조하면, 본 발명이 실시예 1에 따라 박막트랜지스터를 제조하기 위하여, 우선 제1 기판 상부에 희생막을 형성할 수 있다.Referring to FIGS. 1A, 1B, and 3, in order to manufacture a thin film transistor according to the first embodiment of the present invention, a sacrificial layer may be formed on the first substrate.
제1 기판으로는 특별한 제한 없이 다양한 기판이 사용될 수 있다. 제1 기판은 신축성이 없거나 불투명하더라도 무방하다. 일례로 제1 기판으로는 표면에 산화규소층이 형성된 실리콘 웨이퍼가 사용될 수 있다. Various substrates can be used as the first substrate without any particular limitation. The first substrate may be non-stretchable or opaque. For example, a silicon wafer having a silicon oxide layer formed on its surface may be used as the first substrate.
희생막은 제1 기판 상부에 알루미늄(Al)을 증착함으로써 형성될 수 있다. 희생막은 제1 기판의 상부면 전체를 덮도록 형성될 수 있다. 일례로 희생막은 진공증착기를 이용하여 알루미늄을 제1 기판 상부면에 증착함으로써 형성될 수 있다. 희생막은 약 200nm의 두께로 형성될 수 있다. The sacrificial layer may be formed by depositing aluminum (Al) on the first substrate. The sacrificial layer may be formed to cover the entire upper surface of the first substrate. For example, the sacrificial layer may be formed by depositing aluminum on the upper surface of the first substrate using a vacuum evaporator. The sacrificial layer may be formed to a thickness of about 200 nm.
이어서, 상기 희생막 상부에 신축성 있는 제1 고분자막을 형성할 수 있다. Then, the stretchable first polymer film can be formed on the sacrificial layer.
제1 고분자막은 신축성 있고 투명한 고분자 물질로 형성될 수 있다. 예를 들면, 제1 고분자막은 폴리이미드(polyimide, PI)로 형성될 수 있다. 일 실시예에 있어서, 제1 고분자막은 희생막 상부에 폴리아믹산(polyamic acid, PAA)를 포함하는 혼합용액을 코팅한 후 이를 열처리함으로써 형성될 수 있다. 혼합용액은 폴리아믹산(PAA), PMDA(pyromellitic dianhydride) 및 ODA(oxydianiline)를 혼합하여 제조될 수 있고, 혼합용액은 스피코팅의 방법으로 희생막 상부에 코팅될 수 있으며, 열처리는 약 300℃의 온도에서 수행될 수 있다. 폴리아믹산을 포함하는 혼합용액 코팅막을 열처리하는 경우, 폴리이미드막으로 변환된다. 제1 고분자막은 약 50㎛의 두께로 형성될 수 있다. The first polymer membrane may be formed of a stretchable and transparent polymer material. For example, the first polymer membrane may be formed of polyimide (PI). In one embodiment, the first polymer membrane may be formed by coating a mixed solution containing polyamic acid (PAA) on the sacrificial layer and then heat treating the mixed solution. The mixed solution may be prepared by mixing polyamic acid (PAA), pyromellitic dianhydride (PMDA), and oxydianiline (ODA), and the mixed solution may be coated on the sacrificial layer by spin coating, Lt; / RTI > temperature. When the mixed solution coating film containing polyamic acid is heat-treated, it is converted into a polyimide film. The first polymer membrane may be formed to a thickness of about 50 탆.
이어서, 제1 고분자막 상부에 그래핀 전극들을 형성할 수 있다. Next, graphene electrodes may be formed on the first polymer membrane.
그래핀 전극들은 복수층의 그래핀으로 형성될 수도 있으나, 단층 그래핀으로 형성되는 것이 바람직하다. 단층 그래핀은 366Ω/sq의 면저항을 가지고, 550nm 파장의 광에 대해 98%의 투과도를 나타내며, 20% 이상의 파괴 변형 저항을 가지기 때문이다. 그래핀 전극들은 게이트 전극과 상기 게이트 전극을 사이에 두고 서로 이격된 소스 전극 및 드레인 전극을 포함할 수 있다. 게이트 전극은 박막트랜지스터의 소스 전극과 드레인 전극의 사이의 채널 영역 내에 위치하는 제1 부분 및 상기 채널 영역 외부에 위치하는 제2 부분을 포함할 수 있다. The graphene electrodes may be formed of a plurality of layers of graphene, but are preferably formed of a single layer of graphene. The single-layer graphene has a sheet resistance of 366? / Sq, has a transmittance of 98% for light of 550 nm wavelength, and has a fracture strain resistance of 20% or more. The graphene electrodes may include a gate electrode and a source electrode and a drain electrode spaced apart from each other with the gate electrode interposed therebetween. The gate electrode may include a first portion located in a channel region between the source electrode and the drain electrode of the thin film transistor and a second portion located outside the channel region.
일 실시예에 있어서, 그래핀 전극들은 구리 포일 위에 성장된 그래핀을 제1 고분자막 상부에 전사한 후 이를 패터닝함으로써 형성될 수 있다. 그래핀의 패터닝은 포토리소그라피 공정 및 산소 플라즈마 공정을 통하여 수행될 수 있다. In one embodiment, the graphene electrodes may be formed by transferring the graphene grown on the copper foil to the upper portion of the first polymer membrane and then patterning the graphene. Patterning of the graphene can be performed through a photolithographic process and an oxygen plasma process.
이어서, 상기 게이트 전극을 덮도록 주름진 무기 산화물 절연막을 형성할 수 있다.Then, a corrugated inorganic oxide insulating film may be formed to cover the gate electrode.
일반적인 편평한 무기 산화물 절연막은 신축성이 거의 없을 뿐만 아니라 조그만 변형에도 깨어지는 취성(brittleness)의 특성을 가지고 있어서, 신축성 있는 소자에 적용되기 어렵다. 본 발명은 이러한 무기물 산화물을 신축성 있는 소자에 적용하기 위하여, 무기 산화물 절연막에 미리 주름을 형성하였다. 무기 산화물 절연막의 주름은 다양한 형태를 가질 수 있다. 일례로, 무기 산화물 절연막의 주름은 랜덤하게 형성될 수도 있고, 규칙적으로 형성될 수도 있다. 예를 들면, 무기산화물 절연막은 X-축 방향뿐만 아니라 Y-축 방향으로도 웨이브진 구조의 주름을 가질 수 있다. 절연막을 위한 무기 산화물로는 다양한 금속 산화물이 적용될 수 있다. 일례로 무기 산화물로는 산화알루미늄(Al2O3)이 사용될 수 있다. A typical flat inorganic oxide insulating film has brittleness characteristics that are hardly stretched and broken even by a small deformation, making it difficult to apply to a stretchable element. In order to apply such an inorganic oxide to a stretchable element, the present invention preforms wrinkles on the inorganic oxide insulating film. The corrugation of the inorganic oxide insulating film may have various shapes. For example, the corrugation of the inorganic oxide insulating film may be formed at random or may be formed regularly. For example, the inorganic oxide insulating film may have waved wrinkles not only in the X-axis direction but also in the Y-axis direction. As the inorganic oxide for the insulating film, various metal oxides can be applied. For example, aluminum oxide (Al 2 O 3 ) may be used as the inorganic oxide.
일 실시예에 있어서, 주름진 무기 산화물 절연막은 구리 포일 위에 금속산화물막을 형성하는 단계; 금속산화물막의 가장자리에 고분자 수지를 코팅하는 단계; 구리 포일을 제거하는 단계; 금속산화물막을 그래핀 전극들이 형성된 제1 고분자막 상부에 전사하는 단계; 코팅된 고분자 수지를 제거하는 단계; 및 금속산화물막을 패터닝하는 단계를 통하여 형성될 수 있다. In one embodiment, the corrugated inorganic oxide insulating film includes a metal oxide film on the copper foil; Coating a polymer resin on the edge of the metal oxide film; Removing the copper foil; Transferring the metal oxide film onto the first polymer film having the graphene electrodes formed thereon; Removing the coated polymer resin; And patterning the metal oxide film.
금속산화물막은 구리 포일 위에 원자층증착방법(ALD)을 통하여 산화알루미늄(Al2O3)을 증착함으로써 형성될 수 있다. 금속산화물이 증착되는 구리 포일의 면에는 금속산화물막의 주름 형성을 위한 패턴들이 형성되어 있다. 금속산화물막의 주름 형태는 구리 포일의 표면에 형성된 패턴의 형태에 의해 결정된다. 또한, 금속산화물막의 주름은 금속산화물막의 두께에도 영향을 받는데, 금속산화물막은 약 50 내지 100nm의 두께로 형성되는 것이 바람직하다. The metal oxide film may be formed by depositing aluminum oxide (Al 2 O 3 ) on the copper foil through atomic layer deposition (ALD). On the surface of the copper foil on which the metal oxide is deposited, patterns for forming a wrinkle of the metal oxide film are formed. The corrugation shape of the metal oxide film is determined by the shape of the pattern formed on the surface of the copper foil. Further, the corrugation of the metal oxide film is also affected by the thickness of the metal oxide film, and the metal oxide film is preferably formed to a thickness of about 50 to 100 nm.
금속산화물막의 가장자리를 코팅하는 고분자 수지로는 PMMA가 사용될 수 있다. 선택적인 PMMA 에지 코팅은 금속산화물막의 파괴를 방지할 수 있다. PMMA가 금속산화물막의 전체 영역에 코팅되는 경우, 금속산화물막은 PMMA와의 강한 접착력 때문에 PMMA를 제거하는 과정에서 금속산화물막이 파괴될 수 있다. PMMA can be used as the polymer resin coating the edge of the metal oxide film. The optional PMMA edge coating can prevent the breakdown of the metal oxide film. When the PMMA is coated on the entire area of the metal oxide film, the metal oxide film may be destroyed in the process of removing the PMMA due to the strong adhesion force with the PMMA.
구리 포일은 구리 에천트를 이용한 에칭 공정을 통하여 제거될 수 있다. 구리 포일이 제거된 후, PMMA에 의해 가장자리가 코팅된 금속산화물막은 DI water를 이용하여 세척된 후 그래핀 전극들이 형성된 제1 고분자막 상부로 전사될 수 있다. 전사된 금속산화물막은 약 70℃의 건조 오븐 내에서 약 10분 동안 건조될 수 있다. The copper foil can be removed through an etching process using a copper etchant. After the copper foil is removed, the metal oxide film coated with the edge by PMMA may be washed with DI water and then transferred to the upper portion of the first polymer membrane where the graphene electrodes are formed. The transferred metal oxide film can be dried in a drying oven at about 70 캜 for about 10 minutes.
금속산화물막의 가장자리에 코팅된 PMMA는 아세톤을 이용하여 제거될 수 있다. PMMA를 제거한 후 금속산화물막과 제1 고분자막의 접착을 위하여 약 150℃의 온도에서 약 3시간 동안 열처리될 수 있다. 전사된 금속산화물막은 포토리소그래피 공정 및 불화수소산(hydrofluoric acid, HF)를 사용하는 화학적 에칭 공정을 통하여 채널 영역에 형성된 게이트 전극을 덮고, 소스 전극과 드레인 전극을 노출시키는 무기 산화물 절연막으로 패터닝될 수 있다. The PMMA coated on the edge of the metal oxide film can be removed using acetone. After the PMMA is removed, the metal oxide film and the first polymer film can be heat-treated at a temperature of about 150 ° C for about 3 hours. The transferred metal oxide film may be patterned as an inorganic oxide insulating film covering the gate electrode formed in the channel region through a photolithography process and a chemical etching process using hydrofluoric acid (HF) and exposing the source electrode and the drain electrode .
이어서, 무기 산화물 절연막 상부를 가로질러 상기 소스 전극 및 상기 드레인 전극과 전기적으로 접촉하는 채널을 형성할 수 있다. Then, a channel may be formed which is in electrical contact with the source electrode and the drain electrode across the top of the inorganic oxide insulating film.
채널은 반도체 성질을 갖는 네트워크 구조의 탄소나노튜브로 형성될 수 있다. 예를 들면, 채널은 단일벽 탄소나노튜브(SWCNT)로 형성될 수 있다. The channel may be formed of carbon nanotubes having a network structure having semiconductor properties. For example, the channel may be formed of a single walled carbon nanotube (SWCNT).
일 실시예에 있어서, 탄소나노튜브 채널은 산화규소가 코팅된 규소 웨이퍼 상에 네트워크 구조의 탄소나노튜브를 성장시키는 단계; 탄소나노튜브가 성장된 웨이퍼 상부에 PMMA(poly(methyl methacrylate))를 코팅하는 단계; 산화규소 코팅막을 제거하여 규소 웨이퍼로부터 PMMA가 코팅된 탄소나노튜브를 분리하는 단계; 분리된 탄소나노튜브를 무기 산화물 절연막이 형성된 제1 고분자막 상부에 전사하는 단계; 아세톤을 이용하여 PMMA를 제거하는 단계; 및 산소플라즈마 에칭 공정을 통하여 네트워크 구조의 탄소나노튜브를 패터닝하여 무기 산화물 절연막 상부를 가로질러 소스 전극 및 드레인 전극과 접촉하는 탄소나노튜브 채널을 형성하는 단계를 통하여 형성될 수 있다. In one embodiment, the carbon nanotube channel comprises growing carbon nanotubes in a network structure on a silicon wafer coated with silicon oxide; Coating poly (methyl methacrylate) (PMMA) on the wafer on which the carbon nanotubes are grown; Removing the silicon oxide coating film to separate the carbon nanotubes coated with PMMA from the silicon wafer; Transferring the separated carbon nanotubes to an upper portion of the first polymer membrane on which the inorganic oxide insulating film is formed; Removing PMMA using acetone; And patterning carbon nanotubes having a network structure through an oxygen plasma etching process to form carbon nanotube channels that are in contact with the source and drain electrodes across the top of the inorganic oxide insulating film.
이어서, 희생층을 제거하여 상기 제1 고분자층을 상기 제1 기판으로부터 분리할 수 있다. 희생층으로는 알루미늄층이 사용된 경우, 알루미늄 에천트를 사용하여 알루미늄 희생층을 제거할 수 있다. 제1 고분자층 상부에는 앞에서 설명한 공정을 통하여 박막트랜지스터가 형성되어 있다. 이와 같이 박막트랜지스터가 형성된 제1 고분자층은 타겟 기판으로 전사될 수 있다. 타겟 기판으로는 투명하고 신축성이 있는 PDMS(polydimethylsiloxane) 필름이 사용될 수 있다.
Then, the sacrificial layer is removed to separate the first polymer layer from the first substrate. When an aluminum layer is used as the sacrificial layer, an aluminum etchant can be used to remove the aluminum sacrificial layer. A thin film transistor is formed on the first polymer layer through the above-described processes. The first polymer layer having the thin film transistor formed thereon may be transferred to the target substrate. As the target substrate, a transparent and stretchable PDMS (polydimethylsiloxane) film may be used.
실시예 2(탑 게이트 구조의 박막트랜지스터 제조방법)Example 2 (Thin film transistor manufacturing method of top gate structure)
본 발명이 실시예 2에 따라 박막트랜지스터를 제조하기 위하여, 우선 제1 기판 상부에 희생막을 형성한 후, 희생막 상부에 신축성 있는 제1 고분자막을 형성할 수 있다. In order to manufacture the thin film transistor according to the second embodiment of the present invention, a sacrificial layer is first formed on the first substrate, and then a stretchable first polymer film is formed on the sacrificial layer.
희생막 및 제1 고분자막은 실시예 1에 따른 박막트랜지스터의 제조방법에서 설명된 공정들을 통하여 형성될 수 있으므로, 이에 대한 구체적인 설명은 생략한다. The sacrificial layer and the first polymer layer can be formed through the processes described in the method of manufacturing the thin film transistor according to the first embodiment, and thus a detailed description thereof will be omitted.
이어서, 제1 고분자막 상부에 탄소나노튜브로 이루어진 채널을 형성할 수 있다. 채널의 형성방법은 실시예 1에서 설명된 방법과 실질적으로 동일 또는 유사하므로 이에 대한 구체적인 설명은 실시예 1의 설명으로 대신한다. Then, a channel made of carbon nanotubes may be formed on the first polymer membrane. Since the method of forming the channel is substantially the same as or similar to the method described in Embodiment 1, a detailed description thereof will be substituted by the description of Embodiment 1.
이어서, 채널의 일부분을 덮도록 주름진 무기 산화물 절연막을 형성할 수 있다. 무기 산화물 절연막의 형성방법은 실시예 1에서 설명된 방법과 실질적으로 동일 또는 유사하므로 이하에서는 차이가 나는 점에 대해서 주로 설명하고 반복되는 부분에 대해서는 실시예 1의 설명으로 대신한다. Then, a corrugated inorganic oxide insulating film can be formed to cover a part of the channel. Since the method of forming the inorganic oxide insulating film is substantially the same as or similar to the method described in Embodiment 1, the difference will be mainly explained below, and the repetition will be replaced with the description of Embodiment 1. [
무기 산화물 절연막은 탄소나노튜브 채널의 일방향에 대한 양쪽 단부를 제외한 탄소나노튜브 채널의 중앙부분을 덮도록 형성될 수 있다. The inorganic oxide insulating film may be formed to cover the central portion of the carbon nanotube channel excluding both ends of the carbon nanotube channel in one direction.
이어서, 무기 산화물 절연막이 형성된 제1 고분자막 상부에 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 그래핀 전극들을 형성할 수 있다. 그래핀 전극들의 형성방법은 실시예 1에서 설명된 방법과 실질적으로 동일 또는 유사하므로 이하에서는 차이가 나는 점에 대해서 주로 설명하고 반복되는 부분에 대해서는 실시예 1의 설명으로 대신한다. Next, graphene electrodes including a gate electrode, a source electrode, and a drain electrode may be formed on the first polymer film on which the inorganic oxide insulating film is formed. Since the method of forming the graphene electrodes is substantially the same as or similar to the method described in the first embodiment, the difference will be mainly described below, and the repetitive portions will be replaced by the description of the first embodiment.
게이트 전극은 무기 산화물 절연막 상부에 위치하도록 형성되고, 소스 전극 및 드레인 전극은 무기 산화물 절연막에 의해 커버되지 않고 노출된 채널의 양쪽 단부부분에 각각 접촉하도록 형성된다. The gate electrode is formed to be positioned above the inorganic oxide insulating film, and the source electrode and the drain electrode are formed so as to be in contact with both end portions of the exposed channel without being covered by the inorganic oxide insulating film.
이어서, 희생층을 제거하여 상기 제1 고분자층을 상기 제1 기판으로부터 분리할 수 있다. 희생층으로는 알루미늄층이 사용된 경우, 알루미늄 에천트를 사용하여 알루미늄 희생층을 제거할 수 있다. 제1 고분자층 상부에는 앞에서 설명한 공정을 통하여 박막트랜지스터가 형성되어 있다. 이와 같이 박막트랜지스터가 형성된 제1 고분자층은 타겟 기판으로 전사될 수 있다. 타겟 기판으로는 투명하고 신축성이 있는 PDMS(polydimethylsiloxane) 필름이 사용될 수 있다.
Then, the sacrificial layer is removed to separate the first polymer layer from the first substrate. When an aluminum layer is used as the sacrificial layer, an aluminum etchant can be used to remove the aluminum sacrificial layer. A thin film transistor is formed on the first polymer layer through the above-described processes. The first polymer layer having the thin film transistor formed thereon may be transferred to the target substrate. As the target substrate, a transparent and stretchable PDMS (polydimethylsiloxane) film may be used.
[실험예][Experimental Example]
도 4는 실시예 1에 따라 제조된 박막트랜지스터의 VGS-IDS 관계를 설명하기 위한 그래프이다. FIG. 4 is a graph for explaining the VGS-IDS relationship of the thin film transistor manufactured according to the first embodiment.
도 4를 참조하면, 게이트 절연막으로 주름진 산화알루미늄(Al2O3) 절연막을 이용한 실시예 1에 따른 박막트랜지스터에 있어서 On-상태 및 off-상태 전류는 약 105의 높은 온오프 비율(on/off ratio)을 가지는 것으로 측정되었다. 실시예 1에 따른 박막트랜지스터의 On-전류 수준은 편평한 산화물을 게이트 절연막으로 사용하는 박막트랜지스터보다 더 작은 것을 알 수 있다. 전계 트랜지스터 이론에 있어서, 소스-드레인 전류는 게이트 정전용량(capacitance)에 비례하는데, 실시예 1의 트랜지스터에 적용된 주름진 산화알루미늄(Al2O3) 절연막의 게이트 비정전용량은 100kHz에서 1.49 nF/cm2인 것으로 측정되었고, 이는 편평한 산화알루미늄(Al2O3) 절연막의 비정전용량 120 nF/cm2보다 80배 정도 더 낮기 때문이다. 이것은 주름진 산화알루미늄(Al2O3) 절연막과 그래핀 전극 사이에 에어갭의 생성되기 때문이다. Referring to FIG. 4, the on-state and off-state currents in the thin film transistor according to the first embodiment using the aluminum oxide (Al 2 O 3) insulating film corrugated as the gate insulating film have a high on / off ratio of about 10 5 , . It can be seen that the on-current level of the thin film transistor according to the first embodiment is smaller than that of the thin film transistor using a flat oxide as the gate insulating film. In the electric field transistor theory, the source-drain current is proportional to the gate capacitance, and the gate non-capacitance of the corrugated aluminum oxide (Al 2 O 3) insulating film applied to the transistor of Example 1 was measured to be 1.49 nF /
실시예 1에 따른 박막트랜지스터에 있어서, 작은 게이트 정전용량에도 불구하고, 105의 높은 온오프 비율(on/off ratio) 및 40.2 cm2/Vs의 높은 이동도는 ㅁ1의 낮은 작동 게이트 바이어스에서 달성되었다. 에어갭의 형성으로 인한 정전용량의 감소 때문에 전계 이동도는 주름진 산화알루미늄(Al2O3) 절연막을 구비하는 실시예 1의 박막트랜지스터에서 높은 수준으로 유지될 수 있다. 비록 낮은 정전용량 값이 게이트와 활성 채널 사이의 약한 커플링을 유도하지만, 실시예 1의 박막트랜지스터에서는 성능의 감소가 나타나지 않는다. 이는 주름진 산화물에 의한 비균일 전기장 분포 때문이다. 실시예 1의 박막트랜지스터에 있어서, 강한 전기장은 주름의 계곡부분에서 생성되는데, 이러한 전기장 국지화 현상은 박막트랜지스터의 온오프 비율(on/off ratio), 전압 작동 및 문턱전압 기울기(subthreshold swing)를 상승시킨다. 나아가 편평한 산화물 절연층을 사용하는 박막트랜지스터와 비교하여, 주름진 산화물 전연막을 사용하는 박막트랜지스터에 있어서는 에어갭의 생성에 의해 게이트 누설전류의 크기를 감소시킬 수 있다. In the thin film transistor according to Example 1, despite the small gate capacitance, a high on / off ratio of 10 5 and a high mobility of 40.2 cm 2 / Vs were observed in the low operating gate bias of Kl 1 Respectively. The electric field mobility can be maintained at a high level in the thin film transistor of Embodiment 1 having the corrugated aluminum oxide (Al 2 O 3) insulating film because of the decrease in the capacitance due to the formation of the air gap. Though the low capacitance value induces a weak coupling between the gate and the active channel, the thin film transistor of Example 1 does not exhibit a decrease in performance. This is due to the nonuniform electric field distribution due to the corrugated oxide. In the thin film transistor of Embodiment 1, a strong electric field is generated in the valley portion of the corrugation, and this electric field localization phenomenon causes the on / off ratio, the voltage operation and the subthreshold swing of the thin film transistor to rise . Furthermore, in the case of a thin film transistor using a corrugated oxide lead-oxide film, the size of a gate leakage current can be reduced by the generation of an air gap as compared with a thin film transistor using a flat oxide insulating layer.
도 5는 인장 변형에 따른 실시예 1의 박막트랜지스터의 성능을 설명하기 위한 도면이다. 5 is a diagram for explaining the performance of the thin film transistor of the first embodiment according to the tensile strain.
도 5를 참조하면, 신축성 있는 소자에 주름진 산화물을 적용할 수 있음을 증명하기 위하여, 실시예 1의 박막트랜지스터를 채널의 길이방향 및 폭 방향으로 신축하는 실험을 하였다. 도 5의 a 및 b에 도시된 바와 같이, 길이 방향으로는 16%까지 변형시켰으며, 폭 방향으로는 20%까지 변형시켰다. 길이 방향의 변형에 대해 on-전류값은 변형 1%당 약 4%의 비율로 선형적으로 감소하였고, 폭 방향의 변형에 대해 변형 1%당 약 2%의 비율로 선형적으로 감소하였다. 주름진 산화물 절연막에 의해 형성된 거대한 에어갭은 산화물 절연막에 지엽적 크랙이 발생하더라도 에어갭이 새로운 유전층으로 작용하여 누설 전류를 감소시킬 수 있다. 도 5g 및 도 5h를 참조하면, 온오프 비율(on/off ratio)은 변형 증가에 따라 유동하기는 감소하지는 않는 것으로 나타났다. Referring to FIG. 5, in order to demonstrate that a corrugated oxide can be applied to a flexible device, the thin film transistor of Example 1 was stretched and contracted in the longitudinal direction and the width direction of the channel. As shown in Figs. 5 (a) and 5 (b), the strain was deformed up to 16% in the longitudinal direction and 20% in the transverse direction. For longitudinal deformation, the on-current value decreased linearly at a rate of about 4% per 1% deformation, and linearly decreased at a rate of about 2% per 1% deformation for the deformation in the transverse direction. Even though a large air gap formed by the corrugated oxide insulating film generates a local crack in the oxide insulating film, the air gap acts as a new dielectric layer and can reduce the leakage current. Referring to Figures 5G and 5H, the on / off ratio did not decrease with increasing deformation.
양쪽 방향으로 10% 신장을 반복하는 피로 시험이 수행되었다. 소자의 온오프 비율(On/off ratio), 트랜스컨덕턴스 및 이동도는 어느 정도 유동하였으나 박막트랜지스터는 손상됨이 없이 1000번까지 신축될 수 있었다. 주름진 산화물 절연막의 적용으로 누설 전류는 작은 수준에서 유지되었다. A fatigue test was repeated with 10% elongation in both directions. The on / off ratio, transconductance and mobility of the device flowed to some extent, but the thin film transistor could be stretched up to 1000 times without damage. Leakage current was maintained at a small level by the application of the corrugated oxide insulating film.
이와 같은 사항을 종합하면, 주름진 산화물 절연막을 구비하는 박막트랜지스터는 20%까지 변형될 수 있는 고 신축성 및 우수한 내구성을 가짐을 알 수 있다. Taken together, it can be seen that a thin film transistor having a corrugated oxide insulating film has high stretchability and excellent durability that can be modified up to 20%.
도 6은 산화물 절연막이 증착되는 구리 포일의 표면 형태와 산화물 절연막의 주름 형태 사이의 관계를 설명하기 위한 도면이고, 도 7은 산화층의 두께와 에어갭의 크기 사이의 관계를 설명하기 위한 도면이다. 6 is a view for explaining the relationship between the surface shape of the copper foil on which the oxide insulating film is deposited and the wrinkle shape of the oxide insulating film, and Fig. 7 is a view for explaining the relationship between the thickness of the oxide layer and the size of the air gap.
도 6 및 도 7을 참조하면, 산화물 절연막의 주름 형태는 구리 포일이 표면 형태를 따르는 것을 알 수 있고, 이러한 산화물 절연막의 주름은 전사 공정 동안에도 유지된다. 전사된 산화물 절연막의 주름 형태는 구리 포일의 표면 형태 및 산화물 절연막의 증착 두께에 영향을 받는다. 도 7에 도시된 바와 같이, 일정한 패턴이 형성된 구리 포일 위에 원자층증착방법(ALD)을 통하여 두께가 50, 100, 200, 400nm인 산화알루미늄(Al2O3) 절연막들을 형성하였다. 산화물 절연막의 두께가 증가함에 따라 표면 거칠기는 감소하였고, 그 결과 에어갭이 감소하였다. 이러한 결과에 비추어, 주름진 산화물의 신축성을 향상시키기 위해서는 산화물 절연막을 일정 두께 이하로 형성하여야 함을 알 수 있다. 예를 들면, 산화물 절연막은 약 50 내지 100nm로 형성될 경우, 우수한 신축성 및 작은 누설절류를 달성할 수 있다. 6 and 7, it can be seen that the wrinkles of the oxide insulating film follow the surface morphology of the copper foil, and the wrinkles of the oxide insulating film are also maintained during the transferring process. The corrugated shape of the transferred oxide insulating film is influenced by the surface shape of the copper foil and the thickness of the oxide insulating film. As shown in FIG. 7, aluminum oxide (Al 2 O 3 ) insulating films having thicknesses of 50, 100, 200 and 400 nm were formed on a copper foil having a uniform pattern through an atomic layer deposition (ALD) method. As the thickness of the oxide insulating film increased, the surface roughness decreased, and as a result, the air gap decreased. In view of these results, it is understood that the oxide insulating film should be formed to a certain thickness or less in order to improve the stretchability of the corrugated oxide. For example, when the oxide insulating film is formed to have a thickness of about 50 to 100 nm, excellent stretchability and small leakage flow can be achieved.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the present invention as defined by the following claims. It can be understood that it is possible.
100, 200: 박막트랜지스터 110, 210: 기판
120, 220: 그래핀 전극 130, 230: 주름진 무기 산화물 절연막
140, 240: 탄소나노튜브 채널100, 200:
120, 220:
140, 240: Carbon nanotube channel
Claims (21)
상기 기판 상부에 배치되고, 그래핀으로 형성되며, 게이트 전극과 상기 게이트 전극을 사이에 두고 서로 이격된 소스 전극 및 드레인 전극을 구비하는 그래핀 전극들;
상기 게이트 전극을 덮고, 주름이 형성된 무기 산화물 절연막; 및
상기 무기 산화물 절연막 상부에 배치되고, 상기 소스 전극 및 상기 드레인 전극과 전기적으로 접촉하며, 탄소나노튜브로 형성된 채널을 포함하는 박막트랜지스터. A stretchable substrate;
Graphene electrodes disposed on the substrate and formed of graphene, the graphen electrodes having a gate electrode and a source electrode and a drain electrode spaced apart from each other with the gate electrode interposed therebetween;
An inorganic oxide insulating film covering the gate electrode and formed with a corrugation; And
And a channel disposed on the inorganic oxide insulating film and in electrical contact with the source electrode and the drain electrode and formed of carbon nanotubes.
상기 소스 전극과 상기 드레인 전극 사이에 위치하고, 상기 무기 산화물 절연막에 의해 덮힌 제1 부분; 및
상기 제1 부분과 연결되고, 상기 무기 산화물 절연막에 의해 노출된 제2 부분을 포함하는 것을 특징으로 하는 박막트랜지스터. The semiconductor device according to claim 1,
A first portion located between the source electrode and the drain electrode and covered with the inorganic oxide insulating film; And
And a second portion connected to the first portion and exposed by the inorganic oxide insulating film.
상기 기판 상부에 배치되고, 탄소나노튜브로 형성된 채널;
상기 채널 및 상기 기판 상부에 배치되고, 상기 채널 중 제1 방향에 대한 양쪽 단부를 노출시키며, 주름이 형성된 무기 산화물 절연막;
상기 무기 산화물 절연막 상부에 형성된 게이트 전극과 상기 게이트 전극을 사이에 두고 서로 이격되고 상기 노출된 채널 단부에 각각 전기적으로 연결되는 소스 전극 및 드레인 전극을 구비하고, 그래핀으로 형성된 그래핀 전극들을 포함하는 박막트랜지스터. A stretchable substrate;
A channel disposed on the substrate and formed of carbon nanotubes;
An inorganic oxide insulating film disposed on the channel and on the substrate, the oxide insulating film having both sides of the channel in a first direction exposed;
And a gate electrode formed on the inorganic oxide insulating film and a source electrode and a drain electrode electrically separated from each other with the gate electrode therebetween and electrically connected to the exposed end of the channel, Thin film transistor.
상기 희생막 상부에 신축성 있는 제1 고분자막을 형성하는 단계;
상기 제1 고분자막 상부에 게이트 전극과 상기 게이트 전극을 사이에 두고 서로 이격된 소스 전극 및 드레인 전극을 구비하는 그래핀 전극들을 형성하는 단계;
상기 게이트 전극을 덮고, 주름이 형성된 무기 산화물 절연막을 형성하는 단계;
상기 무기 산화물 절연막 상부를 가로질러 상기 소스 전극 및 상기 드레인 전극과 전기적으로 접촉하는 탄소나노튜브 채널을 형성하는 단계;
상기 희생막을 제거하는 단계; 및
상부에 상기 그래핀 전극들, 상기 무기 산화물 절연막 및 상기 탄소나노튜브 채널이 부착된 상기 제1 고분자막을 타겟 기판에 부착하는 단계를 포함하는 박막트랜지스터의 제조방법. Forming a sacrificial layer on the first substrate;
Forming a stretchable first polymer membrane on the sacrificial layer;
Forming graphene electrodes having a gate electrode and a source electrode and a drain electrode spaced apart from each other with the gate electrode therebetween, over the first polymer film;
Forming a wrinkled inorganic oxide insulating film covering the gate electrode;
Forming a carbon nanotube channel in electrical contact with the source electrode and the drain electrode across the top of the inorganic oxide insulating film;
Removing the sacrificial film; And
And attaching the graphene electrodes, the inorganic oxide insulating film, and the first polymer film having the carbon nanotube channel attached thereto on a target substrate.
구리 포일 위에 성장된 그래핀을 상기 제1 고분자막 상부로 전사하는 단계; 및
상기 전사된 그래핀을 패터닝하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법. 14. The method of claim 13, wherein forming the graphene electrodes comprises:
Transferring graphene grown on the copper foil to an upper portion of the first polymer membrane; And
And patterning the transferred graphene. ≪ Desc / Clms Page number 19 >
표면에 일정한 패턴이 형성된 제2 기판 상부에 무기 산화물을 증착하여 무기 산화물막을 형성하는 단계;
상기 무기 산화물막의 가장자리를 고분자 수지로 코팅하는 단계;
상기 고분자 수지로 코팅된 상기 무기 산화물막을 상기 그래핀 전극들이 형성된 상기 제1 고분자막 상부로 전사하는 단계;
상기 코팅된 고분자 수지를 제거하는 단계; 및
상기 무기 산화물막을 패터닝하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법. 14. The method of claim 13, wherein forming the inorganic oxide insulating film comprises:
Depositing an inorganic oxide on an upper surface of a second substrate having a predetermined pattern on its surface to form an inorganic oxide film;
Coating an edge of the inorganic oxide film with a polymer resin;
Transferring the inorganic oxide film coated with the polymer resin to an upper portion of the first polymer membrane on which the graphene electrodes are formed;
Removing the coated polymer resin; And
And patterning the inorganic oxide film. ≪ RTI ID = 0.0 > 11. < / RTI >
상기 제2 기판은 표면에 랜덤한 또는 규칙적인 패턴이 형성된 구리(Cu) 기판을 포함하고,
상기 제2 기판은 상기 무기 산화물막을 상기 제1 고분자막 상부로 전사하기 전에 구리 에천트를 이용하여 제거되는 것을 특징으로 하는 박막트랜지스터 제조방법. 17. The method of claim 16,
Wherein the second substrate comprises a copper (Cu) substrate having a random or regular pattern formed on its surface,
Wherein the second substrate is removed using a copper etchant before transferring the inorganic oxide film to the upper portion of the first polymer film.
웨이퍼 상에 네트워크 구조의 탄소나노튜브를 성장시키는 단계;
상기 탄소나노튜브 상부에 고분자 수지를 코팅하는 단계;
상기 웨이퍼로부터 상기 고분자 수지가 코팅된 상기 탄소나노튜브를 분리하는 단계;
상기 분리된 탄소나노튜브를 상기 무기 산화물 절연막이 형성된 상기 제1 고분자막 상부에 전사하는 단계;
상기 코팅된 고분자 수지를 제거하는 단계; 및
상기 전사된 탄소나노튜브를 패터닝하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법. 14. The method of claim 13, wherein forming the carbon nanotube channel comprises:
Growing a network of carbon nanotubes on a wafer;
Coating a polymer resin on the carbon nanotubes;
Separating the carbon nanotubes coated with the polymer resin from the wafer;
Transferring the separated carbon nanotubes to an upper portion of the first polymer membrane on which the inorganic oxide insulating film is formed;
Removing the coated polymer resin; And
And patterning the transferred carbon nanotubes. ≪ RTI ID = 0.0 > 21. < / RTI >
상기 희생막 상부에 신축성 있는 제1 고분자막을 형성하는 단계;
상기 제1 고분자막 상부에 탄소나노튜브 채널을 형성하는 단계;
상기 탄소나노튜브 채널을 덮고, 주름이 형성된 무기 산화물 절연막을 형성하는 단계;
상기 무기 산화물 절연막 상부에 위치한 게이트 전극, 상기 게이트 전극을 사이에 두고 서로 이격되고 상기 탄소나노튜브 채널과 전기적으로 연결된 소스 전극 및 드레인 전극을 구비하는 그래핀 전극들을 형성하는 단계;
상기 희생막을 제거하는 단계; 및
상부에 상기 탄소나노튜브 채널, 상기 무기 산화물 절연막 및 상기 그래핀 전극들이 부착된 상기 제1 고분자막을 타겟 기판에 부착하는 단계를 포함하는 박막트랜지스터의 제조방법. Forming a sacrificial layer on the first substrate;
Forming a stretchable first polymer membrane on the sacrificial layer;
Forming a carbon nanotube channel on the first polymer film;
Forming a wrinkled inorganic oxide insulating film covering the carbon nanotube channel;
Forming graphene electrodes having a gate electrode located above the inorganic oxide insulating film, a source electrode and a drain electrode spaced apart from each other by the gate electrode and electrically connected to the carbon nanotube channel;
Removing the sacrificial film; And
And attaching the carbon nanotube channel, the inorganic oxide insulating film, and the first polymer film having the graphene electrodes attached thereto on a target substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130001384A KR101394506B1 (en) | 2013-01-07 | 2013-01-07 | Stretchable thin film transistor and method of manufacturing the thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130001384A KR101394506B1 (en) | 2013-01-07 | 2013-01-07 | Stretchable thin film transistor and method of manufacturing the thin film transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101394506B1 true KR101394506B1 (en) | 2014-05-13 |
Family
ID=50893970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130001384A KR101394506B1 (en) | 2013-01-07 | 2013-01-07 | Stretchable thin film transistor and method of manufacturing the thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101394506B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210109717A (en) | 2020-02-27 | 2021-09-07 | 인하대학교 산학협력단 | stretchable electrode ink composition, and stretchable electrode and thin film transistor preparation method using the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120034349A (en) * | 2010-10-01 | 2012-04-12 | 성균관대학교산학협력단 | Flexible field-effect transistor and manufacturing method of the same |
| KR20120105244A (en) * | 2011-03-15 | 2012-09-25 | 삼성디스플레이 주식회사 | Method for manufacturing a flexible display device |
| KR20120118566A (en) * | 2011-04-19 | 2012-10-29 | 성균관대학교산학협력단 | Thin film transistor |
-
2013
- 2013-01-07 KR KR1020130001384A patent/KR101394506B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120034349A (en) * | 2010-10-01 | 2012-04-12 | 성균관대학교산학협력단 | Flexible field-effect transistor and manufacturing method of the same |
| KR20120105244A (en) * | 2011-03-15 | 2012-09-25 | 삼성디스플레이 주식회사 | Method for manufacturing a flexible display device |
| KR20120118566A (en) * | 2011-04-19 | 2012-10-29 | 성균관대학교산학협력단 | Thin film transistor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210109717A (en) | 2020-02-27 | 2021-09-07 | 인하대학교 산학협력단 | stretchable electrode ink composition, and stretchable electrode and thin film transistor preparation method using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chae et al. | Transferred wrinkled Al2O3 for highly stretchable and transparent graphene–carbon nanotube transistors | |
| US9142635B2 (en) | Graphene electronic device and method of fabricating the same | |
| KR101919424B1 (en) | Transistor and method of manufacturing the same | |
| US7015142B2 (en) | Patterned thin film graphite devices and method for making same | |
| KR101736970B1 (en) | Graphene electronic device and method of fabricating the same | |
| US9299940B2 (en) | Carbon nanotube network thin-film transistors on flexible/stretchable substrates | |
| US8932919B2 (en) | Vertical stacking of graphene in a field-effect transistor | |
| US9412815B2 (en) | Solution-assisted carbon nanotube placement with graphene electrodes | |
| KR20140060822A (en) | Method for manufacturing stretchable thin film transistor | |
| KR101521694B1 (en) | flexible/stretchable transparent film having conductivity and manufacturing method thereof | |
| KR101394506B1 (en) | Stretchable thin film transistor and method of manufacturing the thin film transistor | |
| KR20140121203A (en) | A method of producing graphene, carbon nanotube, fullerene, graphite or the combination tereof having a position specifically regulated resistance | |
| KR20190099903A (en) | Method of patterning a hybrid transparent electrode | |
| KR20130022575A (en) | Organic field-effect transistor, and preparing method of the same | |
| CN105609561A (en) | Graphene radio frequency transistor and manufacturing method therefor | |
| KR101173115B1 (en) | Semiconductor device using carbon nano material, and fabricationg method for the device | |
| JP2008071898A (en) | Carbon nanotube field-effect transistor and its manufacturing method | |
| US11358868B2 (en) | Device comprising physical properties controlled by microstructure and method of manufacturing the same | |
| KR20120076297A (en) | Method for forming graphene, electronic device using the graphene, and method for forming electronic device using the graphene | |
| JP7132131B2 (en) | Thin film transistor, manufacturing method thereof, and electronic device | |
| KR102333170B1 (en) | Method for manufacturing stretchable wire and method for manufacturing stretchable integrated circuit | |
| KR100924489B1 (en) | The transparent electronic devices using carbon nano tube and manufacturing method thereof | |
| US11247908B2 (en) | Nanomaterial ribbon patterning method and nanomaterial ribbon pattern manufactured thereby | |
| CN108987576A (en) | The preparation method of carbon nano-tube coextruded film, carbon nanotube TFT and preparation method thereof | |
| CN219123238U (en) | Semiconductor device and electronic equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170329 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180508 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |