JP2008071898A - Carbon nanotube field-effect transistor and its manufacturing method - Google Patents

Carbon nanotube field-effect transistor and its manufacturing method Download PDF

Info

Publication number
JP2008071898A
JP2008071898A JP2006248495A JP2006248495A JP2008071898A JP 2008071898 A JP2008071898 A JP 2008071898A JP 2006248495 A JP2006248495 A JP 2006248495A JP 2006248495 A JP2006248495 A JP 2006248495A JP 2008071898 A JP2008071898 A JP 2008071898A
Authority
JP
Japan
Prior art keywords
carbon nanotube
effect transistor
insulating film
field effect
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006248495A
Other languages
Japanese (ja)
Inventor
Seiji Shiraishi
誠司 白石
Megumi Oishi
恵 大石
Yoshihiro Kubozono
芳博 久保園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osaka University NUC
Okayama University NUC
Original Assignee
Osaka University NUC
Okayama University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osaka University NUC, Okayama University NUC filed Critical Osaka University NUC
Priority to JP2006248495A priority Critical patent/JP2008071898A/en
Publication of JP2008071898A publication Critical patent/JP2008071898A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a carbon nanotube field-effect transistor enabled in rapid switching by suppressing hysteresis in a current flowing between a source electrode and a drain electrode which depends on a gate voltage. <P>SOLUTION: The carbon nanotube field-effect transistor comprises a channel 4 electrically connecting the source electrode 2 and the drain electrode 3 structure by a carbon nanotube and arranged on the surface of a gate insulating film 5 formed on the gate electrode 1, and uses a dielectric material having relative permittivity higher than that of an SiO<SB>2</SB>as a material of the gate insulating film 5. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、ソース電極とドレイン電極間を電気的に接続するチャネル部がカーボンナノチューブにより構成されているカーボンナノチューブ電界効果トランジスタ及びその製造方法に関するものである。   The present invention relates to a carbon nanotube field effect transistor in which a channel portion that electrically connects a source electrode and a drain electrode is formed of carbon nanotubes, and a manufacturing method thereof.

従来のカーボンナノチューブ電界効果トランジスタにおいて、ゲート電極を構成するシリコン基板表面に、ゲート絶縁膜としてのSiO膜が形成されており、該ゲート絶縁膜表面にソース電極、ドレイン電極、及びソース電極とドレイン電極間を電気的に接続するチャネル部が配置され、チャネル部がカーボンナノチューブから形成されている。
この様なカーボンナノチューブ電界効果トランジスタの駆動時において、ゲート電極にゲート電圧が印加され、ゲート電圧の変化によって、ソース電極とドレイン電極間のチャネル部を流れる電流の大きさが変化する(例えば、非特許文献1)。
Woong Kim et al., Nano Lett., Vol.3, No.2 (2003) p.193-p.198
In a conventional carbon nanotube field effect transistor, a SiO 2 film as a gate insulating film is formed on the surface of a silicon substrate constituting a gate electrode, and a source electrode, a drain electrode, and a source electrode and a drain are formed on the surface of the gate insulating film. A channel portion that electrically connects the electrodes is disposed, and the channel portion is formed of carbon nanotubes.
When driving such a carbon nanotube field effect transistor, a gate voltage is applied to the gate electrode, and the magnitude of the current flowing through the channel portion between the source electrode and the drain electrode changes due to the change in the gate voltage (for example, non- Patent Document 1).
Woong Kim et al., Nano Lett., Vol.3, No.2 (2003) p.193-p.198

しかしながら、従来のカーボンナノチューブ電界効果トランジスタにおいて、ソース電極とドレイン電極間を流れる電流の変化の様子は、ゲート電圧をマイナス側からプラス側へ変化させた場合と、ゲート電圧をプラス側からマイナス側へ変化させた場合とで大きく異なっている。即ち、ソース電極とドレイン電極間を流れる電流のゲート電圧依存性には、大きなヒステリシスが出現する。このようなヒステリシスによって、電界効果トランジスタの高速スイッチングが妨げられる。
そこで本発明は、ソース電極とドレイン電極間を流れる電流のゲート電圧依存性に出現するヒステリシスを抑制することによって、高速スイッチングが可能となるカーボンナノチューブ電界効果トランジスタを提供することを目的とする。
However, in the conventional carbon nanotube field effect transistor, the state of the current flowing between the source electrode and the drain electrode is changed when the gate voltage is changed from the minus side to the plus side and when the gate voltage is changed from the plus side to the minus side. It is very different from the case of changing. That is, a large hysteresis appears in the gate voltage dependency of the current flowing between the source electrode and the drain electrode. Such hysteresis prevents fast switching of the field effect transistor.
Accordingly, an object of the present invention is to provide a carbon nanotube field effect transistor that can be switched at high speed by suppressing hysteresis that appears in the gate voltage dependency of the current flowing between the source electrode and the drain electrode.

本発明のカーボンナノチューブ電界効果トランジスタは、ソース電極(2)とドレイン電極(3)間を電気的に接続するチャネル部(4)を、カーボンナノチューブによって構成すると共に、ゲート電極(1)上に形成されたゲート絶縁膜(5)の表面に配置し、更に、前記ゲート絶縁膜(5)の材料としてSiOよりも高い比誘電率を有する誘電材料を用いた。 In the carbon nanotube field effect transistor of the present invention, the channel portion (4) for electrically connecting the source electrode (2) and the drain electrode (3) is formed of carbon nanotubes and formed on the gate electrode (1). A dielectric material having a relative dielectric constant higher than that of SiO 2 was used as a material for the gate insulating film (5).

上記本発明のカーボンナノチューブ電界効果トランジスタにおいては、ソース電極(2)とドレイン電極(3)の間に一定の電圧が印加され、ゲート電極(1)に印加されるゲート電圧の変化によって、ソース電極(2)とドレイン電極(3)の間を流れる電流が変化する。
これは、チャネル部(4)とドレイン電極(3)との界面、及びチャネル部(4)とソース電極(2)との界面に実効的なショットキー障壁が形成されており、又、ゲート電圧の変化によってチャネル部(4)のバンド曲がり(band bending)が変化し、チャネル部(4)のバンド曲がりの変化によって、チャネル部(4)とドレイン電極(3)との界面、及びチャネル部(4)とソース電極(2)との界面の実効的なショットキー障壁の厚さが変化するためである。
In the carbon nanotube field effect transistor of the present invention, a constant voltage is applied between the source electrode (2) and the drain electrode (3), and the source electrode is changed by changing the gate voltage applied to the gate electrode (1). The current flowing between (2) and the drain electrode (3) changes.
This is because effective Schottky barriers are formed at the interface between the channel portion (4) and the drain electrode (3) and at the interface between the channel portion (4) and the source electrode (2), and the gate voltage. The band bending of the channel part (4) changes due to the change of the channel part, and the interface between the channel part (4) and the drain electrode (3) and the channel part (by the change of the band bending of the channel part (4)) This is because the effective Schottky barrier thickness at the interface between 4) and the source electrode (2) changes.

ところで、従来のカーボンナノチューブ電界効果トランジスタにおいて、SiOを材料として用いたゲート絶縁膜の表面には、水分子等の吸着成分が多く存在している。ゲート電圧の印加によってチャネル部から漏れ電界が発生するので、イオン化した吸着成分がチャネル部に引き寄せられる。そして、チャネル部に到達した吸着成分は、チャネル部の電荷トラップとして作用する。この様な電荷トラップの存在は、ソース電極とドレイン電極の間を流れる電流に影響を及ぼし、このことがヒステリシスの要因になっていると考えられる。 By the way, in the conventional carbon nanotube field effect transistor, many adsorbing components such as water molecules exist on the surface of the gate insulating film using SiO 2 as a material. Since a leakage electric field is generated from the channel portion by application of the gate voltage, ionized adsorption components are attracted to the channel portion. The adsorbed component that has reached the channel portion acts as a charge trap for the channel portion. The existence of such a charge trap affects the current flowing between the source electrode and the drain electrode, which is considered to be a factor of hysteresis.

一方、上記本発明のカーボンナノチューブ電界効果トランジスタによれば、ゲート絶縁膜(5)の表面において、SiOを材料として用いたゲート絶縁膜に比べて、吸着成分が生じ難く、且つ吸着成分が除去され易いことが、ゲート絶縁膜の容量測定(C-V測定)から明らかとなっている。
従って、チャネル部(4)における吸着成分による電荷トラップの発生が抑制され、ソース電極(2)とドレイン電極(3)の間を流れる電流が電荷トラップの存在によって大きな影響を受けることがないので、ヒステリシスが抑制され、カーボンナノチューブ電界効果トランジスタの高速スイッチングが可能となる。
On the other hand, according to the above-described carbon nanotube field effect transistor of the present invention, the adsorption component is less likely to be generated on the surface of the gate insulating film (5) than the gate insulating film using SiO 2 as a material, and the adsorbing component is removed. It is clear from the capacitance measurement (CV measurement) of the gate insulating film that it is easily performed.
Therefore, generation of charge traps due to adsorbed components in the channel portion (4) is suppressed, and the current flowing between the source electrode (2) and the drain electrode (3) is not greatly affected by the presence of charge traps. Hysteresis is suppressed and high-speed switching of the carbon nanotube field effect transistor becomes possible.

具体的な構成において、前記誘電材料の比誘電率が50以上であり、更に具体的な構成において、前記ゲート絶縁膜(5)の材料として、Ba0.4Sr0.6Ti0.96が用いられている。
該具体的な構成によれば、ヒステリシスの抑制効果が更に高められる。
In a specific configuration, the dielectric material has a relative dielectric constant of 50 or more, and in a more specific configuration, as a material of the gate insulating film (5), Ba 0.4 Sr 0.6 Ti 0.96 O 3 is used.
According to the specific configuration, the effect of suppressing hysteresis is further enhanced.

更に具体的な構成において、前記チャネル部(4)は、1本、或いは複数本の単層カーボンナノチューブによって構成されている。   In a more specific configuration, the channel portion (4) is composed of one or a plurality of single-walled carbon nanotubes.

1本のカーボンナノチューブによって構成されたチャネル部(4)の移動度は、複数本のカーボンナノチューブによって構成されたチャネル部(4)の移動度に比較して大きい。
一方、複数本のカーボンナノチューブにより構成されたチャネル部(4)は、一般的に、1本のカーボンナノチューブにより構成されたチャネル部(4)に比べて低温のプロセスにより作製することが出来る。
The mobility of the channel part (4) constituted by one carbon nanotube is larger than the mobility of the channel part (4) constituted by a plurality of carbon nanotubes.
On the other hand, the channel part (4) constituted by a plurality of carbon nanotubes can be generally produced by a process at a lower temperature than the channel part (4) constituted by one carbon nanotube.

具体的な構成において、前記ゲート電極(1)を構成するシリコン基板を具え、該シリコン基板表面にゲート絶縁膜(5)が形成されている。   In a specific configuration, a silicon substrate constituting the gate electrode (1) is provided, and a gate insulating film (5) is formed on the surface of the silicon substrate.

他の具体的な構成において、前記ゲート電極(1)が可撓性を有する基板上に形成されている。更に具体的には、前記可撓性基板は透明であり、ポリエチレンテレフタレートから形成されている。   In another specific configuration, the gate electrode (1) is formed on a flexible substrate. More specifically, the flexible substrate is transparent and formed from polyethylene terephthalate.

上記カーボンナノチューブ電界効果トランジスタの製造方法は、ゲート電極(1)上にSiOよりも高い比誘電率を有する誘電体材料を用いてゲート絶縁膜(5)を成膜する第1工程と、該ゲート絶縁膜(5)表面にソース電極(2)とドレイン電極(3)を作製する第2工程と、前記ゲート絶縁膜(5)表面にチャネル部(4)を形成する第3工程とを有する。 The carbon nanotube field effect transistor manufacturing method includes a first step of forming a gate insulating film (5) on a gate electrode (1) using a dielectric material having a relative dielectric constant higher than that of SiO 2 , A second step of forming a source electrode (2) and a drain electrode (3) on the surface of the gate insulating film (5); and a third step of forming a channel portion (4) on the surface of the gate insulating film (5). .

具体的な構成において、前記ゲート絶縁膜(5)の材料としてBa0.4Sr0.6Ti0.96を用い、該ゲート絶縁膜(5)をゾル−ゲル法により作製する。 In a specific configuration, Ba 0.4 Sr 0.6 Ti 0.96 O 3 is used as a material of the gate insulating film (5), and the gate insulating film (5) is formed by a sol-gel method.

具体的な構成において、複数のカーボンナノチューブを有機溶媒中に分散させた溶液を、ゲート絶縁膜(5)表面のソース電極(2)とドレイン電極(3)間に滴下する。更に具体的な構成において、前記有機溶媒は、エタノール、ジメチルフォルムアミド、ラウリル硫酸ナトリウム、或いはデオキシコール酸ナトリウムの何れかである。   In a specific configuration, a solution in which a plurality of carbon nanotubes are dispersed in an organic solvent is dropped between the source electrode (2) and the drain electrode (3) on the surface of the gate insulating film (5). In a more specific configuration, the organic solvent is ethanol, dimethylformamide, sodium lauryl sulfate, or sodium deoxycholate.

該具体的な構成によれば、低温プロセスによって、複数のカーボンナノチューブによって構成されたチャネル部(4)を形成することが出来る。   According to this specific configuration, the channel portion (4) composed of a plurality of carbon nanotubes can be formed by a low temperature process.

他の具体的な構成において、カーボンナノチューブを化学気相成長法により前記ゲート絶縁膜(5)の表面に成長させる。   In another specific configuration, carbon nanotubes are grown on the surface of the gate insulating film (5) by chemical vapor deposition.

該具体的な構成によれば、1本のカーボンナノチューブにより構成されたチャネル部(4)を形成することが出来る。   According to the specific configuration, the channel portion (4) configured by one carbon nanotube can be formed.

本発明に係るカーボンナノチューブ電界効果トランジスタによれば、ソース電極とドレイン電極間を流れる電流のゲート電圧依存性のヒステリシスが抑制され、高速スイッチングが可能となる。   According to the carbon nanotube field effect transistor of the present invention, the gate voltage-dependent hysteresis of the current flowing between the source electrode and the drain electrode is suppressed, and high-speed switching is possible.

以下、本発明の実施の形態につき、図面に沿って具体的に説明する。本発明のカーボンナノチューブ電界効果トランジスタは、図1に示す如く、ゲート電極(1)の上表面がゲート絶縁膜(5)に覆われており、該ゲート絶縁膜(5)の表面に、ソース電極(2)、ドレイン電極(3)、及びソース電極(2)とドレイン電極(3)間を電気的に接続するチャネル部(4)が形成されている。このチャネル部(4)は、複数本のカーボンナノチューブ束(40)により構成されている。   Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings. In the carbon nanotube field effect transistor of the present invention, as shown in FIG. 1, the upper surface of the gate electrode (1) is covered with the gate insulating film (5), and the source electrode is formed on the surface of the gate insulating film (5). (2) A drain electrode (3) and a channel portion (4) for electrically connecting the source electrode (2) and the drain electrode (3) are formed. The channel portion (4) is composed of a plurality of carbon nanotube bundles (40).

ゲート電極(1)はp型のシリコン基板によって構成されており、該シリコン基板は、非常に高いホールドープ濃度によって、金属的な性質を有している。尚、シリコン基板の極性はn型でもよく、ゲート電極(1)として金属的な性質を有することが重要である。
又、図2に示す様に、ゲート電極(1)の裏面に、銀ペーストからなる金属電極部(11)が形成されている。尚、図2において、簡略化のために、チャネル部(4)を1本のカーボンナノチューブとして模式的に図示している。
The gate electrode (1) is composed of a p-type silicon substrate, and the silicon substrate has a metallic property due to a very high hole doping concentration. The polarity of the silicon substrate may be n-type, and it is important that the gate electrode (1) has metallic properties.
Further, as shown in FIG. 2, a metal electrode portion (11) made of silver paste is formed on the back surface of the gate electrode (1). In FIG. 2, for simplification, the channel portion (4) is schematically shown as one carbon nanotube.

ゲート絶縁膜(5)の材料として、100程度の高い比誘電率を有するBa0.4Sr0.6Ti0.96(BST)が用いられている。これに対して、従来からゲート絶縁膜の材料として用いられているSiOの比誘電率は4程度である。尚、ゲート絶縁膜(5)の厚さは270nmである。 As a material of the gate insulating film (5), Ba 0.4 Sr 0.6 Ti 0.96 O 3 (BST) having a high relative dielectric constant of about 100 is used. On the other hand, the relative dielectric constant of SiO 2 conventionally used as a material for the gate insulating film is about 4. The thickness of the gate insulating film (5) is 270 nm.

図3に示す様に、ソース電極(2)とドレイン電極(3)は、互いに等しい矩形状のパターンに形成されている。この様なソース電極(2)とドレイン電極(3)の間隔、即ちゲート長(LSD)は5μmであり、該ゲート長方向と直交する方向についてのソース電極(2)とドレイン電極(3)の寸法、即ちゲート幅(W)は50μmである。
ソース電極(2)とドレイン電極(3)は共に、ゲート絶縁膜(5)の表面に形成された金薄膜と、該金薄膜の表面に形成されたクロム薄膜とからなる積層体であり、金薄膜とクロムの薄膜厚さはそれぞれ、50nmと10nmである。尚、図3において、簡略化のために、チャネル部(4)を1本のカーボンナノチューブとして模式的に図示している。
As shown in FIG. 3, the source electrode (2) and the drain electrode (3) are formed in the same rectangular pattern. The distance between the source electrode (2) and the drain electrode (3), that is, the gate length (L SD ) is 5 μm, and the source electrode (2) and the drain electrode (3) in the direction orthogonal to the gate length direction. The dimension, that is, the gate width (W) is 50 μm.
Both the source electrode (2) and the drain electrode (3) are a laminate comprising a gold thin film formed on the surface of the gate insulating film (5) and a chromium thin film formed on the surface of the gold thin film. The thin film and chromium thin film thicknesses are 50 nm and 10 nm, respectively. In FIG. 3, for simplification, the channel portion (4) is schematically shown as one carbon nanotube.

図1に示す様に、チャネル部(4)は、複数本のカーボンナノチューブ束(40)により構成されており、これらカーボンナノチューブ束(40)は、それぞれ複数本のカーボンナノチューブによって構成されている。これらカーボンナノチューブは、直径約1.4nm程度の単層カーボンナノチューブである。   As shown in FIG. 1, the channel portion (4) is composed of a plurality of carbon nanotube bundles (40), and each of these carbon nanotube bundles (40) is composed of a plurality of carbon nanotubes. These carbon nanotubes are single-walled carbon nanotubes having a diameter of about 1.4 nm.

これらカーボンナノチューブ束(40)は、ソース電極(2)とドレイン電極(3)の間でランダムに配置されている。そして、ソース電極(2)に接触している一部のカーボンナノチューブ束(40)、ドレイン電極(3)に接触している一部のカーボンナノチューブ束(40)、及びソース電極(2)とドレイン電極(3)の間で互いに接触する複数のカーボンナノチューブ束(40)によって、ソース電極(2)とドレイン電極(3)の間が連結されている。   These carbon nanotube bundles (40) are randomly arranged between the source electrode (2) and the drain electrode (3). A part of the carbon nanotube bundle (40) in contact with the source electrode (2), a part of the carbon nanotube bundle (40) in contact with the drain electrode (3), and the source electrode (2) and the drain The source electrode (2) and the drain electrode (3) are connected by a plurality of carbon nanotube bundles (40) in contact with each other between the electrodes (3).

次に、図1に示す本発明に係るカーボンナノチューブ電界効果トランジスタの製造方法について説明する。まず、ゲート電極(1)として用いるシリコン基板を用意する。シリコン基板の表面は、空気中の酸素により酸化されたSiO膜により覆われているので、シリコン基板にフッ酸処理を施してSiO膜を除去する。SiO膜を除去した後のシリコン基板を洗浄し、350℃に加熱する熱処理を施した後、露出したシリコン基板の表面に、ゲート絶縁膜(5)を形成する。 Next, a method for manufacturing the carbon nanotube field effect transistor according to the present invention shown in FIG. 1 will be described. First, a silicon substrate used as the gate electrode (1) is prepared. Since the surface of the silicon substrate is covered with the SiO 2 film oxidized by oxygen in the air, the silicon substrate is subjected to hydrofluoric acid treatment to remove the SiO 2 film. The silicon substrate from which the SiO 2 film has been removed is washed and subjected to a heat treatment heated to 350 ° C., and then a gate insulating film (5) is formed on the exposed surface of the silicon substrate.

ゲート絶縁膜(5)の形成工程において、ゲート絶縁膜(5)とするBST膜をゾル−ゲル法により作製する。先ず、BST膜を作製するためのゾル−ゲル溶液を用意し、このゾル−ゲル溶液を、シリコン基板の表面にスピンコーティングにより塗布する。次に、塗布されたゾル−ゲル溶液膜に350℃の熱処理を施し、その後、熱処理された膜にアニール処理を施す。アニール処理は、100ml/分の酸素ガス流中で行ない、処理温度は700℃である。   In the step of forming the gate insulating film (5), a BST film serving as the gate insulating film (5) is formed by a sol-gel method. First, a sol-gel solution for preparing a BST film is prepared, and this sol-gel solution is applied to the surface of a silicon substrate by spin coating. Next, the applied sol-gel solution film is heat-treated at 350 ° C., and then the heat-treated film is annealed. The annealing process is performed in an oxygen gas flow of 100 ml / min, and the processing temperature is 700 ° C.

引き続き、アニール処理後の膜の上に更にゾル−ゲル溶液を塗布し、更に塗布した膜についても、上記と同条件の熱処理、及びアニール処理を施す。この様にして、アニール処理後の膜の上に更にゾル−ゲル溶液を塗布する工程を繰り返し、所望の膜厚(270nm)のゲート絶縁膜(5)を形成する。例えば、1回で形成される膜の厚さが90nmであれば、ゾル−ゲル溶液の塗布を3回繰り返すこととなる。   Subsequently, a sol-gel solution is further applied on the annealed film, and the applied film is also subjected to heat treatment and annealing under the same conditions as described above. In this manner, the step of further applying the sol-gel solution on the annealed film is repeated to form the gate insulating film (5) having a desired film thickness (270 nm). For example, if the thickness of the film formed at one time is 90 nm, the application of the sol-gel solution is repeated three times.

ゲート絶縁膜(5)を形成した後、該ゲート絶縁膜(5)の表面にソース電極(2)とドレイン電極(3)を形成する。ソース電極(2)とドレイン電極(3)の形成工程において、ゲート絶縁膜(5)の表面に、蒸着法により金薄膜を形成した後、該金薄膜の表面に、同じく蒸着法によりクロム薄膜を形成する。そして、金薄膜と、該金薄膜の表面に形成されたクロムの薄膜を、フォトリソエッチングによって、ソース電極(2)とドレイン電極(3)の形状に加工する。   After forming the gate insulating film (5), a source electrode (2) and a drain electrode (3) are formed on the surface of the gate insulating film (5). In the step of forming the source electrode (2) and the drain electrode (3), a gold thin film is formed on the surface of the gate insulating film (5) by vapor deposition, and then a chromium thin film is formed on the surface of the gold thin film by vapor deposition. Form. Then, the gold thin film and the chromium thin film formed on the surface of the gold thin film are processed into the shape of the source electrode (2) and the drain electrode (3) by photolithography.

ゲート絶縁膜(5)の表面にソース電極(2)とドレイン電極(3)を形成した後、ゲート絶縁膜(5)の表面にチャネル部(4)を形成する。チャネル部(4)の形成工程において、先ず、複数のカーボンナノチューブ束(40)をシート状に成形したカーボンナノチューブシートを用意する。カーボンナノチューブシートを構成する複数のカーボンナノチューブ束(40)は、それぞれ複数の単層カーボンナノチューブにより構成されており、ニッケルとコバルトを触媒金属としてレーザ蒸発法により合成された後、精製されたものである。
ところで、単層カーボンナノチューブの2/3は半導体的な性質を示し、残り1/3の単層カーボンナノチューブは金属的な性質を示すので、適切な処理、例えば電気的破壊により金属的な性質を示す単層カーボンチューブを除去し、半導体的な性質を示す単層カーボンナノチューブのみを利用している。尚、カーボンナノチューブシートの大きさは、5mm×5mmである。
After forming the source electrode (2) and the drain electrode (3) on the surface of the gate insulating film (5), the channel part (4) is formed on the surface of the gate insulating film (5). In the step of forming the channel portion (4), first, a carbon nanotube sheet is prepared by forming a plurality of carbon nanotube bundles (40) into a sheet shape. The plurality of carbon nanotube bundles (40) constituting the carbon nanotube sheet are each composed of a plurality of single-walled carbon nanotubes, which are synthesized by laser evaporation using nickel and cobalt as catalyst metals and then purified. is there.
By the way, 2/3 of the single-walled carbon nanotubes show semiconducting properties, and the remaining 1/3 of the single-walled carbon nanotubes show metallic properties. The single-walled carbon tube shown is removed, and only single-walled carbon nanotubes showing semiconducting properties are used. The size of the carbon nanotube sheet is 5 mm × 5 mm.

カーボンナノチューブ束(40)が有機溶媒中に分散した分散溶液を作製するために、有機溶媒とするジメチルフォルアミド中に前記カーボンナノチューブシートを浸す。
そして、カーボンナノチューブシートが浸されたジメチルフォルアミドに超音波を5時間照射することによって、カーボンナノチューブ束(40)をジメチルフォルアミド中に分散させる。尚、有機溶媒としては、ジメチルフォルアミドの他にエタノール、ラウリル硫酸ナトリウム、或いはデオキシコール酸ナトリウムを用いることも可能である。
In order to prepare a dispersion solution in which the carbon nanotube bundle (40) is dispersed in an organic solvent, the carbon nanotube sheet is immersed in dimethylformamide as an organic solvent.
Then, the carbon nanotube bundle (40) is dispersed in dimethylformamide by irradiating the dimethylformamide immersed with the carbon nanotube sheet with ultrasonic waves for 5 hours. As an organic solvent, ethanol, sodium lauryl sulfate, or sodium deoxycholate can be used in addition to dimethylformamide.

更に、上記分散溶液を遠心分離し、この分散溶液から、カーボンナノチューブ束(40)が一様に分散していると考えられる上澄み部分を抽出する。そして、抽出された分散溶液をソース電極(2)とドレイン電極(3)の間に滴下する。尚、抽出された分散溶液は、10〜20μlずつ、数回滴下する。尚、抽出された分散溶液において、ジメチルフォルアミドに対するカーボンナノチューブの重量比は5.8×10−6である。
抽出された分散溶液をソース電極(2)とドレイン電極(3)の間に滴下した後、敵下された分散溶液を80℃に加熱して、分散溶液中のジメチルフォルアミドを蒸発させる。この様に、低温プロセスによってチャネル部(4)が完成する。
以上の製造方法によって、図1に示す如きカーボンナノチューブ電界効果トランジスタが完成する。又、このカーボンナノチューブ電界効果トランジスタのゲート電極(1)をゲート電圧印加用の端子(図示省略)に接続する際、ゲート電極(1)の裏面に銀ペーストを塗布して端子に接続すべき金属電極部(11)を形成する。
Further, the dispersion solution is centrifuged, and a supernatant portion where the carbon nanotube bundle (40) is considered to be uniformly dispersed is extracted from the dispersion solution. Then, the extracted dispersion solution is dropped between the source electrode (2) and the drain electrode (3). The extracted dispersion solution is dropped several times by 10 to 20 μl. In the extracted dispersion solution, the weight ratio of carbon nanotubes to dimethylformamide is 5.8 × 10 −6 .
After the extracted dispersion solution is dropped between the source electrode (2) and the drain electrode (3), the enemy dispersion solution is heated to 80 ° C. to evaporate dimethylformamide in the dispersion solution. Thus, the channel part (4) is completed by a low temperature process.
The carbon nanotube field effect transistor as shown in FIG. 1 is completed by the above manufacturing method. Further, when the gate electrode (1) of the carbon nanotube field effect transistor is connected to a terminal for applying a gate voltage (not shown), a metal to be connected to the terminal by applying silver paste on the back surface of the gate electrode (1). An electrode part (11) is formed.

次に、図1に示す本発明に係るカーボンナノチューブ電界効果トランジスタの動作について説明する。該カーボンナノチューブ電界効果トランジスタにおいては、ソース電極(2)とドレイン電極(3)の間に一定の電圧が印加され、ゲート電極(1)に、金属電極部(11)からゲート電圧が印加される。そして、ゲート電圧の変化によって、ソース電極(2)とドレイン電極(3)の間を流れる電流の大きさが変化する。   Next, the operation of the carbon nanotube field effect transistor according to the present invention shown in FIG. 1 will be described. In the carbon nanotube field effect transistor, a constant voltage is applied between the source electrode (2) and the drain electrode (3), and a gate voltage is applied to the gate electrode (1) from the metal electrode portion (11). . And the magnitude | size of the electric current which flows between a source electrode (2) and a drain electrode (3) changes with the change of a gate voltage.

ここで、ゲート電極(1)に印加されるゲート電圧の変化によって、ソース電極(2)とドレイン電極(3)の間を流れる電流の大きさが変化する原理について簡単に説明する。
チャネル部(4)は半導体的な性質を有しており、チャネル部(4)とドレイン電極(3)との界面、及びチャネル部(4)とソース電極(2)との界面に実効的なショットキー障壁が形成されている。又、チャネル部(4)はゲート絶縁膜(5)を挟んでゲート電極(1)と対向しており、ゲート電極(1)に印加されるゲート電圧の変化によってチャネル部(4)のバンド曲がり(band bending)が変化する。そして、チャネル部(4)のバンド曲がりの変化によって、チャネル部(4)とドレイン電極(3)との界面、及びチャネル部(4)とソース電極(2)との界面の実効的なショットキー障壁の厚さが変化する。
Here, the principle that the magnitude of the current flowing between the source electrode (2) and the drain electrode (3) changes due to the change in the gate voltage applied to the gate electrode (1) will be briefly described.
The channel part (4) has a semiconducting property and is effective at the interface between the channel part (4) and the drain electrode (3) and at the interface between the channel part (4) and the source electrode (2). A Schottky barrier is formed. The channel portion (4) faces the gate electrode (1) across the gate insulating film (5), and the band bending of the channel portion (4) is caused by the change of the gate voltage applied to the gate electrode (1). (band bending) changes. Then, due to the change in the band bending of the channel portion (4), the effective Schottky at the interface between the channel portion (4) and the drain electrode (3) and at the interface between the channel portion (4) and the source electrode (2). The thickness of the barrier changes.

例えば、マイナス方向に大きなゲート電圧を印加した場合、チャネル部(4)のバンド曲がりが大きくなり、チャネル部(4)とドレイン電極(3)との界面のショットキー障壁が実効的に薄くなる。従って、ドレイン電極(3)からチャネル部(4)にホールが注入され易くなり、ソース電極(2)とドレイン電極(3)の間を、ホールによる電流が流れる。
この状態からゲート電圧をプラス側に向けて変化させると、ある値のゲート電圧付近において、チャネル部(4)のバンド曲がりが消失するため、チャネル部(4)とドレイン電極(3)との界面の実効的なショットキー障壁が厚くなる。このとき、チャネル部(4)へのホール注入が困難となるので、ソース電極(2)とドレイン電極(3)の間に電流が流れない。この状態がオフ状態である。
For example, when a large gate voltage is applied in the negative direction, the band bending of the channel portion (4) becomes large, and the Schottky barrier at the interface between the channel portion (4) and the drain electrode (3) is effectively thinned. Accordingly, holes are easily injected from the drain electrode (3) into the channel portion (4), and a current due to the holes flows between the source electrode (2) and the drain electrode (3).
When the gate voltage is changed from this state toward the plus side, the band bending of the channel portion (4) disappears in the vicinity of a certain value of the gate voltage, and therefore the interface between the channel portion (4) and the drain electrode (3). The effective Schottky barrier becomes thicker. At this time, since it becomes difficult to inject holes into the channel portion (4), no current flows between the source electrode (2) and the drain electrode (3). This state is an off state.

オフ状態から、ゲート電圧を更にプラス側に向けて変化させ、プラス方向に大きなゲート電圧を印加した場合、チャネル部(4)のバンドは、マイナス方向に大きなゲート電圧を印加した場合と逆向きに曲がる。このとき、チャネル部(4)とドレイン電極(3)との界面のショットキー障壁は実効的に更に厚くなるが、チャネル部(4)とソース電極(2)との界面のショットキー障壁が実効的に薄くなる。従って、ソース電極(2)からチャネル部(4)に電子が注入され易くなり、ソース電極(2)とドレイン電極(3)の間を、電子による電流が流れる。ソース電極(2)とドレイン電極(3)の間を、ホール、又は電子による電流が流れる状態がオン状態である。
ここでは、ゲート電圧をマイナス側からプラス側へと変化させた例を挙げたが、プラス側からマイナス側へと変化させた場合も、後述のヒステリシスの存在による複雑さはあるものの、基本的な動作原理は同じである。
When the gate voltage is changed further toward the plus side from the off state and a large gate voltage is applied in the plus direction, the band of the channel part (4) is opposite to the case where a large gate voltage is applied in the minus direction. Bend. At this time, the Schottky barrier at the interface between the channel portion (4) and the drain electrode (3) is effectively further thickened, but the Schottky barrier at the interface between the channel portion (4) and the source electrode (2) is effective. Thinner. Therefore, electrons are easily injected from the source electrode (2) into the channel portion (4), and a current due to electrons flows between the source electrode (2) and the drain electrode (3). A state in which a current due to holes or electrons flows between the source electrode (2) and the drain electrode (3) is an ON state.
Here, an example was given in which the gate voltage was changed from the minus side to the plus side. However, even if the gate voltage is changed from the plus side to the minus side, there is a complexity due to the presence of hysteresis, which will be described later, but the basic voltage is changed. The principle of operation is the same.

次に、本発明に係るカーボンナノチューブ電界効果トランジスタの実施例について、ソース電極(2)とドレイン電極(3)の間を流れる電極のゲート電圧依存性を説明する。ここでは、ドレイン電極(3)を直流電源に接続し、ソース電極(2)を接地することによって、ソース電極(2)とドレイン電極(3)の間に0.1Vの電圧を印加し、ゲート電極(1)に印加するゲート電圧を−4Vから+4V、或いは+4Vから−4Vへと変化させた。
尚、実施例とするカーボンナノチューブ電界効果トランジスタのゲート絶縁膜(5)の材料として用いたBa0.4Sr0.6Ti0.96の比誘電率は、このゲート絶縁膜(5)が平行平板であることを仮定して、このゲート絶縁膜(5)の容量測定の結果から、大気中で128、真空中で100と算出された。
Next, the dependence of the electrode flowing between the source electrode (2) and the drain electrode (3) on the gate voltage of the embodiment of the carbon nanotube field effect transistor according to the present invention will be described. Here, by connecting the drain electrode (3) to a DC power source and grounding the source electrode (2), a voltage of 0.1 V is applied between the source electrode (2) and the drain electrode (3), and the gate The gate voltage applied to the electrode (1) was changed from -4V to + 4V, or from + 4V to -4V.
Incidentally, the relative dielectric constant of Ba 0.4 Sr 0.6 Ti 0.96 O 3 used as the material of the gate insulating film (5) of the carbon nanotube field effect transistor according to the example is the gate insulating film (5). Was calculated to be 128 in the atmosphere and 100 in the vacuum from the result of the capacitance measurement of the gate insulating film (5).

図4のグラフは、ゲート電圧を−4Vから+4Vへと変化させた場合の、ソース電極(2)とドレイン電極(3)の間を流れる電流のゲート電圧依存性を示している。図4のグラフからわかる様に、−4Vから−2.5Vのゲート電圧を印加したとき、ホールによる電流が流れるオン状態が現れており、−2.5Vから−2Vのゲート電圧を印加したとき、電流が殆ど流れなくなるオフ状態が現れている。そして、−1Vから+4Vのゲート電圧を印加したとき、電子による電流が流れるオン状態が現れている。このことから、実施例のカーボンナノチューブ電界効果トランジスタの駆動において、必要なゲート電圧の大きさが約2.5V以上であることがわかる。   The graph of FIG. 4 shows the gate voltage dependence of the current flowing between the source electrode (2) and the drain electrode (3) when the gate voltage is changed from −4V to + 4V. As can be seen from the graph of FIG. 4, when a gate voltage of −4V to −2.5V is applied, an on state in which a current due to the hole flows appears, and when a gate voltage of −2.5V to −2V is applied. An off-state where almost no current flows appears. And when the gate voltage of -1V to + 4V is applied, the ON state into which the current by an electron flows appears. This shows that the required gate voltage is about 2.5 V or more in driving the carbon nanotube field effect transistor of the example.

尚、ゲート電圧を一定としたとき、ソース電極(2)とドレイン電極(3)の間を流れる電流は、ソース電極(2)とドレイン電極(3)の間に印加される電圧に依存する。図5のグラフに示す様に、−4V或いは+4Vのゲート電圧を印加したとき、ソース電極(2)とドレイン電極(3)間を流れる電流は、ソース電極(2)とドレイン電極(3)の間の電圧の増大と共に増大する。一方、ゲート電圧をオフ状態に相当する−2Vとしたとき、ソース電極(2)とドレイン電極(3)の間の電圧を増大させても、ソース電極(2)とドレイン電極(3)の間に電流は殆ど流れない。   When the gate voltage is constant, the current flowing between the source electrode (2) and the drain electrode (3) depends on the voltage applied between the source electrode (2) and the drain electrode (3). As shown in the graph of FIG. 5, when a gate voltage of -4V or + 4V is applied, the current flowing between the source electrode (2) and the drain electrode (3) is the current flowing between the source electrode (2) and the drain electrode (3). Increases with increasing voltage between. On the other hand, when the gate voltage is set to −2 V corresponding to the off state, the voltage between the source electrode (2) and the drain electrode (3) is increased even if the voltage between the source electrode (2) and the drain electrode (3) is increased. Almost no current flows.

比較例として、ゲート絶縁膜の材料としてSiOを用いたカーボンナノチューブ電界効果トランジスタを作製した。比較例とするカーボンナノチューブ電界効果トランジスタのゲート絶縁膜の厚さは、200nmである。尚、比較例のカーボンナノチューブ電界効果トランジスタは、ゲート絶縁膜のみが本発明の実施例と異なり、他の構成及び材料は本発明の実施例と同じである。 As a comparative example, a carbon nanotube field effect transistor using SiO 2 as the material of the gate insulating film was produced. The thickness of the gate insulating film of the carbon nanotube field effect transistor as a comparative example is 200 nm. The carbon nanotube field effect transistor of the comparative example is different from the embodiment of the present invention only in the gate insulating film, and other configurations and materials are the same as those of the embodiment of the present invention.

図6のグラフは、比較例のカーボンナノチューブ電界効果トランジスタについて、ゲート電圧を−40Vから+40Vへと変化させた場合のソース電極とドレイン電極の間を流れる電流のゲート電圧依存性を示している。図6のグラフからわかる様に、−30Vから−20Vのゲート電圧を印加したとき、電流が殆ど流れなくなるオフ状態が現れており、0Vから+40Vのゲート電圧を印加したとき、オン状態が現れている。このことから、実施例のカーボンナノチューブ電界効果トランジスタにおいては、必要なゲート電圧の大きさが約30V以上であることがわかる。   The graph of FIG. 6 shows the gate voltage dependence of the current flowing between the source electrode and the drain electrode when the gate voltage is changed from −40 V to +40 V for the carbon nanotube field effect transistor of the comparative example. As can be seen from the graph of FIG. 6, when a gate voltage of −30V to −20V is applied, an off state where current hardly flows appears, and when a gate voltage of 0V to + 40V is applied, an on state appears. Yes. From this, it can be seen that in the carbon nanotube field effect transistor of the example, the required gate voltage is about 30 V or more.

この様に、実施例のカーボンナノチューブ電界効果トランジスタは、比較例とするカーボンナノチューブ電界効果トランジスタに比べて、低ゲート電圧での駆動が可能である。又、比較例のカーボンナノチューブ電界効果トランジスタでは、相互コンダクタンス(ゲート電圧の変化に対するソース電極とドレイン電極間の電流の変化)が0.015μSであったのに対し、実施例のカーボンナノチューブ電界効果トランジスタの相互コンダクタンスは0.18μSであり、10倍以上増大している。   Thus, the carbon nanotube field effect transistor of the example can be driven with a lower gate voltage than the carbon nanotube field effect transistor of the comparative example. Further, in the carbon nanotube field effect transistor of the comparative example, the mutual conductance (change of the current between the source electrode and the drain electrode with respect to the change of the gate voltage) was 0.015 μS, whereas the carbon nanotube field effect transistor of the example was The mutual conductance is 0.18 μS, an increase of more than 10 times.

次に、実施例とするカーボンナノチューブ電界効果トランジスタのソース電極(2)とドレイン電極(3)との間を流れる電流の変化の様子について、ゲート電圧をマイナス側からプラス側へと変化させた場合と、ゲート電圧をプラス側からマイナス側へと変化させた場合との差異、即ち、ヒステリシスについて説明する。   Next, in the case where the gate voltage is changed from the minus side to the plus side with respect to the change of the current flowing between the source electrode (2) and the drain electrode (3) of the carbon nanotube field effect transistor according to the embodiment. The difference between the case where the gate voltage is changed from the plus side to the minus side, that is, the hysteresis will be described.

大気中に設置された実施例のカーボンナノチューブ電界効果トランジスタについて、ゲート電圧を−4Vから+4Vへと変化させた場合と、ゲート電圧を+4Vから−4Vへと変化させた場合とで、それぞれソース電極(2)とドレイン電極(3)間を流れる電流を測定した。その結果を図7のグラフに示す。該グラフからわかる様に、ソース電極(2)とドレイン電極(3)間を流れる電流のゲート電圧依存性にはヒステリシスが出現しており、ゲート電圧を−4Vから+4Vへと変化させた場合、−3Vから−2Vのゲート電圧を印加したときにオフ状態が現れているのに対し、ゲート電圧を+4Vから−4Vへと変化させた場合には、+1Vから0Vのゲート電圧を印加したときにオフ状態が現れている。尚、測定時の周囲温度は室温である。   For the carbon nanotube field effect transistor of the example installed in the atmosphere, when the gate voltage is changed from −4V to + 4V and when the gate voltage is changed from + 4V to −4V, the source electrode The current flowing between (2) and the drain electrode (3) was measured. The result is shown in the graph of FIG. As can be seen from the graph, hysteresis appears in the gate voltage dependency of the current flowing between the source electrode (2) and the drain electrode (3), and when the gate voltage is changed from -4V to + 4V, When a gate voltage of -3V to -2V is applied, an off state appears. When the gate voltage is changed from + 4V to -4V, a gate voltage of + 1V to 0V is applied. An off state appears. The ambient temperature at the time of measurement is room temperature.

一方、前記比較例のカーボンナノチューブ電界効果トランジスタについても、上記と同様の大気中、周囲温度下に設置し、ゲート電圧を−40Vから+40Vへと変化させた場合と、ゲート電圧を+40Vから−40Vへと変化させた場合とで、それぞれソース電極とドレイン電極間を流れる電流を測定した。その結果を図8のグラフに示す。該グラフからわかる様に、ソース電極とドレイン電極間を流れる電流のゲート電圧依存性には大きなヒステリシスが出現しており、ゲート電圧を−40Vから+40Vへと変化させた場合、−20V付近のゲート電圧を印加したときにオフ状態が現れているのに対し、ゲート電圧を+40Vから−40Vへと変化させた場合には、+22V付近のゲート電圧を印加したときにオフ状態が現れている。   On the other hand, the carbon nanotube field effect transistor of the comparative example was also installed in the same atmosphere as that described above at ambient temperature, and the gate voltage was changed from -40V to + 40V, and the gate voltage was changed from + 40V to -40V. The current flowing between the source electrode and the drain electrode was measured for each case. The result is shown in the graph of FIG. As can be seen from the graph, a large hysteresis appears in the dependence of the current flowing between the source electrode and the drain electrode on the gate voltage. When the gate voltage is changed from −40V to + 40V, the gate near −20V is shown. While the off state appears when a voltage is applied, when the gate voltage is changed from +40 V to −40 V, the off state appears when a gate voltage near +22 V is applied.

この様なヒステリシスの出現は、ゲート絶縁膜の表面に吸着した水分子等の吸着成分の存在に関係していると考えられる。ここで、ヒステリシスと吸着成分との関係について説明する。   The appearance of such hysteresis is considered to be related to the presence of adsorbed components such as water molecules adsorbed on the surface of the gate insulating film. Here, the relationship between the hysteresis and the adsorption component will be described.

カーボンナノチューブ電界効果トランジスタの駆動状態において、ゲート電圧の印加によって、チャネル部の両側のゲート絶縁膜表面に漏れ電界が発生する。尚、漏れ電界が発生する領域のチャネル部を中央とする幅寸法は、ゲート絶縁膜の厚さ寸法とほぼ一致する。
この様な漏れ電界の発生によって、イオン化した吸着成分がチャネル部に引き寄せられる。そして、チャネル部に到達した吸着成分が、チャネル部の電荷トラップとして作用することとなる。
In the driving state of the carbon nanotube field effect transistor, a leakage electric field is generated on the surface of the gate insulating film on both sides of the channel portion by application of the gate voltage. Note that the width dimension with the channel portion in the center of the region where the leakage electric field is generated substantially coincides with the thickness dimension of the gate insulating film.
Due to the generation of such a leakage electric field, ionized adsorption components are attracted to the channel portion. Then, the adsorbed component that has reached the channel portion acts as a charge trap for the channel portion.

例えば、吸着成分としての水分子は、ホールトラップとして作用することとなる。この様な電荷トラップの存在は、ソース電極とドレイン電極の間を流れる電流に影響を及ぼし、このことがヒステリシス出現の要因になっていると考えられる。   For example, water molecules as adsorbing components act as hole traps. The existence of such charge traps affects the current flowing between the source electrode and the drain electrode, which is considered to be a factor in the appearance of hysteresis.

従って、ゲート絶縁膜表面の吸着成分を除去することによって、ヒステリシスを抑制することができると考えられる。そこで、真空中に実施例のカーボンナノチューブ電界効果トランジスタを設置し、ゲート電圧を−4Vから+4Vへと変化させた場合と、ゲート電圧を+4Vから−4Vへと変化させた場合において、それぞれソース電極(2)とドレイン電極(3)の間を流れる電流を測定した。その結果を図9のグラフに示す。該グラフからわかる様に、ゲート電圧を−4Vから+4Vへと変化させた場合のソース電極(2)とドレイン電極(3)の間を流れる電流の変化の様子は、ゲート電圧を+4Vから−4Vへと変化させた場合のソース電極(2)とドレイン電極(3)の間を流れる電流の変化の様子と略同じであり、図6のグラフに示す空気中での測定結果に比べて、ヒステリシスが大幅に減少している。尚、測定時の真空度は5×10−6torr程度であり、測定時の周囲温度は室温である。 Therefore, it is considered that hysteresis can be suppressed by removing the adsorbed component on the surface of the gate insulating film. Therefore, when the carbon nanotube field effect transistor of the example is installed in a vacuum and the gate voltage is changed from −4V to + 4V and when the gate voltage is changed from + 4V to −4V, the source electrode The current flowing between (2) and the drain electrode (3) was measured. The result is shown in the graph of FIG. As can be seen from the graph, the change in current flowing between the source electrode (2) and the drain electrode (3) when the gate voltage is changed from -4V to + 4V indicates that the gate voltage is changed from + 4V to -4V. This is almost the same as the change of the current flowing between the source electrode (2) and the drain electrode (3) when changed to, and compared with the measurement result in air shown in the graph of FIG. Has decreased significantly. The degree of vacuum at the time of measurement is about 5 × 10 −6 torr, and the ambient temperature at the time of measurement is room temperature.

このことから、真空中においてゲート絶縁膜(5)の表面の吸着成分が除去されたと考えられる。又、半導体パラメータアナライザを用いて大気中と真空中におけるゲート絶縁膜(5)の容量を算出した結果、空気中におけるゲート絶縁膜(5)の容量が21pFであったのに対し、真空中におけるゲート絶縁膜(5)の容量は16pFであった。この様なゲート絶縁膜(5)の容量の差は、大気中においてゲート絶縁膜(5)の表面の吸着成分がゲート絶縁膜(5)の容量に連結された微小容量として振舞うのに対し、真空中において、ゲート絶縁膜(5)表面の吸着成分が除去されたものと考えられる。   From this, it is considered that the adsorbed component on the surface of the gate insulating film (5) was removed in vacuum. Moreover, as a result of calculating the capacity of the gate insulating film (5) in the atmosphere and in vacuum using the semiconductor parameter analyzer, the capacity of the gate insulating film (5) in air was 21 pF, whereas in vacuum The capacity of the gate insulating film (5) was 16 pF. Such a difference in capacitance of the gate insulating film (5) is that the adsorption component on the surface of the gate insulating film (5) behaves as a minute capacitance connected to the capacitance of the gate insulating film (5) in the atmosphere. It is considered that the adsorbed component on the surface of the gate insulating film (5) was removed in vacuum.

一方、比較例のカーボンナノチューブ電界効果トランジスタを、上記と同様の真空中、周囲温度下に設置し、ゲート電圧を−40Vから+40Vへと変化させた場合、及びゲート電圧を+40Vから−40Vへと変化させた場合のソース電極(2)とドレイン電極(3)の間を流れる電流のゲート電圧依存性を測定した。その結果を図10のグラフに示す。図10のグラフからわかる様に、ソース電極とドレイン電極間を流れる電流のゲート電圧依存性には大きなヒステリシスが出現しており、このヒステリシスの大きさは、図8のグラフに示す空気中での測定結果と略同じである。   On the other hand, when the carbon nanotube field effect transistor of the comparative example is installed at the ambient temperature in the same vacuum as described above, the gate voltage is changed from -40V to + 40V, and the gate voltage is changed from + 40V to -40V. The gate voltage dependence of the current flowing between the source electrode (2) and the drain electrode (3) when changed was measured. The result is shown in the graph of FIG. As can be seen from the graph of FIG. 10, a large hysteresis appears in the gate voltage dependence of the current flowing between the source electrode and the drain electrode. The magnitude of this hysteresis is shown in the graph of FIG. It is almost the same as the measurement result.

このことから、SiOを用いたゲート絶縁膜の表面の吸着成分は、真空中においても除去されないと考えられる。この様なSiOを用いたゲート絶縁膜に比べて、BSTを用いたゲート絶縁膜(5)の表面には吸着成分が生じ難い、若しくはゲート絶縁膜(5)の表面から吸着成分が除去され易いと考えられる。 From this, it is considered that the adsorbed component on the surface of the gate insulating film using SiO 2 is not removed even in vacuum. Compared to such a gate insulating film using SiO 2 , an adsorption component is hardly generated on the surface of the gate insulating film (5) using BST, or the adsorbing component is removed from the surface of the gate insulating film (5). It is considered easy.

この様なゲート絶縁膜(5)の表面特性は、ゲート絶縁膜(5)の材料であるBSTの高い比誘電率と何らかの関係があると考えられる。従って、ゲート絶縁膜(5)の材料として、少なくともSiOよりも高い比誘電率を有する誘電材料を用いることによって、ゲート絶縁膜の材料としてSiOを用いた場合に比べてヒステリシスが抑制されると考えられる。 Such surface characteristics of the gate insulating film (5) are considered to have some relationship with the high dielectric constant of BST which is the material of the gate insulating film (5). Therefore, by using a dielectric material having a relative dielectric constant higher than that of SiO 2 as the material of the gate insulating film (5), hysteresis is suppressed as compared with the case of using SiO 2 as the material of the gate insulating film. it is conceivable that.

ヒステリシスの抑制効果を更に高めるためには、ゲート絶縁膜の材料として50以上の比誘電率を有する材料を用いることが好ましいと考えられる。50以上の比誘電率を有する材料としては、例えば、PbZrTiOが挙げられる。 In order to further enhance the effect of suppressing hysteresis, it is considered preferable to use a material having a relative dielectric constant of 50 or more as the material of the gate insulating film. An example of the material having a relative dielectric constant of 50 or more is PbZrTiO 3 .

この様に、本発明のカーボンナノチューブ電界効果トランジスタにおいては、ソース電極(2)とドレイン電極(3)の間を流れる電流のゲート電圧依存性に出現するヒステリシスが抑制されているので、高速のスイッチングを実現することが出来る。   Thus, in the carbon nanotube field effect transistor of the present invention, since the hysteresis that appears in the gate voltage dependency of the current flowing between the source electrode (2) and the drain electrode (3) is suppressed, high-speed switching is achieved. Can be realized.

尚、本発明の各部構成は上記実施の形態に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。例えば、上記実施例のカーボンナノチューブ電界効果トランジスタにおいては、シリコン基板によりゲート電極(1)を構成したが、可撓性を有するフィルム上にゲート電極膜を配置し、該ゲート電極膜の表面を覆うゲート絶縁膜(5)の表面にチャネル部(4)を形成してもよい。この様なフィルム型のカーボンナノチューブ電界効果トランジスタは、有機ELディスプレイ等の薄膜ディスプレイや無線タグの駆動用トランジスタとしての応用が考えられる。又、可撓性を有する透明なフィルムを用いることも可能である。可撓性を有する透明なフィルムとしては、例えば、ポリエチレンテレフタレートが挙げられる。   In addition, each part structure of this invention is not restricted to the said embodiment, A various deformation | transformation is possible within the technical scope as described in a claim. For example, in the carbon nanotube field effect transistor of the above embodiment, the gate electrode (1) is configured by the silicon substrate, but the gate electrode film is disposed on the flexible film and covers the surface of the gate electrode film. A channel portion (4) may be formed on the surface of the gate insulating film (5). Such a film-type carbon nanotube field effect transistor can be applied as a thin film display such as an organic EL display or a driving transistor for a wireless tag. It is also possible to use a transparent film having flexibility. Examples of the transparent film having flexibility include polyethylene terephthalate.

又、チャネル部は、1本のカーボンナノチューブから形成されていてもよい。1本のカーボンナノチューブからなるチャネル部を作製するためには、化学気相成長法(Chemical Vapor Deposition:CVD法)を用いて、ゲート絶縁膜(5)の表面にカーボンナノチューブを直接成長させる。   The channel portion may be formed from a single carbon nanotube. In order to produce a channel portion composed of one carbon nanotube, the carbon nanotube is directly grown on the surface of the gate insulating film (5) by using a chemical vapor deposition (CVD) method.

本発明のカーボンナノチューブ電界効果トランジスタの斜視図である。1 is a perspective view of a carbon nanotube field effect transistor of the present invention. 図1に示すカーボンナノチューブ電界効果トランジスタの断面図である。It is sectional drawing of the carbon nanotube field effect transistor shown in FIG. 図1に示すカーボンナノチューブ電界効果トランジスタ平面図である。It is a carbon nanotube field effect transistor top view shown in FIG. 実施例のカーボンナノチューブ電界効果トランジスタを流れる電流のゲート電圧依存性を示すグラフである。It is a graph which shows the gate voltage dependence of the electric current which flows through the carbon nanotube field effect transistor of an Example. 各ゲート電圧において、実施例のカーボンナノチューブ電界効果トランジスタを流れる電流のドレイン電極に印加される電圧による変化を示すグラフである。It is a graph which shows the change by the voltage applied to the drain electrode of the electric current which flows through the carbon nanotube field effect transistor of an Example in each gate voltage. 比較例とするカーボンナノチューブ電界効果トランジスタを流れる電流のゲート電圧依存性を示すグラフである。It is a graph which shows the gate voltage dependence of the electric current which flows through the carbon nanotube field effect transistor made into a comparative example. 大気中で、実施例のカーボンナノチューブ電界効果トランジスタを流れる電流のゲート電圧依存性に出現するヒステリシスを示すグラフである。It is a graph which shows the hysteresis which appears in the gate voltage dependence of the electric current which flows through the carbon nanotube field effect transistor of an Example in air | atmosphere. 大気中で、比較例のカーボンナノチューブ電界効果トランジスタを流れる電流のゲート電圧依存性に出現するヒステリシスを示すグラフである。It is a graph which shows the hysteresis which appears in the gate voltage dependence of the electric current which flows through the carbon nanotube field effect transistor of a comparative example in air | atmosphere. 真空中で、実施例のカーボンナノチューブ電界効果トランジスタを流れる電流のゲート電圧依存性に出現するヒステリシスを示すグラフである。It is a graph which shows the hysteresis which appears in the gate voltage dependence of the electric current which flows through the carbon nanotube field effect transistor of an Example in a vacuum. 真空中で、比較例のカーボンナノチューブ電界効果トランジスタを流れる電流のゲート電圧依存性に出現するヒステリシスを示すグラフである。It is a graph which shows the hysteresis which appears in the gate voltage dependence of the electric current which flows through the carbon nanotube field effect transistor of a comparative example in a vacuum.

符号の説明Explanation of symbols

(1) ゲート電極
(2) ソース電極
(3) ドレイン電極
(4) チャネル部
(5) ゲート絶縁膜
(1) Gate electrode
(2) Source electrode
(3) Drain electrode
(4) Channel part
(5) Gate insulation film

Claims (14)

ソース電極(2)とドレイン電極(3)の間を電気的に接続するチャネル部(4)が、ゲート電極(1)上に形成されたゲート絶縁膜(5)の表面に配置されており、該チャネル部(4)がカーボンナノチューブによって構成されているカーボンナノチューブ電界効果トランジスタにおいて、
前記ゲート絶縁膜(5)の材料として、SiOよりも高い比誘電率を有する誘電材料が用いられていることを特徴とするカーボンナノチューブ電界効果トランジスタ。
A channel portion (4) for electrically connecting the source electrode (2) and the drain electrode (3) is disposed on the surface of the gate insulating film (5) formed on the gate electrode (1). In the carbon nanotube field effect transistor in which the channel portion (4) is composed of carbon nanotubes,
A carbon nanotube field effect transistor characterized in that a dielectric material having a higher dielectric constant than SiO 2 is used as a material of the gate insulating film (5).
前記誘電材料の比誘電率が50以上である請求項1に記載のカーボンナノチューブ電界効果トランジスタ。   The carbon nanotube field effect transistor according to claim 1, wherein the dielectric material has a relative dielectric constant of 50 or more. 前記ゲート絶縁膜(5)の材料として、Ba0.4Sr0.6Ti0.96が用いられている請求項2に記載のカーボンナノチューブ電界効果トランジスタ。 The carbon nanotube field effect transistor according to claim 2, wherein Ba 0.4 Sr 0.6 Ti 0.96 O 3 is used as a material of the gate insulating film (5). 前記チャネル部(4)は、複数本の単層カーボンナノチューブにより構成されている請求項1乃至3の何れかに記載のカーボンナノチューブ電界効果トランジスタ。   The carbon channel field effect transistor according to any one of claims 1 to 3, wherein the channel portion (4) is composed of a plurality of single-walled carbon nanotubes. 前記チャネル部(4)は、1本の単層カーボンナノチューブにより構成されている請求項1乃至3の何れかに記載のカーボンナノチューブ電界効果トランジスタ。   The carbon channel field effect transistor according to any one of claims 1 to 3, wherein the channel portion (4) is composed of one single-walled carbon nanotube. 前記ゲート電極(1)を構成するシリコン基板を具え、該シリコン基板の表面にゲート絶縁膜(5)が形成されている請求項1乃至5の何れかに記載のカーボンナノチューブ電界効果トランジスタ。   The carbon nanotube field effect transistor according to any one of claims 1 to 5, further comprising a silicon substrate constituting the gate electrode (1), wherein a gate insulating film (5) is formed on a surface of the silicon substrate. 前記ゲート電極(1)が可撓性を有する基板上に形成されている請求項1乃至5の何れかに記載のカーボンナノチューブ電界効果トランジスタ。   The carbon nanotube field effect transistor according to any one of claims 1 to 5, wherein the gate electrode (1) is formed on a flexible substrate. 前記可撓性基板は、透明である請求項7に記載のカーボンナノチューブ電界効果トランジスタ。   The carbon nanotube field effect transistor according to claim 7, wherein the flexible substrate is transparent. 前記可撓性基板の材料として、ポリエチレンテレフタレートが用いられている請求項8に記載のカーボンナノチューブ電界効果トランジスタ。   The carbon nanotube field effect transistor according to claim 8, wherein polyethylene terephthalate is used as a material of the flexible substrate. ゲート電極(1)上にゲート絶縁膜(5)が形成されており、該ゲート絶縁膜(5)の表面にソース電極(2)とドレイン電極(3)が形成され、ソース電極(2)とドレイン電極(3)の間を電気的に接続するチャネル部(4)がカーボンナノチューブによって構成されているカーボンナノチューブ電界効果トランジスタの製造方法であり、
ゲート電極(1)の表面に、SiOよりも高い比誘電率を有する誘電体材料を用いてゲート絶縁膜(5)を成膜する第1工程と、
ゲート絶縁膜(5)の表面にソース電極(2)とドレイン電極(3)を作製する第2工程と、
ゲート絶縁膜(5)の表面にチャネル部(4)を形成する第3工程
とを有するカーボンナノチューブ電界効果トランジスタの製造方法。
A gate insulating film (5) is formed on the gate electrode (1), a source electrode (2) and a drain electrode (3) are formed on the surface of the gate insulating film (5), and the source electrode (2) and A channel part (4) for electrically connecting the drain electrodes (3) is a method of manufacturing a carbon nanotube field effect transistor in which carbon nanotubes are used.
A first step of forming a gate insulating film (5) on the surface of the gate electrode (1) using a dielectric material having a relative dielectric constant higher than that of SiO 2 ;
A second step of producing a source electrode (2) and a drain electrode (3) on the surface of the gate insulating film (5);
And a third step of forming a channel portion (4) on the surface of the gate insulating film (5).
第1工程において、前記ゲート絶縁膜(5)の材料としてBa0.4Sr0.6Ti0.96を用い、該ゲート絶縁膜(5)をゾル−ゲル法により作製する請求項10に記載のカーボンナノチューブ電界効果トランジスタの製造方法。 11. In the first step, Ba 0.4 Sr 0.6 Ti 0.96 O 3 is used as a material of the gate insulating film (5), and the gate insulating film (5) is produced by a sol-gel method. The manufacturing method of the carbon nanotube field effect transistor as described in any one of. 第3工程において、複数のカーボンナノチューブを有機溶媒中に分散させた溶液を、ゲート絶縁膜(5)表面のソース電極(2)とドレイン電極(3)の間に滴下する請求項10又は11に記載のカーボンナノチューブ電界効果トランジスタの製造方法。   The solution according to claim 10 or 11, wherein in the third step, a solution in which a plurality of carbon nanotubes are dispersed in an organic solvent is dropped between the source electrode (2) and the drain electrode (3) on the surface of the gate insulating film (5). The manufacturing method of the carbon nanotube field effect transistor of description. 前記有機溶媒は、エタノール、ジメチルフォルムアミド、ラウリル硫酸ナトリウム、或いはデオキシコール酸ナトリウムの何れかである請求項12に記載のカーボンナノチューブ電界効果トランジスタの製造方法。   The method of manufacturing a carbon nanotube field effect transistor according to claim 12, wherein the organic solvent is ethanol, dimethylformamide, sodium lauryl sulfate, or sodium deoxycholate. 前記第3工程において、カーボンナノチューブを化学気相成長法により前記ゲート絶縁膜(5)の表面に成長させる請求項10又は11に記載のカーボンナノチューブ電界効果トランジスタの製造方法。   The method of manufacturing a carbon nanotube field effect transistor according to claim 10 or 11, wherein in the third step, carbon nanotubes are grown on the surface of the gate insulating film (5) by chemical vapor deposition.
JP2006248495A 2006-09-13 2006-09-13 Carbon nanotube field-effect transistor and its manufacturing method Pending JP2008071898A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006248495A JP2008071898A (en) 2006-09-13 2006-09-13 Carbon nanotube field-effect transistor and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006248495A JP2008071898A (en) 2006-09-13 2006-09-13 Carbon nanotube field-effect transistor and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2008071898A true JP2008071898A (en) 2008-03-27

Family

ID=39293243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006248495A Pending JP2008071898A (en) 2006-09-13 2006-09-13 Carbon nanotube field-effect transistor and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2008071898A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010254494A (en) * 2009-04-22 2010-11-11 Nec Corp Method for separating, method for producing and apparatus for separating, nanotube substance
JP2011114299A (en) * 2009-11-30 2011-06-09 National Institute For Materials Science Graphene transistor
US8288804B2 (en) 2008-05-29 2012-10-16 Mitsumi Electric Co., Ltd. Field effect transistor and method for manufacturing the same
WO2022039148A1 (en) * 2020-08-17 2022-02-24 株式会社村田製作所 Semiconductor sensor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8288804B2 (en) 2008-05-29 2012-10-16 Mitsumi Electric Co., Ltd. Field effect transistor and method for manufacturing the same
JP2010254494A (en) * 2009-04-22 2010-11-11 Nec Corp Method for separating, method for producing and apparatus for separating, nanotube substance
JP2011114299A (en) * 2009-11-30 2011-06-09 National Institute For Materials Science Graphene transistor
WO2022039148A1 (en) * 2020-08-17 2022-02-24 株式会社村田製作所 Semiconductor sensor
JP7487780B2 (en) 2020-08-17 2024-05-21 株式会社村田製作所 Semiconductor Sensor

Similar Documents

Publication Publication Date Title
US20110089404A1 (en) Microfabrication of Carbon-based Devices Such as Gate-Controlled Graphene Devices
US8847313B2 (en) Transparent electronics based on transfer printed carbon nanotubes on rigid and flexible substrates
KR100770258B1 (en) Organic Thin Film Transistor and fabrication method of the same
CN103518255B (en) There is the carbon field-effect transistor of the charged monolayer reducing dead resistance
US8487297B2 (en) Field effect transistor, method for manufacturing the same, and biosensor
US9412815B2 (en) Solution-assisted carbon nanotube placement with graphene electrodes
TWI632679B (en) Electronic device and method of manufacturing same
JP2006108653A (en) N-type carbon nanotube field effect transistor and its manufacturing method
KR101198301B1 (en) Ambi-polar memory device based on reduced graphene oxide using metal nanoparticle and the method for preparation of Ambi-polar memory device
JP6187185B2 (en) Electronic device and manufacturing method thereof
US20170323930A1 (en) Method for making three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circui
US20180175297A1 (en) Screen Printing Systems and Techniques for Creating Thin-Film Transistors Using Separated Carbon Nanotubes
Shirak et al. High performance horizontal gate-all-around silicon nanowire field-effect transistors
JP2008071898A (en) Carbon nanotube field-effect transistor and its manufacturing method
JP2007214525A (en) Low-voltage organic thin-film transistor using ultra-thin metal oxide film as gate dielectric, and manufacturing method thereof
KR20110097444A (en) Semiconductor device and manufacturing method of the same
US10192930B2 (en) Three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit
TWI362127B (en) Low-voltage organic thin film transistor and fabrication method thereof
KR101900045B1 (en) Method for manufacturing transister comprising transition metal chalcogenides channel using dielectric with high dielectric constant and transister manufactured by the same
JP5015438B2 (en) Thin film transistor and manufacturing method thereof
ES2717633T3 (en) Procedure of manufacture of low voltage organic transistor
KR20120125069A (en) Nanowire field-effect transistor memory device using high pressure hydrogen annealing and the method of manufacturing the same
US9490300B2 (en) Complementary carbon nanotube neuron device
KR101018294B1 (en) Vertical transistor device
Cha et al. High performance ZnO nanowire field effect transistor