KR101390696B1 - Printed circuit board and method of manufacturing thereof - Google Patents

Printed circuit board and method of manufacturing thereof Download PDF

Info

Publication number
KR101390696B1
KR101390696B1 KR1020120135031A KR20120135031A KR101390696B1 KR 101390696 B1 KR101390696 B1 KR 101390696B1 KR 1020120135031 A KR1020120135031 A KR 1020120135031A KR 20120135031 A KR20120135031 A KR 20120135031A KR 101390696 B1 KR101390696 B1 KR 101390696B1
Authority
KR
South Korea
Prior art keywords
layer
external
circuit board
insulating layer
carrier
Prior art date
Application number
KR1020120135031A
Other languages
Korean (ko)
Inventor
황정호
신윤철
Original Assignee
대덕지디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕지디에스 주식회사 filed Critical 대덕지디에스 주식회사
Priority to KR1020120135031A priority Critical patent/KR101390696B1/en
Application granted granted Critical
Publication of KR101390696B1 publication Critical patent/KR101390696B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via

Abstract

The present invention relates to a printed circuit board and a manufacturing method thereof capable of minimizing a total thickness after mounting a component by having a cavity part in which the component is inserted in a part of an existing printed circuit board without using an extra special material. The printed circuit board of the present invention includes: an internal layer which is formed with a flexible circuit board; an external insulating layer which is formed to be stacked on one or the other side of the internal layer; an external circuit layer which is formed to be stacked on one side of the external insulating layer; an external plating layer which is formed to be stacked on one side of the external circuit layer; and an external coating layer which is formed to be stacked on one side of the external insulating layer and the external plating layer. The cavity part which is a space in which a component is inserted and mounted is formed in the external insulating layer, the external circuit layer, the external plating layer, and the external coating layer which are arranged between either one side or the other side of the internal layer.

Description

인쇄회로기판 및 그 제조방법 { Printed circuit board and method of manufacturing thereof }BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a printed circuit board

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로서, 특히 부품 실장 후 최종 두께를 최소화하기 위한 캐비티부가 형성된 인쇄회로기판 및 그 제조방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board and a method of manufacturing the same, and more particularly, to a printed circuit board having a cavity portion for minimizing a final thickness after component mounting and a method of manufacturing the same.

도 1 은 종래기술에 따른 다층 인쇄회로기판의 단면 구조도이다.1 is a cross-sectional structural view of a multilayer printed circuit board according to the prior art.

도 1 에 도시된 바와 같이 종래의 인쇄회로기판은 연성회로기판으로 이루어진 내부층(10)과, 상기 내부층(10)의 양면에 적층 형성되는 절연층(20)과, 상기 절연층(20)에 적층 형성되는 회로층(30)과, 상기 회로층(30)에 적층 형성되는 도금층(40), 상기 도금층(40)의 일부와 상기 절연층(20)을 덮는 코팅층(50)으로 이루어진다. 1, a conventional printed circuit board includes an inner layer 10 made of a flexible circuit board, an insulating layer 20 laminated on both surfaces of the inner layer 10, And a coating layer 50 covering a part of the plating layer 40 and the insulating layer 20. The coating layer 40 is formed on the circuit layer 30 and the coating layer 40 is formed on the coating layer 40. [

이러한 종래의 인쇠회로기판에는 다양한 부품(M)들이 실장되며, 상기 도금층(40)에 납땜 또는 와이어 본딩되어 전기적으로 연결된다.Various components M are mounted on such a conventional latch circuit board and electrically connected to the plating layer 40 by soldering or wire bonding.

한편, 최근에는 휴대폰 등과 같은 전자제품의 슬림화에 따라 인쇄회로기판의 두께를 줄이도록 요구되고 있다.In recent years, it has been required to reduce the thickness of a printed circuit board in accordance with the slimming of electronic products such as mobile phones.

특히, 카메라 모듈이 장착되는 인쇄회로기판의 두께는 최종 제품의 두께와 직결되기 때문에, 카메라 모듈의 장착부의 두께 감소가 시급한 실정이다.Particularly, since the thickness of the printed circuit board on which the camera module is mounted is directly related to the thickness of the final product, it is urgent to reduce the thickness of the mounting portion of the camera module.

이를 해결하기 위해 종래에는 세라믹을 사용하여 인쇄회로기판을 제작함으로써, 두께의 슬림화를 추진하였으나, 이는 기존 인쇄회로기판에서 사용하지 않는 특수한 자재 즉, 세라믹을 사용하게 되므로 제조 비용이 상승되고, 제조 시간이 증가되는 문제가 발생하게 된다.
In order to solve this problem, in the related art, a printed circuit board is fabricated using ceramics to make the thickness slim. However, since a special material that is not used in conventional printed circuit boards, that is, ceramics is used, There is a problem in that it is increased.

본 발명은 상기한 문제점을 해결하기 위한 것으로서, 별도의 특수한 자재를 사용하지 않고, 기존 인쇄회로기판의 일부에 부품이 삽입되는 캐비티부를 구성하여 부품 실장 후 전체 두께를 최소화시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공하는데 그 목적이 있다.
SUMMARY OF THE INVENTION It is an object of the present invention to provide a printed circuit board and a printed circuit board which can minimize a total thickness of the printed circuit board after a component is mounted by forming a cavity portion in which a component is inserted into a part of an existing printed circuit board without using a special special material, And a manufacturing method thereof.

상기 목적을 달성하기 위하여 본 발명의 인쇄회로기판은, 연성회로기판으로 이루어진 내부층과; 상기 내부층의 일면 또는 타면에 적층 형성되는 외부절연층; 상기 외부절연층의 일면에 적층 형성되는 외부회로층; 상기 외부회로층의 일면에 적층 형성되는 외부도금층; 상기 외부절연층과 상기 외부도금층의 일면에 적층 형성되는 외부코팅층; 을 포함하여 이루어지되, 상기 내부층의 일면과 타면 중 어느 한 면에 배치된 상기 외부절연층, 상기 외부회로층, 상기 외부도금층 및 상기 외부코팅층에는 부품이 삽입 장착되는 공간인 캐비티부가 형성된다.According to an aspect of the present invention, there is provided a printed circuit board comprising: an inner layer made of a flexible circuit board; An outer insulating layer laminated on one surface or the other surface of the inner layer; An external circuit layer formed on one surface of the external insulating layer; An external plating layer laminated on one surface of the external circuit layer; An outer coating layer formed on one surface of the outer insulating layer and the outer coating layer; Wherein the outer insulating layer, the outer circuit layer, the outer plating layer, and the outer coating layer, which are disposed on one surface of the inner layer and on the other surface, have a cavity portion as a space into which components are inserted.

상기 외부코팅층은 부품과 전기적으로 연결되는 패드부가 노출되도록 상기 외부회로층의 일면에 적층 형성되며, 상기 패드부는 상기 캐비티부 외측에 배치된다.The outer coating layer is laminated on one surface of the outer circuit layer so that the pad portion electrically connected to the component is exposed, and the pad portion is disposed outside the cavity portion.

상기 외부절연층, 상기 외부회로층, 상기 외부도금층 및 상기 외부코팅층은 상기 내부층의 일면 및 타면에 모두 구비되며, 상기 내부층의 일면과 타면에 배치된 상기 외부회로층으로 개방 형성된 관통홀과; 상기 내부층에서 상기 내부층의 일면 또는 타면 중 어느 한 곳에 배치된 상기 외부회로층으로 개방 형성된 비아홀; 을 더 포함하여 이루어지되,상기 외부도금층은 상기 비아홀의 일부 또는 전체를 메우도록 형성된다.Wherein the outer insulating layer, the outer circuit layer, the outer plating layer, and the outer coating layer are provided on one surface and the other surface of the inner layer, and the through holes are formed in the outer circuit layer, ; A via hole formed in the inner layer, the via hole being open to the outer circuit layer disposed on one side or the other side of the inner layer; And the outer plating layer is formed to fill a part or the whole of the via hole.

연성회로기판으로 이루어진 내부층을 마련하는 제1단계; 외부절연층과 외부회로층을 상호 적층한 후 캐비티부를 가공하는 제2단계; 상기 캐비티부에 삽입되는 캐리어를 가공하여 준비하는 제3단계; 상기 캐비티부가 캐리어로 메워지게 상기 외부절연층과 상기 외부회로층 및 상기 캐리어를 합지하는 제4단계; 상기 캐리어와 합지된 상기 외부절연층과 상기 외부회로층을 상기 내부층의 일면 또는 타면에 적층하는 제5단계; 상기 캐리어를 상기 캐비티로부터 제거하는 제6단계; 상기 외부회로층의 일면에 외부도금층을 적층 형성하는 제7단계; 상기 외부회로층과 상기 외부도금층을 회로 패턴 형상으로 가공하는 제8단계; 상기 외부절연층의 일면과 상기 외부도금층의 일면에 외부코팅층을 적층 형성하는 제9단계; 를 포함하여 이루어진다.A first step of providing an inner layer made of a flexible circuit board; A second step of laminating the external insulating layer and the external circuit layer and then processing the cavity part; A third step of processing and preparing a carrier to be inserted into the cavity portion; A fourth step of bonding the outer insulating layer, the outer circuit layer and the carrier so that the cavity portion is filled with the carrier; A fifth step of laminating the outer insulating layer and the outer circuit layer joined to the carrier on one surface or the other surface of the inner layer; A sixth step of removing the carrier from the cavity; A seventh step of forming an outer plating layer on one surface of the outer circuit layer; An eighth step of processing the external circuit layer and the outer plating layer into a circuit pattern shape; A ninth step of forming an outer coating layer on one surface of the outer insulating layer and one surface of the outer coating layer; .

상기 제2단계에서, 상기 캐리어는 수지제로 이루어지며, 상기 캐비티부에 삽입한 후 프레스로 고온 가압되고, 용융되어 상기 캐비티를 메운다.In the second step, the carrier is made of a resin, and is inserted into the cavity portion, and then is pressurized by a press at a press, and melted to fill the cavity.

상기 제6단계와 상기 제7단계 사이에, 상기 내부층, 상기 외부절연층 및 상기 외부회로층을 관통하는 가이드홀을 가공하는 제6-1단계; 상기 내부층의 일면 및 타면에 배치된 상기 외부회로층으로 개방되는 관통홀과, 상기 내부층의 일면 및 타면 중 어느 한 곳에 배치된 상기 외부회로층으로 개방되는 비아홀을 각각 가공하는 제6-2단계; 를 더 포함하여 이루어지되, 상기 제6-1단계에서, 상기 가이드홀은 위치센서로 검출된 위치 상에 오토 펀칭기를 사용하여 가공되며, 상기 제6-2단계에서, 상기 관통홀과 상기 비아홀의 위치 선정은 상기 가이드홀의 위치를 기준으로 상대적으로 이루어진다.A step 6-1 of machining a guide hole passing through the inner layer, the outer insulating layer and the outer circuit layer between the sixth step and the seventh step; A through hole opened to the external circuit layer disposed on one surface and the other surface of the inner layer, and a via hole opened to the external circuit layer disposed on one surface or another surface of the inner layer; step; Wherein the guide hole is machined by using an auto punching machine on a position detected by the position sensor in the step 6-1, and in the step 6-2, the through hole and the via hole Positioning is performed relative to the position of the guide hole.

상기 제7단계에서, 상기 외부도금층은 상기 비아홀의 일부 또는 전체를 메우도록 도금된다.
In the seventh step, the outer plating layer is plated to fill a part or the whole of the via hole.

이상에서 설명한 바와 같은 본 발명의 인쇄회로기판 및 그 제조방법은 다음과 같은 효과가 있다. The printed circuit board of the present invention and its manufacturing method as described above have the following effects.

상기 내부층의 일면 또는 타면 중 어느 한 곳에 상기 캐비티부를 형성함으로써, 부품이 실장되는 곳의 높이를 낮추어 별도의 비용 증가 없이 부품 실장 후 전체 제품의 두께를 줄일 수 있는 효과를 발생시킨다.By forming the cavity portion on one side or the other side of the inner layer, the height of the place where the component is mounted can be reduced to reduce the thickness of the entire product after component mounting without increasing the cost.

상기 패드부는 상기 캐비티부와 인접하게 외측에 배치됨으로써, 상기 캐비티부에 실장되는 부품을 상기 패드부에 전기적으로 연결할 때 작업을 용이하게 하는 효과를 발생시킨다.The pad portion is disposed outside the cavity portion to thereby facilitate the operation of electrically connecting the component mounted on the cavity portion to the pad portion.

상기 외부도금층은 상기 비아홀의 일부 또는 전체를 메우게 형성됨으로써, 상기 비아홀의 형성된 외부도금층에 크랙이 발생하는 것을 방지하여 단선 등의 불량을 감소시키는 효과를 발생시킨다.The outer plating layer is formed to cover a part or the whole of the via hole, thereby preventing cracks from being formed in the outer plating layer formed in the via hole, thereby reducing defects such as disconnection.

상기 외부절연층 및 상기 외부회로층을 상기 내부층에 적층하기 전, 상기 캐리어를 가공하여 상기 캐비티를 메우도록함으로써, 상기 캐리어가 가공된 상기 외부절연층과 상기 외부회로층을 상기 내부층에 적층할 때 정합도를 향상시킬 수 있는 효과를 발생시킨다.
The outer insulating layer and the outer circuit layer are laminated to the inner layer by processing the carrier to fill the cavity before stacking the outer insulating layer and the outer circuit layer on the inner layer, So that the matching degree can be improved.

도 1은 종래 기술에 따른 인쇄회로기판의 단면 구조도,
도 2는 본 발명의 실시예에 따른 인쇄회로기판의 단면 구조도,
도 3은 본 발명의 실시예에 따른 인쇄회로기판의 제조 공정도,
도 4는 본 발명의 실시예에 따른 인쇄회로기판의 제2단계에서 제4단계의 제조방법을 나타낸 제조 공정도,
도 5a는 종래 기술에 따른 인쇄회로기판의 제조 공정도,
도 5b는 본 발명의 실시예에 따른 인쇄회로기판의 제6-1단계 및 제6-2단계의 제조 공정도이다.1 is a cross-sectional structural view of a printed circuit board according to the related art,
2 is a cross-sectional structural view of a printed circuit board according to an embodiment of the present invention,
FIG. 3 is a view showing a manufacturing process of a printed circuit board according to an embodiment of the present invention,
FIG. 4 is a manufacturing process diagram showing a manufacturing method of the fourth step in the second step of the PCB according to the embodiment of the present invention,
FIG. 5A is a view showing a manufacturing process of a printed circuit board according to the prior art,
FIG. 5B is a view illustrating a manufacturing process of steps 6-1 and 6-2 of the printed circuit board according to the embodiment of the present invention.

도 2는 본 발명의 실시예에 따른 인쇄회로기판의 단면 구조도, 도 3은 본 발명의 실시예에 따른 인쇄회로기판의 제조 공정도, 도 4는 본 발명의 실시예에 따른 인쇄회로기판의 제2단계에서 제4단계의 제조방법을 나타낸 제조 공정도, 도 5a는 종래 기술에 따른 인쇄회로기판의 제조 공정도, 도 5b는 본 발명의 실시예에 따른 인쇄회로기판의 제6-1단계 및 제6-2단계의 제조 공정도이다.FIG. 2 is a sectional view of a printed circuit board according to an embodiment of the present invention, FIG. 3 is a view illustrating a process of manufacturing a printed circuit board according to an embodiment of the present invention, and FIG. FIG. 5A is a view illustrating a manufacturing process of the printed circuit board according to the prior art, FIG. 5B is a view showing the manufacturing process of the printed circuit board according to the sixth- And FIG. 6B is a manufacturing process diagram of the step 6-2.

도 2 내지 도 4에 도시된 바와 같이 본 발명의 실시예에 따른 인쇄회로기판은 내부층(100), 외부절연층(200), 외부회로층(300), 외부도금층(400), 외부코팅층(500), 마킹층(미도시), 캐비티부(700), 관통홀(810) 및 비아홀(820)을 포함하여 이루어진다.2 to 4, a printed circuit board according to an embodiment of the present invention includes an inner layer 100, an outer insulating layer 200, an outer circuit layer 300, an outer plating layer 400, A marking layer (not shown), a cavity portion 700, a through hole 810, and a via hole 820.

상기 내부층(100)은 일반적인 양면의 연성회로기판으로 이루어지며, 전체 두께는 약 162㎛ 이다.The inner layer 100 is made of a general flexible circuit board on both sides, and has a total thickness of about 162 탆.

구체적으로 상기 내부층(100)은 베이스필름(110), 내부회로층(120), 내부도금층(130) 및 내부코팅층(140)으로 이루어진다. Specifically, the inner layer 100 includes a base film 110, an inner circuit layer 120, an inner plating layer 130, and an inner coating layer 140.

상기 베이스필름(110)은 폴리아미드 재질로 이루어지는 얇은 시트이며, 제작될 회로 기판의 크기에 맞게 재단되어 구비된다. 일반적으로 사각형 형상을 형성된다.The base film 110 is a thin sheet made of a polyamide material and is cut to fit the circuit board to be manufactured. Generally, a rectangular shape is formed.

상기 내부회로층(120)은 구리 재질의 얇은 시트로 이루어지고, 상기 베이스필름(110)과 마찬가지로 일정한 사각형 형상으로 재단되어 구비된다.The internal circuit layer 120 is formed of a thin sheet of copper and is cut into a predetermined rectangular shape like the base film 110.

이러한 상기 내부회로층(120)은 상기 베이스필름(110)의 양면에 각각 적층되며, 프레스로 고온 가압되어 상기 베이스필름(110)의 양면에 접착된다.The internal circuit layers 120 are stacked on both sides of the base film 110 and pressurized at a high temperature to be bonded to both surfaces of the base film 110.

상기 내부도금층(130)은 상기 베이스필름(110)의 양면에 구비된 상기 내부회로층(120)의 일면에 각각 적층되며, 일반적인 무전해 또는 전해 동 도금을 통해서 형성된다.The inner plated layer 130 is laminated on one side of the inner circuit layer 120 provided on both sides of the base film 110 and is formed through general electroless plating or electrolytic copper plating.

또한, 상기 내부도금층(130)과 상기 내부회로층(120)은 드라이 필름을 사용하여 노광, 현상 및 에칭 공정을 거쳐 일정한 회로 패턴 형상으로 가공된다.The internal plated layer 130 and the internal circuit layer 120 are processed into a predetermined circuit pattern through exposure, development, and etching using a dry film.

상기 내부코팅층(140)은 회로 패턴으로 가공된 상기 내부도금층(130)의 각 일면과, 회로 패턴 가공으로 인해 외부로 노출된 상기 베이스필름(110)의 양면에 각각 적층 형성된다.The inner coating layer 140 is laminated on one surface of the inner plating layer 130 processed in a circuit pattern and on both surfaces of the base film 110 exposed to the outside due to circuit pattern processing.

즉, 상기 내부코팅층(140)은 상기 내부회로층(120) 및 상기 내부도금층(130)이 형성된 상기 베이스필름(110)의 양면을 덮는다.That is, the inner coating layer 140 covers both surfaces of the base film 110 on which the inner circuit layer 120 and the inner plating layer 130 are formed.

상기 내부코팅층(140)은 폴리아미드 필름으로 이루어지며, 접착제로 상기 베이스필름(110)의 양면에 부착된다.The inner coating layer 140 is made of a polyamide film and is attached to both sides of the base film 110 with an adhesive.

한편, 위 구성으로 이루어진 상기 내부층(100)의 일면 또는 타면, 즉 상하부에 각각 배치된 상기 내부코팅층(140)의 일면에는 상기 외부절연층(200)이 각각 적층 형성된다.On the other hand, the outer insulating layer 200 is formed on one surface of the inner coating layer 140 disposed on one surface or the other surface of the inner coating layer 100, respectively.

상기 외부절연층(200)은 프리프러그(Prepreg) 재질의 얇은 시트로 이루어지며, 상기 내부층(100)의 일면과 타면에 모두 적층 형성된다.The outer insulating layer 200 is formed of a thin sheet of prepreg material and is laminated on one surface and the other surface of the inner layer 100.

하지만 경우에 따라 상기 외부절연층(200)은 상기 내부층(100)의 일면 또는 타면 중 어느 한 곳에만 적층될 수도 있다.However, the outer insulating layer 200 may be laminated only on one side or the other side of the inner layer 100, as the case may be.

상기 외부회로층(300)은 상기 내부층(100)의 양면에 각각 형성된 상기 외부절연층(200)의 일면에 각각 적층 형성된다.The external circuit layers 300 are laminated on one surface of the external insulating layer 200 formed on both surfaces of the internal layer 100, respectively.

상기 외부회로층(300)은 상기 내부회로층(120)과 마찬가지로 구리 재질의 얇은 시트로 이루어진다.The external circuit layer 300 is formed of a thin sheet of copper, similar to the internal circuit layer 120.

상기 외부절연층(200)과 상기 외부회로층(300)은 별도의 공정에 의해 미리 상호 적층 결합된 후 상기 내부층(100)의 양면에 부착된다.The outer insulating layer 200 and the outer circuit layer 300 are laminated and bonded to each other in advance by a separate process and then attached to both surfaces of the inner layer 100.

자세한 내용은 하기의 제조방법에서 설명한다.Details will be described in the following manufacturing method.

상기 외부도금층(400)은 상기 내부층(100)의 양면 방향으로 배치된 상기 외부회로층(300)의 일면에 뿐만 아니라, 후술할 상기 관통홀(810)의 내측 표면과 상기 비아홀(820)의 내측에 형성된다.The outer plating layer 400 is formed on one surface of the outer circuit layer 300 disposed on both sides of the inner layer 100 as well as on the inner surface of the through hole 810 and on the inner surface of the via hole 820 Respectively.

도금 방법은 일반적인 무전해 또는 전해 동 도금 공정으로 이루어지되, 종래와 달리 약품을 변경하여 상기 외부도금층(400)이 상기 비아홀(820)의 내측 일부를 메우도록 도금한다.The plating method is a general electroless plating or an electrolytic copper plating process. Unlike the conventional plating method, the outer plating layer 400 is plated so as to fill a part of the inside of the via hole 820.

물론 경우에 따라 상기 외부도금층(400)을 상기 비아홀(820)의 전체를 메우도록 형성되게 할 수도 있다.Of course, the outer plating layer 400 may be formed to fill the entire via hole 820 according to circumstances.

자세한 내용은 하기의 제조방법에서 설명한다.Details will be described in the following manufacturing method.

상기 외부회로층(300)에 상기 외부도금층(400)이 형성된 후 상기 외부회로층(300)과 상기 외부도금층(400)은 드라이 필름을 사용하여 노광, 현상 및 에칭 공정을 통해 일정한 회로 패턴 형상으로 가공된다.The outer circuit layer 300 and the outer plating layer 400 are formed in a predetermined circuit pattern shape through exposure, development and etching processes using a dry film after the outer plating layer 400 is formed on the outer circuit layer 300 Processed.

그리고 상기 회로 패턴 가공에 의해 일부 노출된 상기 외부절연층(200)과, 상기 외부도금층(400)에는 상기 외부코팅층(500)이 적층 형성된다.The outer coating layer 500 is formed on the outer insulating layer 200 partially exposed by the circuit pattern processing and the outer coating layer 400.

상기 외부코팅층(500)은 PSR잉크를 도포하여 노광, 현상 및 박리 과정을 거쳐 형성되며, 기판에 실장된 부품(M)들과 전기적으로 연결되는 패드부(P)를 제외한 나머지 부분에 형성된다.The outer coating layer 500 is formed by applying a PSR ink and exposing, developing, and peeling, and is formed on the remaining portion except for the pad portion P electrically connected to the components M mounted on the substrate.

상기 패드부(P)는 상기 외부코팅층(500)이 형성되지 않은 상기 외부도금층(400)의 일부분을 의미한다.The pad portion P refers to a portion of the outer plating layer 400 on which the outer coating layer 500 is not formed.

이러한 상기 패드부(P)는 후술할 상기 캐비티부(700)의 외측에 배치되며, 기판에 실장되는 부품(M)과 와이어 본딩 또는 납땜 되고, 이로 인해 상기 외부회로층(300)은 부품(M)들과 전기적으로 연결된다.The pad portion P is disposed on the outside of the cavity portion 700 to be described later and is wire-bonded or brazed to the component M mounted on the substrate, ) Are electrically connected to each other.

이와 같이 상기 패드부(P)는 상기 캐비티부(700)와 인접하게 외측에 배치됨으로써, 후술할 상기 캐비티부(700)에 실장되는 부품(M)을 상기 패드부(P)에 전기적으로 연결할 때 작업을 용이하게 하는 효과를 발생시킨다.As described above, the pad portion P is disposed on the outer side adjacent to the cavity portion 700 so that when the component M to be mounted on the cavity portion 700 to be described later is electrically connected to the pad portion P Thereby generating an effect that facilitates work.

상기 마킹층(미도시)은 도면에 도시되지 않았지만, 상기 외부코팅층(500)에 부분적으로 형성되며, 부품명이나 기호 등을 표시하기 위해 식별이 용이한 색으로 구성되는 것이 바람직하다.Although not shown in the drawing, the marking layer (not shown) is partially formed on the outer coating layer 500 and is preferably formed of a color that is easy to identify for displaying a part name, a symbol, and the like.

한편, 상기 내부층(100)의 일면과 타면 중 어느 한 면에 배치된 상기 외부절연층(200), 상기 외부회로층(300), 상기 외부도금층(400) 및 상기 외부코팅층(500)에는 부품(M)이 삽입 장착되는 공간인 상기 캐비티부(700)가 형성된다.The outer insulating layer 200, the outer circuit layer 300, the outer plating layer 400, and the outer coating layer 500, which are disposed on one surface of the inner layer 100, The cavity portion 700, which is a space into which the magnetic substance M is inserted, is formed.

구체적으로 상기 캐비티부(700)는 상기 외부절연층(200)에서 상기 내부층(100) 방향으로 오목하게 파인 홈이며, 내부에는 부품(M)이 삽입 장착된다.Specifically, the cavity 700 is a groove recessed in the direction of the inner layer 100 from the outer insulating layer 200, and a component M is inserted and mounted in the cavity 700.

또한, 상기 캐비티부(700)는 삽입되는 부품(M)의 크기와 같거나 크게 형성되며, 본 발명의 실시예에서는 카메라 모듈용 이미지센서의 크기에 알맞는 사각형 형상을 갖는다.In addition, the cavity 700 is formed to be equal to or larger than the size of the component M to be inserted, and has a rectangular shape corresponding to the size of the image sensor for a camera module in the embodiment of the present invention.

본 발명의 실시예에서 상기 캐비티부(700)는 상기 내부층(100)의 일면 방향에만 배치되며, 내측 공간을 통해 상기 내부층(100)의 내부코팅층(140)의 표면이 노출되고, 상기 내부층(100)의 타면 방향에 적층된 상기 외부절연층(200), 상기 외부회로층(300), 상기 외부도금층(400) 및 상기 외부코팅층(500)에 의해 지지되어 휘어지지 않는다.In an embodiment of the present invention, the cavity 700 is disposed only in one direction of the inner layer 100, the surface of the inner coating layer 140 of the inner layer 100 is exposed through the inner space, The outer circuit layer 300, the outer plating layer 400 and the outer coating layer 500 stacked in the direction of the other side of the layer 100 without being bent.

이러한 상기 캐비티부(700)는 기판의 휘어짐을 위해 구성된 연결부(F)와는 차이점을 갖는다.The cavity portion 700 is different from the connection portion F configured for bending the substrate.

도 2에 도시된 바와 같이, 우측에 배치된 상기 연결부(F)는 상기 내부층(100) 만으로 구성된 부분, 즉 상기 외부절연층(200), 상기 외부회로층(300), 상기 외부도금층(400) 및 상기 외부코팅층(500)이 적층되지 않는 부분이며, 외부 장치와 전기적으로 연결하기 위한 커넥터부(C)부와 연결된다.2, the connecting portion F disposed on the right side is formed of a portion composed only of the inner layer 100, that is, the outer insulating layer 200, the outer circuit layer 300, the outer plating layer 400 And the outer coating layer 500 are not laminated, and are connected to a connector portion C for electrically connecting to an external device.

상기 커넥터부(C)는 상기 내부층(100), 상기 외부절연층(200), 상기 외부회로층(300), 상기 외부도금층(400) 및 상기 외부코팅층(500) 등을 모두 포함하여 이루어진다.The connector portion C includes the inner layer 100, the outer insulating layer 200, the outer circuit layer 300, the outer plating layer 400, and the outer coating layer 500.

상기 연결부(F)는 상기 내부층(100)이 휘어지는 성질을 이용하여 조립시 절곡되며, 상기 커넥터부(C)를 외부 장치와 연결하기 위한 것인 반면, 상기 캐비티부(700)는 상기 캐비티부(700)는 부품(M)을 실장하기 위해 상기 내부층(100)의 일면 방향에만 형성된다.The coupling part F is bent at the time of assembling using the bending property of the inner layer 100 to connect the connector part C with an external device, (700) is formed only in one face direction of the inner layer (100) for mounting the component (M).

이와 같이 상기 내부층(100)의 일면 또는 타면 중 어느 한 곳에 상기 캐비티부(700)를 형성함으로써, 상기 캐비티부(700)의 깊이만큼 부품(M)이 실장되는 곳의 높이를 낮추어 별도의 비용 증가 없이 부품(M) 실장후 전체 제품의 두께를 줄일 수 있는 효과를 발생시킨다.By forming the cavity portion 700 on one side or the other side of the inner layer 100 as described above, it is possible to reduce the height of the portion where the component M is mounted by the depth of the cavity portion 700, The thickness of the entire product can be reduced after mounting the component (M) without increasing the thickness.

상기 관통홀(810)은 상기 내부층(100)의 일면과 타면에 배치된 상기 외부회로층(300)으로 양단이 개방되게 형성된다.The through-hole 810 is formed to open at both ends with the external circuit layer 300 disposed on one side and the other side of the internal layer 100.

상기 관통홀(810)은 DIP타입 부품의 핀(Pin) 부분을 꼽아 고정하기 위한 것으로, 회로 패턴의 형상에 따라 복수개 형성된다.The through hole 810 is for fixing a pin portion of a DIP type component, and a plurality of the through holes 810 are formed according to the shape of the circuit pattern.

또한, 상기 관통홀(810)은 상기 내부층(100)의 일면에 배치된 상기 외부코팅층(500)에서 상기 내부층(100)의 타면에 배치된 상기 외부코팅층(500)까지 수직으로 관통 형성된다,.The through hole 810 is vertically penetrated from the outer coating layer 500 disposed on one surface of the inner layer 100 to the outer coating layer 500 disposed on the other surface of the inner layer 100 ,.

이러한 상기 관통홀(810)의 표면에는 상기 외부도금층(400)이 형성되며, 상기 내부층(100)의 일면 방향에 배치된 외부회로층(300)과 타면 방향에 배치된 외부회로층(300)을 서로 전기적으로 연결시킨다.The outer plating layer 400 is formed on the surface of the through hole 810. The outer circuit layer 300 disposed on one surface of the inner layer 100 and the outer circuit layer 300 disposed on the other surface of the inner layer 100, Are electrically connected to each other.

상기 비아홀(820)은 상기 내부층(100)에서 상기 내부층(100)의 일면 또는 타면 중 어느 한 곳에 배치된 상기 외부회로층(300) 방향으로 개방 형성된다.The via hole 820 is formed in the inner layer 100 in the direction of the outer circuit layer 300 disposed on one side or the other side of the inner layer 100.

즉, 상기 비아홀(820)은 일단이 상기 베이스필름(110)의 일면에 배치된 상기 내부회로층(120)에 위치되고, 타단이 상기 내부층(100)의 일면에 배치된 외부회로층(300)에 위치되며, 수직 방향으로 천공되어 형성된다.That is, the via hole 820 is located in the internal circuit layer 120 having one end disposed on one side of the base film 110 and the other end is connected to the external circuit layer 300 disposed on one side of the internal layer 100 And is formed by perforating in the vertical direction.

물론, 반대로 상기 비아홀(820)은 일단이 상기 베이스필름(110)의 타면에 배치된 상기 내부회로층(120)에 위치되고, 타단이 상기 내부층(100)의 타면 방향에 배치된 상기 외부도금층(400)에 위치되며, 수직 방향으로 천공되어 형성될 수도 있다.Of course, the via hole 820 may be positioned on the internal circuit layer 120, one end of which is disposed on the other surface of the base film 110, and the other end of the via hole 820 may be located on the other surface of the inner layer 100, (400), and may be formed by perforating in the vertical direction.

이러한 상기 비아홀(820)은 회로 패턴 형상에 따라 상기 내부층(100)의 일면 방향과 타면 방향으로 각각 복수개 배치된다.The plurality of via holes 820 are arranged in the one surface direction and the other surface direction of the inner layer 100, respectively, according to the circuit pattern shape.

또한, 상기 비아홀(820)의 표면과 상기 비아홀(820)의 상기 내부층(100) 방향 일단에는 상기 외부도금층(400)이 형성되되, 상기 외부도금층(400)은 상기 비아홀(820)의 일단 일부가 메워지게 형성된다. The outer plating layer 400 is formed on one surface of the via hole 820 and the inner layer 100 of the via hole 820. The outer plating layer 400 is formed on one end of the via hole 820 As shown in FIG.

즉, 상기 관통홀(810)에는 내측 표면에만 상기 외부도금층(400)이 형성되는 것과 달리 상기 비아홀(820)에는 내측 표면과 동시에 일단이 상기 외부도금층(400)으로 채워지게 형성된다. That is, unlike the case where the outer plating layer 400 is formed only on the inner surface of the through hole 810, the via hole 820 is formed so that one end of the via hole 820 is filled with the outer plating layer 400 at the same time as the inner surface.

이러한 상기 비아홀(820)에 형성된 상기 외부도금층(400)에 의해 상기 외부회로층(300)은 상기 내부층(100)의 내부회로층(120)과 전기적으로 연결된다.The external circuit layer 300 is electrically connected to the internal circuit layer 120 of the internal layer 100 by the external plating layer 400 formed in the via hole 820.

이와 같이 상기 비아홀(820)에 상기 외부도금층(400)이 상기 비아홀(820)의 표면과 일단을 메우게 형성됨으로써, 상기 비아홀(820)의 형성된 외부도금층(400)에 크랙이 발생되는 것을 방지하고, 이로 인해 단선 불량을 감소시키는 효과를 발생시킨다.
The external plating layer 400 is formed on the via hole 820 so as to fill one end with the surface of the via hole 820 to prevent a crack from being generated in the external plating layer 400 formed in the via hole 820 , Thereby causing an effect of reducing the disconnection failure.

위 구성으로 이루어진 본 발명의 실시예에 따른 인쇄회로기판의 제조방법에 대하여 설명한다.A method of manufacturing a printed circuit board according to an embodiment of the present invention will be described.

본 발명의 실시예에 따른 인쇄회로기판을 제조하기 위해, 연성회로기판으로 이루어진 상기 내부층(100)을 마련하는 제1단계(S1)를 수행한다.In order to manufacture a printed circuit board according to an embodiment of the present invention, a first step (S1) of providing the inner layer 100 made of a flexible circuit board is performed.

상기 내부층(100)의 제조 공정은 기존의 연성회로기판의 제조 공정과 유사함으로 자세한 설명은 생략한다.The manufacturing process of the inner layer 100 is similar to that of a conventional flexible circuit board, and thus a detailed description thereof will be omitted.

이 후, 별도로 상기 외부절연층(200)과 상기 외부회로층(300)을 미리 상호 적층한 후 상기 캐비티부(700)를 가공하는 제2단계(S2)를 수행한다.Thereafter, the external insulating layer 200 and the external circuit layer 300 are separately laminated in advance, and then the second step S2 of processing the cavity portion 700 is performed.

상기 제2단계(S2)에서는 상기 외부절연층(200)과 상기 외부회로층(300)을 각각 동일 크기로 재단한 후 적층하고, 고온 프레스 공정을 거쳐 상호 부착하며, 이 후 상호 적층된 상기 외부절연층(200)과 상기 외부회로층(300)에 상기 캐비티부(700)를 가공한다.In the second step S2, the outer insulating layer 200 and the outer circuit layer 300 are cut to have the same size and then laminated, and they are adhered to each other through a hot pressing process. Then, The cavity portion 700 is formed on the insulating layer 200 and the external circuit layer 300.

또한, 별도로 상기 캐비티부(700)에 삽입되는 캐리어(900)를 가공하는 제3단계(S3)를 수행한다.In addition, a third step (S3) of separately processing the carrier 900 inserted into the cavity portion 700 is performed.

상기 캐리어(900)는 수지제로 이루어지며, 상기 캐비티부(700)의 크기와 유사하게 절단 제작된다.The carrier 900 is made of resin and is cut and manufactured in a manner similar to the size of the cavity portion 700.

이 후, 상기 캐비티부(700)가 상기 캐리어(900)로 메워지게 상기 외부절연층(200)과 상기 외부회로층(300) 및 상기 캐리어(900)를 상호 합지하는 제4단계(S4)를 수행한다.A fourth step S4 of laminating the external insulating layer 200, the external circuit layer 300, and the carrier 900 so that the cavity portion 700 is filled with the carrier 900 .

구체적으로 상기 제4단계(S4)는, 상기 캐리어(900)를 상기 캐비티부(700)에 삽입하고, 프레스로 고온 가압한다. 그러면 상기 캐리어(900)가 융용되면서 상기 캐비티부(700)가 메워지게 된다.Specifically, in the fourth step S4, the carrier 900 is inserted into the cavity portion 700 and pressurized at a high temperature by a press. Then, the carrier 900 is melted and the cavity 700 is filled.

이와 같이 상기 외부절연층(200) 및 상기 외부회로층(300)을 상기 내부층(100)에 적층하기 전, 상기 캐리어(900)를 가공하여 상기 캐비티부(700)를 메우도록 함으로써, 상기 캐리어(900)가 가공된 상기 외부절연층(200)과 상기 외부회로층(300)을 상기 내부층(100)에 적층하는 제5단계(S5)를 수행할 때 정합도를 향상시킬 수 있는 효과를 발생시킨다.The carrier 900 is processed to fill the cavity 700 before the outer insulating layer 200 and the outer circuit layer 300 are laminated on the inner layer 100. Thus, A fifth step S5 of laminating the outer insulating layer 200 and the outer circuit layer 300 on the inner layer 100 is performed so that the matching degree can be improved. .

이 후, 상기 캐비티부(700)가 가공된 상기 외부절연층(200)과 상기 외부회로층(300)을 상기 내부층(100)의 일면 또는 타면에 적층하는 상기 제5단계(S5)를 수행한다.The fifth step S5 of stacking the external insulating layer 200 on which the cavity 700 is formed and the external circuit layer 300 on one or both surfaces of the inner layer 100 is performed do.

상기 제5단계(S5)에서는, 미리 별도로 적층 부착된 상기 외부절연층(200)과 상기 외부회로층(300)을 상기 외부절연층(200)이 상기 내부층(100)의 표면에 포개어지게 적층하고, 프레스로 고온 가압하며, 상기 외부절연층(200)의 표면이 약간 용융되었다가 상온에서 경화되면서 상기 내부층(100)에 고정된다.In the fifth step S5, the outer insulating layer 200 and the outer circuit layer 300 separately laminated are stacked in such a manner that the outer insulating layer 200 is superposed on the surface of the inner layer 100 The surface of the outer insulating layer 200 is slightly melted and is fixed to the inner layer 100 while being cured at room temperature.

또한, 상기 캐비티부(700)가 가공된 상기 외부절연층(200)과 상기 외부회로층(300)은 상기 내부층(100)의 일면, 즉 상면에 적층되고, 상기 캐비티부(700)가 가공되지 않은 상기 외부절연층(200)과 상기 외부회로층(300)은 상기 내부층(100)의 타면, 즉 하면에 적층된다.The outer insulating layer 200 and the outer circuit layer 300 on which the cavity 700 is formed are stacked on one surface of the inner layer 100, The external insulating layer 200 and the external circuit layer 300 are stacked on the other surface of the inner layer 100, that is, the lower surface.

상기 제5단계(S5) 이 후, 상기 캐리어(900)를 상기 캐비티부(700)로부터 제거하는 제6단계(S6)를 수행한다. 상기 캐리어(900)는 작업자가 수작업으로 제거한다.After the fifth step S5, a sixth step S6 of removing the carrier 900 from the cavity portion 700 is performed. The carrier 900 is manually removed by an operator.

이 후, 상기 외부내부층(100), 외부절연층(200) 및 상기 외부회로층(300)을 관통하는 가이드홀(G)을 가공하는 제6-1단계(S6-1)를 수행한다.Thereafter, step 6-1 (S6-1) of machining a guide hole G passing through the outer inner layer 100, the outer insulating layer 200, and the outer circuit layer 300 is performed.

본 발명의 상기 캐비티부(700)가 형성된 인쇄회로기판은 상기 캐비티부(700)로 인해 상기 외부회로층(300)의 전체 면적이 줄어들면서 회로 패턴, 상기 관통홀(810) 및 상기 비아홀(820)이 매우 조밀하게 설계된다.The printed circuit board on which the cavity portion 700 of the present invention is formed is formed such that the entire area of the external circuit layer 300 is reduced by the cavity portion 700 and the through hole 810 and the via hole 820 ) Is designed to be very dense.

따라서 상기 관통홀(810)과 상기 비아홀(820)의 가공시 그 위치를 선정할 때 상기 가이드홀(G)의 위치를 기준으로 계산하게 된다.Therefore, the position of the through hole 810 and the via hole 820 are calculated based on the position of the guide hole G when the position is selected.

종래의 인쇄회로기판의 상기 가이드홀(G) 가공방법은, 도 5a에 도시된 바와 같이 위치센서로 상기 내부층(100)의 모서리부에 미리 형성되어 있던 기준점(O)을 센싱하는 단계와, 센싱된 기준점(O)에서 일정 거리 이격된 상기 내부층(100)의 가운데 부분에 상기 가이드홀(G)을 가공하는 단계로 이루어진다.The method of processing the guide hole G of a conventional printed circuit board includes the steps of sensing a reference point O previously formed at a corner of the inner layer 100 with a position sensor as shown in FIG. And processing the guide hole G in the center portion of the inner layer 100 spaced apart from the sensed reference point O by a predetermined distance.

그러나 종래의 상기 가이드홀(G) 가공 방법은 상기 가이드홀(G)의 가공시 발생되는 공차에, 추가적으로 상기 가이드홀(G)을 기준으로 후술할 제6-2단계(S6-2)에서 상기 관통홀(810)과 상기 비아홀(820)을 가공할 시 발생되는 공차가 더해짐으로, 전체적인 공차범위가 커지게 되고 이로 인해 제품의 불량률이 높아지는 문제점이 있다.However, in the conventional method of machining the guide hole G, the tolerance generated in the machining of the guide hole G is additionally determined based on the guide hole G in the step 6-2 (S6-2) There is a problem that the tolerance generated when the through hole 810 and the via hole 820 are machined is increased, thereby increasing the overall tolerance range, thereby increasing the defect rate of the product.

반면, 본 발명의 실시예에 따른 상기 제6-1단계(S6-1)에서 상기 가이드홀(G) 가공방법은, 도 5b에 도시된 바와 같이 위치센서로 상기 내부층(100)의 모시리부에 미리 형성되어 있던 기준점(O)을 센싱하는 단계와, 센싱된 기준점(O) 바로 그 위치에 오토펀칭기를 사용하여 상기 내부층(100), 외부절연층(200) 및 상기 외부회로층(300)을 관통하는 상기 가이드홀(G)을 가공하는 단계로 이루어진다.Meanwhile, in the 6-1 step S6-1 according to the embodiment of the present invention, the guide hole (G) is machined by using a position sensor as shown in FIG. 5B, The external insulating layer 200 and the external circuit layer 300 using an auto punching device at a position immediately after the sensing point O (G) passing through the guide hole (G).

이러한 상기 제6-1단계(S6-1)는, 상기 가이드홀(G) 가공시 발생되는 공차가 거의 없기 때문에 후술할 제6-2단계(S6-2)에서 발생하는 공차 범위를 축소시킬 수 있고, 이로 인해 제품의 불량률을 감소시킬 수 있는 효과를 발생시킨다.In the sixth step S6-1, since there is almost no tolerance generated when the guide hole G is machined, the tolerance range generated in the step S6-2 to be described later can be reduced Thereby causing the effect of reducing the defect rate of the product.

상기 제6-1단계(S6-1) 이 후, 상기 관통홀(810)과 상기 비아홀(820)을 각각 가공하는 제6-2단계(S6-2)를 수행한다.After the sixth step S6-1, a sixth step S6-2 of machining the through hole 810 and the via hole 820 is performed.

상기 제6-2단계(S6-2)에서 상기 비아홀(820)은 종래의 비아홀(820) 보다 직경이 작게 형성되며, 나머지 가공 공정은 종래의 기술과 동일하므로 자세한 설명은 생략한다.In the sixth step S6-2, the diameter of the via hole 820 is smaller than that of the conventional via hole 820. Since the remaining process steps are the same as those of the conventional art, detailed description thereof will be omitted.

이 후, 상기 외부회로층(300)의 일면에 상기 외부도금층(400)을 적층 형성하는 제7단계(S7)를 수행한다.Then, a seventh step (S7) of forming the outer plating layer (400) on one surface of the outer circuit layer (300) is performed.

상기 외부도금층(400)은 상기 외부회로층(300)의 일면과, 상기 관통홀(810)의 내부 표면 및 상기 비아홀(820)의 내부 표면에 각각 도금되어 형성된다.The outer plating layer 400 is plated on one surface of the external circuit layer 300, the inner surface of the through hole 810, and the inner surface of the via hole 820.

또한, 상기 내부도금층(130)의 형성시와는 달리 약품이 변경되며, 상기 비아홀(820)에 형성된 상기 외부도금층(400)은 상기 비아홀(820)의 일단이 메워지도록 형성된다.The outer plating layer 400 formed on the via hole 820 is formed so as to fill one end of the via hole 820. In addition,

즉, 비아홀(820)에 형성되는 상기 외부도금층(400)은 상기 비아홀(820)의 일단을 막도록 형성된다.That is, the outer plating layer 400 formed on the via hole 820 is formed to cover one end of the via hole 820.

이 후, 상기 외부회로층(300)과 상기 외부도금층(400)을 회로 패턴 형상으로 가공하는 제8단계(S8)를 수행한다. Then, an eighth step (S8) of processing the outer circuit layer 300 and the outer plating layer 400 into a circuit pattern shape is performed.

상기 제8단계(S8)는 기존의 회로패턴 형상 공정과 동일하게, 드라이필름을 도포하고, 노광 및 현상 과정을 거쳐 상기 드라이필름을 가공하며, 이 후 에칭공정을 거쳐 패턴이 아닌 부분을 제거함으로써 상기 외부회로층(300)과 상기 외부도금층(400)을 회로패턴으로 가공한다.In the eighth step S8, similarly to the conventional circuit pattern forming process, the dry film is applied, the dry film is processed through exposure and development processes, and then the non-patterned portion is removed through the etching process The external circuit layer 300 and the outer plating layer 400 are processed in a circuit pattern.

그리고 상기 외부절연층(200)과 상기 외부도금층(400)의 일면에 상기 외부코팅층(500)을 적층 형성하는 제9단계(S9)를 수행한다.A ninth step S9 of forming the outer coating layer 500 on one surface of the outer insulating layer 200 and the outer coating layer 400 is performed.

상기 제9단계(S9)에서는, 상기 외부도금층(400)과, 상기 외부도금층(400)이 형성되지 않은 상기 외부절연층(200) 상에 PSR잉크를 도포하고, 노광, 현상 및 박리 과정을 거쳐 상기 패드부(P)를 제외한 전면에 걸쳐 상기 외부코팅층(500)을 형성한다.In the ninth step S9, the PSR ink is coated on the external plating layer 400 and the external insulating layer 200 on which the external plating layer 400 is not formed, and exposed, developed and peeled The outer coating layer 500 is formed over the entire surface excluding the pad portion P.

이와 같이 본 발명의 인쇄회로기판의 제조방법은, 상기 캐리어(900)로 상기 캐비티부(700)를 메워 상호 합지하는 단계를 거친 후 적층 공정을 수행함으로써, 상기 외부절연층(200)과 상기 외부회로층(300)을 상기 내부층(100)에 적층할 때 정합도를 향상시킬 수 있으며, 이로 인해 제조 단가의 증가를 막고, 공정을 간소화하면서 슬림화된 인쇄회로기판을 제작할 수 있게 된다.In the method of manufacturing a printed circuit board according to the present invention, after the cavity portion 700 is filled with the carrier 900, the laminate is subjected to a laminating process so that the external insulating layer 200 and the external When the circuit layer 300 is laminated on the inner layer 100, it is possible to improve the degree of matching, thereby preventing an increase in the manufacturing cost and simplifying the manufacturing process and making the printed circuit board slimmer.

본 발명인 인쇄회로기판 및 그 제조 방법은 전술한 실시예에 국한하지 않고, 본 발명의 기술사상이 허용되는 범위 내에서 다양하게 변형하여 실시할 수 있다.
The printed circuit board and the manufacturing method thereof according to the present invention are not limited to the above-described embodiments, but can be variously modified and practiced within the scope of the technical idea of the present invention.

100 : 내층부, 110 : 베이스필름,
120 : 내부회로층, 130 : 내부도금층,
140 : 내부코팅층, 200 : 외층절연층,
300 : 외부회로층, 400 : 외부도금층,
500 : 외부코팅층, 700 : 캐비티부,
810 : 관통홀, 820 : 비아홀,
900 : 캐리어, F : 연결부,
M : 부품, C : 커넥터부100: inner layer portion, 110: base film,
120: internal circuit layer, 130: internal plating layer,
140: inner coating layer, 200: outer insulating layer,
300: external circuit layer, 400: external plating layer,
500: outer coating layer, 700: cavity portion,
810: Through hole, 820: Via hole,
900: carrier, F: connecting portion,
M: part, C: connector part

Claims (7)

삭제delete 삭제delete 삭제delete 연성회로기판으로 이루어진 내부층을 마련하는 제1단계;
외부절연층과 외부회로층을 상호 적층한 후 캐비티부를 가공하는 제2단계;
상기 캐비티부에 삽입되는 캐리어를 가공하여 준비하는 제3단계;
상기 캐비티부가 캐리어로 메워지게 상기 외부절연층과 상기 외부회로층 및 상기 캐리어를 합지하는 제4단계;
상기 캐리어와 합지된 상기 외부절연층과 상기 외부회로층을 상기 내부층의 일면 또는 타면에 적층하는 제5단계;
상기 캐리어를 상기 캐비티로부터 제거하는 제6단계;
상기 외부회로층의 일면에 외부도금층을 적층 형성하는 제7단계;
상기 외부회로층과 상기 외부도금층을 회로 패턴 형상으로 가공하는 제8단계;
상기 외부절연층의 일면과 상기 외부도금층의 일면에 외부코팅층을 적층 형성하는 제9단계; 를 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판의 제조방법.A first step of providing an inner layer made of a flexible circuit board;
A second step of laminating the external insulating layer and the external circuit layer and then processing the cavity part;
A third step of processing and preparing a carrier to be inserted into the cavity portion;
A fourth step of bonding the outer insulating layer, the outer circuit layer and the carrier so that the cavity portion is filled with the carrier;
A fifth step of laminating the outer insulating layer and the outer circuit layer joined to the carrier on one surface or the other surface of the inner layer;
A sixth step of removing the carrier from the cavity;
A seventh step of forming an outer plating layer on one surface of the outer circuit layer;
An eighth step of processing the external circuit layer and the outer plating layer into a circuit pattern shape;
A ninth step of forming an outer coating layer on one surface of the outer insulating layer and one surface of the outer coating layer; And forming a printed circuit board on the printed circuit board. 제 4 항에 있어서,
상기 제2단계에서,
상기 캐리어는 수지제로 이루어지며, 상기 캐비티부에 삽입한 후 프레스로 고온 가압되고, 용융되어 상기 캐비티를 메우는 것을 특징으로 하는 인쇄회로기판의 제조방법.5. The method of claim 4,
In the second step,
Wherein the carrier is made of a resin and is inserted into the cavity portion and then pressurized at a high temperature by a press to be melted to fill the cavity. 제 4 항 또는 제 5 항에 있어서,
상기 제6단계와 상기 제7단계 사이에,
상기 내부층, 상기 외부절연층 및 상기 외부회로층을 관통하는 가이드홀을 가공하는 제6-1단계;
상기 내부층의 일면과 타면에 배치된 상기 외부회로층으로 개방되는 관통홀과, 상기 내부층의 일면 또는 타면 중 어느 한 곳에 배치된 상기 외부회로층으로 개방되는 비아홀을 각각 가공하는 제6-2단계; 를 더 포함하여 이루지되,
상기 제6-1단계에서, 상기 가이드홀은 위치센서로 검출된 위치 상에 오토 펀칭기를 사용하여 가공되며,
상기 제6-2단계에서, 상기 관통홀과 상기 비아홀의 위치 선정은 상기 가이드홀의 위치를 기준으로 상대적으로 이루어지는 것을 특징으로 하는 인쇄회로기판의 제조방법.The method according to claim 4 or 5,
Between the sixth step and the seventh step,
(6-1) of machining a guide hole passing through the inner layer, the outer insulating layer, and the outer circuit layer;
A through hole opened to the external circuit layer disposed on one surface and the other surface of the internal layer, and a via hole opened to the external circuit layer disposed on one surface or the other surface of the internal layer; step; Further comprising:
In the step 6-1, the guide hole is machined by using an auto punching machine on the position detected by the position sensor,
Wherein the positioning of the through hole and the via hole is relatively performed based on the position of the guide hole in the step 6-2. 제 6 항에 있어서,
상기 제7단계에서, 상기 외부도금층은 상기 비아홀의 일부 또는 전체를 메우도록 도금되는 것을 특징으로 하는 인쇄회로기판의 제조방법.The method according to claim 6,
Wherein in the seventh step, the outer plating layer is plated to fill a part or the whole of the via hole.
KR1020120135031A 2012-11-27 2012-11-27 Printed circuit board and method of manufacturing thereof KR101390696B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120135031A KR101390696B1 (en) 2012-11-27 2012-11-27 Printed circuit board and method of manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120135031A KR101390696B1 (en) 2012-11-27 2012-11-27 Printed circuit board and method of manufacturing thereof

Publications (1)

Publication Number Publication Date
KR101390696B1 true KR101390696B1 (en) 2014-04-30

Family

ID=50659018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120135031A KR101390696B1 (en) 2012-11-27 2012-11-27 Printed circuit board and method of manufacturing thereof

Country Status (1)

Country Link
KR (1) KR101390696B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190131739A (en) 2018-05-17 2019-11-27 이오에스(주) PCB and Manufacturing method of PCB

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220893A (en) * 2006-02-16 2007-08-30 Nippon Mektron Ltd Multilayer circuit board and its manufacturing method
US20080230892A1 (en) * 2007-03-23 2008-09-25 Phoenix Precision Technology Corporation Chip package module

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220893A (en) * 2006-02-16 2007-08-30 Nippon Mektron Ltd Multilayer circuit board and its manufacturing method
US20080230892A1 (en) * 2007-03-23 2008-09-25 Phoenix Precision Technology Corporation Chip package module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190131739A (en) 2018-05-17 2019-11-27 이오에스(주) PCB and Manufacturing method of PCB

Similar Documents

Publication Publication Date Title
US9674969B2 (en) Flexible printed circuit board and manufacturing method thereof
US10015885B2 (en) Printed circuit board, and method for manufacturing same
US9024203B2 (en) Embedded printed circuit board and method for manufacturing same
KR101241544B1 (en) The printed circuit board and the method for manufacturing the same
TW201531170A (en) The flexible printed circuit board
TWI466606B (en) Printed circuit board having buried component and method for manufacturing same
TW201524282A (en) Rigid-flexible printed circuit board, method for manufacturing same, and printed circuit board module
US9629248B2 (en) Embedded printed circuit board
TW201410097A (en) Multilayer flexible printed circuit board and method for manufacturing same
KR101055514B1 (en) Manufacturing method of rigid-flexible substrate
JP2013089925A (en) Multilayer circuit board and method of manufacturing the same
CN103313530B (en) The manufacture method of rigid-flexible circuit board
TW201424501A (en) Package structure and method for manufacturing same
US20140182899A1 (en) Rigid-flexible printed circuit board and method for manufacturing same
US9661759B2 (en) Printed circuit board and method of manufacturing the same
TWI578864B (en) Base board for built-in parts and method of manufacturing the same
KR101390696B1 (en) Printed circuit board and method of manufacturing thereof
JP2014078705A (en) Method for manufacturing rigid flexible printed circuit board
TWI442844B (en) Embedded flex circuit board and method of fabricating the same
CN112752443A (en) Processing method of printed circuit board with step position containing bonding structure
KR101147343B1 (en) Integrated printed circuit board embedded with multiple component chip and manufacturing method thereof
CN107889356B (en) Soft and hard composite circuit board
TWI513392B (en) Manufacturing method for circuit structure embedded with electronic device
JP5218833B2 (en) Manufacturing method of multi-wire wiring board
KR100619340B1 (en) Method for forming micro via hole of printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170419

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180314

Year of fee payment: 5